JP2024019059A - 電気絶縁層を有するパワーエレクトロニクスデバイスアセンブリ - Google Patents

電気絶縁層を有するパワーエレクトロニクスデバイスアセンブリ Download PDF

Info

Publication number
JP2024019059A
JP2024019059A JP2023119791A JP2023119791A JP2024019059A JP 2024019059 A JP2024019059 A JP 2024019059A JP 2023119791 A JP2023119791 A JP 2023119791A JP 2023119791 A JP2023119791 A JP 2023119791A JP 2024019059 A JP2024019059 A JP 2024019059A
Authority
JP
Japan
Prior art keywords
layer
power electronics
graphite
electrically insulating
assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023119791A
Other languages
English (en)
Inventor
チョウ フォン
Zhou Feng
紘嗣 請川
Hiroshi Ukegawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Engineering and Manufacturing North America Inc
Original Assignee
Toyota Motor Engineering and Manufacturing North America Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Engineering and Manufacturing North America Inc filed Critical Toyota Motor Engineering and Manufacturing North America Inc
Publication of JP2024019059A publication Critical patent/JP2024019059A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/20218—Modifications to facilitate cooling, ventilating, or heating using a liquid coolant without phase change in electronic enclosures
    • H05K7/20254—Cold plates transferring heat from heat source to coolant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Thermal Sciences (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

【課題】コンパクトなパッケージサイズを実現しつつ、全体として低い熱抵抗を有するパワーエレクトロニクスアセンブリのための装置及び方法を提供する。【解決手段】パワーエレクトロニクスデバイスアセンブリ、回路基板アセンブリ、及びパワーエレクトロニクスアセンブリが開示される。一実施形態では、パワーエレクトロニクスデバイスアセンブリは、第１金属層と、第１金属層に接合される第１グラファイト層と、第１グラファイト層に接合される電気絶縁層と、電気絶縁層に接合される第２グラファイト層と、第２グラファイト層に接合される第２金属層と、を含むＳセルを含み、第２金属層は、表面と、表面内に設けられた凹部と、を含む。パワーエレクトロニクスデバイスアセンブリは、表面の凹部内に配置されたパワーエレクトロニクスデバイスをさらに含む。【選択図】図１

Description

本明細書は、一般に、パワーエレクトロニクスアセンブリに関し、より具体的には、コンパクトなパッケージサイズを実現しつつ、全体として低い熱抵抗を有するパワーエレクトロニクスアセンブリのための装置及び方法に関する。
自動車における電子機器の使用が増加しているため、電子システムをよりコンパクトにする必要がある。このような電子システムの構成要素の１つに、インバータのスイッチとして使用されるパワーエレクトロニクスデバイスがある。パワーエレクトロニクスデバイスでは熱が発生するため、高い冷却要求がある。
さらに、従来はシリコンで構成されていたパワーエレクトロニクスデバイスを現在は炭化ケイ素で構成する傾向がある。炭化ケイ素を使用すると、デバイスの設置面積が小さくなるため、熱流束が大きくなる。このような理由から、コンパクトなパッケージサイズを維持しながら、パワーエレクトロニクスデバイスの冷却を改善する必要性が生じている。
一実施形態では、パワーエレクトロニクスデバイスアセンブリは、第１金属層と、第１金属層に接合される第１グラファイト層と、第１グラファイト層に接合される電気絶縁層と、電気絶縁層に接合される第２グラファイト層と、第２グラファイト層に接合される第２金属層と、を含むＳセル（S-cell）を含み、第２金属層は、表面と、表面内に設けられる凹部と、を含む。パワーエレクトロニクスデバイスアセンブリは、表面の凹部内に配置されるパワーエレクトロニクスデバイスをさらに含む。
別の実施形態では、回路基板アセンブリは、電気絶縁性の基材と、基材に完全に埋め込まれるパワー・エレクトロニクスデバイスアセンブリと、を含む。パワーエレクトロニクスデバイスアセンブリは、第１金属層と、第１金属層に接合される第１グラファイト層と、第１グラファイト層に接合される電気絶縁層と、電気絶縁層に接合される第２グラファイト層と、第２グラファイト層に接合される第２金属層と、を含むＳセルを含み、第２金属層は、表面と、表面内に設けられる凹部と、を含む。パワーエレクトロニクスデバイスアセンブリは、表面の凹部内に配置されるパワーエレクトロニクスデバイスをさらに含む。
さらに別の実施形態では、パワーエレクトロニクスアセンブリは、コールドプレートと、コールドプレートの第１面に取り付けられる回路基板アセンブリと、を含む。回路基板アセンブリは、電気絶縁性の基材と、基材に完全に埋め込まれるパワーエレクトロニクスデバイスアセンブリと、を含む。パワーエレクトロニクスアセンブリは、第１金属層と、第１金属層に接合される第１グラファイト層と、第１グラファイト層に接合される電気絶縁層と、電気絶縁層に接合される第２グラファイト層と、第２グラファイト層に接合される第２金属層と、を含むSセルを含み、第２金属層は、表面と、表面内に設けられる凹部と、を含む。パワーエレクトロニクスデバイスアセンブリは、表面の凹部内に配置されるパワーエレクトロニクスデバイスをさらに含む。
本明細書で説明する実施形態によって提供されるこれらの特徴及び追加の特徴は、図面と併せて以下の詳細な説明を考慮することにより、より完全に理解されるであろう。
図面に記載された実施形態は、本質的に例示的かつ説明的であり、特許請求の範囲によって定義される主題を限定することを意図するものではない。例示的な実施形態に関する以下の詳細な説明は、同様の構造が同様の参照番号で示され、以下の図面と併せて読むと理解することができる。
図１は、本明細書で説明及び図示される１つ又は複数の実施形態によるパワーエレクトロニクスアセンブリの概略斜視図である。 図２は、本明細書で説明及び図示される１つ又は複数の実施形態による、図１に図示された例示的なパワーエレクトロニクスアセンブリの概略分解斜視図である。 図３は、本明細書で説明及び図示される１つ又は複数の実施形態による例示的なパワーエレクトロニクスアセンブリの概略断面図である。 図４は、本明細書で説明及び図示される１つ又は複数の実施形態による例示的なＳセルの概略断面図である。 図５は、本明細書で説明及び図示される１つ又は複数の実施形態による例示的なＳセルの概略上面斜視図である。 図６は、本明細書で説明及び図示される１つ又は複数の実施形態による例示的なパワーエレクトロニクスデバイスアセンブリの概略分解斜視図である。 図７は、本明細書で説明及び図示される１つ又は複数の実施形態による、図６に図示される例示的なパワーエレクトロニクスデバイスアセンブリの概略上面斜視図である。
本明細書で説明する実施形態は、一般に、プリント回路基板などの回路基板に直接埋め込まれる１つ以上のパワーエレクトロニクスデバイスアセンブリを有するパワーエレクトロニクスアセンブリに向けられている。１つ以上のパワーエレクトロニクスデバイスアセンブリを回路基板に完全に埋め込むことによって、パワーエレクトロニクスデバイスが回路基板の基材材料（例えば、ＦＲ－４）によって絶縁されるため、回路基板とパワーエレクトロニクスアセンブリのコールドプレート（cold plate）との間の電気絶縁層が除去され得る。電気絶縁層を取り除くことで、パワーエレクトロニクスデバイスとコールドプレートとの間の熱抵抗が減少し、それによって放熱性能が向上する。さらに、電気絶縁層を取り除くことで、パワーエレクトロニクスデバイスアセンブリの全体的なパッケージサイズも小さくなる。
本開示のパワーエレクトロニクスデバイスアセンブリは、本明細書においてＳセルと呼ばれる実装基材（mounting substrate）に取り付けられるパワーエレクトロニクスデバイスを備える。以下に、より詳細に説明するように、Ｓセルは、パワーエレクトロニクスデバイスの底部電極をパワーエレクトロニクスデバイスアセンブリの他の構成要素から電気的に絶縁する電気絶縁層を含む。例えば、Ｓセルの一体型電気絶縁層は、電気的絶縁がＳセル自体によって提供されるため、プリント回路基板とコールドプレートとの間の電気絶縁層の除去を可能にする。
以下に、より詳細に説明するように、本開示のＳセルは、コールドプレートに向かって熱流束の流れを促進するグラファイト層によって、強化された放熱特性を提供する。本明細書に記載のＳセルは、コンパクトなパッケージ内に積層金属、グラファイト、及び１つ以上の電気絶縁層を備える。
本明細書に記載のパワーエレクトロニクスデバイスアセンブリ、回路基板アセンブリ、及びパワーエレクトロニクスアセンブリは、電気自動車やハイブリッド電気自動車などの電動化車両、任意の電気モータ、発電機、産業用工具、家庭用電化製品などに使用することができるが、これらに限定されるものではない。本明細書に記載のパワーエレクトロニクスアセンブリは、電気モータ、及び／又はバッテリに電気的に結合され、直流（ＤＣ）電力を交流（ＡＣ）電力に変換するように動作可能なインバータ回路として構成され得る。
本明細書で使用する「パワーエレクトロニクスデバイス」とは、直流電力を交流電力に変換するために、及びその逆に変換するために使用されるあらゆる電気部品を意味する。実施形態は、ＡＣ－ＡＣコンバータ、及びＤＣ－ＤＣコンバータの用途にも使用され得る。パワーエレクトロニクスデバイスの非限定的な例としては、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、サイリスタ、及びパワートランジスタが挙げられる。
本明細書で使用される「完全に埋め込まれる」という表現は、部品の各表面が基材によって取り囲まれている（surrounded）ことを意味する。例えば、パワーエレクトロニクスデバイスアセンブリが回路基板基材（circuit board substrate）によって完全に埋め込まれている場合、回路基板基材の材料が回路基板基材の各表面を覆っていることを意味する。部品の１つ以上の表面が露出している場合、部品は「部分的に埋め込まれている」ことになる。
本明細書で使用される「Ｓセル」とは、パワーエレクトロニクスデバイスに取り付けることが可能な実装基板であり、金属層、グラファイト層、及び電気絶縁層のうちの１つ以上を含む。
パワーエレクトロニクスデバイスアセンブリ、回路基板アセンブリ、及びパワーエレクトロニクスアセンブリの様々な実施形態を以下に詳細に説明する。可能な限り、同じ参照番号が、同じ又は同様の部品を参照するために図面全体を通して使用される。
ここで図１及び図２を参照すると、例示的なパワーエレクトロニクスアセンブリ１００が、それぞれ組立図及び分解図で図示されている。図１及び図２によって図示されるパワーエレクトロニクスアセンブリ１００は、コールドプレート１０２、接合層１０４（又は、いくつかの実施形態では放熱グリース層）、及び回路基板アセンブリ１０６を含む。コールドプレート１０２は、回路基板アセンブリ１０６の基材材料（substrate material）に埋め込まれたパワーエレクトロニクスデバイス１４０（図３を参照）から熱流束を除去することができる任意のデバイスとすることができる。コールドプレートの非限定的な例としては、ヒートシンク、単相液体冷却、二相液体冷却、ベイパーチャンバー（vapor chamber）が挙げられる。図１及び図２は、単相液体冷却装置として構成されたコールドプレート１０２を図示している。コールドプレート１０２は、コールドプレート１０２内の流体室１１５に流体的に結合された流体入口１３２及び流体出口１３４を含む。図３を簡単に参照すると、リザーバ（図示せず）からの冷却液１３５は、流体入口１３２を通って流体室１１５に流入し、流体出口１３４を通って流体室１１５から流出し、冷却液から熱を除去するための熱交換器（図示せず）を通った後などにリザーバに戻される。図示しないが、冷却液１３５への熱伝達のための追加表面積を提供するために、流体室１１５にフィンを配列してもよい。
回路基板アセンブリ１０６は、コールドプレート１０２の第１表面１０３に取り付けられる。図１及び図２は、回路基板アセンブリ１０６が、コールドプレート１０２のスルーホール１０５、接合層１０４のスルーホール１０７、及び回路基板アセンブリ１０６のスルーホールを介して配置される締結具１０１（例えば、ボルト及びナット）によって、コールドプレート１０２の第１表面１０３に取り付けられている状態を示している。締結具１０１が使用される場合、接合層１０４は、回路基板アセンブリ１０６とコールドプレート１０２との間の熱抵抗を低下させるための放熱グリース層としてもよい。放熱グリースとして構成された接合層１０４は、専用のスルーホールを持たないことに留意されたい。スルーホール１０７は説明のために示されている。
他の実施形態では、回路基板アセンブリ１０６は、はんだ層として構成される接合層１０４によってコールドプレート１０２の第１表面１０３に取り付けられる。例えば、回路基板アセンブリ１０６の底面は、回路基板アセンブリ１０６がはんだ層によってコールドプレート１０２の第１表面１０３に取り付けられることを可能にする金属層を含むことができる。他の接合方法を利用してもよいことを理解されたい。
次に図３を参照すると、例示的なパワーエレクトロニクスアセンブリ１００の断面図が図示されている。図示された実施形態では、追加の電気部品１３０がコールドプレート１０２の第２表面に取り付けられている。非限定的な例として、追加の電気部品１３０は、例えば、インバータ回路のコンデンサとすることができる。他の実施形態では、追加の電気部品１３０は、コールドプレート１０２に取り付けられていなくてもよいことを理解されたい。
回路基板アセンブリ１０６は、電気絶縁材料で作られた基材（substrate）１１１を備える。電気絶縁材料は、限定するものではないが、ＦＲ－４などのプリント回路基板の製造に使用される材料とすることができる。回路基板アセンブリ１０６は、埋め込まれた導電層１１０、複数のビア１１２（導電ビアとサーマルビアとの両方）、及び複数のパワーエレクトロニクスデバイスアセンブリ１２０をさらに備える。
非限定的な例として、回路基板アセンブリ１０６は、電気自動車用のインバータ回路のための６つのパワーエレクトロニクスデバイスアセンブリ１２０を含むことができる。しかしながら、用途に応じて任意の数のパワーエレクトロニクスデバイスアセンブリを利用することができることを理解されたい。
各パワーエレクトロニクスデバイスアセンブリ１２０は、Ｓセル１２１と、Ｓセル１２１に取り付けられるパワーエレクトロニクスデバイス１４０と、を含む。上述のように、Ｓセル１２１は、パワーエレクトロニクスデバイス１４０が接合される基材である。これは、パワーエレクトロニクスデバイス１４０の底面の電極に接続するための導電性表面領域を提供する。Ｓセル１２１はさらに、電気的絶縁と同様に熱拡散機能を提供する。Ｓセル１２１に電気的絶縁を提供することによって、回路基板アセンブリ１０６とコールドプレート１０２との間の別個の電気的絶縁層が不要となる。
図４及び図５は、それぞれ、例示的なＳセル１２１を示す断面図及び上面斜視図である。Ｓセル１２１は、複数の積層された層を含む。特に、図４及び図５に示されるＳセル１２１は、第１金属層１２２、第１グラファイト層１２３、電気絶縁層１２４、第２グラファイト層１２５、及び第２金属層１２６を含む。第２金属層１２６は、パワーエレクトロニクスデバイス１４０を受容する寸法を有する凹部１２７を含む。以下に、より詳細に説明するように、第２金属層１２６は、パワーエレクトロニクスデバイス１４０の底面上の電極に電気的接続を行うために導電性ビアが接触し得る導電性表面を提供する。
非限定的な例として、Ｓセルの層は、接合層１２９（すなわち、活性金属ろう付け層（active metal brazing layers））を形成する高温活性金属ろう付け法（high-temperature active metal brazing method）によって一緒に接合されてもよい。しかしながら、種々の層は、他の既知の技術、及びまだ開発されていない技術を使用して接合され得ることが理解されるべきである。
図示のＳセル１２１は、一対のグラファイト層（すなわち、第１グラファイト層１２３、及び第２グラファイト層１２５）、及び一対の金属層（すなわち、第１金属層１２２及び第２金属層１２６）を含み、Ｚ軸に沿って対称であるＳセル１２１を提供することに留意されたい。Ｓセル１２１の対称性は、高温接合プロセス（high-temperature bonding process）中にＳセルにかかる力のバランスをとる。第１及び第２金属層１２２，１２６と第１及び第２グラファイト層１２３，１２５とは、異なる熱膨張係数を有するので、接合プロセス中に熱的に誘発される応力のバランスをとるために、対称的な基材積層体（symmetrical substrate stack）であることが望ましい場合がある。
第１及び第２金属層１２２，１２６は、任意の適切な金属、又は合金で作ることができる。銅、及びアルミニウムは、非限定的な例として、第１及び第２金属層１２２，１２６として使用され得る。
第１及び第２グラファイト層１２３，１２５は、Ｓセル１２１を横切る熱とコールドプレート１０２に向かう熱の両方の拡散を促すために設けられている。グラファイトの結晶構造は、高い熱伝導率を提供し、コールドプレート１０２に向かって熱流束を伝導するのに有用である。しかしながら、グラファイトは、等温プロファイルを持たない。むしろ、グラファイトは、２つの軸に沿って高い熱伝導率を有し、第３の軸では低い熱伝導率を有する非等温プロファイルを持つ。グラファイトの非等温プロファイルを考慮するため、Ｓセル１２１は、その長さ寸法が幅寸法よりも大きくなるような長方形の形状に設計されている。図５を参照すると、第１及び第２グラファイト層１２３，１２５は、Ｘ軸及びＺ軸に沿って高い熱伝導率を有する。したがって、Ｓセル１２１は、Ｘ軸方向の寸法がＹ軸方向の寸法よりも大きくなるように設計される。熱流束はＸ軸及びＺ軸に沿って移動する。以下に、より詳細に説明するように、サーマルビア１１２は、熱流束を受け取り、それをコールドプレート１０２に向かって移動させるために、Ｘ軸に沿ったＳセルの縁部に設けることができる。熱流束はまた、Ｚ軸に沿ってコールドプレート１０２に向かって移動する。
電気絶縁層１２４は、第１金属層１２２と第２金属層１２６との間に電気絶縁を提供することができる任意の材料で作製することができる。非限定的な例として、電気絶縁層１２４は、窒化ケイ素又は窒化アルミニウムなどのセラミック材料で作製することができる。電気絶縁層１２４として選択される材料は、熱流束が電気絶縁層１２４を通ってコールドプレート１０２に向かって流れるように、高い熱伝導率を有しているほうがよい。
いくつかの実施形態では、電気絶縁層１２４は、第１及び第２金属層１２２，１２６と、第１及び第２グラファイト層１２３，１２５によって形成されるＳセル１２１の縁部を越えて延びるように、積層体内の他の層よりも大きな表面積を有する。電気絶縁層１２４を、導電層を超えて延在させることによって、Ｓセル１２１の縁部に沿ったクリープ電圧及び電流漏れが低減される。しかしながら、Ｓセル１２１は、回路基板の電気絶縁材料に埋め込まれているため、電気絶縁層１２４の表面積が他の導電層の表面積よりも大きくなくても、Ｓセル１２１は十分な電気絶縁性を有することができる。
第２金属層１２６は、その表面１２８に形成された凹部１２７を有する。凹部１２７は、例えば化学エッチングによって形成することができる。凹部１２７は、パワーエレクトロニクスデバイス１４０を受け入れる大きさと形状とを有する。
図６は、Ｓセル１２１と、パワーエレクトロニクスデバイス１４０と、を備えるパワーエレクトロニクスデバイスアセンブリ１４６の部分分解図を示す。図６は、凹部１２７に対するパワーエレクトロニクスデバイス１４０及び接合層１４３を示す。図７は、組み立てられたパワーエレクトロニクスデバイスアセンブリ１４６を示す。接合層１４３は、例えば、はんだ層であってもよい。別の例として、接合層１４３は、液相拡散接合層（transient liquid phase bond layer）１４３であってもよい。パワーエレクトロニクスデバイス１４０は、その上面に複数の電極１４１，１４２を含む。大きい電極１４１は電源電極であってもよく、小さい電極１４２は信号電極であってもよい。図６では見えないが、パワーエレクトロニクスデバイス１４０は、その底面に１つ以上の電極をさらに含むことに留意されたい。パワーエレクトロニクスデバイスの底面上の１つ以上の電極は、凹部１２７にパワーエレクトロニクスデバイス１４０を配置することによって、第２金属層１２６に電気的に接続される。このように、パワーエレクトロニクスデバイス１４０の底面電極への電気的接続は、第２金属層１２６を経由して行うことができる。
再び図３を参照すると、複数の電極１４１，１４２、及び第２金属層１２６への電気的接続は、複数のビア１１２によって行われる場合がある。これらのビアは、パワーエレクトロニクスデバイス１４０に駆動信号を提供するとともに、スイッチング電流のための電流経路を提供することができる。いくつかの実施形態において、ビア１１２のいくつかは、駆動信号又はスイッチング電流を伝達しないサーマルビアとして構成されてもよいことに留意されたい。例えば、Ｓセル１２１の第２金属層１２６に接触するように示されるビア１１２は、コールドプレート１０２に近い底部層に向かって熱流束を伝導するように設けられた熱伝導専用ビアであってもよい。さらに、サーマルビア１１２は、第２金属層１２６からコールドプレート１０２に向かって熱流束を下に移動させるために、第２金属層１２６の縁部に電気的に結合されてもよい。このようにして、熱流束はパワーエレクトロニクスデバイス１４０から離れ、コールドプレート１０２に向かって最適に誘導される。図３に示すように、冷たい冷却液１３５は流体入口１３２からコールドプレート１０２に流入し、流体室１１５を流れ、温められた冷却液として流体出口１３４から流出する。
ここで、本開示の実施形態は、回路基板基材内に完全に埋め込まれたＳセルを含む回路基板アセンブリ、パワーエレクトロニクスデバイスアセンブリ、及びパワーエレクトロニクスアセンブリに向けられていることを理解されたい。本明細書に記載の実施形態のＳセルは、放熱性能を向上させる内部第１及び第２グラファイト層と、電気的絶縁を提供する内部電気的絶縁領域と、を含む。Ｓセルの電気的絶縁によって、回路基板とコールドプレートとの間の電気的絶縁層の除去が可能になる。パワーエレクトロニクスデバイスアセンブリを回路基板に直接埋め込むとともに、回路基板とコールドプレートとの間の別個の電気絶縁層を除去することによって、パワーエレクトロニクスアセンブリの全体的なサイズが大幅に縮小され、同時に放熱性能も向上する。
本明細書において、「実質的」及び「約」という用語は、任意の定量的な比較、値、測定、又は他の表現に起因し得る、内在する不確実性の程度を表すために利用され得ることに留意されたい。これらの用語はまた、本明細書において、定量的な表現が、問題となる主題の基本的な機能の変化をもたらすことなく、述べられた基準から変わり得る程度を表すために利用される。
特定の実施形態が本明細書で図示及び記載されているが、様々な他の変更及び修正が、請求された主題の趣旨及び範囲から逸脱することなく行われ得ることを理解されたい。更に、請求された主題の様々な態様が本明細書に記載されているが、このような態様は、組み合わされて利用される必要はない。したがって、添付の特許請求の範囲は、請求された主題の範囲内にある全てのこのような変更及び修正を包含することが意図される。
特許請求の主題の精神及び範囲から逸脱することなく、本明細書に記載された実施形態に様々な修正及び変更がなされ得ることは、当業者にとって明らかであろう。したがって、本明細書は、そのような修正及び変更が添付の特許請求の範囲及びその等価物の範囲内に入ることを条件として、本明細書に記載の様々な実施形態の修正及び変更を網羅することが意図される。
特許請求の主題の精神及び範囲から逸脱することなく、本明細書に記載された実施形態に様々な修正及び変更がなされ得ることは、当業者にとって明らかであろう。したがって、本明細書は、そのような修正及び変更が添付の特許請求の範囲及びその等価物の範囲内に入ることを条件として、本明細書に記載の様々な実施形態の修正及び変更を網羅することが意図される。
本明細書に開示される発明は以下の態様を含む。
＜態様１＞
第１金属層と、
前記第１金属層に接合される第１グラファイト層と、
前記第１グラファイト層に接合される電気絶縁層と、
前記電気絶縁層に接合される第２グラファイト層と、
前記第２グラファイト層に接合され、表面と、前記表面内に設けられる凹部と、を備える第２金属層と、
を備えるＳセルと、
前記表面の凹部内に配置されるパワーエレクトロニクスデバイスと、
を備えるパワーエレクトロニクスデバイスアセンブリ。
＜態様２＞
前記電気絶縁層は、窒化ケイ素から成る、
態様１に記載のパワーエレクトロニクスデバイスアセンブリ。
＜態様３＞
前記Ｓセルは、幅より長い長さを有する、
態様１に記載のパワーエレクトロニクスデバイスアセンブリ。
＜態様４＞
前記第１金属層と前記第１グラファイト層との間に設けられる第１活性金属ろう付け層と、
前記第２グラファイト層と前記第１グラファイト層との間に設けられる第２活性金属ろう付け層と、
前記電気絶縁層と前記第２グラファイト層との間に設けられる第３活性金属ろう付け層と、
前記第２グラファイト層と前記第２金属層との間に設けられる第４活性金属ろう付け層と、
をさらに備える態様１に記載のパワーエレクトロニクスデバイスアセンブリ。
＜態様５＞
電気絶縁性の基材と、
前記基材に完全に埋め込まれるパワーエレクトロニクスデバイスアセンブリであって、
第１金属層と、前記第１金属層に接合される第１グラファイト層と、前記第１グラファイト層に接合される電気絶縁層と、前記電気絶縁層に接合される第２グラファイト層と、前記第２グラファイト層に接合され、表面と、前記表面内に設けられる凹部と、を備える第２金属層と、を備えるＳセルと、
前記表面の凹部内に配置されるパワーエレクトロニクスデバイスと、
を備えるパワーエレクトロニクスデバイスアセンブリと、
を備える回路基板アセンブリ。
＜態様６＞
前記基材に埋め込まれる複数の導電層をさらに備える、
態様５に記載の回路基板アセンブリ。
＜態様７＞
前記基材に埋め込まれ、前記パワーエレクトロニクスデバイスに熱的に結合された複数のサーマルビアをさらに備える、
態様５に記載の回路基板アセンブリ。
＜態様８＞
前記電気絶縁層は、窒化ケイ素から成る、
態様５に記載の回路基板アセンブリ。
＜態様９＞
前記Ｓセルは、幅より長い長さを有する、
態様５に記載の回路基板アセンブリ。
＜態様１０＞
前記Ｓセルは、
前記第１金属層と前記第１グラファイト層との間に設けられる第１活性金属ろう付け層と、
前記第２グラファイト層と前記第１グラファイト層との間に設けられる第２活性金属ろう付け層と、
前記電気絶縁層と前記第２グラファイト層との間に設けられる第３活性金属ろう付け層と、
前記第２グラファイト層と前記第２金属層との間に設けられる第４活性金属ろう付け層と、
をさらに備える、
態様５に記載の回路基板アセンブリ。
＜態様１１＞
コールドプレートと、
前記コールドプレートの第１表面に取り付けられる回路基板アセンブリであって、
電気絶縁性の基材と、
前記基材に完全に埋め込まれるパワーエレクトロニクスデバイスアセンブリであって、
第１金属層と、前記第１金属層に接合される第１グラファイト層と、前記第１グラファイト層に接合される電気絶縁層と、前記電気絶縁層に接合される第２グラファイト層と、前記第２グラファイト層に接合され、表面と、前記表面内に設けられる凹部と、を備える第２金属層と、を備えるＳセルと、
前記表面の凹部内に配置されるパワーエレクトロニクスデバイスと、
を備えるパワーエレクトロニクスデバイスアセンブリと、
を備える回路基板アセンブリと、
を備えるパワーエレクトロニクスアセンブリ。
＜態様１２＞
前記回路基板アセンブリは、接合層によって前記コールドプレートの前記第１表面に取り付けられる、
態様１１に記載のパワーエレクトロニクスアセンブリ。
＜態様１３＞
前記回路基板アセンブリは、締結具と熱グリース層とによって前記コールドプレートの前記第１表面に取り付けられる、
態様１１に記載のパワーエレクトロニクスアセンブリ。
＜態様１４＞
前記コールドプレートの前記第１表面とは反対側の第２表面に取り付けられるコンデンサをさらに備える、
態様１１に記載のパワーエレクトロニクスアセンブリ。
＜態様１５＞
前記コールドプレートは、流体室、流体入口、及び流体出口を備え、
前記流体入口及び前記流体出口は、前記流体室に熱的に結合される、
態様１１に記載のパワーエレクトロニクスアセンブリ。
＜態様１６＞
前記回路基板アセンブリは、前記基材に埋め込まれる複数の導電層をさらに備える、
態様１１に記載のパワーエレクトロニクスアセンブリ。
＜態様１７＞
前記回路基板アセンブリは、前記基材に埋め込まれ、かつ前記パワーエレクトロニクスデバイスに熱的に結合される複数のサーマルビアをさらに備える、
態様１１に記載のパワーエレクトロニクスアセンブリ。
＜態様１８＞
前記電気絶縁層は、窒化ケイ素から成る、
態様１１に記載のパワーエレクトロニクスアセンブリ。
＜態様１９＞
前記Ｓセルは、幅より長い長さを有する、
態様１１に記載のパワーエレクトロニクスアセンブリ。
＜態様２０＞
前記Ｓセルは、
前記第１金属層と前記第１グラファイト層との間に設けられる第１活性金属ろう付け層と、
前記第２グラファイト層と前記第１グラファイト層との間に設けられる第２活性金属ろう付け層と、
前記電気絶縁層と前記第２グラファイト層との間に設けられる第３活性金属ろう付け層と、
前記第２グラファイト層と前記第２金属層との間に設けられる第４活性金属ろう付け層と、
をさらに備える、
態様１１に記載のパワーエレクトロニクスアセンブリ。

Claims (20)

  1. 第１金属層と、
    前記第１金属層に接合される第１グラファイト層と、
    前記第１グラファイト層に接合される電気絶縁層と、
    前記電気絶縁層に接合される第２グラファイト層と、
    前記第２グラファイト層に接合され、表面と、前記表面内に設けられる凹部と、を備える第２金属層と、
    を備えるＳセルと、
    前記表面の凹部内に配置されるパワーエレクトロニクスデバイスと、
    を備えるパワーエレクトロニクスデバイスアセンブリ。
  2. 前記電気絶縁層は、窒化ケイ素から成る、
    請求項１に記載のパワーエレクトロニクスデバイスアセンブリ。
  3. 前記Ｓセルは、幅より長い長さを有する、
    請求項１に記載のパワーエレクトロニクスデバイスアセンブリ。
  4. 前記第１金属層と前記第１グラファイト層との間に設けられる第１活性金属ろう付け層と、
    前記第２グラファイト層と前記第１グラファイト層との間に設けられる第２活性金属ろう付け層と、
    前記電気絶縁層と前記第２グラファイト層との間に設けられる第３活性金属ろう付け層と、
    前記第２グラファイト層と前記第２金属層との間に設けられる第４活性金属ろう付け層と、
    をさらに備える請求項１に記載のパワーエレクトロニクスデバイスアセンブリ。
  5. 電気絶縁性の基材と、
    前記基材に完全に埋め込まれるパワーエレクトロニクスデバイスアセンブリであって、
    第１金属層と、前記第１金属層に接合される第１グラファイト層と、前記第１グラファイト層に接合される電気絶縁層と、前記電気絶縁層に接合される第２グラファイト層と、前記第２グラファイト層に接合され、表面と、前記表面内に設けられる凹部と、を備える第２金属層と、を備えるＳセルと、
    前記表面の凹部内に配置されるパワーエレクトロニクスデバイスと、
    を備えるパワーエレクトロニクスデバイスアセンブリと、
    を備える回路基板アセンブリ。
  6. 前記基材に埋め込まれる複数の導電層をさらに備える、
    請求項５に記載の回路基板アセンブリ。
  7. 前記基材に埋め込まれ、前記パワーエレクトロニクスデバイスに熱的に結合された複数のサーマルビアをさらに備える、
    請求項５に記載の回路基板アセンブリ。
  8. 前記電気絶縁層は、窒化ケイ素から成る、
    請求項５に記載の回路基板アセンブリ。
  9. 前記Ｓセルは、幅より長い長さを有する、
    請求項５に記載の回路基板アセンブリ。
  10. 前記Ｓセルは、
    前記第１金属層と前記第１グラファイト層との間に設けられる第１活性金属ろう付け層と、
    前記第２グラファイト層と前記第１グラファイト層との間に設けられる第２活性金属ろう付け層と、
    前記電気絶縁層と前記第２グラファイト層との間に設けられる第３活性金属ろう付け層と、
    前記第２グラファイト層と前記第２金属層との間に設けられる第４活性金属ろう付け層と、
    をさらに備える、
    請求項５に記載の回路基板アセンブリ。
  11. コールドプレートと、
    前記コールドプレートの第１表面に取り付けられる回路基板アセンブリであって、
    電気絶縁性の基材と、
    前記基材に完全に埋め込まれるパワーエレクトロニクスデバイスアセンブリであって、
    第１金属層と、前記第１金属層に接合される第１グラファイト層と、前記第１グラファイト層に接合される電気絶縁層と、前記電気絶縁層に接合される第２グラファイト層と、前記第２グラファイト層に接合され、表面と、前記表面内に設けられる凹部と、を備える第２金属層と、を備えるＳセルと、
    前記表面の凹部内に配置されるパワーエレクトロニクスデバイスと、
    を備えるパワーエレクトロニクスデバイスアセンブリと、
    を備える回路基板アセンブリと、
    を備えるパワーエレクトロニクスアセンブリ。
  12. 前記回路基板アセンブリは、接合層によって前記コールドプレートの前記第１表面に取り付けられる、
    請求項１１に記載のパワーエレクトロニクスアセンブリ。
  13. 前記回路基板アセンブリは、締結具と熱グリース層とによって前記コールドプレートの前記第１表面に取り付けられる、
    請求項１１に記載のパワーエレクトロニクスアセンブリ。
  14. 前記コールドプレートの前記第１表面とは反対側の第２表面に取り付けられるコンデンサをさらに備える、
    請求項１１に記載のパワーエレクトロニクスアセンブリ。
  15. 前記コールドプレートは、流体室、流体入口、及び流体出口を備え、
    前記流体入口及び前記流体出口は、前記流体室に熱的に結合される、
    請求項１１に記載のパワーエレクトロニクスアセンブリ。
  16. 前記回路基板アセンブリは、前記基材に埋め込まれる複数の導電層をさらに備える、
    請求項１１に記載のパワーエレクトロニクスアセンブリ。
  17. 前記回路基板アセンブリは、前記基材に埋め込まれ、かつ前記パワーエレクトロニクスデバイスに熱的に結合される複数のサーマルビアをさらに備える、
    請求項１１に記載のパワーエレクトロニクスアセンブリ。
  18. 前記電気絶縁層は、窒化ケイ素から成る、
    請求項１１に記載のパワーエレクトロニクスアセンブリ。
  19. 前記Ｓセルは、幅より長い長さを有する、
    請求項１１に記載のパワーエレクトロニクスアセンブリ。
  20. 前記Ｓセルは、
    前記第１金属層と前記第１グラファイト層との間に設けられる第１活性金属ろう付け層と、
    前記第２グラファイト層と前記第１グラファイト層との間に設けられる第２活性金属ろう付け層と、
    前記電気絶縁層と前記第２グラファイト層との間に設けられる第３活性金属ろう付け層と、
    前記第２グラファイト層と前記第２金属層との間に設けられる第４活性金属ろう付け層と、
    をさらに備える、
    請求項１１に記載のパワーエレクトロニクスアセンブリ。
JP2023119791A 2022-07-27 2023-07-24 電気絶縁層を有するパワーエレクトロニクスデバイスアセンブリ Pending JP2024019059A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/874,488 US11869760B1 (en) 2022-07-27 2022-07-27 Power electronic device assemblies having an electrically insulating layer
US17/874,488 2022-07-27

Publications (1)

Publication Number Publication Date
JP2024019059A true JP2024019059A (ja) 2024-02-08

Family

ID=89434948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023119791A Pending JP2024019059A (ja) 2022-07-27 2023-07-24 電気絶縁層を有するパワーエレクトロニクスデバイスアセンブリ

Country Status (3)

Country Link
US (1) US11869760B1 (ja)
JP (1) JP2024019059A (ja)
CN (1) CN117479415A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240130076A1 (en) * 2022-10-18 2024-04-18 Toyota Motor Engineering & Manufacturing North America, Inc. Power electronics device assemblies including dual graphite layers and cold plates incorporating the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11482494B1 (en) * 2013-03-12 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure
US9978660B2 (en) * 2014-03-14 2018-05-22 Taiwan Semiconductor Manufacturing Company Package with embedded heat dissipation features
CN206136549U (zh) 2016-09-20 2017-04-26 深圳市帝硕华弘科技有限公司 一种横向双层散热结构
EP3355349B1 (en) * 2017-01-26 2022-05-11 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Efficient heat removal from component carrier with embedded diode
US11690173B2 (en) * 2021-06-22 2023-06-27 Unimicron Technology Corp. Circuit board structure
EP3709777A1 (en) * 2019-03-11 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Solder-free component carrier connection using an elastic element, and method
US11832419B2 (en) * 2019-12-20 2023-11-28 Intel Corporation Full package vapor chamber with IHS
EP4160674A4 (en) 2020-05-27 2023-11-29 Amosense Co.,Ltd POWER MODULE
WO2022005183A1 (ko) 2020-07-03 2022-01-06 주식회사 아모센스 파워모듈
EP4017225A4 (en) * 2020-07-07 2023-04-26 Shennan Circuits Co., Ltd. EMBEDDED CIRCUIT BOARD AND METHOD OF PRODUCTION
US11849539B2 (en) * 2020-08-13 2023-12-19 Toyota Motor Engineering & Manufacturing North America, Inc. Embedded cooling systems utilizing heat pipes
CN213244488U (zh) 2020-10-31 2021-05-18 重庆影创讯息科技有限公司 具有散热功能的电路板和可穿戴设备
CN216015351U (zh) 2021-05-12 2022-03-11 郑州大工高新科技有限公司 一种硅基键合石墨烯陶瓷散热器一体化结构
CN215683018U (zh) 2021-05-12 2022-01-28 郑州大工高新科技有限公司 一种硅基键合的石墨烯散热覆铜陶瓷基板
US11997838B2 (en) * 2022-02-01 2024-05-28 Toyota Motor Engineering & Manufacturing North America, Inc. Power device assemblies and methods of fabricating the same

Also Published As

Publication number Publication date
CN117479415A (zh) 2024-01-30
US11869760B1 (en) 2024-01-09
US20240038625A1 (en) 2024-02-01

Similar Documents

Publication Publication Date Title
JP7297815B2 (ja) パワーデバイスを並列接続するための低インダクタンスおよび高速スイッチングを有するハイパワー多層モジュール
JP5121133B2 (ja) パワーモジュール組立体及び３相インバータ組立体
EP1781076B1 (en) Electronic assembly having multiple side cooling and method
US8599556B2 (en) Power converter module with cooled busbar arrangement
US8520386B2 (en) Power converter module with a cooled busbar arrangement
Jones-Jackson et al. Overview of current thermal management of automotive power electronics for traction purposes and future directions
JP2001267479A (ja) 母線ヒートシンク
US11251108B2 (en) Semiconductor module mounted on a cooling device for use in a vehicle
JP2024019059A (ja) 電気絶縁層を有するパワーエレクトロニクスデバイスアセンブリ
JP3641232B2 (ja) インバータ装置及びその製造方法
JP2023029342A (ja) 低インダクタンスおよび高速スイッチングを有する、パワーデバイスを並列化するための高電力多層モジュール
CN110660762A (zh) 热传递结构、电力电子模块及其制造方法以及冷却元件
JP6885895B2 (ja) ３次元熱流構造を包含するエレクトロニクスアセンブリ
JP2024028177A (ja) Ｓセルを組み込んだコールドプレート
JP7500792B2 (ja) パワーエレクトロニクスアセンブリ及びその製造方法
US20240064943A1 (en) Cold plates incorporating reactive multilayer systems and s-cells
EP1162662A2 (en) Bus bar having embedded switching device
JP2009021445A (ja) インバータ装置
JP2023070145A (ja) 埋め込みｐｃｂを有するパワーデバイスアセンブリ及びその製造方法
US20240038624A1 (en) Power electronics assemblies having embedded power electronics devices
US20240130093A1 (en) Power electronics assemblies having embedded power electronics devices
US20240130076A1 (en) Power electronics device assemblies including dual graphite layers and cold plates incorporating the same
CN108417545B (zh) 一种功率器件及其制备方法
CN219642815U (zh) 一种功率模块
US20220319956A1 (en) Power device assemblies and cooling devices for cooling heat- generating devices

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231018