JP2024011020A - パッケージ、半導体装置及び半導体装置の製造方法 - Google Patents

パッケージ、半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2024011020A
JP2024011020A JP2022112682A JP2022112682A JP2024011020A JP 2024011020 A JP2024011020 A JP 2024011020A JP 2022112682 A JP2022112682 A JP 2022112682A JP 2022112682 A JP2022112682 A JP 2022112682A JP 2024011020 A JP2024011020 A JP 2024011020A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor chip
package
pedestal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022112682A
Other languages
English (en)
Inventor
俊夫 安江
Toshio Yasue
誉行 山下
Takayuki Yamashita
和也 北村
Kazuya Kitamura
友洋 中村
Tomohiro Nakamura
幸大 菊地
Yukihiro Kikuchi
宏平 冨岡
Kohei Tomioka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Broadcasting Corp
Original Assignee
Nippon Hoso Kyokai NHK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Hoso Kyokai NHK filed Critical Nippon Hoso Kyokai NHK
Priority to JP2022112682A priority Critical patent/JP2024011020A/ja
Publication of JP2024011020A publication Critical patent/JP2024011020A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Wire Bonding (AREA)

Abstract

Figure 2024011020000001
【課題】ワイヤボンディングの領域を確保しながら小型化を図ることができるパッケージで半導体チップを包装した半導体装置を提供する。
【解決手段】半導体装置1は、上面にパッド電極7を有する半導体チップD1が、内部と外部とを接続するリード部40を有するパッケージ100に包装され、パッケージ100は、半導体チップD1が上面に載置される台座部15を有する基板10と、基板10の周縁に沿って設けられる環状の側壁部20と、台座部15の上方に離隔して架け渡され、リード部40の内部側の端子である内部端子45が設けられる架橋部30と、を備え、パッド電極7は、内部端子45とボンディングワイヤ80によって接続されている。
【選択図】図1B

Description

本発明は、半導体チップの包装用のパッケージ、半導体チップがパッケージで包装された半導体装置及び半導体装置の製造方法に関する。
半導体チップ(以下、チップともいう)を包装するパッケージの小型化では、チップの種類に応じた事情を考慮する必要がある。例えばチップが撮像素子(イメージセンサ)の場合、撮像素子の受光面への光の入射を妨げないように、以下に示すような条件が必要である。すなわち、受光面側はガラス等の透光性を有する材料で封止すること、受光面と同じ面に設けられるチップのパッド電極に配線できるようにすること、受光面が形成されているためチップサイズが大きいこと等である。また、撮像素子は外部の光学系と組み合わせて使用されることから、外部の光学系の設計に起因して、特定方向についてパッケージサイズが制限される場合がある。
例えば、特許文献1には、受光面の位置に開口部が設けられている基板に撮像素子をフリップチップ実装することでパッケージの小型化を図る技術が記載されている。特許文献2は、リードの端部よりも外周側にシールパネルとの接合面を設ける代わりに、リードの端部の上面に接着剤を介してシールパネルを固定することで小型化を図っている。なお、シールパネルとは、特許文献2においてパッケージの上面を構成する透明な蓋材である。
特開2013-030526号公報 特開2006-313868号公報
特許文献1のフリップチップ実装は、チップとパッケージとの間で熱膨張係数の差による応力が生じて剥離が発生する恐れがあり、撮像素子のような寸法の大きなチップに適用することは難しい場合がある。また、特許文献2の場合は、接続端子とするリードの端部及びボンディングワイヤを配置する領域は減らすことができないため、パッケージの小型化には限界があった。
本発明は、かかる課題を解決するためになされたものであり、ワイヤボンディングの領域を確保しながら小型化を図ることができるパッケージ、半導体装置及び半導体装置の製造方法を提供することを目的とする。
かかる課題を解決するために、本発明に係る半導体装置は、上面にパッド電極を有する半導体チップが、内部と外部とを接続するリード部を有するパッケージに包装されている半導体装置であって、前記パッケージは、前記半導体チップが上面に載置される台座部を有する基板と、前記基板の周縁に沿って設けられる環状の側壁部と、前記台座部の上方に離隔して架け渡される架橋部と、を備え、前記架橋部は、前記リード部の内部側の端子である内部端子が配置され、前記パッド電極は、前記内部端子とボンディングワイヤによって接続されている。
また、本発明に係るパッケージは、本発明に係る半導体装置に用いられるパッケージであって、前記基板と、前記側壁部と、前記リード部と、前記架橋部と、を備え、前記基板の台座部は、前記基板の開口部に配置されるように別体に形成されている。
また、本発明に係る半導体装置の製造方法は、本発明に係るパッケージ及び前記半導体チップを準備する準備工程と、前記台座部に前記半導体チップを載置する載置工程と、前記台座部を前記基板の開口部に接合する接合工程と、前記パッド電極を前記内部端子にボンディングワイヤで接続するワイヤボンディング工程と、を含む。
本発明によれば、ワイヤボンディングの領域を確保しながら小型化を図ることができるパッケージ、半導体装置及び半導体装置の製造方法を提供することができる。
本発明に係る半導体装置を概略的に示す平面図である。 図1Aにおいて蓋部を取り外して概略的に示す平面図である。 図1AのIC-IC線における概略断面図である。 本発明に係るパッケージを概略的に示す平面図である。 図2AのIIB-IIB線における概略断面図である。 図2AのIIC-IIC線における概略断面図である。 載置面と外部との間の配線の例を概略的に示す断面図である。 載置面と外部との間の配線の例を概略的に示す断面図である。 載置面と外部との間の配線の例を概略的に示す断面図である。 フランジ形状の延伸部を概略的に示す断面図である。 フランジ形状の延伸部及び台座延伸部を概略的に示す断面図である。 基板の厚さの変形例を概略的に示す断面図である。 架橋部の変形例を概略的に示す断面図である。 架橋部の変形例を概略的に示す断面図である。 架橋部及びワイヤボンディングの変形例を概略的に示す平面図である。 架橋部及びワイヤボンディングの変形例を概略的に示す平面図である。 架橋部及びワイヤボンディングの変形例を概略的に示す平面図である。 架橋部及びワイヤボンディングの変形例を概略的に示す平面図である。 蓋部の変形例を概略的に示す平面図である。 蓋部の変形例を概略的に示す断面図である。 蓋部及び側壁部の変形例を概略的に示す断面図である。 モールド材を設ける変形例を概略的に示す平面図である。 モールド材を設ける変形例を概略的に示す断面図である。 モールド材を設ける変形例を概略的に示す断面図である。 側壁部の変形例を概略的に示す平面図である。 側壁部の変形例を概略的に示す断面図である。 本発明に係る半導体装置の製造方法を例示するフローチャートである。 本発明に係る半導体装置の製造方法における準備されたパッケージを概略的に示す断面図である。 本発明に係る半導体装置の製造方法における半導体チップが台座部に載置された状態を概略的に示す断面図である。 本発明に係る半導体装置の製造方法における台座部が接合された状態を概略的に示す断面図である。 本発明に係る半導体装置の製造方法におけるワイヤボンディングを設けた状態を概略的に示す断面図である。 本発明に係る半導体装置の製造方法における蓋部で封止された状態を概略的に示す断面図である。 半導体装置の従来例を概略的に示す平面図である。
[半導体装置]
実施形態に係る半導体装置1について、図面を参照しながら説明する。なお、半導体チップは、ウエハから切り出された四角い薄片であり、ダイとも呼ばれる。半導体装置は、半導体チップをパッケージング(包装)したものをいう。
図1Aから図2Cに例示するように、半導体装置1は、半導体チップD1と、ボンディングワイヤ80と、パッケージ100と、蓋部50と、を備え、上面にパッド電極7を有する半導体チップD1が、内部と外部とを接続するリード部40を有するパッケージ100に包装されている。また、パッケージ100は、半導体チップD1が上面に載置される台座部15を有する基板10と、基板10の周縁に沿って設けられる環状の側壁部20と、台座部15の上方に離隔して架け渡され、リード部40の内部側の端子である内部端子45が設けられる架橋部30と、を備えている。パッド電極7は、内部端子45とボンディングワイヤ80によって接続されている。なお、図1Bは、蓋部50を取り外して示している。
(半導体チップ)
半導体チップD1は、ここでは、一例として、カメラ等に使用される撮像素子であり、受光面6及びパッド電極7を上面に有している。受光面6は、受光した光を電気信号に変換する光電変換素子が形成されている領域であり、必要な光電変換素子の個数や並べ方に応じて設けられている。受光面6は半導体チップD1の中央付近に設けることができる。パッド電極7は、半導体チップD1内部の配線を外部の配線と接続するための端子であり、必要な電源端子や信号線に応じて設けられている。パッド電極7は、例えば半導体チップD1の外周に沿って並べることができる。
(ボンディングワイヤ)
ボンディングワイヤ80は、金やアルミニウム、銅等の細線の配線部材である。ボンディングワイヤ80は、パッド電極7をリード部40の内部端子45に接続している。なお、ボンディングワイヤによる接続をワイヤボンディングとして説明している。
[パッケージ]
パッケージ100は、半導体チップD1の包装に用いられる部材である。パッケージ100は、基板10と、側壁部20と、架橋部30と、リード部40と、を備えている。パッケージ100は、例えばセラミックパッケージである。
(基板)
基板10は、パッケージ100の底部を形成する部位である。基板10は、半導体チップD1が載置される台座部15を有している。台座部15は、基板10における中央側に位置している。基板10は、台座部15の周囲で台座部15よりも厚く形成されている。基板10の上面には、リード部40の内部端子45が設けられている。
台座部15は、上面に導体で形成されている載置面16を有し、半導体チップD1は、載置面16上に載置されている。載置面16の材料は、例えば銅や銅合金、鉄合金等とすることができ、半導体チップD1をはんだや導電性の接着剤等で固定することができる。なお、半導体チップD1は、導体の載置面16を設けずに台座部15の上面に載置するようにしてもよい。また、台座部15は、基板10に対して着脱できるように構成されている。台座部15は、その周縁の基板10の面よりも一段低くなるように形成されている。
(側壁部)
側壁部20は、パッケージ100の側壁を形成する部位である。側壁部20は、基板10の周縁に沿って矩形の環状に設けられている。側壁部20は、ここでは、基板10の平坦状の周縁から垂直方向に連続して、基板10と一体に形成されている。側壁部20の上面は、同一高さの平面になるように平らに形成されている。
(架橋部)
架橋部30は、半導体チップD1の上方でパッド電極7のワイヤボンディングが可能となるように、台座部15の上方に架け渡される部材である。架橋部30は、ここでは、側壁部20の対向する内側面の間に架け渡され、台座部15及び基板10の上面とは離隔している。架橋部30の上面には、リード部40の内部端子45が設けられている。
架橋部30は、平面視において、パッド電極7のグループ7A、7Cが半導体チップD1の外縁8と架橋部30との間に位置するように設けられている。すなわち、架橋部30の内部端子45は、半導体チップD1においてパッド電極7のグループ7A、7Cよりも内側に位置している。パッド電極7のグループ7A、7Cは、架橋部30の内部端子45にワイヤボンディングされている。残りのパッド電極7のグループ7B、7Dは、基板10の上面に設けられている内部端子45にワイヤボンディングされている。
図1Bに示すように、パッド電極7は、半導体チップD1の外縁8に沿って配置されている。架橋部30が架け渡される方向に並んでいるパッド電極7のグループ7A、7Cは、平面視において架橋部30の両側に配置され、架橋部30の内部端子45にワイヤボンディングされている。また、ここでは、架橋部30は、互いに平行な第1架橋部31と第2架橋部32とを備えている。第1架橋部31と第2架橋部32とは、半導体チップD1の受光面6の上方を空けて離れた位置に配置されている。そして、パッド電極7のグループ7A、7Cは、第1架橋部31及び第2架橋部32の何れか近い方の内部端子45にワイヤボンディングされている。半導体装置1は、半導体チップD1の外縁8の対向する2辺8A、8Cから内側に向かう方向にワイヤボンディングされている。
架橋部30は、受光面6の上方を空けて配置されている。第1架橋部31及び第2架橋部32は、平面視において受光面6とパッド電極7との間を通るように配置されている。すなわち、架橋部30は、受光面6に入射する光線を遮ることがなく、パッド電極7からワイヤボンディングが可能な位置に設けられている。パッド電極7は、架橋部30の下方に位置しているとワイヤボンディングが難しい場合がある。このため、架橋部30は、半導体チップD1と重なる面積が小さくなるような形状及び大きさとすることが好ましい。例えば、架橋部30は、平面視における幅を狭く形成されていることが好ましい。
(リード部)
リード部40は、パッケージ100の内部側と外部側とを接続する複数本の配線であり、複数本の配線のそれぞれに内部側の端子である内部端子45及び外部側の端子である外部端子46が設けられている。リード部40は、基板10、側壁部20及び架橋部30に埋設され、又は表面を経由して、内部側と外部側とを接続している。内部端子45は半導体チップD1と接続され、外部端子46は半導体装置1が実装される外部の回路と接続することができる。
内部端子45は、基板10及び架橋部30の上面に設けられている。外部端子46は、ここでは、一例として、パッケージ100の下面にボールグリッドアレイ(BGA)の形態で設けられている。外部端子46の形態には特に制限はなく、例えばQFPのようにパッケージ100の側面に設けてもよい。リード部40の材料は、例えば銅や銅合金、鉄合金等とすることができる。
(蓋部)
蓋部50は、パッケージ100の上方側で側壁部20の内部を封止する部材である。蓋部50は板状の部材であり、側壁部20の上面に設置され、側壁部20の上面に環状に接して内部を封止している。
半導体チップD1が撮像素子の場合、蓋部50は、例えば透明なガラス等の透光性を有する材料で形成される。蓋部50は、赤外光、可視光及び紫外光の少なくとも何れかの波長の透過率が80%以上であり、90%以上が好ましく、95%がより好ましく、98%以上がさらに好ましい。蓋部50の表面には、反射を防止し、又は周波数を選択するといった機能を有する被膜を設けることができる。
図11に示す従来例200では、半導体チップD200の外縁に沿って基板210の上面に内部電極245を設け、パッド電極207から外側に向けてワイヤボンディングを行っていた。これに対し、図1Bに例示するように、パッケージ100で包装された半導体装置1によれば、架橋部30を設けることにより、パッド電極7から内側に向けてワイヤボンディングを行う事が可能となる。このため、半導体チップD1の外縁8の辺8A、8Cの外側に内部端子45やボンディングワイヤ用のスペースを確保する必要がなくなり、半導体装置の外形寸法をW200からW1に小型化することが可能となる。なお、図1B、図11は、蓋部を取り外して示している。
半導体装置1は、内部端子45やボンディングワイヤ用のスペースを削減することで、光学的な配置の制約などに起因する、撮像素子のパッケージの特定の方向の寸法を小さくする要求に対して、有効に応えることが出来る。
また、半導体装置1は、ワイヤボンディング法を用いているために、フリップチップ等で問題となる熱膨張の影響等によるパッド電極7の接続部分の破壊が起きにくく、大型の半導体チップへの対応が容易である。
ここで、容器としてのパッケージ100における台座部15について説明する。台座部15は、基板10において別体とすることができる。すなわち、容器としてのパッケージ100は、基板10と、側壁部20と、リード部40と、架橋部30と、を備え、基板10の台座部15は、基板10の開口部14に配置されるように別体に形成されている。なお、半導体装置1においては、台座部15は基板10の開口部14に接合されている。
台座部15が別体に形成されている場合、載置面16を外部と接続する配線及び端子を設けておくことが好ましい。これにより、半導体チップD1の下面の電位を外部から固定することができる。図3Aに例示するように、台座部15は、載置面16と接続される引き出し電極18を下面に有している。ここでは、引き出し電極18は、外部端子46が並ぶボールグリッドアレイの一部となっている。引き出し電極18は複数設けてもよい。
図3Bに例示するように、載置面16は、内部端子45とワイヤボンディングで接続することができる。この場合、外部側の端子である外部端子46が載置面16と接続されることになる。載置面16のワイヤボンディングは、複数設けてもよく、引き出し電極18と併用してもよい。
また、図3Cに例示する台座部15Bのように、台座部の全体を導体で形成し、下面を電極として使用することができる。
台座部15の断面形状について、図4Aに例示するように、基板10は、開口部14に、上面を延伸し下面に段差を設けるようにフランジ形状に形成される延伸部12を有し、台座部15の上面が延伸部12の下面と接合されるようにすることができる。また、図4Bに例示するように、下面を延伸し上面に段差を設けるようにフランジ形状に形成される台座延伸部17を有し、台座延伸部17の上面が延伸部12の下面と接合されるようにすることができる。
フランジ形状の延伸部12や台座延伸部17が設けられていることで、台座部15のアライメントを正確にとり、接合を頑健なものとすることができる。
[変形例]
次に、パッケージ100及びワイヤボンディングの変形例について説明する。
図5Aに例示するように、基板10Aは厚さを変えたものとすることができる。例えばパッケージ111は、台座部15とその周囲とで基板10Aの厚さが同じであり、その他の点についてはパッケージ100と同様である。これにより、半導体装置1の低背化を図ることができる。なお、台座部15の周囲を台座部15よりも薄く形成してもよい。
また、図5Bに例示するように、架橋部30Aは基板10の上面に接するようにすることができる。例えばパッケージ112は、架橋部30Aが基板10の上面に接し、側壁部20の間に架け渡されている。図5Cに例示するパッケージ113は、架橋部30Bが基板10の上面に接し、側壁部20とは離隔している。パッケージ112、113は、その他の点についてパッケージ100と同様である。架橋部30A、30Bが基板10の上面に接して設けられていることで、内部端子45と外部端子46との間を接続するリード部40の配置の自由度を高めることができる。
架橋部30は、一つにすることができる。図6Aに例示するように、半導体装置2Aの架橋部30は、半導体装置1の第1架橋部31及び第2架橋部32を有していない。パッド電極7のグループ7A、7Eは、平面視において架橋部30の両側に配置され、架橋部30の内部端子45にワイヤボンディングされている。残りのパッド電極7は、基板10の内部端子45にワイヤボンディングされている。受光面6Aは、半導体チップD2Aの中央側ではなく、周縁側に設けることができる。その他の点は、半導体装置1と同様である。なお、図6Aから図6Dでは、蓋部50を取り外して示している。
また、架橋部30は連結することができる。図6Bに例示するように、半導体装置2Bの架橋部30は、第1架橋部31及び第2架橋部32を連結し、内部端子45が設けられる連結部33を有している。パッド電極7のグループ7Dは、平面視において半導体チップD2Bの外縁8と連結部33との間に配置され、半導体チップD2Bにおいてパッド電極7のグループ7Dよりも内側に位置する連結部33の内部端子45にワイヤボンディングされている。受光面6Bは、半導体チップD2Bの周縁側に設けることができる。その他の点については半導体装置1と同様である。半導体装置2Bは、半導体チップD2Bの外縁8の3辺8A、8C、8Dから内側に向かう方向にワイヤボンディングされている。
図6Cに例示するように、半導体装置2Cの架橋部30は、第1架橋部31及び第2架橋部32を連結し、内部端子45が設けられる連結部33、34を有している。パッド電極7のグループ7B、7Dは、平面視において連結部33、34の両側に配置され、半導体チップD2Cにおいてパッド電極7のグループ7B、7Dよりも内側に位置する連結部33、34の内部端子45にワイヤボンディングされている。受光面6Cは、半導体チップD2Cの中央側で、連結部33、34の間に位置している。その他の点については、半導体装置1と同様である。半導体装置2Cは、半導体チップD2Cの外縁8の4辺8A、8B、8C、8Dから内側に向かう方向にワイヤボンディングされている。
このように、内側に向けてワイヤボンディングできる辺を増やすことで、ワイヤボンディングに必要なスペースを削減し、半導体装置のさらなる小型化を図っている。
図6Dに例示するように、半導体装置2Dは、架橋部30が、第1架橋部31及び第2架橋部32に相当する主架橋部35の他に第3架橋部36を有している。パッド電極7のグループ7A、7Eは、平面視において主架橋部35の両側に配置され、主架橋部35の内部端子45にワイヤボンディングされている。パッド電極7のグループ7Fは、グループ7Eと第3架橋部36との間に配置され、第3架橋部36の内部端子45にワイヤボンディングされている。この半導体装置2Dにおいて、半導体チップD3は受光面を有していない。また、基板10の上面には内部端子45が設けられていない。その他の点については半導体装置1と同様である。
なお、半導体装置2A、2B、2Cのパッケージで、受光面を有しない半導体チップを用いることもできる。受光面がない場合、例えば半導体装置2Cにおいて、連結部33、34は一体に形成することができる。
蓋部50は、側壁部20に対する大きさを変えることができる。図7A、7Bに例示するように、蓋部50Aは側壁部20の上面の内周よりも大きく、外周よりも小さい。図7Cに例示するように、側壁部20Aの上面に内周側で低くなる段差部21を設け、段差部21に蓋部50Aを設置してもよい。また、段差部21の深さを調整することで、半導体装置の上面を平らに形成することができる。
蓋部50、50Aは、例えば周縁部に遮光性の領域を有していてもよい。また、受光面を有しない半導体チップを包装する場合は、全体を遮光性とすることができる。
図8A、8Bに例示する半導体装置1Aは、蓋部50、50Aに代えて、側壁部20で囲まれる内側に充填され、半導体チップD1、基板10の上面、側壁部20の内側面、架橋部30及びボンディングワイヤ80を覆うモールド材60で封止されている。モールド材60の材料は、例えばエポキシ樹脂やシリコーン樹脂に硬化剤等を含有させたものとすることができる。モールド材60は、赤外光、可視光及び紫外光の少なくとも何れかの波長の透過率が80%以上であり、90%以上が好ましく、95%がより好ましく、98%以上がさらに好ましい。なお、受光面を有しない半導体チップを包装する場合は、遮光性のモールド材を使用することができる。
図8Cに例示するように、側壁部20Bの上面は、架橋部30の上面と同じ高さにすることができる。半導体装置1Bは、図8D、8Eに例示するパッケージ121を用いており、モールド材60で封止されている。半導体装置1Bは、側壁部20Bの上面を架橋部30の上面と同じ高さにすることで、低背化を図ることができる。
[半導体装置の製造方法]
次に、半導体装置の製造方法について、半導体装置1を例にして説明する。図9に示すように、半導体装置の製造方法は、基板10と、側壁部20と、リード部40と、架橋部30と、を備え、基板10の台座部15が基板10の開口部14に配置されるように別体に形成されているパッケージ100及び半導体チップD1を準備する準備工程S1と、台座部15に半導体チップD1を載置する載置工程S2と、台座部15を基板10の開口部14に接合する接合工程S3と、パッド電極7を内部端子45にボンディングワイヤ80で接続するワイヤボンディング工程S4と、を含む。半導体チップD1は、上面に受光面6を有する撮像素子であり、架橋部30は、受光面6の上方を空けて配置されている。そして、赤外光、可視光及び紫外光の少なくとも何れかの波長の透過率が80%以上である板状の蓋部50を側壁部20の上面に設置して、側壁部20の内部を封止する封止工程S5を含む。
(準備工程)
準備工程S1は、パッケージ100及び半導体チップD1を準備する工程である。パッケージ100は、例えば、構造体となるセラミックと、リード部40を形成する配線用の金属等とを積層させて形成していくセラミックパッケージ技術によって製造することができる。なお、セラミックパッケージに限られるものでは無く、同様の形状が形成可能であればどのような素材、製造技術を適用してもよい。
台座部15は別体に形成する。台座部15は、容易に取り外せるように仮固定されていてもよい。
半導体チップD1は撮像素子であり、上面にパッド電極7及び受光面6を有する。半導体チップD1の準備において、パッド電極7及び受光面6は、パッケージ100の架橋部30の形状、大きさ及び位置を想定して配置することができる。一方、パッケージ100の準備において、架橋部30を半導体チップD1に合わせて調整することもできる。半導体チップD1及びパッケージ100は購入して準備してもよい。
(載置工程)
載置工程S2は、半導体チップD1を載置する工程である。半導体チップD1は、取り外した状態の台座部15の上面に接着材を介して固定する。ここでは、図10Bに例示するように、導体の載置面16上に導電性接着材91を介して固定している。なお、他の図では導電性接着材91の図示を省略している。
(接合工程)
接合工程S3は、半導体チップD1が載置された台座部15を基板10の開口部14に接合する工程である。台座部15は下方側から取り付け、接着材を介して固定する。台座部15の周囲の隙間は、シール材で封止することが好ましい。ここでは、図10Cに示すように、接着シール材92で接着及び封止している。なお、図10C、10D、10Eの他では接着シール材92の図示を省略している。
(ワイヤボンディング工程)
ワイヤボンディング工程S4は、パッド電極7と内部端子45とをボンディングワイヤ80で接続する工程である。ワイヤボンディングは、半導体チップD1上面のパッド電極7と、基板10及び架橋部30の上面の内部端子45との間で、パッケージ100の上面側から行っている。載置面16と内部端子45との間のワイヤボンディングは、この工程S4で行うことができる。
(封止工程)
封止工程S5は、パッケージ100を封止する工程である。図10Eに示すように、ここでは、側壁部20の上面に気密シール材93を介して板状の蓋部50を設置して、パッケージの上方側を封止している。窒素封止や真空封止とすることもできる。なお、他の図では気密シール材93の図示を省略している。
ここでは、蓋部50は、パッケージ100に合う大きさとする。また、蓋部50は、半導体装置1の用途に合わせて、赤外光、可視光及び紫外光の少なくとも何れかの波長の透過率が80%以上であるものとする。蓋部50は、準備工程S1においてパッケージ100と一緒に準備してもよい。
なお、蓋部50に代えて、透光性を有するモールド材60で封止することもできる。モールド材60は、側壁部20で囲まれる内側に充填し、少なくとも半導体チップD1、基板10の上面、側壁部20の内側面、架橋部30及びボンディングワイヤ80を覆うように配置する。
半導体装置の製造方法は、別体に形成された台座部15に半導体チップを載置して、台座部15を下方側から取り付けることで、半導体チップの上方に架橋部30を設けて半導体装置を製造することができる。そして、半導体チップ上面のパッド電極7と基板10及び架橋部30の上面の内部端子45との間で、上方側からのワイヤボンディングによって電気的接続を確保し、さらに蓋部で封止して気密性の保持を図ることができる。
また、受光面6に入射する光を遮らないように架橋部30を配置し、透光性を有する蓋部50で封止することで、撮像素子である半導体チップD1を包装した半導体装置1を製造することができる。
なお、架橋部30は、直線状とする例で説明したが、半導体チップD1のパッド電極7の配置に合わせて屈曲する形状としてもよい。また、架橋部30は、均一の幅となるように説明したが、一端から他端において異なる幅で形成され湾曲する形状や直線状の形状であっても構わない。また、架橋部30の厚みも、内部端子45が形成される上面は同一平面で、下面側の厚みが異なるように形成してもよく、架橋部30の数や形状は、そのパッケージの形状や半導体チップにより適宜変更することとしても構わない。
1 半導体装置
6 受光面
7 パッド電極
8 外縁(半導体チップ)
10 基板
12 延伸部
14 開口部
15 台座部
16 載置面
17 台座延伸部
18 引き出し電極
20 側壁部
30 架橋部
31 第1架橋部
32 第2架橋部
33 連結部
40 リード部
45 内部端子
46 外部端子
50 蓋部
60 モールド材
80 ボンディングワイヤ
100 パッケージ
200 従来例(半導体装置)
D1 半導体チップ(撮像素子)
D3 半導体チップ(受光面なし)

Claims (20)

  1. 上面にパッド電極を有する半導体チップが、内部と外部とを接続するリード部を有するパッケージに包装されている半導体装置であって、
    前記パッケージは、
    前記半導体チップが上面に載置される台座部を有する基板と、
    前記基板の周縁に沿って設けられる環状の側壁部と、
    前記台座部の上方に離隔して架け渡される架橋部と、を備え、
    前記架橋部は、前記リード部の内部側の端子である内部端子が配置され、
    前記パッド電極は、前記内部端子とボンディングワイヤによって接続されている半導体装置。
  2. 少なくとも一部の前記パッド電極は、平面視において前記半導体チップの外縁と前記架橋部との間に配置され、前記半導体チップにおいて前記パッド電極よりも内側に位置する前記架橋部の内部端子にワイヤボンディングされている請求項1に記載の半導体装置。
  3. 少なくとも一部の前記パッド電極は、平面視において前記架橋部の両側に配置され、前記架橋部の内部端子にワイヤボンディングされている請求項1に記載の半導体装置。
  4. 前記架橋部は、第1架橋部及び第2架橋部を備え、
    平面視において前記架橋部の両側に配置されている前記パッド電極は、前記第1架橋部及び第2架橋部の何れか近い方の内部端子にワイヤボンディングされている請求項3に記載の半導体装置。
  5. 前記架橋部は、前記第1架橋部及び第2架橋部を連結し、前記内部端子が設けられる連結部を有し、
    少なくとも一部の前記パッド電極は、平面視において前記半導体チップの外縁と前記連結部との間に配置され、前記半導体チップにおいて前記パッド電極よりも内側に位置する前記連結部の内部端子にワイヤボンディングされている請求項4に記載の半導体装置。
  6. 少なくとも一部の前記パッド電極は、平面視において前記連結部の両側に配置され、前記連結部の内部端子にワイヤボンディングされている請求項5に記載の半導体装置。
  7. 前記台座部は、上面に導体で形成されている載置面を有し、
    前記半導体チップは、前記載置面に載置されている請求項1に記載の半導体装置。
  8. 前記台座部は、前記載置面と接続されている引き出し電極を下面に有する請求項7に記載の半導体装置。
  9. 前記載置面は、前記内部端子にワイヤボンディングされている請求項7に記載の半導体装置。
  10. 前記側壁部の上面に設置される板状の蓋部で前記側壁部の内部を封止されている請求項1に記載の半導体装置。
  11. 前記蓋部は、赤外光、可視光及び紫外光の少なくとも何れかの波長の透過率が80%以上である請求項10に記載の半導体装置。
  12. 前記側壁部で囲まれる内側に充填され、前記半導体チップ、前記基板の上面、前記側壁部の内側面、前記架橋部及び前記ボンディングワイヤを覆うモールド材で封止されている請求項1に記載の半導体装置。
  13. 前記モールド材は、赤外光、可視光及び紫外光の少なくとも何れかの波長の透過率が80%以上である請求項12に記載の半導体装置。
  14. 前記半導体チップは、上面に受光面を有する撮像素子であり、
    前記架橋部は、前記受光面の上方を空けて配置されている請求項1乃至請求項13の何れか一項に記載の半導体装置。
  15. 請求項1乃至請求項13の何れか一項に記載の半導体装置に用いられるパッケージであって、
    前記基板と、
    前記側壁部と、
    前記リード部と、
    前記架橋部と、を備え、
    前記基板の台座部は、前記基板の開口部に配置されるように別体に形成されているパッケージ。
  16. 前記基板は、前記開口部に、上面を延伸し下面に段差を設けるようにフランジ形状に形成される延伸部を有し、
    前記台座部の上面が前記延伸部の下面と接合されている請求項15に記載のパッケージ。
  17. 前記台座部は、下面を延伸し上面に段差を設けるようにフランジ形状に形成される台座延伸部を有し、
    前記台座延伸部の上面が前記延伸部の下面と接合されている請求項16に記載のパッケージ。
  18. 前記台座部は、導体で形成されている請求項15に記載のパッケージ。
  19. 請求項15に記載のパッケージ及び前記半導体チップを準備する準備工程と、
    前記台座部に前記半導体チップを載置する載置工程と、
    前記台座部を前記基板の開口部に接合する接合工程と、
    前記パッド電極を前記内部端子にボンディングワイヤで接続するワイヤボンディング工程と、
    を含む半導体装置の製造方法。
  20. 前記半導体チップは、上面に受光面を有する撮像素子であり、
    前記架橋部は、前記受光面の上方を空けて配置され、
    赤外光、可視光及び紫外光の少なくとも何れかの波長の透過率が80%以上である板状の蓋部を前記側壁部の上面に設置して、前記側壁部の内部を封止する封止工程を含む請求項19に記載の半導体装置の製造方法。
JP2022112682A 2022-07-13 2022-07-13 パッケージ、半導体装置及び半導体装置の製造方法 Pending JP2024011020A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022112682A JP2024011020A (ja) 2022-07-13 2022-07-13 パッケージ、半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022112682A JP2024011020A (ja) 2022-07-13 2022-07-13 パッケージ、半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2024011020A true JP2024011020A (ja) 2024-01-25

Family

ID=89622184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022112682A Pending JP2024011020A (ja) 2022-07-13 2022-07-13 パッケージ、半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2024011020A (ja)

Similar Documents

Publication Publication Date Title
KR101031394B1 (ko) 광 센서 패키지
US7202460B2 (en) Camera module for compact electronic equipments
US7259042B2 (en) Ultra thin dual chip image sensor package structure and method for fabrication
US6559539B2 (en) Stacked package structure of image sensor
US20050189635A1 (en) Packaged acoustic and electromagnetic transducer chips
KR101579623B1 (ko) 이미지 센서용 반도체 패키지 및 그 제조 방법
KR20050055782A (ko) 이미지 센서 장치
US20060016973A1 (en) Multi-chip image sensor package module
US20060256222A1 (en) CIS Package and Method Thereof
US20170110416A1 (en) Chip package having a protection piece compliantly attached on a chip sensing surface
JPH08306899A (ja) 固体撮像素子用パッケージ及びその製造方法
CN111048534B (zh) 感测器封装结构
JP2010206158A (ja) デバイス
WO2017208724A1 (ja) 光学モジュール、モジュール及びその製造方法
US8003426B2 (en) Method for manufacturing package structure of optical device
US20090215216A1 (en) Packaging method of image sensing device
JP4471600B2 (ja) 回路装置
US20030193018A1 (en) Optical integrated circuit element package and method for making the same
JP2024011020A (ja) パッケージ、半導体装置及び半導体装置の製造方法
US7205095B1 (en) Apparatus and method for packaging image sensing semiconductor chips
TWI663692B (zh) Pressure sensor package structure
JP2006278743A (ja) 固体撮像装置
CN218632047U (zh) 集成电路封装件
WO2011117947A1 (ja) 光学半導体装置
CN117059642A (zh) 影像传感模块