JP2023543914A - 電源装置及びその電源装置の電界効果トランジスタをチェックする方法 - Google Patents

Abstract

本発明は、電源装置内の電源ユニット（１）の出力の下流に接続された、アクティブダイオードとして接続された少なくとも一つの電界効果トランジスタ（１１）をチェックする方法に関する。この方法は、前記少なくとも一つの電界効果トランジスタ（１１）の非完全導通状態、特に遮断状態を生成するステップ、前記電源ユニット（１）の第一の設定電圧における前記少なくとも一つの電界効果トランジスタ（１１）のスイッチング経路にわたる電圧降下（ΔＵ）の第一の値を検出するステップ、前記電源ユニット（１）の第二の電圧を設定するステップ、 前記電源ユニット（１）の前記第二の設定電圧における前記少なくとも一つの電界効果トランジスタ（１１）の前記スイッチング経路にわたる電圧降下（ΔＵ）の第二の値を検出するステップ、及び 前記電圧降下（ΔＵ）の前記第一の値および前記電圧降下（ΔＵ）の前記第二の値の両方が大きさにおいて所定の第一の正の閾値（Ｕ１）よりも小さい場合、又は前記電圧降下（ΔＵ）の前記第一の値及び/又は前記電圧降下（ΔＵ）の前記第二の値が所定の第二の正の閾値（Ｕｎ）よりも大きい場合、少なくとも一つの電界効果トランジスタ（１１）の欠陥を検出し通知するステップであって、ここで前記第二の閾値が前記第一の閾値よりも大きい、ステップを含む。本発明は、さらに、アクティブダイオードとして接続された少なくとも一つの電界効果トランジスタ（１１）が接続された電源ユニット（１）を有する電源装置に関する。【選択図】図１

Description

本発明は、アクティブダイオードとして少なくとも一つの電界効果トランジスタが下流に接続された電源ユニットを有する電源装置に関する。本発明はさらに、電源装置においてアクティブダイオードとして接続された少なくとも一つの電界効果トランジスタをチェックする方法に関する。

電源装置の逆電流を防止するために、通常、接続された負荷と直列にダイオードが接続される。このようなダイオードは、負荷に電力を供給するために、二つ以上の電源装置がその出力で並列に接続されている場合に特に重要である。並列に接続された電源装置から負荷に電力を供給することは、例えば、利用可能な単一の電源装置が供給できるよりも高い電流が必要とされる場合に、実際に使用される。もう一つの理由は、電源装置のうちの一つが故障した場合でも負荷を安全に動作させることができる、望ましい冗長電源となり得ることである。

多くの場合、上述のダイオードは、電源装置内に既に配置されている。そしてこれは、出力電圧を生成し出力電流を供給する実際の電源ユニットの下流に接続される。並列接続の電源装置の場合に、一方及び／又は他方が負荷に電力を供給できると表現される機能のために、このダイオードは「ＯＲ結合（ＯＲｉｎｇ）ダイオード」とも呼ばれる。

これらのＯＲ結合ダイオードは負荷の電力経路内にあるため、電源装置によって供給される全ての電流が流れる。シリコンダイオードの順方向の電圧降下は約０．７ボルト（Ｖ）であり、これは、出力電流が数十アンペア（Ａ）程度以上の電源装置では、無視できない電力損失をもたらす。

これらの電力損失を低減するために、パッシブシリコンダイオードの代わりに、追加の駆動回路を備えた一つ又は複数のスイッチ型電界効果トランジスタ（ＦＥＴ）を使用することが知られており、これは、電源ユニットの設定出力電圧に対する、電源装置の出力に印加される電圧のレベルによって決まる可能性がある。適切な電界効果トランジスタ、特にＭＯＳＦＥＴトランジスタ（金属酸化膜ＦＥＴ）が使用される場合、導通状態でミリオームの範囲の接触抵抗を達成でき、それによって電圧降下を数ミリボルト（ｍＶ）又は数１０ｍＶに低減することができ、それに応じて電力損失を低減することができ、同時に適切な駆動によってダイオードの機能も提供される。

特に、冗長的な使用を意図した電源装置の場合、電源の冗長性を保証するために、電界効果トランジスタについての正確な機能のチェックは、この状況において望まれる有用なものである。例えば、電界効果トランジスタが永続的に導通していることは、電源装置がもはや互いに分離されないことを意味し、この場合一つの電源装置の故障が他の電源装置にも影響を及ぼす可能性がある。

アクティブダイオードとして使用される電界効果トランジスタの駆動回路が、米国特許出願公開第７,０３８,４３３号明細書に記載されている。この回路は、アクティブダイオード機能を実現するための電界効果トランジスタの駆動機能に加えて、電界効果トランジスタがスイッチオフされているにもかかわらず、スイッチング経路にわたる電圧降下が所定の値を下回る場合に警告信号を出力する試験回路を含む。電圧降下が小さすぎる場合は、トランジスタのスイッチング経路が溶解し、永続的に低い抵抗を有するようになっていることを示すと考えられる。

記載された方法は、単一動作で動作する電源装置に対して、信頼性の高い結果を提供する。しかしながら、出力側で互いに接続された少なくとも二つの電源装置が並列動作する場合では、閾値を下回る測定電圧降下は、両方の電源装置によって提供される電圧のレベルが、電圧降下が測定できない程度に一致していることが原因である可能性もある。この場合、ＯＲ結合ＦＥＴに欠陥があると、誤って推測される。

したがって、本発明の目的は、信頼性のある試験結果を提供し、実際に正しく機能している電界効果トランジスタが欠陥として検出される可能性を排除するような、ＯＲ結合ＦＥＴのための試験方法を記述することである。

さらなる目的は、このような試験方法を実行するように構成された電源装置を提供することである。有利な設計及びさらなる発展形態は、従属請求項の主題である。

本発明による方法は、電源装置内の電源ユニットの出力の下流に接続され、アクティブダイオードとして接続された少なくとも一つの電界効果トランジスタをチェックするためものであり、以下の本発明についてのステップを有する。トランジスタの非完全導通状態、特に遮断状態が設定され、電界効果トランジスタのスイッチング経路にわたる電圧降下の第一の値が、電源ユニットの第一の設定電圧において測定される。続いて、第一の電圧とは異なる電源ユニットの第二の電圧が設定され、電界効果トランジスタのスイッチング経路にわたる電圧降下の第二の値が、この第二の電圧において測定される。電界効果トランジスタの欠陥は、第一の電圧降下の値及び電圧降下の第二の値の両方が大きさにおいて所定の正の第一の閾値よりも小さい場合、又は電圧降下の第一の値及び／又は電圧降下の第二の値が所定の正の第二の閾値よりも大きい場合に検出及び通知され、ここで、第二の閾値は、第一の閾値よりも大きい。

電圧降下の値が第一の閾値と第二の閾値との間にある場合、電圧降下は、スイッチング経路からボディダイオードへの負荷電流の転流を示す。ボディダイオードは、スイッチング経路と並列に接続された、電界効果トランジスタに内在するダイオードである。ボディダイオードは、電界効果トランジスタが導通していなくても、その順方向において、電流を流す。一般に、電源装置においてアクティブダイオードとして使用されるスイッチングトランジスタは、ボディダイオードがＯＲ結合機能を有するように配置されるが、シリコンダイオードでは、典型的な電圧降下は約０．７Ｖであり、導電的に接続された電界効果トランジスタで達成されうるような有利な小さい電圧降下ではない。

本出願の文脈において、一つ又は電界効果トランジスタに言及する場合であっても、これは、いくつかの同期駆動トランジスタの並びも指す。それらのスイッチング距離については、並列に接続された電界効果トランジスタが、より高い通電容量を達成するために使用されうる。それらのスイッチング距離については、直列接続された電界効果トランジスタが、より安全なスイッチング動作を達成するために使用されうる。

内在ボディダイオードの代わりに、又はそれに加えて、電界効果トランジスタの外部に配置されたダイオード、特にショットキーダイオードを使用することもできる。内在ダイオードを有さず、外部ダイオードが与えられていない電界効果トランジスタを備えた構成も、本発明による方法で、オプションで適合された閾値のレベルを持たせるようにして、チェックすることができる。

閾値は、特に電界効果トランジスタと並列に接続された内在又は外部ダイオードを備えた構成をチェックするために、例えば、０． ３Ｖ及び２Ｖに設定することができる。上記の第二の条件が二つの測定のうちの一つにおいて満たされる場合、それは、電界効果トランジスタは要求どおりに遮断されているが、そのボディダイオードも導通していないことを意味する。これはまれではあるが、この方法で検出される可能性のある故障のケースである。この方法の有利な設計では、第一の閾値は約０．３Ｖである。さらに有利には、第二の閾値は少なくとも約１．５Ｖ、特に約２Ｖである。

第一の測定における電圧降下が第一の閾値を超えない場合、これは、電界効果トランジスタのスイッチング経路における短絡に起因している可能性がある。しかしながら、電圧が外部で、例えば、並列に接続された別の電源装置によって出力において維持されるため、ボディダイオードへの電流の伝達が起こらなかった可能性がある。ただし、第二の電圧降下測定の前に公称電圧を変更することで、関連する電源装置からの出力電圧が異なるようになる。電界効果トランジスタがその後正しくオフに切り換えられており、負荷電流がボディダイオードに転流される場合、これは、対応する大きな電圧差に反映される。しかしながら、この第二の測定においても、第一の閾値を超える電圧降下が測定されない場合、本発明に従って欠陥のある電界効果トランジスタが検出され、通知することができる。

本発明による電源装置の電源ユニットは、例えば、しばしば電源ユニットとも呼ばれる交流（ＡＣ）／直流（ＤＣ）コンバータであってもよい。本出願の文脈において、電源ユニットという用語はまた、ＤＣ／ＤＣコンバータ並びに無停電電源用のバッテリ及びバッファモジュールを含むが、これらに限定されない。

この方法の有利な構成では、第二の電圧は、第一の電圧よりも約１Ｖだけ高い。電源ユニットの公称電圧を変更する、このような固定量は、技術的に実施が容易であり、通常、測定された電圧降下の第一の値が第一の閾値より低いのが、単に外部印加電圧によるものであるか、それとも実際に欠陥電界効果トランジスタによるものであるかについて、電圧降下の第二の値の測定後にはっきりとさせることを可能にするのに十分である。

これに代わるこの方法の変形例では、第二の電圧は、電源装置の出力端子における測定電圧よりも、ほぼ第二の閾値だけ高い。これらの測定条件下で、内在又は外部並列ダイオードへの電流の正しい伝達を特に確実に検出することができる。

さらに有利な設計では、トランジスタの起こり得る欠陥を確実に検出するために、二つの電圧降下の測定及びそれらの評価が繰り返し実行される。少なくとも一つの電界効果トランジスタの欠陥は、所定の繰り返し回数、例えば、３回以上の繰り返しの後にのみ検出されたときにのみ通知されるようにすることができる。このようにして、欠陥検出の高い確実性が達成される。

好ましくは、この方法の二つの連続する繰り返しの間に待機時間があり、特にその長さに関して、ランダム成分を含む。ランダム成分は、例えば、電源装置の個々の識別子、特にシリアル番号に基づいて計算することができる。

ランダム成分は、出力側で並列に接続された少なくとも二つの同一の電源装置がある場合に、電界効果トランジスタの欠陥が検出されたとされることを防止する。これは、二つの電源装置が上述の方法を実行し、それに応じて、この方法の実行中に、第二の電圧降下を測定するための公称電圧を、正確に同期して変化させるからである。このケースは、二つの同一の電源装置が出力側だけでなく入力側にも冗長接続され、同時に入力電圧が供給される、すなわち、同時にスイッチがオンになる場合には、あり得ないことではない。電源装置の同時起動により、本出願による方法もまた、最初は同期して実行される。ランダム成分は、測定が繰り返されるときに、電源装置が同じ時間構造で測定を実行することを防止する。

本発明による冒頭で述べたタイプの電源装置は、上述の方法を実行するように設定された制御ユニットを特徴とする。本方法に関連して説明された利点が得られる。そのため、本方法を実行する制御ユニットは、電源ユニットの制御装置の一部とすることができる。
少なくとも一つの電界効果トランジスタはＯＲ結合モジュールの一部であり、ここで電源ユニット及びＯＲ結合モジュールは、別々のハウジング内に、又は共通のハウジング内にも配置されうる。

本発明は、図面を用いた例示的な実施形態によって、以下で詳細に説明される。

図１は、電源装置の概略ブロック図を示す。 図２は、ＯＲ結合電界効果トランジスタを試験するための試験方法の、第一の例示的実施形態に係るフローチャートを示す。 図３は、ＯＲ結合電界効果トランジスタのモニタリング方法の、第二の例示的実施形態に係るフローチャートを示す。

図１は、電源ユニット１と、いわゆるＯＲ結合（ＯＲｉｎｇ）モジュール１０とを備える電源装置のブロック図を示す。上述の二つのユニット、電源ユニット１及びＯＲ結合モジュール１０は、電源装置のハウジング内に一体的に配置されることも、別々のハウジング内に配置されることも可能であることに留意されたい。

電源ユニット１は入力電圧を出力電圧に変換し、この入力電圧は、モデルに応じてＤＣ電圧及び／又はＡＣ電圧でありうる。しばしば、照明主電源のＡＣ電圧が、入力電圧として使用される。この場合のこの電源ユニット１もまた、電源ユニットと称される。出力電圧は、通常、所定の値、いわゆる公称電圧に調整されたＤＣ出力電圧である。電源ユニット１の通常動作では、出力電圧は、電源ユニットの出力電流が最大値を超えたときのみ、公称電圧から大きく外れる。

電源装置は入力端子２を有し、これは電源ユニット１の入力でもあり、この入力端子を介して電源ユニット１の入力電流が供給される。本実施形態では、電源ユニット１が入力側において、例えば単相交流の供給を受けるため、二つの入力端子２が存在する。また、入力端子２の数は、電源ユニットが３相ＡＣ主電源に接続される場合など、２よりも多くなることがある。

電源ユニット１の出力電圧は、ここでは二つの極を有する出力３において利用可能である。電源装置は、電源ユニット１から電力供給される負荷を接続可能な、出力端子４を有する。

ＯＲ結合モジュール１０は、電源ユニット１と、出力端子４すなわち負荷との間に接続される。これは電界効果トランジスタ１１（以下、ＦＥＴ１１と称される）を含み、そのスイッチング経路（すなわち、ソース端子Ｓとドレイン端子Ｄとの間）を通って全負荷電流が流れる。図示された実施形態では、ＦＥＴ１１は、駆動がないときは遮断状態であるｎチャネルエンハンスメント型である。原理的には、他のタイプ又は一つ以上の電界効果トランジスタの組み合わせを使用することも可能である。

図示の例では、電源ユニット１の負出力は電源装置の負出力端子４に直接接続され、正出力３は、ＦＥＴ１１を介して電源装置の正出力端子４に接続されている。別の設計では、正出力端子４が電源ユニット１に直接接続され、負出力端子４が電界効果トランジスタを介して接続されてもよい。この場合、レベルが調整された閾値を使用しなければならない可能性がある。

ＯＲ結合モジュール１０は、そのゲート入力Ｇを介してＦＥＴ１１を制御する制御ユニット１２を有する。ＯＲ結合モジュール１０のＯＲ結合機能を保証するために、制御ユニット１２は、出力端子４における電圧を、電源ユニット１の出力３における電圧と、この目的のために比較する。これらの電圧は、Ｕ_ｉ及びＵ_ｏとして図１に示されている。電圧Ｕ_ｉは、電源ユニット１の出力電圧を表し、したがってＯＲ結合モジュールの入力電圧を表す。電圧Ｕ_ｏは、出力端子４に印加される電圧である。電圧Ｕ_ｏが電圧Ｕ_ｉよりも大きくなると、制御部１２は、ＦＥＴ１１をディスエーブルにして、出力端子４から電源ユニット１に電流が逆流するのを防止する。制御ユニット１２に繋がる対応するテストリード線は、表示を簡単にするために図１には示されていない。

ＦＥＴ１１の回路記号では、ＦＥＴ１１のソース端子Ｓとドレイン端子Ｄとの間にダイオードが描かれている。このダイオードは、ボディダイオードとしても知られており、電界効果トランジスタに固有である。ダイオードは、ＦＥＴ１１がそのゲート端子Ｇが駆動されずともＯＲ結合機能を有するように方向付けされているが、シリコンダイオードでは典型的な電圧降下が約０． ７ボルトであり、導電接続されたＦＥＴ１１で達成できるような、有利といえるほど小さな電圧降下ではない。

図示の実施形態における制御ユニット１２は制御端子１３を有し、これはＦＥＴ１１のゲートを駆動することに加えて、電源ユニット１に結合され、電源ユニット１の出力電圧Ｕ_ｉを変化させることができる。この機能は、以下に説明される試験方法の一部として使用される。また、別の設計では、ＯＲ結合モジュール１０内に配置された制御ユニット１２がＯＲ結合機能についてＦＥＴ１１の駆動を行うことが考えられ、ここで、制御端子１３は、以下に説明される試験方法の状況において、ＦＥＴ１１のスイッチング状態に、それ自身とは独立して影響を及ぼすことを可能にする。特に、ＯＲ結合モジュール１０が電源ユニット１と一体化されている場合、制御ユニット１２の機能は、電源ユニット１の制御ユニットによって完全に又は部分的に実行することもできることに留意されたい。

図２は、ＯＲ結合モジュールにおいてアクティブダイオードとして使用される電界効果トランジスタの機能をチェックするための方法の例示的な実施形態を、フローチャートの形式で示す。この方法は、例えば図１による電源装置において実施することができ、図１による構造及びこれに付された参照符号を用いて、例として説明される。

この方法が実行されるとき、電源ユニット１は通常動作状態にあり、その出力３における電圧Ｕ_ｉとして、予め設定された電圧、公称電圧を提供すると仮定される。この方法は、それ以上の前提条件を想定しない。特に、検査対象の電源装置は、負荷なしで動作してもよいし、負荷単独で動作してもよいし、少なくとも一つの他の電源装置と並列接続して動作してもよい。電源装置が負荷に電流を供給することにアクティブに関わるとき、ＯＲ結合モジュール１０のＦＥＴ１１は、ゲート端子Ｇを介して制御ユニット１２によって導通するように駆動される。 本方法の別の設計では、これは、適切な測定によって事前に調べることもできる。

この方法の第一のステップＳ１において、ＦＥＴ１１は、例えば制御ユニット１２により、ゲート端子Ｇがもはや駆動されなくなることによって、遮断状態にされる。これは、制御ユニット１２内の適切な駆動ロジックによって直接的に実現することができる。電源装置が並列接続で動作する場合、ＦＥＴ１１の遮断状態は、電源ユニットの公称電圧を例えば１ボルト以上下げ、これによりＯＲ結合モジュール１０が逆電流を回避するために電界効果トランジスタ１１が遮断される動作状況を検出することによって、達成することもできる。その場合、制御ユニット１２は、そのＯＲ結合機能によってＦＥＴ１１をディセーブルにする。

続くステップＳ２において、ＦＥＴ１１のスイッチング経路（ソース－ドレイン経路）に渡って降下する電圧ΔＵ＝Ｕ_ｉ－Ｕ_ｏが、例えばそれぞれの電圧Ｕ_ｉ及びＵ_ｏを測定することから決定される。ΔＵは、以降、電圧差又は電圧降下と呼ばれる。

そして次のステップＳ３では、測定された電圧差ΔＵの大きさ｜ΔＵ｜が、約０．３ボルトの範囲にある第一の正の閾値Ｕ_１以上であるかが確認される。そうである場合、ＦＥＴ１１がオフになることが、ＦＥＴ１１のボディダイオードを通る負荷電流の原因となりこれに関連して対応する電圧降下が発生しているか、又はボディダイオードが電源ユニット１への電流の流れを防止していることになる。しかしながらこれは、ＦＥＴ１１の実際のスイッチング経路が機能しており、特に、ＦＥＴ１１が溶解した後に起こるであろう短絡の挙動（短絡とも呼ばれる）を全く示さないことを示している。

｜ΔＵ｜＞＝Ｕ_１が大きさとして検出された場合、この方法はステップＳ４に分岐し、ＦＥＴ１１が機能していることが示される。続いて、この方法はステップＳ９に進み、電界効果トランジスタ１１は再び導通状態にされ、スイッチング経路が、それに応じて低い損失で負荷電流を流す。

ステップＳ３において、測定された電圧差ΔＵの大きさが、指定された第一の閾値Ｕ_１よりも小さいと判定された場合、ＦＥＴ１１の機能の正常性については、最初の段階では何も言うことはできない。本発明によれば、後続のステップＳ５において、電源ユニット１の公称電圧、すなわち電源ユニットの出力電圧Ｕ_ｉは、例えば制御出力１３を介して、一定量だけ、具体的には例えば１ボルトだけ、上昇させられる。

要求された変更後正確に出力電圧Ｕ_ｉを供給するために電源ユニット１が必要とするオプションの待機時間の後、ステップＳ６においてステップＳ２の測定が繰り返され、すなわちＦＥＴ１１のスイッチング距離にわたる電圧差ΔＵが再び測定される。その後、この電圧差が所定の正の第一の閾値Ｕ_１よりも大きいかが再度チェックされる。そうである場合、この方法は、ステップＳ４に再び分岐して、ＦＥＴ１１が正常な機能であることを通知する。

これを行う背景は、ステップＳ２及びＳ６における測定結果の差が、出力における電圧Ｕ_ｏが例えば並列に接続されたさらなる電源装置によって外部で維持されたため、ボディダイオードへの電流の遷移がステップＳ２／Ｓ３において生じなかったことを示すことである。しかし、公称電圧を上げた後、関係する電源装置の出力電圧は異なる。ＦＥＴ１１が正しくスイッチオフされ、負荷電流がボディダイオードに転流される場合、これは電圧差ΔＵに反映されて大きさにおいて第一の閾値よりも小さくないものになり、この場合、この方法はステップＳ４に分岐する。

しかしながら、ステップＳ６において、公称電圧を増加させたにもかかわらず、第一の閾値を上回る差動電圧ΔＵが測定できない場合、すなわち、公称電圧の増加にもかかわらず、ボディダイオードに電流が伝達されない場合、これは、電界効果トランジスタ１１のスイッチング経路における短絡を示し、従って欠陥があると見なされなければならない。これは、ステップＳ７における差電圧ΔＵの評価後、後続のステップＳ８において通知される。

次のステップＳ８では、欠陥があるＦＥＴを通知することに加えて、電源ユニット１の公称電圧が、この方法の開始時に設定された、以前の公称電圧にリセットされ、この方法はステップＳ９で終了し、ここで電界効果トランジスタ１１が再び駆動される。

ステップＳ８で指定された通知は、例えばＯＲ結合モジュール１０又は電源装置上に、例えば対応する発光ダイオード等の信号インジケータの形態で、表示することができる。あるいは、電源装置が接続された通信ネットワークを介したデータメッセージの送信も、通知と見なすことができる。

本方法に対応する設計では、有利なことにステップＳ１からＳ８は、数ミリ秒（ｍｓ）から最大１０ｍｓの時間で実行することができる。これは、電源装置が産業機器への電力供給に使用される場合に有利である。これらは、多くの場合ＩＥＣ６１１３１－２規格に従って設計されており、電源がなくてもデバイスが１０ｍｓの間、制限なく機能する必要がある。したがって、この記載された試験サイクルが指定された１０ｍｓよりも速く実行された場合、接続されたデバイスの機能に影響を及ぼさない。

したがって、待機時間なしでステップＳ１からS８へのスムーズな移行を実現すること、及び／又は、電源ユニット１の出力電圧Ｕ_ｉの予想される立ち上がりランプをその時間応答に従って考慮することは、有利でありうる。

図３は、ＯＲ結合モジュールの電界効果トランジスタのための試験方法の別の例示的な実施形態を、同様にフローチャートの形式で示す。再度、フローチャートは、図１に示す電源装置を参照して説明される。

また、図２に関連して説明したように、この方法は、電源ユニット１が、電源ユニット１の出力３に印加されるのが所定の公称電圧に設定されていることを条件として、開始される。

電源装置のスイッチオンでこの方法が開始できるようにするために、ステップＳ１１において、ループ構造を介して最初に特定の開始遅延が設定される。所定の時間Ｔ＞Ｔ_{Ｓｔａｒｔ}が経過した後にのみ、この方法はステップＳ１２に進む。時間Ｔ_{Ｓｔａｒｔ}による開始遅延により、例えば、電源が投入されたばかりであれば、電源装置ユニット１が起動し、安定した動作を開始することができる。

ステップＳ１２では、ＯＲ結合モジュール１０の上流側及び下流側でそれぞれ電圧Ｕ_ｉ及びＵ_ｏが測定され、例えば０．０５Ｖの測定誤差を考慮しても、電源装置の出力４における電圧が電源ユニット１の出力における電圧よりも大きいかがチェックされる。電圧ΔＵ＝Ｕ_ｉ－Ｕ_ｏとの関係から、すなわち｜ΔＵ｜＞０．０５Ｖであるかがチェックされる。これは、例えば、同じ高い公称電圧に設定されているにもかかわらず、わずかに増加した出力電圧を有する、並列接続された別の電源ユニットから生じる可能性がある。これは、例えば、公称電圧が同じレベルに設定されているにもかかわらず、わずかに高い出力電圧を有する、並列に接続された別の電源ユニットによって引き起こされる可能性がある。しかしながら、電圧Ｕ_ｏがＵ_ｉよりも大きいという事実は、ＦＥＴ１１が短絡していないことを既に示している。次いで、この方法はステップＳ１６に分岐し、ＦＥＴ１１は、機能していると見なされる。

この方法はステップＳ１６からステップＳ１７に続き、そこでは、ＦＥＴ１１は、必要に応じて再度オンに切り換えられ、時間記憶変数は、再び値０に設定される。次いで、この方法はステップＳ１１に戻り、ステップＳ１２が再度処理されるまで待機時間Ｔ_{Ｓｔａｒｔ}だけ再び待機する。したがって、この方法の繰り返し頻度は、時間Ｔ_{Ｓｔａｒｔ}によって定義することもできる。

ステップＳ１２において条件が満たされない場合、例えば、出力３における電圧が出力端子４における電圧と全く同じである場合、この方法はステップＳ１３に分岐し、電圧Ｕ_ｉが電源ユニット１の設定公称電圧よりも大きいかがチェックされる。そうである場合、これは、電源装置が出力端子４により高い電圧を印加していることを示し、これはまた、電源ユニット１の出力３にも見られる。これは、ＦＥＴ１１における短絡を示しており、このためこの方法はステップＳ２３に分岐し、ここでは、検出された故障ケースの数をカウントするために使用される変数が値１だけインクリメントされ、試験が行われた時刻が変数Ｔ_ｔｅｓｔに記憶される。

ステップＳ２３での故障検出の後、この方法はステップＳ２５に分岐し、そこで、故障事例が、特定の数、例えば３つに達したかがチェックされる。そうでない場合、プログラムは次のステップＳ２６に分岐し、ＦＥＴ１１が再びオンに切り換えられ（以前にオフに切り換えられた場合）、試験時刻が（必要に応じて再度）変数Ｔ_ｔｅｓｔに記憶され、（オプションで）電源ユニット１の出力３における電圧が公称値にリセットされる。

その後、次のステップＳ２７において、待機ループが実行され、一定の待機時間が経過した後にのみ、この方法は再びステップＳ１２に分岐する。ステップＳ２７での待機時間の意味については、以下でより詳細に説明する。

ステップＳ１３の条件が満たされなかった場合、この方法はステップＳ１４に進み、ＦＥＴ１１がオフに切り換えられる。このことが起った時刻は再びテスト時刻として記憶され、このシャットダウン前に流れる電流も記憶される。この電流値は、過電流保護回路の一部として電源ユニット１によって測定されるため、通常電源ユニット１内で利用可能である。ステップＳ１４においてＦＥＴ１１をオフにすることは、図２の例示的な実施形態のステップＳ１において電界効果トランジスタをオフにすることに対応する。

続くステップＳ１５では、ＦＥＴ１１の両端間に降下する電圧ΔＵが測定され、評価される。この例示的な実施形態では、三つのケースが区別される。第一のケースでは、出力端子４における電圧は、電源ユニット１の出力３における電圧より、所定の電圧値よりも低く、すなわちΔＵ＞Ｕ_２であり、ここで、Ｕ_２は、数ボルトの正の値、例えば、２Ｖである。この条件が満たされる場合、ＦＥＴ１１は遮断しており、そのボディダイオードも導通していないことを意味する。これは、まれではあるが、ステップＳ２４において検出され、カウントされる可能性のある故障状態である。ステップＳ２４の後、このエラーは、ステップＳ２５以降において、ステップＳ２３におけるＦＥＴ１１の短絡エラーと同様に、処理される。

ステップＳ１５で起こり得る別のケースは、電圧差ΔＵの大きさが、前記さらなる閾値Ｕ_２以下であるが、図２のステップ３での問いの対象でもあった約０．３Ｖの正の第一の閾値Ｕ_１以上の場合である。この場合、この方法はステップＳ１６に分岐し、そこで電界効果トランジスタ１１は機能していると見なされる。続いて、この方法は、待機時間Ｔ_{Ｓｔａｒｔ}の後に、ステップＳ１７及びステップＳ１１を介して新たな実行に入る。

ステップＳ１５の第３のケースでは、電圧差ΔＵの大きさは、第一の閾値Ｕ_１よりも小さい、すなわち｜ΔＵ｜＜Ｕ₁であり、この後この方法はステップＳ１８に続く。

ステップＳ１８では、電源ユニット１の出力に流れる電流が再び測定される。電流が、ステップＳ１４においてＦＥＴ１１がオフされる前に所定の閾値よりも大きかったが、現在はゼロに低下したと判定された場合、これはまた、正しい動作、特に電界効果トランジスタのソース－ドレイン経路の正しいスイッチングオフを示している。この場合、方法はまたステップＳ１６に分岐し、そこでＦＥＴ１１は機能していると見なされる。

ステップＳ１８の条件が満たされなかった場合、これは、ステップＳ１４とステップＳ１８との間の時間が短すぎることが原因である可能性があり、このことは、例えば、ステップＳ１８における現在の測定結果を誤ったものとする。したがって、最小待機時間に達するまで、この方法は、ステップＳ１９に分岐してステップＳ１５及びＳ１８を何度も実行し、これでステップＳ１６においてＦＥＴ１１が機能しているとみなされる可能性がある。繰り返しの実行が行われた後であり、ステップＳ１４におけるＦＥＴ１１のターンオフ時間がこれまでに十分に長く、ステップＳ１５及びS１８の測定の時定数を考慮しても正確な測定が可能であるとステップＳ１９において判定された場合であっても、そうではない場合、この方法はステップＳ２０に分岐する。

ステップＳ２０において、電源ユニット１の出力３における電圧は、所定の量だけ、例えば、再び１ボルトだけ増加される。これに続いて、ステップＳ１５及びＳ１９と同様のステップＳ２１及びＳ２２が実行される。ステップＳ２１において、電圧差ΔＵについて３つの異なるケースが再び区別され、これはステップＳ１５での区別に正確に対応する。ここで説明されている第一のケース（ΔＵ＞Ｕ_２）では、この方法はステップＳ２４に分岐し、ここで記載されている第二のケース（Ｕ_１＜｜ΔＵ｜＜＝Ｕ_２）では、ステップＳ１６に分岐する。十分な待機時間の後、第３のケース、すなわち、ステップＳ１５における測定とステップＳ２２における測定との両方で、電位差が第一の閾値未満の場合（ΔＵ＜Ｕ_１）、この方法はステップＳ２３に分岐し、ＦＥＴ１１が短絡と診断され、故障としてカウントされる。

次いで、ステップＳ２５において、このエラー状態がより頻繁に、例えば、２回を超えて再現可能に発生すると判定された場合、ステップＳ２８において、このエラーも外部に通知される。これで、この方法は終了する。

ステップＳ２３において故障が検出された後、ステップＳ２２から始まり、原理的には、ＯＲ結合モジュールの電界効果トランジスタについて本発明と同じ故障検出を備えた第二の並列接続された電源が動作中であり、この方法の実行と正確に同期して、ステップＳ２０において、その公称電圧を上昇させたとの理由のみで、故障が検出された可能性が依然として存在する。その場合、両方の電源装置は、ステップＳ１５及びステップＳ２１において、それぞれの方法でΔＵ＜Ｕ_１の電圧差を測定する。

二つの同一の電源装置が出力側だけでなく入力側でも冗長的に接続され、同時に入力電圧が供給される場合、すなわち、同時にオンに切り換えられる場合には、このケースは、起こりえなさそうなことではない。電源装置が同時に起動すると、監視方法も同期して始動する。

測定が繰り返されるときに、両方の電源装置が再び同じ時間の構成で測定を行うことを防止するために、ステップＳ２７において、既述の待機時間は、ランダム成分が加えられる。

好ましくは、このランダム成分は、純粋に計算的なもの（準ランダム）ではなく、そのアルゴリズムにおいて、電源の様々な特性、例えば、電源ごとに個別であるシリアル番号を使用する。また、アナログ－デジタル変換器の最下位ビットの状態は、乱数発生器のためのアルゴリズム内の真の乱数成分として使用することができる。

１ 電源ユニット
２ 入力接続
３ 出力
４ 出力接続
１０ ＯＲ接続モジュール
１１ 電界効果トランジスタ
１２ 制御ユニット
１３ 制御接続
Ｕ_ｉ 電源ユニットの出力での電圧
Ｕ_ｏ 電源装置の出力端子での電圧
Ｓ ＦＥＴのソース端子
Ｄ ＦＥＴのドレイン端子
Ｇ ＦＥＴのゲート端子
Ｓ１－Ｓ８ 方法のステップ
Ｓ１１－Ｓ２８ 方法のステップ

Claims (17)

1. 電源装置内の電源ユニット（１）の出力の下流に接続され、アクティブダイオードとして接続された少なくとも一つの電界効果トランジスタ（１１）をチェックする方法であって、
   前記少なくとも一つの電界効果トランジスタ（１１）の非完全導通状態、特に遮断状態を生成するステップ、
   前記電源ユニット（１）の第一の設定電圧における前記少なくとも一つの電界効果トランジスタ（１１）のスイッチング経路にわたる電圧降下（ΔＵ）の第一の値を検出するステップ、
   前記電源ユニット（１）の第二の電圧を設定するステップ、
   前記電源ユニット（１）の前記第二の設定電圧における前記少なくとも一つの電界効果トランジスタ（１１）の前記スイッチング経路にわたる電圧降下（ΔＵ）の第二の値を検出するステップ、
   及び
   前記電圧降下（ΔＵ）の前記第一の値および前記電圧降下（ΔＵ）の前記第二の値の両方が大きさにおいて所定の第一の正の閾値（Ｕ_１）よりも小さい場合、又は前記電圧降下（ΔＵ）の前記第一の値及び/又は前記電圧降下（ΔＵ）の前記第二の値が所定の第二の正の閾値（Ｕ_ｎ）よりも大きい場合、少なくとも一つの電界効果トランジスタ（１１）の欠陥を検出し通知するステップであって、ここで前記第二の閾値が前記第一の閾値よりも大きい、ステップ
   を含む、方法。
2. 前記第一の閾値（Ｕ_１）が約０．３ボルトである、請求項１に記載の方法。
3. 前記第二の閾値（Ｕ_２）が少なくとも約１．５ボルトである、請求項１又は２に記載の方法。
4. 前記第二の閾値（Ｕ_２）が約２ボルトである、請求項３に記載の方法。
5. 前記第二の電圧が前記第一の電圧よりも約１ボルト高い、請求項１から４のいずれかに記載の方法。
6. 前記第二の電圧が、前記電源装置の出力端子（４）における測定電圧よりも、ほぼ前記第二の閾値（Ｕ_２）だけ高い、請求項１から４のいずれかに記載の方法。
7. 繰り返し実施される、請求項１から６のいずれかに記載の方法。
8. 前記少なくとも一つの電界効果トランジスタ（１１）の欠陥が、所定の反復回数で検出されるまで通知されない、請求項７に記載の方法。
9. 欠陥が通知されるまでの前記所定の繰り返し回数が、少なくとも３回である、請求項８に記載の方法。
10. 前記方法の２つの連続する繰り返しの間に待機期間が存在する、請求項７から９のいずれかに記載の方法。
11. 前記待機時間がランダム成分を含む、請求項１０に記載の方法。
12. 前記ランダム成分は、前記電源装置の個々の識別子、特にシリアル番号に基づいて計算される、請求項１１に記載の方法。
13. アクティブダイオードとして切り替えられる少なくとも一つの電界効果トランジスタ（１１）が下流に接続される電源ユニット（１）を有する電源装置であって、請求項１から１２のいずれかに記載の方法を実行するように構成された制御ユニット（１２）が存在することを特徴とする電源装置。
14. 前記少なくとも一つの電界効果トランジスタ（１１）が、ＯＲ結合モジュール（１０）の一部である、請求項１３に記載の電源装置。
15. 前記電源ユニット及び前記ＯＲ結合モジュール（１０）が、別々のハウジング内に配置される、請求項１４に記載の電源装置。
16. 前記電源ユニット及び前記ＯＲ結合モジュール（１０）が、共通のハウジング内に配置される、請求項１４に記載の電源装置。
17. 前記方法を実行する前記制御ユニット（１２）が、前記電源ユニット（１）の制御装置の一部である、請求項１６に記載の電源装置。

Images