JP2023538648A - 集積回路のリセット方法及び集積回路 - Google Patents
集積回路のリセット方法及び集積回路 Download PDFInfo
- Publication number
- JP2023538648A JP2023538648A JP2023512678A JP2023512678A JP2023538648A JP 2023538648 A JP2023538648 A JP 2023538648A JP 2023512678 A JP2023512678 A JP 2023512678A JP 2023512678 A JP2023512678 A JP 2023512678A JP 2023538648 A JP2023538648 A JP 2023538648A
- Authority
- JP
- Japan
- Prior art keywords
- reset signal
- signal
- data
- synchronous
- data unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 230000001360 synchronised effect Effects 0.000 claims abstract description 115
- 230000004044 response Effects 0.000 claims abstract description 14
- 230000003111 delayed effect Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 abstract description 7
- 230000006870 function Effects 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4403—Processor initialisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Electronic Switches (AREA)
- Microcomputers (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本願は、集積回路のリセット方法であって、受信対象が第1のデータユニットであるリセット信号に応答して、リセット信号から同期リセット信号を生成し、少なくとも1つの予め設定された周期の経過後に同期リセット信号を第1のデータユニットに出力するステップと、第1のデータユニットによって出力された第1のデータ信号に応答して、同期リセット信号及び第1のデータ信号から第2のデータ信号を生成し、第2のデータユニットに出力するステップと、を含む、集積回路のリセット方法を提供する。本願は、集積回路をさらに提供する。【選択図】図1
Description
(関連出願の相互参照)
本願は、2020年8月21日にて中国特許庁に出願された特許出願である第202010848569.9号に基づく優先権を主張し、その内容の全ては参照により本願に組み込まれる。
本願は、2020年8月21日にて中国特許庁に出願された特許出願である第202010848569.9号に基づく優先権を主張し、その内容の全ては参照により本願に組み込まれる。
本開示は、半導体集積回路の分野に関するが、これに限られない。
プロセスの進化及び技術の蓄積に伴い、集積回路(Integrated Circuit、略称:IC)は、ますます複雑化する機能を1つのチップに統合することができるように設計される。一般的に、システムオンチップ(System on Chip、略称:SoC)に統合された異なるIPコア(Intellectual Property Core)によってチップの異なる機能を実現するが、1つのチップに通常複数のリセットドメインが含まれることにもつながる。
第一の側面では、本開示は、受信対象が第1のデータユニットであるリセット信号に応答して、前記リセット信号から同期リセット信号を生成し、少なくとも1つの予め設定された周期の経過後に前記同期リセット信号を前記第1のデータユニットに出力するステップであって、前記リセット信号は、前記第1のデータユニットをリセットするためのものであり、前記同期リセット信号は、前記リセット信号よりもN個(Nは2以上)の前記予め設定された周期だけ遅れるものであるステップと、前記第1のデータユニットによって出力された第1のデータ信号に応答して、前記同期リセット信号及び前記第1のデータ信号から第2のデータ信号を生成し、第2のデータユニットに出力するステップであって、前記第1のデータ信号は受信対象が第2のデータユニットであり、前記第1のデータユニットと前記第2のデータユニットとは異なるリセットドメインに属するステップと、を含む、集積回路のリセット方法を提供する。
第2の側面では、本開示は、第1のデータユニットと、前記第1のデータユニットとは異なるリセットドメインに属する第2のデータユニットと、受信対象が前記第1のデータユニットであるリセット信号を受信し、前記リセット信号から同期リセット信号を生成し、少なくとも1つの予め設定された周期の経過後に前記同期リセット信号を前記第1のデータユニットに出力するように構成されるリセットクランプユニットであって、前記リセット信号は、前記第1のデータユニットをリセットするためのものであり、前記同期リセット信号は、前記リセット信号よりもN個(Nは2以上)の前記予め設定された周期だけ遅れるものであり、さらに、前記第1のデータユニットによって出力された、受信対象が第2のデータユニットである第1のデータ信号を受信し、前記同期リセット信号及び前記第1のデータ信号から第2のデータ信号を生成し、前記第2のデータユニットに出力するように構成されるリセットクランプユニットと、を備える集積回路をさらに提供する。
以下、当業者が本開示の技術案をよりよく理解するように、本開示による集積回路のリセット方法及び集積回路について、図面を参照しながら詳細に説明する。
以下、例示的な実施例を、図面を参照してより十分に説明するが、かかる例示的な実施例は、異なる形態で具現化されてもよく、本文に記載された実施例に限定されるものとして解釈されるべきではない。むしろ、これらの実施例は、本開示を徹底的かつ完全にすることを目的で提供されており、当業者が本開示の範囲を十分に理解するようにする。
本文で使用される用語は、単に特定の実施例を説明するために用いられ、本開示を限定することを意図しない。本文で使用されるように、単数形の「1つ」及び「この」は、文脈で明確に別段の指示がない限り、複数形も含むことを意図する。本明細書において「含む」及び/又は「からなる」という用語が使用される場合、かかる特徴、全体、ステップ、操作、要素、及び/又は構成要素が存在することを示すが、1つ又は複数の他の特徴、全体、ステップ、操作、要素、構成要素、及び/又はそれらのグループの存在又は追加を排除するものではないことも理解されるであろう。
本文では、第1、第2などの用語を用いて様々な要素を説明することができるが、これらの要素は、これらの用語に限定されるべきではないことが理解されるであろう。これらの用語は、単にある要素と別の要素とを区別するために用いられる。したがって、本開示の教示から逸脱することなく、以下で検討される第1の要素、第1の構成要素、又は第1のモジュールは、第2の要素、第2の構成要素、又は第2のモジュールと称されることができる。
別段の限定がない限り、本文で使用されるすべての用語(技術用語及び科学用語を含む)は、当業者が一般的に理解するものと同じ意味を有する。一般的な辞書で限定されているような用語は、関連する技術及び本開示の背景におけるそれと一致する意味を有するものとして解釈されるべきであり、本文で明示的にそのように限定した場合を除き、理想的又は過度の形式的な意味を有するものとして解釈されないことが理解されるであろう。
プロセスの進化及び技術の蓄積に伴い、集積回路(Integrated Circuit、略称:IC)は、ますます複雑化する機能を1つのチップに統合することができるように設計されている。一般的に、システムオンチップ(System on Chip、略称:SoC)に統合された異なるIPコア(Intellectual Property Core)によってチップの異なる機能を実現するが、1つのチップに通常複数のリセットドメインが含まれることにもつながる。
ここで、リセットとは、回路における、状態を保持するタイミングデバイスを初期化することで、回路、IPコアないしチップの状態の初期化を実現することをいう。
チップは、チップ回路全体のリセット信号を正しく初期化して、電源投入時に内部の各部のロジックを初期化できることを確保する必要があり、これにより、回路が安定して動作できる定常状態に入る。
チップのグローバルリセットに加えて、異なるIPコアも単独のリセット機能を備える必要があり、一般的に、同期リセット又は非同期リセットによって実現される。一方、非同期リセットは、リセット解除時点とクロックの有効エッジとの間隔が短いため、リセット回復時間が不十分で、出力信号のメタステーブル状態につながる可能性がある。現段階では、リセット解除時にメタステーブル状態が発生する確率を下げるために、非同期リセット・同期解除方式が採用されることが多い。
しかし、異なるリセットドメインに属し、かつデータ信号のやり取りがある2つのロジックモジュールは、一方のロジックモジュールのリセットが有効になると、それにより出力されたデータがメタステーブル状態になる場合があり、メタステーブル状態が伝播される可能性がある。このようなメタステーブル状態の伝播は、解消困難な安全上の問題があり、チップのサブモジュールの正常な動作に有害になる。
本開示による集積回路のリセット方法及び集積回路は、リセット信号に対して同期処理を行ってから対応するデータユニットに入力し、同期されたリセット信号を、このデータユニットによって出力されたデータ信号にクランプすることにより、メタステーブル状態のないデータ信号を出力することができ、チップのローカルリセット処理時にリセットドメインをまたがったリセット操作によるメタステーブル状態の伝搬リスクを効果的に低減し、異なるリセットドメインでのリセット操作の信頼性を向上させる。
図1は、本開示による集積回路のリセット方法のフローチャートである。図1に示すように、この方法は、ステップS1及びS2を含むことができる。
ステップS1では、受信対象が第1のデータユニットであるリセット信号に応答して、リセット信号から同期リセット信号を生成し、少なくとも1つの予め設定された周期の経過後に同期リセット信号を第1のデータユニットに出力する。
ここで、このリセット信号は、第1のデータユニットをリセットするためのものであり、受信対象とは、信号の送信元によって最初に指定された最終の送信先である。同期リセット信号は、リセット信号よりもN個(Nは2以上)の予め設定された周期だけ遅れるものである。すなわち、リセット信号に対して2以上の複数段の同期を行って、同期リセット信号を生成し、この同期リセット信号に基づいて第1のデータユニットのリセットを行う。
ここで、第1のデータユニットは、チップにおける、一定の機能を実現するための任意の1つの相対的に独立したロジックユニットであってもよい。
具体的には、平均故障間隔(Mean Time Between Failure、略称:MTBF)の計算式によれば、以下のようになる。
ここで、
は、メタステーブル状態が持続可能な最長時間であり、
と
は、プロセスに関する電気的特性の定数であり、
は、入力信号の周波数であり、
は、同期の機能を果たすクロックであり、すなわち、同期クロック信号の周波数である。
は、メタステーブル状態が持続可能な最長時間であり、
と
は、プロセスに関する電気的特性の定数であり、
は、入力信号の周波数であり、
は、同期の機能を果たすクロックであり、すなわち、同期クロック信号の周波数である。
一般的には、この同期クロック信号は、データクロックに同期する。以上から、平均故障間隔は、同期クロック信号の周波数に関連することが分かり、実際の応用において、使用される同期クロック信号の周波数が低周波数の場合、2段の同期を行えば、ここでの平均故障間隔が100年の長い期間になることを保証することができる。
ステップS2では、第1のデータユニットによって出力された第1のデータ信号に応答して、同期リセット信号及び第1のデータ信号から第2のデータ信号を生成し、第2のデータユニットに出力する。
ここで、第1のデータ信号の受信対象は、第2のデータユニットであり、第1のデータ信号は、第1のデータユニットによって生成又は転送された具体的なデータの信号である。第1のデータユニットと同様に、第2のデータユニットは、チップにおける、第1のデータユニットとの間でデータをやり取りする任意の1つのロジックユニットであってもよく、第1のデータユニットと第2のデータユニットとは異なるリセットドメインに属し、且つローカルリセットにするため、その対応するリセット信号は、第1のデータユニットとは異なる。
いくつかの実施形態では、第1のデータユニットと第2のデータユニットとは、また、異なる電源ドメイン又は電圧ドメインに属する。
ここで、同期リセット信号を、さらに1つの予め設定された周期だけ遅らせた後に第1のデータユニットに出力し、同期リセット信号に基づいて第1のデータユニットがリセットされる間、第1のデータ信号の出力が同時に行われている可能性がある。いくつかの実施形態では、同期リセット信号及び第1のデータ信号から第2のデータ信号を生成するステップにおいて、第1のデータユニットによって出力された第1のデータ信号は、同期リセット信号でクランプされ、同期リセット信号が有効で、第1のデータユニットのリセットに成功すれば、第2のデータユニットに伝達された第2のデータ信号は、ゼロに固定される。
一方、同期リセット信号が無効で、リセット処理が行われていなければ、正常なデータ信号が伝達される。あるいは、同期リセット信号に基づいて第1のデータ信号を遅らせ又はゼロ詰めして、第2のデータ信号を生成する。あるいは、同期リセット信号に基づいて、第1のデータ信号のうち、メタステーブル状態となり得る部分に対してフィルタ処理等を行う。
したがって、本開示による集積回路のリセット方法によれば、第1のデータユニットのリセット処理時の対応する出力信号をゼロ状態にすることにより、集積回路のローカルリセット時にメタステーブル状態がリセットドメインをまたがって伝搬することを解消する目的を達成する。
図2は、本開示による別の集積回路のリセット方法のフローチャートである。図2に示すように、この方法は、図1に示す方法に基づく一実施形態である。例示的には、ステップS1は、ステップS101と、ステップS102とを含み、ステップS2は、ステップS201を含む。以下、ステップS101、ステップS102、及びステップS201について詳細に説明する。
ステップS101では、リセット信号同期部に入力されたリセット信号に応答して、リセット信号から同期リセット信号を生成する。
いくつかの実施形態では、リセット信号同期部は、N段のレジスタシンクロナイザである。各予め設定された周期は、同期クロック信号の1周期である。ステップS101において、リセット信号から同期リセット信号を生成するステップは、リセット信号の開始タイミングを、同期クロック信号のN周期後の予め設定されたトリガエッジまで遅らせて、同期リセット信号を生成するステップを含む。
ステップS102では、同期リセット信号をクランプアクチュエータに出力するとともに、遅延部を介して、同期リセット信号を第1のデータユニットに出力する。
いくつかの実施形態では、ステップS102において、遅延部を介して、同期リセット信号を第1のデータユニットに出力するステップは、遅延部を介して、同期リセット信号を同期クロック信号の1周期だけ遅らせた後、第1のデータユニットに出力するステップを含む。
ステップS201では、クランプアクチュエータに入力された同期リセット信号及び第1のデータ信号に応答して、同期リセット信号及び第1のデータ信号から第2のデータ信号を生成する。
いくつかの実施形態では、ステップS201において、同期リセット信号及び第1のデータ信号から第2のデータ信号を生成するステップは、同期リセット信号及び第1のデータ信号をクランプアクチュエータにおけるクランプゲート回路に入力して、第2のデータ信号を生成するステップを含む。ここで、単一ビット(bit)信号に適用する場合、このクランプゲート回路はANDゲートである。
ここで、リセット信号がアクティブローである場合を例として、クランプアクチュエータの機能は、リセット信号がローのとき、第2のデータ信号が第2のデータユニットに送られる際にメタステーブル状態にならず、ローレベルに保持されることを保証することにより、リセット信号のクランプを実現することである。リセット信号がハイである場合、すなわち、第1のデータユニットがリセットされていない場合、第1のデータユニットによって出力された第1のデータ信号は、元のレベルのままで第2のデータユニットに入力され、元のデータパスには影響を与えない。
なお、ANDゲートをクランプゲート回路とすることは、本開示の1つの選択可能な実施形態にすぎず、本開示の技術案を限定しておらず、クランプアクチュエータは、ANDゲートに限定されるものではない。
本開示は、集積回路のリセット方法を提供し、この方法は、リセット信号に対して同期処理を行ってから対応するデータユニットに入力し、同期されたリセット信号を、このデータユニットによって出力されたデータ信号にクランプすることにより、このデータユニットのリセット時に、最終的に出力されたデータ信号にメタステーブル状態が存在ないことを保証することができ、チップのローカルリセット処理時にリセットドメインをまたがったリセット操作によるメタステーブル状態の伝搬リスクを効果的に低減し、異なるリセットドメインでのリセット操作の信頼性を向上させる。
また、この方法は、一般的なクロスリセットドメインロジックに適用するだけでなく、異なるリセットドメインにあるIPコアに対してリセット操作を行う場面にも適し、異なる電源ドメイン又は異なる電圧ドメインにあるデータユニットにも適する。データを受信するリセットドメインに回路モジュール、ユニット及び装置を追加する必要がなく、リセット信号を制御するための追加操作も不要であり、シンプルで高効率であり、広く適用可能である。
図3は、本開示による集積回路の構造模式図である。図3に示すように、この集積回路1は、第1のデータユニット10と、リセットクランプユニット20と、第2のデータユニット30とを備える。
ここで、第1のデータユニット10と第2のデータユニット20とは異なるリセットドメインに属する。
リセットクランプユニット20は、受信対象が第1のデータユニット10であるリセット信号を受信し、リセット信号から同期リセット信号を生成し、少なくとも1つの予め設定された周期の経過後に同期リセット信号を第1のデータユニット10に出力するように構成される。ここで、このリセット信号は、第1のデータユニット10をリセットするためのものであり、同期リセット信号は、リセット信号よりもN個(Nは2以上)の予め設定された周期だけ遅れるものである。
さらに、リセットクランプユニット20は、第1のデータユニット10によって出力された第1のデータ信号を受信し、同期リセット信号及び第1のデータ信号から第2のデータ信号を生成し、第2のデータユニット30に出力するように構成される。ここで、第1のデータ信号の受信対象は、第2のデータユニット30である。
なお、1つの集積回路は、複数のユニットを含むことができ、異なるリセットドメインにあり、かつデータ信号の伝達を必要とする任意の2つのユニットは、本開示における第1のデータユニット及び第2のデータユニットとされることができる。
また、システムオンチップに統合された各IPコアは、本開示におけるデータユニットとしても機能することができ、上述した実施形態は、単に本開示における説明を容易にするために提供された選択可能な実施形態の1つであり、本開示の技術案、及び技術案における第1のデータユニット及び第2のデータユニットを限定するものではない。
図4は、本開示による別の集積回路の構造模式図である。図4に示すように、この構造は、図3に示す構造に基づく一実施形態であり、例示的には、図3に示すものに加えて、このリセットクランプユニット20は、リセット信号同期部21と、クランプアクチュエータ22とを含む。
ここで、リセット信号同期部21は、リセット信号を受信し、リセット信号から同期リセット信号を生成し、同期リセット信号をクランプアクチュエータ22に出力するとともに、遅延部を介して、同期リセット信号を第1のデータユニットに出力するように構成される。
いくつかの実施形態では、リセット信号同期部21は、N段のレジスタシンクロナイザである。各予め設定された周期は、同期クロック信号の1周期である。リセット信号同期部21は、リセット信号の開始タイミングを、同期クロック信号のN周期後の予め設定されたトリガエッジまで遅らせて、同期リセット信号を生成し、さらに、遅延部を介して、同期リセット信号を同期クロック信号の1周期だけ遅らせた後、第1のデータユニット10に出力するように構成される。
クランプアクチュエータ22は、同期リセット信号及び第1のデータ信号を受信し、同期リセット信号及び第1のデータ信号から第2のデータ信号を生成し、第2のデータユニット30に出力するように構成される。
いくつかの実施形態では、クランプアクチュエータ22は、そのクランプゲート回路に同期リセット信号及び第1のデータ信号を入力して、第2のデータ信号を生成するように構成される。
いくつかの実施形態では、リセットクランプユニット20は、上記遅延部をさらに含むか、又は、上記遅延部は、リセット信号同期部に配置される。
以下、本開示による集積回路のリセット方法について、実際の応用を結合しつつ詳細に説明する。
図5は、本開示によるさらに別の集積回路の構造模式図である。図5に示すように、この集積回路は、第1のデータユニット10と、リセットクランプユニットと、第2のデータユニット30とを備える。第1のデータユニット10は、3つのレジスタと、一定量の組み合わせロジック(図示せず)とを含む。
リセットクランプユニットは、リセット信号同期部21と、遅延部23と、クランプアクチュエータ22と、を含み、リセット信号同期部21は、段数N=2で、入力ビット幅が1bitであるDフリップフロップで構成される。遅延部23は、1つのDフリップフロップにより実現される遅延レジスタである。クランプアクチュエータ22におけるクランプゲート回路は、ANDゲートにする。第2のデータユニット30は、第1のデータユニット10とは異なるリセットドメインに属し、複数のレジスタを含む。
図5における各矩形ブロック(Dフリップフロップ)は1つのレジスタであり、CLKは同期クロック信号(CLK1)の入口を示し、Dはデータ信号の入力端を示し、Qはデータ信号の出力端を示し。
図6は、図5に示す集積回路における第1のデータユニット10をリセットする際の信号タイミングチャートである。図5及び図6に示すように、リセットクランプユニットにおいて、リセット信号同期部21は、受信対象が第1のデータユニット10である第1のリセット信号(RST_A)に応答して、第1のリセット信号の開始タイミングを、同期クロック信号の2周期後の立ち上がりまで遅らせて、同期リセット信号(RST_A_0)を生成し、遅延部23及びクランプアクチュエータ22に出力する。
これから分かるように、第1のリセット信号と同期クロック信号とは異なるクロックドメインにあり、第1のリセット信号は、同期クロック信号の1周期目内のある時点でハイからローに変化し、第1のリセット信号は、アクティブローであり、同期リセット信号は、第1のリセット信号が2段同期された後、同期クロック信号の3周期目において、立ち上がりのトリガによって出力されたものである。
遅延部23は、同期リセット信号を同期クロック信号の1周期だけ遅らせた後、第2のリセット信号(RST_A_1)を生成し、第1のデータユニット10に出力する。
ここで、第2のリセット信号は、同期リセット信号を遅延部23により遅延させ、同期クロック信号の4周期目に出力されたものである。
第1のデータユニット10は、第2のリセット信号を受信してリセットし、同時に、単一bitの初期データ信号(DATA0)が、3つのレジスタ及び一定量の組み合わせロジックを介して第1のデータ信号(DATA1)を出力する。ここで、同期クロック信号の4周期目において、各レジスタのリセットは非同期であるため、第1のデータ信号はメタステーブル状態(X状態)となる。
第1のデータユニット10は、第1のデータ信号をクランプアクチュエータ22に出力する。クランプアクチュエータ22は、受信した同期リセット信号及び第1のデータ信号をクランプゲート回路に入力して、第2のデータ信号(DATA2)を生成し、第2のデータユニット30に出力する。ここで、第1のデータ信号と、同期クロック信号の3周期目にプルダウンされた同期リセット信号とがANDゲートにより処理されたため、出力された第2のデータ信号にはメタステーブル状態がなくなる。
当業者であれば、前文で開示された方法における全部又は一部のステップ、システムの機能モジュール/ユニットは、ソフトウェア、ファームウェア、ハードウェア、及びそれらの適宜な組み合わせとして実施されてもよいことが理解できるであろう。ハードウェアの実施形態では、以上の説明で言及された機能モジュール/ユニット間の区分は、必ずしも物理コンポーネントの区分に対応するものではない。
例えば、1つの物理コンポーネントが複数の機能を有してもよく、あるいは、1つの機能又はステップが複数の物理コンポーネントが協働して実行してもよい。
物理コンポーネントの一部又はすべては、中央処理装置、デジタル信号処理装置、又はマイクロプロセッサなどのプロセッサによって実行されるソフトウェアとして実施されるか、又はハードウェアとして実施されるか、又は特定用途向け集積回路などの集積回路として実施されることができる。
このようなソフトウェアは、コンピュータ記憶媒体(又は非一時的な媒体)及び通信媒体(又は一時的な媒体)を含み得るコンピュータ読み取り可能な媒体に配布されることができる。当業者に知られているように、用語「コンピュータ記憶媒体」は、情報(コンピュータ読み取り可能な命令、データ構造、プログラムモジュール、又は他のデータなど)を記憶するように構成される任意の方法又は技術で実施される、揮発性及び不揮発性の、取り外し可能及び取り外し不可能な媒体を含む。
コンピュータ記憶媒体は、RAM、ROM、EEPROM、フラッシュメモリ又は他のメモリ技術、CD-ROM、デジタル多用途ディスク(DVD)又は他の光ディスク記憶装置、磁気カートリッジ、磁気テープ、磁気ディスク記憶装置又は他の磁気記憶装置、又は所望の情報を記憶するように構成されることができ、コンピュータによってアクセスされることができる他の任意の媒体を含むが、これらに限られない。
また、当業者に知られているように、通信媒体は、通常、コンピュータ読み取り可能な命令、データ構造、プログラムモジュール、又は搬送波や他の送信機構のような変調データ信号中の他のデータを含み、また、任意の情報配信媒体を含み得る。
本文には、例示的な実施例が開示されており、具体的な用語が使用されているが、それらは一般的な説明の意味でのみ使用されており、そのように解釈されるべきであり、限定するために使用されてはいない。
いくつかの例では、明確に別段の指示がない限り、特定の実施形態に関連して説明された特徴、特性、及び/又は要素は、単独で使用されてもよく、又は、他の実施形態に関連して説明された特徴、特性、及び/又は要素と組み合わせて使用されてもよいことは、当業者には明らかであろう。したがって、添付の特許請求の範囲に記載された本開示の範囲から逸脱することなく、形態及び詳細に様々な変更が可能であることは、当業者であれば理解されるであろう。
ここで、第1のデータユニット10と第2のデータユニット30とは異なるリセットドメインに属する。
Claims (10)
- 受信対象が第1のデータユニットであるリセット信号に応答して、前記リセット信号から同期リセット信号を生成し、少なくとも1つの予め設定された周期の経過後に前記同期リセット信号を前記第1のデータユニットに出力するステップであって、前記リセット信号は、前記第1のデータユニットをリセットするためのものであり、前記同期リセット信号は、前記リセット信号よりもN個(Nは2以上)の前記予め設定された周期だけ遅れるものであるステップと、
前記第1のデータユニットによって出力された第1のデータ信号に応答して、前記同期リセット信号及び前記第1のデータ信号から第2のデータ信号を生成し、第2のデータユニットに出力するステップであって、前記第1のデータ信号は受信対象が第2のデータユニットであり、前記第1のデータユニットと前記第2のデータユニットとは異なるリセットドメインに属するステップと、を含む、
集積回路のリセット方法。 - 受信対象が第1のデータユニットであるリセット信号に応答して、前記リセット信号から同期リセット信号を生成し、少なくとも1つの予め設定された周期の経過後に前記同期リセット信号を前記第1のデータユニットに出力する前記ステップは、
リセット信号同期部に入力された前記リセット信号に応答して、前記リセット信号から前記同期リセット信号を生成するステップと、
前記同期リセット信号をクランプアクチュエータに出力するとともに、遅延部を介して、前記同期リセット信号を前記第1のデータユニットに出力するステップと、を含み、
前記第1のデータユニットによって出力された第1のデータ信号に応答して、前記同期リセット信号及び前記第1のデータ信号から第2のデータ信号を生成し、第2のデータユニットに出力する前記ステップは、
前記クランプアクチュエータに入力された前記同期リセット信号及び前記第1のデータ信号に応答して、前記同期リセット信号及び前記第1のデータ信号から前記第2のデータ信号を生成するステップと、を含む、
請求項1に記載の集積回路のリセット方法。 - 前記リセット信号同期部は、N段のレジスタシンクロナイザであり、各前記予め設定された周期は、同期クロック信号の1周期であり、
前記リセット信号から前記同期リセット信号を生成する前記ステップは、
前記リセット信号の開始タイミングを、同期クロック信号のN周期後の予め設定されたトリガエッジまで遅らせて、前記同期リセット信号を生成するステップを含む、
請求項2に記載の集積回路のリセット方法。 - 遅延部を介して、前記同期リセット信号を前記第1のデータユニットに出力する前記ステップは、
遅延部を介して、前記同期リセット信号を同期クロック信号の1周期だけ遅らせた後、前記第1のデータユニットに出力するステップを含む、
請求項2に記載の集積回路のリセット方法。 - 前記同期リセット信号及び前記第1のデータ信号から前記第2のデータ信号を生成する前記ステップは、
前記同期リセット信号及び前記第1のデータ信号を、前記クランプアクチュエータにおけるクランプゲート回路に入力して、前記第2のデータ信号を生成するステップを含む、
請求項2に記載の集積回路のリセット方法。 - 第1のデータユニットと、
前記第1のデータユニットとは異なるリセットドメインに属する第2のデータユニットと、
受信対象が前記第1のデータユニットであるリセット信号を受信し、前記リセット信号から同期リセット信号を生成し、少なくとも1つの予め設定された周期の経過後に前記同期リセット信号を前記第1のデータユニットに出力するように構成されるリセットクランプユニットであって、前記リセット信号は、前記第1のデータユニットをリセットするためのものであり、前記同期リセット信号は、前記リセット信号よりもN個(Nは2以上)の前記予め設定された周期だけ遅れるものであり、さらに、前記第1のデータユニットによって出力された、受信対象が第2のデータユニットである第1のデータ信号を受信し、前記同期リセット信号及び前記第1のデータ信号から第2のデータ信号を生成し、前記第2のデータユニットに出力するように構成されるリセットクランプユニットと、を備える、
集積回路。 - 前記リセットクランプユニットは、リセット信号同期部と、クランプアクチュエータと、を含み、
前記リセット信号同期部は、前記リセット信号を受信し、前記リセット信号から前記同期リセット信号を生成し、前記クランプアクチュエータに出力するとともに、遅延部を介して、前記同期リセット信号を前記第1のデータユニットに出力するように構成され、
前記クランプアクチュエータは、前記同期リセット信号及び前記第1のデータ信号を受信し、前記同期リセット信号及び前記第1のデータ信号から前記第2のデータ信号を生成し、前記第2のデータユニットに出力するように構成される、
請求項6に記載の集積回路。 - 前記リセット信号同期部は、N段のレジスタシンクロナイザであり、各前記予め設定された周期は、同期クロック信号の1周期であり、
前記リセット信号同期部は、前記リセット信号の開始タイミングを、前記同期クロック信号のN周期後の予め設定されたトリガエッジまで遅らせて、前記同期リセット信号を生成するように構成される、
請求項7に記載の集積回路。 - 前記リセット信号同期部は、前記同期リセット信号を、遅延部を介して同期クロック信号の1周期だけ遅らせた後、前記第1のデータユニットに出力するように構成される、
請求項7に記載の集積回路。 - 前記クランプアクチュエータは、そのクランプゲート回路に前記同期リセット信号及び前記第1のデータ信号を入力して、前記第2のデータ信号を生成するように構成される、
請求項7に記載の集積回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010848569.9A CN114077295A (zh) | 2020-08-21 | 2020-08-21 | 集成电路复位的方法和集成电路 |
CN202010848569.9 | 2020-08-21 | ||
PCT/CN2021/113490 WO2022037638A1 (zh) | 2020-08-21 | 2021-08-19 | 集成电路复位的方法和集成电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023538648A true JP2023538648A (ja) | 2023-09-08 |
Family
ID=80282273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023512678A Pending JP2023538648A (ja) | 2020-08-21 | 2021-08-19 | 集積回路のリセット方法及び集積回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20230325199A1 (ja) |
EP (1) | EP4202602A4 (ja) |
JP (1) | JP2023538648A (ja) |
CN (1) | CN114077295A (ja) |
WO (1) | WO2022037638A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117807933A (zh) * | 2022-09-30 | 2024-04-02 | 深圳市中兴微电子技术有限公司 | 一种信号处理方法、装置、芯片及电子设备 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6473476B1 (en) * | 1999-01-06 | 2002-10-29 | Dvdo, Incorporated | Method and apparatus for providing deterministic resets for clock divider systems |
EP1615106A1 (en) * | 2004-07-05 | 2006-01-11 | STMicroelectronics Limited | Reset in a system-on-chip circuit |
CN101452425A (zh) * | 2008-12-25 | 2009-06-10 | 北京中星微电子有限公司 | 一种防止总线冲突的方法、电路及集成电路芯片 |
CN101587499B (zh) * | 2009-06-24 | 2010-12-08 | 北京理工大学 | 基于nand的多通道信号采集系统 |
JP5975601B2 (ja) * | 2011-02-25 | 2016-08-23 | セイコーエプソン株式会社 | 検出回路、物理量検出装置、角速度検出装置、集積回路装置及び電子機器 |
CN103795228B (zh) * | 2014-02-18 | 2016-05-11 | 成都芯源系统有限公司 | 一种用于开关变换器的控制电路及其控制方法 |
US10050618B1 (en) * | 2017-04-13 | 2018-08-14 | Nxp Usa, Inc. | Reset management circuit and method therefor |
CN114365065A (zh) * | 2019-10-25 | 2022-04-15 | 英特尔公司 | 多复位和多时钟同步器以及同步多周期复位同步电路 |
-
2020
- 2020-08-21 CN CN202010848569.9A patent/CN114077295A/zh active Pending
-
2021
- 2021-08-19 WO PCT/CN2021/113490 patent/WO2022037638A1/zh unknown
- 2021-08-19 JP JP2023512678A patent/JP2023538648A/ja active Pending
- 2021-08-19 US US18/022,303 patent/US20230325199A1/en active Pending
- 2021-08-19 EP EP21857730.2A patent/EP4202602A4/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230325199A1 (en) | 2023-10-12 |
EP4202602A1 (en) | 2023-06-28 |
EP4202602A4 (en) | 2024-02-14 |
WO2022037638A1 (zh) | 2022-02-24 |
CN114077295A (zh) | 2022-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109074332B (zh) | 用于控制输入信号路径上的等待时间的设备 | |
US8937492B1 (en) | Systems and methods for transferring a signal from a first clock domain to a second clock domain | |
US9344066B2 (en) | Digital open loop duty cycle correction circuit | |
US8132036B2 (en) | Reducing latency in data transfer between asynchronous clock domains | |
CN115543051A (zh) | Fpga全局复位同步电路、芯片、验证仿真系统及方法 | |
US7500132B1 (en) | Method of asynchronously transmitting data between clock domains | |
US20090271747A1 (en) | Logic circuit designing device, logic circuit designing method and logic circuit designing program for asynchronous logic circuit | |
US9584305B2 (en) | Deskew FIFO buffer with simplified initialization | |
JP2023538648A (ja) | 集積回路のリセット方法及び集積回路 | |
US7178048B2 (en) | System and method for signal synchronization based on plural clock signals | |
US9197397B1 (en) | Flip-flop-based clock deskew circuit | |
CN108694146B (zh) | 一种异步/同步接口电路 | |
US8975921B1 (en) | Synchronous clock multiplexer | |
CN116137535B (zh) | 并串转换电路及并串转换时钟信号的生成方法 | |
KR100419795B1 (ko) | 위상 차 확대기 | |
US10924091B2 (en) | Immediate fail detect clock domain crossing synchronizer | |
EP3739463B1 (en) | Circuit for asynchronous data transfer | |
KR101891165B1 (ko) | 리셋 신호 생성장치 | |
US7752475B2 (en) | Late data launch for a double data rate elastic interface | |
JP2014219786A (ja) | 信号同期化回路 | |
KR101621761B1 (ko) | 다중 주파수 클럭을 가지는 파이프라인 회로 장치 | |
US7010072B2 (en) | Aligned clock forwarding scheme | |
US8867698B2 (en) | Counting circuit, delay value quantization circuit, and latency control circuit | |
JP2010021950A (ja) | 非同期インターフェース回路、および、非同期インターフェース方法 | |
US20230129868A1 (en) | Systems and methods for asynchronous finite machines |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230222 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240708 |