JP2023519493A - 化学物質を用いた基板処理方法 - Google Patents

化学物質を用いた基板処理方法 Download PDF

Info

Publication number
JP2023519493A
JP2023519493A JP2022549907A JP2022549907A JP2023519493A JP 2023519493 A JP2023519493 A JP 2023519493A JP 2022549907 A JP2022549907 A JP 2022549907A JP 2022549907 A JP2022549907 A JP 2022549907A JP 2023519493 A JP2023519493 A JP 2023519493A
Authority
JP
Japan
Prior art keywords
substrate
processing
temperature
medium
chemical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022549907A
Other languages
English (en)
Other versions
JPWO2021165308A5 (ja
Inventor
エンジェサー，フィリップ，トビアス
リンダー，マヌエル
スモリナー，クラウス
ホーファー・モーザー，イェルク
オコーン・シュミット，ハラルド
Original Assignee
４テツクス・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ４テツクス・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング filed Critical ４テツクス・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング
Publication of JP2023519493A publication Critical patent/JP2023519493A/ja
Publication of JPWO2021165308A5 publication Critical patent/JPWO2021165308A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67023—Apparatus for fluid treatment for general liquid treatment, e.g. etching followed by cleaning
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04K—SECRET COMMUNICATION; JAMMING OF COMMUNICATION
    • H04K1/00—Secret communication
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H01L21/47573—Etching the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/18—Network architectures or network communication protocols for network security using different networks or channels, e.g. using out of band channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04K—SECRET COMMUNICATION; JAMMING OF COMMUNICATION
    • H04K1/00—Secret communication
    • H04K1/003—Secret communication by varying carrier frequency at or within predetermined or random intervals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04K—SECRET COMMUNICATION; JAMMING OF COMMUNICATION
    • H04K1/00—Secret communication
    • H04K1/006—Secret communication by varying or inverting the phase, at periodic or random intervals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04K—SECRET COMMUNICATION; JAMMING OF COMMUNICATION
    • H04K1/00—Secret communication
    • H04K1/08—Secret communication by varying the polarisation of transmitted waves
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0023—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the signalling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Security & Cryptography (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Weting (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

処理に有効な少なくとも１つの化学物質を含有する処理媒体を用いて基板を処理する場合、例えば、エッチングにより半導体基板（１１０）からマスキング層（１０１）を除去する場合、処理媒体を、基板（１１０）上に塗布する直前に初めて、処理にとって有効な温度にまで加熱し、処理媒体は基板に当たった時に処理に最適な温度を有する。これにより、処理時間を短くし、化学物質の熱分解による損失の低減及び処理媒体の節約が達成される。【選択図】図１

Description

本発明は、化学物質を用いた基板処理方法に関する。
例えば、シリコン又はこれ以外の半導体材料の基板表面を処理する場合、しばしば化学物質の複雑かつ高価な混合物（「処理媒体」）を使用する。
基板表面を処理する目的は、とりわけ基板の下方にある層から選択的に、基板のもはや不要である層を除去することである。
公知の化学物質の混合物、例えば処理媒体としての「エッチング混合物」も、主成分として水又は有機溶媒（これは、特定の場合には不活性マトリックスとしても機能する）と、その他の活性成分（例えば無機若しくは有機酸、又は無機若しくは有機塩基）とを含有する。
多くの場合、基板表面の処理に採用される化学物質の混合物は、例えば、集積回路の製造時に使用される処理媒体と、さらなる成分とを含有する。これらのさらなる成分は、エッチング過程時に酸濃度又は塩基濃度が変化しうるので、ｐＨ値を安定化させるための緩衝物質でありえる。
化学物質を含有する処理媒体の混合物には、しばしば腐食防止剤が添加されるが、これらは、処理媒体例えばエッチング混合物にさらされる特定の材料が、攻撃されない（エッチングされない）ように確保する。多くの場合、エッチング混合物には酸化剤も添加されるが、これは、例えば金属を、イオン化した可溶性の化学状態に変換するために必須である。
したがって、半導体の製造時に使用されるエッチング混合物は、有効になるために複数の成分を特定の濃度で含有する。
基板処理を実施するために、特にエッチングのために特に適した化学物質の濃度は、例えば実験から、すなわち露出した材料のエッチング速度を測定し、これからエッチング選択性を決定する実験から得られる。しばしば高いエッチング速度を得るのが望ましいが、この理由は、これによりプロセス時間を短く保つことができるからである。
高濃度の混合物、すなわち活性成分（例えば、酸、塩基又は酸化剤）が高濃度で存在する処理媒体によって、高いエッチング速度を達成することができる。しかし、これにより、通常、処理媒体（化学物質）の混合物は高価となり、いずれにしても不活性マトリックス成分（例えば、水）よりも高価となる結果となる。
また、化学物質を含有する処理媒体の特定の混合物では、水が、酸又は塩基の解離（活性化）を引き起こし、これにより、エッチング残渣、及びエッチング時に形成されかつエッチング媒体中に可溶な材料を、最終的に溶解させる役割を果たす。
より高温でエッチングを実施することで、活性成分が特に高濃度でなくても、より高いエッチング速度が得られることもすでに提案されている。通常、より高温でのエッチングプロセスにより、摩耗率の有意な向上が達成されることが知られている。
しかし、エッチング時に温度を上げる場合の問題は、エッチング混合物のうち全体の結果にとって重要な特定の成分が、揮発又は分解する可能性があり、例えば混合物の蒸気圧が高くなりすぎることにより漏れ出る、又は熱不安定であることによりほとんどが無効な成分に分解してしまうという点である。したがって、一方では処理媒体（エッチング媒体）中の化学物質の濃度をより高くすることと、他方では処理（エッチング）を実施する温度（プロセス温度）との間の最適な妥協点を見つける必要がある。
特に基板表面をエッチングする際に発生する問題は、必ずしも、濃度の上昇及び／又は温度の上昇によってエッチングを最適化することができないため、プロセス時間が非常に長くなりうるという点である。
プロセス時間が長いと、単位時間当たりに処理される基板数で測定されるプロセスのスループットが低下するがゆえに、通常、生産コストが高くなる。また、化学物質の混合物を含有する処理媒体を（活性成分が分解されるがゆえに）一度しか使用できない場合には、非常にコスト高となる。基板（例えば、ウエーハ）上へ処理媒体を塗布せねばならない時間が長くなるため、処理媒体の消費量が多くなる。
この問題が存在する方法は、具体的には、コーティングの除去、例えば構造化又は非構造化マスキング層（「ハードマスク（ｈａｒｄ ｍａｓｋ）、ＨＭ」）の除去であり、これは、マイクロチップ上に塗布される電子デバイスの電気接点と配線との作成を準備するプロセスシーケンスの間に行われる。マイクロチップ又はデバイス製造におけるこの領域は、一般的に、「配線工程（ｂａｃｋ ｅｎｄ ｏｆ ｌｉｎｅ（ＢＥＯＬ））」（これは、金属接点を作成するプロセス領域である）と呼ばれる。典型的なマスキング層は、例えば窒化チタン（ＴｉＮ）のコーティングでありえる。このマスキング層をエッチングする際、例えば過酸化水素が採用されるが、この過酸化水素は、塩基性ｐＨ領域中で、比較的高温時に、かつ場合によってはチタンイオンと長時間接触することによっても、酸素と水とに分解され、窒化チタンの酸化剤としてもはや十分に高濃度で利用できなくなる。しかし、マスキング層の素材がエッチング媒体中で溶けるためには、窒化チタンの酸化は必要である。
過酸化水素は、中性及び酸性のｐＨ領域中でも分解しうる。これらのｐＨ領域における関連する材料のエッチング混合物は、２つの特定の材料間で特別なエッチング選択性を達成すべき場合には有利でありうる。
マスキング層は、半導体デバイス製造のこれ以外の領域、例えば、ＦＥＯＬ（「基板工程（ｆｒｏｎｔ ｅｎｄ ｏｆ ｌｉｎｅ）」、これは、重要な電子デバイス、例えばトランジスタを作成するためのプロセス領域である）、ＭｏＬ（「中間工程（ｍｉｄｄｌｅ
ｏｆ ｌｉｎｅ）」、これは、最初の重要な電気接点を作成して、重要なデバイスにするためのプロセス領域である）などでも使用される。マスキング層が利用されるさらなるプロセス領域の例は、いわゆる「バックエンド（ｂａｃｋ ｅｎｄ）」（ＢＥ、マイクロチップ又はデバイスを分離及びパッケージングするための最後のプロセス工程の領域）である。
エッチング媒体を用いて基板表面を処理する際、特にウエーハ表面を処理する際に生じるさらなる問題は、技術物理的な事情がゆえに、未完成加工品（ウエーハ）全体にわたってプロセスパラメータを、しばしば等しく保つことができないという点である。この結果、基板表面に対して、異なる箇所で、様々な処理又は摩耗が行われるという欠点がある。プロセスパラメータを適合させることによってこの問題に対抗する試みがなされてきたが、これ自体は、例えば特許文献１に記載されている媒体を加熱する装置（誘導加熱装置）を用いて、温度を上げることによって可能である。
エッチング混合物の不安定な成分（例えば、Ｈ２Ｏ２）により生じる問題を、プロセス時間の最適化、化学物質の濃度の最適化、さらにプロセス温度の最適化によって解決する試みがなされている。しかし、最も頻繁に使用される化学物質の混合物（処理媒体）、例えば過酸化水素ベースの混合物は一度しか使用できないため、この試みはコスト高となるという欠点がある。
化学物質の混合物（処理媒体）が一度しか使えないとの事情は、この化学物質の混合物（例えば４０リットル）全体を、所定のプロセス温度（例えば６０度）にまで加熱しなければならず、この際、この化学物質、特に過酸化水素は急速に分解し始めるという事実からわかる。
基板を処理する際に使用された、化学物質の混合物を含有する処理媒体は、適切に廃棄せねばならず、さらに、有害成分、例えば水酸化テトラメチルアンモニウムなどがあるがゆえに、著しい手間とコストとがかかってしまう。
墺国特許第５１５１４７Ｂ１号公報
本発明の課題は、冒頭に述べた類の方法であって、高い有効性を発揮しつつ、化学物質の消費量を少なくする方法を示すことである。
この課題は、本発明によれば、請求項１の特徴を有する方法によって解決される。
本発明による方法の好ましくかつ有利な実施形態は、従属請求項の対象物である。
本発明による方法では、処理に有効な少なくとも１つの化学物質を含有する、基板を処理するために用いられる処理媒体は、化学物質がまだ十分安定している所定の温度範囲中のある温度にまで加熱される。
さらなる工程では、処理媒体は、基板上に塗布される直前に、非常に短い時間の間、プロセスに必要な温度（プロセス温度）に加熱され、その結果、この短い時間の間では、この少なくとも１つの化学物質の分解は生じないか、又はわずかのみで無視できる程度で生じる。
この際、処理媒体を基板上に塗布する直前に、ある温度にまで加熱した結果、処理媒体が基板上に当たる時点で、基板の有効な処理にとって最適な温度となり、良好な処理結果（プロセス結果）が達成される。
特に、本発明による方法は、リサイクル不可能（再利用不可能）な処理媒体、例えばウエーハ製造において窒化チタン層の除去に採用される過酸化水素を含む処理媒体を用いた基板の処理に適している。
本発明による方法の有利な効果は、温度を、基板の有効な処理にとって最適である温度へと短時間の間上昇させ、この温度上昇を、処理媒体が基板上に塗布される直前に行うがゆえに、この非常に短い時間では、有効な化学物質（例えば、過酸化水素）が分解できな
い、わずかしか分解できないという点にある。
本発明による方法では、化学物質の消費の著しい削減（最大約３０％又はさらにそれ以上）を達成することができる。
本発明による方法のさらなる利点は、本発明による方法を実施するために使用される器具一式及び装置の広い領域が、低温にのみさらされるため、高温に耐えねばならないように設計するには及ばないという点である。
処理媒体の加熱には、例えば、以下に挙げる装置を用いることができる。
・発熱体を用いた抵抗加熱器。この発熱体は、２つの電気接点を用いて、直流電圧又は交流電圧、特に高周波交流電圧に接続される。材料の比抵抗に特定の電流を流すことができ、これが熱を発生させ、かつこの材料を加熱する。この材料は、分離材又はコーティングによって分離された状態で、加熱されるべき媒体と直接又は間接的に接触する。媒体は発熱体の周囲に巻き付き、熱を取る。媒体と直接接触する材料は、例えば、ガラス状炭素でありえる。
・熱媒体を用いた抵抗加熱器。熱媒体と直接電気的に接触する接点電極により電気的に加熱する。熱媒体は、直流又は低周波若しくは高周波の交流を用いて、その比抵抗がゆえに加熱される。この方法の利点は、発熱体の熱質量を省くことができる点である。この実施形態は、媒体を通る電位を回避するため、ガルバニック絶縁されている。接点電極は、例えばガラス状炭素で実施されうる。接点の形状及び位置付けは、媒体の加熱に有利な様式で選択するべきである。
・電磁波を用いた加熱、例えば、マイクロ波加熱など。媒体は、マイクロ波を介して直接加熱される。
・電磁波、例えば光又は赤外線などを用いた加熱。赤外線は媒体により吸収される。
・電磁波、例えば媒体により吸収されるコヒーレント放射（レーザ）などを用いた加熱。
・プラズマを用いた加熱。
・化学反応熱による加熱。反応する物質の量を制御することで、熱量を設定する。
・熱伝導を介した加熱、又は熱交換器の原理による加熱。
・蒸気吹き出しによる加熱。純水蒸気又は過熱水蒸気を媒体中に導入する。
・熱を媒体に伝える分離層における、蒸気凝縮による加熱。
・温度の異なる媒体の混合による温度制御。例えば、冷たい媒体と温かい媒体とを、別々の配管と別々に制御可能なコントロールバルブとを介して、混合配管中で合流させる。冷たい媒体と温かい媒体とを別々かつ個々に制御可能にして流入させることにより、混合温度を設定することができる（墺国特許第５１５１４７Ｂ１号公報参照）。
以下、本発明による方法を例示してさらに詳細に説明する。
本発明では、処理媒体の加熱を時間的に２段階に分けることでこの問題を解決している。
１．処理媒体を、個々の化学成分及び混合比率がまだ安定している温度及び／又は供給システム中でまだ安全に取り扱うことができる温度にまで加熱する。
２．処理媒体の温度を、基板（ウエーハ）へのスタブ中で、満足できるプロセスとなる温度に、非常に短時間内で適合させ、これにより、処理媒体、特にそこに含有される化学物質が劣化する時間がないようにする。
これにより、経済的に合理的な労力で、高いプロセス速度を達成することができ、処理
媒体は、その準備では、個々の化学成分及び混合比率がまだ安定している温度に保つことができる。
本発明の特別なある実施形態では、最適なプロセス結果を得るために、処理媒体は、基板（ウエーハ）上での衝突点で相応に加熱される。
本発明は、半導体及びデバイスの製造プロセスにおける多くのプロセス（例えば、ＦＥＯＬ、ＢＥＯＬ、ＭＯＬ及びＢＥ）用に、また、例えば基板洗浄における望ましくない汚染物の除去用に適用されうる。主な用途は、リサイクル不可能な処理媒体の領域中であり、この場合、特にＨ２Ｏ２（又は、その他の時間若しくは温度に依存して不安定である酸化剤）を含有する媒体の領域中にあり、かつ、そこで、特にＴｉＮ（又は、その他の選択的に除去可能及びマスキングに適した材料）からなるマスキング層を除去するためのプロセス中にある。
以下、図面を参照しながら、本発明を例示してさらに詳細に説明する。
半導体基板上の典型的な微細構造の配置を示した断面図であり、この配置は、金属接点を作成するためのプロセス領域を模式的に示している（本発明の理解に関連する詳細のみを示し、機能する電子回路に必須の材料層の一部は不図示である）。 エッチング速度と温度とを示すグラフである。 エッチング速度と中心までの距離とを示すグラフである。 エッチング速度と直径とを示すグラフである。 エッチング速度と直径とを示すグラフである。
図１に示す半導体基板１１０は、その前面にマスキング層（例えば、ＴｉＮハードマスク）１０１を有する。誘電率ｋ１（ｋ１は、ＢＥＯＬ領域では、大概、熱ＳｉＯ２の値ｋ未満の値である）を有する誘電体１０９中に、トレンチ１０３をエッチングできるように、一連のリソグラフィー関連プロセスを介して、マスキング層１０１中に開口１０２を設けた。これは大概、（プラズマ又は有効な気体分子を用いた）いわゆるドライエッチングプロセスにより達成される。さらなるリソグラフィー関連プロセスを経て、さらなる開口が定義されたが、これを通って、コンタクトホール１０４が誘電体１０９中にドライエッチングされた。トレンチ又はコンタクトホールを生成するための一連のリソグラフィープロセス及びドライエッチングプロセスは、上述とは異なっていてもよい。
コンタクトホール１０４の底部には、カバー層１０５があり、これはドライエッチングプロセス後に露出する。カバー層１０５の下には、金属皮膜１０７があり、この金属皮膜は、中間層１０８、すなわち誘電率ｋ２の誘電体中に埋め込まれている（ｋ２は、ＢＥＯＬ領域では、大概熱ＳｉＯ２の値ｋ未満の値であるが、ｋ１とｋ２とは同じｋ値であることもでき、すなわち層１０８と層１０９は、同じ又は非常に類似の材料からなりうる）。
本発明による方法によって、トレンチ１０３とコンタクトホール１０４とをドライエッチングした後、適切な化学エッチング混合物を用いたウェットケミカルエッチングにおいて、カバー層１０５の露出領域又は中間層１０９が化学的に攻撃又は腐食されずに、マスキング層１０１の選択的除去が達成される。特定の場合には、金属皮膜１０７も露出しうる。このような場合、例えば、この材料に対して選択的な処理媒体（エッチング媒体）が採用される。
１．ほぼ連続した皮膜の１つ若しくは複数の材料層又は構造化された層を、ウエーハから除去する。
除去すべき材料層は、基板の前面側にあっても、裏面側にあってもよい。
材料層は、多くの異なる元素及び元素の組合せ（元素化合物）からなる層とすることができる。非排他的な例としては、以下が挙げられる。
半導体：Ｓｉ、ＳｉＧｅ、Ｇｅ、ＳｉＣ、ＴｉＯ２、ＩＩＩ／Ｖ（ＧａＡｓ、ＩｎＧａＡｓ、ＧａＮ及び同様の半導体特性を持つさらなる材料）。
導体：ポリシリコン（ドーピングあり又はなし）、Ｗ、Ｃｏ、Ｃｕ、Ｍｏ、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、ＢＮ、グラフェン（特定の条件下では半導体としても反応しうる）及びＳｎ化合物。
非導体：Ｓｉ酸化物、Ｓｉ窒化物、Ａｌ酸化物、低ｋ材料（誘電率の低い材料。ｋは通常、熱生成されたＳｉＯ２の誘電率より低い）、高ｋ材料（誘電率の高い材料。ｋは通常、熱生成されたＳｉＯ２、例えばＨｆ酸化物の誘電率より高い）がある。
補助膜：マスキング層（ハードマスク）、フォト膜、ブロックマスク、平坦化層があるが、これらは上述の多くの元素及び元素化合物からなりうる。
これらの膜の湿式化学除去のためには、温度に応じて除去率が異なる処理媒体が採用される。ほとんど全ての場合で、処理媒体の温度が上昇するとエッチング速度が上昇する。
２． ＴｉＮマスキング層の除去
ＴｉＮマスキング層を除去する際には、ＴｉＮを２段階で溶解させる処理媒体を採用する。第１工程では、Ｔｉ／ＴｉＮを酸化させ、第２工程で、ＴｉＯｘ、ＴｉｘＯｙ、ＴｉｘＯＨｙ又はＴｉＯ２を溶解させる。ほとんどの場合、酸化にはＨ２Ｏ２が使用される。これ以外の酸化剤も可能であり、例えば、過炭酸塩、オキソアニオン、過マンガン酸塩、重クロム酸塩、酸化金属イオン（例えば貴金属イオン）、ハロゲンオキソ酸のアニオン、又は酸化元素（酸素、硫黄及びハロゲンなど）である。酸化物の溶解は、７を超えるｐＨ領域で行われることが多く、大概７～１０のｐＨ領域で行われる。状況によっては、７以下のｐＨ領域のエッチング混合物も望ましく、例えば、２つの材料のエッチングを、特定の選択性で相対的に可能にするために望ましい。
可能なプロセスシーケンスの例
ａ）ＴｉＮマスキング層を塗布する
ｂ）ＴｉＮマスキング層の構造化／マスキング層の開口を作る
ｃ）ＴｉＮマスキング層の開いている領域中の材料をドライエッチングする
ｄ）ＴｉＮマスキング層とドライエッチング副生成物とを除去する
ＴｉＮマスキング層とドライエッチング副生成物との除去は、１つの工程で実施することもできるし、連続する２工程で実施することもできる。
１工程プロセスの例
典型的な処理媒体として、酸化剤（例えばＨ２Ｏ２）の塩基（例：ＴＭＡＨ、ＮＨ４ＯＨ、ＴＥＡＨ）と水とからなる混合物を用いる。
２工程プロセスの例
第１工程
典型的な処理媒体として、酸化剤（例えばＨ２Ｏ２）の塩基（例えば、ＴＭＡＨ（水酸化テトラメチルアンモニウム）、ＮＨ４ＯＨ、ＴＥＡＨ（水酸化テトラエチルアンモニウム））と水とからなる混合物を用いる。
第２工程
典型的な処理媒体として、希釈されたＨＦ（フッ酸）を用い、これは、化学添加物を含むこともでき、これにより、存在する材料の好ましくない腐食を防ぐが、これらは、例えば、クエン酸又はベンゾトリアゾールである。特定の前提条件下では、大気中の酸素及び光を、目的を定めて制御することで、腐食過程を、目的を定めて制御することも可能であるとの利点がある。
マスキング層（塩基＋酸化剤）を除去するために、システム内の処理媒体を、この処理媒体中に含有された化学物質がまだ安定している温度にまで加熱する。この温度は混合物に依存していて、３０℃～７０℃でありえる。処理媒体をウエーハに導く配管中で、処理媒体がシステム内で加熱された温度から、基板での最適な処理温度が得られる温度にまで、処理媒体が昇温される。システムと配管の終点との温度差は、５℃～８０℃でありえる。温度が高いほど、ＴｉＮマスキング層の除去のために必要な時間が短縮される。さらに、これにより、処理媒体の必要量を減らすことができる。
ＢＥＯＬ領域で、ＴｉＮマスキング層を除去する場合の例
典型的には、マスキング層１０１の除去は、トレンチ１０３及びコンタクトホール１０４を規定するために適用されるドライエッチングプロセスの完了後に行われる。ドライエッチング時に露出しうる材料（カバー層材料１０５又は金属皮膜１０７）、例えば、現在一般的な材料のほんのいくつかを挙げると、Ｃｕ、Ｃｏ、ＣｏＷＰ、Ｔａ、ＴａＮ又はＲｕがあるがゆえに、より困難になる。半導体チップ内で電流を分配するために機能するこれらの材料は、酸化及び溶解しないように保護されねばならない。
このために、処理媒体に腐食防止剤が添加されるが、この腐食防止剤は、表面上での吸収又は吸着によって金属上への望ましくない攻撃を防ぐ有機阻害剤であることが多く、例えばＢＴＡ（ベンゾトリアゾール）が用いられ、またクエン酸も用いられる。しかし、マスキング層を除去するプロセスは、基本的に２．で説明した工程と異ならない。
ＴｉＮマスキング層除去の実施例
Ａ）標準的なプロセスは、図２のグラフに示す。
５５℃で、エッチング媒体を中心（基板の回転中心）に塗布する場合と、非中心（基板の回転中心の外側）に塗布する場合とのエッチングプロファイル（塗布前に処理媒体の追加加熱なし）のグラフを図３に示す。
この結果、以下の最小エッチング速度、不均一性、３０ｎｍ厚の層摩耗についての相応のプロセス時間、及び１．６リットル／分の流量設定における処理媒体の消費量は以下のようになる。
Figure 2023519493000002
Ｂ）塗布時に、温度補償を行わずに、すなわち加熱温度を適合させずに、５５℃から６５℃に昇温した場合のエッチング速度を、基板の回転中心からの塗布点の半径距離に応じて示したグラフを図４に示す。
この結果、以下の最小エッチング速度、不均一性、３０ｎｍ厚の層摩耗についての相応のプロセス時間、及び１．６リットル／分の流量設定における処理媒体の消費量は以下のようになる。
Figure 2023519493000003
これによって、処理媒体の使用場所のごく近くに追加の加熱装置を使用することによって、１０℃温度上昇させたのみで、処理媒体の５０％節約が得られる。この処理実験の結果、温度補償なしの非中央への塗布で、均一性のわずかな低下（２．２％）しか測定されなかった。
Ｃ）図５は、５５℃から６５℃へ温度を上昇させ、かつ塗布時に追加的に温度を補償した場合のエッチング速度を示したグラフである。
エッチングの均一性を向上させるために、処理媒体の温度をウエーハ上の塗布点に対して最適に適合する。この実施例では、中心での６５℃から、中心から半径方向に６０ｍｍ離れたところで６７．５℃まで温度上昇させている。この実施例では、昇温は、位置に線形に依存させて行い、その結果、基板で当たる時に最適な温度に達した。
この結果、以下の最小エッチング速度、不均一性、３０ｎｍ厚の層摩耗についての相応のプロセス時間、及び１．６リットル／分の流量設定における処理媒体の消費量は以下のようになる。
Figure 2023519493000004
したがって、この実験例では、ほぼ同じ摩耗均一性（６．７対７．４％）で、ＴｉＮマスキング層を除去するためのプロセス時間を１０４秒から４８秒に短縮し、これにより、処理媒体の消費量を５４％削減することが可能であった。
処理媒体についての実施例
処理媒体は、５体積％のＨ２Ｏ２、１５０ｐｐｍの水酸化テトラメチルアンモニウム及び２００ｐｐｍの１，２，４－トリアゾールを含む水溶液である。
標準プロセスでは、５０℃（基板上の温度）で、エッチング速度は２１６Ａ／分となり、３００Ａの摩耗すべきＴｉＮ層のプロセス時間は８３秒となる。
基板上への塗布直前に目的を定めて昇温をした結果、基板における処理媒体の衝突温度が１０℃上昇するようにした本発明によるプロセスにより、４３０Ａ／分のエッチング速度が得られ、これにより、３００Ａの摩耗すべきＴｉＮ層の場合に、プロセス時間が４２秒になる。
これにより、この本発明によるプロセスを用いて、摩耗の均一性を等しく維持しながら、処理媒体の５０％節約を達成した。
処理媒体は、１０体積％のＨ２Ｏ２、２００ｐｐｍの水酸化コリン及び１５０ｐｐｍの１，２，３－トリアゾールを含む水溶液である。標準プロセスでは、５５℃（基板上の温度）で、エッチング速度は２２６Ａ／分となり、３５０Ａの摩耗すべきＴｉＮ層の場合、プロセス時間は９３秒となる。
基板上への塗布直前に目的を定めて昇温をした結果、基板における処理媒体の衝突温度が１０℃上昇するようにした本発明によるプロセスにより、４５４Ａ／分のエッチング速度が得られ、これにより、３５０Ａの摩耗すべきＴｉＮ層の場合に、プロセス時間が４６秒になる。
これにより、この新規のプロセスを用いて、摩耗の均一性を等しく維持しながら、処理媒体の５０％節約を達成した。
処理媒体は、１５体積％のＨ２Ｏ２、１５０ｐｐｍの水酸化テトラメチルアンモニウム及び５５０ｐｐｍのイミダゾールを含む水溶液である。
標準プロセスでは、５０℃（基板上の温度）で、エッチング速度は１９６Ａ／分となり、２５０Ａの摩耗すべきＴｉＮ層の場合、プロセス時間は７６秒となる。
基板上への塗布直前に目的を定めて昇温した結果、基板における処理媒体の衝突温度が１５℃上昇するようにした本発明によるプロセスにより、５５４Ａ／分のエッチング速度が得られ、これにより、２５０Ａの摩耗すべきＴｉＮ層の場合に、プロセス時間が２７秒になる。
これにより、この本発明によるプロセスを用いて、摩耗の均一性を等しく維持しながら、処理媒体の６５％節約を達成した。
処理媒体は、２０体積％のＨ２Ｏ２、２００ｐｐｍの水酸化コリン及び２００ｐｐｍのイミダゾールを含む水溶液である。標準プロセスでは、５０℃（基板上の温度）でのエッチング速度は２２６Ａ／分となり、３５０Ａの摩耗すべきＴｉＮ層の場合のプロセス時間は９２秒となる。
基板上への塗布直前に目的を定めて昇温した結果、基板における処理媒体の衝突温度が１０℃上昇するようにした本発明によるプロセスにより、４５３Ａ／分のエッチング速度が得られ、これにより、３５０Ａの摩耗すべきＴｉＮ層の場合に、プロセス時間が４６秒になる。
これにより、この本発明によるプロセスを用いて、摩耗の均一性を等しく維持しながら、処理媒体の５０％節約を達成した。
要約すると、本発明の実施形態は、以下のように説明することができる。
処理に有効な少なくとも１つの化学物質を含有する処理媒体で、基板を処理する場合に、例えば半導体基板１１０からマスキング層１０１をエッチングにより除去する場合に、処理媒体を、基板１１０上に塗布する直前になって初めて、処理にとって有効な温度にまで加熱し、これにより処理媒体が基板に当たった時に、処理媒体が処理にとって最適な温度を有する。これにより、処理時間を短くし、化学物質の熱分解による損失の低減、及び処理媒体の節約が達成される。

Claims (10)

  1. 少なくとも１つの有効化学物質を含有する処理媒体を用いて基板を処理する方法において、前記少なくとも１つの化学物質、特に、高温特に処理温度になると崩壊の危険性がある化学物質を含有する前記処理媒体を、前記処理媒体を前記基板上に塗布する直前に、前記処理温度にまで加熱することを特徴とする、方法。
  2. 前記処理媒体が前記基板上に当たる時点での前記媒体の温度が、前記処理温度の範囲内にあることを特徴とする、請求項１に記載の方法。
  3. 前記基板の前記処理が、前記基板からの少なくとも１つの層の選択的除去を含むことを特徴とする、請求項１又は２に記載の方法。
  4. 前記処理が、少なくとも１つのマスキング層、例えば窒化チタンからなるマスキング層の除去を含むことを特徴とする、請求項３に記載の方法。
  5. 前記少なくとも１つの化学物質を水又は有機溶媒中に含有する処理媒体を使用することを特徴とする、請求項１～４のいずれか１項に記載の方法。
  6. 前記少なくとも１つの化学物質及び前記溶媒に加えて、無機若しくは有機酸、又は無機若しくは有機塩基を含有する処理媒体を使用することを特徴とする、請求項１～５のいずれか１項に記載の方法。
  7. 窒化チタン層を除去するために、化学物質として過酸化水素（Ｈ２Ｏ２）を含有する処理媒体を使用することを特徴とする、請求項１～６のいずれか１項に記載の方法。
  8. 腐食防止剤を含有する処理媒体を使用することを特徴とする、請求項１～７のいずれか１項に記載の方法。
  9. 少なくとも１つの化学物質を含有する前記処理媒体を、前記処理媒体を前記基板上に塗布する直前に、前記処理温度にまで加熱し、前記加熱は、前記基板上の塗布点に依存することを特徴とする、請求項１～８のいずれか１項に記載の方法。
  10. 前記処理媒体が加熱される前記温度を、前記基板の回転中心からの、前記塗布点の半径方向の距離に応じて選択することを特徴とする、請求項１～９のいずれか１項に記載の方法。
JP2022549907A 2020-02-20 2021-02-17 化学物質を用いた基板処理方法 Pending JP2023519493A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
ATGM21/2020U AT16977U3 (de) 2020-02-20 2020-02-20 Verfahren zum Behandeln von Substraten mit Chemikalien
ATGM21/2020 2020-02-20
PCT/EP2021/053867 WO2021165308A1 (de) 2020-02-20 2021-02-17 Verfahren zum behandeln von substraten mit chemikalien

Publications (2)

Publication Number Publication Date
JP2023519493A true JP2023519493A (ja) 2023-05-11
JPWO2021165308A5 JPWO2021165308A5 (ja) 2023-10-02

Family

ID=74125756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022549907A Pending JP2023519493A (ja) 2020-02-20 2021-02-17 化学物質を用いた基板処理方法

Country Status (4)

Country Link
EP (1) EP4122006A1 (ja)
JP (1) JP2023519493A (ja)
AT (1) AT16977U3 (ja)
WO (1) WO2021165308A1 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6558879B1 (en) * 2000-09-25 2003-05-06 Ashland Inc. Photoresist stripper/cleaner compositions containing aromatic acid inhibitors
DE102009060931A1 (de) * 2009-12-23 2011-06-30 Gebr. Schmid GmbH & Co., 72250 Verfahren und Vorrichtung zur Behandlung von Siliziumsubstraten
AT515147B1 (de) 2013-12-09 2016-10-15 4Tex Gmbh Verfahren und Vorrichtung zum Behandeln von Gegenständen mit einer Flüssigkeit
US9831100B2 (en) * 2014-06-24 2017-11-28 Intermolecular, Inc. Solution based etching of titanium carbide and titanium nitride structures
US10283384B2 (en) * 2015-04-27 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method for etching etch layer and wafer etching apparatus
CN106796902B (zh) * 2015-08-27 2019-11-01 杰宜斯科技有限公司 基板处理装置及基板处理方法
DE102018206978A1 (de) * 2018-01-26 2019-08-01 Singulus Technologies Ag Verfahren und Vorrichtung zur Behandlung von geätzten Oberflächen eines Halbleitersubstrats unter Verwendung von ozonhaltigem Medium

Also Published As

Publication number Publication date
EP4122006A1 (de) 2023-01-25
AT16977U2 (ja) 2021-01-15
AT16977U3 (de) 2021-03-15
WO2021165308A1 (de) 2021-08-26

Similar Documents

Publication Publication Date Title
KR100316721B1 (ko) 실리사이드막을 구비한 반도체소자의 제조방법
EP2261957B1 (en) Method of manufacturing semiconductor device using a substrate treatment method
EP2922086B1 (en) Composition, system, and process for TiNxOy removal
US5419805A (en) Selective etching of refractory metal nitrides
US6140243A (en) Low temperature process for post-etch defluoridation of metals
US20060128159A1 (en) Method of removing etch residues
WO2001004936A1 (en) Method of cleaning a semiconductor device processing chamber after a copper etch process
JP4999419B2 (ja) 基板処理方法および基板処理システム、ならびにコンピュータ読取可能な記憶媒体
US20020119245A1 (en) Method for etching electronic components containing tantalum
KR102150291B1 (ko) 반도체 기판 세정 시스템 및 반도체 기판의 세정 방법
TW200910438A (en) Thermal methods for cleaning post-CMP wafers
US6387804B1 (en) Passivation of sidewall spacers using ozonated water
US6554004B1 (en) Method for removing etch residue resulting from a process for forming a via
JP2023519493A (ja) 化学物質を用いた基板処理方法
KR102179756B1 (ko) 질화 금속막 식각액 조성물
KR101173692B1 (ko) 알루미늄 기판으로부터 금속을 선택적으로 제거하기 위한용액
US8916479B1 (en) Selective etching of titanium nitride
US6423646B1 (en) Method for removing etch-induced polymer film and damaged silicon layer from a silicon surface
JP7570529B2 (ja) モリブデンをエッチングする方法
KR100312985B1 (ko) 반도체소자제조방법
TW202222781A (zh) 用於蝕刻、剝離及清潔應用之氧化胺
KR100505059B1 (ko) 셀리사이드 공정에서의 산화막 제거방법
JP4585178B2 (ja) 半導体装置の製造方法
JP2000311880A (ja) 半導体装置の洗浄方法
JP4585178B6 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230922

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230922

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240807