JP2023517620A - プッシュプル波形整形動作を行う増幅回路を含む装置及び方法 - Google Patents

Abstract

【課題】特定の例において、方法及び半導体構造は、回路ベースの装置を対象とし、増幅器は、互いにずれた位相でプッシュプル動作をする積層された第１及び第２の信号増幅回路段を有し、第１及び第２の回路段は、スイッチング回路及びスイッチング回路を駆動するためのインピーダンス経路を有する。装置は、さらに、第１及び第２の回路段のそれぞれに応答して、第１及び第２のスイッチング回路に提供するための電圧信号を整形する波形整形回路を備える。様々なより詳細な例において実装され得るように、装置は、広い範囲の負荷抵抗にわたり高効率な一定の出力電圧を生成する。【選択図】図１

Description

本開示の様態は、概して、高周波数で開閉されるスイッチ装置を使用して例示され得る、高効率電力変換の分野に関する。

携帯電話や電波塔から、核磁気共鳴画像法（ＭＲＩ）のような医療機器、科学研究用の粒子加速器に至る現代インフラの多くのシステム及び装置において、電力増幅器がしばしば重要な役割を果たしている。スイッチング式電力増幅器は、理想的には、１に近い効率を提供することができ、これは、電力を必要とする高周波及びマイクロ波の活用にとって魅力的である。このような能動装置を電流減ではなくスイッチとして動作させることにより、電圧と電流との重なりを軽減し、周波数に依存するスイッチング損失を低減可能である。

多くの種類のスイッチング式電力増幅器の設計について研究努力が行われている。例えば、Ｅ級として知られる種類の増幅器において、能動装置を作動させる前に、能動装置にかかる電圧が共振して０まで減少する。このようなゼロ電圧スイッチング（ＺＶＳ）動作により、能動装置の主接合部の寄生容量に蓄えられた電力の損失が回避される。Ｅ級回路におけるＺＶＳ動作の他、能動装置が作動している時、当該能動装置を流れる電流はゼロであり、このため、寄生容量にかかる電圧変化率もゼロである。これは、ゼロ電圧微分スイッチング（ＺＶＤＳ）動作と呼ばれる。理論上の効率は高いものの、スイッチにかかるピーク電圧が直流入力の約３．６倍に相当することがＥ級増幅器の欠点である。Ｆ級と称される別の種類の増幅器は、複数の共振出力フィルタを使用して、そのドレイン電圧及び／又はドレイン電流波形の高調波成分を制御する。電圧モードのＦ級増幅器において、スイッチＱのインピーダンスは、基本周波数を除く全ての奇数調波周波数ではオープンに、全ての偶数調波周波数ではショートに整合される。このようなインピーダンス整合により、電圧モードのＦ級増幅器におけるドレイン電圧は方形波となり、ドレイン電流は、理想的には、半正弦波となる。最大限フラットな電圧モードのＦ級増幅器にピーク電圧は、入力された直流電圧の２倍である。Ｆ級増幅器はより望ましいスイッチ波形を有するが、当該増幅器において用いられるトランジスタの出力用量は高周波数におけるオープンインピーダンス整合を制限する。Ｅ級及びＦ級（Ｆ－１）増幅器の動作は、（例えば、ＥＦ２又はΦ２級変換器を備える）ＺＶＳスイッチング増幅器のＥ／Ｆ級族として組み合わされ、高効率の高電圧及び高周波数電力変換、装置に対する電圧ストレスの低減、ゲート駆動及び／又は負荷非依存ＺＶＳ動作の簡素化等の特定の利点を実現するが、従来のこれらの種類の設計には欠点があり、従って、設計トポロジー、動作特性、及び／又は総合性能について根本的な改善が課題となっている。

従って、本開示の様態は、そのような増幅器の上記及び他の課題の解決を対象とする。

本開示に示される様々な実施例／実施形態は、上記及び他の課題を解決することを対象とし、それらは以下の開示から明らかとなる。例えば、これらの開示される様態のいくつかは、プッシュプル高速スイッチング増幅器技術を使用又は活用するが、実装の容易性、比較的低いピークスイッチング電圧による電圧ストレスの著しい低減（例えば、特に１．１ＶＤＣまで低減されたピークスイッチング電圧による、２５％低減）、抵抗負荷独立ＺＶＳ動作、及び／又は入力リップル電流のフィルタリングの低減等の特性を有する種類の設計を使用する。他の様態及び実施例は、１つ以上の上記特性を維持し、また、達成可能なドレイン効率を改善させつつ変換回路の循環電力を低減するように動作することを対象とする。

本開示に係る１つの特定の実施例において、方法は、複数の信号増幅回路段と波形整形回路とを有する方法及び／又は半導体装置を備える。信号増幅回路段は、互いにずれた位相でプッシュプル動作をする第１及び第２の信号増幅回路段を有し、第１及び第２の信号増幅回路段は、それぞれ、第１及び第２のスイッチング回路を備える。波形整形回路は、第１及び第２の回路段のそれぞれに応答して、第１及び第２のスイッチング回路に提供するための電圧信号を整形する。

上記に特徴付けされた実施例に関する１つの特定の実施例において、波形整形回路は、第１及び第２の回路段のシャントチューニングレッグにそれぞれ接続される端部ノードを有する回路経路に沿った回路により実装されてよく、回路経路を流れる直流電流を効果的にブロックする。

上記に特徴付けされた実施例に関する別の特定の実施例において、第１及び第２の回路段は互いに積層され、波形整形回路は、第１及び第２の回路段に接続され、第１及び第２の回路段の動作に起因する高調波に関連する高周波数においてその間を短絡させる。

上記に特徴付けされた実施例に関するさらなる特定の実施例において、第１及び第２の回路段は、それぞれ、第１及び第２の回路段の各スイッチング回路に電流を流すスイッチ駆動分岐、及び波形整形回路を介して第１及び第２の回路段の他方に電力を結合させる別の分岐を有するインピーダンス経路と、負荷回路に結合する出力ポートと、を備えてよい。

さらなる特定の実施例において、第１の回路段の出力ポートは、第１のＬＣベース回路を介して第１のスイッチング回路に結合されてよく、第２の回路段の出力ポートは、第１のＬＣベースインピーダンス回路を補完する第２のＬＣベース回路を介して、第２のスイッチング回路に結合されてよい。また、第１のＬＣベース回路及び第２のＬＣベース回路は、負荷回路に結合して直列ＲＬＣベース回路を形成してよく、ＲＬＣベース回路に対する負荷回路抵抗寄与は、負荷回路により支配される。

上記の説明は、本開示の様態、実施形態、又は全ての実装例を説明することを意図しない。以下の様々な実施形態の図面及び詳細な説明も、例示を目的とするものである。

それぞれ本開示に係る実験例を含む様々な実施形態の例は、付される図面に関連して、以下の詳細な説明を考慮して完全に理解され得る。

図１は、本開示の実施例に係る、電流給電スイッチ回路及びプッシュプル波形整形回路を備える増幅器ベースの装置のブロック図である。

図２は、本開示の実施例に係る、電流給電スイッチ回路及び複数のプッシュプル波形整形回路を備える増幅器ベースの装置（又は回路）の別のブロック図である。

図３～５は、それぞれ、本開示のさらなる実施例に係る、電流給電スイッチ回路及び複数のプッシュプル波形整形回路を備える増幅器ベースの装置の他のブロック図であり、図３は、負荷結合ネットワークにおいて結合されるスイッチからの出力を示し、図４は、１／４伝送線を加えた図３と同様の図であり、図５は、複数の電流給電スイッチの組み込み方法を示す。

図６は、本開示の実施例に係る、増幅器ベースの装置を構築するための１つ以上の具体的な方法を示す概略図である。

図７Ａ、７Ｂ、７Ｃ、及び７Ｄは、それぞれ、本開示の実施形態の例（実験例／概念実証例）に関連する、２０Ｖ_ＤＣ、５０Ｖ_ＤＣｖ、７０Ｖ_ＤＣ、及び１００Ｖ_ＤＣを含む様々な直流源電圧用のドレイン－ソース間電圧波形を示すグラフである。

図８は、本開示の実施形態の例（実験例／概念実証例）に関連する、効率対入力電圧のプロットを示すグラフである。

図９Ａ及びＢは、それぞれ、本開示の実施形態の例（実験例／概念実証例）に関連し、例示的な様態に係る、異なる又は可変の抵抗負荷下における増幅器ベースの装置の例により示されるドレイン電圧及び出力電流波形を示すグラフである。

図１０は、本開示の実施形態の例（実験例／概念実証例）に関連し、例示的な様態に係る、増幅器ベースの装置の例の効率対出力電力のプロットを示すグラフである。

本明細書において説明される様々な実施形態には変形や代替が可能であり、その様態は図面に例としてしめされ、詳細に説明される。しかしながら、その意図は本開示を記載された特定の実施形態に限定するものではないことが理解される。むしろその意図は、特許請求の範囲に画定される様態を含む本開示の範囲内の全ての変更例、均等例、及び代替例を含む。加えて、本出願を通して使用される「例」の用語は、説明のためのみのものであり、限定するものではない。

本開示の様態は、著しく低減された電圧ストレス、抵抗負荷に依存しないＺＶＳ動作、入力リップル電流用のフィルタリングの低減、著しく低減された循環エネルギー、及び／又は改善されたドレイン効率の観点において、高効率及び高性能特性を示す電力変換／増幅トポロジーにより少なくとも一部特徴付けられる装置を含む、様々な異なる種類の装置、システム、及び方法に適用できると信じられる。本開示は必ずしもそのような様態に限定されないが、以下の説明における特定の実施例の理解は、当該特定の文脈による説明により理解であり得る。

従って、以下の説明において、本明細書に示される特定の実施例を説明する様々な特定の詳細例が提示される。しかしながら、１つ以上の他の実施例及び／又はこれらの実施例の変更例が以下の全ての特定の詳細例に依らず実施可能である点、当業者にとって明らかである。他の例において、既知の特徴は、本明細書の実施例の説明を曖昧にしないために、詳細に説明されない。説明を容易にするため、同一の要素又は同一の要素の追加例を指すために、異なる図において同一の記号及び／又は参照番号が使用され得る。また、いくつかの場合において様態及び特徴は個別の図により説明され得るが、１つの図又は実施形態の特徴は、その組み合わせが明確の示されていない又は組み合わせとして明確に説明されていないとしても、別の図又は実施形態の特徴と組み合わせることが可能な点が理解される。

本開示の例示的な様態は、複数の信号増幅回路段と波形整形回路とを有する半導体装置の使用により上記の特性を示す、電力変換／増幅を含む方法及び回路ベースの装置に関する。信号増幅回路は、プッシュプル動作を介して互いに位相がずれる第１及び第２の信号増幅回路段を有し、第１及び第２の信号増幅回路段は、それぞれ、第１及び第２のスイッチング回路を備える。波形整形回路は、第１及び第２の回路段のそれぞれに応答して、第１及び第２のスイッチング回路に提供するための電圧信号を整形する。

また、本開示によれば、特定の他の様態は、上記の回路の１つ以上の様態を含み、さらに、より具体的な例において、第１及び第２の回路段のエネルギーの間で相互作用し及び／又は第１及び第２の回路段のエネルギーを相互結合し、それによりこれらの段が第１及び第２の回路段の各端子を介して負荷を駆動できるように配置される波形整形回路を備える装置（例えば、システム、アセンブリ、及び／又は装置）の方法を対象とする。加えて、第１及び第２の回路段の１つ又はそれぞれは、インピーダンス経路の一部としてシングルエンドインバータ回路をさらに備えてよい。特定の関連する実装例において、さらなる特定の様態及び実施例は、互いにずれた位相（例えば、約１８０度）で動作するように構成される第１及び第２の回路段と、波形整形回路の対向する各端子において回路段を容量結合するような静電容量を示すキャパシタ又は回路を介して実装される波形整形回路と、を備え、波形整形回路は、第１及び第２の回路段の各端子を介して負荷を駆動し、各段のスイッチの間で及び／又はそれらにわたり結合する信号を整形し、効率最適化を行うように構成されてよい。さらなる他の関連する特定の例において、そのような実施形態は、循環エネルギー、電力消費若しくは電力ロス、並びに／若しくは入力ＥＭＩ及び電位振動の少なくとも１つ又は任意の組み合わせを増幅器について最小化又は最適化するために設定されるインダクタンス値を有する誘導要素／又は回路を備える第１及び第２の回路段をそれぞれ含む。

本開示に係るさらなる特定の具体的な実装例において、第１及び第２の回路段は、それぞれ、シングルエンドインバータ回路であってよい。当該アプローチを用いて、各シングルエンドインバータ回路は、上部ノードにおいて相互接続される第１及び第２のインピーダンス経路を有してよく、第１のインピーダンス経路は、シングルエンドインバータ回路用のスイッチング回路の上部端子を駆動する信号のためのインダクタンス値に関連付けられる第１の誘導回路を備え、第２のインピーダンス経路は、シングルエンドインバータ回路用のスイッチング回路の下部端子を駆動する信号のためのインダクタンス値に関連付けられる第２の誘導回路を備える。

上記の様態と一致して、そのように製造された装置又はそのような製造方法は、（優先権が主張される）２０２０年３月１２日に出願された米国仮特許出願番号６２／９８８,７４５（ＳＴＦＤ．４１９Ｐ１）が示し、請求する様態を含んでよい。許容される限り、かかる主題は、概してその全体が参照として、また（実験例及び／又はより詳細な実施形態等の）さらなる様態及び実施例が捕捉及び／又は明確化に有用であり得る範囲で、組み込まれる。そのような装置及び／又は方法は、互いに相対的に設定される特定の第１及び第２のインダクタンス値にそれぞれ関連付けされる第１及び第２のインピーダンス経路を備えるインバータ回路を使用することにより、１つ以上の上記の特性に効果を与えるために使用される。例えば、性能及び効率を高めるために、第１の誘導回路は第２のインダクタンス値より大きくてよい（例えば、少なくとも２倍、又は２倍）ことが発見され、別の実施例においては、第１の誘導回路は、他の値分（例えば、１．５倍、２．５倍、及び１．４～３倍より大きい）、第２のインダクタンス値より大きくてよいことが発見された。別の例において、これらのインダクタンス値の相対的な差（又は比）は、上記の相対的な差のうちの１つから増やす及び減らし、例えば循環エネルギー、電力消費若しくは電力ロス、並びに／若しくは入力ＥＭＩ及び電位振動等の増幅性能パラメータの向上（例えば、最小化又は最適化）に基づいてモニタリングすることにより設定されてよい。特定の例について、この種類の方法及び／又は回路（又は要素値）の選択は、本開示の一部として企図される。

本開示に係る様々な別の特定の実施例において、上記の回路の様態は、医療ＭＲＩ（核磁気共鳴画像法）機器及びシステム、車内通信システム（例えば、自動車、電気自動車、航空機、及び／又は電車）、及び工業又は他の環境等において部品（例えば、ロボット、携帯センサ／カメラ）を組み立てる直流機械等の画像回路の一部に不可欠であってよい。

上記の回路及び／又は当該回路の特性と一致して、図１及び２は、積層され、互いにずれた位相で動作してプッシュプル動作を行う第１及び第２の回路段を使用し、電流を第１及び第２の回路段の（周波数依存の）インピーダンス経路を介して（図１において個別に示されていない複数のスイッチを有する）スイッチング回路に、第１及び第２の回路段の動作に応答して提供することにより、電力増幅を実現可能な装置の例をブロック図で示す。周波数依存のインピーダンス構成に関連して、特定のＦＥＴベースの実装例において各ＦＥＴ（電解効果トランジスタ）のドレインノードにみられるインピーダンスである、スイッチの出力におけるＬＣインピーダンスを調製する回路を使用して、（準）方形電圧波形を整形してよい。これは、例えば、インピーダンス影響回路（例えば、容量性（“Ｃ”）、誘導性（“Ｌ”）、及び／又は抵抗性（“Ｒ”）回路）を使用して、例えば２ｆｓの偶数高調波周波数において短いインピーダンスを生成して電圧波形を整形することにより達成可能であり、ここでｆｓは理想正弦波の基本周波数である。このような実施例において、そのような（準）方形電圧波形は、（準）方形電圧波形の角をさらに平滑化（又はエッジテーパ）するコンデンサ又は容量ベースの回路、最初に（準）方形電圧波形から中間（準）三角波形を生成し、次に（準）三角波形をより正弦波的な波形に変換するＲＣベースの回路、直列ＲＣ等の積分回路、直列ＲＬ等の微分回路、より複雑及び／又は能動／ＦＥＴベースの回路（例えば、（準）方形電圧波形のサンプルに基づいて所望のより正弦波的な波形を再生成するエッジベース又はタイムトリガー制限信号発生器及びサンプル―量子化調整回路）の（１つ以上が組み合わされてもよい）等の例を含む様々な方法により、より正弦波的な波形に変換されてよい。１つの特定の実施例において、１つ以上の上記の波形整形回路は、それぞれ、少なくとも１つの選択された共振周波数を分流させるスイッチング回路のシャントチューニングレッグと共に用いられ、波形整形回路は、シャントチューニングレッグにそれぞれ接続される端部ノードを有する回路経路に沿った回路を備え、回路経路を流れる直流電流を効果的にブロックする。

より具体的には、図１及び２は、それぞれ、ＲＦ（高周波）ドライバ及び入力源としての直流電源を含む様々な回路又は回路ブロックと、その出力又は出力近傍の負荷（回路）ネットワークとＲＦ負荷と、を備える増幅装置を図示する。さらに図１及び２は、電流給電スイッチ回路の間の信号相互作用を含む信号修正のために波形整形回路を含む。図２は、例えば、図２の電流給電スイッチ回路が専用に定義された第１及び第２のスイッチを介して、また、プッシュプル波形整形回路が第１及び第２のスイッチの間の信号相互作用に影響を与えるように実装及び図示されている点で図１と異なる。電流給電スイッチ回路を実装するために２つ以上の当該スイッチが用いられ得る点がさらに理解され議論され得る。

図１及び２の両方に対する理解のために図２を代表例として使用すると、上部電圧供給レール及び下部電圧供給レールに沿って電力を給電する直流源が図２の左側に示される。また、図２は、積層され、互いにずれた位相で動作してプッシュプル動作を行う第１及び第２の回路段（電流給電スイッチ１及び２）を示す。これらの段のそれぞれは、スイッチング回路（図２に不図示）を備えてよく、さらにスイッチング回路を駆動するインピーダンス経路を備えてよい。スイッチング回路は、電界効果トランジスタ（例えば、“ＦＥＴベースの”回路）に基づく又はそれを用いていてよい。波形整形回路（１つの実装例において、例えば、コンデンサ）は、第１及び第２の回路段のそれぞれに応答して、スイッチング回路に供給するための電流信号を整形するために使用される。異なる実施形態において、図２の増幅器は、負荷回路（例えば、増幅器により駆動される装置）を備えてよい、及び／又は増幅回路の出力ノードのおいて直接接続される特定の抵抗（又はインピーダンス）を有するより従来型の負荷、無線結合されてよいＲＦ型の負荷、又はインピーダンス整合をある程度影響を与え得るより複雑な回路及び／並びに上記の第１及び第２の回路段から、第１、第２、及び第３の回路段等から複数のスイッチング回路から出力された信号を結合する回路であり得る負荷ネットワークに（例えば無線、有線、又はその組み合わせで）エネルギーを結合するために用いられてよい。

図３～５は、それぞれ、本開示のさらなる実施例に係る、複数の電流給電スイッチ回路及びプッシュプル波形整形回路を備える増幅器ベースの装置の他のブロック図である。図３は、負荷結合ネットワークにおいて結合されるスイッチからの出力を示す。図３～５の各装置の適用例は互いに被っていてよいが、図３の実施例は、プラズマドライブ、核磁気共鳴画像システム、無線電力伝送システム、及び／又は超音波振動子ドライバを含む特定に実施例に関連して使用されるように選択されてよい。

図４は、本開示に係り、実施形態の例において有用であり得る１／４波長伝送線を加えた図３と同様の図であり、特定の選択された（また、著しく高いスイッチング周波数用の）長さの伝送線を使用する増幅器ベースの装置は、波形整形に影響を与えるネットワークとして使用される。図４の伝送線の例は、携帯電話、Ｗｉ－Ｆｉルータ、及び核磁気共鳴スペクトル法における高周波伝送を含む実施形態の例に関連して使用するために選択されてよい。

図５は、複数の電流給電スイッチをどのように積層して組み込むかを示す。かかる実施例において、電力増幅システム／装置全体は、ＦＥＴの定格よりもかなり高い（例えば、少なくとも１０％高く、いくつかの場合では、少なくとも１桁高い）直流入力電圧をインターフェースすることができる。図５の実施例は、高電圧直流（ＨＶＤＣ）伝送及び風力タービンシステムを含む実施形態の例に関連して使用するために選択されてよい。

上記において説明又は図示されたアプローチに関して、図６は、本開示に従って電力増幅が実現され得るさらに別の実施例を示す、より具体的に説明される図である（その類似／関連様態は基礎となる米国仮特許出願の付録Ａの図１３に関連して説明される）。そのような回路において、積層（又は多層）構造を使用することにより、また、短いインピーダンス経路を通して（例えば、図６に示されるインダクタを介して）電圧波形を積極的に整形することにより、スイッチ電圧は、このような増幅器におけるストレスを低減することができる。図６に示されるこの例において、２つの積層単相増幅器は、インターリーブ方式で動作する。このような図に示される増幅器ベースの装置は、さらに、積層（又は多層）スイッチの上の１つのＦＥＴのゲートノード及びソースノードに結合され、動作中はソースノードが一定の電圧に設定されるように構成されたＲＦドライバを含む。

特定の別の実施例において、開示される種類の増幅装置は、負荷ネットワーク（又は、Ｌｓが図６の右側にある、直列２ＲＬを備えるネットワーク）とＲＦ負荷との間が無線接続されるシステムを提供する又はその一部である。このような無線充電回路は、電話、ノートパソコン、時計、テレビ、電気自動車等用のもの又はそれらの一部であってよい。

さらなる特定に実施例において、開示される種類の増幅装置は、負荷への（有線）出力結合があるシステムを提供する又はその一部である。その例は、プラズマ負荷、ＭＲＩ共振器、携帯電話又は基地局用のアンテナ、変換絶縁直流―直流変換器、その他であるが、これらに限定されない。

以下の「プッシュプル」の説明は、図６の回路の例において動作する２つの位相に対するよりよい理解への一助となる。典型的に、プッシュプル増幅器は、２つの同一の増幅器直流入力を並列に接続し、交流負荷をスイッチノード間で差動的に接続する。２つの増幅器を１８０度ずらして動作させることにより、直流入力電流リップルは、著しく低減し、スイッチング周波数の２倍にシフトする。対称差動モードインピーダンスＺＤ／２及びコモンモードコンダクタンスＹＣから成るＴネットワークにおいて、プッシュプル増幅器について偶数及び奇数高調波で異なるインピーダンスが生成される。プッシュプル増幅器において、ドレイン電圧波形は、０．５Ｔｓ離れたスイッチングサイクルの半分だけシフトすることがあり、これは、ｖ_ＤＳ２（ｔ）＝ｖ_ＤＳ１（ωＳ（ｔ－０．５Ｔｓ）），ωｓ＝２πｆｓとして表すことができ、ここで、ｆｓ及びＴｓは、それぞれ、スイッチを駆動する信号のスイッチング周波数及び周期である。

本発明に関連して本明細書に開示される回路の種類の分析のため、電圧波形を異なる高調波成分に分解可能であり、それにより以下の関係が表される。

このタイムシフトにより、高調波成分ｖ_ＤＳ１（ｔ）及びｖ_ＤＳ２（ｔ）間に異なる位相シフトが発生する。（２ｋ＋１）ｆＳの周波数における奇数高調波について、位相シフトは、（２ｋ＋１）π度、ｋ＝０，１，２．．．である。対称性により、２つのドレインノードの中間点は、ゼロ電位及び奇数高調波の仮想グランドにクランプされる。各ＭＯＳＦＥＴに見られる実効インピーダンスは、（２ｋ＋１）π度、ｋ＝０，１，２．．．の周波数においてＺＤ／２だけである。逆に、２ｋｆＳの各周波数における偶数高調波について、２つのドレインノード間の位相シフトは、２ｋπ、ｋ＝１，２．．．である。その結果、偶数モードの高調波電圧は常に同位相であり、中間点は各ドレインノードで同電位となる。中間点は、偶数高調波に対して仮想オープン回路となる。実質的に、コモンモードコンダクタンスＹＣは、２つに分割されて、それぞれ別々に接続することができる。２ｆｓ，ｋ＝１，２．．．の偶数高調波周波数において、各ＭＯＳＦＥＴに見られる実効インピーダンスは、ＹＣ／２と直列ＺＤ／２である。従って、同じＴネットワークは、偶数及び奇数高調波周波数において、スイッチのドレインノードにわたって異なるインピーダンスを生成する。

２ｆ_ｓにおいて短いインピーダンスを生成して電圧波形を積極的に整形することにより、かかる増幅器におけるスイッチ電圧ストレスを２．１Ｖ_ＤＣの周辺まで低減することができ、これは、Ｅ級インバータに知られる３．６Ｖ_ＤＣの場合と比べてかなり小さい。この電圧ストレスをさらに低減する１つの方法は、図６に示されるような積層構造を用いることである。スイッチコンデンサ変換器において知られる直列積層又は多層構造すれば、より良好な性能指標を有する低電圧定格の半導体装置の使用が可能となる。

図６は、本開示の様態に係る、２つの積層単相増幅器を使用するプッシュプルＴネットワーク（ＰＰＴ）構造を含む。Ｃ_ｉｎ１及びＣ_ｉｎ２は直列接続され、各コンデンサは０．５ＶＤＣの直流電圧を有する。２相は依然としてインターリーブで動作する。Ｃ_ｉｎ１及びＣ_ｉｎ２の直流電圧は、Ｃ_ｉｎ１及びＣ_ｉｎ２が大きい値で、小さな交流インピーダンスを有する限り、０．５ＶＤＣで自己バランスする。交流で非積層の場合と同じＴネットワークを達成するために、２つのシャントチューニングレッグの間に直流ブロックコンデンサＣ_Ｂを挿入する。Ｃ_Ｂは０．５ＶＤＣの直流電圧に耐え、高周波数において実施的に短インピーダンスである。Ｃ_ｉｎ２も高周波数において短インピーダンスであるため、Ｃ_２ａ及びＣ_２ｂは交流において実質的に並列である。プッシュプル増幅器に関連して上記に説明した設計分析は、有効入力電圧が０．５ＶＤＣである限り、本開示に示される直流積層ＰＰＴ変換器の種類の例にも適用可能される。

図６の入力直列積層ＰＰＴ増幅器は、高電圧高周波数ＲＦ増幅を必要とする適用において複数の利点をもたらす。第１に、Ｓ_１及びＳ_２（スイッチ１及び２）のピーク電圧ストレスが１．０５ＶＤＣまで低減され、これは非積層型の設計における２．１Ｖ_ＤＣ、Ｅ級型の設計における３，６Ｖ_ＤＣと比較してかなり低い。電圧ストレスがより低いと、より良好な性能指標を備える装置を利用可能となり、装置の導電ロスを低減することができる。周知の通り、高電圧シリコンパワーＭＯＳＦＥＴの単位面積当たりのオン抵抗は降伏電圧ＶＢＶの約２．５乗に比例する。

電力が一定で電圧が半分である場合、導電ロスは、

となる。

同じ装置で電圧ストレスが半分である場合、導電ロスは３０％減少する。

図６の直列積層回路は、ＺＶＳ及びＺＤＳ動作を備えるＤ級増幅器に関連付けされる既存の回路及び波形と比較される。フローティング信号により駆動される必要のある２相駆動スイッチ（又は増幅器）のＤ級増幅器の上部は、高電圧高周波数状態では実装が困難であり得る。このコモンモード要件により、Ｄ級増幅器が達成可能な最大周波数及び／又は電力はしばしば制限される。本開示に係る直列積層ＰＰＴ増幅器は、直流レベルシフトされたゲート信号のみを必要するため、高電圧高周波数ＲＦ増幅のためのより実行可能な設計の選択肢となり得る。また、ハーフブリッジベースのＤ級増幅器と比較して、直列積層ＰＰＴΦ２変換器は同じピーク電圧ストレスを有する。この直列積層ＰＰＴΦ２変換器も２つのスイッチを用いるが、上部スイッチＳ１は直流レベルシフトされたゲート信号にのみ駆動されていればよい。

さらに、本開示に係る直列積層ＰＰＴ増幅器は、Ｄ級増幅器と比較してより高いゲインを直流入力から交流出力に提供できる。本開示に係る直列積層ＰＰＴ増幅器は０．５×２．４３＝１．２１５の直流－交流ゲインを有し、Ｄ級回路は２／π＝０．６４の最大直流－交流ゲインを有する。

図６直列積層回路について、入力電流リップルは非自明であり、Ｌ_１ａ及びＬ_１ｂのインダクタンス及びＣ_ｉｎ１／Ｃ_ｉｎ２の比に依存する。直列積層ＰＰＴΦ２増幅器の入力インダクタンスを選択する時、Ｌ_１がＬ_１＝ｋＬ_２に正規化され、次に、入力電流リップルΔ_ｉＤＣが、

の時、最小化され、ここで、Ｌ_１はＬ_１ａ及びＬ_１ｂのインダクタンスであり、Ｌ_２はＬ_２ａ及びＬ_２ｂのインダクタンスであり、ｎ＝Ｃ_ｉｎ２Ｃ_ｉｎ１と定義される。

その一部が以下に説明される様々な実験例は、上記に特徴付けられる様態、構造、及び方法が高効率高電力回路の利益を受ける、限定されない様々な回路ベースの装置を含む半導体回路及び装置を形成するための１つ以上の半導体装置に使用されてよいことを示す。以下の実験例は、本開示の特定に様態に対するよりよい理解を容易にするための非限定的な例として提示される。

図７Ａ、７Ｂ、７Ｃ、及び７Ｄは、それぞれ、本開示の様態に係る、２０Ｖ_ＤＣ、５０Ｖ_ＤＣｖ、７０Ｖ_ＤＣ、及び１００Ｖ_ＤＣを含む様々な直流源電圧用のドレイン－ソース間電圧波形を示すグラフである。より具体的には、これらのグラフは、図１、２、及び６に関連するような上記の種類のプッシュプル増幅器の設計に従って実装された増幅器ベースの機器の例における２つのＭＯＳＦＥＴにわたるドレイン電圧のオシロスコープ波形を示す。例えば、本開示の様態と一致する、実験的／概念実証的なプロトタイプにおいて、設計仕様は、１００ボルトの入力電圧ＶＤＣ、６．７８メガヘルツの周波数ｆｓ、及び３２０ワットの出力電力Ｐ_ｏを備える。

本開示の例に係る直列積層入力を備える図１、２、及び６等のような設計について、有効入力電圧は０．５Ｖ_ＤＣ（５０Ｖ）であってよく、そのようなプッシュプル回路について、合計入力電力は２Ｐ_ＤＣであってよい。１００％の直流―交流効率を理想と考えた時、ＰＤＣは１６０Ｗである。位相当たり求められる負荷抵抗は、ＲＬ＝０．７４×５０^２／１６０Ω＝１１．６Ωとして算出され得る。図６に関連して示されるこのようなプロトタイプの例におけるより詳細な実装例について、全ての成分の算出される値は、以下の成分計算式：ＲＬ＝０．７４（Ｖ^２ _ＤＣ／Ｐ_ＤＣ）；α＝０．１３×２π＝０．８１６８ｒａｄｓ；Ｌ２＝０．９４（ＲＬ／ωＳ）；Ｃ２＝１／４ωｓ^２Ｌ_２；Ｃ１＝０．６１／ωｓＲＬである。導出の間に近似がなされてもよく、例えば、上記の式を使用して算出された成分値は、直接ＺＶＤＳ動作を保証しないが、一般に、スイッチＳ１及びＳ２のＺＶＳ動作を保証する。Ｃ１の値は、ＺＶＤＳ動作を達成するためにわずかに変更されてよく、Ｌ２を大きくすると誘導電流ｉ_ｏｄｄが小さくなり、これにより、ＺＶＤＳ動作の達成が困難となる。一方、Ｌ２が増加すると、循環エネルギー及び導電ロスが低減される。同様に、Ｃ１が小さいとＺＶＳ動作になる傾向があるが、オフ時のスイッチの電圧リンギングが大きくなる。

入手可能な最も高電力のＲＦ抵抗は５０Ω又は１００Ωの値を有するが、複数のＲＦ抵抗器を並列に配置することで２５Ωが実現できるため、便宜上、総負荷抵抗を２３．２Ωではなく２５Ωとする。この実施例において、入力インダクタＬ１をＬ２の５倍として選択し、上記の入力リップル電流を最小化するための関係を使用すると、Ｃｉｎ２はＣｉｎ１の約９．６倍となる。負荷回路の品質係数Ｑｓを１．８５とすることで、Ｌｓ及びＣｓの値を算出できる。このような詳細な実装例（例えば、記載されるプロトタイプの例）における算出された全成分の値は、上記の成分計算式を使用することにより取得できる。例として、このようなプロトタイプにおける成分及び／又は値は以下のようであり得る。

本開示によれば、係るプロトタイプの例の試験において、負荷抵抗は一定であり、入力電圧は変化した。さらに、０～１００Ｖにわたる入力電圧の範囲において、Ｃｉｎ１及びＣｉｎ２の直流電圧は０．５ＶＤＣで安定した。起動時の過渡電圧を補助するため、表面実装抵抗Ｒ２０１０がＣｉｎ１及びＣｉｎ２の両方に追加された。どちらの抵抗も４００ｋΩであり、直流電圧分圧比は０．５である。低入力電圧（＜６０Ｖ）において、Ｓ１及びＳ２は、Ｃｏｓｓの非線形性に起因して部分的なＺＶＳしか達成できず、実効Ｃｏｓｓはより低い印加電圧で増加する。高い電圧（≧６０Ｖ）において、Ｓ１及びＳ２は完全なＺＶＳを達成する。同様に、この非線形性により、Ｃｏｓｓは、高電圧下でバイアスされたものと比較して、バイアス電圧がゼロになるにつれて桁が大きくなり、それにより、図７Ｃ及び７Ｄに示されるように、Ｓ１及びＳ２は、ＺＤＳ動作に近い動作を行う。

この種類の設計プロトタイプの熱条件を評価する際、フルパワーにおける定常動作の熱画像を取得する。ＦＬＩＲ Ａ６５５ｓｃ等のサーモグラフィを使用し、この種類の設計プロトタイプは、熱定常状態におけるＭＯＳＦＥＴの場合の最大温度が４１．７℃であり、ＭＯＳＦＥＴの平均ケース温度が３８度であることが示された。

図８は、本開示の様態を強調する増幅器ベースの装置の例に関連する、効率対入力電圧のプロットを示すグラフである。例えば、本開示の様態と一致する上記の種類のプロトタイプの例（実験例／概念実証例）を再び使用し、ドレイン効率曲線は、全入力電圧範囲にわたって平坦であり、９６％超である。ＭＯＳＦＥＴに並列の６３０ｐＦセラミックコンデンサを外付けすると、接合容量Ｃｏｓｓの非線形性が緩和され、ドレイン効率曲線を平坦化される。この平坦な効率は、エンベロープトラッキング電力増幅器のような振幅変調を用いる適用例に有利である。ＳｉＭＯＳＦＥＴのゲート駆動ロスを含めても、３０ＶＤＣ～１００ＶＤＣで９０％以上の総効率が維持され、これは、２５Ｗ～３１２Ｗの出力電力に相当する。プロトタイプのピーク効率は、１００Ｖ入力及び３１２Ｗ出力において９５．７％である。

図９Ａ及び９Ｂは、それぞれ、異なる又は可変の抵抗負荷下における増幅器ベースの装置の例により示されるドレイン電圧及び出力電流波形を示すグラフである。例えば、本開示の様態と一致する上記の種類のプロトタイプの例（実験例／概念実証例）を再び使用し、負荷に依存しない動作を検証するために、プロトタイプを可変出力電力下で試験することができる。入力電圧を１００Ｖで一定に維持しつつ、負荷抵抗を変化させることで、プロトタイプを２５％、５０％、７５％、及び１００％で試験した。図９Ａ及び９Ｂは、ドレイン電圧及び出力電流のオシロスコープ波形である。スイッチ電圧ｖＤＳ１（ｔ）は、ほとんど変わらずＺＶＳ動作を示し、負荷電流ｉｏ（ｔ）は４回変化した。（ほぼ重なっているプロットを示す）図９Ａ及び９Ｂの測定された波形は、この種類の増幅器設計が出力電力を公称値の１００％、６０％、及び２０％として負荷抵抗を変化させて試験するシミュレーション（例えば、ＬＴＳＰＩＣＥ）で得られた波形とよく一致する。電力を変化させた場合、ドレイン―ソース電圧ｖＤＳ（ｔ）は依然としてＺＶＳを維持するが、低負荷レベルではＺＶＤＳ動作が失われる。電力が減少すると、スイッチ電流波形ｉＳ１（ｔ）が下向きにシフトする。低負荷におけるＺＶＤＳ動作の喪失は、スイッチ電流が起動の瞬間にゼロではなく負の値にからである。出力電力ｏ（ｔ）はほとんど変わらないが、出力電流ｉｏ（ｔ）は交渉負荷レベルから負荷２０％まで変化する。

図１０は、本開示の上記の種類の実施例に係る、増幅器ベースの装置の例の効率対出力電力のプロットを示すグラフである。２５％～１００％にわたってドレイン効率は９４．５％超を維持し、総効率は９３％超を維持した（例えば、出力電力を測定するための３０Ｈｚ～７０ＭＨｚ３ｄＢ帯域幅及び＋１／－０％精度を備えるＰｅａｒｓｏｎ２８７８電流プローブを使用）。付加を変化させるために、ＲＦ抵抗器のアレイ及び試験中の負荷の温度を一定に保つための水冷システムが使用されてよい。

このような直列積層プッシュプルＴ型変換器は、既存のＨＦ級ＥＦ及びＥ／Ｆ回路と比較して飛躍的に良好に稼働する。例えば、１．０５倍に正規化された電圧ストレスにより、このプロトタイプは、１００Ｖの入力電圧について低コストの１５０Ｖ ＳｉＭＯＳＦＥＴの使用を可能にし、これは直流入力よりもかなり高い電圧定格を有する半導体装置が必要とされる他の種類のＥＦ級又はＥ／Ｆファミリーのハーモニックチューンドアンプと対照的である。高周波数において、広いバンドギャップ（ＷＢＧ）の出力半導体、例えばＧａＮ（窒化ガリウム）やＳｉＣ（炭化ケイ素）が、ゲート駆動電力が低いために好ましい。この種類の設計の一部としてＴ型ネットワークを使用すると、循環エネルギーは大幅に削減され、高効率の増幅器を容易に実現できる。さらに、この種類の直列積層ＰＰＴ増幅器の設計は、上記のような低コストのＳｉ装置においても、最高レベルのピーク効率を達成可能である。

従って、様々な異なるプロセス及び装置は、上記の米国仮出願（ＳＴＦＤ．４１９Ｐ１）の様態及び実施例を含む、本開示に関連して開示される様態により有益となり得る。

特定の例として、上記の特徴付けられた図及び説明は、そのような構造及び装置の製造において使用され得る特定の様態（及びいくつかの場合においてその利点）の説明に役立つように提供されることが認識及び理解される。これらの構造及び装置は、各図面及び他の装置に関連して説明される構造及び装置の例を含み、そのように説明された各実施形態は、他の装置により変更される及び／又は他の装置と組み合わされてよい１つ以上の様態を有し、上記に説明される実施例は上記に参照される米国仮出願の付録においても示されている。

また、当業者は、本開示において使用されるような様々な用語を、その通常の意味において認識できる。たとえば、明細書は、実施例を実装するために有用な様態を、層、ブロック、モジュール、装置、システム、ユニット、コントローラ、及び／又は他の回路タイプの図等の用語として又はそれらを使用して説明され得る様々な半導体材料／回路により、説明及び／又は図示してよい。さらに、そのような説明に関連して、「ソース」の用語は、トランジスタ構造の場合、ソース及び／又はドレインを交換可能に指してよい。このような半導体及び／又は半導体性材料（半導体構造の一部を含む）及び回路要素及び他の回路は、他の要素と主に使用されて、特定の実施例が形態又は構造、ステップ、機能、操作、及び動作においてどのように実施され得るかを例示してよい。本明細書において、上／下、左／右、上部／底部、上方／下方等の配置を表す単語は、図面に示されるような要素の相対的な位置を示すために使用されてよいことが理解される。用語は表記上の便宜のためだけに使用され、実際の使用において開示される構造は図面の配置とは異なる配置であってよいことが理解される。従って、用語は限定的に解釈されるべきではない。

上記の説明及び図示に基づいて、当業者は、本明細書に図示及び説明される実施形態お及び実用の例に厳密に従うことなく様々な修正及び変更を様々な実施形態に行うことができる点を容易に認識できる。例えば、図に例示されるような方法は、本明細書の実施形態の１つ以上の様態を保持したまま、様々な順番で実行されるステップを含む、又はそれ以上又はそれ以下のステップを含んでよい。そのような変更は、特許請求の範囲に定義される様態を含む、本開示の様々な様態の真の精神及び範囲から逸脱しない。

Claims (28)

1. プッシュプル動作を介して互いにずれた位相で動作する第１及び第２の回路段と、
   前記第１及び第２の回路段にそれぞれ備わる第１及び第２のスイッチング回路と、
   前記第１及び第２の回路段のそれぞれに応答して、前記第１及び第２のスイッチング回路に提供するための電圧信号を整形する波形整形回路と、
   を備える装置。
2. 前記第１のスイッチング回路の上部端部が通って駆動する第１の誘導インピーダンス経路と、
   前記第２のスイッチング回路の上部端部が通って駆動する第２の誘導インピーダンス経路と、
   をさらに備え、
   前記第１及び第２の回路段は、互いに対して積層される、
   請求項１の装置。
3. 前記第１及び第２の回路段は、それぞれ、少なくとも１つの選択された共振周波数を分流させるシャントチューニングレッグを備え、
   前記波形整形回路は、前記シャントチューニングレッグにそれぞれ接続される端部ノードを有する回路経路に沿った回路を備え、前記回路経路を流れる直流電流を効果的にブロックする、
   請求項１の装置。
4. 前記第１及び第２の回路段は、
   互いに積層され、
   それぞれ、コモン直流電圧源に結合され、前記コモン直流電圧源により印加される直流レベルに依存する実効直流入力電圧を有する、
   請求項１の装置。
5. 前記第１及び第２の回路段は、前記コモン直流電圧源により印加される直流レベルの半分の実効直流入力電圧を有する、請求項４の装置。
6. 前記第１及び第２の回路段は、互いに積層され、
   前記波形整形回路は、前記第１及び第２の回路段に接続され、第１及び第２の回路段の動作を原因とする高調波に関連する高周波数間の短絡に影響を与える、
   請求項１の装置。
7. 前記第１及び第２の回路段は、
   前記第１及び第２の回路段の各前記スイッチング回路に電流を流すスイッチ駆動分岐、及び前記波形整形回路を介して前記第１及び第２の回路段の他方に電力を結合させる別の分岐を有するインピーダンス経路と、
   負荷回路に結合する出力ポートと、
   をそれぞれ備える、請求項１の装置。
8. 前記第１の回路段の出力ポートは、第１のＬＣベース回路を介して前記第１のスイッチング回路に結合されてよく、
   前記第２の回路段の出力ポートは、第１のＬＣベースインピーダンス回路を補完する第２のＬＣベース回路を介して、前記第２のスイッチング回路に結合され、
   前記第１のＬＣベース回路及び前記第２のＬＣベース回路は、負荷回路に結合して直列ＲＬＣベース回路を形成し、
   前記ＲＬＣベース回路に対する負荷回路抵抗寄与は、負荷回路により支配される、
   請求項７の装置。
9. 前記出力ポートは、負荷回路を駆動可能な差動信号を提供する、請求項８の装置。
10. 負荷回路をさらに備え、
    前記第１及び第２の回路段は、それぞれ、前記負荷回路に結合する出力ポートを備える、
    請求項１の装置。
11. 前記スイッチング回路をそのゲート又は制御ノードにおいて駆動する振動子又は周波数信号駆動回路をさらに備え、
    前記スイッチング回路は、別の前記スイッチング回路の位相からずれて動作する、
    請求項１の装置。
12. 前記第１及び第２の回路段の前記スイッチング回路は、それぞれ、互いに約１８０度ずれた位相で動作する、請求項１１の装置。
13. 前記第１及び第２の回路段は、それぞれ、前記第１及び第２の回路段のうちの１つに電流を給電するように構成されるインピーダンス経路の一部として、電界効果トランジスタを含むシングルエンドインバータ回路をさらに備える、請求項１の装置。
14. 前記波形整形回路は、
    前記スイッチング回路に結合する第１の端部と、
    前記第２のスイッチング回路に結合する第２の反対端部と、
    を備える請求項１の装置。
15. 前記第１及び第２の回路段は、それぞれ、第１及び第２のインピーダンス経路に結合され、
    前記第１及び第２のインピーダンス経路は、それぞれ、第１及び第２のインダクタンス値に関連付けされ、
    前記第１のインダクタンス値は、前記第２のインダクタンス値の少なくとも２倍大きく、
    前記第１及び第２の回路段は、第１及び第２のインダクタンス値の機能として特定の性能を示す増幅器を形成する、
    請求項１の装置。
16. 前記第１及び第２のインダクタンス値は、循環エネルギー、電力消費又は電力ロス、及び入力ＥＭＩ及び電位振動の少なくとも１つ又は任意の組み合わせを増幅器について最小化又は最適化するために設定される、請求項１５の装置。
17. 前記第１及び第２の回路段は、それぞれ、第１及び第２のインピーダンス経路に結合され、
    前記第１及び第２のインピーダンス経路は、それぞれ、第１及び第２のインダクタンス値に関連付けされ、
    前記第１のインダクタンス値は、３倍（３ｘ）から５倍（５ｘ）の係数で前記第２のインダクタンス値より大きい、
    請求項１の装置。
18. 前記スイッチング回路の少なくとも１つは、ＧａＮ（窒化ガリウム）ベースの電界効果トランジスタを備える、請求項１の装置。
19. 前記スイッチング回路の少なくとも１つは、両方とも、ＧａＮ（窒化ガリウム）ベースの電界効果トランジスタを備えない、請求項１の装置。
20. 前記第１及び第２の回路段並びに前記波形整形回路は、増幅器の一部であり、
    前記増幅器は、８０％以上、８８％以上、又は９２％以上の電力効率を提供する、
    請求項１の装置。
21. 前記第１及び第２の回路段並びに前記波形整形回路は、増幅器の一部であり、
    前記増幅器は、８０％以上９５％以下の範囲の電力効率を提供する、
    請求項１の装置。
22. 前記第１及び第２の回路段並びに前記波形整形回路は、１メガヘルツ以上の周波数において負荷を無線で駆動する、請求項１の装置。
23. 前記第１及び第２の回路段並びに前記波形整形回路は、約６．７８メガヘルツ又は約６．７８メガヘルツの倍数に相当する周波数において負荷を無線で駆動する、請求項１の装置。
24. 前記第１及び第２のスイッチング回路の少なくとも１つは、電界効果トランジスタ（ＦＥＴ）を備え、
    前記ＦＥＴのソース／ドレインノードは、一定の電圧レベルに設定される。
25. 前記第１及び第２の回路段並びに前記波形整形回路は、負荷を無線で駆動し、
    前記負荷は、生物医学インプラント回路、医療ＭＲＩ（核磁気共鳴画像法）、車両（例えば、自動車、航空機、列車）を動かすための回路、及び部品（例えば、ロボット、携帯センサ／カメラ）を組み立てるための直流動作機械の１つである適用を含む又は含む、請求項１の装置。
26. 第１の回路段及び第２の回路段であって、前記第１の回路段プッシュプル動作を介し、第２の回路段からずれた位相で動作する、第１の回路段及び第２の回路段と、
    前記第１及び第２の回路段に備わる、前記第１及び第２の回路段の他方に対して直列で積層されるフロントエンド電力又は電圧部と、
    前記第１及び第２の回路段のそれぞれに応答して、第１及び第２のスイッチング回路に提供するための電圧信号を整形する波形整形回路と、
    を備える装置。
27. 前記第１の回路段及び第２の回路段の位相はそれぞれインターリーブし、
    各前記フロントエンド電力又は電圧部は、直流電圧動作レベルを設定又は提供し、
    前記直流電圧動作レベルは、ほぼ同じである、
    請求項１の装置。
28. 第１及び第２のスイッチング回路をそれぞれ含む第１及び第２の信号増幅回路段を、プッシュプル動作を介して、互いにずれた位相で動作させ、
    波形整形回路が、前記第１及び第２の回路段のそれぞれに応答して、前記第１及び第２のスイッチング回路に提供するための電圧信号を整形する、
    方法。
    
    

Images