JP2023517503A - 量子ビット・アプリケーションのための全半導体ジョセフソン接合デバイス - Google Patents
量子ビット・アプリケーションのための全半導体ジョセフソン接合デバイス Download PDFInfo
- Publication number
- JP2023517503A JP2023517503A JP2022549650A JP2022549650A JP2023517503A JP 2023517503 A JP2023517503 A JP 2023517503A JP 2022549650 A JP2022549650 A JP 2022549650A JP 2022549650 A JP2022549650 A JP 2022549650A JP 2023517503 A JP2023517503 A JP 2023517503A
- Authority
- JP
- Japan
- Prior art keywords
- superconducting
- region
- regions
- crystalline
- mechanical device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/80—Constructional details
- H10N60/85—Superconducting active materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0912—Manufacture or treatment of Josephson-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
- H10N60/12—Josephson-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本発明の一実施形態によれば、量子機械的デバイスがモノリシック結晶構造を含む。モノリシック結晶構造は、第1の超伝導領域を設けるようにドープされた第1の領域と、第2の超伝導領域を設けるようにドープされた第2の領域とを含み、第2の超伝導領域は、非ドープ結晶領域によって第1の超伝導領域から分離される。第1および第2の超伝導領域ならびに非ドープ結晶領域がジョセフソン接合を形成する。
Description
ここで特許請求される本発明の実施形態は、量子機械的デバイスに関し、より詳細には、量子ビット・アプリケーションのための全半導体ジョセフソン接合デバイスに関する。
ジョセフソン接合量子ビットのコヒーレンス時間は一般に短く、恐らくは処理ステップの数および欠陥のある材料の使用に関係付けられる。たとえば、ジョセフソン接合誘電体を形成するために酸化アルミニウムが一般に使用される。しかしながら、酸化アルミニウムは、ジョセフソン接合量子ビットに結合し得るオープン構造を有することが知られており、量子ビット・コヒーレンス時間が減少する。ジョセフソン接合デバイスでのコヒーレンス時間を改善するための材料および方法が求められている。
本発明の一実施形態によれば、量子機械的デバイスはモノリシック結晶構造を含む。モノリシック結晶構造は、第1の超伝導領域を設けるようにドープされた第1の領域と、第2の超伝導領域を設けるようにドープされた第2の領域とを含み、第2の超伝導領域は、非ドープ結晶領域によって第1の超伝導領域から分離される。第1および第2の超伝導領域ならびに非ドープ結晶領域がジョセフソン接合を形成する。
本発明の一実施形態によれば、量子機械的デバイスを製造する方法は、結晶性基板を設けることと、結晶性基板の第1および第2の領域をドープして、第1および第2の超伝導領域を形成すると共に、第1の超伝導領域と第2の超伝導領域との間の領域を非ドープ結晶領域として確保することとを含む。第1および第2の超伝導領域ならびに非ドープ結晶領域がジョセフソン接合を形成する。
本発明の一実施形態によれば、量子機械的デバイスを製造する方法は、結晶性基板を設けることと、結晶性基板の第1および第2の領域にドーパントを注入することとを含み、第1および第2の領域が非ドープ結晶領域によって分離される。この方法は、第1および第2の領域をアニーリングして、第1および第2の超伝導領域を形成することを含む。アニーリングは、ドーパントを非ドープ結晶領域内に横方向に向かわせて、導電領域を形成することを含む。第1および第2の超伝導領域ならびに導電領域がジョセフソン接合を形成する。
図1Aおよび1Bは、本発明の一実施形態による量子機械的デバイス100の平面視および断面視の概略図である。量子機械的デバイス100はモノリシック結晶構造102を含む。モノリシック結晶構造102は、第1の超伝導領域104を設けるようにドープされた第1の領域と、第2の超伝導領域106を設けるようにドープされた第2の領域とを含む。第2の超伝導領域106は、非ドープ結晶領域108によって第1の超伝導領域104から分離される。第1の超伝導領域104および第2の超伝導領域106ならびに非ドープ結晶領域108がジョセフソン接合を形成する。
図1Cは、第1の超伝導領域104、非ドープ結晶領域108、および第2の超伝導領域106にわたる横方向ドーパント濃度プロファイルの概略図である。濃度レベル113は、ドーパント-半導体合金が超伝導性となるドーパント濃度である。Si:Bでは、このレベルは約2原子百分率(at.%)、または同等には1e21cm-3以上である。濃度レベル114は、ドープされた半導体が低温で永続的な金属型の導電率を示すドーパント濃度である。Si:Bでは、このレベルは約0.008at.%、または同等には4e18cm-3以上である。「低温」という用語は、量子機械的デバイス100の動作温度を指すことがある。
層104と層108との間の遷移界面領域は、ドーパント濃度がそれぞれ濃度レベル113および114を横切る、104’および108’と符号が付けられた2つの境界を有する。境界104’の左側に位置する領域104は、低温で超伝導性である。境界108’の右側に位置する領域108は、低温で絶縁性である。境界104’と境界108’との間の領域は、低温で導電性のままであり、有限の導電率を有する。同様に、遷移界面領域が層108と層106との間に存在し、ドーパント濃度がそれぞれ濃度レベル113および114を横切る、108’’および106’と符号が付けられた2つの境界を有する。境界106’の右側に位置する領域106は、低温で超伝導性である。境界108’’と境界106’との間の領域は、低温で導電性のままであり、有限の導電率を有する。
層104と層108の間、および層108と層106との間の遷移界面領域は、最小限の厚さに抑えられ得る。このことは、左側および右側遷移領域についての、115および116と符号が付けられたドーパント濃度プロファイルの急激性を増大させることで達成される。ドーパント濃度プロファイルの急激性は、nm/decade単位のドーパント空間的減衰で表される。濃度ドーパント・プロファイルの急激性が高いと、nm/decade数が低くなる。いくつかの実施形態によれば、ドーパント濃度プロファイルは1nm/decade未満の急激性を有する。
「非ドープ結晶領域」という用語は、本明細書では、導電率が低温でゼロとなり、絶縁体となる、十分に低いドーピングを有する半導体を示すために使用され得る。このことは、ドーピング・レベルが金属-絶縁体(Mott)遷移の臨界値未満である、通常のドープされた半導体では自然に生じる。Mott遷移は、ドーパント軌道関数(dopant orbital)が重複し、低温で永続する金属型導電率を有するサブバンドを形成する所である。Si:Bシステムでは、Mott遷移は約4e18cm-3で生じる。したがって、本発明のいくつかの実施形態による非ドープ結晶領域は、4e18cm-3未満のBを有するSi層である。
「モノリシック結晶構造」という用語は、本明細書では、単一の材料から形成された基板を示すために使用され得、基準基板と、基準基板の頂面に堆積する他の材料の層とを含み、段階的に基板を形成する基板ではない。モノリシック結晶構造は、基板の領域内に様々な材料を組み込むようにドープされ、または合金にされ得る。モノリシック結晶構造は、半導体結晶面と、高濃度にドープされたときに低温で超伝導性を示す半導体から作製された2つ以上の部分とを有する任意の適切な基板であり得る。基板は、絶縁層、他の半導体構造、他の金属構造、およびコンデンサ、インダクタ、事前構築済みトランジスタ、回路などの他の有用なデバイスを含み得る。いくつかの実施形態による基板は、Si、Ge、SiC、ダイヤモンド(C)などの超伝導性を示す半導体から作製されたバルク半導体基板であり得る。
本発明のいくつかの実施形態によれば、モノリシック結晶構造102は非ドープ結晶性Siを含み、第1の超伝導領域104および第2の超伝導領域106は超伝導Siを含む。いくつかの実施形態によれば、第1の超伝導領域104および第2の超伝導領域106はBドープされたSiを含む。いくつかの実施形態によれば、第1の超伝導領域104および第2の超伝導領域106はGaドープされたSiを含む。いくつかの実施形態によれば、モノリシック結晶構造102は非ドープ結晶性Geを含み、第1の超伝導領域104および第2の超伝導領域106は、GaドープされたGeまたはAlドープされたGeを含む。最高の量の準安定ドーパント-半導体化合物は10~30at.%程度であり得る。より具体的には、最高の量の準安定ドーパント-半導体化合物は、Ge中のGaおよびAlでは約10at.%、Si中のBでは20at.%であり得る。いくつかの実施形態では、第1の超伝導領域104および第2の超伝導領域106はp型超伝導SiまたはGeを含む。いくつかの実施形態によれば、第1の超伝導領域104および第2の超伝導領域106は結晶性である。いくつかの実施形態によれば、第1の超伝導領域104は、非ドープ結晶領域108によって第2の超伝導領域106から横方向に分離される。
本発明のいくつかの実施形態によれば、モノリシック結晶構造102は、上面110と、上面の反対側の下面112とを含む。図1Aに示されるように、第1の超伝導領域104および第2の超伝導領域106ならびに非ドープ結晶領域108はそれぞれ、モノリシック結晶構造102の上面110と同一平面上にある上面を含み得る。
図2は、本発明の一実施形態による量子機械的デバイス200の概略図である。量子機械的デバイス200は、モノリシック結晶構造202、第1の超伝導領域204、第2の超伝導領域206、および非ドープ結晶領域208を含む。量子機械的デバイス200は、第1の超伝導領域204と接触する、モノリシック結晶構造202の表面上に配設された超伝導ワイヤ214を含む。超伝導ワイヤ214は、第1の超伝導領域204とは異なる超伝導材料を含み得る。たとえば、超伝導ワイヤ214はNi、Al、Ta、TaN、TiN、Ti、またはVを含み得る。いくつかの実施形態による量子機械的デバイス200は、第2の超伝導領域206と接触する、モノリシック結晶構造202の表面上に配設された第2の超伝導ワイヤ216を含む。量子機械的デバイス200は、最初に述べた超伝導ワイヤ214と接触する第1のコンデンサ218と、第2の超伝導ワイヤ216と接触する第2のコンデンサ220とを含み得る。量子機械的デバイス200は、たとえばジョセフソン接合量子ビットであり得る。
図3は、本発明の一実施形態による量子機械的デバイスを製造する方法300を示すフローチャートである。方法300は、結晶性基板を設けること(302)と、結晶性基板の第1および第2の領域をドープして、第1および第2の超伝導領域を形成すると共に、第1の超伝導領域と第2の超伝導領域との間の領域を非ドープ結晶領域として確保することとを含み、第1および第2の超伝導領域ならびに非ドープ結晶領域がジョセフソン接合を形成する(304)。
図4~9Bは、本発明のいくつかの実施形態による、量子機械的デバイスを形成するための例示的プロセスを概略的に示す。図4は基板400の断面視の概略図である。基板400は、たとえば結晶性基板であり得る。基板400は、たとえば非ドープSi基板または低濃度にドープされたSi基板であり得る。量子機械的デバイスを形成するためのプロセスは、基板400の第1および第2の領域をドープして、第1および第2の超伝導領域を形成すると共に、第1の超伝導領域と第2の超伝導領域との間の領域を非ドープ結晶領域として確保することを含む。第1および第2の領域をドープするためのプロセスは、基板400上にキャッピング層402を形成することを含み得る。キャッピング層402は、たとえばSiO2を含み得る。
プロセスは、キャッピング層上にレジストを堆積させることと、レジストをパターン形成することとを含み得る。図5Aおよび5Bは、キャッピング層502の頂面に形成された、パターン形成されたレジスト504を有する、基板500およびキャッピング層502の平面視および断面視の概略図である。パターン形成されたレジスト504はキャッピング層502の2つの部分を露出させる。
プロセスは、キャッピング層をエッチングして、モノリシック結晶構造の第1の部分および第2の部分を露出させることを含み得る。図6Aおよび6Bは、基板600、キャッピング層602、およびレジスト604の平面視および断面視の概略図である。エッチングされたキャッピング層602は、第1および第2の超伝導領域が形成される、基板600の第1の部分606および第2の部分608を露出させる。キャッピング層602は、たとえば化学的酸化物除去(COR)または希釈フッ化水素酸溶液(DHF)を使用してエッチングされ得る。レジスト604は、第1の部分606と第2の部分608との間のキャッピング層602の部分610のサイズを削減するためにアンダーカットされる。部分610はサブリソグラフィック・サイズまで削減され得る。たとえば、部分610は5nm未満の幅を有し得る。いくつかの実施形態によれば、部分610は3nm以下の幅を有し得る。ジョセフソン接合デバイスの周波数が、部分610のイメージ・サイズを調節することによって同調され得る。部分610は、本明細書では酸化物マンドレルと呼ばれることがある。いくつかの実施形態では、酸化物マンドレル610の幅は、以下で詳述するように次のプロセス・ステップで実施される注入横方向散在またはドーパント拡散あるいはその両方に対処するようにより広く作製され得る。いくつかの例では、酸化物マンドレルの幅は、マンドレルのそれぞれの側から5~6nmのドーパント注入散在および拡散に対処するように15nmであり得る。
プロセスはレジストを取り除くことを含み得る。図7Aおよび7Bは、レジストが取り除かれた後の、基板700およびエッチングされたキャッピング層702の平面視および断面視の概略図である。
ドーピング・プロセスは、結晶性基板の第1および第2の領域にドーパントを注入することを含み得る。ドーピング・プロセスはまた、結晶性基板の第1および第2の領域内でドーパントを吸収することと、第1および第2の領域をアニーリングすることとを含み得る。図8Aおよび8Bは、基板800およびキャッピング層802上での注入または吸収あるいはその両方が行われたドーパントの層804を有する、基板800およびエッチングされたキャッピング層802の平面視および断面視の概略図である。ドーパントは、たとえばB、Al、またはGaであり得る。基板800およびキャッピング層802内へのドーパント804の注入または吸収あるいはその両方が行われた後に、基板800がアニーリングされ、低温で超伝導性を示す第1の領域806および第2の領域808が形成され得る。たとえば、注入はイオン・ビーム注入またはプラズマ浸漬注入を含み得る。代替として、ドーピングを吸収するプロセスは、ガス浸漬レーザ・ドーピングを利用し得る。代替として、ドーピング・プロセスは、格子整合結晶性基板(lattice-matched crystalline substrate)上のドープされたSiまたはGeの選択的エピタキシャル成長を含み得る。選択的エピタキシャル成長はまた、反応性イオン・エッチング(RIE)を使用して、露出した基板800内の領域806/808をくぼませることと、くぼんだ領域をドープされたエピタキシャル材料で埋め戻すこととを含み得る。ドーピング・プロセスはその後に、レーザ・アニーリングして、低温で超伝導性を示す、高度に活性化された高濃度にドープされた領域806/808を形成することが続き得る。ガス浸漬レーザ・ドーピングのケースでは、ドーパントの吸収と、レーザ溶融アニーリングが同時に実施され、ドーパントが、レーザ・アニーリング中に、溶融した基板表面内に吸収され、表面凝固中に活性化される。代替として、ドーパントの固体源が、露出した基板800の上に堆積され、次いでレーザ溶融アニーリング中に領域806/808内に吸収され得る。
「エピタキシャル成長および/または堆積」ならびに「エピタキシャル形成され、かつ/または成長した」という用語は、半導体材料(結晶性材料)の、別の半導体材料(結晶性材料)の堆積表面上の成長を意味し、成長中の半導体材料(結晶性オーバ層)は、堆積表面(シード材料)の半導体材料とほぼ同一の結晶特性を有する。エピタキシャル堆積プロセスでは、ソース・ガスによって与えられる化学反応物が制御され得、堆積する原子が半導体基板の堆積面上で動き回るのに十分なエネルギーで表面に到達するようにシステム・パラメータが設定され得、したがって、堆積する原子は、それ自体で堆積面の原子の結晶配列に順応する。エピタキシャル成長した半導体材料は、エピタキシャル成長した材料が形成される堆積面とほぼ同一の結晶特性を有し得る。たとえば、シリコンの<100>配向結晶面上に堆積した、エピタキシャル成長した半導体材料は、シリコンと同様の原子配列および間隔で<100>配向を呈し得る。本発明のいくつかの実施形態では、エピタキシャル成長プロセスまたは堆積プロセスあるいはその両方は、半導体表面上形成するように選択的であり得、二酸化シリコン表面や窒化シリコン表面などの他の露出面上に材料を堆積させ、または堆積させないことがある。
本発明のいくつかの実施形態では、半導体材料のエピタキシャル堆積のためのガス源は、シリコン含有ガス源、ゲルマニウム含有ガス源、炭素含有源、またはそれらの組合せを含む。たとえば、シリコン層は、シラン、ジシラン、トリシラン、テトラシラン、ヘキサクロロジシラン、テトラクロロシラン、ジクロロシラン、トリクロロシラン、メチルシラン、ジメチルシラン、エチルシラン、メチルジシラン、ジメチルジシラン、ヘキサメチルジシラン、およびそれらの組合せからなるグループから選択されるシリコン・ガス源からエピタキシャル堆積または成長し得る。ゲルマニウム層は、ゲルマン、ジゲルマン、ハロゲルマン、ジクロロゲルマン、トリクロロゲルマン、テトラクロロゲルマン、およびそれらの組合せからなるグループから選択されるゲルマニウム・ガス源からエピタキシャル堆積し得る。炭素(ダイヤモンド)層が、メタン、エチレン、アセチレン、プロパン、イソブタン、およびそれらの組合せからなるグループから選択される炭素ガス源からエピタキシャル堆積し得る。シリコン・ゲルマニウム合金または炭化ケイ素層が、そのようなガス源の組合せを利用してエピタキシャル形成され得る。水素、窒素、ヘリウム、アルゴンなどのキャリア・ガスが使用され得る。本発明のいくつかの実施形態では、エピタキシャル半導体材料は、ホウ素、アルミニウム、またはガリウムを用いたin-situドーピングを含む。このケースでは、B、Al、またはGaに対するガス状前駆物質(gaseous precursor)がガス混合物に加えられる。こうしたドーパント・ガス源は、ホウ素に対するジボラン、アルミニウムに対するトリメチルアルミニウムTMA、およびガリウムに対するトリメチルガリウムTMGを含む。
浅いイオン注入やin-situエピタキシャル成長などのいくつかの適切な技術が、p型ドーパントで半導体層を高濃度にドープするために使用され得る。本明細書では、「高濃度にドープされた」とは、ドーパントの原子濃度が1021cm-3(約2原子百分率と同等)を超え得ること意味する。本発明のいくつかの実施形態では、ドーパント濃度は、2原子百分率から30原子百分率の範囲に及び、たとえば10原子百分率である。ナノ秒アニールなどの高速アニールが、高濃度にドープされた半導体層を所望の深さまで溶融するように同調された温度で使用され得る。半導体層の溶融のために、ドーパントが溶融層全体にわたって再分配され、一様な準安定半導体-ドーパント合金となる。得られる合金のドーパントの原子濃度は、ドーパント最大固溶限を超える。ドーパント固溶限(一様に固体半導体に混合され得るドーパントの最高の濃度)は、通常は1~2原子百分率である。ナノ秒スケールのアニールが、それぞれの固溶限を超える濃度でドーパントを液体半導体と混合し、次いで溶液をナノ秒スケールで急冷し、非常に準安定なドーパント-半導体合金を保持することを可能にする。エピタキシャル成長したSiまたはGe半導体が、半導体ホスト内の最大固溶度に応じてp型ドーパント(たとえば、B、Ga、Al)を加えることによってドープされ得る。Siホストでは、Si内の高い固溶度のためにホウ素が好ましいことがあり、Geホストでは、Ge内の高い固溶度のためにGaまたはAlが好ましいドーパントであり得る。半導体層は、たとえばin-situドープト・エピタキシ(堆積中のドーピング)、注入およびプラズマ・ドーピング、またはガス浸漬レーザ・ドーピングとも呼ばれるナノ秒アニール中のドーピングを含む気相ドーピングなどの様々な方法によってエピタキシャル形成され、ドープされ得る。in-situドープト・エピタキシは、エピタキシャル成長中にドーパントを取り込むために、Bに対してジボランB2H6、Alに対してトリメチルアルミニウムTMA、Gaに対してトリメチルガリウムTGAなどのガス状前駆物質を利用する。イオン注入は、11B、27Al、69Ga、71Gaなどの精製イオン化同位体を使用して、選択されたドーパントを露出した基板800内に所定の線量で所定の深さまで注入する。プラズマ浸漬ドーピングは、B2H6+、BF3+、BCl3+、TGA+、TMA+、およびそれらのイオン化ラジカルなどのイオン化ガス状前駆物質を注入することを含む。ガス浸漬レーザ・ドーピングは、露出した基板800内にBを吸収するためにB2H6、BF3、またはBCl3ガス源を使用し得る。レーザ誘導ドーピングのためのドーパント固体源が、露出した基板800の上でホウ素、アルミニウム、ガリウムなどの純粋な固体材料を使用し得る。こうしたドーピング技術のそれぞれは、下にある半導体材料内に取り込まれ得るドーパントの量および純度に関する限界を有し得る。ドーパントをホスト固体材料内に取り込むことについての化学的限界の1つは、特定のホスト材料内の特定のドーパントについての固溶度と呼ばれる物理量である。
固溶度は周囲温度の関数であり、ホスト材料融点の少し下(たとえば、100~200℃下)でピークに達することが多い。Siベースの半導体では、約1100~1250℃で典型的な最大溶解限度に達し、最大溶解限度は通常、Bなどの一般的なドーパントでは2~3原子百分率未満、または同等には1.5×1021cm-3である。固溶度は低い周囲温度では低く、したがってSiベースの半導体内への一般的なドーパントの一様な取込みは、たとえば約1000℃で約1at.%または5×1020cm-3を超えない。in-situドープト・エピタキシは、最大固溶限を超えて成長中のホスト材料内にドーパントを閉じ込めることができ得る。しかしながら、成長中のホスト材料内へのドーパントのそのような非平衡取込みは通常、ドーパント-ホスト対についてのいくつかの最大溶解限度に等しい量を超えない。Siベースの半導体では、in-situドープト・エピタキシは、いくつかのドーパントを数at.%(たとえば、4~6at.%)まで、または同等には3×1021cm-3まで組み込むことができ得る。さらに、そのような非常に準安定な材料を長期間にわたって高い温度で維持することができない。たとえば、そのような材料を600℃で数秒間保持することにより、通常は1020cm-3未満である600℃でのドーパント溶解限度を超える過剰なドーパントが析出する。ドープされた一様な半導体内のドーパント析出物およびクラスタは、散乱中心として働くことがあり、超伝導デバイス内の量子デコヒーレンスを増大させ得るので、その存在は望ましくないことがある。
イオン注入およびプラズマ・ドーピングはまた、その最大固溶限を超えてドーパントを十分に導入し得るが、注入で損なわれた半導体材料を改善し、注入された材料内にドーパントを拡散および再分配し、ドーパントを格子置換部位(lattice substitutional site)内に配置するために高温アニールを必要とし得る。イオン注入は、炭素、フッ素、塩素、水素、窒素などの不注意によるどんな汚染もない、同位体的に浄化されたドーパントを提供するという利点を有する。汚染および不均質性は、量子ビット・コヒーレンス時間を低減する量子デコヒーレンスに寄与し得るので、望ましくない。イオン注入パラメータは、所定の表面層深さ以内に、所定の濃度レベルまで、選択されたドーパント同位体を注入または配置するように選択される。11B+をSi内に注入するために、注入エネルギーは、5nmから80nmまでの注入される表面層を可能にする、200eVから10keVまでの範囲に及び、注入線量は、1e15cm-2から5e16cm-2までの範囲に及び、1e21cm-3から1e22cm-3までの注入された層内の平均ホウ素濃度を可能にする。ドーパント注入は、基板内の導電率に関して電気的に中性である元素からなる事前アモルファス化注入(PAI)の援助を受け得る。PAIの目的は、露出した結晶を意図的に損ない、またはアモルファス化して、ドーパント・イオン・チャネリングを抑制し、以下で論じるようにドーパント再分配のための境界をセットアップすることである。量子デコヒーレンスに寄与するどんな結晶汚染も避けるために、PAI種が基板ネイティブ・イオンとなるように選ばれ、たとえばSi結晶に対してSi+である。PAIエネルギーは、アモルファスまたは損なわれた結晶層の一定の深さを設定するように選ばれる。PAI線量は、注入される層内の所望のレベルの損傷、たとえばアモルファス化を生み出すように選ばれる。PAIエネルギーとPAI線量はどちらも、注入種および基板構成成分に依存する。PAIは一般にドーパント注入前に実施される。Si+をSi内に注入するために、注入エネルギーは、10nmから100nmのアモルファス表面層を可能にする、3keVから50keVの範囲に及び、注入線量は、完全なアモルファス化を保証する1e15cm-2から5e15cm-2までの範囲に及ぶ。注入時、ドーパントがアニーリング・プロセスによって再分配され、再分配後により低いドーパント濃度となる。したがって、目標ドーパント注入線量は、ドーパント再分配中のドープされた領域の体積変化を反映すべきである。たとえば、500eV注入エネルギーでのSi内への浅い11B+注入は、7nmの深さのドープされた領域を生成するが、ドーパント再分配時に、ドープされた領域は30nmの深さとなる。この例では、注入された11B+線量1.2e16cm-2により、再分配後のホウ素ドーピング・レベル約4e21cm-3または8at.%となる。注入されたドーパントの再分配は、長期の高温アニールを必要とするので特に困難である。そのようなアニールは過剰なドーパントの析出を引き起こし得、導電率およびデバイス動作に悪影響を及ぼす。
いくつかの実施形態では、超伝導性を示す高濃度にドープされた半導体層を形成するためにレーザ・アニーリングが利用される。本明細書では、「レーザ・アニーリング」という用語は、レーザを利用して処理中の表面で熱を誘導するアニーリング方法を表す。レーザは、コヒーレント放射を放射する電気光学デバイスである。いくつかの実施形態では、典型的なレーザは、定義された波長を有する、細い低発散ビームの光を放射する。いくつかの例では、アニーリング・プロセスのためにレーザを利用する利点は、光が容易に成形され、アニーリング表面の特定のエリア上に集束され、短い露光持続時間で非常に高い放射強度が達成され得ることである。
いくつかの実施形態では、基板表面にわたって集束したレーザ・ビームをラスタ走査することによって短い露光持続時間が達成される。このケースでは、入射強度半値全幅FWHMで測定された露光持続時間は、走査方向のビーム幅を走査速度で割ったものである。代替実施形態では、パルス・レーザを利用することによって短い露光持続時間が達成される。このケースでは、製品ダイ全体などの、選択された基板エリアにわたる必要とされるピーク強度を達成するようにレーザ・ビームが成形され、レーザが、Qスイッチ・レーザのケースなどのパルス・モードで動作する。強度FWHMでのQスイッチ・レーザのパルス持続時間が、基板露光時間を決定する。露光プロセスが、ステップ・アンド・リピート手法でウェハ表面全体について反復され得る。いくつかの実施形態では、光に対する露出、すなわちレーザ・アニーリング、たとえばレーザ・ビームの印加による露出は、1パルスから100パルスの露光を含む。
いくつかの実施形態では、レーザ・アニーリング方法で利用されるレーザ・タイプが、1064nmで放射し、532nmまたは355nmでそれぞれ周波数2倍または3倍放射するソリッド・ステートNd:YAGレーザ、または400nm未満で放射するエキシマ・レーザから選択される。エキシマ・レーザは、少なくとも一方が励起電気状態にある2つの種(原子)から形成された短寿命の二量体またはヘテロ二量体分子である励起二量体、すなわちエキシマを含む化学反応によって動作し得る。一般的に使用されるエキシマ分子は、F2(フッ素、157nmで放射)、およびArF(193nm)、KrCl(222nm)、KrF(248nm)、XeCl(308nm)、XeF(351nm)などの希ガス化合物を含む。エキシマ・レーザは、通常、ステップ・アンド・リピート・パルス・ウェハ露光に適しているQスイッチ・パルス・モードで動作する。ソリッド・ステートNd:YAGレーザは、効率的に周波数2倍または3倍され得、532nmまたは355nmを放射する、1,064nmでの安定した高パワー出力のために、エキシマ・レーザの代替を提供する。ソリッド・ステート・レーザは、ラスタ走査とステップ・アンド・リピート・パルス動作のどちらにも適している、連続モード、パルス・モード、またはQスイッチ・パルス・モードで構成され得る。いくつかの実施形態では、入射放射の約40~60%を表面の約10~20nm以内の半導体層に結合するXeClレーザ(308nm)が利用され得る。
高濃度にドープされた半導体層を有する基板が、ラスタ走査またはレーザ・パルスのどちらかによってレーザ放射に露光されると、その表面温度はその基準値から上昇し始め、その直後に降下する。ナノ秒レーザ・アニール・プロセスの代表的な温度-時間トレースは、初期または基準基板温度、加熱部分、温度ピーク点、および冷却部分という4つの別個の温度領域を含む。初期または基準基板温度は、23℃(室温)から400℃の範囲内である。この温度は通常、基板がその上にある加熱板によって設定される。レーザ・ビームは、約1,000,000,000℃/秒から約100,000,000,000℃/秒までの上昇率で基板の表面温度を基準温度からピークまで上昇させる。レーザ放射露光の後、表面温度は、約300,000,000℃/秒から約30,000,000,000℃/秒の低下率で急速に基準温度まで低下する。温度ピーク点の周りで測定されたアニール持続時間は、通常はピーク点より50℃下のレベルで、約1ナノ秒から約500ナノ秒の範囲に及び、通常は約10から100ナノ秒の範囲に及ぶ。ピーク温度より50℃下の温度レベルでのアニール持続時間ではなく、FWHMでの放射露光持続時間によってレーザ・アニールのプロセス持続時間を指定することが慣習となっている。こうした持続時間量が互いに関係付けられ、いくつかの実施形態では、アニール持続時間は放射露光持続時間の小部分(たとえば、約1/3)である。
レーザで誘導された表面温度上昇は、レーザ入射放射強度、レーザ・パルスまたは露光持続時間、および基板の熱的および光学的特性によって設定される。短いフロントサイド・レーザ露光は非一様な加熱を引き起こす。ナノ秒スケール・レーザ・パルスのケースでの熱侵入深さは、SiやGeなどの半導体では約1ミクロンから約3ミクロンの範囲に及び、典型的な誘電体では約100ナノメートルから約500ナノメートルの範囲に及ぶ。したがって、比較的薄い高濃度にドープされた半導体層が、約0.1~0.3℃/nmの小さい上から下への温度勾配で、その厚さ全体にわたって比較的一様に加熱される。高濃度にドープされた半導体層がその融点(たとえば、Siでは1412℃、またはGeでは940℃)に達する、必要とされる放射強度は、下にある基板、レーザ・パルス持続時間およびエネルギー密度、および選択されたレーザ波長に依存することを理解されよう。いくつかの実施形態では、高濃度にドープされた半導体層がBでドープされたSiであり、ナノ秒レーザ波長が308nmであり、基板基準温度が250℃であり、FWHMでのパルス持続時間が160ナノ秒であり、高濃度にドープされたSiが溶融し始める、結合されるレーザ・エネルギー密度が0.6J/cm2である(これは、入射レーザ・エネルギー密度の1.4J/cm2に相当する)。この較正点が、308nmの光反射率および半導体層についての融点の差に適切に正規化することによって、半導体層の特定の選択肢について必要とされる入射レーザ・エネルギー密度に変換され得る。たとえば、(308nmで約0.47の光反射率を有する)高濃度にドープされたGe層を溶融するために必要とされる入射レーザ・エネルギー密度は、約0.68J/cm2となる。高濃度にドープされた半導体層のタイプ、基板構造、およびレーザ・パラメータが変動し得、入射レーザ・エネルギー密度の選択に影響を及ぼすが、約0.1J/cm2から約3J/cm2の範囲の入射レーザ・エネルギー密度、および約5から500ナノ秒の範囲のレーザ放射露光持続時間が、高濃度にドープされた半導体層を溶融するために利用され得る。
液相でのドーパント拡散率は、固相よりも約109(10億)倍高い。したがって、高濃度にドープされた領域内のドーパントは、液体層の全体にわたって分散し、準安定半導体-ドーパント合金で作製された領域を画定する。重要なことに、アニールの極めて短い持続時間のために、隣接する固体層内のどんなドーパントも拡散しない。厳密なドーパントおよび半導体材料に応じて、ドーパント再分配のための十分な処理時間を可能にするために、融点より上のアニール持続時間が選択され得る。本発明のいくつかの実施形態では、適切なアニール持続時間を選択することが、複数の連続する短い持続時間のアニールを実施することによって達成され得る。
溶融した半導体層の液相全体にわたってドーパントを再分配した後、過剰なドーパント析出およびクラスタ化を防止するために半導体構造体が急冷され得る。急冷により、液体層の急速な凝固および得られる固相の急速冷却が施され、それによって、得られる固相内のドーパントはその最も近い近隣まで移動することができず、したがってドーパントがクラスタおよび析出物に凝集することが防止される。急冷の速度はアニール持続時間に関係付けられ、アニールが長いと、急冷の速度が低くなり、100n秒のアニールでは約1010(100億)度/秒である。高速な急冷が望ましいので、同等の持続時間を有するが、急冷の速度が低い1つの長いアニールではなく、高速な急冷をそれぞれ有する、いくつかの連続する短いアニールを実施することが有利であり得る。高速な急冷により、一様なドーピングの、準安定な高濃度にドープされたp型半導体合金が生成される。そのような合金は低温で超伝導性を示し、超伝導デバイスに適している。
得られる高濃度にドープされた半導体層内のドーパントの原子百分率または濃度は、材料内のドーパント固溶限を超え、低温で超伝導相を得るための約1×1021cm-3よりも高い。注入、アニール、急冷プロセス全体が、高濃度にドープされた半導体層全体にわたって分散するドーパント濃度をさらに増大させるために任意の回数だけ反復され得る。得られるドーパント-半導体準安定合金は、室温で低い境膜抵抗率(film resistivity)を可能にし、低温で超伝導性を可能にする。本発明のいくつかの実施形態では、得られるドーパント-半導体準安定合金の室温での電気抵抗率は、1.5×10-4Ωcm以下であり、または同等には、金属膜の電気抵抗率に近づく。
本発明のいくつかの実施形態による量子機械的デバイスを形成するプロセスは、第1および第2の領域をアニーリングして、第1および第2の超伝導領域を形成することを含む。図9Aおよび9Bは、第1および第2の領域がアニーリングされ、第1の超伝導領域906および第2の超伝導領域908が形成された基板900の平面視および断面視の概略図である。第1の超伝導領域906と第2の超伝導領域908との間の基板の領域910が非ドープのままである。キャッピング層902により、ドーパント904の層がその領域内に注入あるいは吸収されるのが防止されるからである。プロセスは、第1および第2の領域を複数回アニーリングして、結晶性超伝導体を形成することを含み得る。第1および第2の領域が複数回注入およびアニーリングされ、第1の超伝導領域906および第2の超伝導領域908が形成され得る。アニーリングは、たとえばレーザ・アニーリングであり得る。領域910の幅も、注入条件およびアニール条件を変更することによって調整され得る。横方向ドーパント拡散または注入散在を制限するために、1keV未満の注入エネルギーでの浅い注入が利用され得る。ドープされた領域をアニーリングすることにより、第1の超伝導領域906および第2の超伝導領域908の深さならびに幅が増大し得、それによって、第1の超伝導領域906と第2の超伝導領域908の分離が低減される。しかしながら、過剰な固相ドーパント拡散は、濃くドープされた準安定半導体-ドーパント合金では、ドーパント析出およびドーパント・クラスタの形成につながるので望ましくないことがある。ドーパント・クラスタは、量子ビット・コヒーレンス時間を低減する量子デコヒーレンスに寄与し得る。
いくつかの実施形態によれば、領域906および908内のドーパントの析出を誘発することなく、ドーパントを領域910内に横方向に向かわせるためにアニーリングが使用される。非常に短いアニール(<1m秒)は1~3nmを超える何らかの感知できる距離まで固体材料内のドーパントを移動/拡散することができず、極めて短いアニール(<1マイクロ秒)は、ドーパントが最も近い近隣(1nm程度の距離)まで移動することを可能にすることができない。そのような短いアニールは、ドーパントを活性化し、領域906/908内の過剰なドーパント析出なしに、1~3ナノメートルだけ横方向に向かわせるために利用され得る。ドーパントを活性化することと、析出なしにドーパントを横方向に拡散することの両方を行うより効率的な方法は、前述のナノ秒スケール・レーザ溶融アニーリングである。そのような極めて短いレーザ・アニーリングを利用するために、ドープされた領域806/808が、非ドープ領域810/910に対して選択的に溶融されなければならない。このことは、ドープされた領域806/808が、内部の非ドープ領域810/910よりも低い融点を有する場合に達成される。たとえば、注入された領域806/808は、注入で誘発された結晶損傷およびアモルファス化のために、注入されていない結晶に対して、その融点の200~250℃もの抑制を示し得る。さらに、注入で誘発された結晶損傷は、注入されたイオンの横方向散在のために、酸化物マンドレル610の下に延びる。したがって、酸化物マンドレルの下の損傷を受けた結晶性材料の融点が類別され、810/910の内部領域で高い融点であり、810/910の縁部で低い融点である。レーザ入射エネルギー密度を同調することにより、酸化物マンドレル610の下の溶融の範囲が制御され得る。ドーパントは、ナノ秒スケール・レーザ・パルス中に溶融層内で横方向に横方向固体境界まで再分布するのに十分な時間を有することになり、領域910と領域906/908との間の急激なプロファイルを形成する。したがって、いくつかの実施形態では、領域910の幅が酸化物マンドレル610の幅と、注入されるイオン横方向散在およびマンドレル610の下の結晶損傷の範囲に影響を及ぼす注入パラメータ、すなわち注入エネルギーと、酸化物マンドレル610の下の結晶溶融の範囲に影響を及ぼす、入射レーザ・エネルギー密度などのアニーリング・パラメータとによって制御される。酸化物マンドレル610の下の領域の残留ドーピングを最小限に抑えるという第1の要件と、領域906および908の境界を設定するように横方向および垂直結晶損傷の範囲を制御するという第2の要件のために、ドーパント注入プロセスについて矛盾する注入要件が存在し得る。こうした矛盾する要件は、領域806/808のネイティブ・イオンを用いた領域806/808の追加のPAI注入を導入することによって、すなわちSi+をシリコン基板内に注入し、またはGe+をゲルマニウム基板内に注入することによって解決され得る。このケースでは、ネイティブ・イオンについてのPAI注入パラメータが、望ましい結晶損傷の範囲を制御するように選ばれ、ドーパント・イオンについての注入パラメータが、領域810/910の残留ドーピングを最小限に抑えるように選ばれる。いくつかの実施形態では、ドーパント・イオン注入エネルギーが、1keV未満、好ましくは500eV未満となるように選ばれ、一方、ネイティブ・イオン注入エネルギーが、1keV超、好ましくは10keV超となるように選ばれる。しかし、ドーパントを領域906/908内に注入することにより、領域910は、横方向注入散在のために室温で導電領域となり得る。第1の超伝導領域906、第2の超伝導領域908、および導電領域は、誘電体ゲートを有するジョセフソン接合よりも高い臨界電流を有するジョセフソン接合を低温で形成し得る。
プロセスは、たとえばDHFを使用して、酸化物層を除去することを含み得る。図1Aおよび1Bは、酸化物層の除去後の図9Aおよび9Bの量子機械的デバイスの平面視の概略視および断面図である。第1の超伝導領域104および第2の超伝導領域106ならびに非ドープ結晶領域108が、低温でジョセフソン接合を形成する。領域104、106、および108を横切る横方向ドーパント・プロファイルが図1Cに示される。非ドープ領域または低濃度にドープされた領域108は、その残留ドーピングのために室温で導電性であり得るが、その導電率は低温でゼロとなる。領域104/106と領域108との間のドーパント・プロファイル遷移領域が、注入横方向散在を制御し、固相でドーパント拡散がほとんどないアニーリング・プロセスを選択することによって最小限に抑えられる。
本発明のいくつかの実施形態によれば、ジョセフソン接合が、ワイヤを使用して他の構造に結合され得る。図10A~12Bは、ジョセフソン接合に接続されたワイヤを形成するためのプロセスの概略図である。プロセスは、ワイヤのためにリフトオフ・レジストをパターン形成することを含み得る。図10Aおよび10Bは、リフトオフ・レジストの第1の層1002および第2の層1004がその上に形成された基板1000の平面視および断面視の概略図である。第1の層1002は、第1の超伝導領域1006および第2の超伝導領域1008の一部、ならびに第1の超伝導領域1006を第2の超伝導領域1008から分離する領域1010を覆う。第1の層1002は、ワイヤ材料が堆積した後にレジストのリフトオフを可能にするようにアンダーカットされ得る。
プロセスは、超伝導材料を堆積することを含み得る。図11Aおよび11Bは、超伝導材料1112がその上に堆積した基板1100の平面視および断面視の概略図である。超伝導材料1112は、レジストの第1の層1102および第2の層1104に対して横方向の、第1の層1102および第2の層1104によって露出する基板1100の部分と接触する。
プロセスは、レジストおよびその上に堆積した超伝導材料をリフトオフすることを含み得る。図12Aおよび12Bは、基板1200の第1の超伝導領域1206と接触する第1の超伝導ワイヤ1202と、基板1200の第2の超伝導領域1208と接触する第2の超伝導ワイヤ1204とを有する基板1200の平面視および断面視の概略図である。第1の超伝導ワイヤ1202および第2の超伝導ワイヤ1204は、ジョセフソン接合を、たとえばコンデンサや共振器などの他の構造に接続し得る。コンデンサまたは共振器が超伝導ワイヤ1202、1204の形成中に形成され得、または別個のプロセス中に形成され得る。図2は、ジョセフソン接合量子ビットを形成するために超伝導ワイヤ214、216に接続されたコンデンサ218、220を含む量子機械的デバイス200の概略図である。
本発明のいくつかの実施形態によれば、2つの超伝導領域間の結晶領域は、非ドープ結晶領域ではなく、室温で導電性結晶領域である。本発明のいくつかの実施形態によれば、量子機械的デバイスが、低温で第1の超伝導領域を設けるようにドープされた第1の領域と、低温で第2の超伝導領域を設けるようにドープされた第2の領域と、室温で第1の導電領域を設けるようにドープされた第3の領域とを含むモノリシック結晶構造を含む。第1の導電領域は、第1の超伝導領域を第2の超伝導領域から分離する。第1および第2の超伝導領域ならびに第1の導電領域が低温でジョセフソン接合を形成する。
図13は、本発明の一実施形態による量子機械的デバイスを製造する方法1300を示すフローチャートである。方法1300は、結晶性基板を設けること(1302)と、結晶性基板の第1および第2の領域にドーパント元素およびネイティブ元素を注入することとを含み、第1および第2の領域が非ドープ結晶領域によって分離される(1304)。方法1300は、第1および第2の領域をアニーリングして、低温で第1および第2の超伝導領域を形成することを含み、アニーリングは、ドーパントを非ドープ結晶領域内に横方向に向かわせて、室温で導電領域を形成することを含み、第1および第2の超伝導領域ならびに導電領域が低温でジョセフソン接合を形成する(1306)。
本発明の実施形態は、SiO2または他の酸化物誘電体の代わりに結晶性ジョセフソン接合障壁を有するジョセフソン接合デバイスを含む。障壁は、たとえば単結晶の非ドープの、または低濃度にドープされたSiまたはGeを含み得る。結晶性材料は、より少ない欠陥を有し得、したがって量子コヒーレンスが改善され得る。デバイス製造は従来のCMOS処理と互換性があり得、短いプロセス・フローを有し得る。デバイス周波数がリソグラフィックに同調され得る。
本発明のいくつかの実施形態によれば、ジョセフソン接合量子ビット・デバイスは、超伝導SiまたはGeをジョセフソン接合のソースおよびドレインとして使用し、非ドープの、または低濃度にドープされた結晶性SiまたはGeをデバイス接合として使用する。本発明のいくつかの実施形態によれば、量子機械的デバイスを製造するための方法は、非ドープSi上に6~15nmの幅の酸化物マンドレルをパターン形成することを含む。この方法は、酸化物マンドレルの両端にp型エピタキシャル層(P+ epi)を形成すること、およびその後の、注入された半導体を結晶化するためのイオン注入およびレーザ・アニーリングを含む。この方法は、酸化物マンドレルをDHFで除去することを含む。この方法はまた、コンデンサおよび共振器ワイヤをリフトオフ処理で形成することを含み得る。
本発明のいくつかの実施形態によれば、ジョセフソン接合(JJ)量子ビット・デバイスが、JJのソースおよびドレイン領域を形成する超伝導半導体領域と、ソース領域とドレイン領域との間に配置されたJJゲート領域を形成する非ドープの、または低濃度にドープされた結晶性半導体領域とを含む。
本発明のいくつかの実施形態によれば、JJ量子ビット・デバイスを形成する方法が、非ドープSi基板上に酸化物マンドレルをパターン形成することと、酸化物マンドレルの両端にP+ epi領域を形成することと、その後に続く注入およびアニーリングとを含む。この方法は、P+ epi領域をアニーリングして、結晶化注入Si領域を形成することと、酸化物マンドレルを除去して、非ドープ結晶性Si領域を形成し、P+ epi領域間に配置されたJJゲート領域を形成することとを含む。いくつかの実施形態による方法は、コンデンサおよび共振器ワイヤをリフトオフ処理で形成することをさらに含む。
本発明の様々な実施形態の説明が例示のために提示されたが、網羅的なものではなく、開示された実施形態に限定されないものとする。記載の実施形態の範囲から逸脱することなく、多くの修正形態および変形形態が当業者には明らかとなるであろう。本明細書で使用される用語は、実施形態の原理、市場で見出される技術に勝る実際の応用または技術的改善を最良に説明するように、あるいは当業者が本明細書で開示される実施形態を理解することを可能にするように選ばれた。
Claims (20)
- 量子機械的デバイスであって、
モノリシック結晶構造備え、前記モノリシック結晶構造が、
第1の超伝導領域を設けるようにドープされた第1の領域と、
第2の超伝導領域を設けるようにドープされた第2の領域であって、前記第2の超伝導領域が、非ドープ結晶領域によって前記第1の超伝導領域から分離される、前記第2の領域と
を備え、
前記第1および第2の超伝導領域ならびに前記非ドープ結晶領域がジョセフソン接合を形成する、量子機械的デバイス。 - 前記モノリシック結晶構造が非ドープ結晶性Siを含み、前記第1および第2の超伝導領域が超伝導Siを含む、請求項1に記載の量子機械的デバイス。
- 前記第1および第2の超伝導領域がBドープされたSiを含む、請求項1または2に記載の量子機械的デバイス。
- 前記第1および第2の超伝導領域がGaドープされたSiを含む、請求項1ないし3のいずれか一項に記載の量子機械的デバイス。
- 前記モノリシック結晶構造が非ドープ結晶性Geを含み、前記第1および第2の超伝導領域が超伝導Geを含む、請求項1ないし4のいずれか一項に記載の量子機械的デバイス。
- 前記第1および第2の超伝導領域がGaドープされたGeを含む、請求項1ないし5のいずれか一項に記載の量子機械的デバイス。
- 前記第1および第2の超伝導領域がAlドープされたGeを含む、請求項1ないし6のいずれか一項に記載の量子機械的デバイス。
- 前記モノリシック結晶構造が、上面と、前記上面と反対側の下面とを含み、
前記第1および第2の超伝導領域ならびに前記非ドープ結晶領域がそれぞれ、前記モノリシック結晶構造の前記上面と同一平面上にある上面を含む、請求項1ないし7のいずれか一項に記載の量子機械的デバイス。 - 前記第1の超伝導領域と接触する、前記モノリシック結晶構造の表面上に配設された超伝導ワイヤをさらに備え、前記超伝導ワイヤが、前記第1の超伝導領域とは異なる超伝導材料を含む、請求項1ないし8のいずれか一項に記載の量子機械的デバイス。
- 前記第2の超伝導領域と接触する、前記モノリシック結晶構造の表面上に配設された第2の超伝導ワイヤと、
最初に述べた前記超伝導ワイヤと接触する第1のコンデンサと、
前記第2の超伝導ワイヤと接触する第2のコンデンサと
をさらに備え、
前記量子機械的デバイスがジョセフソン接合量子ビットである、請求項9に記載の量子機械的デバイス。 - 前記非ドープ結晶領域が5nm未満だけ前記第1および第2の超伝導領域を分離する、請求項1ないし10のいずれか一項に記載の量子機械的デバイス。
- 前記第1の超伝導領域および第2の超伝導領域が結晶性である、請求項1ないし11のいずれか一項に記載の量子機械的デバイス。
- 量子機械的デバイスであって、
モノリシック結晶構造を備え、前記モノリシック結晶構造が、
第1の超伝導領域を設けるようにドープされた第1の領域と、
第2の超伝導領域を設けるようにドープされた第2の領域と、
金属領域を設けるようにドープされた第3の領域であって、前記第2の超伝導領域が、前記金属領域によって前記第1の超伝導領域から分離される、前記第3の領域と
を備え、
前記第1および第2の超伝導領域ならびに前記金属領域がジョセフソン接合を形成する、量子機械的デバイス。 - 量子機械的デバイスを製造する方法であって、
結晶性基板を設けることと、
前記結晶性基板の第1および第2の領域をドープして、第1および第2の超伝導領域を形成すると共に、前記第1の超伝導領域と前記第2の超伝導領域との間の領域を非ドープ結晶領域として確保することとを含み、
前記第1および第2の超伝導領域ならびに前記非ドープ結晶領域がジョセフソン接合を形成する、方法。 - 前記結晶性基板の前記第1および第2の領域をドーパントでドープすることが、前記結晶性基板の前記第1および第2の領域上で前記ドーパントを吸収することと、前記結晶性基板の前記第1および第2の領域をアニーリングすることとを含む、請求項14に記載の量子機械的デバイスを製造する方法。
- 前記結晶性基板が非ドープ結晶性Siを含み、前記結晶性基板の前記第1および第2の領域がBまたはGaでドープされる、請求項14または15に記載の量子機械的デバイスを製造する方法。
- 前記結晶性基板の前記第1および第2の領域をドープすることが、
前記結晶性基板の前記第1および第2の領域にドーパントを注入することと、
前記第1および第2の領域をアニーリングして、前記第1および第2の超伝導領域を形成することと
を含む、請求項14ないし16のいずれか一項に記載の量子機械的デバイスを製造する方法。 - 前記第1および第2の領域をアニーリングして、前記第1および第2の超伝導領域を形成することが、前記第1および第2の領域をレーザ・アニーリングして、前記第1および第2の超伝導領域を形成することを含む、請求項17に記載の量子機械的デバイスを製造する方法。
- 前記非ドープ結晶領域が5nm未満だけ前記第1および第2の超伝導領域を分離する、請求項14ないし18のいずれか一項に記載の量子機械的デバイスを製造する方法。
- 前記第1の超伝導領域と接触する第1の超伝導ワイヤと、前記第2の超伝導領域と接触する第2の超伝導ワイヤとを形成することをさらに含む、請求項14ないし19のいずれか一項に記載の量子機械的デバイスを製造する方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/825,535 | 2020-03-20 | ||
US16/825,535 US11107968B1 (en) | 2020-03-20 | 2020-03-20 | All-semiconductor Josephson junction device for qubit applications |
PCT/EP2021/053793 WO2021185521A1 (en) | 2020-03-20 | 2021-02-16 | All-semiconductor josephson junction device for qubit applications |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023517503A true JP2023517503A (ja) | 2023-04-26 |
Family
ID=74672293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022549650A Pending JP2023517503A (ja) | 2020-03-20 | 2021-02-16 | 量子ビット・アプリケーションのための全半導体ジョセフソン接合デバイス |
Country Status (7)
Country | Link |
---|---|
US (1) | US11107968B1 (ja) |
EP (1) | EP4122023A1 (ja) |
JP (1) | JP2023517503A (ja) |
CN (1) | CN115336019A (ja) |
AU (1) | AU2021236824B2 (ja) |
CA (1) | CA3165555A1 (ja) |
WO (1) | WO2021185521A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11552238B2 (en) | 2019-04-11 | 2023-01-10 | New York University | Systems and methods for qubit fabrication |
FR3129564A1 (fr) * | 2021-11-22 | 2023-05-26 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procédé de réalisation d’un dispositif quantique |
FR3134910B1 (fr) * | 2022-04-26 | 2024-05-03 | Commissariat Energie Atomique | Procede de realisation d’un dispositif electronique a qubit(s) supraconducteur(s) incluant au moins un jofet |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4220959A (en) | 1979-03-23 | 1980-09-02 | Sperry Corporation | Josephson tunnel junction with polycrystalline silicon, germanium or silicon-germanium alloy tunneling barrier |
US7247603B2 (en) | 2003-10-23 | 2007-07-24 | Star Cryoelectronics | Charge dissipative dielectric for cryogenic devices |
US10147865B1 (en) | 2013-08-12 | 2018-12-04 | The United States Of America As Represented By The Director Of The National Security Agency | Epitaxial superconducting devices and method of forming same |
US9559284B2 (en) | 2015-03-17 | 2017-01-31 | Globalfoundries Inc. | Silicided nanowires for nanobridge weak links |
US10318880B2 (en) | 2015-05-13 | 2019-06-11 | Lawrence Livermore National Security, Llc | Ultra low noise materials and devices for cryogenic superconductors and quantum bits |
WO2018004636A1 (en) * | 2016-07-01 | 2018-01-04 | Intel Corporation | Interconnects below qubit plane by substrate bonding |
US10170681B1 (en) | 2017-11-28 | 2019-01-01 | International Business Machines Corporation | Laser annealing of qubits with structured illumination |
-
2020
- 2020-03-20 US US16/825,535 patent/US11107968B1/en active Active
-
2021
- 2021-02-16 EP EP21706872.5A patent/EP4122023A1/en active Pending
- 2021-02-16 CN CN202180022421.2A patent/CN115336019A/zh active Pending
- 2021-02-16 AU AU2021236824A patent/AU2021236824B2/en active Active
- 2021-02-16 CA CA3165555A patent/CA3165555A1/en active Pending
- 2021-02-16 JP JP2022549650A patent/JP2023517503A/ja active Pending
- 2021-02-16 WO PCT/EP2021/053793 patent/WO2021185521A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
US11107968B1 (en) | 2021-08-31 |
CA3165555A1 (en) | 2021-09-23 |
AU2021236824B2 (en) | 2024-03-14 |
AU2021236824A1 (en) | 2022-07-28 |
EP4122023A1 (en) | 2023-01-25 |
US20210296557A1 (en) | 2021-09-23 |
CN115336019A (zh) | 2022-11-11 |
WO2021185521A1 (en) | 2021-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10840100B2 (en) | Method of thermal processing structures formed on a substrate | |
US11955553B2 (en) | Source/drain structure | |
AU2021236824B2 (en) | All-semiconductor Josephson junction device for qubit applications | |
US4617066A (en) | Process of making semiconductors having shallow, hyperabrupt doped regions by implantation and two step annealing | |
US6037640A (en) | Ultra-shallow semiconductor junction formation | |
KR100879494B1 (ko) | 반도체 게이트의 도핑 방법 | |
TWI459539B (zh) | 用以形成立體電路之系統及方法 | |
KR20020096933A (ko) | 칩 가공 시스템을 위한 애드온 모듈로서 실리콘 이중막디바이스를 형성하는 방법 | |
US10777464B2 (en) | Low thermal budget top source and drain region formation for vertical transistors | |
KR20120089677A (ko) | 펄스열 어닐링 방법을 이용한 얇은 필름을 고체 상 재결정화시키는 방법 | |
KR20040054811A (ko) | 반도체 디바이스 및 그 제조 방법 | |
US9455185B1 (en) | Laser anneal of buried metallic interconnects including through silicon vias | |
US4364778A (en) | Formation of multilayer dopant distributions in a semiconductor | |
KR101113533B1 (ko) | 기판상에 형성되는 구조체의 열적 처리를 위한 장치 및 방법 | |
US4535220A (en) | Integrated circuits | |
KR20170037633A (ko) | 스캐닝형 펄스 어닐링 장치 및 방법 | |
US20230127783A1 (en) | Field effect transistor with reduced source/drain resistance | |
US20170084706A1 (en) | Amorphization layer, selective, defect free superactivation | |
GB2108761A (en) | Integrated circuits | |
JP2007042980A (ja) | 結晶質半導体膜およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221226 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230721 |