JP2023515790A - 製造プロセスを制御するための方法及び関連装置 - Google Patents

製造プロセスを制御するための方法及び関連装置 Download PDF

Info

Publication number
JP2023515790A
JP2023515790A JP2022549281A JP2022549281A JP2023515790A JP 2023515790 A JP2023515790 A JP 2023515790A JP 2022549281 A JP2022549281 A JP 2022549281A JP 2022549281 A JP2022549281 A JP 2022549281A JP 2023515790 A JP2023515790 A JP 2023515790A
Authority
JP
Japan
Prior art keywords
substrate
determining
correction
control grid
metrology
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022549281A
Other languages
English (en)
Other versions
JP7312917B2 (ja
Inventor
ベルヘ，ペーター テン
スティーン，スティーブン，エリック
スモレンバーグ，ピーター，ゲラルドゥス，ヤコブス
エルバッテイ，カリード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASML Netherlands BV
Original Assignee
ASML Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from EP20164221.2A external-priority patent/EP3882701A1/en
Application filed by ASML Netherlands BV filed Critical ASML Netherlands BV
Publication of JP2023515790A publication Critical patent/JP2023515790A/ja
Application granted granted Critical
Publication of JP7312917B2 publication Critical patent/JP7312917B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70525—Controlling normal operating mode, e.g. matching different apparatus, remote control or prediction of failure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/706835—Metrology information management or control
    • G03F7/706837—Data analysis, e.g. filtering, weighting, flyer removal, fingerprints or root cause analysis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8013—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/80132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Data Mining & Analysis (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

Figure 2023515790000001
半導体デバイスを製造するプロセスを制御するための方法であって、第１の基板をパターニングするための第１のパターニングプロセスに使用される第１のリソグラフィ装置に関連付けられた第１の制御グリッドを取得することと、第２の基板をパターニングするための第２のパターニングプロセスに使用される第２のリソグラフィ装置に関連付けられた第２の制御グリッドを取得することと、第１の基板と第２の基板とを貼り合わせて貼り合わせた基板を得るための貼り合わせステップ用の共通の制御グリッド定義を、第１の制御グリッドと第２の制御グリッドとに基づいて、決定することと、貼り合わせた基板に対して実施されたメトロロジに関するデータを含む、貼り合わせ基板メトロロジデータを取得することと、貼り合わせ基板メトロロジデータに基づいて、貼り合わせステップの実施に対する補正を決定することであって、補正を決定することは、貼り合わせステップと第１のパターニングプロセス及び第２のパターニングプロセスとに対する共最適化された補正を決定することを含む、決定することとを含む、方法が開示される。
【選択図】 図５

Description

関連出願の相互参照
[0001] 本出願は、２０２０年３月３日に出願された欧州特許出願公開第２０１６０５３８．３号、及び２０２０年３月１９日に出願された欧州特許出願公開第２０１６４２２１．２号の優先権を主張するものであり、これらの全体が参照により本明細書に組み込まれる。
[0002] 本発明は、リソグラフィ製造プロセスにおいて基板にパターンを付与し、次いで２つ以上の基板を互いに貼り合わせるための方法及び装置に関する。
[0003] リソグラフィ装置は、基板に、通常は基板のターゲット部分に所望のパターンを付加する機械である。リソグラフィ装置は、例えば、集積回路（ＩＣ）の製造で使用することができる。その際に、代替としてマスク又はレチクルとも称されるパターニングデバイスを使用して、ＩＣの個々の層に形成される回路パターンを発生させることができる。このパターンは、基板（例えば、シリコンウェーハ）のターゲット部分（例えば、１つ又は複数のダイの一部を含む）に転写することができる。パターンの転写は通常、基板に設けられた放射感応性材料（レジスト）層への結像による。一般に、単一の基板は、連続的にパターン形成された、隣接したターゲット部分のネットワークを含む。既知のリソグラフィ装置は、ターゲット部分にパターン全体を１回で露光することによって各ターゲット部分が照射される、いわゆるステッパと、基板を所与の方向（「スキャン」方向）に平行又は逆平行に同期的にスキャンしながら、放射ビームによってパターンをこの方向にスキャンすることにより、各ターゲット部分が照射される、いわゆるスキャナとを含む。パターンを基板上にインプリントすることによって、パターニングデバイスから基板にパターンを転写することも可能である。
[0004] リソグラフィプロセスを監視するために、パターン付き基板のパラメータが測定される。パラメータは、例えば、パターン付き基板内又は上に形成された連続する層間のオーバーレイ誤差と、現像された感光性レジストの臨界線幅（ＣＤ）とを含むことができる。この測定は、製品基板及び／又は専用のメトロロジターゲット上で実施することができる。走査電子顕微鏡及び種々の専用ツールの使用を含む、リソグラフィプロセスで形成される微細構造の測定を行うための種々の技術がある。専用検査ツールの高速で非侵襲的な形態は、放射ビームが基板表面上のターゲットに誘導され、散乱又は反射したビームの特性が測定されるスキャトロメータである。２つの主要なタイプのスキャトロメータが知られている。分光スキャトロメータは広帯域放射ビームを基板上に誘導し、特定の狭い角度範囲に散乱した放射のスペクトル（波長の関数としての強度）を測定する。角度分解スキャトロメータは単色放射ビームを使用し、散乱した放射の強度を角度の関数として測定する。
[0005] 既知のスキャトロメータの例としては、米国特許出願公開第２００６０３３９２１Ａ１号及び米国特許出願公開第２０１０２０１９６３Ａ１号で説明されているタイプの角度分解スキャトロメータが挙げられる。そのようなスキャトロメータによって使用されるターゲットは、比較的大きな、例えば、４０μｍ×４０μｍの格子であり、測定ビームは格子よりも小さなスポットを生成する（すなわち、格子が満たされない）。再構成によるフィーチャ形状の測定に加えて、公開特許出願である米国特許出願公開第２００６０６６８５５Ａ１号で説明されているように、そのような装置を使用して、回折に基づくオーバーレイを測定することができる。回折次数の暗視野結像を使用する、回折に基づくオーバーレイメトロロジは、より小さなターゲットのオーバーレイの測定を可能にする。暗視野結像メトロロジの例は、国際公開第２００９／０７８７０８号及び国際公開第２００９／１０６２７９号に見出すことができ、これらの文献の全体が参照により本明細書に組み込まれる。本技術のさらなる発展形態は、公開特許出願である米国特許出願公開第２０１１００２７７０４Ａ号、米国特許出願公開第２０１１００４３７９１Ａ号、米国特許出願公開第２０１１１０２７５３Ａ１号、米国特許出願公開第２０１２００４４４７０Ａ号、米国特許出願公開第２０１２０１２３５８１Ａ号、米国特許出願公開第２０１３０２５８３１０Ａ号、米国特許出願公開第２０１３０２７１７４０Ａ号、及び国際公開第２０１３１７８４２２Ａ１号で説明されている。これらのターゲットは、照明スポットよりも小さなものとすることができ、ウェーハ上の製品構造によって取り囲むことができる。複合格子ターゲットを使用して、複数の格子を１つの像で測定することができる。これらの出願全ての内容は、参照により本明細書に組み込まれる。
[0006] プロセス制御方法は、集積デバイスの製造において、基板へのパターンの付与又はかかるパターンの測定のプロセスを監視及び制御するために使用される。そのようなプロセス制御技術は、通常、プロセス制御の補正を行うために実施される。次に、（ある特定のデバイスが）基板を互いに貼り合わせることが時として必要となる。貼り合わせプロセスは、ダイとダイとの、ダイとウェーハとの、及びウェーハとウェーハとの貼り合わせを含む。ダイシングに先立ってウェーハ全体が永久的に互いに貼り合わされる、ウェーハとウェーハとの貼り合わせは、高精度且つ高スループットの貼り合わせの解決策を提供する可能性がある。
[0007] 集積デバイスの製造の際のプロセス制御方法を改善することが望ましい。
[0008] 本発明の第１の態様では、半導体デバイスを製造するプロセスを制御するための方法であって、第１の基板をパターニングするための第１のパターニングプロセスに使用される第１のリソグラフィ装置に関連付けられた第１の制御グリッドを取得することと、第２の基板をパターニングするための第２のパターニングプロセスに使用される第２のリソグラフィ装置に関連付けられた第２の制御グリッドを取得することと、第１の基板と第２の基板とを貼り合わせて貼り合わせた基板を得るための貼り合わせステップ用の共通の制御グリッド定義を、第１の制御グリッドと第２の制御グリッドとに基づいて、決定することと、貼り合わせた基板に対して実施されたメトロロジに関する、貼り合わせ基板メトロロジデータを取得することと、上記貼り合わせ基板メトロロジデータに基づいて、後続の基板での貼り合わせステップの実施に対する補正を決定することであって、補正を決定することは、貼り合わせステップと、第１のパターニングプロセス及び第２のパターニングプロセスの一方又は両方とに対する共最適化された補正を決定することを含む、決定することとを含む、方法が提供される。
[0009] 本発明の第２の態様では、リソグラフィプロセスにおいて基板に製品構造を提供するように構成されたリソグラフィ装置が提供され、上記リソグラフィ装置は、第１の態様の方法を実施することによってリソグラフィプロセス中にリソグラフィ装置の制御を最適化するように動作可能なプロセッサを含む。
[0010] 本発明の第３の態様では、適切な装置で実行されたときに第１の態様の方法を実施するように動作可能なプログラム命令を含むコンピュータプログラムが提供される。
[0011] 本発明のさらなる態様、特徴及び利点、さらには、本発明の様々な実施形態の構造及び動作が、添付図面を参照して下記に詳細に説明される。なお、本発明は、本明細書で説明する特定の実施形態に限定されない。そのような実施形態は、例示のみを目的として本明細書に提示される。さらなる実施形態が、本明細書に記載された教示から当業者に明らかになるであろう。
[0012] 本発明の実施形態が、例として、添付の図面を参照して以下に説明される。
リソグラフィ装置を半導体デバイス用の製造設備を形成する他の装置と共に示している。 本発明の実施形態による、ターゲットを測定する際に使用されるスキャトロメータの概略図を含む。 スキャナ安定性モジュールを利用したリソグラフィプロセスにおける制御機構の概略図である。 ウェーハとウェーハとの貼り合わせを利用する、集積デバイスを製造する本方法を説明するフロー図である。 ウェーハとウェーハとの貼り合わせを利用する、集積デバイスを製造するための本発明の実施形態による方法を説明するフロー図である。 本発明の実施形態による、貼り合わせ後のリソグラフィ補正を決定するためのさらなる実施態様のフローを図示する。 本発明の実施形態による、貼り合わせメトロロジ用の回折メトロロジターゲットの概略図である。
[0013] 本発明の実施形態を詳細に説明する前に、本発明の実施形態を実施できる例示的環境を提示することは有益である。
[0014] 図１は、リソグラフィ大量製造プロセスを実施する産業製造設備の一部として、リソグラフィ装置ＬＡを２００で示している。この例では、製造プロセスは、半導体ウェーハなどの基板上での半導体製品（集積回路）の製造に適している。当業者には、このプロセスの変形型で様々なタイプの基板を処理することで、多岐にわたる製品を製造できると分かるであろう。今日、大いに商業的価値がある半導体製品の製造は、単なる例として使用される。
[0015] リソグラフィ装置（又は、略して「リソツール」２００）内において、測定ステーションＭＥＡは２０２で示され、露光ステーションＥＸＰは２０４で示されている。制御ユニットＬＡＣＵは２０６で示されている。この例では、各基板は、測定ステーションと、適用されるパターンを有する露光ステーションに滞在する。光学リソグラフィ装置では、例えば、調整された放射線及び投影システムを使用して、製品パターンをパターニングデバイスＭＡから基板に転写するために、投影システムが使用される。これは、放射線感応性レジスト材料の層にパターン像を形成することで行われる。
[0016] 本明細書で使用される「投影システム」という用語は、露光放射を使用するのに適した、又は液浸液の使用若しくは真空の使用などの他の要素に適した、屈折式、反射式、反射屈折式、磁気式、電磁式、及び静電式光学系、又はそれらの任意の組み合わせを含む任意のタイプの投影システムを包含すると広く解釈すべきである。パターニングＭＡデバイスはマスク又はレチクルとすることができ、パターン又はレチクルは、パターニングデバイスによって透過又は反射される放射ビームにパターンを付与する。公知の動作モードとして、ステッピングモード及び走査モードがある。公知のように、投影システムは、基板及びパターニングデバイス用のサポート及び位置決めシステムと様々な方法で協同して、基板全体にわたる多数のターゲット部分に所望のパターンを付加することができる。プログラマブルパターニングデバイスは、固定パターンを有するレチクルの代わりに使用することができる。放射には、例えば、深紫外線（ＤＵＶ）又は極紫外線（ＥＵＶ）周波帯の電磁放射があり得る。本開示は、他のタイプのリソグラフィプロセス、例えば、電子ビームによる、例えば、インプリントリソグラフィ及びダイレクトライティングリソグラフィにも適用可能である。
[0017] リソグラフィ装置制御ユニットＬＡＣＵは、基板Ｗ及びレチクルＭＡを受け入れ、パターン形成処理を実施するために、様々なアクチュエータ及びセンサの全ての動作及び測定を制御する。ＬＡＣＵには、装置の動作に関連する所望の計算を実施する信号処理及びデータ処理能力もある。実際に、制御ユニットＬＡＣＵは、それぞれがリアルタイムのデータ取得と、処理と、装置内のサブシステム又はコンポーネントの制御とを取り扱う多数のサブユニットからなるシステムとして具現化される。
[0018] 基板は、様々な予備ステップが実施できるように、露光ステーションＥＸＰでパターンが基板に付加される前に、測定ステーションＭＥＡで処理される。予備ステップは、高さセンサを使用して、基板の面高さをマッピングすること、及びアライメントセンサを使用して、基板のアライメントマークの位置を測定することを含むことができる。アライメントマークは、通常、規則的な格子パターンに配置される。しかし、マークを形成する際の不正確さにより、さらに、基板の処理全体を通して発生する基板の変形により、マークは理想的な格子から外れる。このため、装置が、製品フィーチャをきわめて高い精度で正確な位置にプリントする場合に、基板の位置及び向きを測定することに加えて、実際上、アライメントセンサが、基板領域全体にわたって、多数のマークの位置を詳細に測定しなければならない。装置は、各基板テーブルが、制御ユニットＬＡＣＵによって制御される位置決めシステムを備える、２つの基板テーブルを有するいわゆるデュアルステージタイプであり得る。一方の基板テーブルに載った１つの基板が、露光ステーションＥＸＰで露光されている間、別の基板は、様々な予備ステップを実施できるように、測定ステーションＭＥＡで他方の基板テーブルに載せることができる。したがって、アライメントマークの測定は非常に時間がかかり、２つの基板テーブルを設けることで、装置のスループットの大幅な向上が可能になる。基板テーブルが測定ステーションにあるとき及び露光ステーションにあるときに位置センサＩＦが基板テーブルの位置を測定できない場合には、両方のステーションにおいて基板テーブルの位置を追跡できるように第２の位置センサを設けることができる。リソグラフィ装置ＬＡは、例えば、２つの基板テーブルと、２つのステーション（露光ステーション及び測定ステーション）であって、これらの間で基板テーブルを交換できる２つのステーションとを有するいわゆるデュアルステージタイプであり得る。
[0019] 製造設備内で、装置２００は、装置２００でパターンを形成するために、感光性レジスト及び他の被覆を基板Ｗに塗布する被覆装置２０８も収容する「リソセル」又は「リソクラスタ」の一部を形成する。装置２００の出力側には、露光されたパターンを現像して物理レジストパターンにするために、焼成装置２１０及び現像装置２１２が設けられている。これらの全装置間で、基板ハンドリングシステムは、基板の支持と、１つの装置から次の装置への基板の移送とを引き受ける。しばしば一括してトラックと称されるこれらの装置は、トラック制御ユニットの制御下にあり、トラック制御ユニットは、それ自体、監視制御システムＳＣＳによって制御され、監視制御システムＳＣＳはまた、リソグラフィ装置制御ユニットＬＡＣＵを通してリソグラフィ装置を制御する。こうして、様々な装置は、スループット及び処理効率を最大限にするように動作することができる。監視制御システムＳＣＳは、各パターン付き基板を形成するために実施されるステップの定義をより詳細に規定したレシピ情報Ｒを受け取る。
[0020] パターンがリソセルにおいて付加され、現像されると、パターン付き基板２２０は、２２２、２２４、２２６などで示す他の処理装置に移送される。典型的な製造設備の様々な装置によって、様々な処理ステップが実施される。例として、この実施形態の装置２２２は、エッチングステーションであり、装置２２４は、エッチング後のアニールステップを行う。さらなる物理的及び／又は化学的処理ステップがさらなる装置２２６などに適用される。材料の堆積、表面材料特性の改質（酸化、ドーピング、イオン注入など）、化学機械研磨（ＣＭＰ）などの様々なタイプの処理が、実際のデバイスを作製するために必要とされ得る。装置２２６は、実際上、１つ又は複数の装置で実施される一連の様々な処理ステップを表すことができる。別の例として、リソグラフィ装置によって配置された前駆体パターンに基づいて複数のより小さなフィーチャを生成するために、自己整合された複数のパターニングの実施のために、装置及び処理ステップを提供することができる。
[0021] 公知のように、半導体デバイスの製造は、基板の層ごとに適切な材料及びパターンを用いてデバイス構造を構築するために、そのような処理を多数繰り返すことを必要とする。相応して、リソクラスタに到達した基板２３０は、新たに用意された基板とすることができるし、又は基板２３０は、このクラスタで、又は全く別の装置ですでに処理された基板とすることができる。同様に、必要とされる処理に応じて、基板２３２は、装置２２６から出ると、次のパターン形成処理のために同じリソクラスタに戻すことができるし、又はパターン形成処理のために、行き先を異なるクラスタにすることができるし、又はダイシング及びパッケージ化のために送られる完成品とすることができる。
[0022] 製品構造の各層は、プロセスステップの異なるセットを必要とし、各層で使用される装置２２６は、タイプが完全に異なることがある。さらに、装置２２６によって適用される処理ステップが名目上同じである場合でさえ、大型設備において、様々な基板に対してステップ２２６を実施するために、並行して動作するいくつかの同一と考えられる機械があり得る。これらの機械間の構成又は欠点の小さな相違は、この小さな相違が、様々な基板に異なる形で影響を及ぼすことを意味し得る。エッチング（装置２２２）などの比較的各層に共通であるステップでさえ、名目上同一であるが、スループットを最大化するために並行して動作するいくつかのエッチング装置によって実施されることがある。実際上、さらに、様々な層は、エッチングされる材料の細部と、例えば、異方性エッチングなどの特別な要件とに応じて、様々なエッチングプロセス、例えば、化学エッチング、プラズマエッチングを必要とする。
[0023] 上記のように、前の、及び／又は次のプロセスは、他のリソグラフィ装置で実施することができ、様々なタイプのリソグラフィ装置で実施することさえできる。例えば、解像度及びオーバーレイなどのパラメータに関して要求がきわめて厳しい一部の層は、デバイス製造プロセスにおいて、要求があまり厳しくない他の層よりも高度なリソグラフィツールで実施することができる。したがって、一部の層は、液浸タイプのリソグラフィツールで露光することができ、一方、他の層は、「ドライ」ツールで露光される。一部の層は、ＤＵＶ波長で動作するツールで露光することができ、一方、他の層は、ＥＵＶ波長の放射線を使用して露光される。
[0024] リソグラフィ装置によって露光される基板が、正確且つ一貫的に露光されるために、露光された基板を検査して、基板層間のオーバーレイエラー、線厚さ、クリティカルディメンジョン（ＣＤ）などの特性を測定するのが望ましい。相応して、リソセルＬＣが配置された製造設備は、リソセルで処理された基板Ｗの一部又は全てを受け入れるメトロロジシステムも含む。メトロロジの結果は、監視制御システムＳＣＳに直接的に、又は間接的に供給される。エラーが検出されると、特に、同じバッチの他の基板をそれでも露光することができる程度にすぐに、且つ素早くメトロロジを行うことができる場合に、次の基板の露光を調整することができる。また、既に露光された基板は、歩留まりを向上させるために取り除かれて再加工されるか、又は廃棄される場合があり、それよって、欠陥があると思われる基板にさらなる処理を実施することを回避する。基板のいくつかのターゲット部分にのみ欠陥がある場合には、良好であるターゲット部分に対してのみさらなる露光を実施することができる。
[0025] また、製造プロセスの所望の段階で製品のパラメータの測定を行うために提供されるメトロロジ装置２４０が図１に示されている。最新のリソグラフィ製造設備のメトロロジ装置の一般的な例には、スキャトロメータ、例えば、暗視野スキャトロメータ、角度分解スキャトロメータ又は分光スキャトロメータがあり、このスキャトロメータは、装置２２２でエッチングを行う前に、現像された基板の特性を２２０で測定するのに使用することができる。メトロロジ装置２４０を使用して、例えば、オーバーレイ又はクリティカルディメンジョン（ＣＤ）などの重要な性能パラメータが、現像されたレジストにおいて、特定の精度要件を満たさないことを明らかにすることができる。エッチングステップの前に、現像されたレジストを剥がし、リソクラスタによって基板２２０を再処理する可能性が存在する。装置２４０からのメトロロジの結果２４２を使用して、監視制御システムＳＣＳ及び／又は制御ユニットＬＡＣＵ２０６が長期にわたる小調整を行うことで、リソクラスタでのパターン形成処理の高精度な性能を維持し、それにより、製品が仕様から外れて、再処理を必要とするリスクを最小限にすることができる。
[0026] さらに、メトロロジ装置２４０及び／又は他のメトロロジ装置（図示せず）は、処理済み基板２３２、２３４及び投入基板２３０の特性を測定するのに使用することができる。メトロロジ装置は、オーバーレイ又はＣＤなどの重要なパラメータを決定するために、処理済み基板に対して使用することができる。
[0027] 本発明の実施形態での使用に適したメトロロジ装置が、図２（ａ）に示されている。ターゲットＴと、ターゲットを照明するために使用される測定放射の回折光線とが、図２（ｂ）にさらに詳細に図示されている。図示のメトロロジ装置は、暗視野メトロロジ装置として知られるタイプのものである。暗視野メトロロジ装置は、独立型デバイスであることがあり、又は、例えば測定ステーションにあるリソグラフィ装置ＬＡ、若しくはリソグラフィセルＬＣの何れかに組み込まれることがある。装置全体にわたっていくつかの分岐を有する光軸は点線Ｏで表される。この装置では、放射源１１（例えば、キセノンランプ）から放出された光は、レンズ１２、１４と対物レンズ１６とを含む光学システムによって、ビームスプリッタ１５を介して基板Ｗ上に誘導される。これらのレンズは、４Ｆ配置の二重シークエンスで配置される。検出器上に基板の像を与えるのであれば、異なるレンズ配置を使用することもでき、同時に、このレンズ配置は、空間周波数フィルタリング用の中間瞳面の利用を可能にする。それゆえ、放射が基板に入射する角度範囲は、基板面の空間スペクトルを示す、ここでは（共役）瞳面と称される、面内の空間強度分布を定義することによって選択することができる。これは、特に、レンズ１２とレンズ１４との間の、対物レンズ瞳面の後方投影像である面内に好適な形態のアパーチャプレート１３を挿入することによって行うことができる。図示の例では、アパーチャプレート１３は、符号１３Ｎ及び１３Ｓが付された、異なる形態を有し、異なる照明モードの選択を可能にする。本例における照明システムは、オフアクシス照明モードを形成する。第１の照明モードでは、アパーチャプレート１３Ｎは、単なる説明のために、「北」と指定された方向からオフアクシスを提供する。第２の照明モードでは、アパーチャプレート１３Ｓは、同様の照明を提供するが、「南」と符号が付された、反対の方向から提供するために使用される。異なるアパーチャを使用することによって、他の照明モードも可能である。所望の照明モード外の不必要な光は所望の測定信号と干渉するため、瞳面の残りの部分は暗いことが望ましい。
[0028] 図２（ｂ）に示すように、ターゲットＴは、基板Ｗと共に、対物レンズ１６の光軸Ｏに対して直交するように載置される。基板Ｗは、サポート（図示せず）によって支持されることがある。軸Ｏを外れたある角度でターゲットＴに衝突する測定放射Ｉの光線は、ゼロ次光線（実線０）及び２つの１次光線（一点鎖線＋１及び二点鎖線－１）を生じさせる。オーバーフィルされた小さなターゲット格子では、これらの光線は、メトロロジターゲットＴと他のフィーチャとを含む基板の領域をカバーする多くの平行光線のうちの１つにすぎないことに留意すべきである。プレート１３のアパーチャは（有効量の光を受け入れるために必要な）有限の幅を有するので、入射光線Ｉは、実際には、ある角度範囲を占めることになり、回折光線０及び＋１／－１はある程度拡散されることになる。小さなターゲットの点像分布関数によれば、＋１及び－１の各次数は、ある角度範囲にわたってさらに拡散されることになり、図示のような単一の理想的な光線とはならない。ターゲットの格子ピッチ及び照明角度は、対物レンズに入射する１次光線が中心光軸と厳密にアライメントされるように設計又は調整できることに留意されたい。図２（ａ）及び図２（ｂ）に図示する光線は、単に図面においてこれらをより簡単に区別できるように、ある程度オフアクシスに示されている。
[0029] 基板Ｗ上のターゲットＴによって回折される少なくとも０及び＋１の次数は、対物レンズ１６によって収集され、ビームスプリッタ１５を通って戻るように誘導される。図２（ａ）に戻ると、北（Ｎ）及び南（Ｓ）と符号が付された正反対のアパーチャを指定することによって、第１及び第２の照明モードの双方が図示されている。測定放射の入射光線Ｉが光軸の北側からである場合、つまり、アパーチャプレート１３Ｎを使用して第１の照明モードが適用される場合、符号＋１（Ｎ）が付された＋１の回折光線が対物レンズ１６に入射する。反対に、アパーチャプレート１３Ｓを使用して第２の照明モードが適用される場合、（符号－１（Ｓ）が付された）－１の回折光線が対物レンズ１６に入射するものとなる。
[0030] 第２のビームスプリッタ１７は、回折ビームを２つの測定分岐に分割する。第１の測定分岐において、光学システム１８は、ゼロ次及び１次回折ビームを使用して第１のセンサ１９（例えば、ＣＣＤ又はＣＭＯＳセンサ）上にターゲットの回折スペクトル（瞳面像）を形成する。各回折次数がセンサ上の異なる点に当たるため、画像処理は、次数を比較及び対比することができる。センサ１９によって捕捉された瞳面像は、本明細書で説明する方法で使用される再構築などの数多くの測定目的で使用することができる。瞳面像はまた、メトロロジ装置を焦点合わせするために、及び／又は１次ビームの強度測定値を正規化するために使用することができる。
[0031] 第２の測定分岐において、光学システム２０、２２は、センサ２３（例えばＣＣＤ又はＣＭＯＳセンサ）上にターゲットＴの像を形成する。第２の測定分岐では、瞳面と共役な面内にアパーチャ絞り２１が設けられる。アパーチャ絞り２１は、ゼロ次回折ビームを遮断してセンサ２３上に形成されるターゲットの像が－１次又は＋１次ビームのみから形成されるように機能する。センサ１９及び２３によって捕捉された像は、像を処理するプロセッサＰＵに出力され、プロセッサＰＵの機能は、実施される特定のタイプの測定に依存する。ここでは「像」という用語は広い意味で使用されることに留意されたい。そのため、格子ラインの像は、－１次及び＋１次のどちらか一方しか存在しない場合には、形成されない。
[0032] 図２に示すアパーチャプレート１３及び視野絞り２１の特定の形態は単なる例である。本発明の別の実施形態では、ターゲットのオンアクシス照明が使用され、オフアクシスアパーチャを有するアパーチャ絞りを使用して実質的に１つの１次回折光のみをセンサに通す。さらに他の実施形態では、（図２には図示しない）２次、３次及びより高次のビームを、１次ビームの代わりに又は、１次ビームに加えて、測定に使用することができる。
[0033] ターゲットＴは、複合格子の異なる部分が形成された層と層との間のオーバーレイの測定を容易にするために、異なるバイアスをかけられたオーバーレイオフセットを有し得る、多数の格子を含むことがある。格子はまた、入射する放射をＸ及びＹ方向に回折するように、格子の向きが異なっていることがある。一例では、ターゲットは、バイアスをかけられたオーバーレイオフセット＋ｄ及び－ｄを有する２つのＸ方向格子と、バイアスをかけられたオーバーレイオフセット＋ｄ及び－ｄを有するＹ方向格子とを含むことがある。これらの格子の別々の像は、センサ２３によって捕捉される像において特定することができる。格子の別々の像が特定されると、例えば、特定された領域内の選択されたピクセル強度値を平均又は合計することによって、それらの個々の像の強度を測定することができる。像の強度及び／又は他の特性は互いに比較することができる。これらの結果を組み合わせて、リソグラフィプロセスの異なるパラメータを測定することができる。
[0034] 基板上へのパターンの再現の精度を向上させるために、種々の技術を使用することができる。基板上へのパターンの精度の高い再現は、ＩＣの製造における唯一の懸念事項ではない。別の懸念事項は、デバイス製造業者又はデバイス製造プロセスが基板ごとにどれだけ多くの機能的デバイスを製造できるかを一般に測定する、歩留まりである。歩留まりを高めるに、種々の手法を用いることができる。そのような手法の１つは、デバイスの製造（例えば、スキャナなどのリソグラフィ装置を使用した基板上への設計レイアウトの一部分の結像）を、基板の処理中（例えばリソグラフィ装置を使用して基板上に設計レイアウトの一部分を結像する間）の処理パラメータの少なくとも１つパラメータの摂動に対して耐性の高いものにすることを目指す。オーバーラッププロセスウィンドウ（ＯＰＷ）の概念は、この手法に有用なツールである。デバイス（例えば、ＩＣ）の製造は、結像前、結像後、又は結像中の基板測定、基板のロード又はアンロード、パターニングデバイスのロード又はアンロード、露光前の投影光学系下方へのダイの位置決め、１つのダイから別のダイへのステッピングなどの他のステップを含むことができる。さらに、パターニングデバイス上の種々のパターンは、異なるプロセスウィンドウ（すなわち、仕様内でパターンが生成される処理パラメータの空間）を有することができる。潜在的な系統的欠陥に関係するパターン仕様の例としては、ネッキング、ラインプルバック、ライン細線化、ＣＤ、エッジ配置、オーバーラップ、レジストの頂部欠損、レジストのアンダーカット及び／又はブリッジングのチェックが挙げられる。パターニングデバイス上のパターンの全て又は一部（通常、特定の領域内のパターン）のプロセスウィンドウは、個々の各パターンのプロセスウィンドウの統合（例えば、オーバーラップ）によって得ることができる。したがって、これらのパターンのプロセスウィンドウは、オーバーラッププロセスウィンドウと呼ばれる。ＯＰＷの境界には、個々のパターンのいくつかのプロセスウィンドウの境界を含めることができる。換言すれば、これらの個々のパターンはＯＰＷを制限する。これらの個々のパターンは、本明細書では交換可能に使用される、「ホットスポット」又は「プロセスウィンドウ制限パターン（ＰＷＬＰ）」と称することができる。リソグラフィプロセスを制御する際に、ホットスポットに注目することが可能であり、ホットスポットに注目することが通常は経済的である。ホットスポットに欠陥がなければ、全てのパターンに欠陥がない可能性がある。処理パラメータの値がＯＰＷ外にある場合には、この処理パラメータの値がＯＰＷに近いほど、又は、処理パラメータの値がＯＰＷ内にある場合には、この処理パラメータの値がＯＰＷの境界から離れるほど、結像の摂動に対する耐性が高くなる。
[0035] 処理パラメータの値は、処理パラメータがＯＰＷの範囲外にシフトし、それにより欠陥が生じて歩留まりが低下する可能性を低下させるために、処理パラメータの値がＯＰＷ又は適合ＯＰＷの境界から離れるように、選択されることがある。処理パラメータの値を選択する１つの手法は、実際の結像前に、（１）リソグラフィ装置を最適化して（例えば、放射源と投影光学系とを最適化して）設計レイアウトを最適化することと、（２）（例えば、シミュレーションによって）ＯＰＷ又は適合ＯＰＷを決定することと、（３）ＯＰＷ又は適合ＯＰＷの境界からできるだけ離れた、処理パラメータの空間内の点を決定すること（すなわち、処理パラメータの値を決定すること）（この点は、ＯＰＷ又は適合ＯＰＷの「中心」と呼ばれる）とを含む。
[0036] 実際の結像中又は結像前に、処理パラメータは、ＯＰＷ又は適合ＯＰＷの境界からできるだけ離れた点から処理パラメータを逸脱させる摂動を有することがある。例えば、焦点は、露光される基板のトポグラフィ、基板ステージのドリフト、投影光学系の変形などに起因して変化することがあり、ドーズ量は、放射源強度のドリフト、滞留時間などに起因して変化することがある。摂動は、処理パラメータがＯＰＷの範囲外に出るのに十分なほど大きくなる場合があり、これにより、欠陥が生じる可能性がある。摂動した処理パラメータを特定し、その処理パラメータを補正するために、様々な技術が使用されることがある。例えば、焦点が摂動している場合、例えば、基板の残り部分から僅かに隆起した基板の領域が露光されているので、摂動を補償するために、基板ステージを移動又は傾斜させることがある。
[0037] リソグラフィプロセスの制御は、通常、フィードバック又はフィードフォワードされた測定値に基づき、その後、例えばフィールド間（基板全体のフィンガープリント）又はフィールド内（フィールド全体のフィンガープリント）モデルを使用してモデル化される。ダイ内には、メモリ領域、論理領域、接触領域などの別個の機能領域が存在することがある。異なる各機能領域、又は異なる機能領域タイプは、各々が異なるプロセスウィンドウ中心を有する、異なるプロセスウィンドウを有することがある。例えば、異なる機能領域タイプは、異なる高さを、ひいては異なる最良の焦点設定を有することがある。また、機能領域タイプは、構造の異なる複雑さを、ひいては最良の各焦点の周辺に異なる焦点許容範囲（焦点プロセスウィンドウ）を有することがある。しかしながら、これらの異なる機能領域の各々は、通常、制御グリッド分解能の制限のため、同じ焦点（又はドーズ量又は位置など）設定を使用して形成される。
[0038] 図３は、安定性モジュール３００（この例では、基本的にサーバで実行されるアプリケーション）を組み込んだ全体的なリソグラフィ及びメトロロジ方法を描いている。符号ＬＰ１、ＬＰ２、ＬＰ３が付された、３つの主要なプロセス制御ループが示されている。第１のループＬＰ１は、安定性モジュール３００を使用してリソグラフィ装置の安定性制御のための反復モニタリングを提供し、ウェーハを監視する。リソグラフィ装置の較正の直後に、ベースラインウェーハ又はウェーハセットは、リソグラフィ装置又はスキャナ３１０で露光され、例えば焦点及び／又はオーバーレイ（例えば、スキャナのオーバーレイ及び／又は焦点ベースラインフィンガープリント）についてのベースラインパラメータを設定するために、メトロロジツール３１５によって測定される。後に（例えば、定期的に）、モニタウェーハ３０５は、スキャナ３１０上で露光され、メトロロジツール３１５によって測定される。安定性モジュール３００は、モニタウェーハ３０５の測定値（例えば、スキャナの現在のオーバーレイ及び／又は焦点フィンガープリント）からのパラメータを比較し、これらを（記憶された）ベースラインパラメータと比較する。比較に基づいて、安定性モジュール３００は、スキャナ３１０にフィードバックされて、さらなる露光を実施するときに使用される、これらのパラメータのドリフトを補正するために、補正ルーチン３５０を算出する。これは、スキャナのドリフトを制御するために、例えば、スキャナの動作をベースラインパラメータに（又その付近に）戻す補正を決定するために、周期的に繰り返すことができる。モニタウェーハの露光は、マークのパターンを基準マークの上に印刷することを伴うことがある。上部マークと下部マークとの間のオーバーレイ誤差を測定することによって、ウェーハが装置から取り出されてメトロロジツール内に載置されているときでさえ、リソグラフィ装置の性能偏差を測定することができる。そのようなモニタウェーハはまた、焦点を監視するための焦点マークも含むことがある。
[0039] いくつかの実施形態では、モニタウェーハは、特定のリソグラフィ装置用に専用化されている。他の実施形態では、全てのリソグラフィ装置に使用できる「高品質基準」ベースラインモニタウェーハは、ベースラインパラメータを個々の各リソグラフィ装置用に適合させるために関連する差分セットと共に定義される。安定性モジュール３００は、各スキャナで露光された高品質基準ウェーハと標準モニタウェーハとの差を（差分セット又は補正セットとして）算出する。差分セットを加えた標準モニタウェーハは、基準の新たな複製として機能する。このように、製造現場（ファブ）における全てのスキャナは、スキャナのタイプ又はモデルとグリッドの違いとに関係なく、この高品質基準と一致させることができ、ファブの効率を大幅に高める。
[0040] 第２の（ＡＰＣ）ループは、製品上のローカルスキャナ制御の（製品ウェーハ上の焦点、ドーズ量、及びオーバーレイを決定する）ためのものである。露光された製品ウェーハ３２０は、メトロロジユニット３１５に渡され、メトロロジユニット３１５では、例えば、クリティカルディメンジョン、側壁角度及びオーバーレイなどのパラメータに関する情報が決定され、高度プロセス制御（ＡＰＣ）モジュール３２５に渡される。このデータはまた、安定性モジュール３００に渡される。プロセス補正３４０は、製造実行システム（ＭＥＳ）３３５が引き継ぎ、スキャナ安定性モジュール３００と通信して、スキャナ３１０を制御する前に行われる。
[0041] 第３の制御ループは、（例えば、ダブルパターニングのために）第２の（ＡＰＣ）ループへのメトロロジの統合を可能にするものである。エッチング後のウェーハ３３０は、メトロロジユニット３１５に渡され、このメトロロジユニット３１５は、ウェーハから読み取られる、クリティカルディメンジョン、側壁角度及びオーバーレイなどのパラメータを再び測定する。これらのパラメータは、高度プロセス制御（ＡＰＣ）モジュール３２５に渡される。ループは、第２のループと同様に継続する。
[0042] 図４は、第１の製造リソセルＬＣ１と第２の製造リソセルＬＣ２とを含む、貼り合わせた基板（ひいては貼り合わせた基板に基づくＩＣ）を作製するためのデバイス製造配置を示す。各リソセル内には、１対のリソグラフィ処理システム４００ａ、４００ｂ及び第１のメトロロジシステム４１０ａ、４１０ｂがある。リソグラフィ処理システム４００ａ、４００ｂは、完全パターニングシステムを含むことがある。かかるシステムは、例えば、図１に関して説明したものなどの光学リソグラフィ装置若しくはスキャナ、トラックツール、堆積ツール、エッチングツール、パターニングプロセスで使用される他の任意の装置、又はこれらから選択された任意の組み合わせを含むことがある。また、システムは各々、それぞれのリソグラフィ処理システム４００ａ、４００ｂ及びメトロロジシステム４１０ａ、４１０ｂと通信するソフトウェアアプリケーション４２０ａ、４２０ｂを含むことがあり、その結果、リソグラフィ処理システム４００ａ、４００ｂ及び／又はメトロロジ装置４１０ａ、４１０ｂの結果、設計、データなどは、ソフトウェアアプリケーション４２０ａ、４２０ｂによって同時に又は異なる時間に記憶及び分析されることがある。
[0043] リソセルＬＣ１及びリソセルＬＣ２の各々から基板又はウェーハの対が完成した時点で、対の基板又はウェーハは、貼り合わせたウェーハを得るために、貼り合わせツール４４０内で貼り合わされることがある。この文脈での貼り合わせは、各ウェーハ上の個々のダイがアライメントされるように互いにアライメントされて貼り合わされるウェーハとウェーハとの貼り合わせである。ウェーハとウェーハとの貼り合わせの概念は、既知であり、多くのＩＣ製造プロセスで使用される。貼り合わせツール４４０は、貼り合わせのためにウェーハを互いにアライメントするための貼り合わせアライメントデバイスを含むことがある。例えば、貼り合わせツール４４０は、アライメント品質／位置制御に使用されるマークの目視検査と共に、ウェーハに提供されるボックスインボックスマーク（例えば、各ウェーハに１つのボックス）を使用して、プリアライメントを実施することがある。別の方法では、センサの相対位置を検出するように最初に一緒に較正される、２つの画像センサ（例えば、向かい合わせ）が使用され、次いで、各センサは、貼り合わされるそれぞれのウェーハを別々にアライメントするために使用される。
[0044] リソセルＬＣ１及びリソセルＬＣ２は、同じリソセル、異なるリソセルであるが１つ若しくは複数の共有ツール及び要素を含む異なるリソセル、又は場合により異なる現場若しくはファブにあることさえある、完全に異なる装置及びツールのセットを有する完全に異なるリソセルであることがある。例えば、リソグラフィ処理システム４００ａ及び４００ｂのツール又は装置のうちの１つ又は複数は、それぞれの各システム内に異なるツール又は同じツールを含むことがある。同様に、メトロロジ装置４１０及び４１０ｂは、同じ装置又は異なる装置であることがある。ソフトウェアアプリケーション４２０ａ、４２０ｂは、それぞれのリソグラフィ処理システム４００ａ、４００ｂの一方若しくは両方、及び／又は第１のメトロロジシステム４１０ａ、４１０ｂの一方若しくは両方、又は他の場所に含まれることがある。
[0045] 上述のように、リソグラフィ処理システム４００ａ、４００ｂは、図１のリソグラフィ装置ＬＡを含むように構成されることがある。リソグラフィ処理システム４００ａ、４００ｂは、パターニングプロセスのパターニング態様を実行するためにセットアップされることがあり、任意選択的に、リソグラフィ処理システム４００ａ、４００ｂ内で又はパターニングプロセスにおける１つ若しくは複数の他のプロセス若しくは装置で生じる偏差を補正するように構成されることがある。リソグラフィ処理システム４００ａ、４００ｂは、リソグラフィ処理システム４００ａ、４００ｂの１つ又は複数の修正装置を調整することによって、誤差（例えば、結像誤差、焦点誤差、ドーズ量誤差など）の補正を適用できることがある。すなわち、補正は、パターニング誤差を意図的に修正できるリソグラフィ処理システム４００ａ、４００ｂにおける任意の製造処理ツールによって行われることがある。しかしながら、本システムでは、これらの補正（スキャナ補正及び他の処理ツールの補正）は、貼り合わせツール４４０によって実施される貼り合わせプロセスを全く考慮に入れない。
[0046] 例えば、誤差の補正は、例えば、調整機構ＡＭを用いて光学収差を補正又は適用することによって、アジャスタＡＤを用いて照明強度分布を補正又は修正することによって、パターニングデバイス支持構造ＭＴのポジショナＰＭ及び／又はウェーハテーブルＷＴのポジショナＰＷを用いて、パターニングデバイス支持構造ＭＴ及び／又はウェーハテーブルＷＴの位置をそれぞれ補正又は修正することによってなど、リソグラフィ装置の１つ又は複数の修正装置を調整することによって行うことができる。例えば、リソグラフィ処理システム４００ａ、４００ｂがトラックツールを含む場合、誤差の補正は、トラックツールの１つ又は複数の修正装置を調整すること、例えば、トラックのベークツールのベーク温度を修正すること、トラックの現像ツールの現像パラメータを修正することなどによって行うことができる。同様に、例えば、リソグラフィ処理システム４００ａ、４００ｂがエッチングツールを含む場合、誤差の補正は、エッチングツールの１つ又は複数の修正装置を調整すること、例えば、エッチャントの種類、エッチング速度などの、エッチングパラメータを修正することによって行うことができる。同様に、例えば、リソグラフィ処理システム４００ａ、４００ｂが平坦化ツールを含む場合、誤差の補正は、平坦化ツールの１つ又は複数の修正装置を調整すること、例えば平坦化パラメータを修正することによって行うことができる。同様に、例えば、リソグラフィ処理システム４００ａ、４００ｂが堆積ツールを含む場合、誤差の補正は、堆積ツールの１つ又は複数の修正装置を調整すること、例えば堆積パラメータを修正することによって行うことができる。
[0047] リソグラフィ処理システム４００ａ、４００ｂの１つ又は複数の修正装置は、誤差（例えば、結像誤差、焦点誤差、ドーズ量誤差など）の最大３次多項式補正を適用することができることがある。
[0048] メトロロジ装置４１０ａ、４１０ｂは、リソグラフィ処理システム４００ａ、４００ｂによってパターンが印刷されたウェーハに関係する測定値を取得するように構成されることがある。メトロロジ装置４１０ａ、４１０ｂは、リソグラフィ処理システム４００ａ、４００ｂによって印刷されたパターンの１つ又は複数のパラメータ（例えば、オーバーレイ誤差、ドーズ量、焦点、ＣＤなど）を測定又は決定するように構成されることがある。メトロロジ装置４１０ａ、４１０ｂは、例えばオーバーレイ、クリティカルディメンジョン及び／又は他のパラメータを測定できる回折ベースのオーバーレイメトロロジツールであることがある。メトロロジ装置４１０ａ、４１０ｂは、パターニングデバイスとウェーハとの間などの、２つの物体間の相対位置を測定するために使用されるアライメント装置であることがある。メトロロジ装置４１０ａ、４１０ｂは、表面の位置、例えばウェーハ表面の高さ及び／又は回転位置を測定するためのレベルセンサであることがある。メトロロジ装置４１０ａ、４１０ｂは、これらのデバイスの任意の組み合わせを含む複数のメトロロジ装置であることがある。
[0049] メトロロジ装置４１０ａ、４１０ｂは、パターニングプロセスにおける誤差に関連付けられた１つ又は複数のパラメータ（例えば、オーバーレイ誤差、ＣＤ、焦点、ドーズ量など）の１つ又は複数の値を測定及び／又は決定することがある。メトロロジ装置４１０ａ、４１０ｂが測定又は決定を終了した後に、ソフトウェアアプリケーション４２０ａ、４２０ｂは、測定データ（例えば、オーバーレイ誤差、ＣＤ、焦点、ドーズ量など）に基づいて修正情報を作成する。ソフトウェアアプリケーション４２０ａ、４２０ｂは、１つ又は複数のパラメータの１つ又は複数の値を評価して、これらの値が許容範囲内にあるかどうかを判定することがある。値が許容範囲内にない場合、ソフトウェアアプリケーション４２０ａ、４２０ｂは、１つ又は複数のパラメータの許容範囲外の１つ又は複数の値によって反映される誤差を補正するための修正情報を決定する。ソフトウェアアプリケーション４２０ａ、４２０ｂは、１つ又は複数の数学モデルを使用して、リソグラフィ処理システム４００ａ、４００ｂの１つ又は複数の修正装置によって補正可能誤差を決定するとともに、リソグラフィ処理システム４００ａ、４００ｂの１つ又は複数の修正装置の１つ又は複数のパラメータについての情報（例えば、修正情報）を提供することがあり、１つ又は複数のパラメータは、リソグラフィ処理システム４００ａ、４００ｂの１つ又は複数の修正装置の構成が誤差を補正できる（例えば、排除できる又は許容範囲内に低減できる）ようにする。数学モデルの１つ又は複数は、データがパラメータ化された時点でデータに適合する基底関数のセットを定義することがある。１つ又は複数の数学モデルは、リソグラフィ処理システム４００ａ、４００ｂの補正可能誤差をシミュレートするように構成されたモデルを含むことがある。モデルは、リソグラフィ処理システム４００ａ、４００ｂの修正装置の１つ又は複数が行うことができる修正の範囲を指定し、その範囲内で補正可能誤差を決定することがある。すなわち、範囲は、リソグラフィ処理システム４００ａ、４００ｂの特定の修正装置が行うことができる修正量の上限、下限、及び／又は両方を指定することがある。
[0050] 図４との関連で説明した方法には多数の欠点がある。現在のスキャナ制御方法は、他のウェーハに対する潜在的な貼り合わせステップを意識しておらず、それゆえ、考慮に入れていない。互換性のない又は最適化が不十分なグリッド／形状／不良ダイの位置を有する、ウェーハが、互いに貼り合わされることがある。例えば、第１のウェーハは、不良（又は仕様外）ダイが縁部に見られる椀状のフィンガープリントを有し得、第２のウェーハは、不良ダイが中心付近に見られるような逆椀形状のフィンガープリントを有し得る。これらのウェーハの貼り合わせは、同様のフィンガープリントを有するウェーハの貼り合わせと比較して、最適ではなく、無駄が多くなる。貼り合わせの使用例では、ウェーハは、現在のウェーハのグリッドと必ずしも整合されない特定のグリッドを有する別のウェーハとペアリングされ得る。
[0051] ここで、２つ以上のウェーハを互いに貼り合わせるウェーハとウェーハとの貼り合わせを使用する現在の製造技術を改善するための多数の方法について説明する。方法は、以下、すなわち、
ウェーハ貼り合わせプロセスによって誘起される貼り合わせフィンガープリントのオーバーレイフィードフォワード補正、
スキャナの補正能力及びウェーハ貼り合わせ機の制御能力の共最適化、
貼り合わされるウェーハのグリッド整合を可能にするためにウェーハを監視する基準スキャナの適用、
計算メトロロジ手法の適用による歩留まりを意識した補正及び予測、
回折ベースの貼り合わせアライメント方法及び関連するマーク構造
を含む。
[0052] 図５は、これらの概念の最初の４つの例を１つのフローで図示するフロー図である。しかしながら、これらの概念の５つ全てを個別に実施することができ及び／又は本明細書に開示する方法が任意の２つ以上の概念を任意の組み合わせで含み得ることを理解すべきである。ここで、各概念を個別に説明する。図５のフロー図は、図４のフロー図に基づいており、同じ要素には同じ符号が付されているので、必ずしもこれ以上説明しない。図５に表すように、貼り合わせ装置４４０は、関連する貼り合わせメトロロジツール４５０及び貼り合わせ用ソフトウェアアプリケーション４６０を有することがある。前述のように、貼り合わせメトロロジツール４５０が、図中の他のメトロロジツールとは別個であることがあるか、又は同じメトロロジツールが、メトロロジツール４５０、４１０ａ、４１０ｂの任意の２つ又は３つ全てによって表されることがある。同様に、ソフトウェアアプリケーション４６０は、ソフトウェアアプリケーション４２０ａ、４２０ｂの一方若しくは両方と同じである（又は同じ装置で実行される）ことがあり、或いは、図に表す装置の何れか、及び／又は１つ若しくは複数の別個の処理装置（図示せず）で実行されることがある。また、以下の説明では、貼り合わせプロセスが２つのウェーハを貼り合わせるものとして説明されることにも留意されたい。しかしながら、これらの概念は、３つ以上のウェーハの貼り合わせにも等しく適用可能であり、したがって、「ウェーハ対」などの用語への言及は、互いに貼り合わせられる、２つよりも多いウェーハのセットを包含するものと理解されるべきである。図４と同様に、リソセルＬＣ１及びリソセルＬＣ２は、同じリソセル、異なるリソセルであるが１つ若しくは複数の共有ツール及び要素を含む異なるリソセル、又は場合により異なる現場若しくはファブにあることさえある、完全に異なる装置及びツールのセットを有する完全に異なるリソセルであることがある。
[0053] ウェーハ貼り合わせプロセスによって誘起される貼り合わせフィンガープリントのオーバーレイフィードフォワード補正
この実施形態では、貼り合わせ後にウェーハ全体のパラメータ（例えば、オーバーレイ）のフィンガープリントを測定し、このフィンガープリントを、後続のウェーハの貼り合わせ用の貼り合わせプロセスの補正又は最適化を決定するための入力として使用することが提案される。例えば、第１のウェーハＷ１と第２のウェーハＷ２との貼り合わせ後に、フィンガープリントが、メトロロジツール４５０によって測定されることがあり、補正又は貼り合わせの最適化が、第３のウェーハＷ３と第４のウェーハＷ４との貼り合わせ用のソフトウェアアプリケーション４６０によって決定されることがある。補正は、（例えば、メトロロジツール４１０ａ、４１０ｂによって測定される）各ウェーハの個々のフィンガープリントにも基づいて決定されることがあり、その結果、ソフトウェアアプリケーションは、貼り合わせた最終的なフィンガープリント及び２つの貼り合わせ前のウェーハのフィンガープリントから、貼り合わせツールのフィンガープリント寄与を推定する。次いで、ソフトウェアアプリケーション４６０は、貼り合わせツール４４０を（例えば、修正及び／又は最適化によって）能動的に作動させて、次のウェーハ対を貼り合わせるためのオーバーレイを最適化することができる。それゆえ、この概念は、要素４４０、４５０、４６０のループと、メトロロジデバイス４１０ａ、４１０ｂからソフトウェアアプリケーション４６０へのデータのフィードフォワードとによって、図５に表され得る。
[0054] 実施形態では、この方法は、ＡＰＣ制御ループ（例えば、図３のループＬＰ２）内で及びＡＰＣ制御ループ（例えば、図３のループＬＰ２）によって実施されることがある。実施形態では、フィードフォワードは、例えば、不安定な制御を防止するために（例えば、直前のウェーハ対のフィンガープリントデータが概してプロセスを表していない場合）、より大きなオーバーレイ履歴データセット（貼り合わせ前及び貼り合わせ後のフィンガープリント）を考慮に入れることによって、（例えば、ＡＰＣコントローラによって又は他の方法で）より包括的になり得る。
[0055] スキャナの補正能力及びウェーハ貼り合わせ機の制御能力の共最適化
貼り合わせツールフィンガープリントの知識に基づいて（例えば、前述の実施形態で説明した方法を使用して）、貼り合わせツールフィンガープリントと、スキャナフィンガープリントの一方又は両方とに対する共最適化された補正を決定することができる。それゆえ、共最適化は、貼り合わされる各ウェーハ対に対する一方又は両方の露光プロセスと、貼り合わせプロセスとに対する共最適化された補正を決定することがあり、これらのプロセスは共に、貼り合わせた最終ウェーハにおけるオーバーレイを最小限に抑える。共最適化は、（それ自体のフィンガープリント寄与も誘起する）エッチングツールなどの、他のツールに対する補正も含むことがある。例えば、そのような共最適化方法は、貼り合わされていないウェーハの一方又は両方のオーバーレイ（又はさらには仕様内ダイ）を実際に悪化させ得るが、貼り合わせたウェーハ全体にわたるオーバーレイを最小限に抑え及び／又は貼り合わせたウェーハの仕様内ダイを最大化する方式で、悪化させ得ることを理解することができる。仕様内ダイの共最適化、最大絶対最適化、最小二乗共最適化、又は他の任意の適切な最適化を含む、任意の共最適化戦略が使用されることがある。共最適化の概念は、例えば、米国特許出願公開第２０１８／０２５２９９８号及び国際公開第２０１９／１１０２６１号で説明されており、それらの両方は参照により本明細書に組み込まれる。貼り合わせプロセスに拡張されるが、本明細書で説明する共最適化の概念の何れも、この実施形態において想定される。
[0056] 例えば、共最適化は、スキャナ補正によって、貼り合わせたウェーハのオーバーレイフィンガープリント全体への貼り合わせツールの寄与が予め補正されるように、貼り合わせツールと一方又は両方のスキャナフィンガープリントとを制御することを含むことがある。例えば、そのような最適化は、第２のウェーハの（貼り合わせ前の）フィンガープリントと（第１のウェーハ及び第２のウェーハの貼り合わされるウェーハ対についての）第１のウェーハの（貼り合わせ前の）フィンガープリント及び貼り合わせツールのフィンガープリントの総和との差を最小化する、スキャナ及び／又は貼り合わせツール（及び／又はエッチングツール又は他のツール）の補正を見出すことを含むことがある。共最適化はまた、第１のウェーハ及び／又は第２のウェーハをパターニングするために使用されるパターニングデバイス又はレチクルパターンを（例えば、レチクルパターニング装置によって）共最適化することを含むことがある。
[0057] そのような共最適化は、例えば、パターン正確性制御（ＰＦＣ）タイプの手法を使用して、対象となるパラメータ（例えば、オーバーレイ）についての最小の補正不能誤差（ＮＣＥ）を達成する目的で、これらのツールの全てに補正を分配するために、関連ツール（例えば、スキャナ、貼り合わせツール、及び／又はエッチングツール）の補正能力に基づくことがある。スキャナ並びに貼り合わせ機（及び考えられる他のツール）の補正能力の間でのこのような分配は、（例えば、空間周波数、次数、フィールドごとの）補正能力のタイプにだけでなく、この補正能力の範囲にも基づくことができる。具体例として、スキャナの作動にオフセットを加えることによって、結果として得られるフィンガープリントを、貼り合わせツールの補正範囲の中心に近づけることができる（又はその逆も然りである）。そのような概念は、例えば前述の米国特許出願公開第２０１８／０２５２９９８号において説明されている。
[0058] かかる実施形態では、共最適化は、リソグラフィ処理システム４００ａ、４００ｂの１つ又は複数の装置及び／又は貼り合わせツール４４０によって補正可能誤差を（例えば、１つ又は複数の数学モデルを使用して）決定することと、これらの装置の１つによって実施されるプロセスの１つに（又はレチクルパターン自体に）オフセット（例えば、意図的な誤差）を追加することとを含むことがある。例えば、オフセットは、リソグラフィ処理システム４００ａ、４００ｂの装置又は貼り合わせツール４４０による補正不能誤差をリソグラフィ処理システム４００ａ、４００ｂの１つ若しくは複数の他の装置、貼り合わせツール４４０及び／又はレチクルパターンによる補正可能誤差に変換することをもたらすことがある。かかる変換の例として、一方若しくは両方のリソグラフィ処理システム４００ａ、４００ｂの特定の装置及び／又は貼り合わせツール４４０にとって補正不能な空間分解能を有する誤差は、総誤差が、一方若しくは両方のリソグラフィ処理システム４００ａ、４００ｂの装置及び／又は貼り合わせツール４４０によって補正可能な空間分解能を有するように、さらなる誤差を加えることによって補正が可能となり得る。実施形態では、追加される誤差は、（例えば、レチクル修正ツールによって）複数の関連装置及び／又はレチクルパターンの間で分配されることがある。
[0059] 共最適化は、第１の制御グリッドと第２の制御グリッドとの整合を最適化するために、第１のリソグラフィ処理システム４００ａに関連付けられた第１の制御グリッド（例えば、スキャトロメータ及び／又はアライメントセンサを使用して測定される）及び第２のリソグラフィ処理システム４００ｂに関連付けられた第２の制御グリッド（例えば、スキャトロメータ及び／又はアライメントセンサを使用して測定される）から、第１のリソグラフィ処理システム４００ａ及びリソグラフィ処理システム４００ｂの一方又は両方のための制御レシピを決定することをさらに含むことがある。
[0060] 貼り合わされるウェーハのグリッド整合を可能にするためにウェーハを監視する基準スキャナ
モニタウェーハを使用したスキャナ安定性モニタリングの概念については、図３（ループＬＰ１）と組み合わせて上記で説明した。同様の方法を使用してウェーハ対（又はより大きなウェーハのセット）の各ウェーハの制御グリッドを整合させることが提案される。既に述べたように、第１のウェーハ及び第２のウェーハは、異なるスキャナ４００ａ、４００ｂから得られることがある。これらの異なるスキャナは、異なるファブ内に位置することがあり、完全に異なるシステム又はプラットフォームを含むことがある（例えば、１つがＥＵＶスキャナであることがあり、もう１つがＤＵＶスキャナであることがある）。したがって、スキャナは、完全に異なる制御及びアライメント戦略を含むことがあり、ひいては、互換性のない異なる制御グリッド定義を有することがある。このスキャナグリッドの違いは、貼り合わせたウェーハの全体的なオーバーレイバジェットに含まれ得るが、共通のグリッド定義を使用することによって、その影響が低減されるか又は最小限に抑えられることがある。
[0061] 第１の実施態様では、これは、既に説明したものなどの整合又は複製されたモニタウェーハを使用することによって達成されることがある。適切な処理モジュール（例えば、ソフトウェアアプリケーション４６０によって図５に表され得る、安定性モジュール３００などのモジュール）は、各スキャナで露光された高品質基準ウェーハと標準モニタウェーハとの差を（差分セット又は補正セットとして）算出することがある。差分セットを加えたそれぞれのモニタウェーハは、貼り合わせツール４４０による貼り合わせプロセスのための制御グリッドとして使用され得る共通のグリッドを定義するために、整合される。
[0062] 図６は、貼り合わせたウェーハのグリッド間のグリッド差異（グリッド差）の貼り合わせ後のリソグラフィ補正を、モニタウェーハグリッドの差異を使用して、決定するためのさらなる実施態様のフローを図示する。上部シリコン基板の貼り合わせ及び研削／薄化の後に、貼り合わせ後のリソグラフィ層は、オーバーレイの改善のためのターゲットになることがある。そのような方法は、モニタウェーハグリッドに対するウェーハスタックにおけるグリッドを制御することによって、グリッドの差異／ドリフトを制御する。方法は、ウェーハスタック用及び貼り合わせ後のリソグラフィ用のウェーハの製造に関与する各ファブ又はスキャナに対して単一の整合させたモニタウェーハセットがあることを前提とする。代替的に、これが可能又は実行可能でない場合には、モニタウェーハ間の算出された差異グリッド（補正セット）は、（例えば、図示のフローのステップ６２０において）プロセスフローに追加することができる。
[0063] ステップ６００ａは、第１のウェーハＷ１が処理される第１のスキャナＴＬ Ａを備える第１のファブＦＡＢ Ａに関する。（例えば、整合させたセットからの）モニタウェーハは、モニタウェーハ上に露光されたモニタウェーハグリッドＭＷＧＡを有している。これに続いて、スキャナＴＬ Ａは、モニタウェーハに対してリソグラフィステップを実施して、それぞれのスキャナグリッドＳＧＡＡをモニタウェーハに付与する際に使用される。次いで、モニタウェーハは、両方のグリッドから得られるオーバーレイフィンガープリントＯＶＬＡＡを取得するために測定される。これに基づいて、補正グリッドＣＧＡＡが（例えば、スキャナグリッドＳＧＡＡの逆数として）決定される。
[0064] ステップ６００ｂは、第２のウェーハＷ２が処理される第２のスキャナＴＬ Ｘを備える第２のファブＦＡＢ Ｂに関する。（例えば、整合させたセットからの）モニタウェーハは、モニタウェーハ上に露光されたモニタウェーハグリッドＭＷＧＢを有している。これに続いて、スキャナＴＬ Ｘは、モニタウェーハに対してリソグラフィステップを実施して、それぞれのスキャナグリッドＳＧＢＸをモニタウェーハに付与する際に使用される。次いで、モニタウェーハは、両方のグリッドから得られるオーバーレイフィンガープリントＯＶＬＢＸを取得するために測定される。これに基づいて、補正グリッドＣＧＢＸが（例えば、スキャナグリッドＳＧＢＸの逆数として）決定される。
[0065] ステップ６１０は、貼り合わせたウェーハ対Ｗ１、Ｗ２を含むウェーハスタックＷＳが貼り合わせ後のリソグラフィステップで処理される第３のスキャナＴＬ Ｙを備える第３のファブＦＡＢ Ｃに関する。（例えば、整合させたセットからの）モニタウェーハは、モニタウェーハ上に露光されたモニタウェーハグリッドＭＷＧＣを有している。これに続いて、スキャナＴＬ Ｃは、モニタウェーハに対してリソグラフィステップを実施して、それぞれのスキャナグリッドＳＧＣＹをモニタウェーハに付与する際に使用される。次いで、モニタウェーハは、両方のグリッドから得られるオーバーレイフィンガープリントＯＶＬＣＹを取得するために測定される。これに基づいて、補正グリッドＣＧＣＹが（例えば、スキャナグリッドＳＧＣＹの逆数として）決定される。
[0066] ステップ６２０では、貼り合わせスキャナ補正グリッドＣＧＢｏｎｄは、先のステップで決定されたように、補正グリッドＣＧＡＡ、ＣＧＢＸ、ＣＧＣＹから決定される。例えば、貼り合わせスキャナ補正グリッドＣＧＢｏｎｄは、補正グリッドＣＧＡＡ、ＣＧＢＸ、ＣＧＣＹの組み合わせ（例えば、総和）として決定されることがある。それゆえ、貼り合わせスキャナ補正グリッドＣＧＢｏｎｄは、関連するスキャナグリッドの逆数の組み合わせ（例えば、総和）（例えば、－ＳＧＡＡ、－ＳＧＢＸ、－ＳＧＣＹの組み合わせ）として決定されることがある。貼り合わせスキャナ補正グリッドＣＧＢｏｎｄはまた、適切に整合されたモニタウェーハが、補正グリッドを決定する際に使用されない場合に、それぞれの補正グリッドのための１つ又は複数の差異グリッドからの寄与を含むことがある。貼り合わせスキャナ補正グリッドＣＧＢｏｎｄは、貼り合わせ後のリソグラフィのためにスキャナＴＬ Ｙを使用する場合に、第３のファブＦＡＢ Ｃにおいてウェーハスタックを処理するときに適用されることがある。これは、第３のファブＦＡＢ Ｃにおいて又は外部インターフェイス（例えば、第３のファブにおけるユーザによって制御される）を介して安定性モジュール制御ループに追加することによって達成されることがある。
[0067] このように、（スキャナＴＬ Ａ、ＴＬ Ｘ、ＴＬ Ｙの）スキャナグリッドドリフトは、貼り合わせスキャナ補正グリッドＣＧＢｏｎｄを、各個別のファブにおけるスキャナ補正グリッドと同じ頻度で（例えば、数日ごとに）更新することによって考慮に入れられる。この方法を、３つ以上のウェーハを含む貼り合わせたスタックでの貼り合わせ後のリソグラフィステップに拡張できることが容易に理解されるであろう。
計算メトロロジ手法の適用による歩留まりを意識した補正及び予測
[0068] この実施形態は、貼り合わせたダイについての仕様内ダイを増加させるために計算メトロロジを実施することを含む。そのような方法は、ソフトウェアツール（図５ではソフトウェアアプリケーション４６０によって表され得る）を使用又は定義することを含むことがある。
[0069] 「仕様内ダイ」の最適化は、基板にわたる全体又は平均残差ではなく、仕様内にあるダイの数を最大化することを目的とする。したがって、「仕様内ダイ」の最適化では、プロセスパラメータを最適化するときに、製品の予備知識（ダイのレイアウト）が使用される。最小二乗最適化では、通常、ダイのレイアウトを考慮に入れずに、各位置が等しく扱われる。このため、最小二乗最適化では、７つの位置が仕様外にあるが、２つのダイにのみ影響を及ぼす（例えば、１つのダイに４つの欠陥があり、別のダイに３つの欠陥がある）補正よりも、４つの位置のみが仕様外にあるが、各位置が異なるダイにある補正が好まれることがある。しかしながら、僅か１つの欠陥によってダイに欠陥が生じる傾向があるので、欠陥のないダイ（すなわち、仕様内ダイ）の数を最大化することは、単に基板ごとの欠陥の数又は平均残差を最小化することよりも最終的に重要になる。
[0070] ダイの最適化ごとに最大絶対値（ｍａｘ ａｂｓ）を含み得る１つのタイプの仕様内ダイの最適化。このような最大絶対最適化は、制御ターゲットからの性能パラメータの最大偏差を最小化することがある。この最適化は、解決策をもたらすはずであるが、ダイが仕様外になることを防止しない（仕様内ダイの数を最小化しようとするのみである）。別の仕様内ダイ戦略は、最適化の問題に制約を加えることを含む方法で目的（目標）が定式化される制約制限戦略、例えば、１つ若しくは複数のパラメータ又はメトリックが仕様外になることが許容されない範囲内に制限されるような戦略を含むことがある。当然ながら、フィールドサイズなどの、システムの物理的制約、及びフィールド、スリット幅ごとに何を変更できるかの制約、及びスリットごとに何を変更できるかの制約、及びステージが物理的にどのように移動できるかの作動制約などの、他の制約がある。
[0071] 実施形態では、仕様内ダイの最適化はさらに、「不良ダイ」データベースを使用することによって改善されることがある。そのようなデータベースは、動的に維持され、ダイが、（例えば、以前の歩留まりデータ、他のリソグラフィプロセスからのデータ及び／又はデフォーカス推定マップを使用して）少なくとも１つの欠陥を有すると考えられるか又は少なくとも１つの欠陥を有すると予測され、その結果、ダイが不良である（ダイに欠陥がある）とみなされる全ての実例を記録する。次いで、そのような不良ダイはさらに、最適化において犠牲にされることがある。貼り合わせツールでは、これは、（貼り合わされない良好なダイを実質的に無駄にする）不良ダイと貼り合わされる良好なダイの数を最小化すること及び／又は互いに貼り合わされる不良ダイ（及び／又は周縁のダイ）の数を最大化すること含むことがある。そのような最適化がスキャナの共最適化を含む場合、不良ダイの犠牲はまた、貼り合わせに先立って（例えば、パターニング及び／又はエッチングプロセスにおいて）他のダイを最適化又は制御するためのさらなる柔軟性を与えるために、機能的であるための実際の制限の範囲を超えて、非常に大きな又は無制限のプロセスウィンドウを不良ダイに起因すると考えることによって達成されることがある。それゆえ、これにより、その同じ層又は連続層に対する最適化で別のダイに欠陥が生じる可能性が低くなることがあり、それにより、仕様内ダイの数がさらに最大化される。
[0072] この実施形態の方法は、ウェーハ特性（グリッド／形状（例えば、レベリング及び／又はアライメントデータからの）／不良ダイ）を入力として使用することと、全体の最も高い歩留まりを提供する組み合わせ（例えば、ウェーハ対）を算出することとを含むことがある。これは、歩留まり予測技術（歩留まりを意識した補正）を使用した特定の場合である。加えて、補正能力及び個々の貼り合わせツールフィンガープリントは、好ましい経路設定、例えば、どのウェーハがどの貼り合わせツールに向かうべきか及び／又はどの制御レシピを貼り合わせプロセスに使用すべきかを提供するために考慮に入れられることがある。
[0073] プロセスフローは、上記で説明したウェーハ対の選択方法／ソフトウェアによって予測されるように、より高い歩留りの解決策に関連付けられる特定のスレッド（特定のダイを製造するために使用されるツールの組み合わせ）を決定するように最適化されることがある。ホットスポットの位置（プロセスのプロセスウィンドウをしばしば制限する狭いプロセスウィンドウを有するクリティカルフィーチャの位置）を特定するために、かかる歩留り予測をさらに拡張することができる。これにより、導波検査（例えば、電気試験）及び／又は歩留まり予測及び／又は不良ダイの特定のためのデータを提供することができる。
回折ベースの貼り合わせアライメント方法及び関連するマーク構造
[0074] 貼り合わせのためにウェーハをアライメントするために現在使用されている画像ベースのマーク（例えば、ボックスインボックス）は、オーバーレイを所望の精度で測定することを可能にしない。したがって、複合回折マークは、貼り合わせプロセスでのウェーハのアライメントのために提案される。関連する方法は、ウェーハ対の第１のウェーハ上に複合マークの第１のコンポーネントを提供し、対の第２のウェーハ上に複合マークの第２のコンポーネントを提供することを含むことがある。次いで、組み合わされた複合マークは、現時点でオーバーレイを測定できる任意のもの（例えば、相補的なより高い（例えば、＋１、－１）回折次数における強度非対称性の測定によって構造非対称性を測定するツール）などのスキャトロメトリベースのメトロロジツールを使用して読み取る／測定することができる。
[0075] 国際公開第２０１５１８５１６６号では、一例として、リソグラフィオーバーレイ精度の測定及び制御のためにウェーハ上の回折ベースのマークを使用する方法が説明されている。ここでは、メトロロジは、リソグラフィでのオーバーレイ精度を決定するための、下にある層における第２の構造又は格子に対するレジストにおける第１の構造又は格子のそれぞれの変位に関係しないが、代わりに、貼り合わせオーバーレイ精度を制御するための、（例えば、エッチング後に）別個のウェーハ上に物理的に画定された２つの構造又は格子間のそれぞれの変位の測定に関係する。
[0076] 図７は、貼り合わせメトロロジ用の複合回折マーク又はターゲットを図示する。複合回折マーク又はターゲットは、貼り合わせた対の第１のウェーハＷ１上の第１の構造又は格子Ｇ１と、貼り合わせた対の第２のウェーハＷ２上の第２の格子Ｇ２とを含む。第１のウェーハＷ１が第２のウェーハＷ２に対して反転されていることに留意すべきである。したがって、格子は、貼り合わせアライメント又は貼り合わせオーバーレイを決定するために格子の干渉を利用できるように鏡映される。貼り合わせ後に、格子（又はこれらの格子の上の層）を含む２つの層を接触させ、２つの層の相対変位Ｘを測定することによって、マークを測定することができる。マーク設計は、全てを参照することができる多数の層を含むことができることに留意されたい。
[0077] 格子Ｇ１と格子Ｇ２との相対位置は、オーバーレイの文脈で分かるように、ミスアライメントによる強度非対称性を他の非対称性の寄与と区別する（例えば、一方又は両方の格子における非対称性を処理する）のに役立つように意図的なバイアスを定義するようなものであり得る。
[0078] 測定するために使用されるメトロロジツールの放射の波長は、ウェーハが放射に対して十分に透明であるような波長であるべきである（例えば、赤外領域の１つ又は複数の波長が使用されることがある）。基板に対して透明なこのような波長を使用して、ウェーハを接触させた直後にメトロロジを実施でき、性能が不十分である場合に迅速なリワークが可能となる。
[0079] （例えば、図２に図示するような）適切なメトロロジプラットフォームでは、これらの小さなマークをウェーハ全体に任意の密度で散在させることができるので、これらのマークは、高密度のオーバーレイフィンガープリントを測定するために使用することができる。マークは、ＸとＹの両方（基板面内）でオーバーレイを測定するように向きが定められることがある。
[0080] ある特定の状況では、（例えば、単一方向）測定は、金属線が両ウェーハで同じピッチを有し、同じ場所に位置するという条件で、金属線に対して実施されることがある。それゆえ、そのような場合、追加のメトロロジ空間は必要ない。
[0081] 任意選択的に、被覆膜は、最適なコントラスト及び精度のために調整することができる。
[0082] ここで説明する回折ベースのメトロロジ手法が、現在の標準的な画像ベースの手法と比較して、桁違いに良好なオーバーレイメトロロジ性能でのオーバーレイ制御を可能にすることが分かる。
[0083] 加えて、かかるマークは、さらなる回折特性に基づいてマークコンポーネント間のＺにおける局所距離を測定するために（例えば、貼り合わせの成功を検証するために）使用されることがある。これは、（多色）回折スペクトル又は他のメトロロジ信号に基づいてマークコンポーネント間のＺにおけるこの局所距離を推定することを含むことがある。これは、回折ベースのメトロロジでは、２つの格子間の距離が帰還信号に大きな影響を及ぼすという事実に関係がある。予測信号は、貼り合わせよりも前のＣＭＰ制御及び膜厚メトロロジから分かる（又は推測することができる）。この予測信号からの偏差は、マーク間の実際の膜厚を決定するために使用されることがある。この手法は、インターフェイス全体を決定するために使用することができる。マーク位置において貼り合わせが失敗したより極端な場合には、気泡が層の間に捕らえられるので、信号は、予測された信号とは大きく異なる。これは、貼り合わせプロセス中にボイドが生じたことを知らせるために使用されることがある。
[0084] さらなる実施形態は、以下の番号付き条項によって開示されている。
１．半導体デバイスを製造するプロセスを制御するための方法であって、
貼り合わせた基板に対して実施されたメトロロジに関するデータを含む、貼り合わせ基板メトロロジデータを取得することであって、貼り合わせた基板は、互いに貼り合わされた２つ以上のパターン付き基板を含む、取得することと、
貼り合わせ基板メトロロジデータに基づいて、２つ以上の後続の基板を貼り合わせるために実施される貼り合わせステップに対する補正を決定することと
をさらに含む、方法。
２．貼り合わせ基板メトロロジデータは、オーバーレイデータを含み、補正は、貼り合わせた基板のオーバーレイ及び／又は仕様内ダイを最大化するためのものである、条項１に記載の方法。
３．補正を決定するステップは、
貼り合わせに先立って第１の基板に関する第１のメトロロジデータを取得することと、
貼り合わせに先立って第２の基板に関する第２のメトロロジデータを取得することと、
貼り合わせ基板メトロロジデータ、第１のメトロロジデータ、及び第２のメトロロジデータから、貼り合わせプロセス寄与データを決定することであって、貼り合わせプロセス寄与データは、貼り合わせプロセス及び／又は貼り合わせプロセスに使用される貼り合わせ装置から得られたメトロロジデータへの寄与を記述する、決定することと
を含む、条項１又は２に記載の方法。
４．補正を決定するステップは、貼り合わせ基板メトロロジデータと、先に測定した追加の貼り合わせた基板からの貼り合わせ基板メトロロジ履歴データとに基づいて、補正を決定することを含む、条項１～３の何れか一項に記載の方法。
５．補正を決定するステップは、貼り合わせステップと、貼り合わせステップに先立って２つ以上のパターン付き基板を製造するために使用されるパターニングプロセスのうちの何れかのパターニングプロセスとに対する共最適化された補正を含む、条項１～４の何れか一項に記載の方法。
６．パターニングプロセスのうちの何れかパターニングプロセスに対する共最適化された補正は、
パターニングプロセスのうちの何れかのパターニングプロセスのリソグラフィ露光プロセス、
パターニングプロセスのうちの何れかのパターニングプロセスで使用されるパターニングデバイスでパターンを画定するためのパターニングデバイスパターニングプロセス、又は
パターニングプロセスのうちの何れかのパターニングプロセスのエッチングプロセス
のうちの１つ又は複数に対する共最適化された補正を含む、条項５に記載の方法。
７．共最適化された補正は、プロセスで使用される関連ツールのうちの１つ又は複数の関連ツールの補正能力に基づいて決定される、条項６に記載の方法。
８．共最適化された補正は、利用可能な補正能力の範囲に基づいて決定される、条項７に記載の方法。
９．最適化された補正は、オーバーレイなどの、対象となるパラメータについての最小の補正不能誤差を達成するために、これらのツールの全てに補正を分配する、条項７又は８に記載の方法。
１０．共最適化は、２つ以上のパターン付き基板に関連付けられた制御グリッドの整合を最適化するために、２つ以上のパターン付き基板の各々に関係するメトロロジデータからパターニングプロセスのうちの何れかについての制御動作及び／又は設定を決定することを含む、条項５～９の何れか一項に記載の方法。
１１．各基板上の欠陥ダイの位置、
制御グリッド、
基板形状
のうちの１つ又は複数を含む基板特性に基づいて、貼り合わせステップのための基板の最適なペアリング又はグループ化を決定することを含む、条項１～１０の何れか一項に記載の方法。
１２．最適なペアリング又はグループ化を決定することは、ペアリングされた又はグループ化された基板についての歩留まりを予測することと、歩留まりを最大化するペアリングとして最適なペアリングを選択することとを含む、条項１１に記載の方法。
１３．予測した歩留まりの結果は、プロセス制御の制限がより厳しいクリティカルな位置の特定のために使用される、条項１２に記載の方法。
１４．貼り合わせステップに利用可能な、利用可能な貼り合わせツール各々の特性を考慮に入れることと、基板特性又は各基板の処理履歴の一方又は両方に基づく基板の各対又はグループ化のために、貼り合わせツール及び／又は貼り合わせツール用の制御レシピの割り当てを決定することとをさらに含む、条項１１～１３の何れか一項に記載の方法。
１５．方法はさらに、各基板上で使用される対応するパターニングプロセスの処理ステップの一部又は全てに使用される利用可能な装置を通る各基板の好ましい経路設定を決定する、条項１４に記載の方法。
[0085] さらなる実施形態は、以下の番号付き条項によって開示されている。
１．半導体デバイスを製造するプロセスを制御するための方法であって、
２つ以上の基板を貼り合わせるために実施される貼り合わせステップと、貼り合わせステップに先立って２つ以上のパターン付き基板を製造するために使用されるパターニングプロセスのうちの何れかのパターニングプロセスとに対する共最適化された補正を決定すること
を含む、方法。
２．パターニングプロセスのうちの何れかパターニングプロセスに対する共最適化された補正は、
パターニングプロセスのうちの何れかのパターニングプロセスのリソグラフィ露光プロセス、
パターニングプロセスのうちの何れかのパターニングプロセスで使用されるパターニングデバイスでパターンを画定するためのパターニングデバイスパターニングプロセス、又は
パターニングプロセスのうちの何れかのパターニングプロセスのエッチングプロセス
のうちの１つ又は複数に対する共最適化された補正を含む、条項１に記載の方法。
３．共最適化された補正は、プロセスで使用される関連ツールのうちの１つ又は複数の関連ツールの補正能力に基づいて決定される、条項２に記載の方法。
４．共最適化された補正は、利用可能な補正能力の範囲に基づいて決定される、条項３に記載の方法。
５．最適化された補正は、オーバーレイなどの、対象となるパラメータについての最小の補正不能誤差を達成するために、これらのツールの全てに補正を分配する、条項３又は４に記載の方法。
６．共最適化は、２つ以上のパターン付き基板に関連付けられた制御グリッドの整合を最適化するために、２つ以上のパターン付き基板の各々に関係するメトロロジデータからパターニングプロセスのうちの何れかについての制御動作及び／又は設定を決定することを含む、条項１～５の何れか一項に記載の方法。
７．各基板上の欠陥ダイの位置、
制御グリッド、
基板形状
のうちの１つ又は複数を含む基板特性に基づいて、貼り合わせステップのための基板の最適なペアリング又はグループ化を決定することを含む、条項１～６の何れか一項に記載の方法。
８．最適なペアリング又はグループ化を決定することは、ペアリングされた又はグループ化された基板についての歩留まりを予測することと、歩留まりを最大化するペアリングとして最適なペアリングを選択することとを含む、条項７に記載の方法。
９．予測した歩留まりの結果は、プロセス制御の制限がより厳しいクリティカルな位置の特定のために使用される、条項８に記載の方法。
１０．貼り合わせステップに利用可能な、利用可能な貼り合わせツール各々の特性を考慮に入れることと、各基板の基板特性又は処理履歴の一方又は両方に基づく基板の各対又はグループ化のために、貼り合わせツール及び／又は貼り合わせツール用の制御レシピの割り当てを決定することとをさらに含む、条項７～９の何れか一項に記載の方法。
１１．方法はさらに、各基板上で使用される対応するパターニングプロセスの処理ステップの一部又は全てに使用される利用可能な装置を通る各基板の好ましい経路設定を決定する、条項１０に記載の方法。
[0086] さらなる実施形態は、以下の番号付き条項によって開示されている。
１．半導体デバイスを製造するプロセスを制御するための方法であって、
各基板上の欠陥ダイの位置、
制御グリッド、
基板形状
のうちの１つ又は複数を含む基板特性に基づいて、２つ以上の基板を貼り合わせるために実施される貼り合わせステップのための基板の最適なペアリング又はグループ化を決定することを含む、方法。
２．最適なペアリング又はグループ化を決定することは、ペアリングされた又はグループ化された基板についての歩留まりを予測することと、歩留まりを最大化するペアリングとして最適なペアリングを選択することとを含む、条項１に記載の方法。
３．予測した歩留まりの結果は、プロセス制御の制限がより厳しいクリティカルな位置の特定のために使用される、条項２に記載の方法。
４．貼り合わせステップに利用可能な、利用可能な貼り合わせツール各々の特性を考慮に入れることと、基板特性又は各基板の処理履歴の一方又は両方に基づく基板の各対又はグループ化のために、貼り合わせツール及び／又は貼り合わせツール用の制御レシピの割り当てを決定することとをさらに含む、条項１～３の何れか一項に記載の方法。
５．方法はさらに、各基板上で使用される対応するパターニングプロセスの処理ステップの一部又は全てに使用される利用可能な装置を通る各基板の好ましい経路設定を決定する、条項４に記載の方法。
[0087] さらなる実施形態は、以下の番号付き条項によって開示されている。
１．第１の基板と第２の基板とを少なくとも含む貼り合わせた基板スタックのアライメントを決定するための方法であって、
第１の基板上の第１の回折構造と第２の基板上の第２の回折構造とを含む複合アライメント構造を照明することと、
複合構造の照明から得られた回折次数に基づいて第１の基板と第２の基板との相対的なアライメントを決定することと
を含む、方法。
２．決定するステップは、複合構造の照明から得られた相補的なより高い回折次数間の強度差に基づいてアライメントを決定することを含む、条項１に記載の方法。
３．第１の回折構造は、第１のエッチング周期構造を含み、第２の回折構造は、第２のエッチング周期構造を含む、条項１又は２に記載の方法。
４．第１の回折構造及び第２の回折構造は各々、複数の金属線を含む、条項１又は２に記載の方法。
５．第１の基板及び第２の基板は、基板の一方が反転され、基板のそれぞれの回折構造が他方に対して逆向きにされた状態で、互いに貼り合わされる、条項１～４の何れか一項に記載の方法。
６．第１の基板及び第２の基板は、照明ステップで使用される照明に対して実質的に透明である、条項１～５の何れか一項に記載の方法。
７．複数の複合アライメント構造から貼り合わせた基板スタック上の位置の関数として相対的なアライメントの記述を決定することを含む、条項１～６の何れか一項に記載の方法。
８．貼り合わせ品質を定量化するために、予測される回折特性に対する複合アライメント構造からの回折特性に基づいて、第１の回折構造と第２の回折構造との間の基板面に垂直な方向における局所距離を測定することを含む、条項１～７の何れか一項に記載の方法。
[0088] さらなる実施形態は、以下の番号付き条項によって開示されている。
１．少なくとも第１の基板及び第２の基板を含む貼り合わせた基板スタックであって、
第１の基板は第１の回折構造を含み、第２の基板は第２の回折構造を含み、第１の回折構造及び回折構造は、第２の基板上及び第１の基板上に複合アライメント構造を形成するように位置し、複合アライメント構造から、第１の基板と第２の基板との相対的なアライメントを測定できる、
貼り合わせた基板スタック。
２．第１の回折構造は、第１のエッチング周期構造を含み、第２の回折構造は、第２のエッチング周期構造を含む、条項１に記載の貼り合わせた基板スタック。
３．第１の回折構造及び第２の回折構造は各々、複数の金属線を含む、条項１に記載の貼り合わせた基板スタック。
４．第１の基板及び第２の基板は、基板の一方が反転され、基板のそれぞれの回折構造が他方に対して逆向きにされた状態で、互いに貼り合わされる、条項１～３の何れか一項に記載の貼り合わせた基板スタック。
５．それぞれの基板表面の範囲にわたる複数の第１の回折構造及び第２の回折構造によって形成された複数の複合アライメント構造を含む、条項１～４の何れか一項に記載の貼り合わせた基板スタック。
[0089] さらなる実施形態は、以下の番号付き条項のリストによって開示されている。
１．半導体デバイスを製造するプロセスを制御するための方法であって、
第１の基板をパターニングするための第１のパターニングプロセスに使用される第１のリソグラフィ装置の安定性制御のための反復モニタリングから第１のモニタリングデータを取得することであって、第１のモニタリングデータは第１の制御グリッドを定義する、取得することと、
第２の基板をパターニングするための第２のパターニングプロセスに使用される第２のリソグラフィ装置の安定性制御のための反復モニタリングから第２のモニタリングデータを取得することであって、第２のモニタリングデータは第２の制御グリッドを定義する、取得することと、
第１の基板と第２の基板とを貼り合わせて貼り合わせた基板を得るための貼り合わせステップ用の共通の制御グリッド定義を、第１のモニタリングデータと第２のモニタリングデータとに基づいて、決定することと
を含む、方法。
２．第１のモニタリングデータは、共通の基準モニタリングデータセットに対して第１のリソグラフィ装置用の第１のモニタリングデータをカスタマイズする関連する第１の差分データセットを含み、第２のモニタリングデータは、共通の基準モニタリングデータセットに対して第２のリソグラフィ装置用の第２のモニタリングデータをカスタマイズする関連する第２の差分データセットを含む、条項１に記載の方法。
３．共通の制御グリッド定義を決定するステップは、貼り合わせた基板についての対象となるパラメータ及び／又は仕様内ダイを最適化する共通の制御グリッド定義を決定することを含む、条項１又は２に記載の方法。
４．貼り合わせた第１の基板及び第２の基板を貼り合わせ後のリソグラフィステップでパターニングするための第３のパターニングプロセスに使用される第３のリソグラフィ装置の安定性制御のための反復モニタリングから第３のモニタリングデータを取得することであって、第３のモニタリングデータは、第３の制御グリッドを定義する、取得することと、
第１のモニタリングデータから第１の補正グリッドを、第２のモニタリングデータから第２の補正グリッドを、及び第３のモニタリングデータから第３の補正グリッドを決定することと、
第３のリソグラフィ装置を使用してスタックでの後続の貼り合わせ後のメトロロジに対する貼り合わせ後の補正を決定することであって、スタックは、第１のリソグラフィ装置で処理された第１の基板と、第２の装置で処理された第２の基板とを含む、決定することと
を含む、条項１～３の何れか一項に記載の方法。
５．第１のモニタリングデータ、第２のモニタリングデータ、及び第３のモニタリングデータは各々、それぞれのモニタ基板を使用して取得され、これらのモニタリング基板の各々は、第１の制御グリッドと第２の制御グリッドと第３の制御グリッドとが全て整合されるように整合されているか、又は
貼り合わせ後の補正を決定することは、追加の補正セットを使用して、第１の制御グリッドと第２の制御グリッドと第３の制御グリッドとを整合させることも含む、
条項４に記載の方法。
６．第１の補正グリッド、第２の補正グリッド、及び第３の補正グリッドは、それぞれ、第１のリソグラフィ装置によって付与された第１のリソグラフィ装置グリッド、第２のリソグラフィ装置によって付与された第２のリソグラフィ装置グリッド、及び第３のリソグラフィ装置によって付与された第３のリソグラフィ装置グリッドの逆グリッドを含む、条項４又は５に記載の方法。
７．貼り合わせステップは、３つ以上の基板を互いに貼り合わせることを含み、追加の基板の各々は、制御グリッドを定義する関連するモニタリングデータを含み、共通の制御グリッド定義を決定するステップは、関連するモニタリングデータの全てに基づいて基板の全てのための共通の制御グリッド定義を決定することを含む、条項１～６の何れか一項に記載の方法。
８．貼り合わせた基板に対して実施されたメトロロジに関する、貼り合わせ基板メトロロジデータを取得することと、
貼り合わせ基板メトロロジデータに基づいて、後続の基板での貼り合わせステップの実施に対する補正を決定することと
をさらに含む、条項１～７の何れか一項に記載の方法。
９．貼り合わせ基板メトロロジデータは、オーバーレイデータを含み、補正は、貼り合わせた基板のオーバーレイ及び／又は仕様内ダイを最大化するためのものである、条項８に記載の方法。
１０．補正を決定するステップは、
貼り合わせに先立って第１の基板に関する第１のメトロロジデータを取得することと、
貼り合わせに先立って第２の基板に関する第２のメトロロジデータを取得することと、
貼り合わせ基板メトロロジデータ、第１のメトロロジデータ、及び第２のメトロロジデータから、貼り合わせプロセス寄与データを決定することであって、貼り合わせプロセス寄与データは、貼り合わせプロセス及び／又は貼り合わせプロセスに使用される貼り合わせ装置から得られたメトロロジデータへの寄与を記述する、決定することと
を含む、条項８又は９に記載の方法。
１１．補正を決定するステップは、貼り合わせ基板メトロロジデータと、先に測定した追加の貼り合わせた基板からの貼り合わせ基板メトロロジ履歴データとに基づいて、補正を決定することを含む、条項１０に記載の方法。
１２．補正を決定するステップは、貼り合わせステップと、第１のパターニングプロセス及び／又は第２のパターニングプロセスの一方又は両方とに対する共最適化された補正を決定することを含む、条項８～１１の何れか一項に記載の方法。
１３．第１のパターニングプロセス及び／又は第２のパターニングプロセスに対する共最適化された補正は、
第１のパターニングプロセス及び／又は第２のパターニングプロセスのリソグラフィ露光プロセス、
第１のパターニングプロセス及び／又は第２のパターニングプロセスで使用されるパターニングデバイスでパターンを画定するためのパターニングデバイスパターニングプロセス、又は
第１のパターニングプロセス及び／又は第２のパターニングプロセスのエッチングプロセス
の１つ又は複数に対する共最適化された補正を含む、条項１２に記載の方法。
１４．共最適化された補正は、プロセスで使用される関連ツール又は装置のうちの１つ若しくは複数の関連ツール又は装置の補正能力に基づいて決定される、条項１２又は１３に記載の方法。
１５．共最適化された補正は、利用可能な補正能力の範囲に基づいて決定される、条項１４に記載の方法。
１６．共最適化された補正は、対象となるパラメータについての最小の補正不能誤差を達成するために、これらのツール又は装置の全てに補正を分配する、条項１４又は１５に記載の方法。
１７．対象となるパラメータは、オーバーレイである、条項１６に記載の方法。
１８．共最適化は、第１の制御グリッドと第２の制御グリッドとの整合を最適化するために、第１のメトロロジデータ及び第２のメトロロジデータから第１のパターニングプロセス及び第２のパターニングプロセスの一方又は両方についての制御動作及び／又は設定を決定することを含む、条項９～１７の何れか一項に記載の方法。
１９．各基板上の欠陥ダイの位置、
制御グリッド、
基板形状
のうちの１つ又は複数を含む基板特性に基づいて、貼り合わせステップのための基板の最適なペアリング又はグループ化を決定することを含む、条項１～１８の何れか一項に記載の方法。
２０．最適なペアリング又はグループ化を決定することは、ペアリングされた又はグループ化された基板についての歩留まりを予測することと、歩留まりを最大化するペアリングとして最適なペアリングを選択することとを含む、条項１９に記載の方法。
２１．予測した歩留まりの結果は、プロセス制御の制限がより厳しいクリティカルな位置の特定のために使用される、条項２０に記載の方法。
２２．貼り合わせステップに利用可能な、利用可能な貼り合わせツール各々の特性を考慮に入れることと、基板特性又は各基板の処理履歴の一方又は両方に基づく基板の各対又はグループ化のために、貼り合わせツール及び／又は貼り合わせツール用の制御レシピを割り当てることとをさらに含む、条項１９～２１の何れか一項に記載の方法。
２３．方法はさらに、各基板上で使用される対応するパターニングプロセスの処理ステップの一部又は全てに使用される利用可能な装置を通る各基板の好ましい経路設定を決定する、条項２２に記載の方法。
２４．共通のグリッド定義に基づいて貼り合わせステップを実施することを含む、条項１～２３の何れか一項に記載の方法。
２５．第１の基板上の第１の回折構造と第２の基板上の第２の回折構造とを含む複合アライメント構造を照明することと、
複合構造の照明から得られた回折次数に基づいて第１の基板と第２の基板との相対的なアライメントを決定することと
によって、後続の貼り合わせた基板スタックのアライメントを決定することを含む、条項２４に記載の方法。
２６．決定するステップは、複合構造の照明から得られた相補的なより高い回折次数間の強度差に基づいてアライメントを決定することを含む、条項２５に記載の方法。
２７．第１の回折構造は、第１のエッチング周期構造を含み、第２の回折構造は、第２のエッチング周期構造を含む、条項２５又は２６に記載の方法。
２８．第１の回折構造及び第２の回折構造は各々、複数の金属線を含む、条項２５又は２６に記載の方法。
２９．第１の基板及び第２の基板は、基板の一方が反転され、基板のそれぞれの回折構造が他方に対して逆向きにされた状態で、互いに貼り合わされる、条項２２～２８の何れか一項に記載の方法。
３０．第１の基板及び第２の基板は、照明ステップで使用される照明に対して実質的に透明である、条項２２～２９の何れか一項に記載の方法。
３１．複数の複合アライメント構造から貼り合わせた基板スタック上の位置の関数として相対的なアライメントの記述を決定することを含む、条項２２～３０の何れか一項に記載の方法。
３２．貼り合わせ品質を定量化するために、予測される回折特性に対する複合アライメント構造からの回折特性に基づいて、第１の回折構造と第２の回折構造との間の基板面に垂直な方向における局所距離を測定することを含む、条項２２～３１の何れか一項に記載の方法。
３３．リソグラフィプロセスにおいて基板に製品構造を提供するように構成されたリソグラフィ装置及び処理された基板を貼り合わせるように構成された貼り合わせ装置であって、条項１～３２の何れか一項に記載の方法を実施することによって製造プロセス中にリソグラフィ装置及び／又は貼り合わせ装置の制御を最適化するように動作可能なプロセッサをさらに含む、リソグラフィ装置及び貼り合わせ装置。
３４．適切な装置で実行されたときに、条項１～３２の何れか一項に記載の方法を実施するように動作可能なプログラム命令を含むコンピュータプログラム。
３５．条項３４に記載のコンピュータプログラムを含む非一時的なコンピュータプログラム記憶媒体。
[0090] さらなる実施形態は、以下の番号付き条項のリストによって開示されている。
１．半導体デバイスを製造するプロセスを制御するための方法であって、
第１の基板をパターニングするための第１のパターニングプロセスに使用される第１のリソグラフィ装置に関連付けられた第１の制御グリッドを取得することと、
第２の基板をパターニングするための第２のパターニングプロセスに使用される第２のリソグラフィ装置に関連付けられた第２の制御グリッドを取得することと、
第１の基板と第２の基板とを貼り合わせて貼り合わせた基板を得るための貼り合わせステップ用の共通の制御グリッド定義を、第１の制御グリッドと第２の制御グリッドとに基づいて、決定することと
を含む、方法。
２．第１の制御グリッドは、第１のリソグラフィ装置の安定性制御のための反復モニタリングからの第１のモニタリングデータに基づいて定義され、第２の制御グリッドは、第２のリソグラフィ装置の安定性制御のための反復モニタリングからの第２のモニタリングデータに基づいて定義される、条項１に記載の方法。
３．第１のモニタリングデータは、共通の基準モニタリングデータセットに対して第１のリソグラフィ装置用の第１のモニタリングデータをカスタマイズする関連する第１の差分データセットを含み、第２のモニタリングデータは、共通の基準モニタリングデータセットに対して第２のリソグラフィ装置用の第２のモニタリングデータをカスタマイズする関連する第２の差分データセットを含む、条項２に記載の方法。
４．共通の制御グリッド定義を決定するステップは、貼り合わせた基板についての対象となるパラメータ及び／又は仕様内ダイを最適化する共通の制御グリッド定義を決定することを含む、条項１～３の何れか一項に記載の方法。
５．貼り合わせた基板を貼り合わせ後のリソグラフィステップでパターニングするための第３のパターニングプロセスに使用される第３のリソグラフィ装置の第３の制御グリッドを取得することと、
第１の制御グリッドから第１の補正グリッドを、第２の制御グリッドから第２の補正グリッドを、及び第３の制御グリッドから第３の補正グリッドを決定することと、
第３のリソグラフィ装置を使用してスタックでの後続の貼り合わせ後のメトロロジに対する貼り合わせ後の補正を決定することであって、スタックは、第１のリソグラフィ装置で処理された第１の基板と、第２の装置で処理された第２の基板とを含む、決定することと
を含む、条項１～４の何れか一項に記載の方法。
６．貼り合わせた第１の基板及び第２の基板を貼り合わせ後のリソグラフィステップでパターニングするための第３のパターニングプロセスに使用される第３のリソグラフィ装置の安定性制御のための反復モニタリングから第３のモニタリングデータを取得することであって、第３のモニタリングデータは、第３の制御グリッドを定義する、取得することと、
第１のモニタリングデータから第１の補正グリッドを、第２のモニタリングデータから第２の補正グリッドを、及び第３のモニタリングデータから第３の補正グリッドを決定することと、
第３のリソグラフィ装置を使用してスタックでの後続の貼り合わせ後のメトロロジに対する貼り合わせ後の補正を決定することであって、スタックは、第１のリソグラフィ装置で処理された第１の基板と、第２の装置で処理された第２の基板とを含む、決定することと
を含む、条項２に記載の方法。
７．第１のモニタリングデータ、第２のモニタリングデータ、及び第３のモニタリングデータは各々、それぞれのモニタ基板を使用して取得され、これらのモニタリング基板の各々は、第１の制御グリッドと第２の制御グリッドと第３の制御グリッドとが全て整合されるように整合されているか、又は
貼り合わせ後の補正を決定することは、追加の補正セットを使用して、第１の制御グリッドと第２の制御グリッドと第３の制御グリッドとを整合させることも含む、
条項６に記載の方法。
８．第１の補正グリッド、第２の補正グリッド、及び第３の補正グリッドは、それぞれ、第１のリソグラフィ装置によって付与された第１のリソグラフィ装置グリッド、第２のリソグラフィ装置によって付与された第２のリソグラフィ装置グリッド、及び第３のリソグラフィ装置によって付与された第３のリソグラフィ装置グリッドの逆グリッドを含む、条項６又は７に記載の方法。
９．貼り合わせステップは、３つ以上の基板を互いに貼り合わせることを含み、追加の基板の各々は、制御グリッドを定義する関連するモニタリングデータを含み、共通の制御グリッド定義を決定するステップは、関連するモニタリングデータの全てに基づいて基板の全てのための共通の制御グリッド定義を決定することを含む、条項２～８の何れか一項に記載の方法。
１０．貼り合わせた基板に対して実施されたメトロロジに関する、貼り合わせ基板メトロロジデータを取得することと、
貼り合わせ基板メトロロジデータに基づいて、後続の基板での貼り合わせステップの実施に対する補正を決定することと
をさらに含む、条項１～９の何れか一項に記載の方法。
１１．貼り合わせ基板メトロロジデータは、オーバーレイデータを含み、補正は、貼り合わせた基板のオーバーレイ及び／又は仕様内ダイを最大化するためのものである、条項１０に記載の方法。
１２．補正を決定するステップは、
貼り合わせに先立って第１の基板に関する第１のメトロロジデータを取得することと、
貼り合わせに先立って第２の基板に関する第２のメトロロジデータを取得することと、
貼り合わせ基板メトロロジデータ、第１のメトロロジデータ、及び第２のメトロロジデータから、貼り合わせプロセス寄与データを決定することであって、貼り合わせプロセス寄与データは、貼り合わせプロセス及び／又は貼り合わせプロセスに使用される貼り合わせ装置から得られたメトロロジデータへの寄与を記述する、決定することと
を含む、条項１０又は１１に記載の方法。
１３．補正を決定するステップは、貼り合わせ基板メトロロジデータと、先に測定した追加の貼り合わせた基板からの貼り合わせ基板メトロロジ履歴データとに基づいて、補正を決定することを含む、条項１２に記載の方法。
１４．補正を決定するステップは、貼り合わせステップと、第１のパターニングプロセス及び／又は第２のパターニングプロセスの一方又は両方とに対する共最適化された補正を決定することを含む、条項１０～１３の何れか一項に記載の方法。
１５．第１のパターニングプロセス及び／又は第２のパターニングプロセスに対する共最適化された補正は、
第１のパターニングプロセス及び／又は第２のパターニングプロセスのリソグラフィ露光プロセス、
第１のパターニングプロセス及び／又は第２のパターニングプロセスで使用されるパターニングデバイスでパターンを画定するためのパターニングデバイスパターニングプロセス、又は
第１のパターニングプロセス及び／又は第２のパターニングプロセスのエッチングプロセス
の１つ又は複数に対する共最適化された補正を含む、条項１４に記載の方法。
１６．共最適化された補正は、プロセスで使用される関連ツール又は装置のうちの１つ若しくは複数の関連ツール又は装置の補正能力に基づいて決定される、条項１４又は１５に記載の方法。
１７．共最適化された補正は、利用可能な補正能力の範囲に基づいて決定される、条項１６に記載の方法。
１８．共最適化された補正は、対象となるパラメータについての最小の補正不能誤差を達成するために、これらのツール又は装置の全てに補正を分配する、条項１６又は１７に記載の方法。
１９．対象となるパラメータは、オーバーレイである、条項１８に記載の方法。
２０．共最適化は、第１の制御グリッドと第２の制御グリッドとの整合を最適化するために、第１のメトロロジデータ及び第２のメトロロジデータから第１のパターニングプロセス及び第２のパターニングプロセスの一方又は両方についての制御動作及び／又は設定を決定することを含む、条項１１～１９の何れか一項に記載の方法。
２１．各基板上の欠陥ダイの位置、
制御グリッド、
基板形状
のうちの１つ又は複数を含む基板特性に基づいて、貼り合わせステップのための基板の最適なペアリング又はグループ化を決定することを含む、条項１～２０の何れか一項に記載の方法。
２２．最適なペアリング又はグループ化を決定することは、ペアリングされた又はグループ化された基板についての歩留まりを予測することと、歩留まりを最大化するペアリングとして最適なペアリングを選択することとを含む、条項２１に記載の方法。
２３．予測した歩留まりの結果は、プロセス制御の制限がより厳しいクリティカルな位置の特定のために使用される、条項２２に記載の方法。
２４．貼り合わせステップに利用可能な、利用可能な貼り合わせツール各々の特性を考慮に入れることと、基板特性又は各基板の処理履歴の一方又は両方に基づく基板の各対又はグループ化のために、貼り合わせツール及び／又は貼り合わせツール用の制御レシピを割り当てることとをさらに含む、条項２１～２３の何れか一項に記載の方法。
２５．方法はさらに、各基板上で使用される対応するパターニングプロセスの処理ステップの一部又は全てに使用される利用可能な装置を通る各基板の好ましい経路設定を決定する、条項２４に記載の方法。
２６．共通のグリッド定義に基づいて貼り合わせステップを実施することを含む、条項１～２５の何れか一項に記載の方法。
２７．第１の基板上の第１の回折構造と第２の基板上の第２の回折構造とを含む複合アライメント構造を照明することと、
複合構造の照明から得られた回折次数に基づいて第１の基板と第２の基板との相対的なアライメントを決定することと
によって、後続の貼り合わせた基板スタックのアライメントを決定することを含む、条項２６に記載の方法。
２８．決定するステップは、複合構造の照明から得られた相補的なより高い回折次数間の強度差に基づいてアライメントを決定することを含む、条項２７に記載の方法。
２９．第１の回折構造は、第１のエッチング周期構造を含み、第２の回折構造は、第２のエッチング周期構造を含む、条項２７又は２８に記載の方法。
３０．第１の回折構造及び第２の回折構造は各々、複数の金属線を含む、条項２７又は２８に記載の方法。
３１．第１の基板及び第２の基板は、基板の一方が反転され、基板のそれぞれの回折構造が他方に対して逆向きにされた状態で、互いに貼り合わされる、条項２４～３０の何れか一項に記載の方法。
３２．第１の基板及び第２の基板は、照明ステップで使用される照明に対して実質的に透明である、条項２４～３１の何れか一項に記載の方法。
３３．複数の複合アライメント構造から貼り合わせた基板スタック上の位置の関数として相対的なアライメントの記述を決定することを含む、条項２４～３２の何れか一項に記載の方法。
３４．貼り合わせ品質を定量化するために、予測される回折特性に対する複合アライメント構造からの回折特性に基づいて、第１の回折構造と第２の回折構造との間の基板面に垂直な方向における局所距離を測定することを含む、条項２４～３３の何れか一項に記載の方法。
[0091] リソグラフィ装置に関連して使用する「放射」及び「ビーム」という用語は、（例えば、３６５、３５５、２４８、１９３、１５７、又は１２６ｎｍの波長、或いはそれらの近辺の波長を有する）紫外（ＵＶ）線及び（例えば、５～２０ｎｍの範囲の波長を有する）極端紫外（ＥＵＶ）線、さらには、イオンビーム又は電子ビームなどの粒子ビームを含む全てのタイプの電磁放射線を包含する。
[0092] 「レンズ」という用語は、状況が可能にする場合、屈折式、反射式、磁気式、電磁気式、及び静電式光学コンポーネントを含む様々なタイプの光学コンポーネントの任意の一つ、又はそれらの組み合わせを指すことができる。
[0093] 特定の実施形態の前述の説明は、本発明の一般的な性質を完全に明らかにするので、他者は、当業者の技能の範囲内の知識を適用することで、過度の実験を行うことなく、本発明の一般概念から逸脱することなく、そのような特定の実施形態を容易に修正し、及び／又はそのような特定の実施形態を様々な用途に適合させることができる。したがって、そのような適合及び修正は、本明細書に提示した教示及びガイダンスに基づいて、開示した実施形態の等価物の趣旨及び範囲内であることを意図されている。当然のことながら、本明細書における専門語又は用語は、例を用いて説明するためのものであり、限定するものではなく、本明細書の用語又は専門語は、教示及びガイダンスに照らして、同業者によって解釈されるべきである。
[0094] 本発明の広さ及び範囲は、上記の例示的な実施形態の何れかによって限定されるのではなくて、添付の特許請求の範囲及びその等価物によってのみ規定されるべきである。

Claims (15)

  1. 半導体デバイスを製造するプロセスを制御するための方法であって、
    第１の基板をパターニングするための第１のパターニングプロセスに使用される第１のリソグラフィ装置に関連付けられた第１の制御グリッドを取得することと、
    第２の基板をパターニングするための第２のパターニングプロセスに使用される第２のリソグラフィ装置に関連付けられた第２の制御グリッドを取得することと、
    前記第１の基板と前記第２の基板とを貼り合わせて貼り合わせた基板を得るための貼り合わせステップ用の共通の制御グリッド定義を、前記第１の制御グリッドと前記第２の制御グリッドとに基づいて、決定することと、
    前記貼り合わせた基板に対して実施されたメトロロジに関するデータを含む、貼り合わせ基板メトロロジデータを取得することと、
    前記貼り合わせ基板メトロロジデータに基づいて、後続の基板での前記貼り合わせステップの実施に対する補正を決定することであって、補正を前記決定することは、前記貼り合わせステップと、前記第１のパターニングプロセス及び／又は前記第２のパターニングプロセスの一方又は両方とに対する共最適化された補正を決定することを含む、決定することと
    を含む、方法。
  2. 前記第１の制御グリッドは、前記第１のリソグラフィ装置の安定性制御のための反復モニタリングからの第１のモニタリングデータに基づいて定義され、前記第２の制御グリッドは、前記第２のリソグラフィ装置の安定性制御のための反復モニタリングからの第２のモニタリングデータに基づいて定義される、請求項１に記載の方法。
  3. 前記第１のモニタリングデータは、共通の基準モニタリングデータセットに対して前記第１のリソグラフィ装置用の前記第１のモニタリングデータをカスタマイズする関連する第１の差分データセットを含み、前記第２のモニタリングデータは、前記共通の基準モニタリングデータセットに対して前記第２のリソグラフィ装置用の前記第２のモニタリングデータをカスタマイズする関連する第２の差分データセットを含む、請求項２に記載の方法。
  4. 共通の制御グリッド定義を決定する前記ステップは、前記貼り合わせた基板についての対象となるパラメータ及び／又は仕様内ダイを最適化する共通の制御グリッド定義を決定することを含む、請求項１～３の何れか一項に記載の方法。
  5. 前記貼り合わせた基板を貼り合わせ後のリソグラフィステップでパターニングするための第３のパターニングプロセスに使用される第３のリソグラフィ装置の第３の制御グリッドを取得することと、
    前記第１の制御グリッドから第１の補正グリッドを、前記第２の制御グリッドから第２の補正グリッドを、及び前記第３の制御グリッドから第３の補正グリッドを決定することと、
    前記第３のリソグラフィ装置を使用してスタックでの後続の貼り合わせ後のメトロロジに対する貼り合わせ後の補正を決定することであって、前記スタックは、前記第１のリソグラフィ装置で処理された第１の基板と、第２の装置で処理された第２の基板とを含む、決定することと
    を含む、請求項１～４の何れか一項に記載の方法。
  6. 前記貼り合わせた第１の基板及び第２の基板を貼り合わせ後のリソグラフィステップでパターニングするための第３のパターニングプロセスに使用される第３のリソグラフィ装置の安定性制御のための反復モニタリングから第３のモニタリングデータを取得することであって、前記第３のモニタリングデータは、第３の制御グリッドを定義する、取得することと、
    前記第１のモニタリングデータから第１の補正グリッドを、前記第２のモニタリングデータから第２の補正グリッドを、及び前記第３のモニタリングデータから第３の補正グリッドを決定することと、
    前記第３のリソグラフィ装置を使用してスタックでの後続の貼り合わせ後のメトロロジに対する貼り合わせ後の補正を決定することであって、前記スタックは、前記第１のリソグラフィ装置で処理された第１の基板と、第２の装置で処理された第２の基板とを含む、前記決定することと
    を含む、請求項２に記載の方法。
  7. 前記第１のモニタリングデータ、前記第２のモニタリングデータ、及び前記第３のモニタリングデータは各々、それぞれのモニタ基板を使用して取得され、これらのモニタリング基板の各々は、前記第１の制御グリッドと前記第２の制御グリッドと前記第３の制御グリッドとが全て整合されるように整合されているか、又は
    貼り合わせ後の補正を前記決定することは、追加の補正セットを使用して、前記第１の制御グリッドと前記第２の制御グリッドと前記第３の制御グリッドとを整合させることも含む、
    請求項６に記載の方法。
  8. 前記貼り合わせ基板メトロロジデータは、オーバーレイデータを含み、前記補正は、前記貼り合わせた基板のオーバーレイ及び／又は仕様内ダイを最大化するためのものである、請求項１に記載の方法。
  9. 補正を決定する前記ステップは、
    貼り合わせに先立って前記第１の基板に関する第１のメトロロジデータを取得することと、
    貼り合わせに先立って前記第２の基板に関する第２のメトロロジデータを取得することと、
    前記貼り合わせ基板メトロロジデータ、前記第１のメトロロジデータ、及び前記第２のメトロロジデータから、貼り合わせプロセス寄与データを決定することであって、前記貼り合わせプロセス寄与データは、前記貼り合わせプロセス及び／又は前記貼り合わせプロセスに使用される貼り合わせ装置から得られた前記メトロロジデータへの寄与を記述する、決定することと
    を含む、請求項１～８の何れか一項に記載の方法。
  10. 各基板上の欠陥ダイの位置、
    制御グリッド、
    基板形状
    のうちの１つ又は複数を含む基板特性に基づいて、前記貼り合わせステップのための基板の最適なペアリング又はグループ化を決定することを含む、請求項１～９の何れか一項に記載の方法。
  11. 前記共通のグリッド定義に基づいて前記貼り合わせステップを実施することを含む、請求項１～１０の何れか一項に記載の方法。
  12. 前記第１の基板上の第１の回折構造と前記第２の基板上の第２の回折構造とを含む複合アライメント構造を照明することと、
    前記複合構造の前記照明から得られた回折次数に基づいて前記第１の基板と前記第２の基板との相対的なアライメントを決定することと
    によって、後続の貼り合わせた基板スタックのアライメントを決定することを含む、請求項１１に記載の方法。
  13. 前記第１の回折構造は、第１のエッチング周期構造を含み、前記第２の回折構造は、第２のエッチング周期構造を含む、請求項１２に記載の方法。
  14. 第１の基板をパターニングするための第１のパターニングプロセスに使用される第１のリソグラフィ装置に関連付けられた第１の制御グリッドを取得するステップと、
    第２の基板をパターニングするための第２のパターニングプロセスに使用される第２のリソグラフィ装置に関連付けられた第２の制御グリッドを取得するステップと、
    前記第１の基板と前記第２の基板とを貼り合わせて貼り合わせた基板を得るための貼り合わせステップ用の共通の制御グリッド定義を、前記第１の制御グリッドと前記第２の制御グリッドとに基づいて、決定するステップと、
    前記貼り合わせた基板に対して実施されたメトロロジに関するデータを含む、貼り合わせ基板メトロロジデータを取得するステップと、
    前記貼り合わせ基板メトロロジデータに基づいて、後続の基板での前記貼り合わせステップの実施に対する補正を決定するステップであって、補正を前記決定するステップは、前記貼り合わせステップと、前記第１のパターニングプロセス及び前記第２のパターニングプロセスの一方又は両方とに対する共最適化された補正を決定することを含む、決定するステップと
    を実施するように動作可能なプログラム命令を含むコンピュータプログラム。
  15. 請求項１４に記載のコンピュータプログラムを含む非一時的なコンピュータプログラム記憶媒体。
JP2022549281A 2020-03-03 2021-02-03 製造プロセスを制御するための方法及び関連装置 Active JP7312917B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP20160538 2020-03-03
EP20160538.3 2020-03-03
EP20164221.2 2020-03-19
EP20164221.2A EP3882701A1 (en) 2020-03-19 2020-03-19 Method for controlling a manufacturing process and associated apparatuses
PCT/EP2021/052492 WO2021175527A1 (en) 2020-03-03 2021-02-03 Method for controlling a manufacturing process and associated apparatuses

Publications (2)

Publication Number Publication Date
JP2023515790A true JP2023515790A (ja) 2023-04-14
JP7312917B2 JP7312917B2 (ja) 2023-07-21

Family

ID=74285502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022549281A Active JP7312917B2 (ja) 2020-03-03 2021-02-03 製造プロセスを制御するための方法及び関連装置

Country Status (5)

Country Link
US (2) US11768441B2 (ja)
JP (1) JP7312917B2 (ja)
KR (1) KR20220137074A (ja)
CN (1) CN115244467A (ja)
WO (1) WO2021175527A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11829077B2 (en) * 2020-12-11 2023-11-28 Kla Corporation System and method for determining post bonding overlay
CN116227407B (zh) * 2022-12-23 2023-09-26 芯行纪科技有限公司 形成物理版图的模块边界的方法及相关设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060121373A1 (en) * 2004-12-03 2006-06-08 Miradia Inc. Method and structure for manufacturing bonded substrates using multiple photolithography tools
US20140356981A1 (en) * 2013-05-28 2014-12-04 International Business Machines Corporation Wafer bonding misalignment reduction
CN109920751A (zh) * 2019-02-18 2019-06-21 长江存储科技有限责任公司 利用光刻曝光补偿修正晶圆键合对准偏差的方法及系统

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7791727B2 (en) 2004-08-16 2010-09-07 Asml Netherlands B.V. Method and apparatus for angular-resolved spectroscopic lithography characterization
US20090130821A1 (en) * 2007-10-12 2009-05-21 Applied Materials, Inc. Three dimensional packaging with wafer-level bonding and chip-level repair
NL1036245A1 (nl) 2007-12-17 2009-06-18 Asml Netherlands Bv Diffraction based overlay metrology tool and method of diffraction based overlay metrology.
NL1036597A1 (nl) 2008-02-29 2009-09-01 Asml Netherlands Bv Metrology method and apparatus, lithographic apparatus, and device manufacturing method.
NL1036857A1 (nl) 2008-04-21 2009-10-22 Asml Netherlands Bv Inspection method and apparatus, lithographic apparatus, lithographic processing cell and device manufacturing method.
NL2004094A (en) 2009-02-11 2010-08-12 Asml Netherlands Bv Inspection apparatus, lithographic apparatus, lithographic processing cell and inspection method.
CN102498441B (zh) 2009-07-31 2015-09-16 Asml荷兰有限公司 量测方法和设备、光刻系统以及光刻处理单元
NL2005192A (en) 2009-08-24 2011-02-28 Asml Netherlands Bv Metrology method and apparatus, lithographic apparatus, device manufacturing method and substrate.
US8455270B2 (en) 2009-09-17 2013-06-04 International Business Machines Corporation 3D multiple die stacking
EP2537069B1 (en) 2010-02-19 2020-03-04 ASML Netherlands BV Lithographic apparatus and device manufacturing method
WO2012022584A1 (en) 2010-08-18 2012-02-23 Asml Netherlands B.V. Substrate for use in metrology, metrology method and device manufacturing method
JP5661194B2 (ja) 2010-11-12 2015-01-28 エーエスエムエル ネザーランズ ビー．ブイ． メトロロジ方法及び装置、リソグラフィシステム並びにデバイス製造方法
KR101761735B1 (ko) 2012-03-27 2017-07-26 에이에스엠엘 네델란즈 비.브이. 메트롤로지 방법 및 장치, 리소그래피 시스템 및 디바이스 제조 방법
NL2010458A (en) 2012-04-16 2013-10-17 Asml Netherlands Bv Lithographic apparatus, substrate and device manufacturing method background.
JP6077647B2 (ja) 2012-05-29 2017-02-08 エーエスエムエル ネザーランズ ビー．ブイ． メトロロジー方法及び装置、基板、リソグラフィシステム並びにデバイス製造方法
US9059039B2 (en) * 2013-09-06 2015-06-16 International Business Machines Corporation Reducing wafer bonding misalignment by varying thermal treatment prior to bonding
JP6408610B2 (ja) 2014-06-02 2018-10-17 エーエスエムエル ネザーランズ ビー．ブイ． メトロロジターゲットの設計方法、メトロロジターゲットを有する基板、オーバーレイの測定方法、およびデバイス製造方法
KR102059018B1 (ko) 2015-10-19 2019-12-24 에이에스엠엘 네델란즈 비.브이. 패터닝 공정 오차를 보정하는 장치 및 방법
CN106611756A (zh) * 2015-10-26 2017-05-03 联华电子股份有限公司 晶片对晶片对接结构及其制作方法
EP3495888A1 (en) 2017-12-06 2019-06-12 ASML Netherlands B.V. Method for controlling a lithographic apparatus and associated apparatuses
CN109451763B (zh) * 2018-05-16 2019-11-08 长江存储科技有限责任公司 用于晶圆键合对准补偿的方法和系统
US10991685B2 (en) * 2019-01-16 2021-04-27 International Business Machines Corporation Assembling of chips by stacking with rotation
JP7204537B2 (ja) * 2019-03-05 2023-01-16 キオクシア株式会社 基板貼合装置および半導体装置の製造方法
US20230030116A1 (en) * 2021-07-28 2023-02-02 Kla Corporation System and method for optimizing through silicon via overlay

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060121373A1 (en) * 2004-12-03 2006-06-08 Miradia Inc. Method and structure for manufacturing bonded substrates using multiple photolithography tools
US20140356981A1 (en) * 2013-05-28 2014-12-04 International Business Machines Corporation Wafer bonding misalignment reduction
CN109920751A (zh) * 2019-02-18 2019-06-21 长江存储科技有限责任公司 利用光刻曝光补偿修正晶圆键合对准偏差的方法及系统

Also Published As

Publication number Publication date
US20230108481A1 (en) 2023-04-06
KR20220137074A (ko) 2022-10-11
JP7312917B2 (ja) 2023-07-21
CN115244467A (zh) 2022-10-25
US20240045340A1 (en) 2024-02-08
US11768441B2 (en) 2023-09-26
WO2021175527A1 (en) 2021-09-10

Similar Documents

Publication Publication Date Title
US11599027B2 (en) Lithographic process and apparatus and inspection process and apparatus
US12050406B2 (en) Method for controlling a lithographic apparatus and associated apparatuses
US11669017B2 (en) Method for controlling a manufacturing apparatus and associated apparatuses
US20240045340A1 (en) Method for controlling a manufacturing process and associated apparatuses
US11796920B2 (en) Method for controlling a manufacturing process and associated apparatuses
CN112585538B (zh) 用于控制制造过程的方法及相关联的设备
US20230161265A1 (en) Method for controlling a manufacturing process and associated apparatuses
EP3882701A1 (en) Method for controlling a manufacturing process and associated apparatuses
TWI825415B (zh) 用於最佳化取樣方案之方法及相關聯裝置
EP3869271A1 (en) Method for controlling a manufacturing process and associated apparatuses
US20220146946A1 (en) Method for controlling a lithographic apparatus and associated apparatuses
EP3945367A1 (en) Method for controlling a manufacturing process and associated apparatuses
US20240061353A1 (en) Method for determining a focus actuation profile for one or more actuators of a lithographic exposure apparatus
NL2024950A (en) Method for controlling a manufacturing process and associated apparatuses

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221012

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230616

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230710

R150 Certificate of patent or registration of utility model

Ref document number: 7312917

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150