JP2023510152A - 目標を定めた熱制御システム - Google Patents

目標を定めた熱制御システム Download PDF

Info

Publication number
JP2023510152A
JP2023510152A JP2022538705A JP2022538705A JP2023510152A JP 2023510152 A JP2023510152 A JP 2023510152A JP 2022538705 A JP2022538705 A JP 2022538705A JP 2022538705 A JP2022538705 A JP 2022538705A JP 2023510152 A JP2023510152 A JP 2023510152A
Authority
JP
Japan
Prior art keywords
shield
block
semiconductor processing
apertures
aperture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022538705A
Other languages
English (en)
Inventor
ベンカタ シャラット チャンドラ パリミ，
サティシュ ラダクリシュナン，
シアオチュアン ミン，
サラ ミシェル ボベック，
パラシャント クマール クルシュレシャータ，
ヴィナイ プラバカール，
スンウォン ハー，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2023510152A publication Critical patent/JP2023510152A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32651—Shields, e.g. dark space shields, Faraday shields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68792—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the construction of the shaft
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3322—Problems associated with coating
    • H01J2237/3323—Problems associated with coating uniformity

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Air Conditioning Control Device (AREA)
  • Feedback Control In General (AREA)

Abstract

例示的な半導体処理チャンバは、側壁及び基部を含むチャンバ本体を含み得る。チャンバは、チャンバ本体の基部を通って延在する基板支持体を含み得る。基板支持体は、半導体基板を支持するように構成された支持プラテンを含み得る。基板支持体は、支持プラテンに結合されたシャフトを含み得る。基板支持体は、基板支持体のシャフトに結合されたシールドを含み得る。シールドは、シールドを貫通して画定された複数の開孔を含み得る。基板支持体は、シールドの開孔に着座したブロックを含み得る。【選択図】図３

Description

関連出願への相互参照
［０００１］本出願は、２０１９年１２月２７日に出願された米国特許出願第１６／７２８，５５２号の優先権の利益を主張し、その全体がすべての目的のために参照により本明細書に組み込まれるものとする。
［０００２］本技術は、半導体製造用の構成要素及び装置に関するものである。より具体的には、本技術は、処理チャンバの構成要素及び他の半導体処理機器に関するものである。
［０００３］集積回路は、基板表面に複雑にパターニングされた材料層を形成するプロセスによって可能になる。基板にパターニングされた材料を形成するには、材料を形成及び除去するための制御された方法が必要である。多くの場合、基板に材料を均一に堆積させる又は基板上の材料を均一にエッチングするために、前駆体が処理領域に供給され、分配される。処理チャンバの多くの態様が、チャンバ内のプロセス条件の均一性、構成要素を通る流れの均一性、及びその他のプロセス及び構成要素のパラメータ等のプロセスの均一性に影響を及ぼす可能性がある。基板全体のわずかな不一致でも、形成又は除去プロセスに影響を与える可能性がある。
［０００４］したがって、高品質のデバイス及び構造を製造するために使用できる改良されたシステム及び方法に対するニーズが存在する。これら及び他のニーズは、本技術によって対処される。
［０００５］例示的な半導体処理チャンバは、側壁及び基部を含むチャンバ本体を含み得る。チャンバは、チャンバ本体の基部を通って延在する基板支持体を含み得る。基板支持体は、半導体基板を支持するように構成された支持プラテンを含み得る。基板支持体は、支持プラテンに結合されたシャフトを含み得る。基板支持体は、基板支持体のシャフトに結合されたシールドを含み得る。シールドは、シールドを貫通して画定された複数の開孔を含み得る。基板支持体は、シールドの開孔に着座したブロックを含み得る。
［０００６］幾つかの実施形態では、シールドは、セラミック材料であってよい、又はセラミック材料を含み得る。基板支持体は、支持プラテンとシールドとの間の領域内にパージガスを供給するように位置決めされたパージチャネルを含み得る。複数の開孔の各開孔は、約１０ｍｍ以下の直径によって特徴付けられ得る。複数の開孔は勾配に沿ってサイズ設定されてよく、シャフトに近接する開孔はシャフトから遠位の開孔より大きい直径によって特徴付けられ得る。複数の開孔は、シールドの半径の８０％以下の半径距離によって限定されたエリア内に画定され得る。シールドは、支持プラテンの裏側のシャフトに沿って３０ｍｍ以内に位置決めされ得る。ブロックは、赤外線に対して実質的に不透明な材料であってよい、又は赤外線に対して実質的に不透明な材料を含み得る。ブロックは、第１のブロックを含んでよく、第１のブロックが着座したシールドの開孔は、第１の開孔であってよく、半導体処理システムは、シールドの第２の開孔に着座した第２のブロックを含み得る。第２のブロックは、赤外線に対して実質的に透明な材料であってよい、又は赤外線に対して実質的に透明な材料を含み得る。
［０００７］本技術の幾つかの実施形態は、半導体処理チャンバのペデスタルの放射シールドを包含し得る。シールドは、セラミック材料及びブロックを含み得る。シールドは、シールドの中心軸と同軸の中央開孔を画定し得る。シールドは、中央開孔の周りに均一な間隔で配置された複数の開孔を画定し得る。ブロックは、複数の開孔のうちの少なくとも１つの開孔全体に延在し得る。複数の開孔は、シールドの半径の９０％以下の半径距離によって限定されたエリア内に画定され得る。ブロックは、赤外線に対して実質的に不透明な材料であってよい、又は赤外線に対して実質的に不透明な材料を含み得る。ブロックは、複数の開孔のうちの多数の開孔全体に延在し得る。ブロックは第１のブロックであってよく、第１のブロックが全体に延在する少なくとも１つの開孔は第１の開孔であってよく、シールドは、シールドの第２の開孔全体に延在する第２のブロックを含み得る。第２のブロックは、赤外線に対して実質的に透明な材料であってよい。第２のブロックは、石英又はサファイアであってよい、又は石英又はサファイアを含み得る。
［０００８］本技術の幾つかの実施形態は、半導体処理の方法を包含し得る。本方法は、炭素含有前駆体を処理チャンバに流入させることを含み得る。処理チャンバは、面板と、基板が配置された基板支持体とを含み得る。基板支持体は、処理チャンバの基部を通って延在し得る。基板支持体は、基板が配置される支持プラテンを含み得る。基板支持体は、支持プラテンに結合されたシャフトを含み得る。基板支持体は、基板支持体のシャフトに結合されたシールドを含み得る。シールドは、シールドを貫通して画定された複数の開孔を有し得る。基板支持体は、複数の開孔のうちの少なくとも１つの開孔を覆うブロックを含み得る。本方法は、処理チャンバ内で炭素含有前駆体のプラズマを生成することを含み得る。本方法は、基板に炭素含有材料を堆積させることを含み得る。
［０００９］幾つかの実施形態では、基板支持体は、本方法の間、少なくとも約６００℃の温度に維持され得る。ブロックは、赤外線に対して実質的に不透明な材料であってよい、又は赤外線に対して実質的に不透明な材料を含み得る。ブロックは、ブロックと垂直にオフセットし軸方向にアライメントされた位置で基板支持体の局所温度を上昇させ得る。ブロックは第１のブロックであってよく、第１のブロックによって覆われる少なくとも１つの開孔は第１の開孔であってよく、基板支持体はシールドの第２の開孔を覆う第２のブロックを含んでよく、第２のブロックは赤外線に対して実質的に透明な材料であってよい。第２のブロックは、第２のブロックと垂直にオフセットし軸方向にアライメントされた位置で基板支持体の局所温度を低下させ得る。
［００１０］上記技術は、従来のシステム及び技法に勝る多数の利点を提供し得る。例えば、本技術の実施形態は、基板全体の温度均一性を向上させることができる。更に、構成要素は、任意の数のチャンバ又はプロセスを収容するための変更を可能にし得る。これら及び他の実施形態を、それらの多くの利点及び特徴と共に、以下の説明及び添付の図面と合わせてより詳細に説明する。
［００１１］開示された技術の性質及び利点の更なる理解は、本明細書の残りの部分及び図面を参照することによって得ることができる。
本技術の幾つかの実施形態に係る例示的な処理システムを示す上面図である。 本技術の幾つかの実施形態に係る例示的なプラズマシステムを示す概略断面図である。 本技術の幾つかの実施形態に係る例示的な処理チャンバを示す概略断面図である。 本技術の幾つかの実施形態に係るチャンバ構成要素を示す概略部分断面図である。 本技術の幾つかの実施形態に係る例示的な放射シールドを示す概略上面図である。 本技術の幾つかの実施形態に係る例示的なシールドブロックを示す概略立面図である。 本技術の幾つかの実施形態に係る半導体処理の例示的な方法の工程を示す図である。
［００１９］図の幾つかは概略図として含まれている。図は例示のためのものであり、縮尺が明記されていない限り縮尺通りとみなすべきではないことを理解されたい。更に、概略として、図は理解を助けるために提供されており、現実的な表現と比較して、全ての態様や情報を含まない場合があり、例示のために誇張された材料を含む場合がある。
［００２０］添付の図では、同様の構成要素及び／又は特徴には、同じ参照ラベルが付いている場合がある。更に、同じ種類の様々な構成要素は、参照ラベルの後に類似の構成要素を区別する文字を付けることで区別され得る。本明細書で第１の参照ラベルのみを使用した場合、その説明は、文字に関係なく、同じ第１の参照ラベルを有する類似の構成要素のいずれか１つに適用される。
［００２１］プラズマ堆積プロセスは、基板への膜形成を促進するために、１又は複数の構成前駆体に電圧を加え得る。導電性膜及び誘電体膜、並びに材料の移送及び除去を容易にするための膜を含む、半導体構造を開発するための任意の数の材料膜が形成され得る。例えば、基板のパターニングを容易にし、それ以外の方法では維持されるべき下層の材料を保護するために、ハードマスク膜が形成され得る。多くの処理チャンバにおいて、多数の前駆体がガスパネルで混合され、基板が配置され得るチャンバの処理領域に供給され得る。リッドスタックの構成要素が処理チャンバへの流れの分配に影響を及ぼす可能性があるが、他の多くのプロセス変数も同様に堆積の均一性に影響を与える可能性がある。
［００２２］デバイスの特徴のサイズが縮小するにつれ、基板表面全体の公差が減少する可能性があり、膜全体の材料特性の差がデバイス実現及び均一性に影響を及ぼす可能性がある。多くのチャンバは、特徴的なプロセスシグネチャを含み、これが基板全体の不均一性を生じさせることがある。温度差、流れパターンの均一性、及び処理の他の態様が基板上の膜に影響を与え、形成又は除去された材料に対して基板全体で膜の均一性の差が生じる場合がある。例えば、基板が配置される基板支持体又はヒータは、基板を加熱するための１又は複数の加熱機構を含み得る。基板の領域間で熱の供給又は喪失が異なると、堆積が影響される可能性があり、例えば、基板の温かい部分は、冷たい部分と比較して、より厚い堆積又は異なる膜特性によって特徴付けられる場合がある。
［００２３］堆積プロセスの幾つかの非限定的な例では、温度に敏感な用途が更に影響を受ける可能性がある。例えば、幾つかの炭素含有膜は、約５００℃以上又は約５５０℃以上、約６００℃以上又は約６５０℃以上、約７００℃以上又はそれ以上等の比較的高い温度で堆積又は形成され得る。これらの温度では、放射放出が温度とともに４の累乗で増加するため、広い範囲の周波数にわたる放射損失が急速に増加し得る。例えば、プロセスが他の幾つかの処理温度の２倍だけで実行される可能性がある場合、ペデスタル又は他の構成要素からの熱放射は１６倍増加する可能性がある。したがって、このような高温では、わずかな差であっても実質的な熱損失を招き得るため、熱均一性を維持することがより困難になり得る。これについては、以下により詳しく説明する。
［００２４］本技術は、これらの高温プロセス中、及び改善された温度均一性から利益を得ることができる他のあらゆるプロセスにおいて、これらの課題を克服する。モジュール式放射シールドを利用することにより、任意の特定のチャンバ内の熱損失の制御を高めることができる。これにより、本技術は、改善された基板表面全体の膜厚及び材料特性の均一性によって特徴付けられる、改善された膜堆積を実現することができる。
［００２５］残りの開示では、開示された技術を用いた特定の堆積プロセスを常に特定するが、システム及び方法は、他の堆積及び洗浄チャンバ、並びに記載のチャンバで行われ得るプロセスにも同様に適用できることが容易に理解されるであろう。したがって、本技術は、これらの特定の堆積プロセス又はチャンバのみで使用するように限定されると考えるべきではない。本開示は、本技術の実施形態に係るこのシステムに対する追加の変形及び調整を説明する前に、本技術の実施形態に係るリッドスタック構成要素を含み得る１つの可能なシステム及びチャンバについて説明する。
［００２６］図１は、実施形態に係る堆積、エッチング、焼成、及び硬化チャンバの処理システム１００の一実施形態を示す上面図である。図において、一対の前方開口型均一ポッド１０２は、ロボットアーム１０４によって受け取られ、タンデムセクション１０９ａ～ｃに位置決めされた基板処理チャンバ１０８ａ～ｆの１つに載置される前に低圧保持領域１０６に載置される様々なサイズの基板を供給している。第２のロボットアーム１１０を使用して、基板ウエハを保持領域１０６から基板処理チャンバ１０８ａ～ｆに輸送し、また戻すことができる。各基板処理チャンバ１０８ａ～ｆは、プラズマ化学気相堆積、原子層堆積、物理的気相堆積、エッチング、前洗浄、ガス抜き、配向、及び、アニール、アッシング等を含む他の基板プロセスに加えて、本明細書に記載の半導体材料のスタックの形成を含む多数の基板処理工程を実行するために備えられ得る。
［００２７］基板処理チャンバ１０８ａ～ｆは、基板に誘電体又は他の膜を堆積、アニール、硬化及び／又はエッチングするための１又は複数のシステム構成要素を含み得る。ある構成では、２対の処理チャンバ、例えば１０８ｃ～ｄ及び１０８ｅ～ｆを使用して、基板に誘電体材料を堆積させることができ、第３の対の処理チャンバ、例えば１０８ａ～ｂを使用して、堆積された誘電体をエッチングし得る。別の構成では、３対のチャンバすべて、例えば１０８ａ～ｆが、基板に交互の誘電体膜のスタックを堆積させるように構成され得る。説明したプロセスのいずれか１又は複数は、異なる実施形態で示した製造システムから分離されたチャンバで実施され得る。誘電体膜のための堆積、エッチング、アニール、及び硬化チャンバの追加の構成がシステム１００によって企図されることが理解されよう。
［００２８］図２は、本技術の幾つかの実施形態に係る例示的なプラズマシステム２００を示す概略断面図である。プラズマシステム２００は、上述のタンデムセクション１０９の１又は複数に装着され得、本技術の実施形態に係る面板又は他の構成要素又はアセンブリを含み得る一対の処理チャンバ１０８を例示し得る。プラズマシステム２００は、概して、側壁２１２、底壁２１６、及び一対の処理領域２２０Ａ及び２２０Ｂを画定する内部側壁２０１を有するチャンバ本体２０２を含み得る。処理領域２２０Ａ～２２０Ｂの各々は、同様に構成されていてよく、同一の構成要素を含み得る。
［００２９］例えば、構成要素が処理領域２２０Ａにも含まれ得る処理領域２２０Ｂは、プラズマシステム２００の底壁２１６に形成された通路２２２を通して処理領域内に配置されたペデスタル２２８を含み得る。ペデスタル２２８は、本体部分等のペデスタルの露出表面に基板２２９を支持するように適合されたヒータを提供し得る。ペデスタル２２８は、基板温度を所望のプロセス温度に加熱及び制御することができる、例えば抵抗加熱要素等の加熱要素２３２を含み得る。ペデスタル２２８はまた、ランプアセンブリ等の遠隔加熱要素、又は任意の他の加熱デバイスによっても加熱され得る。
［００３０］ペデスタル２２８の本体は、フランジ２３３によってステム２２６に結合され得る。ステム２２６は、ペデスタル２２８を電源コンセント又は電源ボックス２０３と電気的に結合させ得る。電源ボックス２０３は、処理領域２２０Ｂ内のペデスタル２２８の上昇及び移動を制御する駆動システムを含み得る。ステム２２６はまた、ペデスタル２２８に電力を供給するための電力インタフェースを含み得る。電源ボックス２０３は、熱電対インターフェース等の、電力及び温度インジケータのためのインターフェースも含み得る。ステム２２６は、電源ボックス２０３と着脱可能に結合するように適合されたベースアセンブリ２３８を含み得る。電力ボックス２０３の上方に周方向リング２３５が図示されている。幾つかの実施形態では、周方向リング２３５は、ベースアセンブリ２３８と電源ボックス２０３の上面との間に機械的インターフェースを提供するように構成された機械的停止又はランドとして適合された肩部であってよい。
［００３１］処理領域２２０Ｂの底壁２１６に形成された通路２２４を通してロッド２３０が含まれていてよく、ペデスタル２２８の本体を通って配置された基板リフトピン２６１を配置するために用いられ得る。基板リフトピン２６１は、基板移送ポート２６０を通して基板２２９を処理領域２２０Ｂ内外に移送するために利用されるロボットを用いた基板２２９の交換を容易にするために、ペデスタルから基板２２９を選択的に離間させ得る。
［００３２］チャンバリッド２０４が、チャンバ本体２０２の上部に結合され得る。リッド２０４は、それに結合された１又は複数の前駆体分配システム２０８を収容し得る。前駆体分配システム２０８は、ガス供給アセンブリ２１８を通して処理領域２２０Ｂ内に反応物及び洗浄前駆体を供給し得る前駆体入口通路２４０を含み得る。ガス供給アセンブリ２１８は、面板２４６の中間に配置されたブロッカプレート２４４を有するガスボックス２４８を含み得る。無線周波数（「ＲＦ」）源２６５が、ガス供給アセンブリ２１８に結合されていてよく、ガス供給アセンブリ２１８の面板２４６と、チャンバの処理領域であってよいペデスタル２２８との間にプラズマ領域を生成することを容易にするために、ガス供給アセンブリ２１８に電力を供給し得る。幾つかの実施形態では、ＲＦ源は、プラズマ生成を促進するために、ペデスタル２２８等、チャンバ本体２０２の他の部分と結合され得る。リッド２０４へのＲＦ電力の伝導を防止するために、誘電体アイソレータ２５８がリッド２０４とガス送達アセンブリ２１８との間に配置され得る。ペデスタル２２８と係合するシャドウリング２０６がペデスタル２２８の周辺部に配置され得る。
［００３３］工程中にガスボックス２４８を冷却するために、オプションの冷却チャネル２４７が、ガス分配システム２０８のガスボックス２４８に形成され得る。ガスボックス２４８が所定の温度に維持され得るように、水、エチレングリコール、ガス等の熱伝達流体が、冷却チャネル２４７を通して循環し得る。処理領域２２０Ｂ内の処理環境への側壁２０１、２１２の露出を防止するために、ライナアセンブリ２２７が、チャンバ本体２０２の側壁２０１、２１２に近接して処理領域２２０Ｂ内に配置され得る。ライナアセンブリ２２７は、処理領域２２０Ｂからガス及び副産物を排気し、処理領域２２０Ｂ内の圧力を制御するように構成されたポンプシステム２６４に結合され得る周方向ポンプキャビティ２２５を含み得る。複数の排気ポート２３１が、ライナアセンブリ２２７に形成され得る。排気ポート２３１は、システム２００内の処理を促進する方法で、処理領域２２０Ｂから周方向ポンプキャビティ２２５へのガスの流れを可能にするように構成され得る。
［００３４］図３は、本技術の幾つかの実施形態に係る例示的な処理システム３００を示す概略部分断面図である。図３は、ペデスタル２２８等の、システム２００の構成要素に関連する更なる詳細を図示し得る。システム３００は、幾つかの実施形態において前述したシステム２００の任意の特徴又は態様を含むと理解される。システム３００は、前述したハードマスク材料の堆積、並びに他の堆積、除去、及び洗浄工程を含む半導体処理工程を実行するために使用され得る。図示のシステム３００は、半導体処理システムに組み込まれ得る説明中のチャンバ構成要素の部分図であり、面板の中心全体図の例示であってよく、それ以外は任意のサイズであってよく、任意の数の開孔を含み得る。システム３００の任意の態様はまた、当業者によって容易に理解されるように、他の処理チャンバ又はシステムと共に組み込まれ得る。
［００３５］システム３００は、面板３０５を含む処理チャンバを含んでいてよく、それを通して前駆体が処理のために供給され得、チャンバの処理領域内でプラズマを生成するために電源と結合され得る。チャンバはまた、図示したように側壁及び基部を含み得るチャンバ本体３１０を含み得る。ペデスタル又は基板支持体３１５は、前述したように、チャンバの基部を通って延在し得る。基板支持体は、半導体基板３２２を支持し得る支持プラテン３２０を含み得る。支持プラテン３２０は、チャンバの基部を通って延在し得るシャフト３２５に結合し得る。システム３００はまた、基板支持体３１５のシャフト３２５の周りに又はシャフト３２５に結合され得る、熱シールド又は放射シールド等のシールド３３０も組み込んでいてよい。
［００３６］先に説明したように、熱均一性は、いかなる処理チャンバにおいても困難であり得、より高温のプロセスでは、放射損失が実質的に大きくなる可能性がある。先に説明した非限定的な例を続けると、幾つかの炭素膜堆積は、基板の表面への炭素ラジカルの吸着を促進し得る６００℃を超える温度、又はそれより高い温度で実行され得る。これらの処理温度を維持するために、基板支持体３１５等の基板支持体は、約５００℃以上であり得る、及び約５２５℃以上、約５５０℃以上、約５７５℃以上、約６００℃以上、約６２５℃以上、約６５０℃以上、約６７５℃以上、約７００℃以上、約７２５℃以上、約７５０℃以上、約７７５℃以上、約８００℃以上、又はそれより高い温度であり得る基板又はプラテン温度を生じさせることが可能な１又は複数の加熱要素を含み得る。
［００３７］基板及び支持体の側面はより高い温度に維持され得るが、チャンバ本体３１０は、約１００℃以下のより低い温度に維持され得る。これにより、基板全体の温度プロファイルに影響を与え得るヒートシンクができ得る。例えば、基板又は支持体のエッジ領域は、チャンバの側壁に対してより高い損失を有し得、基板の周りで半径方向に基板温度を低下させ得る。この半径方向の帯域における低い温度は、基板の周りの帯域に存在し得る、第１の種類の不均一性を生じさせる可能性がある。同様に、図に示すように、スリットバルブ又はチャンバアクセスが、チャンバ本体の一部を貫通して位置決めされ得る又は画定され得る。このアクセスは、局所的なヒートシンクを生じさせ得る、チャンバ本体の他の側面よりも低い温度によって特徴付けられ得る。ある領域でのこのより低い温度により、平面的な不均一性が生じる場合があり、基板のあるセクションがより低い温度によって特徴付けられ得る。
［００３８］基板における温度は、膜の消衰係数に密接に相関している場合があり、したがって、厚さのばらつきをもたらす可能性のある膜全体の温度変動は、膜全体の消衰係数のばらつきをもたらすこともあり、これはその後のリソグラフィ又はエッチング工程に影響を与え得る。基板支持体の下方に組み込まれたシールド３３０は、放射熱損失からの熱変動から少なくとも部分的に保護することができる。放射熱損失に対してより不透明であり得るシールド材料を用いることによって、シールドは、チャンバ基部への損失からも保護し得る。しかし、固体シールドは、温度均一性に関して更なる問題を引き起こす可能性がある。
［００３９］図４は、本技術の幾つかの実施形態に係るチャンバ構成要素４００を示す概略部分断面図であり、上述した基板支持体３１５の部分図を示し得る。例えば、図では、基板支持体の支持プラテン３２０の一部と、ペデスタルのステム又はシャフトの一部とを示す。基板３２２は、プラテンに配置されてよく、シールド３３０は、シャフト３２５に結合され得る。更に、流路４０２が図示されている。流路４０２は、シャフト３２５を通して含まれるチャネルであってよく、支持プラテンの底部とシールドとの間にパージガスを供給し得る。これは、シールドに堆積する可能性があり且つ洗浄が困難な堆積前駆体の侵入を制限し得る。上述したように、シールドは、スリットバルブ損失からの熱保護、及び基部の近くであり得るポンプ領域への損失からの熱保護を提供し得る。しかし、固体シールドは、不均一性に影響を与える能力に限界があり得、他の損失が起こり得る。基板の上方には、幾つかの例示的な堆積による膜堆積の不均一性を示す線がある。図示したように、ウエハの中心では、セクション４０５に示すように、堆積は、第１の温度効果から低くなり得る。例えば、シャフトは導電性熱損失を生じさせる場合があり、中心温度を低下させ得る。
［００４０］更に、エッジ領域において、より低温のチャンバ壁に対してより大きい形態係数が生じる可能性があり、これは、セクション４１５に図示したように、より大きい放射熱損失、及び更に低い堆積を引き起こす可能性がある。シールド３３０は、これらの影響を部分的に低減し得るが、同じシールドが、セクション４１０に例示したように、中間領域において問題を引き起こす可能性がある。基板の中間領域では、損失が最も少なく、また、放射シールドとの結合が最も良好であり得る。その結果、この領域では、温度が最も高くなり得、膜厚も高くなる可能性がある。これは、膜の消衰係数にも影響を与える可能性があり、中心、中間、及びエッジ領域間で膜全体にわたって変化し得る。第三の、ランダムな影響としては、チャンバシグネチャが含まれ得、これもチャンバ内の温度プロファイルと分布のあらゆる側面に影響を与え得る。これらの影響のすべてを補うために、本技術の幾つかの実施形態は、基板全体の温度分布に影響を与えるように放射シールドを修正し得る。
［００４１］図５Ａ～図５Ｂは、本技術の幾つかの実施形態に係る例示的な放射シールドを示す概略上面図である。放射シールドは、先に説明した任意のチャンバ又はシステム、並びにシールドから利益を得ることができる任意の他のチャンバ又はシステムに含まれ得る。放射シールドは、シールドを貫通して画定された多数の開孔を含み得る。開孔は、ペデスタルからの熱分布を制御することができ、制御された熱損失を提供することができ、これにより、基板全体の温度の均一性の向上が促進され得る。開孔は、より低温のチャンバ基部に、放射冷却の量を提供し得る形態係数を提供し得る。この冷却は、より低い処理温度では比較的小さいかもしれないが、依然として起こるものであり、制御された放出経路により、より高い温度処理での温度制御が促進され得る。放射シールドは、プラテンの底部から約２ｍｍから約３０ｍｍのところに位置決めされ得、開孔パターンは、より高温のエリアからの熱排出を提供するように形成され得る。熱シールドは、多数の材料であってよく、幾つかの実施形態では、セラミック材料であってよい、又はセラミック材料を含み得る。
［００４２］図５Ａに図示したように、放射シールド５０５は、前述したように、シールドがペデスタルシャフトと結合され得る中央開孔５０７を有し得る。実施形態に係るシールドは、任意の数の開孔を含んでいてよく、図は非限定的な開孔パターンを含んでいることを理解されたい。例えば、本技術によって包含されるシールドは、約２５個以上の開孔を画定していてよく又は含んでいてよく、約５０個以上の開孔、約７５個以上の開孔、約１００個以上の開孔、約１２５個以上の開孔、約１５０個以上の開孔、約１７５個以上の開孔、約２００個以上の開孔、約２２５個以上の開孔、約２５０個以上の開孔、約２７５個以上の開孔、約３００個以上の開孔、約３２５個以上の開孔、約３５０個以上の開孔、約３７５個以上の開孔、約４００個以上の開孔、又はそれ以上の開孔を含み得る。シールドは、開孔５１０が熱シールド全体にわたって同様の大きさであってよい、第１の開孔パターンを含み得る。開孔は、シールド５０５の中間領域内で均一なパターンで分布していてよい。例えば、開孔５１０は、中央開孔５０７から第１の距離だけ半径方向外側において開始し得る。図示したように、シールドが固体であり得る、又は開孔を画定していない第１の半径距離は、最も内側の開孔と中央開孔との間に延在していてよく、これは、シャフトから発生し得る熱損失に適応し得るものである。同様に、最も外側の開孔は、シールドが個体のままであり得る、又は開孔を有しないシールドの端部領域に向かって延在していないことがあり、これは、側壁から発生し得る熱損失に適応し得るものである。
［００４３］従って、最も内側の開孔は、中央開孔の外径から、シールドの半径の約１％以上であり、シールドの半径の約２％以上、半径の約３％以上、半径の約４％以上、半径の約５％以上、半径の約６％以上、半径の約７％以上、半径の約８％以上、半径の約９％以上、半径の約１０％以上、又はそれ以上であり得る外側距離を維持し得る。
［００４４］更に、最も外側の開孔は、シールドの外側エッジから、シールドの半径の約１％以上であり、シールドの半径の約２％以上、半径の約３％以上、半径の約４％以上、半径の約５％以上、半径の約６％以上、半径の約７％以上、半径の約８％以上、半径の約９％以上、半径の約１０％以上、半径の約１２％以上、半径の約１４％以上、半径の約１６％以上、半径の約１８％以上、半径の約２０％以上、半径の約２５％以上、半径の約３０％以上、半径の約３５％以上、半径の約４０％以上、半径の約４５％以上、半径の約５０％以上、又はそれ以上であり得る内側距離を維持し得る。その結果、複数の開孔は、シールドの半径の９５％以下の半径距離によって限定され得る、及び半径の約９０％以下、約８５％以下、約８０％以下、約７５％以下、約７０％以下、約６５％以下、約６０％以下、約５５％以下、約５０％以下、約４５％以下、約４０％以下、約３５％以下、約３０％以下、約２５％以下、約２０％以下、約１５％以下、又はそれ未満の半径距離によって限定され得るシールドの周りの環状エリア内に画定され得る。
［００４５］開孔は、任意の直径によって特徴付けられ得、同様のサイズであってよく、あるいは図５Ｂに示すように、異なるサイズによって特徴付けられ得、図５Ｂにおいて、シールド５５０は、勾配に沿ってサイズ設定された開孔５５５を有し得る。任意の勾配が使用可能であり、幾つかの実施形態では、シャフトに近接する開孔は、シャフトから遠位の開孔よりも大きい直径によって特徴付けられ得るが、逆の勾配もまた使用され得る。更に、中央開孔に近接し、シールドエッジに近接する開孔は、シールドの半径に沿った中点に近い開孔よりも小さい直径によって特徴付けられ得る。
［００４６］記載したように、開孔は任意の直径によって特徴付けられ得、開孔のいずれかは、幾つかの実施形態では、約２ｍｍ以上の直径によって特徴付けられ得る。開孔は、約２．５ｍｍ以上、約３．０ｍｍ以上、約３．５ｍｍ以上、約４．０ｍｍ以上、約４．５ｍｍ以上、約５．０ｍｍ以上、約５．５ｍｍ以上、約６．０ｍｍ以上、約６．５ｍｍ以上、約７．０ｍｍ以上、約７．５ｍｍ以上、約８．０ｍｍ以上、約８．５ｍｍ以上、約９．０ｍｍ以上、又はそれ以上の直径によって特徴付けられ得る。しかしながら、開孔が閾値を越えて増大すると、損失量により、膜形成において引き起こされる開孔の影等の基板への影響が生じ得る。したがって、幾つかの実施形態では、開孔は、約１０．０ｍｍ以下の直径によって特徴付けられ得、約９．５ｍｍ以下、約９．０ｍｍ以下、約８．５ｍｍ以下、約８．０ｍｍ以下、約７．５ｍｍ以下、約７．０ｍｍ以下、又はそれ未満の直径によって特徴付けられ得る。孔のサイズ設定と分布はいずれも、幾つかの実施形態において、ウエハへの影響を制限し得る。
［００４７］先に説明したように、幾つかの不均一性の態様は、半径方向とは対照的に平面的であってよく、チャンバシグネチャはまた、基板の周りの不均一性を提供し得る。したがって、幾つかの実施形態では、本技術の幾つかの実施形態に係るシールドは、シールドの開孔に着座し得る、シールドの開孔全体に延在し得る、又はシールドの開孔を覆い得る、１又は複数のブロック５１２等のマスクによって特徴付けられ得る。ブロックは、シールドから分配される放射損失を更に調整することを可能にし得る。例えば、チャンバハウジングのスリットバルブに近接する等、平面的な損失が発生する可能性がある場合、損失を制限するために、平面効果を克服し得る、又は少なくとも部分的に修正し得る１又は複数のブロックがシールドに含まれ得る。ブロックは、アルミナ等の赤外線に対して実質的に不透明であり得る材料、又は赤外線損失を遮断することができる他の何らかの材料であってよい。例えば、ブロック５１２ａは、放射放出に対して不透明であってよい。
［００４８］ブロックはまた、ブロック５１２ｂのように、放射放出に対して部分的に又は実質的に透明であってよい。例えば、石英、サファイア、又は赤外線透過を可能にし得る他の材料が、幾つかの開孔において使用され得る。先に説明したように、放射シールドとプラテンとの間にパージガスが流され得る。放射シールド内に開孔が含まれる場合、パージガスが開孔を通って流れることができ、堆積前駆体がその領域から十分に遮断されない場合があり、洗浄が困難な材料が堆積される可能性がある。より透明なブロックを含むことによって、領域を通るパージを維持しながらも、目標とする熱損失を得ることができる。ブロック５１２ｃによって例示するように、より大きいブロックが、任意の配置で多数の開孔にわたって延在していてよく、覆われている幾つかの又はすべての開孔内に延在するプラグを含み得る。シールド５０５及び５５０は、限定的なものではなく、処理チャンバにおける目標とする熱損失のための調整能力を提供し得る多数の包含されるシールド設計及び構成のうちの幾つかを例示しているにすぎない。
［００４９］図５Ｃ～図５Ｄは、本技術の幾つかの実施形態に係る例示的なシールドブロックを示す概略立面図である。ブロックは、説明した透明又は不透明なブロックのいずれかであってよい。ブロックは、任意の特定の形状に限定されるとみなすべきではないが、熱シールドの開孔内に延在し得るペグ又はプラグ部分を含み得る。例えば、図５Ｃに示すブロック５７０は、単一の開孔に位置決めされていてよく、図５Ｄに示すブロック５７５は、多数の開孔にわたって延在していてよい。ブロック５７５は、ブロックが覆い得る又は横切って延在し得る幾つかの又はすべての開孔内に延在するプラグを含み得る。
［００５０］図６は、本技術の幾つかの実施形態に係る半導体処理の例示的な方法６００の工程を示す図である。本方法は、先に説明した任意のシールド等の本技術の実施形態に係る放射シールドを含み得る、上述の処理システム２００を含む様々な処理チャンバで実行され得る。方法６００は、本技術に係る方法の幾つかの実施形態に特に関連する可能性のある、又は関連しない可能性のある、多数のオプションの工程を含み得る。
［００５１］方法６００は、ハードマスク膜を形成するための工程又は他の堆積工程を含んでいてよい処理方法を含み得る。本方法は、方法６００の開始前のオプションの工程を含み得る、又は本方法は追加の工程を含み得る。例えば、方法６００は、例示したものとは異なる順序で実行される工程を含み得る。幾つかの実施形態では、方法６００は、工程６０５において、１又は複数の前駆体を処理チャンバに流入させることを含み得る。例えば、前駆体を、システム２００に含まれる等のチャンバに流入させることができ、前駆体がチャンバの処理領域内に供給される前に、前駆体をガスボックス、ブロッカプレート、又は面板のうちの１又は複数を通して流入させ得る。幾つかの実施形態では、前駆体は、炭素含有前駆体であってよい、又は炭素含有前駆体を含み得る。
［００５２］幾つかの実施形態では、放射シールドは、シールドの上方に位置決めされたプラテンに基板が位置決めされるシャフト部分の周り等の、基板支持体の周りのシステムに含まれ得る。また、１又は複数のブロックがシールドを貫通して画定された開孔に含まれ得る等の、シールド５０５又は５５０の任意の態様を含む、先に説明した放射シールドの他のいずれかの特性も含まれ得る。工程６１０において、プラズマを生成するために面板にＲＦ電力を供給すること等により、処理領域内に前駆体のプラズマが生成され得る。工程６１５において、プラズマ内で形成された材料、例えば炭素含有材料が、基板に堆積され得る。
［００５３］幾つかの実施形態では、基板上のテストが、後続の処理で実行され得る。基板への影響に基づいて、１又は複数のブロックが、後続の基板を処理する前に、放射シールド上で調整され得る。これにより、処理のフィードフォワード制御を得ることができ、チャンバの影響による不均一性からの損失が制限され得る。基板支持体は、プロセス中、約６００℃以上の温度、あるいは先に説明した他の任意の温度に維持され得る。上述のように放射シールド及び／又はシールドブロックを用いることによって、本技術は、ブロックを用いて修正して様々な目標とする温度損失構成を生成することができる、調整可能な熱シールドを提供し得る。これらの構成は、プロセスの選択的な調整、及び必要に応じて、プロセス間のブロック配置の調整に基づく再構成を可能にし得る。
［００５４］これまでの明細では、本技術の様々な実施形態の理解が得られるように、説明の目的で、多数の詳細を記載してきた。しかし、当業者であれば、これらの詳細の一部を省略して、又は追加の詳細を加えて、特定の実施形態を実施することができることは明らかであろう。
［００５５］幾つかの実施形態を開示したが、実施形態の主旨から逸脱することなく、様々な修正、代替構造、及び同等物を使用できることが当業者によって認識されるであろう。さらに、本技術を不必要に曖昧にすることを避けるために、幾つかの周知のプロセス及び要素は説明していない。したがって、上記の説明を、本技術の範囲を限定するものと解釈すべきではない。
［００５６］値の範囲が提供される場合、文脈が明確に別段の指示をしない限り、その範囲の上限と下限との間の、下限の単位の最小部分までの各介在値もまた、具体的に開示されることを理解されたい。いずれかの記載された値又は記載された範囲の記載されていない介在値と、その記載された範囲の他のいずれかの記載された値又は介在値との間のいかなるより狭い範囲も含まれる。これらのより小さい範囲の上限と下限は、独立して範囲に含まれる又は除外される場合があり、より小さい範囲に一方、又は両方の限界値が含まれる、又はどちらも含まれない各範囲も、記載された範囲におけるいずれかの特に除外された限界値に従って、本技術に含まれる。記載された範囲に限界値の一方又は両方が含まれる場合、それら含まれる限界値の一方又は両方を除外する範囲も含まれる。
［００５７］本明細書及び添付の特許請求の範囲で使用される場合、単数形「ａ」、「ａｎ」、及び「ｔｈｅ」は、文脈が明確に別段の指示をしない限り、複数形の参照を含む。したがって、例えば、「１つのヒータ（ａ ｈｅａｔｅｒ）」への言及は、複数の上記ヒータを含み、「開孔（ｔｈｅ ａｐｅｒｔｕｒｅ）」への言及は、当業者に周知の１又は複数の開孔及びその同等物への言及等を含む。
［００５８］また、本明細書及び以下の特許請求の範囲で使用する場合、「含む、備える（ｃｏｍｐｒｉｓｅ（複数可））」、「含む、備える（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｃｏｎｔａｉｎ（複数可））」、「含む（ｃｏｎｔａｉｎｉｎｇ）」、「含む（ｉｎｃｌｕｄｅ（複数可））」、及び「含む（ｉｎｃｌｕｄｉｎｇ）」という用語は、記載された特徴、整数、構成要素、又は工程の存在を指定するものであるが、１又は複数の他の特徴、整数、構成要素、工程、実施、又は群の存在又は追加を排除するものではない。

Claims (20)

  1. 半導体処理システムであって、
    側壁及び基部を含むチャンバ本体と、
    前記チャンバ本体の基部を通って延在する基板支持体であって、
    半導体基板を支持するように構成された支持プラテンと、
    前記支持プラテンに結合されたシャフトと、
    前記基板支持体のシャフトに結合されたシールドであって、前記シールドを貫通して画定された複数の開孔を含むシールドと、
    前記シールドの開孔に着座したブロックと
    を含む基板支持体と
    を備える、半導体処理システム。
  2. 前記シールドは、セラミック材料を含む、請求項１に記載の半導体処理システム。
  3. 前記基板支持体は更に、前記支持プラテンと前記シールドとの間の領域内にパージガスを供給するように位置決めされたパージチャネルを含む、請求項１に記載の半導体処理システム。
  4. 前記複数の開孔の各開孔は、約１０ｍｍ以下の直径によって特徴付けられる、請求項１に記載の半導体処理システム。
  5. 前記複数の開孔は勾配に沿ってサイズ設定され、前記シャフトに近接する開孔は前記シャフトから遠位の開孔より大きい直径によって特徴付けられる、請求項４に記載の半導体処理システム。
  6. 前記複数の開孔は、前記シールドの半径の８０％以下の半径距離によって限定されたエリア内に画定される、請求項１に記載の半導体処理システム。
  7. 前記シールドは、前記支持プラテンの裏側の前記シャフトに沿って３０ｍｍ以内に位置決めされる、請求項１に記載の半導体処理システム。
  8. 前記ブロックは赤外線に対して実質的に不透明な材料を含む、請求項１に記載の半導体処理システム。
  9. 前記ブロックは第１のブロックを含み、前記第１のブロックが着座した前記シールドの開孔は第１の開孔であり、前記半導体処理システムは更に、前記シールドの第２の開孔に着座した第２のブロックを備える、請求項８に記載の半導体処理システム。
  10. 前記第２のブロックは、赤外線に対して実質的に透明な材料を含む、請求項９に記載の半導体処理システム。
  11. 半導体処理チャンバのペデスタルの放射シールドであって、
    セラミック材料と、
    ブロックと
    を備え、
    前記シールドは、前記シールドの中心軸と同軸の中央開孔を画定し、
    前記シールドは、前記中央開孔の周りに均一な間隔で配置された複数の開孔を画定し、
    前記ブロックは、前記複数の開孔のうちの少なくとも１つの開孔全体に延在し、
    前記複数の開孔は、前記シールドの半径の９０％以下の半径距離によって限定されたエリア内に画定される、半導体処理チャンバのペデスタルの放射シールド。
  12. 前記ブロックは、赤外線に対して実質的に不透明な材料を含む、請求項１１に記載の半導体処理チャンバのペデスタルの放射シールド。
  13. 前記ブロックは、前記複数の開孔のうちの多数の開孔全体に延在する、請求項１１に記載の半導体処理チャンバのペデスタルの放射シールド。
  14. 前記ブロックは第１のブロックを含み、前記第１のブロックが延在する前記少なくとも１つの開孔は第１の開孔であり、前記シールドは更に、前記シールドの第２の開孔全体に延在する第２のブロックを備える、請求項１１に記載の半導体処理チャンバのペデスタルの放射シールド。
  15. 前記第２のブロックは、赤外線に対して実質的に透明な材料を含む、請求項１４に記載の半導体処理チャンバのペデスタルの放射シールド。
  16. 前記第２のブロックは、石英又はサファイアを含む、請求項１５に記載の半導体処理チャンバのペデスタルの放射シールド。
  17. 半導体処理の方法であって、
    炭素含有前駆体を処理チャンバに流入させることであって、前記処理チャンバは、面板と、基板が配置された基板支持体とを含み、前記基板支持体は前記処理チャンバの基部を通って延在し、前記基板支持体は、
    前記基板が配置される支持プラテンと、
    前記支持プラテンに結合されたシャフトと、
    前記基板支持体のシャフトに結合されたシールドであって、前記シールドは、前記シールドを貫通して画定された複数の開孔を含む、シールドと、
    前記複数の開孔のうちの少なくとも１つの開孔を覆うブロックと
    を含む、炭素含有前駆体を処理チャンバに流入させることと、
    前記処理チャンバ内で前記炭素含有前駆体のプラズマを生成することと、
    前記基板に炭素含有材料を堆積させることと
    を含む方法。
  18. 前記基板支持体は、前記方法の間、少なくとも約６００℃の温度に維持される、請求項１７に記載の半導体処理の方法。
  19. 前記ブロックは、赤外線に対して実質的に不透明な材料を含み、前記ブロックと垂直にオフセットし軸方向にアライメントされた位置で前記基板支持体の局所温度を上昇させる、請求項１７に記載の半導体処理の方法。
  20. 前記ブロックは第１のブロックを含み、前記第１のブロックによって覆われる少なくとも１つの開孔は第１の開孔であり、前記基板支持体は更に、前記シールドの第２の開孔を覆う第２のブロックを含み、前記第２のブロックは赤外線に対して実質的に透明な材料を含み、前記第２のブロックは、前記第２のブロックと垂直にオフセットし軸方向にアライメントされた位置で前記基板支持体の局所温度を低下させる、請求項１７に記載の半導体処理の方法。
JP2022538705A 2019-12-27 2020-12-16 目標を定めた熱制御システム Pending JP2023510152A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/728,552 2019-12-27
US16/728,552 US11600470B2 (en) 2019-12-27 2019-12-27 Targeted heat control systems
PCT/US2020/065372 WO2021133612A1 (en) 2019-12-27 2020-12-16 Targeted heat control systems

Publications (1)

Publication Number Publication Date
JP2023510152A true JP2023510152A (ja) 2023-03-13

Family

ID=76546649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022538705A Pending JP2023510152A (ja) 2019-12-27 2020-12-16 目標を定めた熱制御システム

Country Status (6)

Country Link
US (1) US11600470B2 (ja)
JP (1) JP2023510152A (ja)
KR (1) KR20220122700A (ja)
CN (1) CN114868238A (ja)
TW (1) TWI797524B (ja)
WO (1) WO2021133612A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220020615A1 (en) * 2020-07-19 2022-01-20 Applied Materials, Inc. Multiple process semiconductor processing system
US20230066087A1 (en) * 2021-09-01 2023-03-02 Applied Materials, Inc. Quartz susceptor for accurate non-contact temperature measurement
CN114318304B (zh) * 2021-12-27 2023-11-24 拓荆科技股份有限公司 一种加热盘结构

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6086680A (en) * 1995-08-22 2000-07-11 Asm America, Inc. Low-mass susceptor
US6188044B1 (en) * 1998-04-27 2001-02-13 Cvc Products, Inc. High-performance energy transfer system and method for thermal processing applications
US6592673B2 (en) * 1999-05-27 2003-07-15 Applied Materials, Inc. Apparatus and method for detecting a presence or position of a substrate
JP5014080B2 (ja) 2007-11-19 2012-08-29 コバレントマテリアル株式会社 面状ヒータ
US8107800B2 (en) * 2008-01-08 2012-01-31 International Business Machines Corporation Method and structure to control thermal gradients in semiconductor wafers during rapid thermal processing
US8548311B2 (en) 2008-04-09 2013-10-01 Applied Materials, Inc. Apparatus and method for improved control of heating and cooling of substrates
IT1393695B1 (it) * 2009-04-17 2012-05-08 Lpe Spa Camera di reazione di un reattore epitassiale e reattore che la utilizza
US9167625B2 (en) 2011-11-23 2015-10-20 Asm Ip Holding B.V. Radiation shielding for a substrate holder
US10410890B2 (en) 2013-06-21 2019-09-10 Applied Materials, Inc. Light pipe window structure for thermal chamber applications and processes
JP7384784B2 (ja) 2017-08-11 2023-11-21 アプライド マテリアルズ インコーポレイテッド 熱化学気相堆積（ｃｖｄ）における均一性を改善するための装置及び方法

Also Published As

Publication number Publication date
US11600470B2 (en) 2023-03-07
TWI797524B (zh) 2023-04-01
WO2021133612A1 (en) 2021-07-01
US20210202218A1 (en) 2021-07-01
CN114868238A (zh) 2022-08-05
TW202133303A (zh) 2021-09-01
KR20220122700A (ko) 2022-09-02

Similar Documents

Publication Publication Date Title
JP2023510152A (ja) 目標を定めた熱制御システム
JP2007531306A (ja) 分圧を使用して化学的酸化物除去プロセスを調整するための方法およびシステム
KR20190138319A (ko) 경사면 에칭 프로파일 제어
JP2023546601A (ja) 半導体処理チャンバのためのガスボックス
JP2023545500A (ja) ベベル堆積低減のための裏側ガスリークバイ
WO2021257318A1 (en) Asymmetric exhaust pumping plate design for a semiconductor processing chamber
JP2023545532A (ja) 粒子制御のためのチャンバ構成及びプロセス
TWI819597B (zh) 用以改善晶圓邊緣均勻性的方法及系統
TWI817102B (zh) 具有局部化的流動控制的面板
JP2023533858A (ja) マルチステージポンピングライナ
TWI797678B (zh) 用於面板溫度控制的系統和方法
TWI824301B (zh) 透過局部離子增強電漿（ｉｅｐ）的晶圓非均勻性調整
US20220122819A1 (en) Semiconductor chamber components for back diffusion control
US20220108891A1 (en) Modular zone control for a processing chamber
US20220093371A1 (en) Radiation shield for removing backside deposition at lift pin locations
US20230307228A1 (en) Pixelated showerhead for rf sensitive processes
JP2023522706A (ja) エッジ流制御付き面板
KR20230159579A (ko) 균일한 인-시튜 세정 및 증착
WO2023064217A1 (en) Downstream residue management hardware

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231211