JP2023509834A - 半導体－強磁性絶縁体－超伝導体ハイブリッドデバイス - Google Patents

半導体－強磁性絶縁体－超伝導体ハイブリッドデバイス Download PDF

Info

Publication number
JP2023509834A
JP2023509834A JP2022533642A JP2022533642A JP2023509834A JP 2023509834 A JP2023509834 A JP 2023509834A JP 2022533642 A JP2022533642 A JP 2022533642A JP 2022533642 A JP2022533642 A JP 2022533642A JP 2023509834 A JP2023509834 A JP 2023509834A
Authority
JP
Japan
Prior art keywords
component
semiconductor
superconductor
ferromagnetic insulator
facet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022533642A
Other languages
English (en)
Other versions
JP7500724B2 (ja
Inventor
ジェッペセン，ペーター クログストラップ
ヴァイティエケナス，サウリウス
マーカス，チャールズ，マサメド
Original Assignee
マイクロソフト テクノロジー ライセンシング，エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロソフト テクノロジー ライセンシング，エルエルシー filed Critical マイクロソフト テクノロジー ライセンシング，エルエルシー
Publication of JP2023509834A publication Critical patent/JP2023509834A/ja
Application granted granted Critical
Publication of JP7500724B2 publication Critical patent/JP7500724B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/128—Junction-based devices having three or more electrodes, e.g. transistor-like structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Computational Mathematics (AREA)
  • Artificial Intelligence (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)

Abstract

半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスは、半導体構成要素、強磁性絶縁体構成要素及び超伝導体構成要素を含む。半導体構成要素は、少なくとも３つのファセットを有する。強磁性絶縁体構成要素は、第１ファセット及び第２ファセット上に配置される。超伝導体構成要素は、第３ファセット上に配置され、かつ少なくとも第２ファセット上の強磁性絶縁体構成要素の上に延在する。デバイスは、量子計算に有用なマヨラナゼロモードを生成するために有用である。また、デバイスを製造する方法及びデバイス内でトポロジカル挙動を誘導する方法も提供される。

Description

トポロジカル量子計算は、「マヨラナゼロモード（Ｍａｊｏｒａｎａ ｚｅｒｏ ｍｏｄｅｓ）」（ＭＺＭｓ）の形態の非アーベルエニオン（ｎｏｎ－ａｂｅｌｉａｎ ａｎｙｏｎｓ）が、半導体が超伝導体に結合される領域で形成され得る現象に基づいている。非アーベルエニオンは準粒子の一種であり、これは、粒子そのものではないが、少なくとも部分的に粒子のように挙動する電子液体内の励起を意味する。ＭＺＭは、そのような準粒子の特定の束縛状態である。ある条件下では、これらの状態は、超伝導体で被覆された半導体の長さから形成されるナノワイヤにおいて、半導体－超伝導体界面（ｓｅｍｉｃｏｎｄｕｃｔｏｒ－ｓｕｐｅｒｃｏｎｄｕｃｔｏｒ ｉｎｔｅｒｆａｃｅ）の近くで形成され得る。ＭＺＭがナノワイヤ内で誘導されるとき、それは「トポロジカルレジーム（ｔｏｐｏｌｏｇｉｃａｌ ｒｅｇｉｍｅ）」にあると言われる。これを誘導するためには、従来のように外部から印加される磁場と、超伝導体材料における超伝導挙動を誘導する温度以下にナノワイヤを冷却することも必要とする。また、静電ポテンシャルを有するナノワイヤの一部をゲーティングすることも伴うことがある。
そのようなナノワイヤのネットワークを形成し、ネットワークの一部においてトポロジカルレジームを誘導することによって、量子コンピューティングの目的のために操作することができる量子ビット（キュービット（ｑｕｂｉｔ））を作ることが可能である。量子ビット又はキュービットは、２つの可能な結果を有する測定を行うことができるが、任意の所与の時点（測定されていないとき）において、実際には、異なる結果に対応する２つの状態の量子重ね合わせになり得る要素である。
ＭＺＭを誘導するために、デバイスは、超伝導体（例えばアルミニウム、Al）が超伝導挙動を示す温度まで冷却される。超伝導体は、隣接する半導体において近接効果を生じ、それにより、超伝導体との界面近傍の半導体の領域も超伝導特性を示す。トポロジカル位相挙動は、隣接する半導体並びに超伝導体において誘導される。ＭＺＭが形成されるのは半導体のこの領域である。
ＭＺＭが形成することができるトポロジカル位相を誘導するための別の条件は、半導体内のスピン縮退を解く（ｌｉｆｔ）ための磁場の印加である。量子系の文脈における縮退とは、異なる量子状態が同じエネルギー準位を有する場合を指す。縮退を解くこととは、そのような状態に異なるエネルギー準位を採用させることを意味する。スピン縮退とは、異なるスピン状態が同じエネルギー準位を有する場合を指す。スピン縮退を磁場によって解くことができ、異なるスピン分極電子間のエネルギー準位の分裂を引き起こす。これはゼーマン効果（Ｚｅｅｍａｎ ｅｆｆｅｃｔ）として知られる。ｇ因子は、印加された磁場とスピン分裂との間の係数を指す。典型的に、磁場は外部電磁石によって印加される。
外部磁場（ゼーマン）を必要としないトポロジカル材料及び超伝導メモリ素子を作成する別のルートは、単一のデバイスにハイブリダイズされた半導体、超伝導及び強磁性絶縁体材料の組合せを含む。これらのシステムは理論的に提案されている［Ｓａｕ等著，PRL 104, 040502（2010）］。
米国特許出願第１６／２４６２８７号明細書も、外部磁石を必要とせずにスピン縮退を解くために内部的に磁場を印加するために、強磁性絶縁体の層が超伝導体と半導体との間に配置されるヘテロ構造を開示している。米国特許出願第１６／２４６２８７号明細書は、強磁性絶縁体と半導体との間の交換磁場がエネルギー準位の分裂を引き起こすことを示している。強磁性絶縁体の例として、EuS、EuO、GdN、Y3Fe5O12、Bi3Fe5O12、YFeO3、Fe2O3、Fe3O4、Sr2CrReO6、CrBr3/CrI3、YTiO3の形態の重元素化合物が挙げられていた（重元素はユウロピウム、ガドリニウム、イットリウム、鉄、ストロンチウム及びレニウムである）。
InAs及びAl層を含むナノワイヤヘテロ構造の製造が報告されている［Ｋｒｏｇｓｔｒｕｐ等著、Nat. Mater. 14, 400（2015）］。
本明細書において提供されるのは、半導体、超伝導体及び強磁性絶縁体構成要素の組合せを含むデバイスである。
実験は、そのようなハイブリッドデバイスが、ゼロ外部磁場でトポロジカルモードへのアクセスを可能にするという強い証拠を提供する。これは、トポロジカルキュービットの要件を大幅に緩和するであろう。例えば構造は、単一の方向――印加磁場の方向――に整列される必要はなく、典型的に直径が数インチの高磁場磁石のボア（ｂｏｒｅ）ボアに適合するようにサイズ調整をする必要はないであろう。また、多くの場合、他の近位デバイス又は構造は、磁場によって傷つけられたり、変化したりすることがある。メモリデバイスについては、該デバイスは、デバイスを通る超電流に影響を与える強磁性絶縁体に情報を記憶する可能性を提供する。メモリデバイスは、高速計算のための超伝導エレクトロニクスの使用において極めて重要である。
本明細書で提供されるのは、半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスである。デバイスは、半導体構成要素、強磁性絶縁体構成要素及び超伝導体構成要素を含む。半導体構成要素は、少なくとも３つのファセットを有する。強磁性絶縁体構成要素は、第１ファセット及び第２ファセット上に配置される。超伝導体構成要素は、第３ファセット上に配置され、かつ少なくとも第２ファセット上の強磁性絶縁体構成要素の上に延在する。
更に提供されるのは、半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスにおいてトポロジカル挙動を誘導する方法である。本方法は、半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスを、超伝導体構成要素が超伝導であり、強磁性絶縁体構成要素が該強磁性絶縁体構成要素のキュリー（Ｃｕｒｉｅ）温度より低い温度まで冷却するステップと、半導体－超伝導体ハイブリッドデバイスに静電場を印加するステップとを含む。
また、半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスを製造する方法も提供される。本方法は、少なくとも３つのファセットを有する半導体構成要素を提供するステップと、強磁性絶縁体構成要素を、半導体構成要素の第１ファセット及び第２ファセット上に選択的に第１方向から方向性成膜する（ｄｉｒｅｃｔｉｏｎａｌｌｙ ｄｅｐｏｓｉｔｉｎｇ）ステップと、超伝導体構成要素を、半導体構成要素の少なくとも第３ファセット上と、第２ファセット上の強磁性絶縁体構成要素の上とに形成するステップを含む。
この要約は、以下の詳細な説明で更に説明される概念の選択を簡略化された形式で紹介するために提供される。この要約は、特許請求に係る主題の主要な特徴又は本質的な特徴を特定するようには意図されておらず、また、特許請求に係る主題の範囲を限定するために使用されるようにも意図されていない。また、特許請求に係る主題は、本明細書に示される欠点のいずれか又はすべてを解決する実装に限定されない。
本開示の実施形態の理解を助け、そのような実施形態がどのように実施され得るかを示すために、単なる例示によって添付の図面への参照を行う：
６つの異なる半導体－強磁性絶縁体－超伝導体ハイブリッドデバイス構造（Ａ）～（Ｆ）の断面図を示す。 選択的エリア成長ナノワイヤに基づく半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスの一例の断面図を示す。 ２つの半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスを組み込んだナノワイヤの例示的ネットワークの平面図を示す。 半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスを製造する例示的方法のフローチャートである。 半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスのトポロジカル挙動を誘導する例示的方法のフローチャートである。
図は概略図であり、縮尺通りではない。示される構成要素の相対的な割合は、表現の容易性のために誇張されることがある。
本明細書で使用されるときに、「備える（to comprise）」という動詞は「含む（ｔｏ ｉｎｃｌｕｄｅ）又から成る（ｔｏ ｃｏｎｓｉｓｔ ｏｆ）」の省略表現として使用されている。言い換えると、「備える」という動詞は、オープン用語であるように意図されるが、この用語を「から成る」というクローズ用語に置き換えることは、特に化学組成物に関連して使用される場合には、明示的に考えられる。
「上」、「下」、「左」、「右」、「上」、「下」、「水平」及び「垂直」のような指向性用語は、本明細書において、説明の便宜のために使用され、図１及び図２に図示される方向で見るときのデバイスに関連する。疑義を回避するために、この用語は、基準の外部フレームにおけるデバイスの向きを制限するよう意図されていない。
文脈上別段のことが明確示されていない限り、構成要素が直接接触しているとき、構成要素は別の構成要素「上」にある。
本明細書で使用されるとき、「超伝導体」という用語は、材料の臨界温度Ｔｃより低い温度まで冷却されると超伝導になる材料を指す。同様に、「強磁性絶縁体」は、材料のキュリー（Ｃｕｒｉｅ）温度より低い温度まで冷却されるときに強磁性である材料である。これらの用語の使用は、デバイスの温度を限定するよう意図されていない。
本明細書で言及される「ナノワイヤ」は、ナノスケール幅及び少なくとも１００、少なくとも５００又は少なくとも１０００の長さと幅の比を有する細長い部材である。ナノワイヤの典型的な例は、１０～５００ｎｍ、任意で５０～１００ｎｍ又は７５～１２５ｎｍの範囲の幅を有する。長さは、典型的には、数マイクロメートル程度であり、例えば少なくとも１μｍ又は少なくとも１０μｍである。本文脈において、ナノワイヤは、典型的に半導体材料から形成される。
本明細書において引用されるすべての文献の内容は、参照によってその全体が組み込まれる。
本明細書で提供されるのは、半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスである。動作パラメータにおける改善は、デバイスのトポロジを変化させることによって達成され得ることが分かっている。
５つの異なる半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスＡ～Ｅを製造した。低温トンネリング分光法を使用してデバイスの特性を調査した。調査したこれらのデバイスの概略断面図を図１に示す。図１は、追加のデバイス構造Ｆを更に示す。
半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスＡ～Ｆは各々、半導体構成要素１０を含む。半導体構成要素１０は、ヒ化インジウムを含む。半導体構成要素１０は、ナノワイヤの形態である。ナノワイヤは、５０～１５０ｎｍの範囲の直径ｗを有し、直径ｗは、断面における半導体の最大幅である。言い換えると、直径ｗは、ナノワイヤの断面を完全に囲むことになる最小の円の直径である。
図１に図示される例では、半導体構成要素１０は、６つのファセット（ｆａｃｅｔ）を有する六角形の断面を有する。ファセットは、時計回りに順番に１～６とラベリングされている。認識されるように、それは、図面において与えられるファセット番号付けではなく、関連する構成要素の相対的位置である。
半導体構成要素がナノワイヤとして構成される例では、関連するファセットは、側面ファセット（ｓｉｄｅ ｆａｃｅｔ）である。端部ファセット（ｅｎｄ ｆａｃｅｔ）は、以下の議論では考慮されない。ナノワイヤの端部の表面面積は、ナノワイヤの長さに沿った表面の面積と比較して非常に小さい。図１は、ワイヤが成長した結晶学的方向のために６つの側面ファセットを有する、蒸気－液体－固体（ｖａｐｏｕｒ－ｌｉｑｕｉｄ－ｓｏｌｉｄ）、ＶＬＳ成長ナノワイヤの断面図を図示している。
図１のデバイスは、超伝導体構成要素１２を更に含む。本例では、超伝導体構成要素１２はアルミニウムを含む。アルミニウムは、３～１０ｎｍの範囲の厚さを有する層の形態である。アルミニウムの超伝導ギャップのサイズは、層の厚さによって変わり得る。一般に、厚さが小さいほど、超伝導ギャップは大きくなる。これは、例えばＣｏｕｒｔ等著のＳｕｐｅｒｃｏｎｄ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．２１，０１５０１３（２００８）において、以前に観察されている。超伝導体構成要素１２の超伝導ギャップを最大化することが望ましい。なぜなら、これは、デバイスのトポロジカルギャップを増大させる可能性があるためである。
自然酸化物層（図示せず）が、アルミニウムの表面上に形成することがある。自然酸化物層は、典型的に約２ｎｍの厚さを有する。
図１では、超伝導体構成要素１２は単層として示されている。変形例では、超伝導体構成要素は、デバイスの動作温度で一緒に超伝導挙動を発揮する異なる材料の２つ以上の層を含んでよい。
例えば超伝導体構成要素は、半導体構成要素上に配置される第１超伝導体材料の層と、第１超伝導体材料の層上に配置される第２超伝導体材料の層とを含んでよい。第２超伝導体材料は、第１超伝導体材料よりも大きな超伝導体ギャップを有してよい。第１超伝導体材料は、半導体構成要素との有利な界面を形成するよう選択されてよい。
図１のデバイスは、強磁性絶縁体構成要素１４を更に含む。これらの例では、強磁性絶縁体構成要素１４は硫化ユウロピウムを含む。硫化ユウロピウムは、少なくとも１ｎｍ、一般的に２～１０ｎｍの範囲の厚さを有する層の形態である。
強磁性絶縁体材料は交換磁場を生成し、交換磁場は、それらの温度がキュリー温度と呼ばれるある特定の閾値未満のときに、有効な外部磁場（ゼーマン）として作用し得る。強磁性絶縁体構成要素のキュリー温度は、構成要素の厚さに依存して変わり得る。一般に、厚さが減少するにつれてキュリー温度は低下する。例えば約５ｎｍの厚さを有する硫化ユウロピウム層は、約１６～１７Ｋのキュリー温度を有し得る。しかしながら、実際には、強磁性絶縁体のキュリー温度は制限要因ではない。通常、超伝導体構成要素の臨界温度Ｔｃは、選択された材料に関わらず、約１Ｋ程度である。これはすでにキュリー温度よりかなり低い。
デバイスＢ及びＦは、保護絶縁体層１６を更に含む。これらの例では、保護絶縁体層１６は酸化アルミニウムの層である。酸化アルミニウムは、２～１０ｎｍの厚さを有し得る。変形例では、保護絶縁体層１６は、酸化シリコンのような代替酸化物を含んでもよい。
次に、図１のデバイスとその特性について説明する。
デバイスＡでは、超伝導体構成要素１２は、半導体構成要素１０の第１及び第２ファセット１、２上に配置される。強磁性絶縁体構成要素１４は、それぞれ第１及び第２ファセット１、２の反対側にある第４及び第５ファセット４、５上に配置される。半導体構成要素１０の第３ファセット３と第６ファセット６上には構成要素は配置されなかった。
デバイスＡは、低温トンネリング分光法を用いて調査したとき、強磁性の兆候は示さなかった。理論に縛られることを望まないが、電子は、強磁性絶縁体構成要素から離れた、InAs／Al界面に局在化されると考えられる。強磁性は、ナノワイヤの断面全体にわたって近接していないと考えられる。ＭＺＭのシグネチャ、すなわち計算に関連する励起は、デバイスＡでは観察されなかった。
デバイスＢは、半導体構成要素１０の第１及び第２ファセット１、２上に配置された強磁性絶縁体構成要素１４を有する。超伝導体構成要素１２は、半導体構成要素１０の第３及び第４ファセット３、４上に配置され、第３ファセット３は、第２ファセット２に隣接している。第５及び第６ファセット５及び６上には構成要素は配置されていない。
デバイスＢは、強磁性絶縁体構成要素１４上に配置された保護絶縁体構成要素１６を更に含む。この例では、保護絶縁体構成要素１６がバリアとして働き、強磁性絶縁体構成要素１４を保護する。保護絶縁体構成要素１６は、例えばデバイスの製造中に強磁性絶縁体構成要素１４を保護し得る。完成したデバイスでは、保護絶縁体構成要素１６は、大気中の酸素又は水蒸気の影響から強磁性絶縁体構成要素１４を保護し得る。
低温トンネリング分光法を用いたデバイスＢの調査により、半導体－超伝導体界面に対する強磁性の効果の証拠が明らかになった。状態の分割密度（ｓｐｌｉｔ ｄｅｎｓｉｔｙ ｏｆ ｓｔａｔｅｓ）が観測された。Ｂ磁場（外部磁場）に応じて状態の密度の進展におけるヒステリシスも観測された。しかしながら、マヨラナゼロモードのような関連する束縛状態の明確な証拠はなかった。
デバイスＣでは、強磁性絶縁体構成要素１４は、半導体構成要素１０の第１ファセット１及び第２ファセット２上に配置される。超伝導体構成要素１２は、半導体構成要素の第３ファセット３上に配置される。超伝導体構成要素１２はまた、第２ファセット２上の強磁性絶縁体構成要素の部分の上に延在する。しかしながら、超伝導体構成要素１２は、第１ファセット１上の強磁性絶縁体構成要素の部分の上には延在しない。
言い換えるなら、第１ファセット１には強磁性絶縁体の層が設けられ、第２ファセット２には超伝導体の層によって覆われた強磁性絶縁体の層が設けられ、第３ファセット３には超伝導体の層が設けられる。
デバイスＣの半導体構成要素１０の第４、第５又は第６ファセット４、５、６の上には、構成要素は配置されない。
デバイスＣは、ヒステリシスのような強磁性の兆候と；強磁性絶縁体構成要素がない基準デバイスと比べて減少した超伝導ギャップと；ゼロバイアスピーク（ｚｅｒｏ－ｂｉａｓ ｐｅａｋｓ）ＺＢＰｓを含むサブギャップ状態を示した。超伝導ギャップの減少とＺＢＰの存在はトポロジカル位相の主な特徴である。言い換えると、デバイスＣがマヨラナゼロモードを生成することが明確に示された。
図１のデバイスＤは、デバイスＣと類似しており、超伝導体構成要素１２が第１ファセット上の強磁性絶縁体構成要素１４の上に延在する点のみ異なる。
言い換えると、デバイスＤでは、第１ファセット１と第２ファセット２の双方に、超伝導体の層によって覆われた強磁性絶縁体層が設けられ、第３ファセット３に超伝導体の層が設けられている。
デバイスＤはデバイスＣと同様に、超伝導ギャップの減少を示した。また、デバイスＤは状態のＢ磁場密度（Ｂ－ｆｉｅｌｄ ｄｅｎｓｉｔｙ）のヒステリシスも示した。しかしながら、デバイスＣに比べて効果は弱かった。マヨラナゼロモードの発生の証拠はデバイスＣよりも弱かったが、デバイスＤはそれでもなお、量子コンピューティングアプリケーションに有用であると思われる。
ここでデバイスＥを考えると、このデバイスはデバイスＤと同様であり、超伝導体構成要素が半導体構成要素１０の第４ファセット４の上に延在する点で異なっている。
デバイスＥでは、第１ファセット１と第２ファセット２の双方に、超伝導体の層で覆われた強磁性絶縁体の層が設けられ、第３ファセット３に超伝導体の層が設けられ、第４ファセット４に超伝導体の層が設けられている。
デバイスＥは、デバイスＣ及びＤについて観察された有用な挙動を示さなかった。デバイスＥでは、超伝導ギャップにおけるわずかな減少しか観察されなかった。理論に縛られることは望まないが、デバイスＥの電子は、主に、Alとのみ干渉するInAs半導体の右中央の角（すなわち、図１に図示されるファセット３と４の間の角）に配置され、強磁性絶縁体シェルとの相互作用が弱すぎたと考えられる。
デバイスＦはデバイスＣの変形であり、強磁性絶縁体構成要素１４の上に配置された絶縁構成要素１６を含む点でデバイスＣと異なる。半導体構成要素１０の第２ファセット２の領域では、絶縁構成要素１６は、強磁性絶縁体１４と超伝導体構成要素１２との間にある。
デバイスＦは、デバイスＣと同様に挙動することが期待される。さらに、強磁性絶縁体構成要素１４を保護絶縁構成要素１６でキャップすることは、デバイスの製造中に有用であり得る。デバイスの製造は、超伝導体構成要素１２を形成するために超伝導体シェルの湿式エッチング（ｗｅｔ ｅｔｃｈｉｎｇ）を含んでよい。保護絶縁構成要素１６は、エッチング液が強磁性絶縁体構成要素と接触するのを防止し得る。これは、幅広い種類のエッチング液を使用することを可能にする。
強磁性絶縁体構成要素１４がEuSを含む例では、保護絶縁構成要素は、EuSがEuOへと酸化されるのを防止し得る。EuOは強磁性絶縁体構成要素として有用であるが、EuSは異なる磁気特性を有し、いくつかの用途に好適であり得る。保護絶縁構成要素による構成要素のカプセル化は、一般に、システム全体の表面の空気への曝露からの保護、特に空気中の酸素の有害な影響からの保護を提供する。
したがって、第１ファセット上に配置される強磁性絶縁体構成要素と、第３ファセット上に配置され、かつ第２ファセット上の強磁性絶縁体構成要素の上に延在し、任意的に第１ファセット上の強磁性絶縁体構成要素の上にも延在する超伝導体構成要素とを提供することによって、マヨラナゼロモードがデバイス内で生成され得ることが分かり得る。超伝導体構成要素が第１ファセット上の強磁性絶縁体の上に延在しないときに最も強い効果が観察されるが、超伝導体構成要素が第１ファセット上の強磁性絶縁体の上に延在する構成もなお有用である。
上記の実施例は、六角形ナノワイヤの使用及び特定の材料に言及しているが、根本的な概念は、他の材料及び他のデバイスのトポロジに拡張されてもよい。
例えば図２は、上述の観察に基づく代替デバイストポロジを示す。
図２の半導体－強磁性絶縁体－超伝導体ハイブリッドデバイス２００は、半導体構成要素２０、超伝導体構成要素２２及び強磁性絶縁体２４を含む。
半導体構成要素２０は、ナノワイヤの形態である。本例では、半導体構成要素２０は、基板２１の表面から延びる。半導体構成要素２０は、一般に、断面において台形であり、３つのファセットａ、ｂ及びｃを有する。この構成を有するナノワイヤは、選択成長法（ｓｅｌｅｃｔｉｖｅ ａｒｅａ ｇｒｏｗｔｈ、ＳＡＧ）を使用して製造されてよい。製造中、ナノワイヤの成長時間は、３つの側面ファセットを有するナノワイヤが得られるように選択される。成長があまりにも長い間続くことが許容される場合、側面ａとｃが共に成長し、それにより側面ｂが除去される、三角形の断面を有するナノワイヤが得られる。
基板２１は、半導体構成要素２０が成長するベースを提供する。基板材料は、特に限定されず、適切に選択されてよい。基板２１は、例えば半導体ウェハであってよい。リン化インジウムは、基板材料の１つの実例である。
超伝導体構成要素２２及び強磁性絶縁体構成要素２４の配置は、図１のデバイスＣに示されるものと類似している。
強磁性絶縁体構成要素２４は、半導体構成要素２０の２つのファセットｂ、ｃ上に配置される。図２に示されるように、ファセットｂは上面ファセットであり、ファセットｃは第１側面ファセットである。
強磁性絶縁体構成要素２４はまた、図示されるように半導体構成要素の右手側にある基板２１の部分の上に延在する。基板上の強磁性絶縁体の領域はデバイスの動作にとって必須ではなく、省略されてもよい。
超伝導体構成要素２２は、第２側面ファセットａ上に配置される。超伝導体構成要素２２はまた、上面ファセットｂを覆う強磁性絶縁体構成要素２４の部分の上に延在するが、第１側面ファセットｃを覆う強磁性絶縁体構成要素２４の部分の上には延在しない。
超伝導体構成要素２２は更に、図示されるように、半導体構成要素１０の左手側にある基板２１の部分の上に延在する。超伝導体のこの部分はデバイスの動作に必須ではなく、省略されてもよい。
図２に図示されるように、半導体－強磁性絶縁体－超伝導体ハイブリッドデバイス２００は、図示されるように、デバイスの右手側に強磁性絶縁体上に配置される超伝導体構成要素２３の追加部分を更に含む。図示されるように、デバイスの左手側に基板２１上に強磁性絶縁体２５の追加部分が存在する。追加部分２３、２５は、超伝導体構成要素２２及び強磁性絶縁体構成要素２４が方向性成膜プロセス（ｄｉｒｅｃｔｉｏｎ ｄｅｐｏｓｉｔｉｏｎ ｐｒｏｃｅｓｓｅｓ）を使用して製造されるときに存在し得る。このような部分は、デバイスの動作に特に影響を及ぼさず、その存在は許容される。これらの部分は、代替的な製造プロセスが使用される場合には存在しない可能性がある。
変形例では、超伝導体材料２３の追加部分は、デバイスに静電場を印加するためのゲート電極の一部を有用に形成し得る。
本明細書に開示されるような半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスは、量子計算の用途のためにメモリデバイスを構築するために有用であり得る。そのようなデバイスは、ナノワイヤのネットワークを含んでよく、ナノワイヤは、本明細書に提供されるような半導体－超伝導体ハイブリッドデバイスとして構成されている。この文脈では、メモリ機能は、超伝導レジームで動作し、従来の半導体ベースの電子機器よりもはるかに高速な動作を可能にするであろう。
図３は、２つのナノワイヤ３１０、３２０を含む例示的ネットワーク３００を図示している。各ナノワイヤ３１０、３２０は、例えば図２に関連して説明されるタイプのデバイスとして構成されてよい。このデバイスでは、２つのナノワイヤの間に接合（ｊｕｎｃｔｉｏｎ）が存在する。これは、マヨラナゼロモードを互いに通過させることを可能にし得る。マヨラナ準粒子を互いに対して移動させることは、情報のエンコーディングを可能にし得る興味深い現象を生じるので、これは有用である。例えば非アーベルブレイディング統計（ｎｏｎ－ａｂｅｌｉａｎ ｂｒａｉｄｉｎｇ ｓｔａｔｉｓｔｉｃs）が観察され得る。
マヨラナゼロモードを生成することは、磁場が、超伝導体及び半導体構成要素に対して特定の方向に、すなわち、ナノワイヤの方向に相対して配向されることを要することがある。本明細書で提供される半導体－超伝導体ハイブリッドデバイスは、強磁性絶縁体構成要素を含むので、デバイス設計はもはや、磁場を外部から印加する必要性によって制限されない。
図３の例は、比較的単純な「Ｔ」形状の接合を示しているが、他のより複雑なナノワイヤネットワークが構築されてもよい。例えば変形では、ループ状に配置された４つのナノワイヤを含む。
ナノワイヤネットワーク及びその製造はＶａｉｔｉｅｋｅｎａｓ等（Phys. Rev. Lett. 121, 147701 (2018); arXiv:1802.04210v3 [cond-mat.mes-hall]）及びＫｒｉｚｅｋ等（Phys. Rev. Materials 2, 093401 (2018); arXiv:1802.07808v2 [cond-mat.mtrl-sci]でも入手可能）によって説明されており、これらの内容はこれにより参照によって組み込まれる。
次に、図４を参照して、半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスを製造する方法を説明する。
ブロック４０１において、少なくとも３つのファセットを有する半導体構成要素が提供される。
例えばナノワイヤの形態の半導体構成要素は、分子線エピタキシーによって成長され得る。これは、６つのファセットを有する六角形の断面を有するナノワイヤを生成し得る。
蒸気－液体－固体、ＶＬＳ技術は、分子線エピタキシープロセスのもう１つの具体例である。デバイスＡ～Ｅの半導体構成要素は、この技術を使用して製造された。
望ましい場合、本方法の残りのステップを実行する前に、ＶＬＳによって生成された半導体構成要素を基板又は他の支持体上に配置してよい。
選択成長法、ＳＡＧは、半導体ナノワイヤを製造するために有用な別の技術である。簡単に言うと、ＳＡＧプロセスは、結晶基板上にパターン化されたマスクを形成することと、パターン化されたマスクによって露出されたままの領域内において、基板上で材料（この例では、半導体材料）の結晶をエピタキシャルに成長させることを含む。ＳＡＧは、例えば図２に関連して説明されたタイプのデバイスを構築するために使用されてよい。ＳＡＧは、基板に一体的に形成される半導体構成要素を生成する。
ブロック４０２において、強磁性絶縁体構成要素は、第１方向からの方向性成膜を使用して、半導体構成要素の第１ファセット及び第２ファセット上に選択的に堆積される。
分子線エピタキシーは、方向性成膜のための技術の一例である。
方向性成膜は、強磁性絶縁体構成要素を半導体構成要素の選択されたファセット上で成長させることを可能にする。半導体構成要素は、「自己シャドウイング（ｓｅｌｆ－ｓｈａｄｏｗｉｎｇ）」であってよく、そのような例では、半導体構成要素自体の形状は、そのような成長が望ましくない位置での強磁性絶縁体構成要素の成長をブロックし得る。これは、適切なビーム角度を選択することによって達成され得る。
強磁性絶縁体構成要素を堆積した後、強磁性絶縁体構成要素を保護するための追加の絶縁体構成要素が、強磁性絶縁体構成要素上に形成されてもよい。このステップは、例えば強磁性絶縁体構成要素上に酸化アルミニウム層を形成するステップを含んでもよい。
ブロック４０３において、超伝導体構成要素は、半導体構成要素の第３ファセット上と、第２ファセット上の強磁性絶縁体構成要素の上とに形成される。
このステップは、例えばブロック４０２で使用される第１方向とは異なる第２方向からの方向性成膜を使用して、超伝導体構成要素を堆積することを含んでもよい。
ブロック４０２のように、半導体構成要素は、自己シャドウイングであってもよい。
別の例は、超伝導体構成要素の堆積を制御するためにマスク又はステンシルを使用してよい。
別の更なる可能性は、超伝導体材料を無方向に堆積させ、次いで超伝導体材料が望まれないエリア内の超伝導体材料の部分を選択的に除去することである。このような場合には、強磁性絶縁体構成要素上に保護絶縁層を使用することが好ましい。
本方法は、デバイスに静電場を印加するためのゲート電極を形成するような追加のステップを含んでよい。これは、ゲート電極の構成に依存して、必要に応じて、プロセスの任意の段階で実行されてよい。追加のステップの別の例は、デバイス上に誘電体の保護層を形成することを含む。
次に、図５を参照して、本明細書で説明される半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスにおけるトポロジカル挙動を誘導する方法を議論する。
ブロック５０１において、半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスは、超伝導体構成要素の臨界温度Ｔｃ及び強磁性絶縁体構成要素のキュリー温度よりも低い温度まで冷却される。例示として、アルミニウム半導体構成要素の臨界温度は、典型的に、該構成要素の厚さに依存して、約１Ｋの範囲内にある。以前に説明したように、強磁性絶縁体構成要素のキュリー温度は、一般的に超伝導体構成要素の臨界温度よりもはるかに高いので、強磁性絶縁体構成要素のキュリー温度は、典型的には限定要因ではない。
ブロック５０２において、静電場が半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスに印加される。デバイスは、静電場を印加するためのゲート電極を含み得る。
これらの条件下では、適切に構成された強磁性絶縁体構成要素を有するデバイスにおいて、半導体構成要素と、強磁性絶縁体構成要素と、超伝導体構成要素との間の相互作用はマヨラナゼロモードを生成し得る。
ナノワイヤのネットワークが存在する例では、マヨラナゼロモードは、印加される静電場を変化させることによって、操作される、例えば移動されてもよい。例えば第１マヨラナゼロモードが第２マヨラナゼロモードに対して移動されてもよい。非アーベルブレイディング統計が観察され得る。マヨラナゼロモードを操作することは、半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスが量子コンピュータのためのメモリユニットの一部として配置されるときに特に関連がある。
上記の実施形態は、単なる例示として説明されていることが認識されよう。
より一般的には、本明細書で開示される一態様によると、半導体構成要素と、強磁性絶縁体構成要素と、超伝導体構成要素とを備え、半導体構成要素が、少なくとも３つのファセットを有し、強磁性絶縁体構成要素が、第１ファセット及び第２ファセット上に配置され、超伝導体構成要素が、第３ファセット上に配置され、かつ少なくとも第２ファセット上に強磁性絶縁体構成要素の上に延在する、半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスが提供される。強磁性絶縁体構成要素及び超伝導体構成要素を半導体構成要素の選択されたファセット上に配置することによって、超伝導体構成要素及び半導体構成要素が相互作用する領域に磁場がより効果的に印加され得る。強磁性絶縁体構成要素は、外部印加される磁場を必要とせずに、マヨラナゼロモードを誘導することを可能にし得る。これは、より精巧な量子コンピューティングデバイスの構築を可能に得る。
半導体構成要素は、ナノワイヤの形態であってもよい。ナノワイヤは、ナノワイヤの長さがその直径の何倍もの長さであるため、「一次元」システムとしてモデル化され得る。ナノワイヤは、５０～２００ｎｍの範囲、任意には１００～１５０ｎｍの範囲の直径を有してよい。ナノワイヤは、少なくとも１μｍの長さを有してもよい。
半導体構成要素がナノワイヤの形態である例において、「ファセット」という用語は、ナノワイヤの側面ファセットを指す。側面ファセットは、ナノワイヤの長さに沿って延びる。ナノワイヤは、非常に高いアスペクト比を有するため、端部ファセットは、側面ファセットと比較して無視できるほどの表面面積を有し、考慮される必要はない。本文脈では、ナノワイヤとその下にある任意の基板との間の任意の界面は、「ファセット」とはみなされない。
ナノワイヤは、六角形の断面を有してもよい。分子線エピタキシーは、そのようなナノワイヤを製造するために有用な１つの技術である。
あるいはまた、ナノワイヤは、基板と一体的に形成されてもよい。そのようなナノワイヤは、選択成長法ＳＡＧによって容易に形成され得る。そのようなナノワイヤは、例えば略台形の断面を有してもよい。略台形の断面のナノワイヤは、３つの利用可能な側面ファセットａ、ｂ、ｃを有し、その上に更なる構成要素が配置されてよい。
半導体構成要素を形成するために使用される材料は、特に限定されない。典型的には、半導体構成要素は、ＩＩＩ－Ｖ族半導体を含む。
有用なＩＩＩ－Ｖ族半導体材料の例は、一般式のものを含む：
InAsxSb1-x（式１）
ここで、xは０から１の範囲である。言い換えると、半導体構成要素は、アンチモン化インジウム（x=０）、ヒ化インジウム（x=１）、又はモル基準で５０％のインジウムと可変比率のヒ素及びアンチモンを含む三元混合物（０＜x＜１）を含んでもよい。
ヒ化インジウム（InAs）は、デバイスの製造中に良好な取り扱い特性を有し、デバイスに良好な性能を提供することが分かっている。アンチモン化インジウムInSbは、デバイス性能に対する更なる改善を提供し得るが、製造プロセス中に使用するにはより難しい可能性がある。三元混合物は、二元化合物InAs及びInSbの間の中間の性質を有する。Xが０～０．７又は０．０１～０．７の範囲のときに、InAsと比べてデバイス性能における改善が観察され得る。０．３５～０．４５の範囲のxの値は、デバイス性能と取扱い特性の特に良好なバランスを提供し得る。
半導体構成要素は、ヒ化インジウムを含んでもよい。本デバイスの構成要素はエピタキシャル成長プロセスによって製造され得るので、構成要素材料間の良好な格子整合が望まれ得る。ヒ化インジウムは、特にアルミニウム及び硫化ユウロピウムと良好な適合性を有する。
強磁性絶縁体構成要素は、硫化ユウロピウム、酸化ユウロピウム及び窒化ガリウムから選択される材料を含んでもよい。本明細書で報告された例では、硫化ユウロピウムを使用した。酸化ユウロピウムは、硫化ユウロピウムと類似の特性と類似の結晶構造を有する。酸化ユウロピウムは、硫化ユウロピウムよりも剛性の格子を有し、結果として、より高いキュリー温度を生じる。
強磁性絶縁体構成要素は、１～２０ｎｍの範囲、任意に５～１０ｎｍの範囲の厚さを有してよい。キュリー温度は、層の厚さに応じて変化し得るが、実際には、これは限定パラメータではない。明記した範囲内の層の厚さは、磁場強度（材料の量が増加するにつれて増加する）とデバイスの製造の容易性との間の良好なバランスを提供し得る。
超伝導体構成要素を形成するために使用される材料は、超伝導体－半導体ハイブリッドデバイスが動作温度まで冷却されるときに、超伝導体構成要素が超伝導挙動を提示する限り、特に限定されない。超伝導体構成要素は、典型的に、ｓ波超伝導体を含む。超伝導体構成要素として有用な材料の例には、アルミニウム、ニオブ、鉛、インジウム及びスズが含まれる。
例えば超伝導体構成要素はアルミニウムを含んでよく、超伝導体構成要素は、３～１０ｎｍの範囲、任意に４～１０ｎｍの範囲の厚さを有してよい。Ｗｉｎｋｌｅｒ等（Physical Review B 99, 245408 (2019)）は、アルミニウムがInAs及びInSbに強く結合すること、そして結合の強度は超伝導体層の厚さに依存して変化し得ることを報告している。この効果は、式１に従って他の半導体構成要素について観察され得る。
本明細書で提供される半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスは、静電場を半導体構成要素に印加するためのゲート電極を更に含んでよい。静電ゲーティングは、半導体と超伝導体との間のエネルギー準位ハイブリダイゼーションの程度に対する制御を可能にし得る。これは、デバイスにおける励起を誘導するために有用であり得る。
ゲート電極がデバイスをゲーティングすることができる限り、ゲート電極の構成は特に限定されない。当業者は、半導体デバイスのゲーティングに精通しているであろう。デバイスは、トップゲート、ボトムゲート又はサイドゲートであってよい。
トップゲート構成では、ゲート電極は、超伝導体構成要素及び／又は強磁性絶縁体構成要素の上に配置される。ゲート電極への／ゲート電極からの電流の流れを防止するための誘電体の層が、ゲート電極と超伝導体構成要素及び／又は強磁性絶縁体構成要素との間に配置される。誘電体の層を形成する材料は、特に限定されず、半導体製造の分野で公知の種々の保護材料のいずれであってよい。保護層は、典型的に、酸化ハフニウムのような酸化物である。
サイドゲート構成では、ゲート電極は、デバイスの片側又は両側に配置され、空の空間によってデバイスから分離される。空間は、ゲート電極とデバイスの他の構成要素との間の電流の流れを防止する。サイドゲート構成は、任意に、ゲート電極及び／又はデバイスの上に誘電体の層材料を更に含んでよい。
ボトムゲート構成では、デバイスは基板の上に配置され、ゲート電極は基板の下に配置される。この構成では、基板は、ゲート電極と他の構成要素との間の電流の流れを防止するように働く。
任意に、超伝導体構成要素は、第１ファセット上の強磁性絶縁体構成要素の上には延在しない。超伝導体構成要素が、強磁性絶縁体を担持する両方のファセット上に延在する場合、強磁性絶縁体の効果が減少し得ることが分かっている。
典型的に、強磁性絶縁体構成要素は、半導体構成要素の第１ファセット及び第２ファセット上のみに配置される。
半導体構成要素が３つより多くのファセットを有する例では、超伝導体構成要素は、一般に、第４ファセット又はそれ以降のいずれのファセットの上にも延在しない。超伝導体構成要素は、第３ファセット上と、第２ファセット上の強磁性絶縁体構成要素の上のみに配置されてもよい。
本明細書で提供される半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスは、強磁性絶縁体構成要素上に配置される保護絶縁体構成要素を更に含んでよい。保護絶縁体構成要素は、酸化アルミニウムを含んでもよい。保護絶縁体構成要素は、製造中及び／又は環境から強磁性絶縁体構成要素を保護し得る。保護絶縁体構成要素は、物理的及び電気的に、超伝導体構成要素と強磁性絶縁体構成要素を分離し得る。
別の態様は、上記で定義されるような少なくとも２つの半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスのネットワークを提供する。本明細書に記載されるタイプの複数の半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスが構成されてよい。デバイスは、共有される半導体構成要素によってリンクされてよい。例えばナノワイヤのネットワークが提供されてよく、半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスは、ナノワイヤのネットワーク上で製造されてよい。一例は、Ｔ字型接合を形成する２つの半導体ナノワイヤを含み、２つのハイブリッドデバイスが、それぞれ、「Ｔ」の水平部分と垂直部分上に配置されている。
デバイスのネットワークを提供することによって、マヨラナゼロモードを互いに相対的に移動させることが可能になる。相対運動は、非アーベルブレイディング統計のような普通でない現象を引き起こす。このような効果は、量子コンピュータシステムにおいて情報を操作し、記憶するのに有用である。
更に別の態様は、本明細書で提供される半導体－強磁性絶縁体－超伝導体ハイブリッドデバイス又は半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスのネットワークを含む量子コンピュータデバイスを提供する。マヨラナゼロモードは、本開示の半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスにおいて誘導され得るので、これらのデバイスは、量子コンピューティングにおける用途を有する。例えば半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスは、量子コンピュータのメモリユニットの一部として配置されてよい。デバイスは、トポロジカルキュービットを構築するために有用であり得る。有用なことに、本明細書で提供されるデバイスは、外部磁場を印加することなく動作され得る。したがって、構造は、単一の方向（すなわち、印加される磁場の方向）に整列させる必要はなく、また、典型的に直径が数インチである高磁場磁石のボアに適合するようにサイズ調整をする必要はない。
強磁性絶縁体を使用する古典的情報の記憶は、もう１つの可能性である。強磁性絶縁体構成要素は、超伝導デバイスのための長期の不揮発性メモリを提供するために使用されてよい。
関連する態様は、データを記憶するために、半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスの強磁性絶縁体構成要素の使用を提供する。デバイスは、２つの超伝導体構成要素が半導体構成要素を介して通信するジョセフソン接合デバイス（Ｊｏｓｅｐｈｓｏｎ ｊｕｎｃｔｉｏｎ ｄｅｖｉｃｅ）であってよい。ジョセフソン接合デバイスでは、半導体構成要素は、２つの超伝導体構成要素間の「弱いリンク」として作用し、２つの超伝導体構成要素は、弱いリンクを通る電子、例えばクーパーペアの量子トンネルによって互いに通信してよい。あるいはまた、半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスは、マヨラナゼロモードを生成することができるように構成されてもよい。半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスは、例えば本明細書に定義されるようなものであってよい。
また、
少なくとも３つのファセットを有する半導体構成要素を提供するステップと、
強磁性絶縁体構成要素を、半導体構成要素の第１ファセット及び第２ファセット上に選択的に第１方向から方向性成膜するステップと、
半導体構成要素の少なくとも第３ファセット上と、第２ファセット上の強磁性絶縁体構成要素の上方とに、超伝導体構成要素を形成するステップと、
を含む、半導体－超伝導体ハイブリッドデバイスを製造する方法も提供される。
デバイスの態様による、半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスを構成するのに有用な種々の材料の議論は、方法の態様にも適用可能であることを認識されたい。方法は、デバイスの態様に関連して説明される追加の構成要素のいずれかを形成するための追加のステップを含むように適合されてもよい。
少なくとも３つのファセットを有する半導体構成要素を提供するステップは、半導体材料のナノワイヤを提供するステップを含んでもよい。ナノワイヤは、分子線エピタキシーによって成長され得る。これは、６つのファセットを有する六角形の断面を有するナノワイヤを生成してもよい。分子線エピタキシーの一例は、気体－液体－固体技術である。
あるいはまた、略台形の断面を有するナノワイヤが、選択成長法を使用して基板上に製造されてもよい。このような例では、第１及び第３ファセットは、ナノワイヤの側面ファセットであってよく、第２ファセットは、ナノワイヤの上面ファセットであってよい。略台形の形状の底部は、基板との界面であってよい。
強磁性絶縁体構成要素を、第１ファセット及び第２ファセット上に選択的に方向性成膜するステップは、分子線エピタキシーによって強磁性絶縁体構成要素を形成するステップを含んでよい。
強磁性絶縁体構成要素は、半導体構成要素が自己シャドウイングするような方向から成膜されてもよい。代替的又は追加的に、マスクを使用して成膜を制御してもよい。
超伝導体構成要素を形成するステップは、超伝導体構成要素を、第１方向とは異なる第２方向から方向性成膜することを含んでよい。超伝導体構成要素を形成するステップは、超伝導体構成要素を、半導体構成要素の第３ファセット上と、第２ファセット上の強磁性絶縁体構成要素上とに選択的に形成するステップを含んでよく、第１ファセットの上には形成しない。これにより、特に有利な構造を有するデバイスが得られる。
半導体構成要素が３つより多くのファセットを有する例では、超伝導体構成要素は、典型的に、第４ファセット上又はそれ以降のファセット上又はその上には成膜されない。
方法は、強磁性絶縁体層上に保護絶縁体層を形成するステップを更に含んでよい。これは、超伝導体構成要素を成膜するステップの前に実行されてよい。
別の態様は、本明細書で定義されるような半導体－強磁性絶縁体－超伝導体ハイブリッドデバイス又はデバイスのネットワークにおいてトポロジカル挙動を誘導する方法であって、
半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスを、超伝導体構成要素が超伝導であり、かつ強磁性絶縁体構成要素が該強磁性絶縁体構成要素のキュリー温度より低い温度まで冷却するステップと、
半導体－超伝導体ハイブリッドデバイスに静電場を印加するステップと、
を含む。超伝導体構成要素及び強磁性絶縁体構成要素の構成は、外部磁場を印加することなく、トポロジカル挙動を誘導することを可能にし得る。
トポロジカル挙動はマヨラナゼロモードを含み、方法はマヨラナゼロモードの運動を誘導することを更に含んでよい。これは、デバイスのネットワークを使用して実施される例に特に適用可能であり得る。マヨラナゼロモードを互いに通過させる運動は、情報をエンコードするために利用できる有用な現象をもたらし得る。特に、トポロジカル挙動を誘導することは、デバイスに量子ビットを記憶させ得る。
方法は、強磁性絶縁体構成要素を使用してデータを記憶するステップを更に含んでよい。このようにしてデータを記憶することは、超伝導体構成要素の超伝導挙動を変更する可能性がある。
ここで、以下の条項を提供する。
項１． 半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスであって、
半導体構成要素と、
強磁性絶縁体構成要素と、
超伝導体構成要素と、
を備え、
半導体構成要素は、少なくとも３つのファセットを有し、
強磁性絶縁体構成要素は、第１ファセット及び第２ファセット上に配置され、
超伝導体構成要素は、第３ファセット上に配置され、かつ少なくとも第２ファセット上の強磁性絶縁体構成要素の上に延在する、
半導体－強磁性絶縁体－超伝導体ハイブリッドデバイス。
項２． 超伝導体構成要素は、第１ファセット上の強磁性絶縁体構成要素の上には延在しない、
項１に記載の半導体－強磁性絶縁体－超伝導体ハイブリッドデバイス。
項３． 半導体構成要素は、基板と一体的に形成され、略台形の断面を有する、
項１又は２に記載の半導体－強磁性絶縁体－超伝導体ハイブリッドデバイス。
項４． 半導体構成要素は、略六角形の断面を有するナノワイヤの形態である、
項１又は２に記載の半導体－強磁性絶縁体－超伝導体ハイブリッドデバイス。
項５． 強磁性絶縁体構成要素の上に配置される保護絶縁体構成要素を更に備える、
項１乃至４のいずれかに記載の半導体－強磁性絶縁体－超伝導体ハイブリッドデバイス。
項６． 保護絶縁体構成要素は酸化アルミニウムを含む、
項５に記載の半導体－強磁性絶縁体－超伝導体ハイブリッドデバイス。
項７． 半導体構成要素は、式１：
InAsxSb1-x
の材料を含み、ここで、xは０～１の範囲内である、
項１乃至６のいずれかに記載の半導体－強磁性絶縁体－超伝導体ハイブリッドデバイス。
項８． 半導体構成要素はヒ化インジウムを含む、
項７に記載の半導体－強磁性絶縁体－超伝導体ハイブリッドデバイス。
項９． 強磁性絶縁体構成要素は、硫化ユウロピウム、酸化ユウロピウム及び窒化ガリウムから選択される材料を含む、
項１乃至８のいずれかに記載の半導体－強磁性絶縁体－超伝導体ハイブリッドデバイス。
項１０． 強磁性絶縁体構成要素は、１～２０ｎｍの範囲の厚さを有する、
項１乃至９のいずれかに記載の半導体－強磁性絶縁体－超伝導体ハイブリッドデバイス。
項１１． 超伝導体構成要素は、アルミニウムを含み、超伝導体構成要素は、３～１０ｎｍの範囲の厚さを有する、
項１乃至１０のいずれかに記載の半導体－強磁性絶縁体－超伝導体ハイブリッドデバイス。
項１２． 半導体構成要素へ電場を印加するためのゲート電極を更に含む、
項１乃至１１のいずれかに記載の半導体－強磁性絶縁体－超伝導体ハイブリッドデバイス。
項１３． 項１乃至１２のいずれかおいて定義される少なくとも２つの半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスのネットワーク。
項１４． 項１乃至１２のいずれかの半導体－強磁性絶縁体－超伝導体ハイブリッドデバイス又は項１３に記載のネットワークを備える量子コンピュータデバイス。
項１５． 半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスを製造する方法であって、
少なくとも３つのファセットを有する半導体構成要素を提供するステップと、
強磁性絶縁体構成要素を、半導体構成要素の第１ファセット及び第２ファセット上に選択的に第１方向から方向性成膜するステップと、
半導体構成要素の少なくとも第３ファセット上と、第２ファセット上の強磁性絶縁体構成要素の上とに、超伝導体構成要素を形成するステップと、
を含む、方法。
項１６． 超伝導体構成要素を形成するステップは、
超伝導体構成要素を、第３ファセット上と、第２ファセット上の強磁性絶縁体構成要素の上とに選択的に第２方向から方向性成膜するステップを含む、
項１５に記載の方法。
項１７． 超伝導体構成要素を形成するステップの前に、強磁性絶縁体構成要素上に保護絶縁体構成要素を形成するステップを更に含む、
項１５又は１６に記載の方法。
項１８． 項１乃至１２のいずれかにおいて定義される半導体－強磁性絶縁体－超伝導体ハイブリッドデバイス又は項１３に記載のネットワークにおいてトポロジカル挙動を誘導する方法であって、
半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスを、超伝導体構成要素が超伝導であり、かつ強磁性絶縁体構成要素が強磁性絶縁体構成要素のキュリー温度より低い温度まで冷却するステップと、
半導体－超伝導体ハイブリッドデバイスに静電場を印加するステップと、
を含み、トポロジカル挙動は、マヨラナゼロモードを含む、方法。
項１９．当該方法が、マヨラナゼロモードの運動を誘導することを更に含む、
項１８に記載の方法。
項２０． 強磁性絶縁体構成要素がデータを記憶する、
項１９に記載の方法。
項２１． データを記憶するための半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスの強磁性絶縁体構成要素の使用。
項２２． 半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスの強磁性絶縁体構成要素においてデータをエンコードすることを含む、データを記憶する方法。
項２３． 半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスはマヨラナゼロモードを生成するように構成される、項２１に記載の使用又は項２２に記載の方法。
項２４． 半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスは、項１乃至１２のいずれかに定義されるものであるか又は項１３に定義されるネットワークを含む、項２３に記載の使用又は方法。
項２５． 半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスは、ジョセフソン接合デバイスであり、半導体構成要素を介して互いに通信する少なくとも２つの超伝導体構成要素を備える、項２１に記載の使用又は項２２に記載の方法。
項２６． データを不揮発性の方法で記憶する、項２１乃至２５のいずれかに記載の使用又は方法。
開示される技術の他の変形又は使用ケースは、本明細書で与えられると、当業者に明らかになり得る。本開示の範囲は、説明される実施形態によって限定されず、添付の特許請求の範囲によってのみ限定される。

Claims (15)

  1. 半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスであって、
    半導体構成要素と、
    強磁性絶縁体構成要素と、
    超伝導体構成要素と、
    を備え、
    前記半導体構成要素は、少なくとも３つのファセットを有し、
    前記強磁性絶縁体構成要素は、第１ファセット及び第２ファセット上に配置され、
    前記超伝導体構成要素は、第３ファセット上に配置され、かつ少なくとも前記第２ファセット上の前記強磁性絶縁体構成要素の上に延在する、
    半導体－強磁性絶縁体－超伝導体ハイブリッドデバイス。
  2. 前記超伝導体構成要素は、前記第１ファセット上の前記強磁性絶縁体構成要素の上には延在しない、
    請求項１に記載の半導体－強磁性絶縁体－超伝導体ハイブリッドデバイス。
  3. 前記半導体構成要素は、基板と一体的に形成され、略台形の断面を有するか、又は
    前記半導体構成要素は、略六角形の断面を有するナノワイヤの形態である、
    請求項１又は２に記載の半導体－強磁性絶縁体－超伝導体ハイブリッドデバイス。
  4. 前記強磁性絶縁体構成要素上に配置される保護絶縁体構成要素を更に備え、任意に、前記保護絶縁体構成要素は酸化アルミニウムを含む、
    請求項１乃至３のいずれか一項に記載の半導体－強磁性絶縁体－超伝導体ハイブリッドデバイス。
  5. 前記半導体構成要素は、式１：
    InAsxSb1-x
    の材料を含み、ここで、xは０～１の範囲であり、任意に、前記半導体構成要素はヒ化インジウムを含む、
    請求項１乃至４のいずれか一項に記載の半導体－強磁性絶縁体－超伝導体ハイブリッドデバイス。
  6. 前記強磁性絶縁体構成要素は、硫化ユウロピウム、酸化ユウロピウム及び窒化ガリウムから選択される材料を含む、
    請求項１乃至５のいずれか一項に記載の半導体－強磁性絶縁体－超伝導体ハイブリッドデバイス。
  7. 前記強磁性絶縁体構成要素は、１～２０ｎｍの範囲の厚さを有する、
    請求項１乃至６のいずれか一項に記載の半導体－強磁性絶縁体－超伝導体ハイブリッドデバイス。
  8. 前記超伝導体構成要素は、アルミニウムを含み、前記超伝導体構成要素は、３～１０ｎｍの範囲の厚さを有する、
    請求項１乃至７のいずれか一項に記載の半導体－強磁性絶縁体－超伝導体ハイブリッドデバイス。
  9. 請求項１乃至８のいずれか一項に記載の少なくとも２つの半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスのネットワーク。
  10. 請求項１乃至８のいずれか一項に記載の半導体－強磁性絶縁体－超伝導体ハイブリッドデバイス又は請求項９に記載のネットワークを備える量子コンピュータデバイス。
  11. 半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスを製造する方法であって、
    少なくとも３つのファセットを有する半導体構成要素を提供するステップと、
    強磁性絶縁体構成要素を、半導体構成要素の第１ファセット及び第２ファセット上に選択的に第１方向から方向性成膜するステップと、
    前記半導体構成要素の少なくとも第３ファセット上と、第２ファセットの上の前記強磁性絶縁体構成要素上とに超伝導体構成要素を形成するステップと、
    を含む、方法。
  12. 前記超伝導体構成要素を形成するステップは、
    前記超伝導体構成要素を、前記第３ファセット上と、及び前記第２ファセットの上の前記強磁性絶縁体構成要素上とに選択的に第２方向から方向性成膜するステップを含む、
    請求項１１に記載の方法。
  13. 前記超伝導体構成要素を形成するステップの前に、前記強磁性絶縁体構成要素上に保護絶縁体構成要素を形成するステップを更に含む、
    請求項１１又は１２に記載の方法。
  14. 請求項１乃至８のいずれか一項に記載の半導体－強磁性絶縁体－超伝導体ハイブリッドデバイス又は請求項９に記載のネットワークにおいてトポロジカル挙動を誘導する方法であって、
    前記半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスを、前記超伝導体構成要素が超伝導であり、かつ前記強磁性絶縁体構成要素が前記強磁性絶縁体構成要素のキュリー温度より低い温度まで冷却するステップと、
    前記半導体－強磁性絶縁体－超伝導体ハイブリッドデバイスに静電場を印加するステップと、
    を含み、前記トポロジカル挙動は、マヨラナゼロモードを含む、方法。
  15. 当該方法が前記マヨラナゼロモードの運動を誘導することを更に含むか、及び／又は前記強磁性絶縁体構成要素がデータを記憶する、
    請求項１４に記載の方法。
JP2022533642A 2019-12-05 2019-12-05 半導体－強磁性絶縁体－超伝導体ハイブリッドデバイス Active JP7500724B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2019/083904 WO2021110274A1 (en) 2019-12-05 2019-12-05 Semiconductor-ferromagnetic insulator-superconductor hybrid devices

Publications (2)

Publication Number Publication Date
JP2023509834A true JP2023509834A (ja) 2023-03-10
JP7500724B2 JP7500724B2 (ja) 2024-06-17

Family

ID=68835216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022533642A Active JP7500724B2 (ja) 2019-12-05 2019-12-05 半導体－強磁性絶縁体－超伝導体ハイブリッドデバイス

Country Status (7)

Country Link
US (1) US20230012371A1 (ja)
EP (1) EP4070383B1 (ja)
JP (1) JP7500724B2 (ja)
KR (1) KR102674372B1 (ja)
CN (1) CN114747014A (ja)
AU (1) AU2019477015A1 (ja)
WO (1) WO2021110274A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210280763A1 (en) * 2019-12-23 2021-09-09 Microsoft Technology Licensing, Llc Superconductor heterostructures for semiconductor-superconductor hybrid structures
WO2023030626A1 (en) 2021-09-01 2023-03-09 Microsoft Technology Licensing Llc Semiconductor-superconductor hybrid device having a tunnel barrier

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5286502B2 (ja) 2009-03-27 2013-09-11 独立行政法人科学技術振興機構 強磁性半導体素子
US9780285B1 (en) * 2016-08-16 2017-10-03 Northrop Grumman Systems Corporation Superconductor device interconnect structure
US10003005B2 (en) * 2016-08-23 2018-06-19 Northrop Grumman Systems Corporation Superconductor device interconnect
US10879464B2 (en) * 2019-01-11 2020-12-29 Microsoft Technology Licensing, Llc Semiconductor and ferromagnetic insulator heterostructure

Also Published As

Publication number Publication date
JP7500724B2 (ja) 2024-06-17
KR20220109400A (ko) 2022-08-04
EP4070383B1 (en) 2024-01-24
KR102674372B1 (ko) 2024-06-11
WO2021110274A1 (en) 2021-06-10
AU2019477015A1 (en) 2022-06-30
CN114747014A (zh) 2022-07-12
US20230012371A1 (en) 2023-01-12
EP4070383A1 (en) 2022-10-12

Similar Documents

Publication Publication Date Title
US11707000B2 (en) Side-gating in selective-area-grown topological qubits
US11424409B2 (en) Semiconductor and ferromagnetic insulator heterostructure
Frolov et al. Quantum computing based on semiconductor nanowires
US20190131513A1 (en) A Manufacturing Method for a Nanostructured Device Using a Shadow Mask
US11404624B2 (en) Fabrication of a quantum device
JP7500724B2 (ja) 半導体－強磁性絶縁体－超伝導体ハイブリッドデバイス
WO2013122024A1 (ja) スピン注入電極構造及びそれを用いたスピン伝導素子
CN114600261A (zh) 半导体-超导体混合器件、其制造和用途
KR20220109419A (ko) 반도체-초전도체 하이브리드 디바이스 및 그 제조
US20230136676A1 (en) Superconductive qubit device and manufacturing method thereof
KR20220086553A (ko) 반도체-초전도체 하이브리드 디바이스
US11201273B2 (en) Semiconductor-superconductor heterostructure
KR20220160566A (ko) 게이트 제조 방법
CN115428156A (zh) 侧栅半导体-超导体混合器件
KR20230175214A (ko) 반도체 디바이스 및 디바이스를 제조하고 동작시키기 위한 방법들
Vekris EXPLORING QUANTUM PHENOMENA IN HYBRID DOUBLE NANOWIRE DEVICES
KR20240051931A (ko) 터널 배리어를 갖는 반도체-초전도체 하이브리드 디바이스
TW202341237A (zh) 製造具有鈍化層的元件的方法
EP4397158A1 (en) Semiconductor-superconductor hybrid device having a tunnel barrier
KR20230002354A (ko) 패터닝된 구조물들을 제조하기 위한 쉐도우 월들을 형성하는 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240605

R150 Certificate of patent or registration of utility model

Ref document number: 7500724

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150