JP2023504101A - クロック障害を特定するための方法とネットワーク・デバイス - Google Patents
クロック障害を特定するための方法とネットワーク・デバイス Download PDFInfo
- Publication number
- JP2023504101A JP2023504101A JP2022531505A JP2022531505A JP2023504101A JP 2023504101 A JP2023504101 A JP 2023504101A JP 2022531505 A JP2022531505 A JP 2022531505A JP 2022531505 A JP2022531505 A JP 2022531505A JP 2023504101 A JP2023504101 A JP 2023504101A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- frequency offset
- clocks
- network device
- condition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000004891 communication Methods 0.000 abstract description 6
- 238000001514 detection method Methods 0.000 description 22
- 238000010586 diagram Methods 0.000 description 13
- 230000009286 beneficial effect Effects 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 238000007726 management method Methods 0.000 description 7
- 230000007774 longterm Effects 0.000 description 5
- 230000006735 deficit Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000013024 troubleshooting Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W24/00—Supervisory, monitoring or testing arrangements
- H04W24/04—Arrangements for maintaining operational condition
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W56/00—Synchronisation arrangements
- H04W56/0035—Synchronisation arrangements detecting errors in frequency or phase
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0641—Change of the master or reference, e.g. take-over or failure of the master
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0658—Clock or time synchronisation among packet nodes
- H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
- H04J3/0667—Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
- H04J3/0697—Synchronisation in a packet node
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/06—Management of faults, events, alarms or notifications
- H04L41/0631—Management of faults, events, alarms or notifications using root cause analysis; using analysis of correlation between notifications, alarms or events based on decision criteria, e.g. hierarchy, tree or time analysis
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/06—Management of faults, events, alarms or notifications
- H04L41/0677—Localisation of faults
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W56/00—Synchronisation arrangements
- H04W56/001—Synchronization between nodes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
第2の条件が満たされるときに、ネットワーク・デバイスは、少なくとも2つのクロックのうちの第1のクロックに障害があると決定することであって、第2の条件は、第1のクロックとローカル・クロックとの間の周波数オフセットが周波数オフセットしきい値を超えること、及びローカル・クロックと第1のクロック以外の少なくとも2つのクロックの各クロックとの間の周波数オフセットが周波数オフセットしきい値を超えないことを含む、決定することを行う。
第1の条件が満たされるときに、ローカル・クロックに障害があると決定することであって、第1の条件は、第1の数が第2の数より大きいこと、第1の数が、少なくとも2つのクロックのうち、ローカル・クロックに対する周波数オフセットが周波数オフセットしきい値を超えるクロックの数であること、及び第2の数が、少なくとも2つのクロックのうち、ローカル・クロックに対する周波数オフセットが周波数オフセットしきい値を超えないクロックの数であることを含む、決定すること、及び/又は
第2の条件が満たされるときに、少なくとも2つのクロックのうちの第1のクロックに障害があると決定することであって、第2の条件は、第1のクロックとローカル・クロックとの間の周波数オフセットが周波数オフセットしきい値を超えること、及びローカル・クロックと第1のクロック以外の少なくとも2つのクロックの各クロックとの間の周波数オフセットが周波数オフセットしきい値を超えないことを含む、決定することを行うように構成されている。
第1の条件が満たされるときに、ネットワーク・デバイスのローカル・クロックに障害があると決定することであって、前記第1の条件は、第1の数が第2の数より大きいこと、前記第1の数が、少なくとも2つのクロックのうち、前記ローカル・クロックに対する周波数オフセットが周波数オフセットしきい値を超えるクロックの数であること、及び前記第2の数が、前記少なくとも2つのクロックのうち、前記ローカル・クロックに対する周波数オフセットが前記周波数オフセットしきい値を超えないクロックの数であることを含む、決定すること、
第2の条件が満たされるときに、少なくとも2つのクロックのうちの第1のクロックに障害があると決定することであって、第2の条件は、第1のクロックとローカル・クロックとの間の周波数オフセットが周波数オフセットしきい値を超えること、及びローカル・クロックと第1のクロック以外の少なくとも2つのクロックの各クロックとの間の周波数オフセットが周波数オフセットしきい値を超えないことを含む、決定すること、及び/又は
第3の条件が満たされるときに、第2のクロックに障害があると決定することであって、前記第3の条件は、前記第2のクロックと複数のクロックにおける他のクロックの各々との間の周波数オフセットが相対周波数オフセットしきい値を超えること、及び前記第2のクロックが前記複数のクロックのうちの1つであることを含む、決定することのうちの少なくとも1つを実行することが可能となる。
Relativeoffset12=Offset1-Offset2=-0.1ppm
Relativeoffset13=Offset1-Offset3=-0.1ppm
Relativeoffset23=Offset2-Offset3=0ppm
Relativeoffset12=Offset2-Offset1=0.1ppm
Relativeoffset13=Offset3-Offset1=0.1ppm
Relativeoffset23=Offset3-Offset2=0ppm
Relativeoffset12=0.1-0=0.1ppm
Relativeoffset13=0.1-0=0.1ppm
Relativeoffset23=0-0=0ppm
Relativeoffset12=0-0.1=-0.1ppm
Relativeoffset13=0-0.1=-0.1ppm
Relativeoffset23=0-0=0ppm
Claims (24)
- クロック障害を特定するための方法であって、
ネットワーク・デバイスによって、少なくとも2つのクロックとローカル・クロックとの間の周波数オフセットを取得することと、
第1の条件が満たされるときに、前記ローカル・クロックに障害があると決定することであって、前記第1の条件は、第1の数が第2の数より大きいこと、前記第1の数が、前記少なくとも2つのクロックのうち、前記ローカル・クロックに対する周波数オフセットが周波数オフセットしきい値を超えるクロックの数であること、及び前記第2の数が、前記少なくとも2つのクロックのうち、前記ローカル・クロックに対する周波数オフセットが前記周波数オフセットしきい値を超えないクロックの数であることを含む、決定すること、及び/又は
第2の条件が満たされるときに、前記ネットワーク・デバイスによって、前記少なくとも2つのクロックのうちの第1のクロックに障害があると決定することであって、前記第2の条件は、前記第1のクロックと前記ローカル・クロックとの間の周波数オフセットが前記周波数オフセットしきい値を超えること、及び前記ローカル・クロックと前記第1のクロック以外の前記少なくとも2つのクロックの各クロックとの間の周波数オフセットが前記周波数オフセットしきい値を超えないことを含む、決定することを含む、方法。 - 第1の数が第2の数より大きいことは、前記第2の数が0であり、前記第1の数が前記少なくとも2つのクロックの数であることである、請求項1に記載の方法。
- 前記少なくとも2つのクロックは、3つ以上のクロックを含む、請求項1又は2に記載の方法。
- 前記周波数オフセットしきい値は、±4.6ppmである、請求項1~3のいずれか一項に記載の方法。
- 前記ネットワーク・デバイスは、物理層クロック同期をサポートするデバイス、又は精密時間プロトコル同期をサポートするデバイスである、請求項1~4のいずれか一項に記載の方法。
- 前記ネットワーク・デバイスによって、アラームを生成することであって、前記アラームはクロック障害源を示す、生成することをさらに含む、請求項1~5のいずれか一項に記載の方法。
- クロック障害を特定するための方法であって、
条件が満たされるときに、ネットワーク・デバイスによって、第1のクロックに障害があると決定することであって、前記条件は、前記第1のクロックと複数のクロックのうちの他のクロックの各々との間の周波数オフセットが相対周波数オフセットしきい値を超えること、及び前記第1のクロックが前記複数のクロックのうちの1つであることを含む、決定することを含む、方法。 - 前記条件は、前記他のクロック間の周波数オフセットのいずれも前記相対周波数オフセットしきい値を超えないことをさらに含む、請求項7に記載の方法。
- 前記相対周波数オフセットしきい値は、±4.44ppbである、請求項7又は8に記載の方法。
- 前記ネットワーク・デバイスは、物理層クロック同期をサポートするデバイス、又は精密時間プロトコル同期をサポートするデバイスである、請求項7~9のいずれか一項に記載の方法。
- 前記ネットワーク・デバイスによって、アラームを生成することであって、前記アラームは前記第1のクロックに障害があることを示す、生成することをさらに含む、請求項7~10のいずれか一項に記載の方法。
- クロック障害を特定するためのネットワーク・デバイスであって、取得ユニットを含み、第1の決定ユニット及び/又は第2の決定ユニットをさらに含み、
前記取得ユニットは、少なくとも2つのクロックとローカル・クロックとの間の周波数オフセットを取得するように構成されており、
前記第1の決定ユニットは、第1の条件が満たされるときに、前記ローカル・クロックに障害があると決定するように構成されており、前記第1の条件は、第1の数が第2の数より大きいこと、前記第1の数が前記少なくとも2つのクロックのうち、前記ローカル・クロックに対する周波数オフセットが周波数オフセットしきい値を超えるクロックの数であること、及び前記第2の数が前記少なくとも2つのクロックのうち、前記ローカル・クロックに対する周波数オフセットが前記周波数オフセットしきい値を超えないクロックの数であることを含み、
前記第2の決定ユニットは、第2の条件が満たされるかどうかを決定するように構成されており、前記第2の条件は、前記ローカル・クロックと前記少なくとも2つのクロックのうちの第1のクロックとの間の周波数オフセットが前記周波数オフセットしきい値を超えること、及び前記ローカル・クロックと、前記第1のクロック以外の前記少なくとも2つのクロックの各クロックとの間の周波数オフセットが前記周波数オフセットしきい値を超えないことを含む、ネットワーク・デバイス。 - 第1の数が第2の数より大きいことは、前記第2の数が0であり、前記第1の数が前記少なくとも2つのクロックの数であることである、請求項12に記載のネットワーク・デバイス。
- 前記ネットワーク・デバイスは、物理層クロック同期をサポートするデバイス、又は精密時間プロトコル同期をサポートするデバイスである、請求項12又は13に記載のネットワーク・デバイス。
- アラームを生成するように構成されているアラーム・ユニットをさらに含み、前記アラームはクロック障害源を示す、請求項12~14のいずれか一項に記載のネットワーク・デバイス。
- クロック障害を検出するためのネットワーク・デバイスであって、
条件が満たされるかどうかを決定するように構成されている判定ユニットであって、前記条件は、前記第1のクロックと複数のクロックのうちの他のクロックの各々との間の周波数オフセットが相対周波数オフセットしきい値を超えること、及び前記第1のクロックが前記複数のクロックのうちの1つであることを含む、判定ユニットと、
前記条件が満たされると前記判定ユニットが決定するときに、前記第1のクロックに障害があると決定するように構成されている決定ユニットと、を含む、ネットワーク・デバイス。 - 前記条件は、前記他のクロック間の周波数オフセットのいずれも前記相対周波数オフセットしきい値を超えないことをさらに含む、請求項16に記載のネットワーク・デバイス。
- 前記相対周波数オフセットしきい値は、±4.44ppbである、請求項16又は17に記載のネットワーク・デバイス。
- クロック障害を特定するためのネットワーク・デバイスであって、インターフェースと、クロック回路と、プロセッサと、を含み、前記インターフェースは、少なくとも2つのクロックを受信するように構成されており、前記クロック回路は、前記少なくとも2つのクロックとローカル・クロックとの間の周波数オフセットを取得するように構成されており、
前記プロセッサは、
第1の条件が満たされるときに、前記ローカル・クロックに障害があると決定することであって、前記第1の条件は、第1の数が第2の数より大きいこと、前記第1の数が、前記少なくとも2つのクロックのうち、前記ローカル・クロックに対する周波数オフセットが周波数オフセットしきい値を超えるクロックの数であること、及び前記第2の数が、前記少なくとも2つのクロックのうち、前記ローカル・クロックに対する周波数オフセットが前記周波数オフセットしきい値を超えないクロックの数であることを含む、決定すること、及び/又は
第2の条件が満たされるときに、前記少なくとも2つのクロックのうちの第1のクロックに障害があると決定することであって、前記第2の条件は、前記第1のクロックと前記ローカル・クロックとの間の周波数オフセットが前記周波数オフセットしきい値を超えること、及び前記ローカル・クロックと前記第1のクロック以外の前記少なくとも2つのクロックの各クロックとの間の周波数オフセットが前記周波数オフセットしきい値を超えないことを含む、決定することを行うように構成されている、ネットワーク・デバイス。 - 第1の数が第2の数より大きいことは、前記第2の数が0であり、前記第1の数が前記少なくとも2つのクロックの数であることである、請求項19に記載のネットワーク・デバイス。
- クロック障害を特定するためのネットワーク・デバイスであって、インターフェースと、プロセッサと、を含み、
前記インターフェースは、複数のクロックを受信するように構成されており、
前記プロセッサは、条件が満たされるときに、第1のクロックに障害があると決定するように構成されており、前記条件は、前記第1のクロックと複数のクロックのうちの他のクロックの各々との間の周波数オフセットが相対周波数オフセットしきい値を超えること、及び前記第1のクロックが前記複数のクロックのうちの1つであることを含む、ネットワーク・デバイス。 - 前記条件は、前記他のクロック間の周波数オフセットのいずれも前記相対周波数オフセットしきい値を超えないことをさらに含む、請求項21に記載のネットワーク・デバイス。
- 前記相対周波数オフセットしきい値は、±4.44ppbである、請求項21又は22に記載のネットワーク・デバイス。
- 命令を含むコンピュータ可読記憶媒体であって、前記命令がコンピュータ上で動作されるときに、前記コンピュータは、
第1の条件が満たされるときに、ネットワーク・デバイスのローカル・クロックに障害があると決定することであって、前記第1の条件は、第1の数が第2の数より大きいこと、前記第1の数が、少なくとも2つのクロックのうち、前記ローカル・クロックに対する周波数オフセットが周波数オフセットしきい値を超えるクロックの数であること、及び前記第2の数が、前記少なくとも2つのクロックのうち、前記ローカル・クロックに対する周波数オフセットが前記周波数オフセットしきい値を超えないクロックの数であることを含む、決定すること、
第2の条件が満たされるときに、前記少なくとも2つのクロックのうちの第1のクロックに障害があると決定することであって、前記第2の条件は、前記第1のクロックと前記ローカル・クロックとの間の周波数オフセットが前記周波数オフセットしきい値を超えること、及び前記ローカル・クロックと前記第1のクロック以外の前記少なくとも2つのクロックの各クロックとの間の周波数オフセットが前記周波数オフセットしきい値を超えないことを含む、決定すること、及び/又は
第3の条件が満たされるときに、第2のクロックに障害があると決定することであって、前記第3の条件は、前記第2のクロックと複数のクロックにおける他のクロックの各々との間の周波数オフセットが相対周波数オフセットしきい値を超えること、及び前記第2のクロックが前記複数のクロックのうちの1つであることを含む、決定することのうちの少なくとも1つを実行することが可能となる、コンピュータ可読記憶媒体。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911206257.1 | 2019-11-29 | ||
CN201911206257 | 2019-11-29 | ||
CN202010023012.1 | 2020-01-09 | ||
CN202010023012.1A CN112887122B (zh) | 2019-11-29 | 2020-01-09 | 一种时钟故障定位方法和网络设备 |
PCT/CN2020/132816 WO2021104522A1 (zh) | 2019-11-29 | 2020-11-30 | 一种时钟故障定位方法和网络设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2023504101A true JP2023504101A (ja) | 2023-02-01 |
JP7503631B2 JP7503631B2 (ja) | 2024-06-20 |
Family
ID=76042791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022531505A Active JP7503631B2 (ja) | 2019-11-29 | 2020-11-30 | クロック障害を特定するための方法とネットワーク・デバイス |
Country Status (6)
Country | Link |
---|---|
US (1) | US20220286989A1 (ja) |
EP (1) | EP4050822A4 (ja) |
JP (1) | JP7503631B2 (ja) |
KR (1) | KR102684117B1 (ja) |
CN (2) | CN112887122B (ja) |
WO (1) | WO2021104522A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114020096B (zh) * | 2021-11-17 | 2023-09-15 | 成都天奥电子股份有限公司 | 一种时间同步抗干扰方法、装置、时频终端及存储介质 |
CN117112316B (zh) * | 2023-10-25 | 2024-02-09 | 苏州元脑智能科技有限公司 | 一种时钟电路的切换系统、方法、装置和介质 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0629914A (ja) * | 1992-07-06 | 1994-02-04 | Fujitsu Ltd | 移動体通信網の同期方式 |
JP3069983U (ja) * | 1999-12-27 | 2000-07-04 | 株式会社アドバンテスト | 基準時刻・基準周波数発生装置 |
CN1578197A (zh) * | 2003-07-28 | 2005-02-09 | 华为技术有限公司 | 时钟源频率偏移检测方法 |
JP2010004321A (ja) * | 2008-06-20 | 2010-01-07 | Fujitsu Ltd | 時間同期システムおよび時間同期装置 |
JP2013110523A (ja) * | 2011-11-18 | 2013-06-06 | Nippon Telegr & Teleph Corp <Ntt> | クロック供給方法およびクロック供給装置 |
US20170187481A1 (en) * | 2015-12-28 | 2017-06-29 | Silicon Laboratories Inc. | Fail safe clock buffer and clock generator |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE9702176L (sv) * | 1997-06-06 | 1998-12-07 | Ericsson Telefon Ab L M | En maskinvarukonstruktion för majoritetsval, samt test och underhåll av majoritetsval |
US7539200B2 (en) * | 2005-04-27 | 2009-05-26 | Agere Systems Inc. | Line-timing in packet-based networks |
US20100002679A1 (en) * | 2006-09-19 | 2010-01-07 | Nxp Bv | Method and system for synchronizing a local clock in a wireless device to a host clock in a wireless host |
CN102415129B (zh) * | 2009-04-24 | 2014-07-23 | 三菱电机株式会社 | 无线基站 |
CN101931524A (zh) * | 2009-06-25 | 2010-12-29 | 中兴通讯股份有限公司 | 一种同步数字传输网的时钟源选择方法 |
US9106352B2 (en) * | 2012-02-27 | 2015-08-11 | Telefonaktiebolaget L M Ericsson (Publ) | Frequency distribution using precision time protocol |
CN102833026B (zh) * | 2012-08-31 | 2015-09-09 | 华为技术有限公司 | 一种时钟跟踪方法、系统和网元 |
US9160473B2 (en) * | 2013-03-13 | 2015-10-13 | Microsemi Frequency And Time Corporation | Asymmetry correction for precise clock synchronization over optical fiber |
EP2787665B1 (en) * | 2013-04-05 | 2018-09-12 | Alcatel Lucent | Method for distributing a frequency reference to network clocks of a mobile network having a broken synchronization distribution |
US9184861B2 (en) * | 2013-10-01 | 2015-11-10 | Khalifa University of Science, Technology, and Research | Method and devices for synchronization |
CN104660359B (zh) * | 2013-11-21 | 2019-01-11 | 中兴通讯股份有限公司 | 一种时钟频偏检测的方法、装置和设备 |
CN108282243B (zh) * | 2017-12-28 | 2019-06-07 | 清华大学 | 一种适用于主从式时间同步方法的时钟源可靠性保障方法 |
-
2020
- 2020-01-09 CN CN202010023012.1A patent/CN112887122B/zh active Active
- 2020-01-09 CN CN202211097561.9A patent/CN116074871A/zh active Pending
- 2020-11-30 WO PCT/CN2020/132816 patent/WO2021104522A1/zh unknown
- 2020-11-30 EP EP20892880.4A patent/EP4050822A4/en active Pending
- 2020-11-30 KR KR1020227019708A patent/KR102684117B1/ko active IP Right Grant
- 2020-11-30 JP JP2022531505A patent/JP7503631B2/ja active Active
-
2022
- 2022-05-27 US US17/827,189 patent/US20220286989A1/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0629914A (ja) * | 1992-07-06 | 1994-02-04 | Fujitsu Ltd | 移動体通信網の同期方式 |
JP3069983U (ja) * | 1999-12-27 | 2000-07-04 | 株式会社アドバンテスト | 基準時刻・基準周波数発生装置 |
CN1578197A (zh) * | 2003-07-28 | 2005-02-09 | 华为技术有限公司 | 时钟源频率偏移检测方法 |
JP2010004321A (ja) * | 2008-06-20 | 2010-01-07 | Fujitsu Ltd | 時間同期システムおよび時間同期装置 |
JP2013110523A (ja) * | 2011-11-18 | 2013-06-06 | Nippon Telegr & Teleph Corp <Ntt> | クロック供給方法およびクロック供給装置 |
US20170187481A1 (en) * | 2015-12-28 | 2017-06-29 | Silicon Laboratories Inc. | Fail safe clock buffer and clock generator |
Also Published As
Publication number | Publication date |
---|---|
JP7503631B2 (ja) | 2024-06-20 |
CN112887122B (zh) | 2022-11-04 |
CN116074871A (zh) | 2023-05-05 |
EP4050822A1 (en) | 2022-08-31 |
WO2021104522A1 (zh) | 2021-06-03 |
US20220286989A1 (en) | 2022-09-08 |
KR102684117B1 (ko) | 2024-07-10 |
EP4050822A4 (en) | 2022-12-21 |
CN112887122A (zh) | 2021-06-01 |
KR20220098782A (ko) | 2022-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20220286989A1 (en) | Method and Network Device for Locating Clock Fault | |
JP2020523939A (ja) | 無線リンク監視方法及び無線リンク監視装置 | |
CN102428676B (zh) | 向不遵从oam的客户端发送数据传输路径属性的方法 | |
CN112367137B (zh) | 用于实现时钟源选取的方法、装置、系统、设备及存储介质 | |
CN103563287A (zh) | 同步设备和同步方法 | |
WO2016019851A1 (zh) | 一种倒换实现方法、站点及系统 | |
CN114172604A (zh) | 时延补偿方法、装置、设备及计算机可读存储介质 | |
US7924737B2 (en) | Signal degrade detecting method, signal restoration detecting method, devices for those methods, and traffic transmission system | |
US11411666B2 (en) | Clock fault detection and correction between synchronized network devices | |
WO2021190080A1 (zh) | 一种用于时间同步的误差调整方法及系统 | |
JPWO2002056513A1 (ja) | パスエラー監視方法及びその装置 | |
KR20210010812A (ko) | Pdcch 모니터링 시점의 시작 시간 결정 | |
US11881890B2 (en) | Electrical layer subnetwork connection protection method, apparatus, and system | |
US20230100543A1 (en) | Time source health monitoring support for network timing resiliency | |
CN107819591B (zh) | 数据同步方法、装置、系统和网络设备 | |
US20120250536A1 (en) | Ethernet-dual-ended loss measurement calculation | |
JP2024518525A (ja) | パケット伝送方法および装置、デバイス、ならびに記憶媒体 | |
CN105281882A (zh) | 时间同步的实现方法及装置 | |
US20230179313A1 (en) | Method and time synchronization (ts) node for enabling extended holdover time | |
EP3918731B1 (en) | Clock distribution method and apparatus in network | |
EP3913823B1 (en) | Clock fault detection and correction between synchronized network devices | |
JP2003348039A (ja) | 冗長構成をとる通信システムおよび通信装置 | |
US20220190946A1 (en) | Precision Time Protocol using a coherent optical DSP frame | |
CN118282550A (zh) | 一种时钟源的确定方法、网络设备及网络管理设备 | |
CN118509383A (zh) | 确定时钟模式的方法、通信系统及相关设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220622 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220622 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230704 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231004 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240408 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240610 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7503631 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |