JP2023183999A - 電源回路 - Google Patents
電源回路 Download PDFInfo
- Publication number
- JP2023183999A JP2023183999A JP2022097870A JP2022097870A JP2023183999A JP 2023183999 A JP2023183999 A JP 2023183999A JP 2022097870 A JP2022097870 A JP 2022097870A JP 2022097870 A JP2022097870 A JP 2022097870A JP 2023183999 A JP2023183999 A JP 2023183999A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pair
- voltage
- power supply
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 25
- 238000001514 detection method Methods 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 18
- 238000010586 diagram Methods 0.000 description 4
- 238000009499 grossing Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Images
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
Abstract
Description
本発明は、電源回路に関する。
給湯装置等に用いられるファンモータ等の負荷に電力を供給する電源回路として、交流電力を整流した後の直流電圧を負荷の駆動電圧に降圧するための降圧チョッパ回路を有する電源回路が知られている。
このような電源回路において、外来ノイズ、サージ、または回路の不具合等が生じると、出力電圧が過大に上昇する場合がある。従来の構成では、出力電圧が過大に上昇すると、電源回路だけでなく、負荷または負荷を駆動するインバータ回路等の駆動回路(プリドライバ)まで破損する恐れがある。このため、電源回路において出力電圧が過大に上昇すると、電源回路を構成する基板のみならず、負荷または駆動回路も交換する必要が生じる。
このような課題に関して、上記特許文献1には、電源回路において出力電圧が過大に上昇すると、負荷であるモータの駆動回路を構成する複数のスイッチング素子がすべてオフに制御されることが開示されている。しかし、このような構成においては、制御信号により負荷は停止するが、駆動回路に過電圧が印加された状態が継続されるため、依然として駆動回路が破損する恐れがある。
本発明は、以上のような課題を解決すべくなされたものであり、出力電圧が過大に上昇しても負荷または駆動回路が破損することを防止することができる電源回路を提供することを目的とする。
本発明の一態様に係る電源回路は、電源部から入力される交流電力を整流する整流回路と、前記整流回路から出力される電圧を降圧する降圧チョッパ回路と、前記降圧チョッパ回路の出力電圧が印加され、当該出力電圧で動作する負荷を駆動する駆動回路が接続される一対の出力端子と、前記一対の出力端子に印加される前記出力電圧が所定のしきい値電圧を超えた場合に、前記一対の出力端子間を短絡する過電圧保護回路と、を備え、前記しきい値電圧は、前記負荷の定格電圧より低い値に設定される。
上記構成によれば、出力電圧が上昇し、負荷の定格電圧より低いしきい値電圧を超えると、過電圧保護回路により一対の出力端子間が短絡される。これにより、負荷に定格電圧を超える過電圧が印加されることが防止される。このとき、駆動回路に過電圧が印加された状態が継続されることもない。したがって、電源回路において出力電圧が過大に上昇しても負荷または駆動回路が破損することを防止することができる。
前記過電圧保護回路は、一対の主端子がそれぞれ前記一対の出力端子に接続されたサイリスタと、前記サイリスタの一対の主端子のうちの一方と前記サイリスタのゲート端子との間に接続されるツェナーダイオードと、を含み、前記しきい値電圧は、前記ツェナーダイオードのツェナー電圧に基づいて設定されてもよい。
これによれば、出力電圧が上昇することでツェナーダイオードにツェナー電圧を超える逆電圧が印加されると、ツェナーダイオードに電流が流れる。ツェナーダイオードに流れる電流がサイリスタのゲート端子に流れることにより、サイリスタがオンし、一対の出力端子間に電流が流れる。これにより、出力電圧が過大となった場合に一対の出力端子間が短絡される回路構成を簡単な構成で実現することができる。
前記過電圧保護回路は、前記一対の出力端子間に接続されたツェナーダイオードを含み、前記ツェナーダイオードは、所定の基準容量以上の容量を有し、前記しきい値電圧は、前記ツェナーダイオードのツェナー電圧に基づいて設定されてもよい。
これによれば、出力電圧が上昇することで基準容量以上の容量を有するツェナーダイオードにツェナー電圧を超える逆電圧が印加されると、ツェナーダイオードに電流が流れることにより、一対の出力端子間に電流が流れる。これにより、出力電圧が過大となった場合に一対の出力端子間が短絡される回路構成を簡単な構成で実現することができる。
前記電源回路は、前記一対の出力端子間が短絡されることによって流れる電流により溶断し、前記電源回路の閉ループを遮断する閉ループ遮断素子を備えてもよい。
これによれば、一対の出力端子間が短絡された結果、電源回路の閉ループに設けられた閉ループ遮断素子に大きい電流が流れる。閉ループ遮断素子に当該電流が流れることにより、閉ループ遮断素子は溶断し、電源回路の閉ループは遮断される。これにより、電源回路の出力電圧が過大となった場合に、当該電源回路の閉ループを遮断することにより、電源回路において過電圧状態が継続されることを防止することができる。
降圧チョッパ回路は、第1主端子、第2主端子および制御端子を有し、前記第1主端子が前記整流回路の出力側正極端子に接続されるスイッチ素子と、第1端子が前記スイッチ素子の前記第2主端子に接続され、第2端子が前記一対の出力端子の一方に接続されるコイルと、前記カソードが前記スイッチ素子の前記第2主端子および前記コイルの前記第1端子に接続され、アノードが前記一対の出力端子の他方に接続されるダイオードと、前記一対の出力端子間に接続される出力コンデンサと、前記一対の出力端子間に流れる電流を検出するために前記一対の出力端子の何れかに接続するように前記閉ループに介装された電流検出抵抗と、を含み、前記電流検出抵抗は、前記閉ループ遮断素子として構成されてもよい。
電源回路の閉ループを遮断する閉ループ遮断素子として、閉ループに流れる電流を検出するための電流検出抵抗を用いることにより、既存の構成から追加することなく電源回路の閉ループを遮断することができる。
前記負荷は、ファンモータであり、前記駆動回路は、前記ファンモータを駆動するために三相交流電圧を出力するインバータ回路を含み、前記整流回路、前記降圧チョッパ回路および前記過電圧保護回路は、第1基板上に構成され、前記駆動回路は、前記第1基板とは別の第2基板上に構成されてもよい。
これによれば、負荷を駆動する駆動回路は、電源回路が設けられる第1基板とは別の第2基板に設けられる。したがって、電源回路の出力電圧が過大になっても、駆動回路が設けられる第2基板を交換する必要をなくすことができる。
本発明の一態様によれば、電源回路において出力電圧が過大に上昇しても負荷または駆動回路が破損することを防止することができる。
以下、本発明の一態様における実施の形態を、図面を参照しながら説明する。なお、以下では全ての図を通じて同一又は相当する要素には同一の参照符号を付して、その重複する説明を省略する。また、本明細書および特許請求の範囲の記載において用いられる「端子」とは、各回路要素に実際の端子部材が設けられているか否かに拘わらず、回路要素同士を電気的に接続する位置を便宜上示すものである。また、「端子に接続される」とは、当該端子から延びる配線(例えば当該端子と他の回路要素の端子との間を接続する配線)に接続される態様をも含む。
[実施の形態1]
図1は本発明の実施の形態1に係る電源回路の概略構成を示す回路図である。図1に示すように、本実施の形態における電源回路1は、電源部2からの入力される交流電力を整流する整流回路3を備えている。本実施の形態において整流回路3は、ブリッジダイオード31を含む。ブリッジダイオード31は入力側端子に電源部2からの交流電流が入力され、当該交流電流を直流成分に整流して出力側正極端子から出力する。ブリッジダイオード31の出力側には、ブリッジダイオード31の出力を平滑化するための平滑コンデンサ32が設けられる。なお、本実施の形態において、電源部2と整流回路3との間にはヒューズ9が介装されている。
図1は本発明の実施の形態1に係る電源回路の概略構成を示す回路図である。図1に示すように、本実施の形態における電源回路1は、電源部2からの入力される交流電力を整流する整流回路3を備えている。本実施の形態において整流回路3は、ブリッジダイオード31を含む。ブリッジダイオード31は入力側端子に電源部2からの交流電流が入力され、当該交流電流を直流成分に整流して出力側正極端子から出力する。ブリッジダイオード31の出力側には、ブリッジダイオード31の出力を平滑化するための平滑コンデンサ32が設けられる。なお、本実施の形態において、電源部2と整流回路3との間にはヒューズ9が介装されている。
整流回路3の出力には、降圧チョッパ回路4が接続される。降圧チョッパ回路4は、整流回路3から出力される電圧を、負荷7を駆動する駆動電圧に降圧する。降圧チョッパ回路4は、スイッチ素子41、コイル42、ダイオード43、出力コンデンサ44および電流検出抵抗45を含む。
スイッチ素子41は、第1主端子T1、第2主端子T2および制御端子T3を有している。第1主端子T1は、ブリッジダイオード31の出力側正極端子に接続される。スイッチ素子41は例えばnチャンネルのMOSFET等の電界効果トランジスタ(FET)により構成される。
スイッチ素子41の第2主端子T2には、コイル42の第1端子およびダイオード43のカソードが接続される。出力コンデンサ44は、コイル42の第2端子とダイオード43のアノードとの間に接続される。出力コンデンサ44に印加される電圧が降圧チョッパ回路4の出力電圧となる。電流検出抵抗45は、ダイオード43のアノードと出力コンデンサ44の第2端子との間に接続される。すなわち、電流検出抵抗45の第1端子は、ダイオード43のアノードに接続され、電流検出抵抗45の第2端子は、出力コンデンサ44の第2端子に接続される。
電源回路1は、一対の出力端子51,52を備えている。一対の出力端子51,52には、降圧チョッパ回路4の出力電圧が印加される。すなわち、出力コンデンサ44の第1端子およびコイル42の第2端子は、第1出力端子51に接続され、ダイオード43のアノード、出力コンデンサ44の第2端子および電流検出抵抗45の第2端子は、第2出力端子52に接続される。
一対の出力端子51,52には、降圧チョッパ回路4の出力電圧で動作する負荷7を駆動する駆動回路8が接続される。駆動回路8は、複数のスイッチ素子を含むインバータ回路等を含むプリドライバとして構成される。例えば、負荷7は、給湯装置等に設けられる送風ファンの駆動源であるファンモータ等である。駆動回路8は、ファンモータを駆動するために三相交流電圧を出力するインバータ回路を含み得る。
電流検出抵抗45は、一対の出力端子51,52間に流れる電流、すなわち、コイル42を流れる電流を検出する。スイッチ素子41の制御端子T3には、電流検出抵抗45で検出された電流に基づく制御信号が入力される。スイッチ素子41は、当該制御信号に基づいて、電流検出抵抗45で検出された電流が所定の出力電圧目標値に基づく所定の電流目標値になるように、オン-オフが切り替えられる。
スイッチ素子41がオンすることにより、電源部2からのエネルギーが出力コンデンサ44に蓄えられる。これにより、一対の出力端子51,52間に出力電圧が印加され、駆動回路8に電流が流れるとともに、電源部2からのエネルギーがコイル42に蓄えられる。その後、スイッチ素子41がオフすることにより、電源部2からのエネルギー供給は遮断され、コイル42に蓄えられたエネルギーで出力コンデンサ44に蓄えられるエネルギーが保持される。これにより、一対の出力端子51,52間の出力電圧が保持され、駆動回路8に継続して電流が流れる。
本実施の形態において、駆動回路8は、入力された直流電圧を三相交流電圧に変換して負荷7であるファンモータを駆動する。ファンモータの回転数は、駆動回路8に入力される直流電圧の大きさによって変化する。したがって、ファンモータの回転数は、降圧チョッパ回路4の出力電圧を変化させることにより制御される。
出力コンデンサ44の定格電圧は、負荷7の定格電圧よりも高い電圧に設定される。なお、負荷7の定格電圧は、駆動回路8の定格電圧より低い値であって、負荷7が壊れない最大電圧に設定されている。
電源回路1は、一対の出力端子51,52間の出力電圧が過大になるのを防止する過電圧保護回路6を備えている。過電圧保護回路6は、一対の主端子がそれぞれ一対の出力端子51,52に接続されたサイリスタ61を備えている。サイリスタ61のゲート端子に電流が流れることにより、サイリスタ61がオンし、一対の出力端子51,52間が短絡される。
過電圧発生時にサイリスタ61のゲート端子に電流を流すための構成として、過電圧保護回路6は、ツェナーダイオード62を備えている。ツェナーダイオード62は、サイリスタ61の一対の主端子のうちの一方(第1出力端子51側)とサイリスタ61のゲート端子との間に接続される。
本実施の形態では、ツェナーダイオード62のカソードにサイリスタ61の一方の主端子および第1出力端子51が接続され、ツェナーダイオード62のアノードに電流制限抵抗63の第1端子が接続される。電流制限抵抗63の第2端子にサイリスタ61のゲート端子が接続される。電流制限抵抗63は、ツェナーダイオード62が導通した場合にツェナーダイオード62に流れる電流を制限する。これにより、出力電圧が過大になった場合でも、ツェナーダイオード62が故障(特にオープン故障)してしまうのを防止できる。
また、電流制限抵抗63の第2端子には、抵抗およびコンデンサが並列接続された誤点弧防止回路64が接続される。これにより、一対の出力端子51,52間に瞬間的な過電圧が発生した場合にサイリスタ61が誤って動作してしまうことが防止される。
電源回路1において出力電圧が上昇することでツェナーダイオード62にツェナー電圧を超える逆電圧が印加されると、ツェナーダイオード62に電流が流れる。ツェナーダイオード62に流れる電流がサイリスタ61のゲート端子に流れることにより、サイリスタ61がオンし、一対の出力端子51,52間に電流が流れる。しきい値電圧は、負荷7の定格電圧より低い値に設定される。
このように、上記構成によれば、出力電圧が上昇し、負荷7の定格電圧より低いしきい値電圧を超えると、過電圧保護回路6により一対の出力端子51,52間が短絡される。これにより、負荷7に定格電圧を超える過電圧が印加されることが防止される。このとき、前述した従来技術のように、駆動回路8に過電圧が印加された状態が継続されることもない。したがって、電源回路1において出力電圧が過大に上昇しても負荷7または駆動回路8が破損することを防止することができる。また、過電圧保護回路6をサイリスタ61およびツェナーダイオード62を用いて構成することにより、出力電圧が過大となった場合に一対の出力端子51,52間が短絡される回路構成を簡単な構成で実現することができる。
本実施の形態において、一対の出力端子51,52間が短絡されると、電源回路1の閉ループに過電流が流れて電源回路1の閉ループに介装された電流検出抵抗45が溶断する。すなわち、電流検出抵抗45は、一対の出力端子51,52間が短絡されることによって流れる電流により溶断し、電源回路1の閉ループを遮断する閉ループ遮断素子として構成される。
電流検出抵抗45が溶断することにより、電源回路1の閉ループは遮断される。なお、電源回路1の閉ループは、スイッチ素子41がオンしている間は、電源部2、整流回路3、スイッチ素子41、コイル42、出力コンデンサ44および電流検出抵抗45を含む電流経路であり、スイッチ素子41がオフしている間は、ダイオード43、コイル42、出力コンデンサ44および電流検出抵抗45を含む電流経路である。
上記構成によれば、閉ループ遮断素子として構成される電流検出抵抗45により、電源回路1の出力電圧が過大となった場合に、当該電源回路1の閉ループが遮断されるため、電源回路1において過電圧状態が継続されることを防止することができる。閉ループ遮断素子として、電源回路1の閉ループに流れる電流を検出するための電流検出抵抗45を用いることにより、既存の構成から追加することなく電源回路1の閉ループを遮断することができる。
本実施の形態において、整流回路3、降圧チョッパ回路4および過電圧保護回路6は、第1基板11上に構成される。一対の出力端子51,52およびヒューズ9も第1基板11上に構成される。一方、負荷7の駆動回路8は、第1基板11とは別の第2基板12上に構成される。
これによれば、負荷7を駆動する駆動回路8は、電源回路1が設けられる第1基板11とは別の第2基板12に設けられる。したがって、電源回路1の出力電圧が過大になって、電流検出抵抗45が溶断する等により電源回路1が損傷しても、第1基板11を交換すればよい。したがって、駆動回路8が設けられる第2基板12を交換する必要をなくすことができる。このため、過電圧発生による影響範囲を狭め、交換コストを低減させることができる。
[実施の形態2]
次に、実施の形態2について説明する。図2は、本発明の実施の形態1に係る電源回路の概略構成を示す回路図である。本実施の形態において、実施の形態1と同様の構成については同じ符号を付し、説明を省略する。
次に、実施の形態2について説明する。図2は、本発明の実施の形態1に係る電源回路の概略構成を示す回路図である。本実施の形態において、実施の形態1と同様の構成については同じ符号を付し、説明を省略する。
本実施の形態における電源回路1Bが実施の形態1における電源回路1と異なる点は、過電圧保護回路6Bの構成である。本実施の形態において、過電圧保護回路6Bは、一対の出力端子51,52間に接続されたツェナーダイオード65を含む。ツェナーダイオード65は、所定の基準容量以上の容量を有する。基準容量は、しきい値電圧を超える電圧がツェナーダイオード65の両端に印加された場合にツェナーダイオード65が導通するような(ショート故障するような)容量に設定される。
ツェナーダイオード65の両端に過大な電圧が印加されると降伏電流が過大に流れることによりツェナーダイオード65自体が故障する可能性がある。ここで、ツェナーダイオード65の容量が大きいほどオープン故障を防止でき、故障するとしてもショート故障させることができる。
しきい値電圧は、ツェナーダイオード65のツェナー電圧に基づいて設定される。このため、ツェナーダイオード65のカソードは、第1出力端子51に接続され、ツェナーダイオード65のアノードは、第2出力端子52に接続される。
上記構成においても、電源回路1の出力電圧が上昇し、負荷7の定格電圧より低いしきい値電圧を超えると、過電圧保護回路6Bにより一対の出力端子51,52間が短絡される。これにより、負荷7に定格電圧を超える過電圧が印加されることが防止される。このとき、前述した従来技術のように、駆動回路8に過電圧が印加された状態が継続されることもない。したがって、電源回路1において出力電圧が過大に上昇しても負荷7または駆動回路8が破損することを防止することができる。また、過電圧保護回路6Bを、ツェナーダイオード65を用いて構成することにより、出力電圧が過大となった場合に一対の出力端子51,52間が短絡される回路構成を簡単な構成で実現することができる。
[他の実施の形態]
以上、本発明の実施の形態について説明したが、本発明は上記実施の形態に限定されるものではなく、その趣旨を逸脱しない範囲内で種々の改良、変更、修正が可能である。
以上、本発明の実施の形態について説明したが、本発明は上記実施の形態に限定されるものではなく、その趣旨を逸脱しない範囲内で種々の改良、変更、修正が可能である。
例えば、閉ループ遮断素子は、降圧チョッパ回路4のスイッチ素子41がオンしている間の電流経路の途中にあればよい。例えば、閉ループ遮断素子は、ヒューズ9であってもよい。
また、過電圧保護回路6が一対の出力端子51,52間を短絡するためのしきい値電圧は、負荷7の定格電圧より低い値であれば、出力コンデンサ44の定格電圧より高くても低くてもよい。上記実施の形態において、出力コンデンサ44の定格電圧は、負荷7の定格電圧より高い電圧に設定されているため、当然ながらしきい値電圧は、出力コンデンサ44の定格電圧より低く設定される。しきい値電圧が駆動回路8の定格電圧より低く設定される場合、出力コンデンサ44に過電圧が印加されることを防止することもできる。これに代えて、出力コンデンサ44の定格電圧が負荷7の定格電圧より低い電圧に設定され、しきい値電圧が出力コンデンサ44の定格電圧より高く負荷7の定格電圧より低い電圧に設定されてもよい。
[本開示のまとめ]
以下の項目のそれぞれは、本開示の好ましい実施の形態の開示である。
以下の項目のそれぞれは、本開示の好ましい実施の形態の開示である。
[項目1]
電源部から入力される交流電力を整流する整流回路と、
前記整流回路から出力される電圧を降圧する降圧チョッパ回路と、
前記降圧チョッパ回路の出力電圧が印加され、当該出力電圧で動作する負荷を駆動する駆動回路が接続される一対の出力端子と、
前記一対の出力端子に印加される前記出力電圧が所定のしきい値電圧を超えた場合に、前記一対の出力端子間を短絡する過電圧保護回路と、を備え、
前記しきい値電圧は、前記負荷の定格電圧より低い値に設定される、電源回路。
電源部から入力される交流電力を整流する整流回路と、
前記整流回路から出力される電圧を降圧する降圧チョッパ回路と、
前記降圧チョッパ回路の出力電圧が印加され、当該出力電圧で動作する負荷を駆動する駆動回路が接続される一対の出力端子と、
前記一対の出力端子に印加される前記出力電圧が所定のしきい値電圧を超えた場合に、前記一対の出力端子間を短絡する過電圧保護回路と、を備え、
前記しきい値電圧は、前記負荷の定格電圧より低い値に設定される、電源回路。
[項目2]
前記過電圧保護回路は、
一対の主端子がそれぞれ前記一対の出力端子に接続されたサイリスタと、
前記サイリスタの一対の主端子のうちの一方と前記サイリスタのゲート端子との間に接続されるツェナーダイオードと、を含み、
前記しきい値電圧は、前記ツェナーダイオードのツェナー電圧に基づいて設定される、項目1に記載の電源回路。
前記過電圧保護回路は、
一対の主端子がそれぞれ前記一対の出力端子に接続されたサイリスタと、
前記サイリスタの一対の主端子のうちの一方と前記サイリスタのゲート端子との間に接続されるツェナーダイオードと、を含み、
前記しきい値電圧は、前記ツェナーダイオードのツェナー電圧に基づいて設定される、項目1に記載の電源回路。
[項目3]
前記過電圧保護回路は、前記一対の出力端子間に接続されたツェナーダイオードを含み、
前記ツェナーダイオードは、所定の基準容量以上の容量を有し、
前記しきい値電圧は、前記ツェナーダイオードのツェナー電圧に基づいて設定される、項目1に記載の電源回路。
前記過電圧保護回路は、前記一対の出力端子間に接続されたツェナーダイオードを含み、
前記ツェナーダイオードは、所定の基準容量以上の容量を有し、
前記しきい値電圧は、前記ツェナーダイオードのツェナー電圧に基づいて設定される、項目1に記載の電源回路。
[項目4]
前記一対の出力端子間が短絡されることによって流れる電流により溶断し、前記電源回路の閉ループを遮断する閉ループ遮断素子を備えた、項目1から3の何れかに記載の電源回路。
前記一対の出力端子間が短絡されることによって流れる電流により溶断し、前記電源回路の閉ループを遮断する閉ループ遮断素子を備えた、項目1から3の何れかに記載の電源回路。
[項目5]
降圧チョッパ回路は、
第1主端子、第2主端子および制御端子を有し、前記第1主端子が前記整流回路の出力側正極端子に接続されるスイッチ素子と、
第1端子が前記スイッチ素子の前記第2主端子に接続され、第2端子が前記一対の出力端子の一方に接続されるコイルと、
前記カソードが前記スイッチ素子の前記第2主端子および前記コイルの前記第1端子に接続され、アノードが前記一対の出力端子の他方に接続されるダイオードと、
前記一対の出力端子間に接続される出力コンデンサと、
前記一対の出力端子間に流れる電流を検出するために前記一対の出力端子の何れかに接続するように前記閉ループに介装された電流検出抵抗と、を含み、
前記電流検出抵抗は、前記閉ループ遮断素子として構成される、項目4に記載の電源回路。
降圧チョッパ回路は、
第1主端子、第2主端子および制御端子を有し、前記第1主端子が前記整流回路の出力側正極端子に接続されるスイッチ素子と、
第1端子が前記スイッチ素子の前記第2主端子に接続され、第2端子が前記一対の出力端子の一方に接続されるコイルと、
前記カソードが前記スイッチ素子の前記第2主端子および前記コイルの前記第1端子に接続され、アノードが前記一対の出力端子の他方に接続されるダイオードと、
前記一対の出力端子間に接続される出力コンデンサと、
前記一対の出力端子間に流れる電流を検出するために前記一対の出力端子の何れかに接続するように前記閉ループに介装された電流検出抵抗と、を含み、
前記電流検出抵抗は、前記閉ループ遮断素子として構成される、項目4に記載の電源回路。
[項目6]
前記負荷は、ファンモータであり、
前記駆動回路は、前記ファンモータを駆動するために三相交流電圧を出力するインバータ回路を含み、
前記整流回路、前記降圧チョッパ回路および前記過電圧保護回路は、第1基板上に構成され、前記駆動回路は、前記第1基板とは別の第2基板上に構成される、項目1から5の何れかに記載の電源回路。
前記負荷は、ファンモータであり、
前記駆動回路は、前記ファンモータを駆動するために三相交流電圧を出力するインバータ回路を含み、
前記整流回路、前記降圧チョッパ回路および前記過電圧保護回路は、第1基板上に構成され、前記駆動回路は、前記第1基板とは別の第2基板上に構成される、項目1から5の何れかに記載の電源回路。
本発明の電源回路は、出力電圧が過大に上昇しても負荷または駆動回路が破損することを防止するために有用である。
1,1B 電源回路
2 電源部
3 整流回路
4 降圧チョッパ回路
6,6B 過電圧保護回路
7 負荷
8 駆動回路
11 第1基板
12 第2基板
41 スイッチ素子
42 コイル
43 ダイオード
44 出力コンデンサ
45 電流検出抵抗(閉ループ遮断素子)
51,52 一対の出力端子
61 サイリスタ
62,65 ツェナーダイオード
2 電源部
3 整流回路
4 降圧チョッパ回路
6,6B 過電圧保護回路
7 負荷
8 駆動回路
11 第1基板
12 第2基板
41 スイッチ素子
42 コイル
43 ダイオード
44 出力コンデンサ
45 電流検出抵抗(閉ループ遮断素子)
51,52 一対の出力端子
61 サイリスタ
62,65 ツェナーダイオード
Claims (6)
- 電源部から入力される交流電力を整流する整流回路と、
前記整流回路から出力される電圧を降圧する降圧チョッパ回路と、
前記降圧チョッパ回路の出力電圧が印加され、当該出力電圧で動作する負荷を駆動する駆動回路が接続される一対の出力端子と、
前記一対の出力端子に印加される前記出力電圧が所定のしきい値電圧を超えた場合に、前記一対の出力端子間を短絡する過電圧保護回路と、を備え、
前記しきい値電圧は、前記負荷の定格電圧より低い値に設定される、電源回路。 - 前記過電圧保護回路は、
一対の主端子がそれぞれ前記一対の出力端子に接続されたサイリスタと、
前記サイリスタの一対の主端子のうちの一方と前記サイリスタのゲート端子との間に接続されるツェナーダイオードと、を含み、
前記しきい値電圧は、前記ツェナーダイオードのツェナー電圧に基づいて設定される、請求項1に記載の電源回路。 - 前記過電圧保護回路は、前記一対の出力端子間に接続されたツェナーダイオードを含み、
前記ツェナーダイオードは、所定の基準容量以上の容量を有し、
前記しきい値電圧は、前記ツェナーダイオードのツェナー電圧に基づいて設定される、請求項1に記載の電源回路。 - 前記一対の出力端子間が短絡されることによって流れる電流により溶断し、前記電源回路の閉ループを遮断する閉ループ遮断素子を備えた、請求項1から3の何れかに記載の電源回路。
- 降圧チョッパ回路は、
第1主端子、第2主端子および制御端子を有し、前記第1主端子が前記整流回路の出力側正極端子に接続されるスイッチ素子と、
第1端子が前記スイッチ素子の前記第2主端子に接続され、第2端子が前記一対の出力端子の一方に接続されるコイルと、
前記カソードが前記スイッチ素子の前記第2主端子および前記コイルの前記第1端子に接続され、アノードが前記一対の出力端子の他方に接続されるダイオードと、
前記一対の出力端子間に接続される出力コンデンサと、
前記一対の出力端子間に流れる電流を検出するために前記一対の出力端子の何れかに接続するように前記閉ループに介装された電流検出抵抗と、を含み、
前記電流検出抵抗は、前記閉ループ遮断素子として構成される、請求項4に記載の電源回路。 - 前記負荷は、ファンモータであり、
前記駆動回路は、前記ファンモータを駆動するために三相交流電圧を出力するインバータ回路を含み、
前記整流回路、前記降圧チョッパ回路および前記過電圧保護回路は、第1基板上に構成され、前記駆動回路は、前記第1基板とは別の第2基板上に構成される、請求項1から3の何れかに記載の電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022097870A JP2023183999A (ja) | 2022-06-17 | 2022-06-17 | 電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022097870A JP2023183999A (ja) | 2022-06-17 | 2022-06-17 | 電源回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023183999A true JP2023183999A (ja) | 2023-12-28 |
Family
ID=89333799
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022097870A Pending JP2023183999A (ja) | 2022-06-17 | 2022-06-17 | 電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023183999A (ja) |
-
2022
- 2022-06-17 JP JP2022097870A patent/JP2023183999A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4626809B2 (ja) | 過電圧保護回路 | |
US20100254055A1 (en) | Overcurrent protection in a dimmer circuit | |
JP5590031B2 (ja) | 電源保護回路およびそれを備えたモータ駆動装置 | |
US9640978B2 (en) | Protection circuit for an inverter as well as inverter system | |
JP5761425B2 (ja) | 過電圧保護回路、及びそれを備えた電力変換装置 | |
KR19980071760A (ko) | Igbt의 단락 용량 증진용 회로 및 방법 | |
JP2017118717A (ja) | ゲートドライブ回路、インバータ回路、及びモータ制御装置 | |
US6426885B1 (en) | Inverter device and motor driving device provided with inrush current prevention circuit | |
JP2004129378A (ja) | 電力用半導体素子のゲート駆動回路 | |
JP5126241B2 (ja) | 過電圧保護回路、及び過電圧保護方法 | |
JPH11149320A (ja) | 電源回路の保護手段 | |
JP7183421B2 (ja) | 直流分電盤 | |
JP2004112929A (ja) | 交流−直流変換装置 | |
JP2023183999A (ja) | 電源回路 | |
JP2014050166A (ja) | 直流電源装置 | |
EP2405568A1 (en) | Electronic power apparatus for controlling the movement of alternating current (AC) electric motors stopping such motors in a safe way | |
JP6955951B2 (ja) | 放電装置 | |
WO2015098625A1 (ja) | 過電圧保護回路、及びそれを備えた電力変換装置 | |
JP3191661B2 (ja) | 半導体素子の過負荷保護回路 | |
JP6265293B2 (ja) | 半導体装置 | |
JP6952951B2 (ja) | 電源装置 | |
KR100231214B1 (ko) | 인버터 회로의 과전류 보호장치 | |
KR102442712B1 (ko) | 직류 배전용 양방향 반도체 차단기 및 그의 제어 방법 | |
JP2019047698A (ja) | 半導体装置 | |
WO2021079469A1 (ja) | モータ駆動システムおよび空気調和機 |