JP2023168294A - 半導体装置、及び表示装置 - Google Patents

半導体装置、及び表示装置 Download PDF

Info

Publication number
JP2023168294A
JP2023168294A JP2023078525A JP2023078525A JP2023168294A JP 2023168294 A JP2023168294 A JP 2023168294A JP 2023078525 A JP2023078525 A JP 2023078525A JP 2023078525 A JP2023078525 A JP 2023078525A JP 2023168294 A JP2023168294 A JP 2023168294A
Authority
JP
Japan
Prior art keywords
layer
transistor
insulating layer
conductive layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023078525A
Other languages
English (en)
Inventor
紘慈 楠
Koji Kusunoki
進 川島
Susumu Kawashima
英明 宍戸
Hideaki Shishido
知昭 熱海
Tomoaki Atami
元晴 齋藤
Motoharu Saito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2023168294A publication Critical patent/JP2023168294A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】微細化が可能なトランジスタを提供する。電気特性が良好なトランジスタを提供する。【解決手段】半導体装置は、第１のトランジスタ、第２のトランジスタ、及び絶縁層を有する。第１のトランジスタは第１の半導体層、第１の導電層を有する。第２のトランジスタは第２の半導体層、第２の導電層を有する。絶縁層は第１の導電層上に第１の側面と、第２の導電層上に第２の側面とを有する。ゲート絶縁層は第１の半導体層を介して第１の側面と対向する部分と、第２の半導体層を介して第２の側面と対向する部分とを有する。ゲート電極はゲート絶縁層及び第１の半導体層を介して第１の側面と対向する部分と、ゲート絶縁層及び第２の半導体層を介して第２の側面と対向する部分とを有する。第１の半導体層と第２の半導体層とは、絶縁層上で電気的に接続する。【選択図】図２

Description

本発明の一態様は、半導体装置、及びその作製方法に関する。本発明の一態様は、トランジスタ、及びその作製方法に関する。本発明の一態様は、半導体装置を備える表示装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。半導体装置は、半導体特性を利用することで機能しうる装置全般を指す。
トランジスタの微細化が求められている。例えば表示装置においては、画素に用いられるトランジスタの占有面積が小さいほど、画素のサイズを縮小できるため高精細化が可能となる。また、単位面積あたりに配置することのできるトランジスタを増やせるため、画素のサイズを大きくすることなく、画素内に多くのトランジスタを配置することで、補正機能などを画素に組み込むことが可能となる。
近年、ディスプレイパネルの高精細化が進められている。高精細なディスプレイパネルが要求される機器として、タブレット端末、スマートフォン、腕時計型端末のほか、例えば仮想現実（ＶＲ：Ｖｉｒｔｕａｌ Ｒｅａｌｉｔｙ）、または拡張現実（ＡＲ：Ａｕｇｍｅｎｔｅｄ Ｒｅａｌｉｔｙ）向けの機器が、近年盛んに開発されている。高精細なディスプレイパネルには、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、または発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の発光素子が主に用いられている。
特許文献１には、有機ＥＬデバイス（有機ＥＬ素子ともいう）を用いた、高精細な表示装置が開示されている。
国際公開第２０１６／０３８５０８号
本発明の一態様は、微細化が可能なトランジスタを提供することを課題の一とする。または、電気特性が良好なトランジスタを提供することを課題の一とする。または、ソースとドレインを入れ替えた時に特性の差の小さいトランジスタを提供することを課題の一とする。または、チャネル長を小さくすることが可能なトランジスタを提供することを課題の一とする。または、占有面積の小さいトランジスタを提供することを課題の一とする。または、配線抵抗が低減された半導体装置を提供することを課題の一とする。または、高精細化が容易な表示装置を提供することを課題の一とする。または、信頼性の高いトランジスタ及び半導体装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から抽出することが可能である。
本発明の一態様は、第１のトランジスタ、第２のトランジスタ、及び絶縁層を有する半導体装置である。第１のトランジスタは、第１の半導体層、ゲート絶縁層、ゲート電極、及び第１の導電層を有する。第２のトランジスタは、第２の半導体層、ゲート絶縁層、ゲート電極、及び第２の導電層を有する。絶縁層は、第１の側面及び第２の側面を有する。第１の側面は、第１の導電層上に位置する。第２の側面は、第２の導電層上に位置する。第１の半導体層は、絶縁層上に位置する部分と、第１の側面に接する部分と、第１の導電層の上面に接する部分と、を有する。第２の半導体層は、絶縁層上に位置する部分と、第２の側面に接する部分と、第２の導電層の上面に接する部分と、を有する。ゲート絶縁層は、絶縁層上に位置する部分と、第１の半導体層を介して第１の側面と対向する部分と、第２の半導体層を介して第２の側面と対向する部分と、を有する。ゲート電極は、絶縁層上に位置する部分と、ゲート絶縁層及び第１の半導体層を介して第１の側面と対向する部分と、ゲート絶縁層及び第２の半導体層を介して第２の側面と対向する部分と、を有する。第１の半導体層と第２の半導体層とは、絶縁層上で電気的に接続している。
また、本発明の他の一態様は、第１のトランジスタ、第２のトランジスタ、及び絶縁層を有する半導体装置である。第１のトランジスタは、第１の半導体層、ゲート絶縁層、ゲート電極、及び第１の導電層を有する。第２のトランジスタは、第２の半導体層、ゲート絶縁層、ゲート電極、及び第２の導電層を有する。絶縁層は、第１の側面及び第２の側面を有する。第１の側面は、第１の導電層上に位置する。第２の側面は、第２の導電層上に位置する。第１の半導体層は、絶縁層上に位置する部分と、第１の側面に接する部分と、第１の導電層の上面に接する部分と、を有する。第２の半導体層は、絶縁層上に位置する部分と、第２の側面に接する部分と、第２の導電層の上面に接する部分と、を有する。ゲート絶縁層は、絶縁層上に位置する部分と、第１の半導体層を介して第１の側面と対向する部分と、第２の半導体層を介して第２の側面と対向する部分と、を有する。ゲート電極は、絶縁層上に位置する部分と、ゲート絶縁層及び第１の半導体層を介して第１の側面と対向する部分と、ゲート絶縁層及び第２の半導体層を介して第２の側面と対向する部分と、を有する。第１の導電層と第２の導電層とは、絶縁層よりも下で電気的に接続している。
また、上記において、絶縁層上に位置する第３の導電層を有することが好ましい。さらに第１の半導体層と第２の半導体層とは、それぞれ第３の導電層と接する部分を有することが好ましい。
または、上記において、絶縁層上に位置する第３の導電層を有することが好ましい。第１の半導体層と第２の半導体層とは、それぞれ第３の導電層と接する部分を有することが好ましい。絶縁層上において、第１の導電層、第１の半導体層、第３の導電層、ゲート絶縁層、及びゲート電極が互いに重なる部分と、絶縁層上において、第２の導電層、第２の半導体層、第３の導電層、ゲート絶縁層、及びゲート電極が互いに重なる部分と、を有することが好ましい。
また、上記において、絶縁層上において第３の導電層と接する第４の導電層を有することが好ましい。さらに、第３の導電層は、酸化物を含み、第４の導電層は、金属または合金を含むことが好ましい。
また、上記において、絶縁層よりも下に位置する第５の導電層を有することが好ましい。第５の導電層は、第１の導電層及び第２の導電層の一方又は双方と接することが好ましい。また、第１の導電層及び第２の導電層は、酸化物を含み、第５の導電層は、金属または合金を含むことが好ましい。
また、上記において、第１の半導体層は、第１の膜の一部であり、第２の半導体層は、第１の膜の他の一部であることが好ましい。
または、上記において、第１の導電層は、第２の膜の一部であり、第２の導電層は、第２の膜の他の一部であることが好ましい。
また、本発明の他の一態様は、第３のトランジスタと、第４のトランジスタと、容量と、第１乃至第４の配線を有する半導体装置である。第３のトランジスタは、ソース電極及びドレイン電極の一方が第１の配線と電気的に接続され、ソース電極及びドレイン電極の他方が第４のトランジスタのソース電極及びドレイン電極の一方、及び容量の一方の端子と電気的に接続され、ゲート電極が容量の他方の端子、及び第２の配線と電気的に接続される。また第４のトランジスタは、ソース電極及びドレイン電極の他方が第３の配線と電気的に接続され、ゲート電極が第４の配線と電気的に接続される。第１の配線には、第１の電位と第２の電位が交互に与えられ、第３の配線には、第３の電位が与えられる。第１の電位は第２の電位よりも低く、第３の電位は第２の電位よりも低い。第４の配線は第１の信号が与えられ、第２の配線は第１の信号を反転した第２の信号が与えられる。第３のトランジスタは、上記第１のトランジスタ及び第２のトランジスタにより構成される。
また、本発明の他の一態様は、第５のトランジスタと、第６のトランジスタと、第７のトランジスタと、発光素子と、第５乃至第７の配線と、を有する表示装置である。第５のトランジスタは、ゲート電極が第５の配線と電気的に接続され、ソース電極及びドレイン電極の一方が第６の配線と電気的に接続され、ソース電極及びドレイン電極の他方が第６のトランジスタのソース電極及びドレイン電極の一方、及び発光素子の一方の電極と電気的に接続される。第６のトランジスタは、ゲート電極が第７のトランジスタのソース電極及びドレイン電極の一方と電気的に接続され、ソース電極及びドレイン電極の他方が第７のトランジスタのソース電極及びドレイン電極の他方と電気的に接続される。第７のトランジスタは、ゲート電極が第７の配線と電気的に接続される。第５の配線には第３の信号が与えられ、第６の配線にはデータ信号が与えられ、第７の配線には第４の信号が与えられる。第６のトランジスタは、上記第１のトランジスタ及び第２のトランジスタにより構成される。
本発明の一態様によれば、微細化が可能なトランジスタを提供できる。または、電気特性が良好なトランジスタを提供できる。または、ソースとドレインを入れ替えた時に特性の差の小さいトランジスタを提供できる。または、チャネル長を小さくすることが可能なトランジスタを提供できる。または、占有面積の小さいトランジスタを提供できる。または、配線抵抗が低減された半導体装置を提供できる。または、高精細化が容易な表示装置を提供できる。または、信頼性の高いトランジスタ及び半導体装置を提供できる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から抽出することが可能である。
図１（Ａ）乃至図１（Ｄ）は、半導体装置の構成例である。 図２は、半導体装置の構成例である。 図３は、半導体装置の構成例である。 図４（Ａ）乃至図４（Ｄ）は、半導体装置の構成例である。 図５（Ａ）及び図５（Ｂ）は、半導体装置の構成例である。 図６（Ａ）及び図６（Ｂ）は、半導体装置の構成例である。 図７（Ａ）乃至図７（Ｆ）は、半導体装置の作製方法例を説明する図である。 図８は、半導体装置の回路図である。 図９（Ａ）及び図９（Ｂ）は、半導体装置の回路図である。 図１０（Ａ）及び図１０（Ｂ）は、半導体装置の回路図である。 図１１（Ａ）は、半導体装置の回路図である。図１１（Ｂ）はタイミングチャートである。 図１２（Ａ１）、（Ｂ１）は、半導体装置の回路図である。図１２（Ａ２）、（Ｂ２）は、タイミングチャートである。 図１３（Ａ１）、（Ｂ１）は、半導体装置の回路図である。図１３（Ａ２）、（Ｂ２）は、タイミングチャートである。 図１４は、半導体装置の回路図である。 図１５は、表示装置の構成例である。 図１６は、表示装置の構成例である。 図１７は、表示装置の構成例である。 図１８は、表示装置の構成例である。 図１９（Ａ）乃至図１９（Ｃ）は、表示装置の構成例である。 図２０は、表示装置の構成例である。 図２１は、表示装置の構成例である。 図２２は、表示装置の構成例である。 図２３（Ａ）乃至図２３（Ｆ）は、表示装置の作製方法を説明する図である。 図２４（Ａ）乃至図２４（Ｄ）は、電子機器の構成例である。 図２５（Ａ）乃至図２５（Ｆ）は、電子機器の構成例である。 図２６（Ａ）乃至図２６（Ｇ）は、電子機器の構成例である。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチングパターンを同じくし、特に符号を付さない場合がある。
なお、本明細書で説明する各図において、各構成要素の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではない。
トランジスタは半導体素子の一種であり、電流または電圧を増幅する機能、及び、導通または非導通を制御するスイッチング動作などを実現することができる。本明細書におけるトランジスタは、ＩＧＦＥＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）及び薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を含む。
また、「ソース」と「ドレイン」の機能は、異なる極性のトランジスタを採用する場合、または回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」と「ドレイン」の用語は、入れ替えて用いることができるものとする。
また、本明細書等において、トランジスタのソース、又はドレインのどちらか一方のことを「第１電極」と呼び、ソース、又はドレインの他方を「第２電極」とも呼ぶことがある。なお、ゲートについては「ゲート」又は「ゲート電極」とも呼ぶ。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極または配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、コイル、容量素子、その他の各種機能を有する素子などが含まれる。
なお、本明細書等において「上面形状が概略一致」とは、積層した層と層との間で少なくとも輪郭の一部が重なることをいう。例えば、上層と下層とが、同一のマスクパターン、または一部が同一のマスクパターンにより加工された場合を含む。ただし、厳密には輪郭が重なり合わず、上層が下層の内側に位置すること、または上層が下層の外側に位置することもあり、この場合も「上面形状が概略一致」という場合がある。
なお、以下では「上」、「下」などの向きを示す表現は、基本的には図面の向きと合わせて用いるものとする。しかしながら、説明を容易にするためなどの目的で、明細書中の「上」または「下」が意味する向きが、図面とは一致しない場合がある。一例としては、積層体等の積層順（または形成順）などを説明する場合に、図面において当該積層体が設けられる側の面（被形成面、支持面、接着面、平坦面など）が当該積層体よりも上側に位置していても、その向きを下、これとは反対の向きを上、などと表現する場合がある。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置の例として、トランジスタの構成例、及びその作製方法例について説明する。
本発明の一態様のトランジスタは、半導体層、ゲート絶縁層、ゲート電極、第１の電極、及び第２の電極を有する。第１の電極は、ソース電極及びドレイン電極の一方として機能し、第２の電極はその他方として機能する。
第２の電極は、第１の電極よりも上方に設けられる。第１の電極と第２の電極との間には、スペーサとして機能する絶縁層が設けられる。絶縁層には、第１の電極に達する開口が設けられており、半導体層は第１の電極、第２の電極、及び絶縁層の開口内の側壁（側面ともいう）に接して設けられている。そして、半導体層を覆ってゲート絶縁層とゲート電極とが設けられている。なお、開口の代わりに溝（スリット）を用いてもよい。
ここで、第１の電極及び第２の電極はそれぞれ半導体層とは異なる電極であってもよいし、半導体層の一部が第１の電極または第２の電極として機能してもよい。
上記のような構成のトランジスタは、ソース電極とドレイン電極とが、異なる高さに位置しているため、半導体層を流れる電流は高さ方向に流れることとなる。すなわち、チャネル長方向が高さ方向（縦方向）の成分を有するということができるため、本発明の一態様は、縦型トランジスタ、縦型チャネルトランジスタ、などとも呼ぶことができる。
上記トランジスタは、ソース電極、半導体層、及びドレイン電極を、それぞれ重ねて設けることが可能となるため、半導体層を平面上に配置した、いわゆるプレーナ型のトランジスタと比較して、大幅に占有面積を縮小することができる。
また、トランジスタのチャネル長は、絶縁層の厚さによって精密に制御することが可能となるため、プレーナ型のトランジスタと比較して、チャネル長のばらつきを極めて小さくできる。さらには、絶縁層を薄くすることで、極めてチャネル長の短いトランジスタも作製することができる。例えばチャネル長が２μｍ以下、１μｍ以下、５００ｎｍ以下、３００ｎｍ以下、２００ｎｍ以下、１００ｎｍ以下、５０ｎｍ以下、３０ｎｍ以下、または２０ｎｍ以下であって、５ｎｍ以上、７ｎｍ以上、または１０ｎｍ以上のトランジスタを作製することができる。そのため、従来のフラットパネルディスプレイの量産用の露光装置（例えば最小線幅２μｍまたは１．５μｍ程度）では実現できなかった、極めて小さいチャネル長のトランジスタを実現することができる。また、最先端のＬＳＩ技術で用いられる極めて高額な露光装置を用いることなく、チャネル長が１０ｎｍ未満のトランジスタを実現することもできる。
半導体層としては、特に半導体特性を有する金属酸化物（酸化物半導体ともいう）を用いると、高い性能と、高い生産性を両立できるため好ましい。特に結晶性を有する酸化物半導体を用いることで、高い信頼性を付与することができるためより好ましい。
一方、このような縦型トランジスタは、上下非対称な形状であるため、第１の電極をソース、第２の電極をドレインとした場合の電気特性と、その反対にした場合の電気特性とで、少なからず差が生じる場合がある。また、ゲート電極はスペーサとして機能する絶縁層上に形成されるため、ゲート電極との寄生容量は第１の電極よりも第２の電極の方が大きくなる。そのため、縦型トランジスタを用いて回路を設計する際には、この非対称性を考慮して設計することが重要である。
しかしながら、回路によっては、期間によってトランジスタのソースとドレインが入れ替わるように駆動する場合がある。このとき、上記のような非対称性のあるトランジスタでは、ソースとドレインとが入れ替わる前後で、電圧－電流特性に差が生じるため、好ましくない場合がある。
そこで本発明の一態様は、２つの縦型トランジスタの互いの第１の電極同士を電気的に接続する、または第２の電極同士を電気的に接続する。さらに２つの縦型トランジスタのゲート電極も電気的に接続して共通とすることにより、２つの縦型トランジスタを直列に接続する。このように直列に接続した一対の縦型トランジスタは、上述した非対称性の問題が抑制された、一つのトランジスタとみなすことができる。
このとき、一方のトランジスタの第１の電極と、他方のトランジスタの第２の電極とを接続することでも、２つのトランジスタを直列に接続することができるが、このような構成では、ソースとドレインとを入れ替えた時の特性の差を軽減することができない。そのため、本発明の一態様では、第１の電極同士または第２の電極同士を接続することが、ソースとドレインとを入れ替えた時の特性の差を軽減するうえで重要である。
このようなトランジスタを用いることにより、あらゆる回路を、縦型トランジスタを用いた回路に置き換えることが可能となる。なお、トランジスタの接続数は偶数であればよく、２つに限定されない。
さらに、２ｘ（ｘは１以上の整数）個のトランジスタを直列に接続した構成は、上述した電気特性の非対称性を低減できるだけでなく、チャネル長が一つの縦型トランジスタの２ｘ倍である一つのトランジスタとみなすことができる。回路によっては、チャネル長の短いトランジスタだけでなく、チャネル長の長いトランジスタの双方が必要な場合がある。上記構成とすることで、スペーサとして機能する絶縁層をトランジスタ毎に厚さを異ならせて作り分けることなく、同一の作製工程を経て得られる縦型トランジスタを用いて、異なるチャネル長のトランジスタを用いた回路を実現することができる。
以下では、より具体的な例について図面を参照して説明する。
［構成例１］
図１（Ａ）に、トランジスタ１０ａ及びトランジスタ１０ｂを有する半導体装置の上面概略図を示す。また図１（Ｂ）には、図１（Ａ）中の切断線Ａ１－Ａ２に対応する断面概略図を示す。また、図２には、図１（Ａ）中の切断線Ａ１－Ａ３で分断したときの斜視概略図を示す。なお、上面概略図においては、図を見やすくするため、一部の構成要素（例えば絶縁層など）を明示していない。
トランジスタ１０ａとトランジスタ１０ｂとは、同一の作製工程を経て作製され、同様の構成を有する。トランジスタ１０ａとトランジスタ１０ｂとは、ほぼ面対称となるように形成されることが好ましい。そのため、トランジスタ１０ａとトランジスタ１０ｂとは、チャネル長及びチャネル幅が概略等しいトランジスタである。
トランジスタ１０ａは基板１１上に設けられ、半導体層２１ａ、絶縁層２２、導電層２３、導電層２４ａ、及び導電層２５を有する。トランジスタ１０ｂも基板１１上に設けられ、半導体層２１ｂ、絶縁層２２、導電層２３、導電層２４ｂ、及び導電層２５を有する。
絶縁層２２は、２つのトランジスタに共通に設けられ、絶縁層２２の一部はトランジスタ１０ａのゲート絶縁層として機能し、他の一部はトランジスタ１０ｂのゲート絶縁層として機能する。導電層２３も同様に、２つのトランジスタに共通に設けられ、その一部はトランジスタ１０ａのゲート電極として機能し、他の一部はトランジスタ１０ｂのゲート電極として機能する。導電層２４ａの一部はトランジスタ１０ａのソース電極及びドレイン電極の一方として機能し、導電層２４ｂの一部はトランジスタ１０ｂのソース電極及びドレイン電極の一方として機能する。導電層２５は２つのトランジスタに共通に設けられ、その一部はトランジスタ１０ａのソース電極及びドレイン電極の他方として機能し、他の一部はトランジスタ１０ｂのソース電極及びドレイン電極の他方として機能する。
すなわち、トランジスタ１０ａとトランジスタ１０ｂとは、ゲート電極が共通であり、且つ、ソース電極及びドレイン電極の他方が電気的に接続されているため、直列に接続されているともいえる。図１（Ｃ）には、直列に接続されたトランジスタ１０ａとトランジスタ１０ｂに対応する回路図の一例を示している。Ｐは導電層２４ａに対応する配線、Ｑは導電層２４ｂに対応する配線、Ｇは導電層２３に対応する配線である。
図１（Ｃ）に示すような、直列に接続された２つのトランジスタは、図１（Ｄ）に示すように、一つのトランジスタ１０とみなすことができる。２つのトランジスタのそれぞれのチャネル長がＬ、チャネル幅がＷである場合、トランジスタ１０はチャネル長２×Ｌであり、チャネル幅がＷであるトランジスタとみなすことができる。
なお、上述のようにトランジスタ１０ａとトランジスタ１０ｂとは同様の構成を有するため、以降の説明においては、一方の構成についてのみ詳細に説明し、他方の構成はこれを参照し、説明を省略する場合がある。例えば以降の説明において、トランジスタ１０ａについてのみ詳細な説明を行い、トランジスタ１０ｂに関する詳細な説明を省略する場合がある。このとき、トランジスタ１０ｂについては、トランジスタ１０ａの構成要素である導電層２４ａ、半導体層２１ａなどを、トランジスタ１０ｂの構成要素である導電層２４ｂ及び半導体層２１ｂなどに置き換えればよい。
図１（Ｂ）及び図２に示すように、基板１１上に、導電層２４ａ及び導電層２４ｂが設けられ、これらを覆って絶縁層２９ａ、絶縁層２８、及び絶縁層２９ｂがこの順に設けられている。さらに、絶縁層２９ｂ上に、導電層２５が設けられている。また、導電層２５、絶縁層２９ｂ、絶縁層２８、及び絶縁層２９ａには、それぞれ導電層２４ａ、導電層２４ｂに達する開口２０ａ、開口２０ｂが設けられている。例えば、導電層２５、絶縁層２９ｂ、絶縁層２８、及び絶縁層２９ａの、開口２０ａにおける側壁（側面）は、導電層２４ａと重なっているともいうことができる。
半導体層２１ａは、開口２０ａの底に位置する導電層２４ａの上面、開口２０ａにおける絶縁層２９ａの側面、絶縁層２８の側面、絶縁層２９ｂの側面、並びに導電層２５の側面及び導電層２５の上面と接する。半導体層２１ａの、導電層２５と接する部分はソース領域及びドレイン領域の一方として機能し、導電層２４と接する部分はその他方として機能し、これらの間の領域（特に絶縁層２８と接する領域）はチャネルが形成される領域（チャネル形成領域）として機能する。半導体層２１ａの、絶縁層２９ａと接する領域、及び絶縁層２９ｂと接する領域は、チャネル形成領域よりもキャリア濃度が高く、低抵抗であることが好ましい。
絶縁層２９ｂ、導電層２５、半導体層２１ａ、及び半導体層２１ｂを覆って、ゲート絶縁層として機能する絶縁層２２が設けられている。さらに絶縁層２２を覆って、ゲート電極として機能する導電層２３が設けられている。
上述のように、トランジスタ１０ａにおいて、半導体層２１ａは、絶縁層２８の側面と接し、チャネル形成領域として機能する部分を有する。開口２０ａにおいて、絶縁層２２は、半導体層２１ａを介して絶縁層２８の側面と対向する部分を有する。また導電層２３は、半導体層２１ａ及び絶縁層２２を介して、絶縁層２８の側面と対向する部分を有する。半導体層２１ａと絶縁層２２との界面及び絶縁層２２と導電層２３との界面は、絶縁層２８の側面と平行である部分を有する。
なお、絶縁層２２及び導電層２３を覆って、平坦化層、層間絶縁層、または保護層として機能する絶縁層を設けてもよい。また、当該絶縁層上に、導電層２４ａ、導電層２４ｂ、導電層２５、導電層２３などと電気的に接続する配線として機能する導電層を設けてもよい。また当該絶縁層上に、発光素子を構成する画素電極、有機層、及び共通電極などを設けてもよい。
半導体層２１ａ及び半導体層２１ｂは、金属酸化物（酸化物半導体）を有することが好ましい。
半導体層２１ａ及び半導体層２１ｂに用いることができる金属酸化物として、例えば、Ｉｎ酸化物、Ｇａ酸化物、及びＺｎ酸化物が挙げられる。金属酸化物は、少なくともＩｎまたはＺｎを含むことが好ましい。また、金属酸化物は、Ｉｎと、元素Ｍと、Ｚｎと、の中から選ばれる二または三を有することが好ましい。なお、元素Ｍは、酸素との結合エネルギーが高い金属元素又は半金属元素であり、例えば、酸素との結合エネルギーがＩｎよりも高い金属元素又は半金属元素である。元素Ｍとして、具体的には、Ａｌ、Ｇａ、Ｓｎ、Ｙ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｚｒ、Ｍｏ、Ｈｆ、Ｔａ、Ｗ、Ｌａ、Ｃｅ、Ｎｄ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｂ、Ｓｉ、Ｇｅ、及びＳｂなどが挙げられる。金属酸化物が有する元素Ｍは、上記元素のいずれか一種または複数種であることが好ましく、特に、Ａｌ、Ｇａ、Ｙ、及びＳｎから選ばれた一種または複数種であることが好ましく、Ｇａがより好ましい。なお、Ｉｎと、元素Ｍと、Ｚｎとを有する金属酸化物を、以降ではＩｎ－Ｍ－Ｚｎ酸化物と呼ぶ場合がある。なお、本明細書等において、金属元素と半金属元素をまとめて「金属元素」と呼ぶことがあり、本明細書等に記載の「金属元素」には半金属元素が含まれることがある。
金属酸化物がＩｎ－Ｍ－Ｚｎ酸化物の場合、当該Ｉｎ－Ｍ－Ｚｎ酸化物におけるＩｎの原子数比はＭの原子数比以上であることが好ましい。例えば、このようなＩｎ－Ｍ－Ｚｎ酸化物の金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：３、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８、Ｉｎ：Ｍ：Ｚｎ＝６：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：２：５、またはこれらの近傍の組成等が挙げられる。なお、近傍の組成とは、所望の原子数比の±３０％の範囲を含む。金属酸化物中のＩｎの原子数比を大きくすることで、トランジスタのオン電流、または電界効果移動度などを高めることができる。
また、Ｉｎ－Ｍ－Ｚｎ酸化物におけるＩｎの原子数比は元素Ｍの原子数比未満であってもよい。例えば、このようなＩｎ－Ｍ－Ｚｎ酸化物の金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：３、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、またはこれらの近傍の組成等が挙げられる。金属酸化物中のＭの原子数比を大きくすることで、酸素欠損の生成を抑制することができる。
半導体層２１ａ及び半導体層２１ｂは、例えば、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｓｎ酸化物、Ｉｎ－Ｔｉ酸化物、Ｉｎ－Ｇａ－Ａｌ酸化物、Ｉｎ－Ｇａ－Ｓｎ酸化物、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｉｎ－Ｓｎ－Ｚｎ酸化物、Ｉｎ－Ａｌ－Ｚｎ酸化物、Ｉｎ－Ｔｉ－Ｚｎ酸化物、Ｉｎ－Ｇａ－Ｓｎ－Ｚｎ酸化物、Ｉｎ－Ｇａ－Ａｌ－Ｚｎ酸化物などを用いることができる。また、Ｇａ－Ｚｎ酸化物を用いてもよい。
なお、金属酸化物は、Ｉｎに代えて、又は、Ｉｎに加えて、周期の数が大きい金属元素の一種または複数種を有してもよい。金属元素の軌道の重なりが大きいほど、金属酸化物におけるキャリア伝導は大きくなる傾向がある。よって、周期の数が大きい金属元素を含むことで、トランジスタの電界効果移動度を高めることができる場合がある。周期の数が大きい金属元素として、第５周期に属する金属元素、及び第６周期に属する金属元素などが挙げられる。当該金属元素として、具体的には、Ｙ、Ｚｒ、Ａｇ、Ｃｄ、Ｓｎ、Ｓｂ、Ｂａ、Ｐｂ、Ｂｉ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、及びＥｕなどが挙げられる。なお、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、及びＥｕは、軽希土類元素と呼ばれる。
また、金属酸化物は、非金属元素の一種または複数種を有してもよい。金属酸化物が非金属元素を有することで、トランジスタの電界効果移動度を高めることができる場合がある。非金属元素として、例えば、炭素、窒素、リン、硫黄、セレン、フッ素、塩素、臭素、及び水素などが挙げられる。
金属酸化物の形成は、スパッタリング法、または原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を好適に用いることができる。なお、金属酸化物をスパッタリング法で形成する場合、成膜後の金属酸化物の組成はターゲットの組成と異なる場合がある。特に亜鉛は、成膜後の金属酸化物における含有率が、ターゲットと比較して５０％程度にまで減少する場合がある。
本明細書等において、金属酸化物のある金属元素の含有率とは、金属酸化物に含まれる金属元素の原子数の総数に対する、その元素の原子数の割合をいう。例えば金属酸化物が金属元素Ｘ、金属元素Ｙ、金属元素Ｚを含み、当該金属酸化物に含まれる金属元素Ｘ、金属元素Ｙ、金属元素Ｚのそれぞれの原子数をＡＸ、ＡＹ、ＡＺとしたとき、金属元素Ｘの含有率は、ＡＸ／（ＡＸ＋ＡＹ＋ＡＺ）で示すことができる。また、金属酸化物中の金属元素Ｘ、金属元素Ｙ、金属元素Ｚのそれぞれの原子数の比（原子数比）が、ＢＸ：ＢＹ：ＢＺで示されるとき、金属元素Ｘの含有率は、ＢＸ／（ＢＸ＋ＢＹ＋ＢＺ）で示すことができる。
例えば、Ｉｎを含む金属酸化物の場合、Ｉｎの含有率を高くすることにより、オン電流の大きいトランジスタを実現することができる。
半導体層２１にＧａを含まない、またはＧａの含有率の低い金属酸化物を用いることにより、正バイアス印加に対する信頼性が高いトランジスタとすることができる。つまり、ＰＢＴＳ（Ｐｏｓｉｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）試験でのしきい値電圧の変動量が小さいトランジスタとすることができる。また、Ｇａを含む金属酸化物を用いる場合は、Ｉｎの含有率よりも、Ｇａの含有率を低くすることが好ましい。これにより、高移動度で且つ信頼性の高いトランジスタを実現することができる。
一方、Ｇａの含有率を高くすることにより、光に対する信頼性の高いトランジスタとすることができる。つまり、ＮＢＴＩＳ（Ｎｅｇａｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｉｌｌｕｍｉｎａｔｉｏｎ Ｓｔｒｅｓｓ）試験でのしきい値電圧の変動量が小さいトランジスタとすることができる。具体的には、Ｇａの原子数比がＩｎの原子数比以上である金属酸化物はバンドギャップがより大きくなり、トランジスタのＮＢＴＩＳ試験でのしきい値電圧の変動量を小さくすることができる。
また、亜鉛の含有率を高くすることにより、結晶性の高い金属酸化物となり、金属酸化物中の不純物の拡散を抑制できる。したがって、トランジスタの電気特性の変動が抑制され、信頼性を高めることができる。
半導体層２１ａ及び半導体層２１ｂは、２以上の金属酸化物層を有する積層構造としてもよい。半導体層２１ａ及び半導体層２１ｂが有する２以上の金属酸化物層は、組成が互いに同じ、または概略同じであってもよい。組成が同じ金属酸化物層の積層構造とすることで、例えば、同じスパッタリングターゲットを用いて形成できるため、製造コストを削減できる。なお、異なる組成の金属酸化物層を２以上積層した積層構造としてもよい。
半導体層２１ａ及び半導体層２１ｂは、結晶性を有する金属酸化物層を用いることが好ましい。例えば、ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）構造、多結晶構造、微結晶（ｎｃ：ｎａｎｏ－ｃｒｙｓｔａｌ）構造等を有する金属酸化物層を用いることができる。結晶性を有する金属酸化物層を半導体層２１ａ及び半導体層２１ｂに用いることにより、半導体層２１ａ及び半導体層２１ｂ中の欠陥準位密度を低減でき、信頼性の高い半導体装置を実現できる。
半導体層２１ａ及び半導体層２１ｂに用いる金属酸化物層の結晶性が高いほど、半導体層２１ａ及び半導体層２１ｂ中の欠陥準位密度を低減できる。一方、結晶性の低い金属酸化物層を用いることで、大きな電流を流すことができるトランジスタを実現することができる。
酸化物半導体を用いたトランジスタ（以下、ＯＳトランジスタと記す）は、非晶質シリコンを用いたトランジスタと比較して電界効果移動度が極めて高い。また、ＯＳトランジスタは、オフ状態におけるソース－ドレイン間のリーク電流（以下、オフ電流ともいう）が著しく小さく、当該トランジスタと直列に接続された容量に蓄積した電荷を長期間に亘って保持することが可能である。また、ＯＳトランジスタを適用することで、半導体装置の消費電力を低減することができる。
本発明の一態様である半導体装置は、例えば、表示装置に適用することができる。表示装置の画素回路に含まれる発光デバイスの発光輝度を高くする場合、発光デバイスに流す電流量を大きくする必要がある。そのためには、画素回路に含まれている駆動トランジスタのソース－ドレイン間電圧を高くする必要がある。ＯＳトランジスタは、シリコンを用いたトランジスタ（以下、Ｓｉトランジスタと記す）と比較して、ソース－ドレイン間において耐圧が高いため、ＯＳトランジスタのソース－ドレイン間には高い電圧を印加することができる。したがって、画素回路に含まれる駆動トランジスタをＯＳトランジスタとすることで、発光デバイスに流れる電流量を大きくし、発光デバイスの発光輝度を高くすることができる。
トランジスタが飽和領域で動作する場合において、ＯＳトランジスタは、Ｓｉトランジスタよりも、ゲート－ソース間電圧の変化に対して、ソース－ドレイン間電流の変化を小さくすることができる。このため、画素回路に含まれる駆動トランジスタにＯＳトランジスタを適用することで、発光デバイスに流れる電流量を細かく制御することができる。このため、画素回路における階調を大きくすることができる。また、発光デバイスの電気特性（例えば抵抗）の変動、または電気特性のばらつきが生じたとしても、安定した電流を流すことができる。
上記のとおり、画素回路に含まれる駆動トランジスタにＯＳトランジスタを用いることで、「黒浮きの抑制」、「発光輝度の上昇」、「多階調化」、「発光デバイスのばらつきの影響の抑制」などを図ることができる。
ＯＳトランジスタは、放射線照射による電気特性の変動が小さい、つまり放射線に対する耐性が高いため、放射線が入射しうる環境においても好適に用いることができる。ＯＳトランジスタは、放射線に対する信頼性が高いともいえる。例えば、Ｘ線のフラットパネルディテクタの画素回路に、ＯＳトランジスタを好適に用いることができる。また、ＯＳトランジスタは、宇宙空間で使用する半導体装置に好適に用いることができる。放射線として、電磁放射線（例えば、Ｘ線、及びガンマ線）、及び粒子放射線（例えば、アルファ線、ベータ線、陽子線、及び中性子線）が挙げられる。
なお、半導体層２１ａ及び半導体層２１ｂに用いることができる半導体材料は、酸化物半導体に限定されない。例えば、単体元素よりなる半導体、または化合物半導体を用いることができる。単体元素よりなる半導体としては、シリコン（単結晶シリコン、多結晶シリコン、微結晶シリコン、非晶質シリコンを含む）またはゲルマニウムなどが挙げられる。化合物半導体として、例えば、ヒ化ガリウム、シリコンゲルマニウムが挙げられる。化合物半導体として、有機半導体、窒化物半導体、または酸化物半導体等が挙げられる。なお、これらの半導体材料に、ドーパントとして不純物が含まれてもよい。
または、半導体層２１ａ及び半導体層２１ｂは、半導体として機能する層状物質を有してもよい。層状物質とは、層状の結晶構造を有する材料群の総称である。層状の結晶構造は、共有結合またはイオン結合によって形成される層が、ファンデルワールス力のような、共有結合またはイオン結合よりも弱い結合を介して積層している構造である。層状物質は、単位層内における電気伝導性が高く、つまり、２次元電気伝導性が高い。半導体として機能し、かつ、２次元電気伝導性の高い材料をチャネル形成領域に用いることで、オン電流の大きいトランジスタを提供することができる。
上記層状物質として、例えば、グラフェン、シリセン、カルコゲン化物などが挙げられる。カルコゲン化物は、カルコゲン（第１６族に属する元素）を含む化合物である。また、カルコゲン化物として、遷移金属カルコゲナイド、１３族カルコゲナイドなどが挙げられる。トランジスタの半導体層として適用可能な遷移金属カルコゲナイドとして、具体的には、硫化モリブデン（代表的にはＭｏＳ２）、セレン化モリブデン（代表的にはＭｏＳｅ２）、モリブデンテルル（代表的にはＭｏＴｅ２）、硫化タングステン（代表的にはＷＳ２）、セレン化タングステン（代表的にはＷＳｅ２）、タングステンテルル（代表的にはＷＴｅ２）、硫化ハフニウム（代表的にはＨｆＳ２）、セレン化ハフニウム（代表的にはＨｆＳｅ２）、硫化ジルコニウム（代表的にはＺｒＳ２）、セレン化ジルコニウム（代表的にはＺｒＳｅ２）などが挙げられる。
半導体層２１ａ及び半導体層２１ｂに用いる半導体材料の結晶性は特に限定されず、非晶質半導体、単結晶性半導体、または単結晶以外の結晶性を有する半導体（多結晶半導体、微結晶半導体、または一部に結晶領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。
導電層２４ａ、導電層２４ｂ、及び導電層２５は、それぞれ上面が半導体層２１ａまたは半導体層２１ｂと接する。ここで、半導体層２１ａ及び半導体層２１ｂとして酸化物半導体を用いた場合、導電層２４ａ、導電層２４ｂまたは導電層２５に例えばアルミニウムなどの酸化しやすい金属を用いると、導電層２４ａ、導電層２４ｂまたは導電層２５と半導体層２１ａまたは半導体層２１ｂとの間に絶縁性の酸化物（例えば酸化アルミニウム）が形成され、これらの導通を妨げる恐れがある。そのため、導電層２４ａ、導電層２４ｂ及び導電層２５には、酸化しにくい導電材料、酸化しても電気抵抗が低く保たれる導電材料、または酸化物導電性材料を用いることが好ましい。
導電層２４ａ、導電層２４ｂ及び導電層２５としては、例えば窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、ルテニウム、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。これらは、酸化されにくい導電性材料、または、酸化しても導電性を維持する材料であるため、好ましい。
または、酸化インジウム、酸化亜鉛、Ｉｎ－Ｓｎ酸化物、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｗ酸化物、Ｉｎ－Ｗ－Ｚｎ酸化物、Ｉｎ－Ｔｉ酸化物、Ｉｎ－Ｔｉ－Ｓｎ酸化物、シリコンを含むＩｎ－Ｓｎ酸化物、ガリウムを添加した酸化亜鉛などの導電性酸化物を用いることができる。特にインジウムを含む導電性酸化物は、導電性が高いため好ましい。
絶縁層２２はゲート絶縁層として機能する。半導体層２１ａ及び半導体層２１ｂに酸化物半導体を用いた場合、絶縁層２２の少なくとも半導体層２１ａまたは半導体層２１ｂと接する膜には、酸化物絶縁膜を用いることが好ましい。例えば、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、及びＧａ－Ｚｎ酸化物の一または複数を用いることができる。このほか、絶縁層２２として、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒化物絶縁膜を用いることもできる。また、絶縁層２２は積層構造を有していてもよく、例えば酸化物絶縁膜と窒化物絶縁膜とをそれぞれ１以上有する積層構造としてもよい。
なお、本明細書等において、酸化窒化物は窒素よりも酸素の含有量が多い材料を指す。窒化酸化物は酸素よりも窒素の含有量が多い材料を指す。
導電層２３はゲート電極として機能し、様々な導電性材料を用いることができる。導電層２３としては、例えばクロム、銅、アルミニウム、金、銀、亜鉛、モリブデン、タンタル、チタン、タングステン、マンガン、ニッケル、鉄、コバルト、及びニオブの一または複数、もしくは前述した金属の一または複数を成分とする合金を用いて形成することができる。また導電層２３には、上記導電層２４ａ、導電層２４ｂ及び導電層２５に用いることができる、窒化物、及び酸化物を適用してもよい。
絶縁層２８は、半導体層２１ａまたは半導体層２１ｂと接する部分を有する。半導体層２１ａ及び半導体層２１ｂに酸化物半導体を用いた場合、半導体層２１ａまたは半導体層２１ｂと絶縁層２８との界面特性を向上させるため、絶縁層２８の少なくとも半導体層２１ａまたは半導体層２１ｂと接する部分には酸化物を用いることが好ましい。例えば、酸化シリコンまたは酸化窒化シリコンを好適に用いることができる。
また、絶縁層２８には、加熱により酸素を放出する膜を用いるとより好ましい。これにより、トランジスタ１０ａ及びトランジスタ１０ｂの作製工程中にかかる熱により半導体層２１ａ及び半導体層２１ｂに酸素を供給することができ、半導体層２１ａ及び半導体層２１ｂ中の酸素欠損の低減を図ることができ、信頼性を高めることができる。絶縁層２８に酸素を供給する方法としては、酸素雰囲気下における加熱処理、酸素雰囲気下におけるプラズマ処理などが挙げられる。また、絶縁層２８の上面に対してスパッタリング法により、酸素雰囲気下で酸化物膜を成膜することで酸素を供給してもよい。その後、当該酸化物膜を除去してもよい。
絶縁層２８は、スパッタリング法、またはプラズマ化学気相堆積（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などの成膜方法で形成することが好ましい。特に、スパッタリング法を用い、成膜ガスに水素ガスを用いない成膜方法で成膜することで、水素の含有量の極めて少ない膜とすることができる。そのため、半導体層２１ａ及び半導体層２１ｂに水素が供給されることを抑制し、トランジスタ１０ａ及びトランジスタ１０ｂの電気特性の安定化を図ることができる。
絶縁層２９ａ及び絶縁層２９ｂは、酸素が拡散しにくい膜を用いることが好ましい。これにより、絶縁層２８に含まれる酸素が、加熱により絶縁層２９ａを介して基板１１側に透過すること、及び、絶縁層２９ｂを介して絶縁層２２側に透過することを防ぐことができる。言い換えると、酸素が拡散しにくい絶縁層２９ａ及び絶縁層２９ｂで絶縁層２８の上下を挟むことで、絶縁層２８に含まれる酸素を閉じ込めることができる。これにより、半導体層２１ａ及び半導体層２１ｂに効果的に酸素を供給することができる。
絶縁層２９ａ及び絶縁層２９ｂとしては、例えば窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化アルミニウム、酸化ハフニウム、及びハフニウムアルミネートの一または複数を用いることができる。特に窒化シリコン及び、窒化酸化シリコンは自身からの不純物（例えば、水及び水素）の放出が少なく、酸素及び水素が透過しにくい特徴を有するため、絶縁層２９ａ及び絶縁層２９ｂとして好適に用いることができる。
図３には、トランジスタ１０ａの断面の拡大図を示している。
本明細書等においては、トランジスタ１０ａのチャネル長Ｌは、図３に示すように、半導体層２１ａにおける導電層２４ａと接する部分と導電層２５と接する部分との間の最短距離を言うこととする。絶縁層２９ａ、絶縁層２８、及び絶縁層２９ｂの開口２０ａにおける側面が、基板面に対して垂直に近いほど、チャネル長Ｌは短くなる。
また、トランジスタ１０ａのチャネル幅Ｗは、開口２０ａの周長と一致する。図１（Ａ）に示すように、開口２０ａの上面形状が、直径Ｒの円形である場合、トランジスタ１０ａのチャネル幅Ｗは、開口２０ａの円周の長さと一致し、π×Ｒとなる。開口２０ａの上面形状が円形のとき、最もチャネル幅Ｗの小さいトランジスタとすることができる。
なお、実際には、開口２０ａの径は深さ方向で変わる場合が多い。この場合、断面視における絶縁層２８の最も高い位置の径、最も低い位置の径、及びこれらの中間点の位置の径の３つの平均値を、開口２０ａの径とすることができる。なお、これに限られず、絶縁層２８の最も高い位置の径、最も低い位置の径、またはこれらの中間点の位置の径の、いずれかの径を、開口２０ａの径としてもよい。
図３に示すように、開口２０ａにおいて、絶縁層２８、絶縁層２９ａ、及び絶縁層２９ｂの側面が、それぞれ上向きに傾斜している、いわゆるテーパ形状である場合の例である。このとき、開口２０ａにおける絶縁層２８の側面と、開口２０ａの底部に位置する導電層２４ａの上面との成す角を角度θとしたとき、例えば角度θは、９０度以上であって、１３５度以下、好ましくは１２５度以下、より好ましくは１２０度以下、より好ましくは１１０度以下である部分を有することが好ましい。角度θが直角に近いほど、すなわち、絶縁層２８の側面が垂直に近いほど、トランジスタ１０ａの占有面積を縮小することができる。なお、半導体層２１ａ、絶縁層２２、及び導電層２３の積層体が、絶縁層２８の側面を被覆できる場合は、角度θが９０度未満であってもよい。
また、半導体層２１ａ及び半導体層２１ｂは、絶縁層２９ａ、絶縁層２８、及び絶縁層２９ｂの開口における側面に沿って成膜される。この時、例えばスパッタリング法、またはプラズマＣＶＤ法などの成膜方法を用いて成膜される膜は、基板面に対して水平な面に成膜される膜の厚さと比較して、基板面に対して傾斜している面または垂直な面に成膜される膜の厚さが薄くなる傾向がある。そのため、半導体層２１ａ及び半導体層２１ｂをスパッタリング法により形成した場合、絶縁層２８と接する部分の厚さは、導電層２４ａの上面と接する部分の厚さ、及び導電層２５の上面と接する部分の厚さよりも薄くなる場合がある。
なお、絶縁層２２及び導電層２３も同様に、絶縁層２８等の開口における側面に沿って成膜される部分の厚さが、導電層２４ａ及び導電層２５の上面に形成される部分よりも薄く形成されうる。
一方、ＡＬＤ法などで形成する場合には、被形成面の傾斜角によらず、均一な厚さの膜を成膜することができるため、半導体層２１ａ、半導体層２１ｂ、絶縁層２２、及び導電層２３等は、厚さの違いがほとんど生じない場合がある。
上述のように、一つのトランジスタ１０ａに着目すると、絶縁層２８等の開口２０ａの側面が傾斜していることにより、チャネル幅Ｗは、厳密には導電層２４ａに近いほど小さく、導電層２５に近いほど大きくなる。また、導電層２３と導電層２５とが絶縁層２２を介して重なっている部分には容量が形成される。このような上下非対称な形状の特徴に起因して、トランジスタ１０ａは、ソースとドレインを入れ替えて動作させた際に、その電圧－電流特性、サブスレッショルド値、しきい値電圧、電界効果移動度、周波数依存性などの電気特性が厳密には一致せず、これらに差が生じてしまう。しかしながら、本発明の一態様は、偶数個のトランジスタを上述のように直列に接続することで、ソースとドレインを入れ替えて動作させた際の電気特性の差を軽減することが可能となる。
［構成例２］
以下では、上記構成例１とは一部の構成の異なる構成例について説明する。なお以下では、上記構成例１と重複する部分については説明を省略する場合がある。
図４（Ａ）に半導体装置の上面概略図を、図４（Ｂ）に図４（Ａ）中の切断線Ａ４－Ａ５に対応する断面概略図を、それぞれ示している。
上記構成例１では、絶縁層２８よりも上側に位置する導電層（導電層２５）により、２つのトランジスタが直列に接続する例を示した。本構成例では、絶縁層２８よりも下側に位置する導電層２４によって２つのトランジスタが直列に接続された構成について説明する。
導電層２４は、トランジスタ１０ａとトランジスタ１０ｂに共通に設けられ、その一部はトランジスタ１０ａのソース電極及びドレイン電極の一方として機能し、他の一部がトランジスタ１０ｂのソース電極及びドレイン電極の一方として機能する。導電層２４は、構成例１における導電層２４ａ及び導電層２４ｂと同様の材料を用いることができる。
導電層２５ａは、トランジスタ１０ａのソース電極及びドレイン電極の他方として機能する。また導電層２５ｂは、トランジスタ１０ｂのソース電極及びドレイン電極の他方として機能する。導電層２５ａ及び導電層２５ｂは、構成例１における導電層２５と同様の材料を用いることができる。
直列に接続されたトランジスタ１０ａとトランジスタ１０ｂに対応する回路図を、図４（Ｃ）に示す。また、このような構成は、図４（Ｄ）に示すように、一つのトランジスタ１０とみなすことができる。
構成例１は配線Ｐと配線Ｑとが、絶縁層２８よりも下に位置する例であり、構成例２はこれらが絶縁層２８よりも上に位置する例である。構成例１と構成例２とは、導電層の上面形状を変更するのみで、同一の作製工程を経て同一基板上に作り分けることが可能であるため、これらを混在させることもできる。トランジスタ１０ａまたはトランジスタ１０ｂと接続するための配線Ｐ及びＱを、絶縁層２８よりも下に配置したい場合は構成例１、上に配置したい場合は構成例２などと、設計に応じてこれらを作り分けることができる。
［構成例３］
以下では、上記構成例１及び構成例２とは一部の構成要素の異なる例について説明する。
〔構成例３－１〕
図５（Ａ）は、半導体層の構成が異なる点で構成例１と主に相違している。図５（Ａ）では、トランジスタ１０ａとトランジスタ１０ｂとで、一つの半導体層２１を共有している。そのため、半導体層２１の一部はトランジスタ１０ａのチャネルが形成される半導体層として機能し、他の一部はトランジスタ１０ｂの半導体層として機能する。
また、トランジスタ１０ａとトランジスタ１０ｂとの間の領域において、絶縁層２８上に導電層２５、半導体層２１、絶縁層２２、及び導電層２３がこの順で積層されている。この部分は、絶縁層２２を誘電体とした容量として機能する。
図１（Ｂ）等で例示した構成では、半導体層２１ａと半導体層２１ｂとを分離するために、これらの間に隙間が設けられていたが、図５（Ａ）に示す構成は、半導体層を２つに作り分ける必要がないため当該隙間を設ける必要がない。そのため、トランジスタ１０ａとトランジスタ１０ｂとの間の距離を縮小することができ、占有面積を削減することができる。
〔構成例３－２〕
図５（Ｂ）は、上記構成例３－１における導電層２５を省略した場合の例である。
半導体層２１の絶縁層２９ｂ上に位置する部分は、絶縁層２８の側面と接する部分と比較してキャリア濃度が高く、低抵抗であることが好ましい。これにより、半導体層２１の絶縁層２９ｂ上に位置する部分を配線として用いることができる。
また、ゲートとして機能する導電層２３に、トランジスタ１０ａ及びトランジスタ１０ｂを導通させる電位が与えられたとき、半導体層２１の絶縁層２９ｂ上に位置する部分にもチャネルが形成されうる。そのため、半導体層２１の絶縁層２９ｂ上に位置する部分は、トランジスタ１０ａ及びトランジスタ１０ｂを導通状態とするときには低抵抗化し、非導通状態とするときには高抵抗化する。このように、トランジスタ１０ａ及びトランジスタ１０ｂの動作に応じて半導体層２１の絶縁層２９ｂ上に位置する部分の抵抗が変化するため、導電層２５を省略しても問題なく動作できる。このような構成は、特にトランジスタ１０ａとトランジスタ１０ｂとの間の距離が十分に短い場合には好適である。
〔構成例３－３〕
上述したように、導電層２４、導電層２５などの、半導体層と接する導電層は、半導体層と接する面の酸化の恐れがあるため、酸化しにくい導電材料、酸化しても電気抵抗が低く保たれる導電材料、または酸化物導電性材料を用いることが好ましい。しかしながら、このような材料を用いた場合、十分に電気抵抗を下げることが難しい場合がある。そのため、導電性を補助するために、導電層２４、導電層２５などに接して低抵抗な導電層を設けることが好ましい。
図６（Ａ）は、図１（Ｂ）で例示した構成に、導電層１４ａ、導電層１４ｂ、及び導電層１５を追加した例である。
導電層１４ａは導電層２４ａに接して設けられる。導電層１４ｂは導電層２４ｂに接して設けられる。導電層１５は導電層２５に接して設けられる。
導電層１４ａ、導電層１４ｂ、及び導電層１５は、少なくとも導電層２５及び導電層２４ａよりも電気抵抗率の低い材料を用いることが好ましい。例えば、金属、または合金を用いることが好ましい。さらに、導電層１４ａ及び導電層１４ｂは、導電層２４ａ及び導電層２４ｂよりも厚いことが好ましい。また、導電層１５は、導電層２５よりも厚いことが好ましい。
導電層１４ａ、導電層１４ｂ、及び導電層１５としては、上記導電層２３に用いることのできる導電性材料を適用できる。
なお、ここでは導電層１４ａ及び導電層１４ｂが、それぞれ導電層２４ａ、導電層２４ｂの上面に接する例を示したが、導電層２４ａ、導電層２４ｂの下面に接する構成としてもよい。同様に、導電層１５は、導電層２５の下面に接するように設けられていてもよい。
図６（Ｂ）には、図４（Ｂ）で例示した構成に、導電層１４、導電層１５ａ、及び導電層１５ｂを追加した例である。導電層１４は、導電層２４に接して設けられ、導電層１５ａ、導電層１５ｂはそれぞれ、導電層２５ａ、導電層２５ｂと接して設けられている。
以上が構成例３についての説明である。
なお、上記では、開口２０ａ及び開口２０ｂの形状を円形としたが、これに限られず様々な形状とすることができる。例えば、円形の他、楕円形、角の丸い四角形などとすることができる。また、正三角形、正方形、正五角形をはじめとした正多角形、正多角形以外の多角形としてもよい。また、星形多角形などの、少なくとも一つの内角が１８０度を超える多角形である凹多角形とすると、チャネル幅を大きくできる。
また、フォトリソグラフィ法では、加工するパターンが微細になるほど、光の回折の影響を無視できなくなるため、露光によりフォトマスクのパターンを転写する際に忠実性が損なわれ、レジストマスクを所望の形状に加工することが困難になる。そのため、フォトマスクのパターンが矩形であっても、角が丸まったパターンが形成されやすい。したがって、発光素子の上面形状が、多角形の角が丸い形状、楕円形、または円形などになることがある。そこで、設計パターンと、転写パターンとが一致するように、あらかじめマスクパターンを補正する技術（ＯＰＣ（Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ：光近接効果補正）技術）を用いてもよい。具体的には、ＯＰＣ技術では、マスクパターン上の図形コーナー部などに補正用のパターンを追加する。
以上が半導体装置の構成例についての説明である。
［作製方法例］
以下では、本発明の一態様のトランジスタの作製方法の例について説明する。ここでは、上記構成例１で例示したトランジスタ１０ａ及びトランジスタ１０ｂを例に挙げて説明する。
なお、半導体装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スパッタリング法、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ法等を用いて形成することができる。ＣＶＤ法としては、ＰＥＣＶＤ法、熱ＣＶＤ法などがある。また、熱ＣＶＤ法のひとつに、有機金属化学気相堆積（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法がある。
また、半導体装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等の方法により形成することができる。
また、半導体装置を構成する薄膜を加工する際には、フォトリソグラフィ法等を用いて加工することができる。それ以外に、ナノインプリント法、サンドブラスト法、リフトオフ法などにより薄膜を加工してもよい。また、メタルマスクなどの遮蔽マスクを用いた成膜方法により、島状の薄膜を直接形成してもよい。
フォトリソグラフィ法としては、代表的には以下の２つの方法がある。一つは、加工したい薄膜上にレジストマスクを形成して、エッチング等により当該薄膜を加工し、レジストマスクを除去する方法である。もう一つは、感光性を有する薄膜を成膜した後に、露光、現像を行って、当該薄膜を所望の形状に加工する方法である。
フォトリソグラフィ法において、露光に用いる光は、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、またはこれらを混合させた光を用いることができる。そのほか、紫外線、ＫｒＦレーザ光、またはＡｒＦレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外（ＥＵＶ：Ｅｘｔｒｅｍｅ Ｕｌｔｒａ－Ｖｉｏｌｅｔ）光、Ｘ線を用いてもよい。また、露光に用いる光に代えて、電子ビームを用いることもできる。極端紫外光、Ｘ線または電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
薄膜のエッチングには、ドライエッチング法、ウェットエッチング法、サンドブラスト法などを用いることができる。
図７（Ａ）乃至図７（Ｆ）は、以下で説明する半導体装置の作製工程における、各工程における斜視図である。
〔基板１１の準備〕
まず、基板１１を準備する。
基板としては、少なくとも後の熱処理に耐えうる程度の耐熱性を有する基板を用いることができる。基板として、絶縁性基板を用いる場合には、ガラス基板、石英基板、サファイア基板、セラミック基板、有機樹脂基板などを用いることができる。また、シリコン、または炭化シリコンなどを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム、窒化ガリウム等の化合物半導体基板、ＳＯＩ基板などの半導体基板を用いることができる。
〔導電層２４ａ、導電層２４ｂの形成〕
続いて、基板１１上に導電膜を成膜し、当該導電膜上にレジストマスクを形成して、導電膜の不要な部分をエッチングにより除去することで、導電層２４ａ及び導電層２４ｂを形成する（図７（Ａ））。
導電層２４ａ及び導電層２４ｂとなる導電膜の成膜方法としては、スパッタリング法、ＣＶＤ法、ＡＬＤ法などを用いることができる。
〔絶縁層２９ａ、絶縁層２８、絶縁層２９ｂの形成〕
続いて、導電層２４ａ、導電層２４ｂを覆って、絶縁層２９ａ、絶縁層２８、及び絶縁層２９ｂを順に成膜する。
ここで、絶縁層２９ａ及び絶縁層２９ｂと、絶縁層２８とは、組成または構成元素の異なる絶縁膜を用いることが好ましい。
絶縁層２８は、後に半導体層２１のチャネル形成領域が接する膜であるため、加熱により酸素が放出される程度に酸素を多く含み、且つ、水素の含有量の少ない酸化物膜を用いることが好ましい。絶縁層２８は、ＰＥＣＶＤ法、スパッタリング法、ＡＬＤ法などの成膜方法により成膜できるが、特にスパッタリング法により成膜することが好ましい。特に、成膜ガスに水素が含まれるガスを用いず、且つ、酸素を含むガスを用いて成膜することにより、水素含有量が極めて少なく、且つ、酸素を過剰に含む絶縁層２８を成膜することができる。
〔導電層２５の形成〕
続いて、絶縁層２９ｂ上に導電層２５となる導電膜を成膜したのち、不要な部分をエッチングにより除去することで、導電層２５を形成する（図７（Ｂ））。
〔開口２０ａ、開口２０ｂの形成〕
続いて、導電層２５及び絶縁層２９ｂ上にレジストマスクを形成し、導電層２５、絶縁層２９ｂ、絶縁層２８、及び絶縁層２９ａの一部をエッチングすることにより、これらに導電層２４ａに達する開口２０ａと、導電層２４ｂに達する開口２０ｂを形成する（図７（Ｃ））。
導電層２５、絶縁層２９ｂ、絶縁層２８、及び絶縁層２９ａのエッチングは、それぞれドライエッチングを用いることで、微細な開口２０ａ及び開口２０ｂを形成することができる。なおこれに限られず、ウェットエッチングとドライエッチングとを組み合わせてもよいし、ウェットエッチングにより加工してもよい。
〔半導体層２１ａ、半導体層２１ｂの形成〕
続いて、半導体層２１ａ及び半導体層２１ｂとなる半導体膜を成膜し、不要な部分をエッチングにより除去することにより、島状の半導体層２１ａ及び半導体層２１ｂを形成する（図７（Ｄ））。
半導体層２１ａ及び半導体層２１ｂは、絶縁層２８、絶縁層２９ａ、絶縁層２９ｂ、及び導電層２５の開口２０ａまたは開口２０ｂにおける側面に、出来るだけ均一な厚さの膜を形成することが好ましい。例えば、スパッタリング法またはＡＬＤ法を用いて成膜することができる。
半導体膜は、例えば金属酸化物ターゲットを用いたスパッタリング法により形成することが好ましい。
半導体膜は、可能な限り欠陥の少ない緻密な膜とすることが好ましい。また、半導体膜は、可能な限り水素、水などの不純物が低減され、高純度な膜であることが好ましい。特に、半導体膜として、結晶性を有する金属酸化物膜を用いることが好ましい。
また、金属酸化物膜を成膜する際に、酸素ガスと、不活性ガス（例えば、ヘリウムガス、アルゴンガス、キセノンガスなど）とを混合させてもよい。なお、金属酸化物膜を成膜する際の成膜ガス全体に占める酸素ガスの割合（以下、酸素流量比ともいう）が高いほど、金属酸化物膜の結晶性を高めることができ、信頼性の高いトランジスタを実現できる。一方、酸素流量比が低いほど、金属酸化物膜の結晶性が低くなり、オン電流が高められたトランジスタとすることができる。
金属酸化物膜を成膜する際、基板温度が高いほど、結晶性が高く、緻密な金属酸化物膜とすることができる。一方、基板温度が低いほど、結晶性が低く、電気伝導性の高い金属酸化物膜とすることができる。
金属酸化物膜の成膜条件としては、基板温度を室温以上２５０℃以下、好ましくは室温以上２００℃以下、より好ましくは基板温度を室温以上１４０℃以下とすればよい。例えば基板温度を、室温以上１４０℃未満とすると、生産性が高くなり好ましい。また、基板温度を室温とする、または意図的に加熱しない状態で、金属酸化物膜を成膜することにより、結晶性を低くすることができる。
ＡＬＤ法を用いる場合、熱ＡＬＤ法、またはＰＥＡＬＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＡＬＤ）法等の成膜方法を用いることが好ましい。熱ＡＬＤ法は極めて高い段差被覆性を示すため好ましい。またＰＥＡＬＤ法は、高い段差被覆性を示すことに加え低温成膜が可能であるため好ましい。
例えば、半導体層２１に金属酸化物を用いる場合、構成する金属元素を含むプリカーサと、酸化剤と、を用いてＡＬＤ法により成膜することができる。
例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物を成膜する場合には、インジウムを含むプリカーサ、ガリウムを含むプリカーサ、および亜鉛を含むプリカーサの、３つのプリカーサを用いることができる。または、インジウムを含むプリカーサと、ガリウム及び亜鉛を含むプリカーサの２つのプリカーサを用いてもよい。
インジウムを含むプリカーサとして、トリエチルインジウム、トリス（２，２，６，６－テトラメチル－３，５－ヘプタンジオン酸）インジウム、シクロペンタジエニルインジウム、塩化インジウム（ＩＩＩ）、（３－（ジメチルアミノ）プロピル）ジメチルインジウムなどを用いることができる。
また、ガリウムを含むプリカーサとして、トリメチルガリウム、トリエチルガリウム、三塩化ガリウム、トリス（ジメチルアミド）ガリウム、ガリウム（ＩＩＩ）アセチルアセトナート、トリス（２，２，６，６－テトラメチル－３，５－ヘプタンジオン酸）ガリウム、ジメチルクロロガリウム、ジエチルクロロガリウム、塩化ガリウム（ＩＩＩ）などを用いることができる。
また、亜鉛を含むプリカーサとして、ジメチル亜鉛、ジエチル亜鉛、ビス（２，２，６，６－テトラメチル－３，５－ヘプタンジオン酸）亜鉛、塩化亜鉛などを用いることができる。
酸化剤としては、例えば、オゾン、酸素、水などを用いることができる。
得られる膜の組成を制御する方法としては、原料ガスの流量比、原料ガスを流す時間、原料ガスを流す順番などを調整することが挙げられる。また、これらを調整することで、組成が連続して変化する膜を成膜することもできる。また、組成の異なる２以上の膜を連続して成膜することも可能となる。
半導体膜の成膜後、加熱処理を行ってもよい。加熱処理により、半導体膜に含まれる水及び水素を低減し、且つ、絶縁層２８から酸素を供給することができる。なお、加熱処理は半導体膜を加工したあとに行ってもよい。
〔絶縁層２２の形成〕
続いて、導電層２５、半導体層２１ａ、半導体層２１ｂ、及び絶縁層２９ｂを覆って、絶縁層２２を形成する（図７（Ｅ））。
絶縁層２２は、ＰＥＣＶＤ法、スパッタリング法、ＡＬＤ法などの成膜方法を用いることができる。特に開口２０ａ及び開口２０ｂの側壁が垂直に近い場合には、段差被覆性の高い成膜方法を用いることが好ましく、ＡＬＤ法を用いて形成することが好ましい。
〔導電層２３の形成〕
続いて、絶縁層２２を覆って導電層２３となる導電膜を成膜し、不要な部分をエッチングにより除去することで、導電層２３を形成する（図７（Ｆ））。
導電層２３は、ＰＥＣＶＤ法、スパッタリング法、ＡＬＤ法などの成膜方法を用いることができる。特に開口２０ａ及び開口２０ｂの側壁が垂直に近い場合には、段差被覆性の高い成膜方法を用いることが好ましく、ＡＬＤ法を用いて形成することが好ましい。
以上の工程によりトランジスタ１０ａ及びトランジスタ１０ｂを作製することができる。
［適用例］
以下では、上記構成例で例示したトランジスタを適用可能な回路について説明する。
上述のように、本発明の一態様のトランジスタは、ソースとドレインを入れ替えて駆動する際に、電気特性の差が小さいことを特徴の一つとする。そのため、ソースとドレインが入れ替わるように動作するトランジスタを有する様々な回路に用いることが好適である。さらに、回路内の他のトランジスタについては、上記構成例で例示したトランジスタと同一の工程で同一基板上に作製される縦型トランジスタを適用できるため、占有面積を縮小することが可能となる。
また、本発明の一態様は、直列に接続するトランジスタ数によってチャネル長を決定することができる。チャネル長が長いほど、トランジスタが流す電流を小さくできる。また、チャネル幅が一定であるとき、チャネル長が長いほど、飽和領域で駆動する際の、ソース－ドレイン間電圧を変化させたときの、ドレイン電流の変化を小さくできる（飽和性を高くできる、ともいう）。このような特性が要求されるトランジスタに、本発明の一態様のトランジスタを適用することが好適である。
〔適用例１〕
図８には、インバータ回路（「ＮＯＴ回路」または「反転回路」ともいう）として機能する回路３０の構成例を示す。
図８に示す回路３０は、トランジスタＭ１、トランジスタＭ２、トランジスタＭ３、及び容量Ｃ１を有する。回路３０は、２つの配線（配線ＩＮ、配線ＩＮＢ）と、１つの出力配線（配線ＯＵＴ）を有する。
回路３０は、ｎチャネル型トランジスタのみで構成される単極性のインバータ回路である。回路３０の構成にｐチャネル型トランジスタを用いないため、製造コストを低減できる。
トランジスタＭ１は、ソース及びドレインの一方が配線ＣＬＫと電気的に接続され、他方がトランジスタＭ２のソース及びドレインの一方、容量Ｃ１の一方の電極、及び配線ＯＵＴと電気的に接続され、ゲートが容量Ｃ１の他方の電極、トランジスタＭ３のソース及びドレインの一方と電気的に接続される。トランジスタＭ２は、ソース及びドレインの他方が配線ＶＳＳと電気的に接続され、ゲートが配線ＩＮと電気的に接続される。トランジスタＭ３は、ソース及びドレインの他方が配線ＩＮＢと電気的に接続され、ゲートが配線ＶＤＤと電気的に接続される。
配線ＣＬＫには、第１の電位と、第１の電位よりも高い第２の電位が交互に与えられる。配線ＩＮには、入力信号が与えられ、配線ＩＮＢには、当該入力信号を反転した信号が与えられる。配線ＶＤＤ、配線ＶＳＳにはそれぞれ、高電源電位、低電源電位が与えられる。高電源電位は第１の電位よりも高く、低電源電位は第２の電位よりも低い。
続いて、回路３０の動作について、図９（Ａ）、（Ｂ）を用いて説明する。回路３０の動作としては、大きく以下の２つの期間を交互に繰り返すように動作する。図９（Ａ）に示す期間を充電期間、図９（Ｂ）に示す期間を放電期間と呼ぶ場合がある。
図９（Ａ）の充電期間において、配線ＩＮＢと配線ＣＬＫにハイレベル電位（Ｈと表記）が、配線ＩＮにローレベル電位（Ｌと表記）が入力される。配線ＶＤＤには常にハイレベル電位が、配線ＶＳＳには常にローレベル電位が与えられる。
このとき、図９（Ａ）に示すように、充電期間ではトランジスタＭ１とトランジスタＭ３が導通状態（ＯＮと表記）となり、トランジスタＭ２が非導通状態（ＯＦＦと表記）となる。トランジスタＭ１のゲートには、トランジスタＭ３を介して配線ＩＮＢからハイレベル電位が与えられることで、トランジスタＭ１が導通状態となる。その結果、配線ＣＬＫから配線ＯＵＴに向かって電流が流れ、配線ＯＵＴに接続される負荷（例えば配線、容量など）を充電することができる。
ここで、配線ＯＵＴの電位が上昇すると、容量Ｃ１によるブートストラップ効果によって、トランジスタＭ１のゲートの電位は配線ＩＮＢに与えられるハイレベル電位よりも高い電位に上昇するため、トランジスタＭ１のしきい値電圧の影響を排除でき、配線ＯＵＴへの出力電位を配線ＣＬＫの電位に近づけることができる。
続いて、図９（Ｂ）の期間では、配線ＩＮにハイレベル電位が、配線ＩＮＢと配線ＣＬＫにローレベル電位が、それぞれ入力される。
配線ＩＮにハイレベル電位が与えられるため、トランジスタＭ２が導通状態となる。図９（Ａ）の期間で配線ＯＵＴが充電されているため、配線ＯＵＴから配線ＶＳＳに電流が流れ、配線ＯＵＴが放電される。
このとき、充電期間から放電期間に移行した直後では、容量Ｃ１はトランジスタＭ１のしきい値電圧よりも高い電圧が充電されている状態のため、トランジスタＭ１が非導通状態となるまでにはタイムラグが生じる。そのため、トランジスタＭ１が導通状態であり、且つ配線ＣＬＫにはローレベル電位が与えられた状態であることから、配線ＯＵＴから配線ＣＬＫに向かって電流が流れる。その後、容量Ｃ１の充電電圧がトランジスタＭ１のしきい値電圧を下回ることで、トランジスタＭ１が非導通状態となる。
このように、図９（Ｂ）に示す配線ＯＵＴの放電期間において、配線ＶＳＳ側だけでなく、配線ＣＬＫ側にも放電のための電流を流すことで、配線ＯＵＴの放電を迅速に行うことができる。そのため、配線ＯＵＴに接続される負荷が大きい場合であっても高速動作が可能となる。
上記で説明したように、回路３０におけるトランジスタＭ１は、充電期間と放電期間とで、電流の向きが入れ替わるように動作する。言い換えると、トランジスタＭ１は、ソースとドレインとが入れ替わるように動作する。そのため、回路３０においては、トランジスタＭ１に上記構成例で例示した、偶数個のトランジスタを直列接続したトランジスタを適用することが好ましい。また、トランジスタＭ２及びトランジスタＭ３にも、トランジスタＭ１と同一工程により同一基板上に作製される縦型トランジスタを適用することが好ましい。
続いて、回路３０を用いた順序回路の構成例について説明する。
図１０（Ａ）に、順序回路４０ａの構成例を示す。順序回路４０ａは、回路３０と、回路３５と、を有する。回路３０と回路３５とは、配線ＩＮ及び配線ＩＮＢによって接続されている。回路３０については上記記載を参照できる。
回路３５は、トランジスタ４１乃至トランジスタ４７と、容量Ｃ２を有する。回路３５には、配線ＬＩＮ、配線ＣＬＫ２、配線ＣＬＫ３、配線ＲＩＮ、及び配線ＲＥＳが接続される。トランジスタ４１乃至トランジスタ４７は、それぞれｎチャネル型のトランジスタであることが好ましい。
回路３５は、入力される各種信号に従って、配線ＩＮに第１の信号を、配線ＩＮＢに第１の信号を反転した第２の信号を、それぞれ出力する機能を有する。
配線ＬＩＮ、配線ＣＬＫ１、配線ＣＬＫ２、配線ＲＩＮ、及び配線ＲＥＳには、それぞれハイレベル電位の期間とローレベル電位の期間とが所定の周期で繰り返される制御信号が入力される。配線ＬＩＮに与えられる電位がハイレベル電位のとき、配線ＩＮはローレベル電位、配線ＩＮＢはハイレベル電位となる。一方配線ＬＩＮに与えられる電位がローレベル電位のときは、配線ＩＮがハイレベル電位、配線ＩＮＢはローレベル電位となる。
具体的には、トランジスタ４１は、ゲートが配線ＬＩＮと、ソース及びドレインの一方が配線ＩＮＢ、及びトランジスタ４６のソース及びドレインの一方と、他方が配線ＶＤＤと、それぞれ電気的に接続されている。トランジスタ４２は、ゲートが配線ＣＬＫ３と、ソース及びドレインの一方がトランジスタ４３のソース及びドレインの一方と、他方が配線ＶＤＤと、それぞれ電気的に接続されている。トランジスタ４３は、ゲートが配線ＣＬＫ２と、ソース及びドレインの他方が配線ＩＮ、容量Ｃ２の一方の電極、及びトランジスタ４６のゲートと、それぞれ電気的に接続されている。トランジスタ４４は、ゲートが配線ＲＩＮと、ソース及びドレインの一方が配線ＩＮと、他方が配線ＶＤＤと、それぞれ電気的に接続されている。トランジスタ４５は、ゲートが配線ＲＥＳと、ソース及びドレインの一方が配線ＩＮと、他方が配線ＶＤＤと、それぞれ電気的に接続されている。トランジスタ４６は、ソース及びドレインの他方が配線ＶＳＳと電気的に接続されている。トランジスタ４７は、ゲートが配線ＬＩＮと、ソース及びドレインの一方が配線ＩＮと、他方が配線ＶＳＳと、それぞれ電気的に接続されている。容量Ｃ２は、他方の電極が、配線ＶＳＳと電気的に接続されている。
図１０（Ｂ）に示す順序回路４０ｂは、回路３０に代えて回路３０ｂを有する。回路３０ｂは、回路３０と同様の構成が並列に２つ設けられている。すなわち、トランジスタＭ１、トランジスタＭ２、トランジスタＭ３、及び容量Ｃ１を含む構成と、トランジスタＭ４、トランジスタＭ５、トランジスタＭ６、及び容量Ｃ３を含む構成の２つを有する。トランジスタＭ１及びトランジスタＭ２には配線ＳＲＯＵＴが接続され、トランジスタＭ４及びトランジスタＭ５には配線ＧＯＵＴが接続される。またトランジスタＭ４には、配線ＰＷＣが接続される。配線ＣＬＫ１と、配線ＰＷＣとには、同期した信号が与えられる。
回路３０ｂにおいて、トランジスタＭ１及びトランジスタＭ４に、上記構成例で例示した、偶数個のトランジスタを直列接続したトランジスタを適用することが好ましい。
順序回路４０ａ及び順序回路４０ｂは、例えば、表示装置の走査線駆動回路に設けられるシフトレジスタ回路などに適用することが好適である。このとき、配線ＩＮの電位はほとんどの期間、ハイレベル電位を保つ必要がある。そのため、配線ＩＮと配線ＶＳＳの導通・非導通を制御するためのスイッチとして機能するトランジスタ４７には、オフ状態におけるリーク電流が可能な限り小さいトランジスタを適用することが好ましい。そこで、トランジスタ４７には、上記構成例で例示した、チャネル長の長いトランジスタを適用することが好ましい。
〔適用例２〕
以下では、表示装置の画素に用いることのできる画素回路について説明する。図１１（Ａ）には、以下で例示する回路５０を示している。
回路５０は、トランジスタＭ１１乃至Ｍ１６と、容量Ｃ１１と、発光素子ＥＬを有する。また回路５０には、配線ＤＡＴＡ、配線Ｓ１、配線Ｓ２、配線Ｓ３、配線ＥＭ１、配線ＥＭ２、配線ＩＮＩ、配線ＶＤＤ、及び配線ＶＳＳが接続されている。配線ＶＤＤにはハイレベル電位が、配線ＶＳＳにはローレベル電位が、それぞれ与えられる。配線ＩＮＩには任意の固定電位（代表的にはローレベル電位）が与えられる。配線ＤＡＴＡには、データ信号が与えられる。
トランジスタＭ１１は、ゲートが配線Ｓ２と、ソース及びドレインの一方が配線ＤＡＴＡと、他方がトランジスタＭ１２のソース及びドレインの一方、及びトランジスタＭ１５のソース及びドレインの一方と、それぞれ電気的に接続されている。トランジスタＭ１２は、ゲートがトランジスタＭ１３のソース及びドレインの一方、及び容量Ｃ１１の一方の電極と、ソース及びドレインの他方がトランジスタＭ１３のソース及びドレインの他方、及びトランジスタＭ１４のソース及びドレインの一方と、それぞれ電気的に接続されている。トランジスタＭ１３は、ゲートが配線Ｓ１と電気的に接続されている。トランジスタＭ１４は、ゲートが配線ＥＭ２と、ソース及びドレインの他方が配線ＶＤＤと、それぞれ電気的に接続されている。トランジスタＭ１５は、ゲートが配線ＥＭ１と、ソース及びドレインの他方が発光素子ＥＬの一方の電極、トランジスタＭ１６のソース及びドレインの一方、及び容量Ｃ１１の他方の電極と、それぞれ電気的に接続されている。トランジスタＭ１６は、ゲートが配線Ｓ３と、ソース及びドレインの他方が配線ＩＮＩと、それぞれ電気的に接続されている。
トランジスタＭ１１、Ｍ１３、Ｍ１４、Ｍ１５、及びＭ１６は、それぞれ配線の導通・非導通を制御するためのスイッチとして機能する。特にトランジスタＭ１１は、データ信号が与えられる配線ＤＡＴＡと電気的に接続され、選択トランジスタと呼ぶことができる。一方、トランジスタＭ１２は、発光素子ＥＬに流れる電流の大きさを制御する機能を有し、駆動トランジスタとも呼ぶことができる。
図１１（Ｂ）には、回路５０を駆動させる際のタイミングチャートの例を示している。図１１（Ｂ）では、上から配線Ｓ１、配線Ｓ２、配線ＥＭ１、配線ＥＭ２、配線Ｓ３、及び配線ＤＡＴＡに与えられる信号における、電位の時間変化をそれぞれ示している。図１１（Ｂ）に示すタイミングチャートは、期間Ｔ１乃至期間Ｔ４に分かれている。なお、図１１（Ｂ）等では、期間Ｔ１乃至期間Ｔ４を同じ長さで明示しているが、それぞれの期間の長さは異なっていてもよい。
続いて、回路５０の動作例について説明する。
図１２（Ａ１）、（Ｂ１）、図１３（Ａ１）、及び（Ｂ１）は、回路５０の動作を説明するための回路図である。図１２（Ａ２）、（Ｂ２）、図１３（Ａ２）、及び（Ｂ２）は、説明する期間を示すタイミングチャートである。
なお以下では、トランジスタＭ１２以外のトランジスタは、導通状態のとき、ゲートにドレインよりも十分高い電位が与えられ、線形領域で動作するものとし、トランジスタのソースとドレインは同電位となるものとする。
期間Ｔ１では、図１２（Ａ１）、（Ａ２）に示すように、トランジスタＭ１３及びＭ１４が導通状態となり、トランジスタＭ１１、Ｍ１５、及びＭ１６が非導通状態となる。このとき、トランジスタＭ１２のゲートが接続されるノードＮ１には、トランジスタＭ１３及びＭ１４を介して配線ＶＤＤからハイレベル電位が与えられる。このときのノードＮ１の電位を、Ｖｄｄとする。
続いて期間Ｔ２では、図１２（Ｂ１）、（Ｂ２）に示すように、トランジスタＭ１３、Ｍ１５、及びＭ１６が導通状態となり、トランジスタＭ１１、Ｍ１４が非導通状態となる。このとき、ノードＮ１から、トランジスタＭ１３、Ｍ１２、Ｍ１５、及びＭ１６を介して配線ＩＮＩに向かって電流が流れ、トランジスタＭ１２が非導通状態になるまで電位が低下する。配線ＩＮＩに与えられる電位をＶｉｎｉ、トランジスタＭ１２のしきい値電圧をＶｔｈとしたとき、平衡状態に達した後のノードＮ１の電位はＶｉｎｉ＋Ｖｔｈとなる。また、トランジスタＭ１１、Ｍ１２及びＭ１５が接続されるノードＮ２の電位は、Ｖｉｎｉとなる。
続いて、期間Ｔ３では、図１３（Ａ１）、（Ａ２）に示すように、トランジスタＭ１１、Ｍ１３、及びＭ１６が導通状態となり、トランジスタＭ１４及びＭ１５が非導通状態となる。このとき、配線ＤＡＴＡの電位に応じて、トランジスタＭ１１、Ｍ１２、及びＭ１３を介して、ノードＮ１に電流が流れ、ノードＮ１の電位が上昇する。配線ＤＡＴＡに与えられる電位をＶｄａｔａとしたとき、非発光の場合以外は、ＶｄａｔａはＶｉｎｉよりも高くする。これにより、ノードＮ２の電位は、ＶｉｎｉからＶｄａｔａに上昇するため、その変化分はＶｄａｔａ－Ｖｉｎｉとなる。そのため、ノードＮ１の電位も、Ｖｄａｔａ－Ｖｉｎｉだけ上昇し、平衡状態に達した後のノードＮ１の電位はＶｄａｔａ＋Ｖｔｈとなる。すなわち、トランジスタＭ１２のゲートには、データ信号の電位Ｖｄａｔａに自身のしきい値電圧Ｖｔｈ分高い電位が与えられることになる。したがって、期間Ｔ４でトランジスタＭ１２に流れる電流は、トランジスタＭ１２のしきい値電圧Ｖｔｈの値に依存せず、ＶｄａｔａとＶｉｎｉの電位差のみに依存することとなる。
最後に、期間Ｔ４では、図１３（Ｂ１）、（Ｂ２）に示すように、トランジスタＭ１４及びトランジスタＭ１５を導通状態とし、トランジスタＭ１１、Ｍ１３、及びＭ１６を非導通状態とする。これにより、配線ＶＤＤからトランジスタＭ１４、Ｍ１２、及びＭ１５を介して発光素子ＥＬに電流が流れる。発光素子ＥＬに流れる電流は、トランジスタＭ１２のゲートに与えられる電位によって制御される。
このような回路、及び駆動方法を用いることで、駆動トランジスタとして機能するトランジスタＭ１２のしきい値電圧のばらつきの影響を原理的に排除することができる。
ここで、トランジスタＭ１２に流れる電流の向きに着目すると、期間Ｔ２での電流の向きと、期間Ｔ３での電流の向きは、反対向きとなる。すなわち、トランジスタＭ１２は、双方向に電流が流れるトランジスタであるといえる。そのため、トランジスタＭ１２には、上記構成例で例示した偶数個の縦型トランジスタを直列接続したトランジスタを適用することが好ましい。
また、トランジスタＭ１２以外のトランジスタにも、縦型トランジスタを用いることが好ましい。本発明の一態様の縦型トランジスタは、チャネル長を短くでき且つチャネル幅を大きくできるため、極めて大きな電流を流すことに適している。そのため、スイッチとして機能するトランジスタＭ１１等に縦型トランジスタを適用することで、トランジスタＭ１２と同一の作製工程を経て同時に作製できるだけでなく、トランジスタと接続する配線等の充放電に要する期間を短縮できるため、画素の書き込みに要する時間を短くできる。
ここで、図１１（Ｂ）等に示すタイミングチャートにおいて、配線ＥＭ２に与えられる信号と、配線Ｓ３に与えられる信号とは、反転信号を用いることができる。そのため、一方の信号から、インバータ回路などの反転回路により容易に他方の信号を生成することができる。また、トランジスタＭ１６にｐ型トランジスタを適用することで、配線Ｓ３と配線ＥＭ２とを共通にすることが可能となり、配線の本数を削減できるため好ましい。
なお、ｎ型トランジスタとｐ型トランジスタを混在させる場合、ｐ型トランジスタには、多結晶シリコンまたは単結晶シリコンをチャネルが形成される半導体に用いたトランジスタを適用することが好ましい。特に、ＬＴＰＳ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ Ｓｉｌｉｃｏｎ）を用いたトランジスタを適用することが好ましい。このとき、ｎ型のトランジスタには、上記で例示した縦型トランジスタを適用し、同一基板上に２種類のトランジスタを混載することが好ましい。
〔適用例３〕
図１４に示す回路６０は、ソースフォロア回路として機能する回路である。回路６０は、入力された電圧を所定の割合で増幅し、出力する回路である。
回路６０は、トランジスタＭ２１、トランジスタＭ２２、抵抗素子Ｒ、及び容量Ｃ２１を有する。また回路６０には、配線ＩＮ、配線ＢＩＡＳ、配線ＯＵＴ、配線ＶＤＤ、及び配線ＶＳＳが接続される。
トランジスタＭ２１は、ゲートが配線ＩＮと、ソース及びドレインの一方が配線ＶＤＤと、他方がトランジスタＭ２２のソース及びドレインの一方、及び抵抗素子Ｒの一方の端子と、それぞれ電気的に接続されている。トランジスタＭ２２は、ゲートが配線ＢＩＡＳと、ソース及びドレインの他方が配線ＶＳＳと、それぞれ電気的に接続されている。抵抗素子Ｒは、他方の端子が配線ＯＵＴ、及び容量Ｃ２１の一方の電極と電気的に接続されている。容量Ｃ２１は、他方の電極が配線ＶＳＳと電気的に接続されている。
配線ＩＮは回路６０の入力に相当し、配線ＯＵＴは出力に相当する。配線ＶＤＤには高電源電位が、配線ＶＳＳには低電源電位がそれぞれ与えられる。配線ＢＩＡＳには定電位が与えられる。例えば配線ＢＩＡＳには、配線ＶＳＳに与えられる電位以上、配線ＶＤＤに与えられる電位以下の電位を与えることができる。
トランジスタＭ２１及びトランジスタＭ２２は飽和領域で動作する。このとき、トランジスタが飽和領域で動作する際の、ゲート－ソース間電圧の変化に対する、ソース－ドレイン間電流の変化が小さい（トランジスタの飽和性が良好であるともいう）ほど、回路６０の増幅率を高めることができる。トランジスタＭ２１とトランジスタＭ２２の両方に、縦型トランジスタを適用する場合、単体で用いると飽和性が十分でない場合がある。そのため、トランジスタＭ２１とトランジスタＭ２２には、複数の縦型トランジスタを直列に接続したトランジスタを適用することが好ましい。
ここで、図１４に示す回路の増幅率をシミュレーションにより見積もった結果を示す。シミュレーションに用いたトランジスタＭ２１及びトランジスタＭ２２の特性については、酸化物半導体を用いた、チャネル長Ｌ＝０．５μｍ、チャネル幅Ｗ＝２πμｍの縦型トランジスタの実測値を使用した。また、配線ＶＤＤに与える電圧を１２Ｖ、配線ＶＳＳに与える電圧を－８Ｖ、配線ＢＩＡＳに与える電圧を－５．５Ｖとし、抵抗Ｒの抵抗値を１．７ｋΩ、容量Ｃ２１の容量値を７．５ｐＦとした。
トランジスタＭ２１及びトランジスタＭ２２に使用したトランジスタの直列数と、回路６０の増幅率のシミュレーション結果を表１に示す。直列数が大きいほど、増幅率は１に近づく結果となった。
以上が、適用例についての説明である。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態２）
本実施の形態では、本発明の一態様の半導体装置が適用された表示装置について説明する。
本実施の形態の表示装置は、高解像度の表示装置または大型な表示装置とすることができる。したがって、本実施の形態の表示装置は、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ、及び、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、及び、音響再生装置の表示部に用いることができる。
また、本実施の形態の表示装置は、高精細な表示装置とすることができる。したがって、本実施の形態の表示装置は、例えば、腕時計型、及び、ブレスレット型などの情報端末機（ウェアラブル機器）の表示部、並びに、ヘッドマウントディスプレイ（ＨＭＤ）などのＶＲ向け機器、及び、メガネ型のＡＲ向け機器などの頭部に装着可能なウェアラブル機器の表示部に用いることができる。
本発明の一態様の半導体装置は、表示装置、または、当該表示装置を有するモジュールに用いることができる。当該表示装置を有するモジュールとしては、当該表示装置にフレキシブルプリント回路基板（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ、以下、ＦＰＣと記す）もしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）等のコネクタが取り付けられたモジュール、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式もしくはＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式等により集積回路（ＩＣ）が実装されたモジュール等が挙げられる。
［表示装置５０Ａ］
図１５に、表示装置５０Ａの斜視図を示す。
表示装置５０Ａは、基板１５２と基板１５１とが貼り合わされた構成を有する。図１５では、基板１５２を破線で示している。
表示装置５０Ａは、表示部１６２、接続部１４０、回路部１６４、配線１６５等を有する。図１５では表示装置５０ＡにＩＣ１７３及びＦＰＣ１７２が実装されている例を示している。そのため、図１５に示す構成は、表示装置５０Ａと、ＩＣと、ＦＰＣと、を有する表示モジュールということもできる。
接続部１４０は、表示部１６２の外側に設けられる。接続部１４０は、表示部１６２の一辺または複数の辺に沿って設けることができる。接続部１４０は、単数であっても複数であってもよい。図１５では、表示部の四辺を囲むように接続部１４０が設けられている例を示す。接続部１４０では、表示素子の共通電極と、導電層とが電気的に接続されており、共通電極に電位を供給することができる。
回路部１６４は、例えば走査線駆動回路（ゲートドライバともいう）を有する。また、回路部１６４は、走査線駆動回路及び信号線駆動回路（ソースドライバともいう）の双方を有していてもよい。
配線１６５は、表示部１６２及び回路部１６４に信号及び電力を供給する機能を有する。当該信号及び電力は、ＦＰＣ１７２を介して外部から配線１６５に入力される、またはＩＣ１７３から配線１６５に入力される。
図１５では、ＣＯＧ方式またはＣＯＦ方式等により、基板１５１にＩＣ１７３が設けられている例を示す。ＩＣ１７３には、例えば、走査線駆動回路及び信号線駆動回路のうち一方または双方を有するＩＣを適用できる。なお、表示装置５０Ａ及び表示モジュールは、ＩＣを設けない構成としてもよい。また、ＩＣを、ＣＯＦ方式等により、ＦＰＣに実装してもよい。
本発明の一態様の半導体装置は、例えば、表示装置５０Ａの表示部１６２及び回路部１６４の一方または双方に適用することができる。また、本発明の一態様の半導体装置は、ＩＣ１７３に適用することもできる。
例えば、本発明の一態様の半導体装置を表示装置の画素回路に適用する場合、画素回路の占有面積を縮小することができ、高精細の表示装置とすることができる。また、例えば、本発明の一態様の半導体装置を表示装置の駆動回路（例えば、ゲート線駆動回路及びソース線駆動回路の一方または双方）に適用する場合、駆動回路の占有面積を縮小することができ、狭額縁の表示装置とすることができる。また、本発明の一態様の半導体装置は、電気特性が良好であるため、表示装置に用いることで表示装置の信頼性を高めることができる。
特に、表示装置５０Ａに設けられるトランジスタのうち、双方向に電流が流れるトランジスタには、実施の形態１で例示した、偶数の縦型トランジスタが直列に接続された構成を適用することが好ましい。
表示部１６２は、表示装置５０Ａにおける画像を表示する領域であり、周期的に配列された複数の画素２１０を有する。図１５には、１つの画素２１０の拡大図を示している。
本実施の形態の表示装置における画素の配列に特に限定はなく、様々な方法を適用することができる。画素の配列としては、例えば、ストライプ配列、Ｓストライプ配列、マトリクス配列、デルタ配列、ベイヤー配列、及びペンタイル配列が挙げられる。
図１５に示す画素２１０は、赤色の光を呈する副画素１１Ｒ、緑色の光を呈する副画素１１Ｇ、及び、青色の光を呈する副画素１１Ｂを有する。
副画素１１Ｒ、１１Ｇ、１１Ｂは、それぞれ、表示素子と、当該表示素子の駆動を制御する回路と、を有する。
表示素子としては、様々な素子を用いることができ、例えば、液晶素子及び発光素子が挙げられる。その他、シャッター方式または光干渉方式のＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）素子、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、または電子粉流体（登録商標）方式等を適用した表示素子などを用いることもできる。また、光源と、量子ドット材料による色変換技術と、を用いたＱＬＥＤ（Ｑｕａｎｔｕｍ－ｄｏｔ ＬＥＤ）を用いてもよい。
液晶素子としては、例えば、透過型の液晶素子、反射型の液晶素子、及び、半透過型の液晶素子が挙げられる。
発光素子としては、例えば、ＬＥＤ、ＯＬＥＤ（Ｏｒｇａｎｉｃ ＬＥＤ）、半導体レーザなどの、自発光性の発光素子が挙げられる。ＬＥＤとして、例えば、ミニＬＥＤ、マイクロＬＥＤなどを用いることができる。
発光素子が有する発光物質としては、例えば、蛍光を発する物質（蛍光材料）、燐光を発する物質（燐光材料）、熱活性化遅延蛍光を示す物質（熱活性化遅延蛍光（Ｔｈｅｒｍａｌｌｙ ａｃｔｉｖａｔｅｄ ｄｅｌａｙｅｄ ｆｌｕｏｒｅｓｃｅｎｃｅ：ＴＡＤＦ）材料）、及び、無機化合物（量子ドット材料等）が挙げられる。
発光素子の発光色は、赤外、赤、緑、青、シアン、マゼンタ、黄、または白などとすることができる。また、発光素子にマイクロキャビティ構造を付与することにより色純度を高めることができる。
発光素子が有する一対の電極のうち、一方の電極は陽極として機能し、他方の電極は陰極として機能する。
本実施の形態では、主に、表示素子として発光素子を用いる場合を例に挙げて説明する。
なお、本発明の一態様の表示装置は、発光素子が形成されている基板とは反対方向に光を射出する上面射出型（トップエミッション型）、発光素子が形成されている基板側に光を射出する下面射出型（ボトムエミッション型）、両面に光を射出する両面射出型（デュアルエミッション型）のいずれであってもよい。
図１６に、表示装置５０Ａの、ＦＰＣ１７２を含む領域の一部、回路部１６４の一部、表示部１６２の一部、接続部１４０の一部、及び、端部を含む領域の一部をそれぞれ切断したときの断面の一例を示す。
図１６に示す表示装置５０Ａは、基板１５１と基板１５２の間に、トランジスタ２０５Ｄ、２０５Ｒ、２０５Ｇ、２０５Ｂ、発光素子１３０Ｒ、発光素子１３０Ｇ、発光素子１３０Ｂ等を有する。発光素子１３０Ｒは、赤色の光を呈する副画素１１Ｒが有する表示素子であり、発光素子１３０Ｇは、緑色の光を呈する副画素１１Ｇが有する表示素子であり、発光素子１３０Ｂは、青色の光を呈する副画素１１Ｂが有する表示素子である。
表示装置５０Ａには、ＳＢＳ（Ｓｉｄｅ Ｂｙ Ｓｉｄｅ）構造が適用されている。ＳＢＳ構造は、発光素子ごとに材料及び構成を最適化することができるため、材料及び構成の選択の自由度が高まり、輝度の向上及び信頼性の向上を図ることが容易となる。
また、表示装置５０Ａは、トップエミッション型である。トップエミッション型は、トランジスタ等を発光素子の発光領域と重ねて配置できるため、ボトムエミッション型に比べて画素の開口率を高めることができる。
トランジスタ２０５Ｄ、２０５Ｒ、２０５Ｇ、２０５Ｂは、いずれも基板１５１上に形成されている。これらのトランジスタは、同一の材料及び同一の工程により作製することができる。
本実施の形態では、トランジスタ２０５Ｄ、２０５Ｒ、２０５Ｇ、２０５Ｂには、ＯＳトランジスタを用いる例を示す。トランジスタ２０５Ｄ、２０５Ｒ、２０５Ｇ、２０５Ｂには、本発明の一態様のトランジスタを用いることができる。ここでは、トランジスタ２０５Ｒ、２０５Ｇ、２０５Ｂに、２つの縦型トランジスタが直列に接続された構成を適用した例を示している。例えばトランジスタ２０５Ｒ、２０５Ｇ、及び２０５Ｂは、発光素子に流れる電流を制御するための、駆動トランジスタとして機能する。また、トランジスタ２０５Ｄには、単体の縦型トランジスタを適用した例を示している。トランジスタ２０５Ｄは、駆動回路の一部を構成するトランジスタである。
このように、表示装置５０Ａは、表示部１６２及び回路部１６４の双方に、本発明の一態様のトランジスタを有する。表示部１６２に本発明の一態様のトランジスタを用いることで、画素サイズを縮小でき、高精細化を図ることができる。また、回路部１６４に本発明の一態様のトランジスタを用いることで、回路部１６４の占有面積を小さくでき、狭額縁化を図ることができる。本発明の一態様のトランジスタについては、先の実施の形態の記載を参照できる。
具体的には、トランジスタ２０５Ｄ、２０５Ｒ、２０５Ｇ、２０５Ｂは、それぞれ、ゲートとして機能する導電層１０４、ゲート絶縁層として機能する絶縁層１０６、ソースまたはドレインとして機能する導電層１１２ａ及び導電層１１２ｂ、金属酸化物を有する半導体層１０８、並びに、絶縁層１１０（絶縁層１１０ａ、１１０ｂ、１１０ｃ）を有する。ここでは、同一の導電膜を加工して得られる複数の層に、同じハッチングパターンを付している。絶縁層１１０は、導電層１１２ａと半導体層１０８との間に位置する。絶縁層１０６は、導電層１０４と半導体層１０８との間に位置する。
なお、本実施の形態の表示装置が有するトランジスタは、本発明の一態様のトランジスタのみに限定されない。例えば、本発明の一態様のトランジスタと、他の構造のトランジスタと、を組み合わせて有していてもよい。
本実施の形態の表示装置は、例えば、プレーナ型のトランジスタ、スタガ型のトランジスタ、逆スタガ型のトランジスタのいずれか一以上を有していてもよい。本実施の形態の表示装置が有するトランジスタは、トップゲート型またはボトムゲート型のいずれとしてもよい。または、チャネルが形成される半導体層の上下にゲートが設けられていてもよい。
また、本実施の形態の表示装置は、シリコンをチャネル形成領域に用いたトランジスタ（Ｓｉトランジスタ）を有していてもよい。
シリコンとしては、単結晶シリコン、多結晶シリコン、非晶質シリコン等が挙げられる。特に、半導体層にＬＴＰＳを有するトランジスタ（以下、ＬＴＰＳトランジスタともいう）を用いることができる。ＬＴＰＳトランジスタは、電界効果移動度が高く、周波数特性が良好である。
画素回路に含まれる発光素子の発光輝度を高くする場合、発光素子に流す電流量を大きくする必要がある。そのためには、画素回路に含まれている駆動トランジスタのソース－ドレイン間電圧を高くする必要がある。ＯＳトランジスタは、Ｓｉトランジスタと比較して、ソース－ドレイン間において耐圧が高いため、ＯＳトランジスタのソース－ドレイン間には高い電圧を印加することができる。したがって、画素回路に含まれる駆動トランジスタをＯＳトランジスタとすることで、発光素子に流れる電流量を大きくし、発光素子の発光輝度を高くすることができる。
また、トランジスタが飽和領域で動作する場合において、ＯＳトランジスタは、Ｓｉトランジスタよりも、ゲート－ソース間電圧の変化に対して、ソース－ドレイン間電流の変化を小さくすることができる。このため、画素回路に含まれる駆動トランジスタとしてＯＳトランジスタを適用することによって、ゲート－ソース間電圧の変化によって、ソース－ドレイン間に流れる電流を細かく定めることができるため、発光素子に流れる電流量を制御することができる。このため、画素回路における階調数を多くすることができる。
また、トランジスタが飽和領域で動作するときに流れる電流の飽和特性において、ＯＳトランジスタは、ソース－ドレイン間電圧が徐々に高くなった場合においても、Ｓｉトランジスタよりも安定した電流（飽和電流）を流すことができる。そのため、ＯＳトランジスタを駆動トランジスタとして用いることで、例えば、ＥＬ素子の電流－電圧特性にばらつきが生じた場合においても、発光素子に安定した電流を流すことができる。つまり、ＯＳトランジスタは、飽和領域で動作する場合において、ソース－ドレイン間電圧を変化させても、ソース－ドレイン間電流がほぼ変化しないため、発光素子の発光輝度を安定させることができる。
回路部１６４が有するトランジスタと、表示部１６２が有するトランジスタは、同じ構造であってもよく、異なる構造であってもよい。回路部１６４が有する複数のトランジスタの構造は、全て同じであってもよく、２種類以上あってもよい。同様に、表示部１６２が有する複数のトランジスタの構造は、全て同じであってもよく、２種類以上あってもよい。
表示部１６２が有するトランジスタの全てをＯＳトランジスタとしてもよく、表示部１６２が有するトランジスタの全てをＳｉトランジスタとしてもよく、表示部１６２が有するトランジスタの一部をＯＳトランジスタとし、残りをＳｉトランジスタとしてもよい。
例えば、表示部１６２にＬＴＰＳトランジスタとＯＳトランジスタとの双方を用いることで、消費電力が低く、駆動能力の高い表示装置を実現することができる。また、ＬＴＰＳトランジスタと、ＯＳトランジスタとを、組み合わせる構成をＬＴＰＯと呼称する場合がある。なお、より好適な例としては、配線間の導通、非導通を制御するためのスイッチとして機能するトランジスタ等にＯＳトランジスタを適用し、電流を制御するトランジスタ等にＬＴＰＳトランジスタを適用する構成が挙げられる。
例えば、表示部１６２が有するトランジスタの一は、発光素子に流れる電流を制御するためのトランジスタとして機能し、駆動トランジスタとも呼ぶことができる。駆動トランジスタのソース及びドレインの一方は、発光素子の画素電極と電気的に接続される。当該駆動トランジスタには、ＬＴＰＳトランジスタを用いることが好ましい。これにより、画素回路において発光素子に流れる電流を大きくできる。
一方、表示部１６２が有するトランジスタの他の一は、画素の選択、非選択を制御するためのスイッチとして機能し、選択トランジスタとも呼ぶことができる。選択トランジスタのゲートはゲート線と電気的に接続され、ソース及びドレインの一方は、ソース線（信号線）と電気的に接続される。選択トランジスタには、ＯＳトランジスタを適用することが好ましい。これにより、フレーム周波数を著しく小さく（例えば１ｆｐｓ以下）しても、画素の階調を維持することができるため、静止画を表示する際にドライバを停止することで、消費電力を低減することができる。
トランジスタ２０５Ｄ、２０５Ｒ、２０５Ｇ、２０５Ｂを覆うように、絶縁層２１８が設けられ、絶縁層２１８上に絶縁層２３５が設けられている。
絶縁層２１８は、トランジスタの保護層として機能することが好ましい。絶縁層２１８には、水及び水素などの不純物が拡散しにくい材料を用いることが好ましい。これにより、絶縁層２１８をバリア層として機能させることができる。このような構成とすることで、トランジスタに外部から不純物が拡散することを効果的に抑制でき、表示装置の信頼性を高めることができる。
絶縁層２１８は、１層以上の無機絶縁膜を有することが好ましい。無機絶縁膜としては、例えば、酸化絶縁膜、窒化絶縁膜、酸化窒化絶縁膜、及び窒化酸化絶縁膜が挙げられる。これらの無機絶縁膜の具体例は、前述の通りである。
絶縁層２３５は、平坦化層としての機能を有することが好ましく、有機絶縁膜が好適である。有機絶縁膜に用いることができる材料としては、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、フェノール樹脂、及びこれら樹脂の前駆体等が挙げられる。また、絶縁層２３５を、有機絶縁膜と、無機絶縁膜との積層構造にしてもよい。絶縁層２３５の最表層は、エッチング保護層としての機能を有することが好ましい。これにより、画素電極１１１Ｒ、１１１Ｇ、１１１Ｂなどの加工時に、絶縁層２３５に凹部が形成されることを抑制することができる。または、絶縁層２３５には、画素電極１１１Ｒ、１１１Ｇ、１１１Ｂなどの加工時に、凹部が設けられてもよい。
絶縁層２３５上に、発光素子１３０Ｒ、１３０Ｇ、１３０Ｂが設けられている。
発光素子１３０Ｒは、絶縁層２３５上の画素電極１１１Ｒと、画素電極１１１Ｒ上のＥＬ層１１３Ｒと、ＥＬ層１１３Ｒ上の共通電極１１５と、を有する。図１６に示す発光素子１３０Ｒは、赤色の光（Ｒ）を発する。ＥＬ層１１３Ｒは、赤色の光を発する発光層を有する。
同様に、発光素子１３０Ｇは、画素電極１１１Ｇ、ＥＬ層１１３Ｇ、及び共通電極１１５を有する。発光素子１３０Ｇは緑色の光（Ｇ）を発し、ＥＬ層１１３Ｇは緑色の光を発する発光層を有する。
同様に、発光素子１３０Ｂは、画素電極１１１Ｂ、ＥＬ層１１３Ｂ、及び共通電極１１５を有する。発光素子１３０Ｂは青色の光（Ｂ）を発し、ＥＬ層１１３Ｂは青色の光を発する発光層を有する。
なお、図１６では、ＥＬ層１１３Ｒ、１１３Ｇ、１１３Ｂを全て同じ厚さのように示すが、これに限られない。ＥＬ層１１３Ｒ、１１３Ｇ、１１３Ｂのそれぞれの膜厚は異なっていてもよい。例えば、ＥＬ層１１３Ｒ、１１３Ｇ、１１３Ｂをそれぞれの発する光を強める光路長に対応して膜厚を設定することが好ましい。これにより、マイクロキャビティ構造を実現し、各発光素子から射出される光の色純度を高めることができる。
画素電極１１１Ｒは、絶縁層１０６、絶縁層２１８、及び絶縁層２３５に設けられた開口を介して、トランジスタ２０５Ｒが有する導電層１１２ｂと電気的に接続されている。同様に、画素電極１１１Ｇは、トランジスタ２０５Ｇが有する導電層１１２ｂと電気的に接続され、画素電極１１１Ｂは、トランジスタ２０５Ｂが有する導電層１１２ｂと電気的に接続されている。
画素電極１１１Ｒ、１１１Ｇ、１１１Ｂのそれぞれの端部は、絶縁層２３７によって覆われている。絶縁層２３７は、隔壁（土手、バンク、スペーサともいう）として機能する。絶縁層２３７は、無機絶縁材料及び有機絶縁材料の一方または双方を用いて、単層構造または積層構造で設けることができる。絶縁層２３７には、例えば、絶縁層２１８に用いることができる材料及び絶縁層２３５に用いることができる材料を適用できる。絶縁層２３７により、画素電極と共通電極とを電気的に絶縁することができる。また、絶縁層２３７により、隣接する発光素子同士を電気的に絶縁することができる。
共通電極１１５は、発光素子１３０Ｒ、１３０Ｇ、１３０Ｂに共通して設けられる一続きの膜である。複数の発光素子が共通して有する共通電極１１５は、接続部１４０に設けられた導電層１２３と電気的に接続される。導電層１２３には、画素電極１１１Ｒ、１１１Ｇ、１１１Ｂと同じ材料及び同じ工程で形成された導電層を用いることが好ましい。
本発明の一態様の表示装置において、画素電極と共通電極のうち、光を取り出す側の電極には、可視光を透過する導電膜を用いる。また、光を取り出さない側の電極には、可視光を反射する導電膜を用いることが好ましい。
また、光を取り出さない側の電極にも可視光を透過する導電膜を用いてもよい。この場合、反射層と、ＥＬ層との間に当該電極を配置することが好ましい。つまり、ＥＬ層の発光は、当該反射層によって反射されて、表示装置から取り出されてもよい。
発光素子の一対の電極を形成する材料としては、金属、合金、電気伝導性化合物、及びこれらの混合物などを適宜用いることができる。当該材料としては、具体的には、アルミニウム、マグネシウム、チタン、クロム、マンガン、鉄、コバルト、ニッケル、銅、ガリウム、亜鉛、インジウム、スズ、モリブデン、タンタル、タングステン、パラジウム、金、白金、銀、イットリウム、ネオジムなどの金属、及びこれらを適宜組み合わせて含む合金が挙げられる。また、当該材料としては、インジウムスズ酸化物（Ｉｎ－Ｓｎ酸化物、ＩＴＯともいう）、Ｉｎ－Ｓｉ－Ｓｎ酸化物（ＩＴＳＯともいう）、インジウム亜鉛酸化物（Ｉｎ－Ｚｎ酸化物）、及びＩｎ－Ｗ－Ｚｎ酸化物などを挙げることができる。また、当該材料としては、アルミニウム、ニッケル、及びランタンの合金（Ａｌ－Ｎｉ－Ｌａ）等のアルミニウムを含む合金（アルミニウム合金）、並びに、銀とマグネシウムの合金、及び、銀とパラジウムと銅の合金（Ａｇ－Ｐｄ－Ｃｕ、ＡＰＣとも記す）等の銀を含む合金が挙げられる。その他、当該材料としては、上記例示のない元素周期表の第１族または第２族に属する元素（例えば、リチウム、セシウム、カルシウム、ストロンチウム）、ユウロピウム、イッテルビウムなどの希土類金属及びこれらを適宜組み合わせて含む合金、グラフェン等が挙げられる。
発光素子には、微小光共振器（マイクロキャビティ）構造が適用されていることが好ましい。したがって、発光素子が有する一対の電極の一方は、可視光に対する透過性及び反射性を有する電極（半透過・半反射電極）であることが好ましく、他方は、可視光に対する反射性を有する電極（反射電極）であることが好ましい。発光素子がマイクロキャビティ構造を有することで、発光層から得られる発光を両電極間で共振させ、発光素子から射出される光を強めることができる。
透明電極の光の透過率は、４０％以上とする。例えば、発光素子の透明電極には、可視光（波長４００ｎｍ以上７５０ｎｍ未満の光）の透過率が４０％以上である電極を用いることが好ましい。半透過・半反射電極の可視光の反射率は、１０％以上９５％以下、好ましくは３０％以上８０％以下とする。反射電極の可視光の反射率は、４０％以上１００％以下、好ましくは７０％以上１００％以下とする。また、これらの電極の抵抗率は、１×１０－２Ωｃｍ以下が好ましい。
ＥＬ層１１３Ｒ、１１３Ｇ、１１３Ｂは、それぞれ、島状に設けられている。図１６では、隣り合うＥＬ層１１３Ｒの端部とＥＬ層１１３Ｇの端部とが重なっており、隣り合うＥＬ層１１３Ｇの端部とＥＬ層１１３Ｂの端部とが重なっており、隣り合うＥＬ層１１３Ｒの端部とＥＬ層１１３Ｂの端部とが重なっている。ファインメタルマスクを用いて島状のＥＬ層を成膜する場合、図１６に示すように、隣り合うＥＬ層の端部同士が重なることがあるが、これに限られない。つまり、隣り合うＥＬ層同士は重ならず、互いに離隔されていてもよい。また、表示装置において、隣り合うＥＬ層同士が重なっている部分と、隣り合うＥＬ層同士が重ならず離隔されている部分と、の双方が存在してもよい。
ＥＬ層１１３Ｒ、１１３Ｇ、１１３Ｂは、それぞれ、少なくとも発光層を有する。発光層は、１種または複数種の発光物質を有する。発光物質としては、青色、紫色、青紫色、緑色、黄緑色、黄色、橙色、または赤色などの発光色を呈する物質を適宜用いる。また、発光物質として、近赤外光を発する物質を用いることもできる。
発光物質としては、蛍光材料、燐光材料、ＴＡＤＦ材料、及び量子ドット材料などが挙げられる。
発光層は、発光物質（ゲスト材料）に加えて、１種または複数種の有機化合物（ホスト材料、アシスト材料等）を有していてもよい。１種または複数種の有機化合物としては、正孔輸送性の高い物質（正孔輸送性材料）及び電子輸送性の高い物質（電子輸送性材料）の一方または双方を用いることができる。また、１種または複数種の有機化合物として、バイポーラ性の物質（電子輸送性及び正孔輸送性が高い物質）、またはＴＡＤＦ材料を用いてもよい。
発光層は、例えば、燐光材料と、励起錯体を形成しやすい組み合わせである正孔輸送性材料及び電子輸送性材料と、を有することが好ましい。このような構成とすることにより、励起錯体から発光物質（燐光材料）へのエネルギー移動であるＥｘＴＥＴ（Ｅｘｃｉｐｌｅｘ－Ｔｒｉｐｌｅｔ Ｅｎｅｒｇｙ Ｔｒａｎｓｆｅｒ）を用いた発光を効率よく得ることができる。発光物質の最も低エネルギー側の吸収帯の波長と重なるような発光を呈する励起錯体を形成するような組み合わせを選択することで、エネルギー移動がスムーズとなり、効率よく発光を得ることができる。この構成により、発光素子の高効率、低電圧駆動、長寿命を同時に実現できる。
ＥＬ層は、発光層の他に、正孔注入性の高い物質を含む層（正孔注入層）、正孔輸送性材料を含む層（正孔輸送層）、電子ブロック性の高い物質を含む層（電子ブロック層）、電子注入性の高い物質を含む層（電子注入層）、電子輸送性材料を含む層（電子輸送層）、及び、正孔ブロック性の高い物質を含む層（正孔ブロック層）のうち一つまたは複数を有することができる。その他、ＥＬ層は、バイポーラ性材料及びＴＡＤＦ材料の一方または双方を含んでいてもよい。
発光素子には低分子化合物及び高分子化合物のいずれを用いることもでき、無機化合物を含んでいてもよい。発光素子を構成する層は、それぞれ、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。
発光素子には、シングル構造（発光ユニットを１つだけ有する構造）を適用してもよく、タンデム構造（発光ユニットを複数有する構造）を適用してもよい。発光ユニットは、少なくとも１層の発光層を有する。タンデム構造は、複数の発光ユニットが電荷発生層を介して直列に接続された構成である。電荷発生層は、一対の電極間に電圧を印加したときに、２つの発光ユニットの一方に電子を注入し、他方に正孔を注入する機能を有する。タンデム構造とすることで、高輝度発光が可能な発光素子とすることができる。また、タンデム構造は、シングル構造と比べて、同じ輝度を得るために必要な電流を低減できるため、信頼性を高めることができる。なお、タンデム構造をスタック構造と呼んでもよい。
図１６において、タンデム構造の発光素子を用いる場合、ＥＬ層１１３Ｒは、赤色の光を発する発光ユニットを複数有する構造であり、ＥＬ層１１３Ｇは、緑色の光を発する発光ユニットを複数有する構造であり、ＥＬ層１１３Ｂは、青色の光を発する発光ユニットを複数有する構造であると好ましい。
発光素子１３０Ｒ、１３０Ｇ、１３０Ｂ上には保護層１３１が設けられている。保護層１３１と基板１５２は接着層１４２を介して接着されている。基板１５２には、遮光層１１７が設けられている。発光素子の封止には、例えば、固体封止構造または中空封止構造が適用できる。図１６では、基板１５２と基板１５１との間の空間が、接着層１４２で充填されており、固体封止構造が適用されている。または、当該空間を不活性ガス（窒素またはアルゴンなど）で充填し、中空封止構造を適用してもよい。このとき、接着層１４２は、発光素子と重ならないように設けられていてもよい。また、当該空間を、枠状に設けられた接着層１４２とは異なる樹脂で充填してもよい。
保護層１３１は、少なくとも表示部１６２に設けられており、表示部１６２全体を覆うように設けられていることが好ましい。保護層１３１は、表示部１６２だけでなく、接続部１４０及び回路部１６４を覆うように設けられていることが好ましい。また、保護層１３１は、表示装置５０Ａの端部にまで設けられていることが好ましい。一方で、接続部２０４には、ＦＰＣ１７２と導電層１６６とを電気的に接続させるため、保護層１３１が設けられていない部分が生じる。
発光素子１３０Ｒ、１３０Ｇ、１３０Ｂ上に保護層１３１を設けることで、発光素子の信頼性を高めることができる。
保護層１３１は単層構造でもよく、２層以上の積層構造であってもよい。また、保護層１３１の導電性は問わない。保護層１３１としては、絶縁膜、半導体膜、及び、導電膜の少なくとも一種を用いることができる。
保護層１３１が無機膜を有することで、共通電極１１５の酸化を防止する、発光素子に不純物（水分及び酸素等）が入り込むことを抑制する、等、発光素子の劣化を抑制し、表示装置の信頼性を高めることができる。
保護層１３１には、例えば、酸化絶縁膜、窒化絶縁膜、酸化窒化絶縁膜、及び窒化酸化絶縁膜等の無機絶縁膜を用いることができる。これらの無機絶縁膜の具体例は、前述の通りである。特に、保護層１３１は、窒化絶縁膜または窒化酸化絶縁膜を有することが好ましく、窒化絶縁膜を有することがより好ましい。
また、保護層１３１には、ＩＴＯ、Ｉｎ－Ｚｎ酸化物、Ｇａ－Ｚｎ酸化物、Ａｌ－Ｚｎ酸化物、またはＩＧＺＯ等を含む無機膜を用いることもできる。当該無機膜は、高抵抗であることが好ましく、具体的には、共通電極１１５よりも高抵抗であることが好ましい。当該無機膜は、さらに窒素を含んでいてもよい。
発光素子の発光を、保護層１３１を介して取り出す場合、保護層１３１は、可視光に対する透過性が高いことが好ましい。例えば、ＩＴＯ、ＩＧＺＯ、及び、酸化アルミニウムは、それぞれ、可視光に対する透過性が高い無機材料であるため、好ましい。
保護層１３１としては、例えば、酸化アルミニウム膜と、酸化アルミニウム膜上の窒化シリコン膜と、の積層構造、または、酸化アルミニウム膜と、酸化アルミニウム膜上のＩＧＺＯ膜と、の積層構造を用いることができる。当該積層構造を用いることで、不純物（水及び酸素等）がＥＬ層側に入り込むことを抑制できる。
さらに、保護層１３１は、有機膜を有していてもよい。例えば、保護層１３１は、有機膜と無機膜の双方を有していてもよい。保護層１３１に用いることができる有機膜としては、例えば、絶縁層２３５に用いることができる有機絶縁膜などが挙げられる。
基板１５１の、基板１５２が重ならない領域には、接続部２０４が設けられている。接続部２０４では、配線１６５が、導電層１６６及び接続層２４２を介してＦＰＣ１７２と電気的に接続されている。配線１６５は、導電層１１２ｂと同一の導電膜を加工して得られた導電層の単層構造である例を示す。導電層１６６は、画素電極１１１Ｒ、１１１Ｇ、１１１Ｂと同一の導電膜を加工して得られた導電層の単層構造である例を示す。接続部２０４の上面では、導電層１６６が露出している。これにより、接続部２０４とＦＰＣ１７２とを接続層２４２を介して電気的に接続することができる。
表示装置５０Ａは、トップエミッション型である。発光素子が発する光は、基板１５２側に射出される。基板１５２には、可視光に対する透過性が高い材料を用いることが好ましい。画素電極１１１Ｒ、１１１Ｇ、１１１Ｂは可視光を反射する材料を含み、対向電極（共通電極１１５）は可視光を透過する材料を含む。
基板１５２の基板１５１側の面には、遮光層１１７を設けることが好ましい。遮光層１１７は、隣り合う発光素子の間、接続部１４０、及び、回路部１６４などに設けることができる。
また、基板１５２の基板１５１側の面、または、保護層１３１上に、カラーフィルタなどの着色層を設けてもよい。発光素子に重ねてカラーフィルタを設けると、画素から射出される光の色純度を高めることができる。
また、基板１５２の外側（基板１５１とは反対側の面）には各種光学部材を配置することができる。光学部材としては、例えば、偏光板、位相差板、光拡散層（拡散フィルムなど）、反射防止層、及び集光フィルムが挙げられる。また、基板１５２の外側には、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、使用に伴う傷の発生を抑制するハードコート膜、衝撃吸収層等の表面保護層を配置してもよい。例えば、表面保護層として、ガラス層またはシリカ層（ＳｉＯｘ層）を設けることで、表面汚染及び傷の発生を抑制することができ、好ましい。また、表面保護層としては、ＤＬＣ（ダイヤモンドライクカーボン）、酸化アルミニウム（ＡｌＯｘ）、ポリエステル系材料、またはポリカーボネート系材料などを用いてもよい。なお、表面保護層には、可視光に対する透過率が高い材料を用いることが好ましい。また、表面保護層には、硬度が高い材料を用いることが好ましい。
基板１５１及び基板１５２としては、それぞれ、ガラス、石英、セラミックス、サファイア、樹脂、金属、合金、半導体などを用いることができる。発光素子からの光を取り出す側の基板には、該光を透過する材料を用いる。基板１５１及び基板１５２に可撓性を有する材料を用いると、表示装置の可撓性を高め、フレキシブルディスプレイを実現することができる。また、基板１５１及び基板１５２の少なくとも一方として偏光板を用いてもよい。
基板１５１及び基板１５２としては、それぞれ、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポリアクリロニトリル樹脂、アクリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂（ナイロン、アラミド等）、ポリシロキサン樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリウレタン樹脂、ポリ塩化ビニル樹脂、ポリ塩化ビニリデン樹脂、ポリプロピレン樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）樹脂、ＡＢＳ樹脂、セルロースナノファイバー等を用いることができる。基板１５１及び基板１５２の少なくとも一方に、可撓性を有する程度の厚さのガラスを用いてもよい。
なお、表示装置に円偏光板を重ねる場合、表示装置が有する基板には、光学等方性の高い基板を用いることが好ましい。光学等方性が高い基板は、複屈折が小さい（複屈折量が小さい、ともいえる）。光学等方性が高いフィルムとしては、トリアセチルセルロース（ＴＡＣ、セルローストリアセテートともいう）フィルム、シクロオレフィンポリマー（ＣＯＰ）フィルム、シクロオレフィンコポリマー（ＣＯＣ）フィルム、及びアクリルフィルム等が挙げられる。
接着層１４２としては、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。これら接着剤としてはエポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラール）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用いてもよい。
接続層２４２としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）などを用いることができる。
［表示装置５０Ｂ］
図１７に示す表示装置５０Ｂは、各色の副画素に、共通のＥＬ層１１３を有する発光素子と、着色層（カラーフィルタなど）と、が用いられている点で、表示装置５０Ａと主に異なる。なお、以降の表示装置の説明では、先に説明した表示装置と同様の部分については説明を省略することがある。
図１７に示す表示装置５０Ｂは、基板１５１と基板１５２の間に、トランジスタ２０５Ｄ、２０５Ｒ、２０５Ｇ、２０５Ｂ、発光素子１３０Ｒ、１３０Ｇ、１３０Ｂ、赤色の光を透過する着色層１３２Ｒ、緑色の光を透過する着色層１３２Ｇ、及び、青色の光を透過する着色層１３２Ｂ等を有する。
発光素子１３０Ｒは、画素電極１１１Ｒと、画素電極１１１Ｒ上のＥＬ層１１３と、ＥＬ層１１３上の共通電極１１５と、を有する。発光素子１３０Ｒの発光は、着色層１３２Ｒを介して表示装置５０Ｂの外部に赤色の光として取り出される。
発光素子１３０Ｇは、画素電極１１１Ｇと、画素電極１１１Ｇ上のＥＬ層１１３と、ＥＬ層１１３上の共通電極１１５と、を有する。発光素子１３０Ｇの発光は、着色層１３２Ｇを介して表示装置５０Ｂの外部に緑色の光として取り出される。
発光素子１３０Ｂは、画素電極１１１Ｂと、画素電極１１１Ｂ上のＥＬ層１１３と、ＥＬ層１１３上の共通電極１１５と、を有する。発光素子１３０Ｂの発光は、着色層１３２Ｂを介して表示装置５０Ｂの外部に青色の光として取り出される。
発光素子１３０Ｒ、１３０Ｇ、１３０Ｂは、ＥＬ層１１３と、共通電極１１５と、をそれぞれ共有して有する。各色の副画素に共通のＥＬ層１１３を設ける構成は、各色の副画素にそれぞれ異なるＥＬ層を設ける構成に比べて、作製工程数の削減が可能である。
例えば、図１７に示す発光素子１３０Ｒ、１３０Ｇ、１３０Ｂは、白色の光を発する。発光素子１３０Ｒ、１３０Ｇ、１３０Ｂが発する白色の光が、着色層１３２Ｒ、１３２Ｇ、１３２Ｂを透過することで、所望の色の光を得ることができる。
なお、発光素子１３０Ｒ、１３０Ｇ、１３０Ｂにマイクロキャビティ構造が適用されている場合には、それぞれＥＬ層１１３が呈する白色光のうち、所定の波長の光が強められた光を発する。ここでは、このようにマイクロキャビティ構造が適用されている発光素子であっても、白色の光を発するＥＬ層が適用された場合には、白色の光を発する発光素子と呼ぶこととする。
白色の光を発する発光素子は、２つ以上の発光層を含むことが好ましい。２つの発光層を用いて白色発光を得る場合、２つの発光層の発光色が補色の関係となるような発光層を選択すればよい。例えば、第１の発光層の発光色と第２の発光層の発光色を補色の関係になるようにすることで、発光素子全体として白色発光する構成を得ることができる。また、３つ以上の発光層を用いて白色発光を得る場合、３つ以上の発光層の発光色が合わさることで、発光素子全体として白色発光する構成とすればよい。
ＥＬ層１１３は、例えば、青色の光を発する発光物質を有する発光層、及び、青色よりも長波長の可視光を発する発光物質を有する発光層を有することが好ましい。ＥＬ層１１３は、例えば、黄色の光（Ｙ）を発する発光層、及び、青色の光を発する発光層を有することが好ましい。または、ＥＬ層１１３は、例えば、赤色の光を発する発光層、緑色の光を発する発光層、及び、青色の光を発する発光層を有することが好ましい。
白色の光を発する発光素子には、タンデム構造を用いることが好ましい。具体的には、黄色の光を発する発光ユニットと、青色の光を発する発光ユニットとを有する２段タンデム構造、赤色と緑色の光を発する発光ユニットと、青色の光を発する発光ユニットとを有する２段タンデム構造、青色の光を発する発光ユニットと、黄色、黄緑色、または緑色の光を発する発光ユニットと、青色の光を発する発光ユニットとをこの順で有する３段タンデム構造、または、青色の光を発する発光ユニットと、黄色、黄緑色、または緑色の光と、赤色の光とを発する発光ユニットと、青色の光を発する発光ユニットと、をこの順で有する３段タンデム構造などを適用することができる。例えば、発光ユニットの積層数と色の順番としては、陽極側から、Ｂ、Ｙの２段構造、Ｂと発光ユニットＸとの２段構造、Ｂ、Ｙ、Ｂの３段構造、Ｂ、Ｘ、Ｂの３段構造が挙げられ、発光ユニットＸにおける発光層の積層数と色の順番としては、陽極側から、Ｒ、Ｙの２層構造、Ｒ、Ｇの２層構造、Ｇ、Ｒの２層構造、Ｇ、Ｒ、Ｇの３層構造、または、Ｒ、Ｇ、Ｒの３層構造などとすることができる。また、２つの発光層の間に他の層が設けられていてもよい。
または、例えば、図１７に示す発光素子１３０Ｒ、１３０Ｇ、１３０Ｂは、青色の光を発する。このとき、ＥＬ層１１３は、青色の光を発する発光層を１層以上有する。青色の光を呈する副画素１１Ｂにおいては、発光素子１３０Ｂが発する青色の光を取り出すことができる。また、赤色の光を呈する副画素１１Ｒ及び緑色の光を呈する副画素１１Ｇにおいては、発光素子１３０Ｒまたは発光素子１３０Ｇと、基板１５２との間に、色変換層を設けることで、発光素子１３０Ｒまたは１３０Ｇが発する青色の光をより長波長の光に変換し、赤色または緑色の光を取り出すことができる。さらに、発光素子１３０Ｒ上には、色変換層と基板１５２との間に着色層１３２Ｒを設け、発光素子１３０Ｇ上には、色変換層と基板１５２との間に着色層１３２Ｇを設けることが好ましい。発光素子が発する光の一部は、色変換層で変換されずにそのまま透過してしまうことがある。色変換層を透過した光を、着色層を介して取り出すことで、所望の色の光以外を着色層で吸収し、副画素が呈する光の色純度を高めることができる。
［表示装置５０Ｃ］
図１８に示す表示装置５０Ｃは、ボトムエミッション型の表示装置である点で、表示装置５０Ｂと主に相違する。
発光素子が発する光は、基板１５１側に射出される。基板１５１には、可視光に対する透過性が高い材料を用いることが好ましい。一方、基板１５２に用いる材料の透光性は問わない。
基板１５１とトランジスタとの間には、遮光層１１７を形成することが好ましい。図１８では、基板１５１上に遮光層１１７が設けられ、遮光層１１７上に絶縁層１５３が設けられ、絶縁層１５３上にトランジスタ２０５Ｄ、トランジスタ２０５Ｒ（図示しない）、トランジスタ２０５Ｇ、及びトランジスタ２０５Ｂなどが設けられている例を示す。また、絶縁層２１８上に、着色層１３２Ｒ（図示しない）、着色層１３２Ｇ、及び着色層１３２Ｂが設けられ、着色層１３２Ｒ（図示しない）、着色層１３２Ｇ、及び着色層１３２Ｂ上に絶縁層２３５が設けられている。
着色層１３２Ｒ（図示しない）と重なる発光素子１３０Ｒは、画素電極１１１Ｒと、ＥＬ層１１３と、共通電極１１５と、を有する。
着色層１３２Ｇと重なる発光素子１３０Ｇは、画素電極１１１Ｇと、ＥＬ層１１３と、共通電極１１５と、を有する。
着色層１３２Ｂと重なる発光素子１３０Ｂは、画素電極１１１Ｂと、ＥＬ層１１３と、共通電極１１５と、を有する。
画素電極１１１Ｒ、１１１Ｇ、１１１Ｂには、それぞれ、可視光に対する透過性が高い材料を用いる。共通電極１１５には可視光を反射する材料を用いることが好ましい。ボトムエミッション型の表示装置では、共通電極１１５に抵抗の低い金属等を用いることができるため、共通電極１１５の抵抗に起因する電圧降下が生じることを抑制でき、高い表示品位を実現できる。
本発明の一態様のトランジスタは微細化が可能であり、占有面積を小さくできるため、ボトムエミッション型の表示装置において、画素の開口率を高めること、または、画素のサイズを小さくすることができる。
［表示装置５０Ｄ］
図１９（Ａ）に示す表示装置５０Ｄは、受光素子１３０Ｓを有する点で、表示装置５０Ａと主に相違する。
表示装置５０Ｄは、画素に、発光素子と受光素子を有する。表示装置５０Ｄにおいて、発光素子として有機ＥＬ素子を用い、受光素子として有機フォトダイオードを用いることが好ましい。有機ＥＬ素子及び有機フォトダイオードは、同一基板上に形成することができる。したがって、有機ＥＬ素子を用いた表示装置に有機フォトダイオードを内蔵することができる。
画素に、発光素子及び受光素子を有する表示装置５０Ｄでは、画素が受光機能を有するため、画像を表示しながら、対象物の接触または近接を検出することができる。したがって、表示部１６２は、画像表示機能に加えて、撮像機能及びセンシング機能の一方または双方を有する。例えば、表示装置５０Ｄが有する副画素全てで画像を表示するだけでなく、一部の副画素は、光源としての光を呈し、他の一部の副画素で光検出を行い、残りの副画素で画像を表示することもできる。
したがって、表示装置５０Ｄと別に受光部及び光源を設けなくてもよく、電子機器の部品点数を削減することができる。例えば、電子機器に設けられる生体認証装置、またはスクロールなどを行うための静電容量方式のタッチパネルなどを別途設ける必要がない。したがって、表示装置５０Ｄを用いることで、製造コストが低減された電子機器を提供することができる。
受光素子をイメージセンサに用いる場合、表示装置５０Ｄは、受光素子を用いて、画像を撮像することができる。例えば、イメージセンサを用いて、指紋、掌紋、虹彩、脈形状（静脈形状、動脈形状を含む）、または顔などを用いた個人認証のための撮像を行うことができる。
また、受光素子は、タッチセンサ（ダイレクトタッチセンサともいう）または非接触センサ（ホバーセンサ、ホバータッチセンサ、タッチレスセンサともいう）などに用いることができる。タッチセンサは、表示装置と、対象物（指、手、またはペンなど）とが、直接接することで、対象物を検出できる。また、非接触センサは、対象物が表示装置に接触しなくても、当該対象物を検出することができる。
受光素子１３０Ｓは、絶縁層２３５上の画素電極１１１Ｓと、画素電極１１１Ｓ上の機能層１１３Ｓと、機能層１１３Ｓ上の共通電極１１５と、を有する。機能層１１３Ｓには、表示装置５０Ｄの外部から光Ｌｉｎが入射する。
画素電極１１１Ｓは、絶縁層１０６、絶縁層２１８、及び絶縁層２３５に設けられた開口を介して、トランジスタ２０５Ｓが有する導電層１１２ｂと電気的に接続されている。
画素電極１１１Ｓの端部は、絶縁層２３７によって覆われている。
共通電極１１５は、受光素子１３０Ｓ、発光素子１３０Ｒ（図示しない）、発光素子１３０Ｇ、及び、発光素子１３０Ｂに共通して設けられる一続きの膜である。発光素子と受光素子とが共通して有する共通電極１１５は、接続部１４０に設けられた導電層１２３と電気的に接続される。
機能層１１３Ｓは、少なくとも活性層（光電変換層ともいう）を有する。活性層は、半導体を含む。当該半導体としては、シリコンなどの無機半導体、及び、有機化合物を含む有機半導体が挙げられる。本実施の形態では、活性層が有する半導体として、有機半導体を用いる例を示す。有機半導体を用いることで、発光層と、活性層と、を同じ方法（例えば、真空蒸着法）で形成することができ、製造装置を共通化できるため好ましい。
機能層１１３Ｓは、活性層以外の層として、正孔輸送性の高い物質、電子輸送性の高い物質、またはバイポーラ性の物質（電子輸送性及び正孔輸送性が高い物質）等を含む層をさらに有していてもよい。また、上記に限られず、正孔注入性の高い物質、正孔ブロック材料、電子注入性の高い物質、または電子ブロック材料などを含む層をさらに有していてもよい。受光素子が有する活性層以外の層には、例えば、上述の発光素子に用いることができる材料を用いることができる。
受光素子には低分子化合物及び高分子化合物のいずれを用いることもでき、無機化合物を含んでいてもよい。受光素子を構成する層は、それぞれ、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。
受光素子１３０Ｓを用いた表示装置は、タッチセンサ付き表示装置、または非接触センサ付き表示装置として用いることができる。
図１９（Ｂ）及び図１９（Ｃ）に示す表示装置５０Ｄは、基板１５１と基板１５２との間に、受光素子を有する層３５３、回路層３５５、及び、発光素子を有する層３５７を有する。
層３５３は、例えば、受光素子１３０Ｓを有する。層３５７は、例えば、発光素子１３０Ｒ、１３０Ｇ、１３０Ｂを有する。
回路層３５５は、受光素子を駆動する回路、及び、発光素子を駆動する回路を有する。回路層３５５は、例えば、トランジスタ２０５Ｒ、２０５Ｇ、２０５Ｂを有する。その他、回路層３５５には、スイッチ、容量、抵抗、配線、及び端子などのうち一つまたは複数を設けることができる。
図１９（Ｂ）は、受光素子１３０Ｓをタッチセンサに用いる例である。図１９（Ｂ）に示すように、層３５７において発光素子が発した光を、表示装置５０Ｄに接触した指３５２が反射することで、層３５３における受光素子がその反射光を検出する。これにより、表示装置５０Ｄに指３５２が接触したことを検出することができる。
図１９（Ｃ）は、受光素子１３０Ｓを非接触センサに用いる例である。図１９（Ｃ）に示すように、層３５７において発光素子が発した光を、表示装置５０Ｄに近接している（接触していない）指３５２が反射することで、層３５３における受光素子がその反射光を検出する。
［表示装置５０Ｅ］
図２０に示す表示装置５０Ｅは、ＭＭＬ（メタルマスクレス）構造が適用された表示装置の一例である。つまり、表示装置５０Ｅは、ファインメタルマスクを用いずに作製された発光素子を有する。なお、基板１５１から絶縁層２３５までの積層構造、及び保護層１３１から基板１５２までの積層構造は、表示装置５０Ａと同様のため、説明を省略する。
図２０において、絶縁層２３５上に、発光素子１３０Ｒ、１３０Ｇ、１３０Ｂが設けられている。
発光素子１３０Ｒは、絶縁層２３５上の導電層１２４Ｒと、導電層１２４Ｒ上の導電層１２６Ｒと、導電層１２６Ｒ上の層１３３Ｒと、層１３３Ｒ上の共通層１１４と、共通層１１４上の共通電極１１５と、を有する。図２０に示す発光素子１３０Ｒは、赤色の光（Ｒ）を発する。層１３３Ｒは、赤色の光を発する発光層を有する。発光素子１３０Ｒにおいて、層１３３Ｒ、及び、共通層１１４をまとめてＥＬ層と呼ぶことができる。また、導電層１２４Ｒ及び導電層１２６Ｒのうち一方または双方を画素電極と呼ぶことができる。
発光素子１３０Ｇは、絶縁層２３５上の導電層１２４Ｇと、導電層１２４Ｇ上の導電層１２６Ｇと、導電層１２６Ｇ上の層１３３Ｇと、層１３３Ｇ上の共通層１１４と、共通層１１４上の共通電極１１５と、を有する。図２０に示す発光素子１３０Ｇは、緑色の光（Ｇ）を発する。層１３３Ｇは、緑色の光を発する発光層を有する。発光素子１３０Ｇにおいて、層１３３Ｇ、及び、共通層１１４をまとめてＥＬ層と呼ぶことができる。また、導電層１２４Ｇ及び導電層１２６Ｇのうち一方または双方を画素電極と呼ぶことができる。
発光素子１３０Ｂは、絶縁層２３５上の導電層１２４Ｂと、導電層１２４Ｂ上の導電層１２６Ｂと、導電層１２６Ｂ上の層１３３Ｂと、層１３３Ｂ上の共通層１１４と、共通層１１４上の共通電極１１５と、を有する。図２０に示す発光素子１３０Ｂは、青色の光（Ｂ）を発する。層１３３Ｂは、青色の光を発する発光層を有する。発光素子１３０Ｂにおいて、層１３３Ｂ、及び、共通層１１４をまとめてＥＬ層と呼ぶことができる。また、導電層１２４Ｂ及び導電層１２６Ｂのうち一方または双方を画素電極と呼ぶことができる。
本明細書等では、発光素子が有するＥＬ層のうち、発光素子ごとに島状に設けられた層を層１３３Ｂ、層１３３Ｇ、または層１３３Ｒと示し、複数の発光素子が共有して有する層を共通層１１４と示す。なお、本明細書等において、共通層１１４を含めず、層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂを指して、島状のＥＬ層、島状に形成されたＥＬ層などと呼ぶ場合もある。
層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂは、互いに離隔されている。ＥＬ層を発光素子ごとに島状に設けることで、隣接する発光素子間のリーク電流を抑制することができる。これにより、意図しない発光に起因したクロストークを防ぐことができ、コントラストの極めて高い表示装置を実現できる。
なお、図２０では、層１３３Ｒ、１３３Ｇ、１３３Ｂを全て同じ膜厚で示すが、これに限られない。層１３３Ｒ、１３３Ｇ、１３３Ｂのそれぞれの膜厚は異なっていてもよい。
導電層１２４Ｒは、絶縁層１０６、絶縁層２１８、及び絶縁層２３５に設けられた開口を介して、トランジスタ２０５Ｒが有する導電層１１２ｂと電気的に接続されている。同様に、導電層１２４Ｇは、トランジスタ２０５Ｇが有する導電層１１２ｂと電気的に接続され、導電層１２４Ｂは、トランジスタ２０５Ｂが有する導電層１１２ｂと電気的に接続されている。
導電層１２４Ｒ、１２４Ｇ、１２４Ｂは、絶縁層２３５に設けられた開口を覆うように形成される。導電層１２４Ｒ、１２４Ｇ、１２４Ｂの凹部には、それぞれ、層１２８が埋め込まれている。
層１２８は、導電層１２４Ｒ、１２４Ｇ、１２４Ｂの凹部を平坦化する機能を有する。導電層１２４Ｒ、１２４Ｇ、１２４Ｂ及び層１２８上には、導電層１２４Ｒ、１２４Ｇ、１２４Ｂと電気的に接続される導電層１２６Ｒ、１２６Ｇ、１２６Ｂが設けられている。したがって、導電層１２４Ｒ、１２４Ｇ、１２４Ｂの凹部と重なる領域も発光領域として使用でき、画素の開口率を高めることができる。導電層１２４Ｒ及び導電層１２６Ｒに反射電極として機能する導電層を用いることが好ましい。
層１２８は、絶縁層であってもよく、導電層であってもよい。層１２８には、各種無機絶縁材料、有機絶縁材料、及び導電材料を適宜用いることができる。特に、層１２８は、絶縁材料を用いて形成されることが好ましく、有機絶縁材料を用いて形成されることが特に好ましい。層１２８には、例えば前述の絶縁層２３７に用いることができる有機絶縁材料を適用することができる。
図２０では、層１２８の上面が平坦部を有する例を示すが、層１２８の形状は、特に限定されない。層１２８の上面は、凸曲面、凹曲面、及び平面の少なくとも一つを有することができる。
また、層１２８の上面の高さと、導電層１２４Ｒの上面の高さと、は、一致または概略一致していてもよく、互いに異なっていてもよい。例えば、層１２８の上面の高さは、導電層１２４Ｒの上面の高さより低くてもよく、高くてもよい。
導電層１２６Ｒの端部は、導電層１２４Ｒの端部と揃っていてもよく、導電層１２４Ｒの端部の側面を覆っていてもよい。導電層１２４Ｒ及び導電層１２６Ｒのそれぞれの端部は、テーパ形状を有することが好ましい。具体的には、導電層１２４Ｒ及び導電層１２６Ｒのそれぞれの端部はテーパ角９０°未満のテーパ形状を有することが好ましい。画素電極の端部がテーパ形状を有する場合、画素電極の側面に沿って設けられる層１３３Ｒは傾斜した部分を有する。画素電極の側面をテーパ形状とすることで、画素電極の側面に沿って設けられるＥＬ層の被覆性を良好にすることができる。
導電層１２４Ｇ、１２６Ｇ、及び、導電層１２４Ｂ、１２６Ｂについては、導電層１２４Ｒ、１２６Ｒと同様であるため詳細な説明は省略する。
導電層１２６Ｒの上面及び側面は、層１３３Ｒによって覆われている。同様に、導電層１２６Ｇの上面及び側面は、層１３３Ｇによって覆われており、導電層１２６Ｂの上面及び側面は、層１３３Ｂによって覆われている。したがって、導電層１２６Ｒ、１２６Ｇ、１２６Ｂが設けられている領域全体を、発光素子１３０Ｒ、１３０Ｇ、１３０Ｂの発光領域として用いることができるため、画素の開口率を高めることができる。
層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂそれぞれの上面の一部及び側面は、絶縁層１２５、１２７によって覆われている。層１３３Ｒ、層１３３Ｇ、層１３３Ｂ、及び、絶縁層１２５、１２７上に、共通層１１４が設けられ、共通層１１４上に共通電極１１５が設けられている。共通層１１４及び共通電極１１５は、それぞれ、複数の発光素子に共通して設けられるひと続きの膜である。
図２０において、導電層１２６Ｒと層１３３Ｒとの間には、図１６等に示す絶縁層２３７が設けられていない。つまり、表示装置５０Ｅには、画素電極に接し、かつ、画素電極の上面端部を覆う絶縁層（隔壁、バンク、スペーサなどともいう）が設けられていない。そのため、隣り合う発光素子の間隔を極めて狭くすることができる。したがって、高精細、または、高解像度の表示装置とすることができる。また、当該絶縁層を形成するためのマスクも不要となり、表示装置の製造コストを削減することができる。
前述の通り、層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂは、それぞれ、発光層を有する。層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂは、それぞれ、発光層と、発光層上のキャリア輸送層（電子輸送層または正孔輸送層）と、を有することが好ましい。または、層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂは、それぞれ、発光層と、発光層上のキャリアブロック層（正孔ブロック層または電子ブロック層）と、を有することが好ましい。または、層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂは、それぞれ、発光層と、発光層上のキャリアブロック層と、キャリアブロック層上のキャリア輸送層と、を有することが好ましい。層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂの表面は、表示装置の作製工程中に露出するため、キャリア輸送層及びキャリアブロック層の一方または双方を発光層上に設けることで、発光層が最表面に露出することを抑制し、発光層が受けるダメージを低減することができる。これにより、発光素子の信頼性を高めることができる。
共通層１１４は、例えば電子注入層、または正孔注入層を有する。または、共通層１１４は、電子輸送層と電子注入層とを積層して有していてもよく、正孔輸送層と正孔注入層とを積層して有していてもよい。共通層１１４は、発光素子１３０Ｒ、１３０Ｇ、１３０Ｂで共有されている。
層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂのそれぞれの側面は、絶縁層１２５によって覆われている。絶縁層１２７は、絶縁層１２５を介して、層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂのそれぞれの側面を覆っている。
層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂの側面（さらには、上面の一部）が、絶縁層１２５及び絶縁層１２７の少なくとも一方によって覆われていることで、共通層１１４（または共通電極１１５）が、画素電極、及び、層１３３Ｒ、１３３Ｇ、１３３Ｂの側面と接することを抑制し、発光素子のショートを抑制することができる。これにより、発光素子の信頼性を高めることができる。
絶縁層１２５は、層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂのそれぞれの側面と接することが好ましい。絶縁層１２５が層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂと接する構成とすることで、層１３３Ｒ、層１３３Ｇ、及び層１３３Ｂの膜剥がれを防止でき、発光素子の信頼性を高めることができる。
絶縁層１２７は、絶縁層１２５の凹部を充填するように、絶縁層１２５上に設けられる。絶縁層１２７は、絶縁層１２５の側面の少なくとも一部を覆うことが好ましい。
絶縁層１２５及び絶縁層１２７を設けることで、隣り合う島状の層の間を埋めることができるため、島状の層上に設ける層（例えばキャリア注入層、及び共通電極など）の被形成面の極端な凹凸を低減し、より平坦にすることができる。したがって、キャリア注入層及び共通電極などの被覆性を高めることができる。
共通層１１４及び共通電極１１５は、層１３３Ｒ、層１３３Ｇ、層１３３Ｂ、絶縁層１２５、及び絶縁層１２７上に設けられる。絶縁層１２５及び絶縁層１２７を設ける前の段階では、画素電極及び島状のＥＬ層が設けられる領域と、画素電極及び島状のＥＬ層が設けられない領域（発光素子間の領域）と、に起因する段差が生じている。本発明の一態様の表示装置は、絶縁層１２５及び絶縁層１２７を有することで当該段差を平坦化させることができ、共通層１１４及び共通電極１１５の被覆性を向上させることができる。したがって、段切れによる接続不良を抑制することができる。また、段差によって共通電極１１５が局所的に薄膜化して電気抵抗が上昇することを抑制することができる。
絶縁層１２７の上面は平坦性の高い形状を有することが好ましい。絶縁層１２７の上面は、平面、凸曲面、及び、凹曲面のうち、少なくとも一つを有していてもよい。例えば、絶縁層１２７の上面は、平坦性の高い、滑らかな凸曲面形状を有することが好ましい。
絶縁層１２５は、無機材料を有する絶縁層とすることができる。絶縁層１２５には、例えば、酸化絶縁膜、窒化絶縁膜、酸化窒化絶縁膜、及び窒化酸化絶縁膜等の無機絶縁膜を用いることができる。これらの無機絶縁膜の具体例は、前述の通りである。絶縁層１２５は単層構造であってもよく積層構造であってもよい。特に、酸化アルミニウムは、エッチングにおいて、ＥＬ層との選択比が高く、後述する絶縁層１２７の形成において、ＥＬ層を保護する機能を有するため、好ましい。特にＡＬＤ法により形成した酸化アルミニウム膜、酸化ハフニウム膜、または酸化シリコン膜等の無機絶縁膜を絶縁層１２５に適用することで、ピンホールが少なく、ＥＬ層を保護する機能に優れた絶縁層１２５を形成することができる。また、絶縁層１２５は、ＡＬＤ法により形成した膜と、スパッタリング法により形成した膜と、の積層構造としてもよい。絶縁層１２５は、例えば、ＡＬＤ法によって形成された酸化アルミニウム膜と、スパッタリング法によって形成された窒化シリコン膜と、の積層構造であってもよい。
絶縁層１２５は、水及び酸素の少なくとも一方に対するバリア絶縁層としての機能を有することが好ましい。また、絶縁層１２５は、水及び酸素の少なくとも一方の拡散を抑制する機能を有することが好ましい。また、絶縁層１２５は、水及び酸素の少なくとも一方を捕獲、または固着する（ゲッタリングともいう）機能を有することが好ましい。
なお、本明細書等において、バリア絶縁層とは、バリア性を有する絶縁層のことを示す。また、本明細書等において、バリア性とは、対応する物質の拡散を抑制する機能（透過性が低いともいう）とする。または、対応する物質を、捕獲、または固着する（ゲッタリングともいう）機能とする。
絶縁層１２５が、バリア絶縁層としての機能、またはゲッタリング機能を有することで、外部から各発光素子に拡散しうる不純物（代表的には、水及び酸素の少なくとも一方）の侵入を抑制することが可能な構成となる。当該構成とすることで、信頼性の高い発光素子、さらには、信頼性の高い表示装置を提供することができる。
また、絶縁層１２５は、不純物濃度が低いことが好ましい。これにより、絶縁層１２５からＥＬ層に不純物が混入し、ＥＬ層が劣化することを抑制することができる。また、絶縁層１２５において、不純物濃度を低くすることで、水及び酸素の少なくとも一方に対するバリア性を高めることができる。例えば、絶縁層１２５は、水素濃度及び炭素濃度の一方、好ましくは双方が十分に低いことが望ましい。
絶縁層１２５上に設けられる絶縁層１２７は、隣接する発光素子間に形成された絶縁層１２５の極端な凹凸を平坦化する機能を有する。換言すると、絶縁層１２７を有することで共通電極１１５を形成する面の平坦性を向上させる効果を奏する。
絶縁層１２７としては、有機材料を有する絶縁層を好適に用いることができる。有機材料としては、感光性の有機樹脂を用いることが好ましく、例えば、アクリル樹脂を含む感光性の樹脂組成物を用いることが好ましい。なお、本明細書などにおいて、アクリル樹脂とは、ポリメタクリル酸エステル、またはメタクリル樹脂だけを指すものではなく、広義のアクリル系ポリマー全体を指す場合がある。
また、絶縁層１２７として、アクリル樹脂、ポリイミド樹脂、エポキシ樹脂、イミド樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シリコーン樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、フェノール樹脂、及びこれら樹脂の前駆体等を用いてもよい。また、絶縁層１２７として、ポリビニルアルコール（ＰＶＡ）、ポリビニルブチラール、ポリビニルピロリドン、ポリエチレングリコール、ポリグリセリン、プルラン、水溶性のセルロース、またはアルコール可溶性のポリアミド樹脂等の有機材料を用いてもよい。また、感光性の有機樹脂としてはフォトレジストを用いてもよい。感光性の有機樹脂として、ポジ型の材料及びネガ型の材料のどちらを用いてもよい。
絶縁層１２７には可視光を吸収する材料を用いてもよい。絶縁層１２７が発光素子からの発光を吸収することで、発光素子から絶縁層１２７を介して隣接する発光素子に光が漏れること（迷光）を抑制することができる。これにより、表示装置の表示品位を高めることができる。また、表示装置に偏光板を用いなくても、表示品位を高めることができるため、表示装置の軽量化及び薄型化を図ることができる。
可視光を吸収する材料としては、黒色などの顔料を含む材料、染料を含む材料、光吸収性を有する樹脂材料（例えばポリイミドなど）、及び、カラーフィルタに用いることのできる樹脂材料（カラーフィルタ材料）が挙げられる。特に、２色、または３色以上のカラーフィルタ材料を積層または混合した樹脂材料を用いると、可視光の遮蔽効果を高めることができるため好ましい。特に３色以上のカラーフィルタ材料を混合させることで、黒色または黒色近傍の樹脂層とすることが可能となる。
［表示装置５０Ｆ］
図２１に示す表示装置５０Ｆは、各色の副画素に、層１３３を有する発光素子と、着色層（カラーフィルタなど）と、が用いられている点で、表示装置５０Ｅと主に異なる。
図２１に示す表示装置５０Ｆは、基板１５１と基板１５２の間に、トランジスタ２０５Ｄ、２０５Ｒ、２０５Ｇ、２０５Ｂ、発光素子１３０Ｒ、１３０Ｇ、１３０Ｂ、赤色の光を透過する着色層１３２Ｒ、緑色の光を透過する着色層１３２Ｇ、及び、青色の光を透過する着色層１３２Ｂ等を有する。
発光素子１３０Ｒの発光は、着色層１３２Ｒを介して表示装置５０Ｆの外部に赤色の光として取り出される。同様に、発光素子１３０Ｇの発光は、着色層１３２Ｇを介して表示装置５０Ｆの外部に緑色の光として取り出される。発光素子１３０Ｂの発光は、着色層１３２Ｂを介して表示装置５０Ｆの外部に青色の光として取り出される。
発光素子１３０Ｒ、１３０Ｇ、１３０Ｂは、それぞれ、層１３３を有する。これら３つの層１３３は、同一の工程、同一の材料で形成される。また、これら３つの層１３３は、互いに離隔されている。ＥＬ層を発光素子ごとに島状に設けることで、隣接する発光素子間のリーク電流を抑制することができる。これにより、意図しない発光に起因したクロストークを防ぐことができ、コントラストの極めて高い表示装置を実現できる。
例えば、図２１に示す発光素子１３０Ｒ、１３０Ｇ、１３０Ｂは、白色の光を発する。発光素子１３０Ｒ、１３０Ｇ、１３０Ｂが発する白色の光が、着色層１３２Ｒ、１３２Ｇ、１３２Ｂを透過することで、所望の色の光を得ることができる。
または、例えば、図２１に示す発光素子１３０Ｒ、１３０Ｇ、１３０Ｂは、青色の光を発する。このとき、層１３３は、青色の光を発する発光層を１層以上有する。青色の光を呈する副画素１１Ｂにおいては、発光素子１３０Ｂが発する青色の光を取り出すことができる。また、赤色の光を呈する副画素１１Ｒ及び緑色の光を呈する副画素１１Ｇにおいては、発光素子１３０Ｒまたは発光素子１３０Ｇと、基板１５２との間に、色変換層を設けることで、発光素子１３０Ｒまたは１３０Ｇが発する青色の光をより長波長の光に変換し、赤色または緑色の光を取り出すことができる。さらに、発光素子１３０Ｒ上には、色変換層と基板１５２との間に着色層１３２Ｒを設け、発光素子１３０Ｇ上には、色変換層と基板１５２との間に着色層１３２Ｇを設けることが好ましい。色変換層を透過した光を、着色層を介して取り出すことで、所望の色の光以外を着色層で吸収し、副画素が呈する光の色純度を高めることができる。
［表示装置５０Ｇ］
図２２に示す表示装置５０Ｇは、ボトムエミッション型の表示装置である点で、表示装置５０Ｆと主に相違する。
発光素子が発する光は、基板１５１側に射出される。基板１５１には、可視光に対する透過性が高い材料を用いることが好ましい。一方、基板１５２に用いる材料の透光性は問わない。
基板１５１とトランジスタとの間には、遮光層１１７を形成することが好ましい。図２２では、基板１５１上に遮光層１１７が設けられ、遮光層１１７上に絶縁層１５３が設けられ、絶縁層１５３上にトランジスタ２０５Ｄ、トランジスタ２０５Ｒ（図示しない）、トランジスタ２０５Ｇ、及びトランジスタ２０５Ｂなどが設けられている例を示す。また、絶縁層２１８上に、着色層１３２Ｒ（図示しない）、着色層１３２Ｇ、及び着色層１３２Ｂが設けられ、着色層１３２Ｒ（図示しない）、着色層１３２Ｇ、及び着色層１３２Ｂ上に絶縁層２３５が設けられている。
着色層１３２Ｒ（図示しない）と重なる発光素子１３０Ｒは、導電層１２４Ｒと、導電層１２６Ｒと、ＥＬ層１１３と、共通層１１４と、共通電極１１５と、を有する。
着色層１３２Ｇと重なる発光素子１３０Ｇは、導電層１２４Ｇと、導電層１２６Ｇと、ＥＬ層１１３と、共通層１１４と、共通電極１１５と、を有する。
着色層１３２Ｂと重なる発光素子１３０Ｂは、導電層１２４Ｂと、導電層１２６Ｂと、ＥＬ層１１３と、共通層１１４と、共通電極１１５と、を有する。
導電層１２４Ｒ、１２４Ｇ、１２４Ｂ、１２６Ｒ、１２６Ｇ、１２６Ｂには、それぞれ、可視光に対する透過性が高い材料を用いる。共通電極１１５には可視光を反射する材料を用いることが好ましい。ボトムエミッション型の表示装置では、共通電極１１５に抵抗の低い金属等を用いることができるため、共通電極１１５の抵抗に起因する電圧降下が生じることを抑制でき、高い表示品位を実現できる。
本発明の一態様のトランジスタは微細化が可能であり、占有面積を小さくできるため、ボトムエミッション型の表示装置において、画素の開口率を高めること、または、画素のサイズを小さくすることができる。
［表示装置の作製方法例］
以下では、ＭＭＬ構造が適用された表示装置の作製方法について図２３を用いて説明する。ここでは、ファインメタルマスクを用いずに発光素子を作製する工程について詳述する。図２３には、各工程における、表示部１６２が有する３つの発光素子と接続部１４０との断面図を示す。
発光素子の作製には、蒸着法などの真空プロセス、及び、スピンコート法、インクジェット法などの溶液プロセスを用いることができる。蒸着法としては、スパッタリング法、イオンプレーティング法、イオンビーム蒸着法、分子線蒸着法、真空蒸着法などの物理蒸着法（ＰＶＤ法）、及び、化学蒸着法（ＣＶＤ法）等が挙げられる。特にＥＬ層に含まれる機能層（正孔注入層、正孔輸送層、正孔ブロック層、発光層、電子ブロック層、電子輸送層、電子注入層、電荷発生層など）については、蒸着法（真空蒸着法等）、塗布法（ディップコート法、ダイコート法、バーコート法、スピンコート法、スプレーコート法等）、印刷法（インクジェット法、スクリーン（孔版印刷）法、オフセット（平版印刷）法、フレキソ（凸版印刷）法、グラビア法、または、マイクロコンタクト法等）などの方法により形成することができる。
以下で説明する表示装置の作製方法で作製される島状の層（発光層を含む層）は、ファインメタルマスクを用いて形成されるのではなく、発光層を一面に成膜した後、フォトリソグラフィ法を用いて加工することで形成される。したがって、これまで実現が困難であった高精細な表示装置または高開口率の表示装置を実現することができる。さらに、発光層を各色で作り分けることができるため、極めて鮮やかでコントラストが高く、表示品位の高い表示装置を実現できる。また、発光層上に犠牲層を設けることで、表示装置の作製工程中に発光層が受けるダメージを低減し、発光素子の信頼性を高めることができる。
例えば、表示装置が、青色の光を発する発光素子、緑色の光を発する発光素子、及び赤色の光を発する発光素子の３種類で構成される場合、発光層の成膜、及び、フォトリソグラフィによる加工を３回繰り返すことで、３種類の島状の発光層を形成することができる。
まず、トランジスタ２０５Ｒ、２０５Ｇ、２０５Ｂ等（図示しない）が設けられた基板１５１上に、画素電極１１１Ｒ、１１１Ｇ、１１１Ｂ、及び導電層１２３を形成する。（図２３（Ａ））。
画素電極となる導電膜の形成には、例えば、スパッタリング法または真空蒸着法を用いることができる。当該導電膜上にフォトリソグラフィ工程によりレジストマスクを形成した後、当該導電膜を加工することにより、画素電極１１１Ｒ、１１１Ｇ、１１１Ｂ、及び導電層１２３を形成することができる。当該導電膜の加工には、ウェットエッチング法及びドライエッチング法の一方または双方を用いることができる。
続いて、後に層１３３Ｂとなる膜１３３Ｂｆを、画素電極１１１Ｒ、１１１Ｇ、１１１Ｂ上に形成する（図２３（Ａ））。膜１３３Ｂｆ（後の層１３３Ｂ）は、青色の光を発する発光層を含む。
なお、本実施の形態では、まず、青色の光を発する発光素子が有する島状のＥＬ層を形成した後、他の色の光を発する発光素子が有する島状のＥＬ層を形成する例を示す。
島状のＥＬ層を形成する工程において、形成順が２番目以降の色の発光素子における画素電極は、先の工程によりダメージを受けることがある。これにより、２番目以降に形成した色の発光素子の駆動電圧は高くなることがある。
そこで、本発明の一態様の表示装置を作製する際には、最も短波長の光を発する発光素子（例えば、青色の発光素子）の島状のＥＬ層から作製することが好ましい。例えば、島状のＥＬ層の作製順を、青色、緑色、赤色の順、または、青色、赤色、緑色の順にすることが好ましい。
これにより、青色の発光素子において画素電極とＥＬ層の界面の状態を良好に保ち、青色の発光素子の駆動電圧が高くなることを抑制できる。また、青色の発光素子の寿命を長くし、信頼性を高めることができる。なお、赤色及び緑色の発光素子は、青色の発光素子に比べて、駆動電圧の上昇等の影響が小さいため、表示装置全体として、駆動電圧を低くでき、信頼性を高くすることができる。
なお、島状のＥＬ層の作製順は上記に限定されず、例えば、赤色、緑色、青色の順としてもよい。
図２３（Ａ）に示すように、導電層１２３上には、膜１３３Ｂｆを形成していない。例えば、エリアマスクを用いることで、膜１３３Ｂｆを所望の領域にのみ成膜することができる。エリアマスクを用いた成膜工程と、レジストマスクを用いた加工工程と、を採用することで、比較的簡単なプロセスにて発光素子を作製することができる。
膜１３３Ｂｆに含まれる化合物の耐熱温度は、それぞれ、１００℃以上１８０℃以下であることが好ましく、１２０℃以上１８０℃以下が好ましく、１４０℃以上１８０℃以下がより好ましい。これにより、発光素子の信頼性を高めることができる。また、表示装置の作製工程においてかけられる温度の上限を高めることができる。したがって、表示装置に用いる材料及び形成方法の選択の幅を広げることができ、歩留まりの向上及び信頼性の向上が可能となる。
耐熱温度としては、例えば、ガラス転移点、軟化点、融点、熱分解温度、及び、５％重量減少温度のうちいずれかの温度、好ましくはこれらのうち最も低い温度とすることができる。
膜１３３Ｂｆは、例えば、蒸着法、具体的には真空蒸着法により形成することができる。また、膜１３３Ｂｆは、転写法、印刷法、インクジェット法、または塗布法等の方法で形成してもよい。
続いて、膜１３３Ｂｆ上、及び導電層１２３上に、犠牲層１１８Ｂを形成する（図２３（Ａ））。犠牲層１１８Ｂとなる膜上にフォトリソグラフィ工程によりレジストマスクを形成した後、当該膜を加工することにより、犠牲層１１８Ｂを形成することができる。
膜１３３Ｂｆ上に犠牲層１１８Ｂを設けることで、表示装置の作製工程中に膜１３３Ｂｆが受けるダメージを低減し、発光素子の信頼性を高めることができる。
犠牲層１１８Ｂは、画素電極１１１Ｒ、１１１Ｇ、１１１Ｂのそれぞれの端部を覆うように設けることが好ましい。これにより、後の工程で形成される層１３３Ｂの端部は、画素電極１１１Ｂの端部よりも外側に位置することとなる。画素電極１１１Ｂの上面全体を発光領域として用いることが可能となるため、画素の開口率を高くすることができる。また、層１３３Ｂの端部は、層１３３Ｂ形成後の工程で、ダメージを受ける可能性があるため、画素電極１１１Ｂの端部よりも外側に位置する、つまり、発光領域として用いないことが好ましい。これにより、発光素子の特性のばらつきを抑制することができ、信頼性を高めることができる。
また、層１３３Ｂが画素電極１１１Ｂの上面及び側面を覆うことにより、層１３３Ｂ形成後の各工程を、画素電極１１１Ｂが露出していない状態で行うことができる。画素電極１１１Ｂの端部が露出していると、エッチング工程などにおいて腐食が生じる場合がある。画素電極１１１Ｂの腐食を抑制することで、発光素子の歩留まり及び特性を向上させることができる。
また、犠牲層１１８Ｂを、導電層１２３と重なる位置にも設けることが好ましい。これにより、導電層１２３が表示装置の作製工程中にダメージを受けることを抑制できる。
犠牲層１１８Ｂには、膜１３３Ｂｆの加工条件に対する耐性の高い膜、具体的には、膜１３３Ｂｆとのエッチングの選択比が大きい膜を用いる。
犠牲層１１８Ｂは、膜１３３Ｂｆに含まれる各化合物の耐熱温度よりも低い温度で形成する。犠牲層１１８Ｂを形成する際の基板温度としては、代表的には、２００℃以下、好ましくは１５０℃以下、より好ましくは１２０℃以下、より好ましくは１００℃以下、さらに好ましくは８０℃以下である。
膜１３３Ｂｆに含まれる化合物の耐熱温度が高いと、犠牲層１１８Ｂの成膜温度を高くでき好ましい。例えば、犠牲層１１８Ｂを形成する際の基板温度を１００℃以上、１２０℃以上、または１４０℃以上とすることもできる。無機絶縁膜は、成膜温度が高いほど緻密でバリア性の高い膜とすることができる。したがって、このような温度で犠牲層を成膜することで、膜１３３Ｂｆが受けるダメージをより低減でき、発光素子の信頼性を高めることができる。
なお、膜１３３Ｂｆ上に形成する他の各層（例えば絶縁膜１２５ｆ）の成膜温度についても、上記と同様のことがいえる。
犠牲層１１８Ｂの形成には、例えば、スパッタリング法、ＡＬＤ法（熱ＡＬＤ法、ＰＥＡＬＤ法を含む）、ＣＶＤ法、真空蒸着法を用いることができる。また、前述の湿式の成膜方法を用いて形成してもよい。
犠牲層１１８Ｂ（犠牲層１１８Ｂが積層構造の場合は、膜１３３Ｂｆに接して設けられる層）は、膜１３３Ｂｆへのダメージが少ない形成方法を用いて形成されることが好ましい。例えば、スパッタリング法よりも、ＡＬＤ法または真空蒸着法を用いることが好ましい。
犠牲層１１８Ｂは、ウェットエッチング法またはドライエッチング法により加工することができる。犠牲層１１８Ｂの加工は、異方性エッチングにより行うことが好ましい。
ウェットエッチング法を用いることで、ドライエッチング法を用いる場合に比べて、犠牲層１１８Ｂの加工時に、膜１３３Ｂｆに加わるダメージを低減することができる。ウェットエッチング法を用いる場合、例えば、現像液、水酸化テトラメチルアンモニウム（ＴＭＡＨ）水溶液、希フッ酸、シュウ酸、リン酸、酢酸、硝酸、またはこれらの２以上を含む混合溶液等を用いることが好ましい。また、ウェットエッチング法を用いる場合、水、リン酸、希フッ酸、及び硝酸を含む混酸系薬液を用いてもよい。なお、ウェットエッチング処理に用いる薬液は、アルカリ性であってもよく、酸性であってもよい。
犠牲層１１８Ｂとしては、例えば、金属膜、合金膜、金属酸化物膜、半導体膜、無機絶縁膜、及び、有機絶縁膜のうち一種または複数種を用いることができる。
犠牲層１１８Ｂには、例えば、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、チタン、アルミニウム、イットリウム、ジルコニウム、及びタンタル等の金属材料、または該金属材料を含む合金材料を用いることができる。
犠牲層１１８Ｂには、Ｉｎ－Ｇａ－Ｚｎ酸化物、酸化インジウム、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｓｎ酸化物、インジウムチタン酸化物（Ｉｎ－Ｔｉ酸化物）、インジウムスズ亜鉛酸化物（Ｉｎ－Ｓｎ－Ｚｎ酸化物）、インジウムチタン亜鉛酸化物（Ｉｎ－Ｔｉ－Ｚｎ酸化物）、インジウムガリウムスズ亜鉛酸化物（Ｉｎ－Ｇａ－Ｓｎ－Ｚｎ酸化物）、シリコンを含むインジウムスズ酸化物等の金属酸化物を用いることができる。
なお、上記ガリウムに代えて元素Ｍ（Ｍは、アルミニウム、シリコン、ホウ素、イットリウム、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムから選ばれた一種または複数種）を用いてもよい。
例えば、半導体の製造プロセスと親和性の高い材料として、シリコンまたはゲルマニウムなどの半導体材料を用いることができる。または、上記半導体材料の酸化物または窒化物を用いることができる。または、炭素などの非金属材料、またはその化合物を用いることができる。または、チタン、タンタル、タングステン、クロム、アルミニウムなどの金属、またはこれらの一以上を含む合金が挙げられる。または、酸化チタンもしくは酸化クロムなどの上記金属を含む酸化物、または窒化チタン、窒化クロム、もしくは窒化タンタルなどの窒化物を用いることができる。
また、犠牲層１１８Ｂとして、保護層１３１に用いることができる各種無機絶縁膜を用いることができる。特に、酸化絶縁膜は、窒化絶縁膜に比べて膜１３３Ｂｆとの密着性が高く好ましい。例えば、犠牲層１１８Ｂには、酸化アルミニウム、酸化ハフニウム、酸化シリコン等の無機絶縁材料を用いることができる。犠牲層１１８Ｂとして、例えば、ＡＬＤ法を用いて、酸化アルミニウム膜を形成することができる。ＡＬＤ法を用いることで、下地（特に膜１３３Ｂｆ）へのダメージを低減できるため好ましい。
例えば、犠牲層１１８Ｂとして、ＡＬＤ法を用いて形成した無機絶縁膜（例えば、酸化アルミニウム膜）と、スパッタリング法を用いて形成した無機膜（例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物膜、シリコン膜、またはタングステン膜）と、の積層構造を用いることができる。
なお、犠牲層１１８Ｂと、後に形成する絶縁層１２５との双方に、同じ無機絶縁膜を用いることができる。例えば、犠牲層１１８Ｂと絶縁層１２５との双方に、ＡＬＤ法を用いて形成した酸化アルミニウム膜を用いることができる。ここで、犠牲層１１８Ｂと、絶縁層１２５とで、同じ成膜条件を適用してもよく、互いに異なる成膜条件を適用してもよい。例えば、犠牲層１１８Ｂを、絶縁層１２５と同様の条件で成膜することで、犠牲層１１８Ｂを、水及び酸素の少なくとも一方に対するバリア性の高い絶縁層とすることができる。一方で、犠牲層１１８Ｂは後の工程で大部分または全部を除去する層であるため、加工が容易であることが好ましい。そのため、犠牲層１１８Ｂは、絶縁層１２５と比べて、成膜時の基板温度が低い条件で成膜することが好ましい。
犠牲層１１８Ｂに、有機材料を用いてもよい。例えば、有機材料として、少なくとも膜１３３Ｂｆの最上部に位置する膜に対して化学的に安定な溶媒に溶解しうる材料を用いてもよい。特に、水またはアルコールに溶解する材料を好適に用いることができる。このような材料の成膜の際には、水またはアルコール等の溶媒に溶解させた状態で、湿式の成膜方法で塗布した後に、溶媒を蒸発させるための加熱処理を行うことが好ましい。このとき、減圧雰囲気下での加熱処理を行うことで、低温且つ短時間で溶媒を除去できるため、膜１３３Ｂｆへの熱的なダメージを低減することができ、好ましい。
犠牲層１１８Ｂには、ポリビニルアルコール（ＰＶＡ）、ポリビニルブチラール、ポリビニルピロリドン、ポリエチレングリコール、ポリグリセリン、プルラン、水溶性のセルロース、アルコール可溶性のポリアミド樹脂、または、パーフルオロポリマーなどのフッ素樹脂等の有機樹脂を用いてもよい。
例えば、犠牲層１１８Ｂとして、蒸着法または上記湿式の成膜方法のいずれかを用いて形成した有機膜（例えば、ＰＶＡ膜）と、スパッタリング法を用いて形成した無機膜（例えば、窒化シリコン膜）と、の積層構造を用いることができる。
なお、本発明の一態様の表示装置には、犠牲膜の一部が犠牲層として残存する場合がある。
続いて、犠牲層１１８Ｂをハードマスクに用いて、膜１３３Ｂｆを加工して、層１３３Ｂを形成する（図２３（Ｂ））。
これにより、図２３（Ｂ）に示すように、画素電極１１１Ｂ上に、層１３３Ｂ、及び、犠牲層１１８Ｂの積層構造が残存する。また、画素電極１１１Ｒ及び画素電極１１１Ｇは露出する。また、接続部１４０に相当する領域では、導電層１２３上に犠牲層１１８Ｂが残存する。
膜１３３Ｂｆの加工は、異方性エッチングにより行うことが好ましい。特に、異方性のドライエッチングが好ましい。または、ウェットエッチングを用いてもよい。
その後、膜１３３Ｂｆの形成工程、犠牲層１１８Ｂの形成工程、及び、層１３３Ｂの形成工程と同様の工程を、少なくとも発光材料を変えて、２回繰り返すことで、画素電極１１１Ｒ上に、層１３３Ｒ、及び、犠牲層１１８Ｒの積層構造を形成し、画素電極１１１Ｇ上に、層１３３Ｇ、及び、犠牲層１１８Ｇの積層構造を形成する（図２３（Ｃ））。具体的には、層１３３Ｒは、赤色の光を発する発光層を含むように形成し、層１３３Ｇは、緑色の光を発する発光層を含むように形成する。犠牲層１１８Ｒ、１１８Ｇには、犠牲層１１８Ｂに用いることができる材料を適用することができ、いずれも同一の材料を用いてもよく、互いに異なる材料を用いてもよい。
なお、層１３３Ｂ、層１３３Ｇ、層１３３Ｒの側面は、それぞれ、被形成面に対して垂直または概略垂直であることが好ましい。例えば、被形成面と、これらの側面との成す角度を、６０度以上９０度以下とすることが好ましい。
上記のように、フォトリソグラフィ法を用いて形成した層１３３Ｂ、層１３３Ｇ、及び層１３３Ｒのうち隣接する２つの間の距離は、８μｍ以下、５μｍ以下、３μｍ以下、２μｍ以下、または、１μｍ以下にまで狭めることができる。ここで、当該距離とは、例えば、層１３３Ｂ、層１３３Ｇ、及び層１３３Ｒのうち、隣接する２つの対向する端部の間の距離で規定することができる。このように、島状のＥＬ層の間の距離を狭めることで、高い精細度と、大きな開口率を有する表示装置を提供することができる。
続いて、画素電極、層１３３Ｂ、層１３３Ｇ、層１３３Ｒ、犠牲層１１８Ｂ、犠牲層１１８Ｇ、及び犠牲層１１８Ｒを覆うように、後に絶縁層１２５となる絶縁膜１２５ｆを形成し、絶縁膜１２５ｆ上に絶縁層１２７を形成する（図２３（Ｄ））。
絶縁膜１２５ｆとしては、３ｎｍ以上、５ｎｍ以上、または、１０ｎｍ以上、かつ、２００ｎｍ以下、１５０ｎｍ以下、１００ｎｍ以下、または、５０ｎｍ以下の厚さの絶縁膜を形成することが好ましい。
絶縁膜１２５ｆは、例えば、ＡＬＤ法を用いて形成することが好ましい。ＡＬＤ法を用いることで、成膜ダメージを小さくすることができ、また、被覆性の高い膜を成膜可能なため好ましい。絶縁膜１２５ｆとしては、例えば、ＡＬＤ法を用いて、酸化アルミニウム膜を形成することが好ましい。
そのほか、絶縁膜１２５ｆは、ＡＬＤ法よりも成膜速度が速いスパッタリング法、ＣＶＤ法、または、ＰＥＣＶＤ法を用いて形成してもよい。これにより、信頼性の高い表示装置を生産性高く作製することができる。
絶縁層１２７となる絶縁膜は、例えば、アクリル樹脂を含む感光性の樹脂組成物を用いて、前述の湿式の成膜方法（例えばスピンコート）で形成することが好ましい。成膜後には、加熱処理（プリベークともいう）を行うことで、当該絶縁膜中に含まれる溶媒を除去することが好ましい。続いて、可視光線または紫外線を当該絶縁膜の一部に照射し、絶縁膜の一部を感光させる。続いて、現像を行って、絶縁膜の露光させた領域を除去する。続いて、加熱処理（ポストベークともいう）を行う。これにより、図２３（Ｄ）に示す絶縁層１２７を形成できる。なお、絶縁層１２７の形状は図２３（Ｄ）に示す形状に限定されない。例えば、絶縁層１２７の上面は、凸曲面、凹曲面、及び平面のうち一つまたは複数を有することができる。また、絶縁層１２７は、絶縁層１２５、犠牲層１１８Ｂ、犠牲層１１８Ｇ、及び、犠牲層１１８Ｒのうち少なくとも一つの端部の側面を覆っていてもよい。
続いて、図２３（Ｅ）に示すように、絶縁層１２７をマスクとして、エッチング処理を行って、絶縁膜１２５ｆ、及び、犠牲層１１８Ｂ、１１８Ｇ、１１８Ｒの一部を除去する。これにより、犠牲層１１８Ｂ、１１８Ｇ、１１８Ｒそれぞれに開口が形成され、層１３３Ｂ、層１３３Ｇ、層１３３Ｒ、及び導電層１２３の上面が露出する。なお、絶縁層１２７及び絶縁層１２５と重なる位置に犠牲層１１８Ｂ、１１８Ｇ、１１８Ｒの一部が残存することがある（犠牲層１１９Ｂ、１１９Ｇ、１１９Ｒ参照）。
エッチング処理は、ドライエッチングまたはウェットエッチングによって行うことができる。なお、絶縁膜１２５ｆを、犠牲層１１８Ｂ、１１８Ｇ、１１８Ｒと同様の材料を用いて成膜していた場合、エッチング処理を一括で行うことができるため、好ましい。
上記のように、絶縁層１２７、絶縁層１２５、犠牲層１１８Ｂ、犠牲層１１８Ｇ、及び、犠牲層１１８Ｒを設けることにより、各発光素子間において、共通層１１４及び共通電極１１５に、分断された箇所に起因する接続不良、及び局所的に膜厚が薄い箇所に起因する電気抵抗の上昇が発生することを抑制できる。これにより、本発明の一態様の表示装置は、表示品位を向上させることができる。
続いて、絶縁層１２７、層１３３Ｂ、層１３３Ｇ、及び、層１３３Ｒ上に、共通層１１４、共通電極１１５をこの順で形成する（図２３（Ｆ））。
共通層１１４は、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。
共通電極１１５の形成には、例えば、スパッタリング法または真空蒸着法を用いることができる。または、蒸着法で形成した膜と、スパッタリング法で形成した膜を積層させてもよい。
以上のように、本発明の一態様の表示装置の作製方法では、島状の層１３３Ｂ、島状の層１３３Ｇ、及び島状の層１３３Ｒは、ファインメタルマスクを用いて形成されるのではなく、膜を一面に成膜した後に加工することで形成されるため、島状の層を均一の厚さで形成することができる。そして、高精細な表示装置または高開口率の表示装置を実現することができる。また、精細度または開口率が高く、副画素間の距離が極めて短くても、隣接する副画素において、層１３３Ｂ、層１３３Ｇ、及び、層１３３Ｒが互いに接することを抑制できる。したがって、副画素間にリーク電流が発生することを抑制することができる。これにより、意図しない発光に起因したクロストークを防ぐことができ、コントラストの極めて高い表示装置を実現できる。
また、隣り合う島状のＥＬ層の間に、端部にテーパ形状を有する絶縁層１２７を設けることで、共通電極１１５の形成時に段切れが生じることを抑制し、また、共通電極１１５に局所的に膜厚が薄い箇所が形成されることを防ぐことができる。これにより、共通層１１４及び共通電極１１５において、分断された箇所に起因する接続不良、及び局所的に膜厚が薄い箇所に起因する電気抵抗の上昇が発生することを抑制できる。したがって、本発明の一態様の表示装置は、高精細化と高い表示品位の両立が可能となる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態３）
本実施の形態では、本発明の一態様の電子機器について、図２４乃至図２６を用いて説明する。
本実施の形態の電子機器は、表示部に本発明の一態様の表示装置を有する。本発明の一態様の表示装置は、高精細化及び高解像度化が容易である。したがって、様々な電子機器の表示部に用いることができる。
また、本発明の一態様の半導体装置は、電子機器の表示部以外に適用することもできる。例えば、電子機器の制御部等に、本発明の一態様の半導体装置を用いることで、低消費電力化が可能となり好ましい。
電子機器としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。
特に、本発明の一態様の表示装置は、精細度を高めることが可能なため、比較的小さな表示部を有する電子機器に好適に用いることができる。このような電子機器としては、例えば、腕時計型及びブレスレット型の情報端末機（ウェアラブル機器）、並びに、ヘッドマウントディスプレイなどのＶＲ向け機器、メガネ型のＡＲ向け機器、及び、ＭＲ向け機器など、頭部に装着可能なウェアラブル機器等が挙げられる。
本発明の一態様の表示装置は、ＨＤ（画素数１２８０×７２０）、ＦＨＤ（画素数１９２０×１０８０）、ＷＱＨＤ（画素数２５６０×１４４０）、ＷＱＸＧＡ（画素数２５６０×１６００）、４Ｋ（画素数３８４０×２１６０）、８Ｋ（画素数７６８０×４３２０）といった極めて高い解像度を有していることが好ましい。特に４Ｋ、８Ｋ、またはそれ以上の解像度とすることが好ましい。また、本発明の一態様の表示装置における画素密度（精細度）は、１００ｐｐｉ以上が好ましく、３００ｐｐｉ以上が好ましく、５００ｐｐｉ以上がより好ましく、１０００ｐｐｉ以上がより好ましく、２０００ｐｐｉ以上がより好ましく、３０００ｐｐｉ以上がより好ましく、５０００ｐｐｉ以上がより好ましく、７０００ｐｐｉ以上がさらに好ましい。このように高い解像度及び高い精細度の一方または双方を有する表示装置を用いることで、臨場感及び奥行き感などをより高めることが可能となる。また、本発明の一態様の表示装置の画面比率（アスペクト比）については、特に限定はない。例えば、表示装置は、１：１（正方形）、４：３、１６：９、１６：１０など様々な画面比率に対応することができる。
本実施の形態の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を検知、検出、または測定する機能を含むもの）を有してもよい。
本実施の形態の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。
図２４（Ａ）乃至図２４（Ｄ）を用いて、頭部に装着可能なウェアラブル機器の一例を説明する。これらウェアラブル機器は、ＡＲのコンテンツを表示する機能、ＶＲのコンテンツを表示する機能、ＳＲ（Ｓｕｂｓｔｉｔｕｔｉｏｎａｌ Ｒｅａｌｉｔｙ）のコンテンツを表示する機能、ＭＲ（Ｍｉｘｅｄ Ｒｅａｌｉｔｙ）のコンテンツを表示する機能のうち少なくとも一つを有する。電子機器が、ＡＲ、ＶＲ、ＳＲ、及びＭＲなどの少なくとも一つのコンテンツを表示する機能を有することで、使用者の没入感を高めることが可能となる。
図２４（Ａ）に示す電子機器７００Ａ、及び、図２４（Ｂ）に示す電子機器７００Ｂは、それぞれ、一対の表示パネル７５１と、一対の筐体７２１と、通信部（図示しない）と、一対の装着部７２３と、制御部（図示しない）と、撮像部（図示しない）と、一対の光学部材７５３と、フレーム７５７と、一対の鼻パッド７５８と、を有する。
表示パネル７５１には、本発明の一態様の表示装置を適用することができる。したがって極めて精細度の高い表示が可能な電子機器とすることができる。
電子機器７００Ａ、及び、電子機器７００Ｂは、それぞれ、光学部材７５３の表示領域７５６に、表示パネル７５１で表示した画像を投影することができる。光学部材７５３は透光性を有するため、使用者は光学部材７５３を通して視認される透過像に重ねて、表示領域に表示された画像を見ることができる。したがって、電子機器７００Ａ、及び、電子機器７００Ｂは、それぞれ、ＡＲ表示が可能な電子機器である。
電子機器７００Ａ、及び、電子機器７００Ｂには、撮像部として、前方を撮像することのできるカメラが設けられていてもよい。また、電子機器７００Ａ、及び、電子機器７００Ｂは、それぞれ、ジャイロセンサなどの加速度センサを備えることで、使用者の頭部の向きを検知して、その向きに応じた画像を表示領域７５６に表示することもできる。
通信部は無線通信機を有し、当該無線通信機により映像信号等を供給することができる。なお、無線通信機に代えて、または無線通信機に加えて、映像信号及び電源電位が供給されるケーブルを接続可能なコネクタを備えていてもよい。
電子機器７００Ａ、及び、電子機器７００Ｂには、バッテリが設けられており、無線及び有線の一方または双方によって充電することができる。
筐体７２１には、タッチセンサモジュールが設けられていてもよい。タッチセンサモジュールは、筐体７２１の外側の面がタッチされることを検出する機能を有する。タッチセンサモジュールにより、使用者のタップ操作またはスライド操作などを検出し、様々な処理を実行することができる。例えば、タップ操作によって動画の一時停止または再開などの処理を実行することが可能となり、スライド操作により、早送りまたは早戻しの処理を実行することなどが可能となる。また、２つの筐体７２１のそれぞれにタッチセンサモジュールを設けることで、操作の幅を広げることができる。
タッチセンサモジュールとしては、様々なタッチセンサを適用することができる。例えば、静電容量方式、抵抗膜方式、赤外線方式、電磁誘導方式、表面弾性波方式、光学方式等、種々の方式を採用することができる。特に、静電容量方式または光学方式のセンサを、タッチセンサモジュールに適用することが好ましい。
光学方式のタッチセンサを用いる場合には、受光素子として、光電変換素子を用いることができる。光電変換素子の活性層には、無機半導体及び有機半導体の一方または双方を用いることができる。
図２４（Ｃ）に示す電子機器８００Ａ、及び、図２４（Ｄ）に示す電子機器８００Ｂは、それぞれ、一対の表示部８２０と、筐体８２１と、通信部８２２と、一対の装着部８２３と、制御部８２４と、一対の撮像部８２５と、一対のレンズ８３２と、を有する。
表示部８２０には、本発明の一態様の表示装置を適用することができる。したがって極めて精細度の高い表示が可能な電子機器とすることができる。これにより、使用者に高い没入感を感じさせることができる。
表示部８２０は、筐体８２１の内部の、レンズ８３２を通して視認できる位置に設けられる。また、一対の表示部８２０に異なる画像を表示させることで、視差を用いた３次元表示を行うこともできる。
電子機器８００Ａ、及び、電子機器８００Ｂは、それぞれ、ＶＲ向けの電子機器ということができる。電子機器８００Ａまたは電子機器８００Ｂを装着した使用者は、レンズ８３２を通して、表示部８２０に表示される画像を視認することができる。
電子機器８００Ａ、及び、電子機器８００Ｂは、それぞれ、レンズ８３２及び表示部８２０が、使用者の目の位置に応じて最適な位置となるように、これらの左右の位置を調整可能な機構を有していることが好ましい。また、レンズ８３２と表示部８２０との距離を変えることで、ピントを調整する機構を有していることが好ましい。
装着部８２３により、使用者は電子機器８００Ａまたは電子機器８００Ｂを頭部に装着することができる。なお、図２４（Ｃ）などにおいては、メガネのつる（テンプルともいう）のような形状として例示しているがこれに限定されない。装着部８２３は、使用者が装着できればよく、例えば、ヘルメット型またはバンド型の形状としてもよい。
撮像部８２５は、外部の情報を取得する機能を有する。撮像部８２５が取得したデータは、表示部８２０に出力することができる。撮像部８２５には、イメージセンサを用いることができる。また、望遠、広角などの複数の画角に対応可能なように複数のカメラを設けてもよい。
なお、ここでは撮像部８２５を有する例を示したが、対象物の距離を測定することのできる測距センサ（以下、検知部ともよぶ）を設ければよい。すなわち、撮像部８２５は、検知部の一態様である。検知部としては、例えばイメージセンサ、または、ライダー（ＬＩＤＡＲ：Ｌｉｇｈｔ Ｄｅｔｅｃｔｉｏｎ ａｎｄ Ｒａｎｇｉｎｇ）などの距離画像センサを用いることができる。カメラによって得られた画像と、距離画像センサによって得られた画像とを用いることにより、より多くの情報を取得し、より高精度なジェスチャー操作を可能とすることができる。
電子機器８００Ａは、骨伝導イヤフォンとして機能する振動機構を有してもよい。例えば、表示部８２０、筐体８２１、及び装着部８２３のいずれか一または複数に、当該振動機構を有する構成を適用することができる。これにより、別途、ヘッドフォン、イヤフォン、またはスピーカなどの音響機器を必要とせず、電子機器８００Ａを装着しただけで映像と音声を楽しむことができる。
電子機器８００Ａ、及び、電子機器８００Ｂは、それぞれ、入力端子を有してもよい。入力端子には映像出力機器等からの映像信号、及び、電子機器内に設けられるバッテリを充電するための電力等を供給するケーブルを接続することができる。
本発明の一態様の電子機器は、イヤフォン７５０と無線通信を行う機能を有してもよい。イヤフォン７５０は、通信部（図示しない）を有し、無線通信機能を有する。イヤフォン７５０は、無線通信機能により、電子機器から情報（例えば音声データ）を受信することができる。例えば、図２４（Ａ）に示す電子機器７００Ａは、無線通信機能によって、イヤフォン７５０に情報を送信する機能を有する。また、例えば、図２４（Ｃ）に示す電子機器８００Ａは、無線通信機能によって、イヤフォン７５０に情報を送信する機能を有する。
電子機器がイヤフォン部を有してもよい。図２４（Ｂ）に示す電子機器７００Ｂは、イヤフォン部７２７を有する。例えば、イヤフォン部７２７と制御部とは、互いに有線接続されている構成とすることができる。イヤフォン部７２７と制御部とをつなぐ配線の一部は、筐体７２１または装着部７２３の内部に配置されていてもよい。
同様に、図２４（Ｄ）に示す電子機器８００Ｂは、イヤフォン部８２７を有する。例えば、イヤフォン部８２７と制御部８２４とは、互いに有線接続されている構成とすることができる。イヤフォン部８２７と制御部８２４とをつなぐ配線の一部は、筐体８２１または装着部８２３の内部に配置されていてもよい。また、イヤフォン部８２７と装着部８２３とがマグネットを有してもよい。これにより、イヤフォン部８２７を装着部８２３に磁力によって固定することができ、収納が容易となり好ましい。
なお、電子機器は、イヤフォンまたはヘッドフォンなどを接続することができる音声出力端子を有してもよい。また、電子機器は、音声入力端子及び音声入力機構の一方または双方を有してもよい。音声入力機構としては、例えば、マイクなどの集音装置を用いることができる。電子機器が音声入力機構を有することで、電子機器に、いわゆるヘッドセットとしての機能を付与してもよい。
このように、本発明の一態様の電子機器としては、メガネ型（電子機器７００Ａ、及び、電子機器７００Ｂなど）と、ゴーグル型（電子機器８００Ａ、及び、電子機器８００Ｂなど）と、のどちらも好適である。
本発明の一態様の電子機器は、有線または無線によって、イヤフォンに情報を送信することができる。
図２５（Ａ）に示す電子機器６５００は、スマートフォンとして用いることのできる携帯情報端末機である。
電子機器６５００は、筐体６５０１、表示部６５０２、電源ボタン６５０３、ボタン６５０４、スピーカ６５０５、マイク６５０６、カメラ６５０７、及び光源６５０８等を有する。表示部６５０２はタッチパネル機能を備える。
表示部６５０２に、本発明の一態様の表示装置を適用することができる。
図２５（Ｂ）は、筐体６５０１のマイク６５０６側の端部を含む断面概略図である。
筐体６５０１の表示面側には透光性を有する保護部材６５１０が設けられ、筐体６５０１と保護部材６５１０に囲まれた空間内に、表示パネル６５１１、光学部材６５１２、タッチセンサパネル６５１３、プリント基板６５１７、バッテリ６５１８等が配置されている。
保護部材６５１０には、表示パネル６５１１、光学部材６５１２、及びタッチセンサパネル６５１３が接着層（図示しない）により固定されている。
表示部６５０２よりも外側の領域において、表示パネル６５１１の一部が折り返されており、当該折り返された部分にＦＰＣ６５１５が接続されている。ＦＰＣ６５１５には、ＩＣ６５１６が実装されている。ＦＰＣ６５１５は、プリント基板６５１７に設けられた端子に接続されている。
表示パネル６５１１には本発明の一態様のフレキシブルディスプレイを適用することができる。そのため、極めて軽量な電子機器を実現できる。また、表示パネル６５１１が極めて薄いため、電子機器の厚さを抑えつつ、大容量のバッテリ６５１８を搭載することもできる。また、表示パネル６５１１の一部を折り返して、画素部の裏側にＦＰＣ６５１５との接続部を配置することにより、狭額縁の電子機器を実現できる。
図２５（Ｃ）にテレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７１０１に表示部７０００が組み込まれている。ここでは、スタンド７１０３により筐体７１０１を支持した構成を示している。
表示部７０００に、本発明の一態様の表示装置を適用することができる。
図２５（Ｃ）に示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチ、及び、別体のリモコン操作機７１１１により行うことができる。または、表示部７０００にタッチセンサを備えていてもよく、指等で表示部７０００に触れることでテレビジョン装置７１００を操作してもよい。リモコン操作機７１１１は、当該リモコン操作機７１１１から出力する情報を表示する表示部を有してもよい。リモコン操作機７１１１が備える操作キーまたはタッチパネルにより、チャンネル及び音量の操作を行うことができ、表示部７０００に表示される映像を操作することができる。
なお、テレビジョン装置７１００は、受信機及びモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間など）の情報通信を行うことも可能である。
図２５（Ｄ）に、ノート型パーソナルコンピュータの一例を示す。ノート型パーソナルコンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス７２１３、外部接続ポート７２１４等を有する。筐体７２１１に、表示部７０００が組み込まれている。
表示部７０００に、本発明の一態様の表示装置を適用することができる。
図２５（Ｅ）及び図２５（Ｆ）に、デジタルサイネージの一例を示す。
図２５（Ｅ）に示すデジタルサイネージ７３００は、筐体７３０１、表示部７０００、及びスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、または操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができる。
図２５（Ｆ）は円柱状の柱７４０１に取り付けられたデジタルサイネージ７４００である。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部７０００を有する。
図２５（Ｅ）及び図２５（Ｆ）において、表示部７０００に、本発明の一態様の表示装置を適用することができる。
表示部７０００が広いほど、一度に提供できる情報量を増やすことができる。また、表示部７０００が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることができる。
表示部７０００にタッチパネルを適用することで、表示部７０００に画像または動画を表示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報もしくは交通情報などの情報を提供するための用途に用いる場合には、直感的な操作によりユーザビリティを高めることができる。
図２５（Ｅ）及び図２５（Ｆ）に示すように、デジタルサイネージ７３００またはデジタルサイネージ７４００は、使用者が所持するスマートフォン等の情報端末機７３１１または情報端末機７４１１と無線通信により連携可能であることが好ましい。例えば、表示部７０００に表示される広告の情報を、情報端末機７３１１または情報端末機７４１１の画面に表示させることができる。また、情報端末機７３１１または情報端末機７４１１を操作することで、表示部７０００の表示を切り替えることができる。
デジタルサイネージ７３００またはデジタルサイネージ７４００に、情報端末機７３１１または情報端末機７４１１の画面を操作手段（コントローラ）としたゲームを実行させることもできる。これにより、不特定多数の使用者が同時にゲームに参加し、楽しむことができる。
図２６（Ａ）乃至図２６（Ｇ）に示す電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、または操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を検知、検出、または測定する機能を含むもの）、マイクロフォン９００８、等を有する。
図２６（Ａ）乃至図２６（Ｇ）において、表示部９００１に、本発明の一態様の表示装置を適用することができる。
図２６（Ａ）乃至図２６（Ｇ）に示す電子機器は、様々な機能を有する。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出して処理する機能、等を有することができる。なお、電子機器の機能はこれらに限られず、様々な機能を有することができる。電子機器は、複数の表示部を有してもよい。また、電子機器にカメラ等を設け、静止画または動画を撮影し、記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有してもよい。
図２６（Ａ）乃至図２６（Ｇ）に示す電子機器の詳細について、以下説明を行う。
図２６（Ａ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えばスマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情報端末９１０１は、文字及び画像情報をその複数の面に表示することができる。図２６（Ａ）では３つのアイコン９０５０を表示した例を示している。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することもできる。情報９０５１の一例としては、電子メール、ＳＮＳ、電話などの着信の通知、電子メールまたはＳＮＳなどの題名、送信者名、日時、時刻、バッテリの残量、電波強度などがある。または、情報９０５１が表示されている位置にはアイコン９０５０などを表示してもよい。
図２６（Ｂ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、携帯情報端末９１０２の上方から観察できる位置に表示された情報９０５３を確認することもできる。使用者は、携帯情報端末９１０２をポケットから取り出すことなく表示を確認し、例えば電話を受けるか否かを判断できる。
図２６（Ｃ）は、タブレット端末９１０３を示す斜視図である。タブレット端末９１０３は、一例として、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲーム等の種々のアプリケーションの実行が可能である。タブレット端末９１０３は、筐体９０００の正面に表示部９００１、カメラ９００２、マイクロフォン９００８、スピーカ９００３を有し、筐体９０００の左側面には操作用のボタンとしての操作キー９００５、底面には接続端子９００６を有する。
図２６（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、例えばスマートウォッチ（登録商標）として用いることができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６により、他の情報端末と相互にデータ伝送を行うこと、及び、充電を行うこともできる。なお、充電動作は無線給電により行ってもよい。
図２６（Ｅ）乃至図２６（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図２６（Ｅ）は携帯情報端末９２０１を展開した状態、図２６（Ｇ）は折り畳んだ状態、図２６（Ｆ）は図２６（Ｅ）と図２６（Ｇ）の一方から他方に変化する途中の状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。例えば、表示部９００１は、曲率半径０．１ｍｍ以上１５０ｍｍ以下で曲げることができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
１０、１０ａ、１０ｂ：トランジスタ、１１Ｒ、１１Ｇ、１１Ｂ：副画素、１１：基板、１４、１４ａ、１４ｂ：導電層、１５、１５ａ、１５ｂ：導電層、２０ａ、２０ｂ：開口、２１、２１ａ、２１ｂ：半導体層、２２：絶縁層、２３：導電層、２４、２４ａ、２４ｂ：導電層、２５、２５ａ、２５ｂ：導電層、２８：絶縁層、２９ａ、２９ｂ：絶縁層、３０：回路、３０ｂ：回路、３５：回路、４０ａ、４０ｂ：順序回路、４１～４７：トランジスタ、５０：回路、５０Ａ～５０Ｇ：表示装置、６０：回路

Claims (10)

  1. 第１のトランジスタ、第２のトランジスタ、及び絶縁層を有し、
    前記第１のトランジスタは、第１の半導体層、ゲート絶縁層、ゲート電極、及び第１の導電層を有し、
    前記第２のトランジスタは、第２の半導体層、前記ゲート絶縁層、前記ゲート電極、及び第２の導電層を有し、
    前記絶縁層は、第１の側面及び第２の側面を有し、
    前記第１の側面は、前記第１の導電層上に位置し、
    前記第２の側面は、前記第２の導電層上に位置し、
    前記第１の半導体層は、前記絶縁層上に位置する部分と、前記第１の側面に接する部分と、前記第１の導電層の上面に接する部分と、を有し、
    前記第２の半導体層は、前記絶縁層上に位置する部分と、前記第２の側面に接する部分と、前記第２の導電層の上面に接する部分と、を有し、
    前記ゲート絶縁層は、前記絶縁層上に位置する部分と、前記第１の半導体層を介して前記第１の側面と対向する部分と、前記第２の半導体層を介して前記第２の側面と対向する部分と、を有し、
    前記ゲート電極は、前記絶縁層上に位置する部分と、前記ゲート絶縁層及び前記第１の半導体層を介して前記第１の側面と対向する部分と、前記ゲート絶縁層及び前記第２の半導体層を介して前記第２の側面と対向する部分と、を有し、
    前記第１の半導体層と前記第２の半導体層とは、前記絶縁層上で電気的に接続している、
    半導体装置。
  2. 第１のトランジスタ、第２のトランジスタ、及び絶縁層を有し、
    前記第１のトランジスタは、第１の半導体層、ゲート絶縁層、ゲート電極、及び第１の導電層を有し、
    前記第２のトランジスタは、第２の半導体層、前記ゲート絶縁層、前記ゲート電極、及び第２の導電層を有し、
    前記絶縁層は、第１の側面及び第２の側面を有し、
    前記第１の側面は、前記第１の導電層上に位置し、
    前記第２の側面は、前記第２の導電層上に位置し、
    前記第１の半導体層は、前記絶縁層上に位置する部分と、前記第１の側面に接する部分と、前記第１の導電層の上面に接する部分と、を有し、
    前記第２の半導体層は、前記絶縁層上に位置する部分と、前記第２の側面に接する部分と、前記第２の導電層の上面に接する部分と、を有し、
    前記ゲート絶縁層は、前記絶縁層上に位置する部分と、前記第１の半導体層を介して前記第１の側面と対向する部分と、前記第２の半導体層を介して前記第２の側面と対向する部分と、を有し、
    前記ゲート電極は、前記絶縁層上に位置する部分と、前記ゲート絶縁層及び前記第１の半導体層を介して前記第１の側面と対向する部分と、前記ゲート絶縁層及び前記第２の半導体層を介して前記第２の側面と対向する部分と、を有し、
    前記第１の導電層と前記第２の導電層とは、前記絶縁層よりも下で電気的に接続している、
    半導体装置。
  3. 請求項１または請求項２において、
    第３の導電層を有し、
    前記第３の導電層は、前記絶縁層上に位置し、
    前記第１の半導体層と前記第２の半導体層とは、それぞれ前記第３の導電層と接する部分を有する、
    半導体装置。
  4. 請求項１において、
    第３の導電層を有し、
    前記第３の導電層は、前記絶縁層上に位置し、
    前記第１の半導体層と前記第２の半導体層とは、それぞれ前記第３の導電層と接する部分を有し、
    前記絶縁層上において、前記第１の導電層、前記第１の半導体層、前記第３の導電層、前記ゲート絶縁層、及び前記ゲート電極が互いに重なる部分と、
    前記絶縁層上において、前記第２の導電層、前記第２の半導体層、前記第３の導電層、前記ゲート絶縁層、及び前記ゲート電極が互いに重なる部分と、を有する、
    半導体装置。
  5. 請求項３において、
    第４の導電層を有し、
    前記第４の導電層は、前記絶縁層上において前記第３の導電層と接し、
    前記第３の導電層は、酸化物を含み、
    前記第４の導電層は、金属または合金を含む、
    半導体装置。
  6. 請求項１または請求項２において、
    第５の導電層を有し、
    前記第５の導電層は、前記絶縁層よりも下に位置し、
    前記第５の導電層は、前記第１の導電層及び前記第２の導電層の一方又は双方と接し、
    前記第１の導電層及び前記第２の導電層は、酸化物を含み、
    前記第５の導電層は、金属または合金を含む、
    半導体装置。
  7. 請求項１において、
    前記第１の半導体層は、第１の膜の一部であり、
    前記第２の半導体層は、前記第１の膜の他の一部である、
    半導体装置。
  8. 請求項２において、
    前記第１の導電層は、第２の膜の一部であり、
    前記第２の導電層は、前記第２の膜の他の一部である、
    半導体装置。
  9. 第３のトランジスタと、第４のトランジスタと、容量と、第１乃至第４の配線を有し、
    前記第３のトランジスタは、ソース電極及びドレイン電極の一方が前記第１の配線と電気的に接続され、ソース電極及びドレイン電極の他方が前記第４のトランジスタのソース電極及びドレイン電極の一方、及び前記容量の一方の端子と電気的に接続され、ゲート電極が前記容量の他方の端子、及び前記第２の配線と電気的に接続され、
    前記第４のトランジスタは、ソース電極及びドレイン電極の他方が前記第３の配線と電気的に接続され、ゲート電極が前記第４の配線と電気的に接続され、
    前記第１の配線には、第１の電位と第２の電位が交互に与えられ、
    前記第３の配線には、第３の電位が与えられ、
    前記第１の電位は、前記第２の電位よりも低く、
    前記第３の電位は、前記第２の電位よりも低く、
    前記第４の配線は、第１の信号が与えられ、
    前記第２の配線は、前記第１の信号を反転した第２の信号が与えられ、
    前記第３のトランジスタは、請求項１または請求項２に記載の半導体装置が有する前記第１のトランジスタ及び前記第２のトランジスタにより構成される、
    半導体装置。
  10. 第５のトランジスタと、第６のトランジスタと、第７のトランジスタと、発光素子と、第５乃至第７の配線と、を有し、
    前記第５のトランジスタは、ゲート電極が前記第５の配線と電気的に接続され、ソース電極及びドレイン電極の一方が前記第６の配線と電気的に接続され、ソース電極及びドレイン電極の他方が前記第６のトランジスタのソース電極及びドレイン電極の一方、及び前記発光素子の一方の電極と電気的に接続され、
    前記第６のトランジスタは、ゲート電極が前記第７のトランジスタのソース電極及びドレイン電極の一方と電気的に接続され、ソース電極及びドレイン電極の他方が前記第７のトランジスタのソース電極及びドレイン電極の他方と電気的に接続され、
    前記第７のトランジスタは、ゲート電極が前記第７の配線と電気的に接続され、
    前記第５の配線には第３の信号が与えられ、
    前記第６の配線にはデータ信号が与えられ、
    前記第７の配線には第４の信号が与えられ、
    前記第６のトランジスタは、請求項１または請求項２に記載の半導体装置が有する前記第１のトランジスタ及び前記第２のトランジスタにより構成される、
    表示装置。
JP2023078525A 2022-05-13 2023-05-11 半導体装置、及び表示装置 Pending JP2023168294A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022079206 2022-05-13
JP2022079206 2022-05-13

Publications (1)

Publication Number Publication Date
JP2023168294A true JP2023168294A (ja) 2023-11-24

Family

ID=88663347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023078525A Pending JP2023168294A (ja) 2022-05-13 2023-05-11 半導体装置、及び表示装置

Country Status (4)

Country Link
US (1) US20230369344A1 (ja)
JP (1) JP2023168294A (ja)
KR (1) KR20230159276A (ja)
CN (1) CN117059623A (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106688028B (zh) 2014-09-12 2019-10-11 株式会社半导体能源研究所 显示装置

Also Published As

Publication number Publication date
KR20230159276A (ko) 2023-11-21
US20230369344A1 (en) 2023-11-16
CN117059623A (zh) 2023-11-14

Similar Documents

Publication Publication Date Title
US20240038777A1 (en) Semiconductor device and method for manufacturing the semiconductor device
WO2022153150A1 (ja) 表示装置の作製方法、表示装置、表示モジュール、及び、電子機器
KR20240011167A (ko) 표시 장치
JP2023168294A (ja) 半導体装置、及び表示装置
WO2023228004A1 (ja) 半導体装置
WO2024057168A1 (ja) 半導体装置
WO2023199159A1 (ja) 半導体装置
WO2024013602A1 (ja) トランジスタ、及び、トランジスタの作製方法
WO2023218280A1 (ja) 半導体装置、及び、半導体装置の作製方法
WO2023209493A1 (ja) 半導体装置及び半導体装置の作製方法
WO2024033735A1 (ja) 半導体装置
WO2023203425A1 (ja) 半導体装置及び半導体装置の作製方法
WO2024018317A1 (ja) 半導体装置
WO2024052773A1 (ja) 半導体装置、およびその作製方法
WO2023227992A1 (ja) 半導体装置
WO2024042408A1 (ja) 半導体装置
WO2023199153A1 (ja) 半導体装置
TW202410425A (zh) 半導體裝置及顯示裝置
WO2023203429A1 (ja) 半導体装置、及び表示装置
WO2023187543A1 (ja) 表示装置
WO2024033739A1 (ja) 半導体装置、及び、半導体装置の作製方法
US20220320184A1 (en) Display apparatus, display module, electronic device, and method for manufacturing display apparatus
US20240172516A1 (en) Display apparatus
US20240065074A1 (en) Method for manufacturing display device, display device, display module, and electronic device
US20240065026A1 (en) Display device and method for manufacturing display device