JP2023167184A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2023167184A
JP2023167184A JP2022078160A JP2022078160A JP2023167184A JP 2023167184 A JP2023167184 A JP 2023167184A JP 2022078160 A JP2022078160 A JP 2022078160A JP 2022078160 A JP2022078160 A JP 2022078160A JP 2023167184 A JP2023167184 A JP 2023167184A
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor device
gallium nitride
nitride
insulation film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022078160A
Other languages
English (en)
Inventor
健治 伊藤
Kenji Ito
哲生 成田
Tetsuo Narita
大悟 菊田
Daigo Kikuta
恵太 片岡
Keita Kataoka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Central R&D Labs Inc
Original Assignee
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Central R&D Labs Inc filed Critical Toyota Central R&D Labs Inc
Priority to JP2022078160A priority Critical patent/JP2023167184A/ja
Publication of JP2023167184A publication Critical patent/JP2023167184A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】信頼性の高い半導体装置を提供する。【解決手段】半導体装置は、単結晶の窒化ガリウム上に設けられたゲート絶縁膜を有する。ゲート絶縁膜は、窒化ガリウムの表面に配置されており、六回対称の結晶性を有する第1の絶縁膜を備える。ゲート絶縁膜は、第1の絶縁膜の上面に配置されており、窒化ガリウムの結晶情報の伝搬を阻害する機能を有する第2の絶縁膜を備える。ゲート絶縁膜は、第2の絶縁膜の上面に配置されており、第1の絶縁膜および第2の絶縁膜の誘電率以上の誘電率を有する第3の絶縁膜を備える。第1の絶縁膜の結晶性の方が第3の絶縁膜の結晶性よりも高い。【選択図】図1

Description

本明細書で開示する技術は、半導体装置および半導体装置の製造方法に関する。
単結晶の窒化ガリウム上に、ゲート絶縁膜およびゲート電極を積層した構造が知られている。また、窒化ガリウム界面近傍におけるゲート絶縁膜の結晶性を、熱処理によって高める技術が知られている。界面およびゲート絶縁膜中における欠陥準位を低減できるため、チャネルを走行する伝導キャリアの捕獲・散乱による移動度の低下を抑制することが可能となる。なお、特許文献1には、関連する技術が開示されている。
特許第6707995号明細書
結晶化が窒化ガリウム界面からゲート絶縁膜の上部に向かって進行すると、結晶粒界における欠陥や不純物の偏析により、ゲート絶縁膜のリーク電流の増加や耐圧の低下が生じてしまう。ゲート絶縁膜の信頼性を低下させるおそれがある。
本明細書で開示する半導体装置の一実施形態は、単結晶の窒化ガリウム上に設けられたゲート絶縁膜を有する半導体装置である。ゲート絶縁膜は、窒化ガリウムの表面に配置されており、六回対称の結晶性を有する第1の絶縁膜を備える。ゲート絶縁膜は、第1の絶縁膜の上面に配置されており、窒化ガリウムの結晶情報の伝搬を阻害する機能を有する第2の絶縁膜を備える。ゲート絶縁膜は、第2の絶縁膜の上面に配置されており、第1の絶縁膜および第2の絶縁膜の誘電率以上の誘電率を有する第3の絶縁膜を備える。第1の絶縁膜の結晶性の方が第3の絶縁膜の結晶性よりも高い。
上記実施形態の半導体装置では、第2の絶縁膜により、第1の絶縁膜から第3の絶縁膜への窒化ガリウム結晶情報の伝搬を阻害することができる。第1の絶縁膜の結晶性の方が第3の絶縁膜の結晶性よりも高い構造を形成することが可能となる。結晶性の高い第1の絶縁膜によって、界面および絶縁膜中における欠陥準位を低減できる。また結晶性の低い第3の絶縁膜によって、リーク電流の増加や耐圧の低下を抑制することができる。移動度の低下を抑制しながら、ゲート絶縁膜の信頼性を高めることが可能となる。
第1の絶縁膜は、窒化ガリウムに配向して結晶化していてもよい。効果の詳細は実施例で説明する。
第1の絶縁膜は、窒化アルミニウム、アルミニウムシリケート、酸化ハフニウム、酸化アルミニウムの何れかであってもよい。
第2の絶縁膜は、酸化ケイ素または窒化ケイ素であってもよい。
第3の絶縁膜は、アルミニウムシリケートまたはケイ酸ハフニウムであってもよい。
第1の絶縁膜はアルミニウムシリケートであり、第2の絶縁膜は酸化ケイ素であり、第3の絶縁膜はアルミニウムシリケートであってもよい。
第1の絶縁膜は窒化アルミニウムであり、第2の絶縁膜は酸化ケイ素であり、第3の絶縁膜はアルミニウムシリケートであってもよい。
第1の絶縁膜の厚さは、3nm以上であってもよい。効果の詳細は実施例で説明する。
第2の絶縁膜の厚さは、1nm以上であってもよい。効果の詳細は実施例で説明する。
本明細書が開示する半導体装置の製造方法は、単結晶の窒化ガリウムの表面に、六回対称の結晶性を有する第1の絶縁膜を配置する工程を備える。製造方法は、第1の絶縁膜の上面に、窒化ガリウムの結晶情報の伝搬を阻害する機能を有する第2の絶縁膜を配置する工程を備える。製造方法は、第2の絶縁膜の上面に、第1の絶縁膜および第2の絶縁膜の誘電率以上の誘電率を有する第3の絶縁膜を配置する工程を備える。製造方法は、第1の絶縁膜、第2の絶縁膜、第3の絶縁膜を備えた窒化ガリウムを熱処理する工程を備える。効果の詳細は実施例で説明する。
半導体装置1の要部断面図を模式的に示す図である。 半導体装置1の製造方法を示すフローチャートである。
(半導体装置1の構造)
図1に、本実施例に係る半導体装置1の要部断面図を模式的に示す。半導体装置1は、横型のMOSFETの一実施形態である。半導体装置1は、半導体基板10、窒化物半導体20、絶縁膜28、ドレイン電極32、ソース電極34、ボディ電極36、ゲート絶縁膜40、ゲート電極44、を備える。
半導体基板10は、窒化物半導体20の下地基板であり、窒化物半導体20が結晶成長可能な組成の材料で構成されている。本実施例では、半導体基板10は、窒化ガリウム(GaN)の単結晶基板である。窒化物半導体20は、半導体基板10の表面上に設けられている。窒化物半導体20は、GaNの単結晶からなる。窒化物半導体20は、p型のボディ領域22、n型のドレイン領域25、n型のソース領域26を有している。
ボディ領域22は、GaNのエピ成長層であり、ドレイン領域25とソース領域26を隔てるように設けられている。ドレイン領域25は、ボディ領域22上に設けられており、窒化物半導体20の表層部の一部に設けられており、窒化物半導体20の表面に露出している。ドレイン領域25は、窒化物半導体20の表面上の一部に設けられているドレイン電極32にオーミック接触している。ソース領域26は、ボディ領域22上に設けられており、窒化物半導体20の表層部の一部に設けられており、窒化物半導体20の表面に露出している。ソース領域26は、窒化物半導体20の表面上の一部に設けられているソース電極34にオーミック接触している。ボディ領域22の一部は、窒化物半導体20の表面に露出している。露出しているボディ領域22は、窒化物半導体20の表面上の一部に設けられているボディ電極36にオーミック接触している。ドレイン電極32、ソース電極34、ボディ電極36は、絶縁膜28によって絶縁されている。
ゲート絶縁膜40は、ドレイン領域25とソース領域26の間に位置するボディ領域22に対向するように、窒化物半導体20の表面上に設けられている。ゲート絶縁膜40は、窒化物半導体20(詳細にはボディ領域22)の表面に接している。ゲート絶縁膜40上には、ゲート電極44が配置されている。ゲート電極44は、ゲート絶縁膜40を介して、ドレイン領域25とソース領域26の間に位置するボディ領域22に対向している。ゲート電極44は、例えばアルミニウムである。
ゲート絶縁膜40は、第1絶縁膜41、第2絶縁膜42、第3絶縁膜43、を備えている。第1絶縁膜41は、窒化ガリウムの窒化物半導体20の表面に配置されている。第1絶縁膜41は、六回対称の結晶性を有する絶縁膜である。具体的には、第1絶縁膜41は、窒化アルミニウム(AlN)、アルミニウムシリケート(AlSiO)、酸化ハフニウム(HfO)、酸化アルミニウム(Al)、の何れかである。
第1絶縁膜41は、ゲート絶縁膜40のうち窒化ガリウムに接している部分であり、窒化ガリウムの結晶構造に倣った結晶構造を有している。なお、窒化ガリウムの結晶構造に倣った結晶構造とは、単結晶である窒化ガリウムの表面の原子配列に配向して再結晶化された結晶構造をいう。
第1絶縁膜41の厚さは、3nm以上であることが好ましい。これは、第1絶縁膜41と窒化ガリウムとの界面IFから第1絶縁膜41の3nm程度内側までの領域の膜質が、半導体装置の特性に影響すると考えられるためである。すなわち、第1絶縁膜41の界面IFから3nm程度内側までの領域の結晶性が低い場合には、界面IFおよび第1絶縁膜41中における欠陥準位によって、キャリアの移動度が低下してしまう。そこで第1絶縁膜41の厚さを3nm以上とするとともに、後述する熱処理によって第1絶縁膜41の結晶性を高めることで、移動度の低下を抑制することができる。
本実施例では、第1絶縁膜41はアルミニウムシリケート(AlSiO)とした。ここで、シリコン原子とアルミニウム原子の総和におけるシリコン原子の割合を、混合比xSiと定義する。すなわち混合比xSiは、「xSi=Si/(Al+Si)」で表される。本実施例では、第1絶縁膜41の混合比xSiは、0.22とした。
第1絶縁膜41の混合比xSiは、0.4以下であることが好ましい。理由を説明する。アルミニウムシリケート中のシリコンの割合を低下させるほど、熱処理によりアルミニウムシリケートを結晶化させやすくなる。そして本発明者らは、第1絶縁膜41、第2絶縁膜42、第3絶縁膜43を備える本明細書の膜構造においては、第1絶縁膜41の混合比xSiを0.4以下にすることで、熱処理による第1絶縁膜41の多結晶化を促進できることを見出した。なお、混合比xSiの制御方法については後述する。
第2絶縁膜42は、第1絶縁膜41の上面に配置されている。第2絶縁膜42は、窒化ガリウムの結晶情報の第3絶縁膜43への伝搬を阻害する機能を有する絶縁膜である。すなわち第2絶縁膜42は、第3絶縁膜43の結晶化を抑制する層である。具体的には、第2絶縁膜42は、高温において安定したアモルファス構造をとることができる絶縁膜である。第2絶縁膜42は、酸化ケイ素(SiO)または窒化ケイ素(SiN)とすることができる。本実施例では、第2絶縁膜42は酸化ケイ素とした。
第2絶縁膜42の厚さは、1nm以上であることが好ましい。これは、後述する熱処理(ステップS7)よる拡散によって、第2絶縁膜42が薄くなるためである。具体的には、第1絶縁膜41のアルミニウムが第2絶縁膜42に拡散し、その拡散長が0.9nm程度であることが本発明者らによって見出されたためである。従って、第2絶縁膜42による結晶化抑制効果を維持するために、1nm以上が必要となる。
第3絶縁膜43は、第2絶縁膜42の上面に配置されている。第3絶縁膜43は、第1絶縁膜41および第2絶縁膜42よりも厚い膜であり、ゲート絶縁膜40膜厚の半分以上を構成する膜である。第3絶縁膜43の材料は、アルミニウムシリケート(AlSiO)またはケイ酸ハフニウム(HfSiO)である。本実施例では、第3絶縁膜43はアルミニウムシリケートであるとした。また第3絶縁膜43の混合比xSiは、0.22とした。
第3絶縁膜43の誘電率は、第1絶縁膜41および第2絶縁膜42の誘電率以上であることが好ましい。誘電率は、シリコン原子が多くなるほど低くなり、アルミニウム原子が多くなるほど高くなる。よって、第3絶縁膜43の混合比xSiを、第1絶縁膜41および第2絶縁膜42の混合比xSi以下とすればよい。効果を説明する。ゲート絶縁膜の誘電率が高い程、一定のゲート電圧に対してゲート絶縁膜40と窒化物半導体20の界面IFに形成される反転層のキャリア濃度を増加させることができるため、チャネル抵抗を低下させることができる。一方、ゲート絶縁膜の多結晶化が進むと、結晶粒界における欠陥や不純物の偏析により、リーク電流が増大したり耐圧が低下する。そして、ゲート絶縁膜中のアルミニウム原子が多くなるほど、誘電率が高くなるとともに、熱処理により多結晶化が進みやすくなる。一方、本実施例の技術では、第2絶縁膜42によって第3絶縁膜43の多結晶化を抑制することができる。従って、第3絶縁膜43のアルミニウム原子を選択的に多くすることで、ゲート絶縁膜の高誘電率化とリーク電流の抑制とを両立することができる。
(半導体装置1の製造方法)
図2を参照して、半導体装置1の製造方法について説明する。図2のフローチャートのステップS1において、窒化物半導体形成工程が行われる。具体的には、GaNの単結晶基板である半導体基板10を用意し、周知の有機金属気相成長法(MOCVD:Metal Organic Chemical Vapor Deposition)を用いて、半導体基板10上に窒化物半導体20を成長させる。
ステップS2において、窒化物半導体20に、ドレイン領域25及びソース領域26を形成する。具体的には、周知のフォトリソグラフィー技術及びドライエッチング加工を用いて、窒化物半導体20上に、ドレイン領域25及びソース領域26が開口しているマスクを加工する。次いで、マスクを介してSiイオンを注入する。次いで、窒化物半導体20を熱処理する。これにより、窒化物半導体20に注入されたSiイオンが活性化され、ドレイン領域25及びソース領域26が形成される。
ステップS3において、窒化物半導体20の表面に付着した不純物による汚染層や加工によるダメージ層、および酸化層(GaO)を除去する表面洗浄工程が行われる。表面洗浄工程では、硫酸、アンモニア水、塩酸と過酸化水素水の混合液の他、希フッ酸(DHF)が利用される。
ステップS4において、窒化物半導体20上に、アモルファス構造の第1絶縁膜41を成膜する。第1絶縁膜41は、プラズマ支援原子層堆積法(ALD法)を利用して成膜される。具体的に説明する。ALD法でアルミニウムシリケートを成膜するには、AlО層を成膜する第1成膜ステップと、SiО層を成膜する第2成膜ステップと、を交互に実行する。第1成膜ステップは、Alの原料としてトリメチルアルミニウム(TMAl)を用い、酸素の原料として酸素ラジカルを用いる。吸着させたAlを酸化させることによって、第1成膜ステップの1サイクルが行われ、AlОの1分子の層を形成することができる。第2成膜ステップは、Siの原料としてトリスジメチルアミノシラン(TDMAS)を用い、酸素の原料として酸素ラジカルを用いる。吸着させたSiを酸化させることによって、第2成膜ステップの1サイクルが行われ、SiОの1分子の層を形成することができる。なお、ALD法の内容は公知であるため、詳細な説明は省略する。
アルミニウムシリケートの混合比xSiは、第1成膜ステップのサイクル数と第2成膜ステップのサイクル数との比率によって、調整することができる。例えば、第1および第2成膜ステップのサイクル数が共に「1」である場合には、混合比xSiは約0.33となる。混合比xSiを低下させる場合には、第1成膜ステップのサイクル数を第2成膜ステップのサイクル数よりも大きくすればよい。本実施例では、第1絶縁膜41は、厚さ3nmのアルミニウムシリケートであり、混合比xSiは0.22である。
ステップS5において、第1絶縁膜41の上面に、アモルファス構造の第2絶縁膜42を成膜する。第2絶縁膜42は、ALD法によって、第1絶縁膜41と連続成膜することができる。本実施例では、第2絶縁膜42は、厚さ1.5nmの酸化ケイ素である。
ステップS6において、第2絶縁膜42の上面に、アモルファス構造の第3絶縁膜43を成膜する。第3絶縁膜43は、ALD法によって、第2絶縁膜42と連続成膜することができる。本実施例では、第3絶縁膜43は、厚さ40nmのアルミニウムシリケートであり、混合比xSiは0.22である。
ステップS7において、第1絶縁膜41、第2絶縁膜42、第3絶縁膜43を備えた窒化物半導体20を熱処理する。熱処理は、窒素雰囲気中で950℃、10分間行った。これにより、ゲート絶縁膜40のうち窒化物半導体20と接する第1絶縁膜41が、アモルファス構造から多結晶構造に変化する。これは、第1絶縁膜41のうち窒化ガリウムと接する部分が、単結晶である窒化ガリウムの表面に倣って再結晶化するためである。一方、第3絶縁膜43は、第2絶縁膜42によって第1絶縁膜41から離間している。第2絶縁膜42によって、第3絶縁膜43への結晶情報の伝搬を抑えることができるその結果、第3絶縁膜43は、アモルファス構造に近い状態が維持される。これは、窒化ガリウムと第1絶縁膜41との界面IFから進んだ再結晶化が、第2絶縁膜42で遮断されるためである。
熱処理後においては、第1絶縁膜41の結晶性の方が、第3絶縁膜43の結晶性よりも高くすることができる。ここで、「結晶性が高い」とは、酸化物のアモルファス構造の再結晶化が進んでいることを意味する。すなわち、第1絶縁膜41の方が、第3絶縁膜43よりも多結晶構造をより多く備えている。
ステップS8において、ゲート絶縁膜40上に、ゲート電極44を形成する。具体的には、窒化物半導体20上に、Al層を堆積する。次いで、周知のフォトリソグラフィー技術およびエッチング加工を用いて、ゲート絶縁膜40以外の領域に形成されているAl層を除去する。
ステップS9において、窒化物半導体20上に、ドレイン電極32、ソース電極34、ボディ電極36を形成する。具体的には、周知のフォトリソグラフィー技術およびエッチング加工を用いて、ドレイン電極32、ソース電極34、ボディ電極36を形成する領域のゲート絶縁膜40を除去する。Ti層及びAl層の積層膜を成膜し、周知のフォトリソグラフィー技術およびエッチング加工を用いて、ドレイン電極32、ソース電極34、ボディ電極36に加工する。これにより、図1に示す半導体装置1が完成する。
(効果)
本明細書の技術では、第2絶縁膜42により、第1絶縁膜41から第3絶縁膜43への窒化ガリウム結晶情報の伝搬を阻害することができる。第1絶縁膜41は窒化物半導体20の表面を種結晶として結晶化が始まるが、第2絶縁膜42によって上方への結晶の成長が抑制されるため、その分だけ横方向に結晶が拡大し易くなると考えられる。これにより第1絶縁膜41の結晶化が促進され、界面IFおよび第1絶縁膜41における欠陥準位を低減できるため、チャネルを走行する伝導キャリアの捕獲・散乱による移動度の低下を抑制することが可能となる。また、第3絶縁膜43の多結晶化を防止することで、第3絶縁膜43を非晶質に近い状態で維持することができる。結晶粒界における欠陥や不純物の偏析を抑制できるため、リーク電流を抑制することや耐圧低下を防止することが可能となる。ゲート絶縁膜の信頼性向上とキャリア移動度の向上とを、両立することができる。
(実験例)
本実施例のサンプルとして、第1絶縁膜41を、厚さ3nmのアルミニウムシリケート(混合比xSi=0.22)とした。第2絶縁膜42を、厚さ1.5nmの酸化ケイ素とした。第3絶縁膜43を、厚さ40nmのアルミニウムシリケート(混合比xSi=0.22)とした。また比較例のサンプルとして、厚さ40nmのアルミニウムシリケート(混合比xSi=0.22)の単層を、窒化ガリウム表面に成膜した。両サンプルに対して、窒素雰囲気中で950℃、10分間の熱処理を行った。断面TEMにより、両者の結晶性を比較した。本実施例のサンプルでは、第1絶縁膜41が均一に結晶化している一方で、第2絶縁膜42より上層では結晶性は低く、アモルファスに近い構造であることが観察された。一方、比較例のサンプルでは、窒化ガリウムの界面からおよそ15nmの範囲で不均一な多結晶が形成されていることが確認された。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
(変形例)
第1絶縁膜41、第2絶縁膜42、第3絶縁膜43の材料の組み合わせは、様々であってよい。例えば、第1絶縁膜41は窒化アルミニウムであり、第2絶縁膜42は酸化ケイ素であり、第3絶縁膜43はアルミニウムシリケートであってもよい。この構成においても、第3絶縁膜43を非晶質に近い状態に維持しながら、第1絶縁膜41の窒化アルミニウムを結晶化することができる。
第1絶縁膜41、第2絶縁膜42、第3絶縁膜43の成膜方法はALDに限られない。窒化ガリウムの表面の酸化を抑制しながら成膜できる方法であれば、何れの成膜方法であってもよい。例えば、表面ダメージを抑えることができるリモートプラズマCVD法や、スパッタリング法等の、公知の方法を用いてもよい。
本明細書が開示するゲート絶縁膜40は、種々の半導体装置に用いることができる。例えば、トレンチゲート型の縦型MOSFET、ノーマリオフ型のHEMT、ノーマリオン型のHEMTなどに適用可能である。
以下に、本技術の態様を列挙する。
[態様1]
単結晶の窒化ガリウム上に設けられたゲート絶縁膜を有する半導体装置であって、
前記ゲート絶縁膜は、
前記窒化ガリウムの表面に配置されており、六回対称の結晶性を有する第1の絶縁膜と、
前記第1の絶縁膜の上面に配置されており、前記窒化ガリウムの結晶情報の伝搬を阻害する機能を有する第2の絶縁膜と、
前記第2の絶縁膜の上面に配置されており、前記第1の絶縁膜および前記第2の絶縁膜の誘電率以上の誘電率を有する第3の絶縁膜と、
を備えており、
前記第1の絶縁膜の結晶性の方が前記第3の絶縁膜の結晶性よりも高い、半導体装置。
[態様2]
前記第1の絶縁膜は、前記窒化ガリウムに配向して結晶化している、態様1に記載の半導体装置。
[態様3]
前記第1の絶縁膜は、窒化アルミニウム、アルミニウムシリケート、酸化ハフニウム、酸化アルミニウムの何れかである、態様1または2に記載の半導体装置。
[態様4]
前記第2の絶縁膜は、酸化ケイ素または窒化ケイ素である、態様1~3の何れか1項に記載の半導体装置。
[態様5]
前記第3の絶縁膜は、アルミニウムシリケートまたはケイ酸ハフニウムである、態様1~4の何れか1項に記載の半導体装置。
[態様6]
前記第1の絶縁膜はアルミニウムシリケートであり、前記第2の絶縁膜は酸化ケイ素であり、前記第3の絶縁膜はアルミニウムシリケートである、態様1または2に記載の半導体装置。
[態様7]
前記第1の絶縁膜は窒化アルミニウムであり、前記第2の絶縁膜は酸化ケイ素であり、前記第3の絶縁膜はアルミニウムシリケートである、態様1または2に記載の半導体装置。
[態様8]
前記第1の絶縁膜の厚さは、3nm以上である、態様1~7の何れか1項に記載の半導体装置。
[態様9]
前記第2の絶縁膜の厚さは、1nm以上である、態様1~8の何れか1項に記載の半導体装置。
[態様10]
単結晶の窒化ガリウムの表面に、六回対称の結晶性を有する第1の絶縁膜を配置する工程と、
前記第1の絶縁膜の上面に、前記窒化ガリウムの結晶情報の伝搬を阻害する機能を有する第2の絶縁膜を配置する工程と、
前記第2の絶縁膜の上面に、前記第1の絶縁膜および前記第2の絶縁膜の誘電率以上の誘電率を有する第3の絶縁膜を配置する工程と、
前記第1の絶縁膜、前記第2の絶縁膜、前記第3の絶縁膜を備えた前記窒化ガリウムを熱処理する工程と、
を備える、半導体装置の製造方法。
1:半導体装置 10:半導体基板 20:窒化物半導体 22:ボディ領域 25:ドレイン領域 26:ソース領域 28:絶縁膜 32:ドレイン電極 34:ソース電極 36:ボディ電極 40:ゲート絶縁膜 41:第1絶縁膜 42:第2絶縁膜 43:第3絶縁膜 44:ゲート電極

Claims (10)

  1. 単結晶の窒化ガリウム上に設けられたゲート絶縁膜を有する半導体装置であって、
    前記ゲート絶縁膜は、
    前記窒化ガリウムの表面に配置されており、六回対称の結晶性を有する第1の絶縁膜と、
    前記第1の絶縁膜の上面に配置されており、前記窒化ガリウムの結晶情報の伝搬を阻害する機能を有する第2の絶縁膜と、
    前記第2の絶縁膜の上面に配置されており、前記第1の絶縁膜および前記第2の絶縁膜の誘電率以上の誘電率を有する第3の絶縁膜と、
    を備えており、
    前記第1の絶縁膜の結晶性の方が前記第3の絶縁膜の結晶性よりも高い、半導体装置。
  2. 前記第1の絶縁膜は、前記窒化ガリウムに配向して結晶化している、請求項1に記載の半導体装置。
  3. 前記第1の絶縁膜は、窒化アルミニウム、アルミニウムシリケート、酸化ハフニウム、酸化アルミニウムの何れかである、請求項1に記載の半導体装置。
  4. 前記第2の絶縁膜は、酸化ケイ素または窒化ケイ素である、請求項3に記載の半導体装置。
  5. 前記第3の絶縁膜は、アルミニウムシリケートまたはケイ酸ハフニウムである、請求項4に記載の半導体装置。
  6. 前記第1の絶縁膜はアルミニウムシリケートであり、前記第2の絶縁膜は酸化ケイ素であり、前記第3の絶縁膜はアルミニウムシリケートである、請求項1に記載の半導体装置。
  7. 前記第1の絶縁膜は窒化アルミニウムであり、前記第2の絶縁膜は酸化ケイ素であり、前記第3の絶縁膜はアルミニウムシリケートである、請求項1に記載の半導体装置。
  8. 前記第1の絶縁膜の厚さは、3nm以上である、請求項1に記載の半導体装置。
  9. 前記第2の絶縁膜の厚さは、1nm以上である、請求項1に記載の半導体装置。
  10. 単結晶の窒化ガリウムの表面に、六回対称の結晶性を有する第1の絶縁膜を配置する工程と、
    前記第1の絶縁膜の上面に、前記窒化ガリウムの結晶情報の伝搬を阻害する機能を有する第2の絶縁膜を配置する工程と、
    前記第2の絶縁膜の上面に、前記第1の絶縁膜および前記第2の絶縁膜の誘電率以上の誘電率を有する第3の絶縁膜を配置する工程と、
    前記第1の絶縁膜、前記第2の絶縁膜、前記第3の絶縁膜を備えた前記窒化ガリウムを熱処理する工程と、
    を備える、半導体装置の製造方法。
JP2022078160A 2022-05-11 2022-05-11 半導体装置および半導体装置の製造方法 Pending JP2023167184A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022078160A JP2023167184A (ja) 2022-05-11 2022-05-11 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022078160A JP2023167184A (ja) 2022-05-11 2022-05-11 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2023167184A true JP2023167184A (ja) 2023-11-24

Family

ID=88838108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022078160A Pending JP2023167184A (ja) 2022-05-11 2022-05-11 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2023167184A (ja)

Similar Documents

Publication Publication Date Title
US7632745B2 (en) Hybrid high-k gate dielectric film
JP6291130B2 (ja) 半導体装置
TWI624060B (zh) 具有鎢閘極電極的半導體裝置及其製造方法
JP6304899B2 (ja) 希土類酸化物ゲート誘電体を備えた、シリコン基板上に成長したiii−n半導体素子
JP3733420B2 (ja) 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ
JP6337726B2 (ja) 半導体装置およびその製造方法
US20090096067A1 (en) Method of fabricating a metal oxynitride thin film that includes a first annealing of a metal oxide film in a nitrogen-containing atmosphere to form a metal oxynitride film and a second annealing of the metal oxynitride film in an oxidizing atmosphere
US10658469B2 (en) Semiconductor device including a plurality of nitride semiconductor layers
TW201030968A (en) Semiconductor device, method for making a semiconductor device, semiconductor substrate, and method for making a semiconductor substrate
JP2013021016A (ja) GaN系半導体素子の製造方法
WO2012108080A1 (ja) 炭化珪素半導体装置およびその製造方法
JP2017117996A (ja) 半導体装置および半導体装置の製造方法
JP4025542B2 (ja) 絶縁膜形成方法、半導体装置及びその製造方法
US9647094B2 (en) Method of manufacturing a semiconductor heteroepitaxy structure
JP7165328B2 (ja) 半導体装置および半導体装置の製造方法
JP2009182264A (ja) 半導体装置およびその製造方法
WO2004107451A1 (ja) Mis型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法
JP2019134164A (ja) 半導体装置および半導体装置の製造方法
JP2023167184A (ja) 半導体装置および半導体装置の製造方法
US20120319216A1 (en) Semiconductor device and manufacturing method
JP7185225B2 (ja) 半導体装置および半導体装置の製造方法
JP3874815B2 (ja) 半導体装置の作製方法
WO2019151277A1 (ja) 半導体装置および半導体装置の製造方法
US11830915B2 (en) Nitride semiconductor device
TWI653688B (zh) 半導體裝置及其製造方法