JP2023166472A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2023166472A JP2023166472A JP2023138874A JP2023138874A JP2023166472A JP 2023166472 A JP2023166472 A JP 2023166472A JP 2023138874 A JP2023138874 A JP 2023138874A JP 2023138874 A JP2023138874 A JP 2023138874A JP 2023166472 A JP2023166472 A JP 2023166472A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- excitation
- magnetic field
- magnetically sensitive
- excitation wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 120
- 230000005284 excitation Effects 0.000 claims abstract description 198
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 230000005389 magnetism Effects 0.000 abstract 6
- 239000010410 layer Substances 0.000 description 19
- 239000011229 interlayer Substances 0.000 description 13
- 230000002093 peripheral effect Effects 0.000 description 7
- 230000035945 sensitivity Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/101—Semiconductor Hall-effect devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/0017—Means for compensating offset magnetic fields or the magnetic flux to be measured; Means for generating calibration magnetic fields
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/80—Constructional details
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
- G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
- G01R33/07—Hall effect devices
- G01R33/077—Vertical Hall-effect devices
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Hall/Mr Elements (AREA)
- Measuring Magnetic Variables (AREA)
Abstract
【課題】感磁部に印加される較正磁場の強度を高めつつ、強度のばらつきを抑制することを可能とした半導体装置を提供する。【解決手段】半導体装置1Aは、半導体基板2と、感磁部3aを含み、半導体基板2に設けられる縦型ホール素子3と、感磁部3aの上方に配置されて、感磁部3aに対して較正磁場M1を印加する励磁用配線4と、感磁部3aの上方、且つ、半導体基板2の表面の直上からの平面視において、励磁用配線4を挟んだ一方の側及び他方の側の各々に並んで配置されて、感磁部3aに対して較正磁場M2を印加する励磁用配線5と、を備える。【選択図】図2
Description
本発明は、半導体装置に関する。
例えば、磁気センサとしてホール素子を用いた半導体装置がある。ホール素子は、非接触での位置検出や角度検出が可能な磁気センサとして様々な用途に用いられている。また、ホール素子には、縦型ホール素子と横型ホール素子とがある。このうち、横型ホール素子は、素子表面に対して垂直な磁場成分を検出する磁気センサである。一方、縦型ホール素子は、素子表面に対して平行な磁場成分を検出する磁気センサである。さらに、横型ホール素子と縦型ホール素子とを組み合わせて、2次元的又は3次元的に磁場を検出する磁気センサも提案されている。
ところで、上述した縦型ホール素子は、横型ホール素子に比べて製造ばらつきによる影響を受け易く、感度やオフセット電圧特性について、横型ホール素子よりもばらつきが大きくなり易い。
このような特性のばらつきを較正するため、縦型ホール素子の近傍に励磁用配線を配置
し、この励磁用配線に一定の電流を流すことによって、所定の強度を有する磁場(以下、「較正磁場」とする。)を縦型ホール素子の感磁部に印加し、この感磁部における感度を推定する方法が提案されている(例えば、下記特許文献1を参照。)。すなわち、下記特許文献1に記載の発明では、較正磁場の強度を変化させ、縦型ホール素子から出力されるホール電圧の変化を測定することによって、感磁部における実際の感度を推定している。
し、この励磁用配線に一定の電流を流すことによって、所定の強度を有する磁場(以下、「較正磁場」とする。)を縦型ホール素子の感磁部に印加し、この感磁部における感度を推定する方法が提案されている(例えば、下記特許文献1を参照。)。すなわち、下記特許文献1に記載の発明では、較正磁場の強度を変化させ、縦型ホール素子から出力されるホール電圧の変化を測定することによって、感磁部における実際の感度を推定している。
また、下記特許文献1に記載の発明では、縦型ホール素子における感磁部の中心に対して励磁用配線の中心を水平方向にずらすこと、すなわち励磁用配線の中心と感磁部の中心との水平方向の距離を離すことが行われている(特許文献1の図1を参照。)。これにより、半導体装置の製造中におけるプロセス変動による励磁用配線の幅等のばらつきによって、励磁用配線が発生する較正磁場の強度のばらつきを抑制している。
しかしながら、上述した特許文献1に記載の発明では、励磁用配線と感磁部とが水平方向に離隔して配置されているため、以下のような問題が発生する。励磁用配線に流れる電流により発生する較正磁場の強度は、励磁用配線からの距離に反比例するため、感磁部と励磁用配線との距離が大きくなるほど、感磁部に印加される較正磁場の強度が低くなる。
感磁部に印加される較正磁場の強度が低くなると、縦型ホール素子から出力されるホール電圧の変化が小さくなる。したがって、特許文献1に記載の発明では、感磁部に印加される較正磁場の強度のばらつきは抑制できたとしても、較正磁場の強度が低くなるため、感磁部における実際の感度を推定する精度が低下してしまう。
この対策として、励磁用配線に流す電流を増加し、感磁部に印加される較正磁場の強度を高くすることが考えられる。しかしながら、励磁用配線に流す電流を増加させると、励磁用配線の発熱量が増大する。
また、特許文献1に記載の発明では、励磁用配線の中心を感磁部の中心から水平方向にずらしているため、感磁部の周辺に配置された周辺回路と励磁用配線との距離が近くなる。この場合、周辺回路は、近接する励磁用配線から熱の影響を受ける。具体的には、励磁用配線の発熱によって、周辺回路に温度分布が生じ、この周辺回路の特性が変動する。したがって、励磁用配線に流す電流を増加させた場合も、感磁部における実際の感度を推定する精度が低下してしまう。
なお、励磁用配線と周辺回路との距離を大きくすれば、周辺回路の特性が変動することを抑制することは可能であるが、半導体装置の微細化に逆行するため現実的ではない。
本発明は、上述した従来の事情に鑑みて提案されたものであり、感磁部に印加される較正磁場の強度を高めつつ、強度のばらつきを抑制することを可能とした半導体装置を提供することを目的とする。
上記目的を達成するために、本発明に係る半導体装置は、半導体基板と、感磁部を含み、半導体基板に設けられる縦型ホール素子と、感磁部の上方に配置されて、感磁部に対して第1の磁場を印加する第1の励磁用配線と、感磁部の上方、且つ、半導体基板の表面の直上からの平面視において、第1の励磁用配線を挟んだ一方の側及び他方の側の各々に並んで配置されて、感磁部に対して第2の磁場を印加する第2の励磁用配線と、を備えることを特徴とする。
本発明に係る半導体装置では、第1の磁場と第2の磁場とを重畳することによって、感磁部に印加される較正磁場の強度を高めると共に、より均一な強度となるように調整された較正磁場を感磁部に対して印加することが可能である。これにより、感磁部に印加される較正磁場の強度を高めつつ、強度のばらつきを抑制することが可能である。
以下、本発明の実施形態について、図面を参照して詳細に説明する。
なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、後述する説明で用いる、左、右、上及び下等の方向は、図示された状態に基づく方向である。さらに、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに必ずしも限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、後述する説明で用いる、左、右、上及び下等の方向は、図示された状態に基づく方向である。さらに、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに必ずしも限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
(第1の実施形態)
先ず、本発明の第1の実施形態として、図1及び図2に示す半導体装置1Aについて説明する。
なお、図1は、半導体装置1Aの構成を示す平面図である。図2は、図1中に示す線分A-Aによる半導体装置1Aの断面図である。
先ず、本発明の第1の実施形態として、図1及び図2に示す半導体装置1Aについて説明する。
なお、図1は、半導体装置1Aの構成を示す平面図である。図2は、図1中に示す線分A-Aによる半導体装置1Aの断面図である。
本実施形態の半導体装置1Aは、図1及び図2に示すように、半導体基板2と、半導体基板2に設けられた縦型ホール素子3と、縦型ホール素子3の上方に配置された励磁用配線4と、半導体基板2の上面である表面の直上からの平面視(以下、単に「平面視」とする。)において励磁用配線4を挟んだ両側に配置された2つの励磁用配線5とを備えている。
縦型ホール素子3は、素子表面に対して平行な磁場成分を検出する感磁部3aと、感磁部3aの幅方向(すなわち、感磁部3aの短手方向)に所定の長さを有する、複数(例えば、本実施形態では5つ)の電極7とを有している。感磁部3aは、例えば、P型とN型との何れか一方である第1の導電型(例えばP型)を有する半導体基板2に、P型とN型との何れか他方である第2の導電型(例えばN型)の不純物を注入することによって設けられる半導体層(ウェル)である。感磁部3aは、素子表面に対して平行な磁場成分を検出する機能を有している。感磁部3aの上には、電極7が感磁部3aの長手方向に並列した状態で設けられている。縦型ホール素子3は、素子表面に平行な磁場成分が感磁部3a
に印加されたとき、その磁場成分に応じたホール電圧を電極7の間で出力する。
に印加されたとき、その磁場成分に応じたホール電圧を電極7の間で出力する。
縦型ホール素子3は、感磁部3aの周囲を囲むように設けられた拡散層8によって、半導体基板2の他の領域とは電気的に分離されている。なお、半導体基板2の他の領域には、周辺回路として、縦型ホール素子3からの出力信号を処理する回路や、縦型ホール素子3へと電流を供給する回路、縦型ホール素子3の特性を較正磁場によって補償する回路などが設けられている。
また、半導体基板2の表面には、縦型ホール素子3と、励磁用配線4と、励磁用配線5との間を電気的に絶縁する層間絶縁層6a,6b,6cが設けられている。層間絶縁層6aは、半導体基板2の一面を覆うように設けられている。第2の励磁用配線としての励磁用配線5は、この層間絶縁層6aの上に設けられている。層間絶縁層6bは、層間絶縁層6aの上に励磁用配線5を覆うように設けられている。第1の励磁用配線としての励磁用配線4は、この層間絶縁層6bの上に設けられている。層間絶縁層6cは、層間絶縁層6bの上に励磁用配線4を覆うように設けられている。
励磁用配線4は、縦型ホール素子3の上方において縦型ホール素子3の長手方向に延在して設けられている。また、励磁用配線4は、感磁部3aの中央部と平面視で重なるように、感磁部3aの直上に配置されている。これにより、励磁用配線4の幅方向における中心と感磁部3aの幅方向における中心とが一致している。
励磁用配線4の幅は、感磁部3aに対してその幅方向に均一な較正磁場を印加する観点から、感磁部3aの表面からの距離や感磁部3aの幅を考慮して適宜設定すればよい。例えば、図1に示す半導体装置1Aでは、感磁部3aの幅に対して略1/2の幅に設定されている。
また、励磁用配線4の幅は、感磁部3aの幅に対して1/2以上であることが好ましい。励磁用配線4の幅を感磁部3aの幅に対して1/2以上とすることで、感磁部3aの表面からの距離に因らずに、感磁部3aに対してその幅方向に均一な較正磁場を印加することができる。
2つの励磁用配線5は、縦型ホール素子3の上方において縦型ホール素子3の長手方向に延在しながら、同じ層間絶縁層6b内に互いに並列した状態で設けられている。すなわち、2つの励磁用配線5は、同じ層間絶縁層6b内に対を為して並設されている。また、2つの励磁用配線5は、平面視一方の側である左側及び他方の側である右側の各々に、励磁用配線4を挟んで対称に並んで配置されている。さらに、2つの励磁用配線5は、平面視において感磁部3aよりも外側に配置されている。
本実施形態の半導体装置1Aにおいて、励磁用配線4は、2つの励磁用配線5よりも上方に配置されている。また、励磁用配線4は、2つの励磁用配線5の各々と幅が同じになるように形成されている。
以上のような構成を有する本実施形態の半導体装置1Aでは、励磁用配線4に一定の電流を流すことによって、励磁用配線4の周囲に励起された較正磁場M1が感磁部3aに対して印加される。また、励磁用配線5に一定の電流を流すことによって、励磁用配線5の周囲に励起された較正磁場M2が感磁部3aに対して印加される。
ここで、感磁部3aに印加される較正磁場M1,M2について、図3を参照しながら説明する。なお、図3は、感磁部3aに印加される較正磁場M1,M2を模式的に示す半導体装置1Aの断面図である。図3では、図の明瞭性を確保する等の観点から、層間絶縁層
6a,6b,6cの図示を省略している。また、図3では、較正磁場M1,M2の磁力線を破線で示し、感磁部3aに印加される較正磁場M1,M2の向きを矢印で示している。
6a,6b,6cの図示を省略している。また、図3では、較正磁場M1,M2の磁力線を破線で示し、感磁部3aに印加される較正磁場M1,M2の向きを矢印で示している。
図3に示すように、励磁用配線4の周囲に励起された較正磁場M1は、励磁用配線4から同心円状に広がるため、感磁部3aに対して印加される較正磁場M1の強度は、感磁部3aの中央部よりも幅方向の両端部において相対的に低くなっている。
一方、励磁用配線5の周囲に励起された較正磁場M2は、励磁用配線5から同心円状に広がるため、感磁部3aに対して印加される較正磁場M2の強度は、感磁部3aの中央部よりも幅方向の両端部において相対的に高くなっている。
また、第1の磁場としての較正磁場M1の強度は、半導体基板2の表面に対して平行な方向における磁場成分が半導体基板2の表面で最も高く、この半導体基板2の表面から深さ方向に離れるに従って低くなっている。
一方、第2の磁場としての較正磁場M2の強度は、半導体基板2の表面に対して垂直な方向における磁場成分が半導体基板2の表面で最も高く、その磁場のほとんどが半導体基板2の表面に対して垂直な方向の磁場成分となっている。また、較正磁場M2の強度は、半導体基板2の表面から深さ方向に離れるに従って半導体基板2の表面に対して水平な方向における磁場成分が高くなっている。すなわち、この較正磁場M2の半導体基板2の表面に対して水平な方向の磁場成分は、半導体基板2の表面で低く、半導体基板2の表面から深さ方向に離れるに従って高くなっている。
感磁部3aには、較正磁場M1と較正磁場M2とを重畳した較正磁場が印加される。また、励磁用配線4は、感磁部3aの直上に配置されるため、従来よりも磁場強度が高い較正磁場M1が感磁部3aに印加される。したがって、本実施形態の半導体装置1Aでは、感磁部3aに印加される較正磁場の強度を高めると共に、より均一な強度となるように調整された較正磁場を感磁部3aに対して印加することが可能である。
較正磁場の調整については、励磁用配線4,5の配置及び励磁用配線4,5に流す電流の大きさを調整すればよい。これにより、感磁部3aの全域に亘ってより均一な強度の較正磁場を印加することが可能である。
ここで、本実施形態の半導体装置1Aにおいて、感磁部3aに印加される較正磁場の面内方向及び深さ方向における均一性について、電磁場解析によるシミュレーションを行った。その結果を図4及び図5に示す。
なお、図4は、感磁部3aの幅方向における較正磁場の均一性を示すグラフである。図5は、感磁部3aの深さ方向における較正磁場の均一性を示すグラフである。
具体的に、本シミュレーションでは、感磁部3aについて、幅を20μm、深さを10μmとし、励磁用配線4について、幅を20μm、厚さを1μm、半導体基板2の表面からの距離を2μmとし、励磁用配線5について、幅を20μm、厚さを0.5μm、半導体基板2の表面からの距離を0.5μmとし、(励磁用配線5と)励磁用配線4との中心間距離を30μmとした。また、励磁用配線4に流れる電流と励磁用配線5に流れる電流との比を1:1.2とした。
図4のグラフでは、横軸を感磁部3aの幅方向における位置Xとした。具体的には、感磁部3aの幅方向における位置をX座標で表し、感磁部3aの幅方向における中心を原点(X=0)、左端をX=-10μm、右端をX=10μmとして、感磁部3aの幅方向に
おける位置を表している。また、縦軸を感磁部3aに印加される較正磁場の面内方向における強度(相対値)[arb.unit]とした。図4のグラフは、半導体基板2の表面からの深さを2μm、10μmとしたときの感磁部3aに印加される較正磁場の面内方向における強度(相対値)[arb.unit]を各々計算した結果を示している。
おける位置を表している。また、縦軸を感磁部3aに印加される較正磁場の面内方向における強度(相対値)[arb.unit]とした。図4のグラフは、半導体基板2の表面からの深さを2μm、10μmとしたときの感磁部3aに印加される較正磁場の面内方向における強度(相対値)[arb.unit]を各々計算した結果を示している。
図4に示すように、本実施形態の半導体装置1Aでは、相対的に表面に近い深さ2μmの場合、較正磁場M1及び較正磁場M2の各々の強度よりも、較正磁場M1,M2の合成磁場である較正磁場Mの強度は、感磁部3aの面内方向において、ばらつきが抑制されていることがわかる。また、相対的に表面から遠い深さ10μmの場合、深さ2μmの場合と同様に、較正磁場Mの強度のばらつきは、較正磁場M1及び較正磁場M2の各々の強度のばらつきよりも抑制されていることがわかる。
なお、図4では、図の明瞭性を確保する等の事情から、相対的に浅い領域と相対的に深い領域との2箇所の計算結果を示したが、表面(深さ0μm)から裏面(深さ10μm)の間では、何れの深さにおいても、較正磁場Mの強度のばらつきが、較正磁場M1及び較正磁場M2の各々の強度のばらつきよりも抑制されていることが確認できた。
図5のグラフは、励磁用配線4により発生する較正磁場M1と、励磁用配線5により発生する較正磁場M2と、感磁部3aに印加される較正磁場M1,M2の合成磁場である較正磁場Mの強度とを、それぞれ感磁部3aの中心において半導体基板2の表面から深さ方向に0~10μmの範囲で計算した結果を示している。
図5に示すように、本実施形態の半導体装置1Aでは、感磁部3aの深さ方向において、感磁部3aに印加される較正磁場Mの強度がほぼ均一となっていることがわかる。
以上のように、本実施形態の半導体装置1Aでは、励磁用配線4により発生する較正磁場M1と、励磁用配線5により発生する較正磁場M2とを重畳することによって、感磁部3aに印加される較正磁場Mの強度を高めることが可能である。また、本実施形態の半導体装置1Aでは、感磁部3aの幅方向において、ほぼ均一な強度の較正磁場Mを感磁部3aに印加することが可能である。さらに、本実施形態の半導体装置1Aでは、感磁部3aの深さ方向において、ほぼ均一な強度の較正磁場Mを感磁部3aに印加することが可能である。
したがって、本実施形態の半導体装置1Aでは、感磁部3aに印加される較正磁場の強度を高めることができ、なお且つ、この感磁部3aの全域に亘ってより均一な強度の較正磁場を印加することが可能である。
(第2の実施形態)
次に、本発明の第2の実施形態として、図6及び図7に示す半導体装置1Bについて説明する。
なお、図6は、半導体装置1Bの構成を示す平面図である。図7は、図6中に示す線分B-Bによる半導体装置1Bの断面図である。また、以下の説明では、上記半導体装置1Aと同等の部位については、説明を省略すると共に、図面において同じ符号を付すものとする。
次に、本発明の第2の実施形態として、図6及び図7に示す半導体装置1Bについて説明する。
なお、図6は、半導体装置1Bの構成を示す平面図である。図7は、図6中に示す線分B-Bによる半導体装置1Bの断面図である。また、以下の説明では、上記半導体装置1Aと同等の部位については、説明を省略すると共に、図面において同じ符号を付すものとする。
本実施形態の半導体装置1Bでは、図6及び図7に示すように、上記半導体装置1Aが備える励磁用配線4と励磁用配線5との幅が同じであるのに対して、励磁用配線4と励磁用配線5との幅が異なっている。具体的には、2つの励磁用配線5の幅が励磁用配線4の幅よりも大きくなっている。それ以外は、上記半導体装置1Aと基本的に同じ構成を有している。
本実施形態の半導体装置1Bでは、励磁用配線4の幅と励磁用配線5の幅とが調整されることによって、励磁用配線4と励磁用配線5との抵抗比が所望の抵抗比に調整される。このとき、励磁用配線4と励磁用配線5とにそれぞれ同一の電圧を印加すれば、励磁用配線4及び励磁用配線5の各々には、励磁用配線4と励磁用配線5との抵抗比に応じた電流比の電流が流れる。
以上のようにして、本実施形態の半導体装置1Bでは、上記半導体装置1Aと同様に、縦型ホール素子3の感磁部3aに印加される較正磁場の強度を高めることができ、なお且つ、この感磁部3aの全域に亘ってより均一な強度の較正磁場を容易に印加することが可能である。
また、本実施形態の半導体装置1Bでは、励磁用配線4の幅と励磁用配線5の幅とが調整されることによって、励磁用配線4と励磁用配線5との抵抗比を所望の抵抗比に調整可能である。励磁用配線4と励磁用配線5とにそれぞれ同一の電圧を印加すれば、励磁用配線4と励磁用配線5との抵抗比に応じた電流比の電流を励磁用配線4と励磁用配線5との各々に流すことができる。したがって、本実施形態の半導体装置1Bによれば、均一な較正磁場を発生させるために必要な電流を、単一の電源で得ることができる。
なお、上述した半導体装置1Bでは、2つの励磁用配線5の幅と励磁用配線4の幅とが異なる場合の一例として、2つの励磁用配線5の幅が励磁用配線4の幅よりも大きい場合を説明したが、2つの励磁用配線5の幅は励磁用配線4の幅よりも小さくてもよい。
また、上述した半導体装置1Bでは、励磁用配線4が1つの配線部、励磁用配線5が励磁用配線4の左側及び右側にそれぞれ1つの配線部を含む構成を例示したが、励磁用配線4及び励磁用配線5を構成する配線部の数については、この構成に必ずしも限定されるものではない。例えば、励磁用配線4が複数の配線部を含み、各配線部が直列に接続されていてもよい。また、励磁用配線5が複数の配線部を含み、各配線部が直列に接続されていてもよい。このとき、励磁用配線4の幅は、この励磁用配線4を構成する配線部の本数とみなすことができる。同様に、励磁用配線5の幅は、この励磁用配線5を構成する配線部の本数とみなすことができる。
すなわち、半導体装置1Bにおいて、励磁用配線4及び励磁用配線5を構成する配線部の幅及び本数については、それぞれ任意に調整すればよい。半導体装置1Bでは、このように励磁用配線4を構成する配線部の幅及び本数、並びに励磁用配線5を構成する配線部の幅及び本数を任意に調整できるため、感磁部3aに所望の磁場を容易に与えることができる。
また、配線部を複数本にすれば、配線部が1本の場合と比べて、同じ磁場強度の較正磁場を感磁部3aに対して印加する際に必要な電流を少なくすることができる。換言すれば、1本の配線部に流す電流を同じとした場合、磁場強度の高い較正磁場を感磁部3aに対して印加することができる。
(第3の実施形態)
次に、本発明の第3の実施形態として、図8に示す半導体装置1Cについて説明する。
なお、図8は、半導体装置1Cの構成を示す平面図である。また、以下の説明では、上記半導体装置1Aと同等の部位については、説明を省略すると共に、図面において同じ符号を付すものとする。
次に、本発明の第3の実施形態として、図8に示す半導体装置1Cについて説明する。
なお、図8は、半導体装置1Cの構成を示す平面図である。また、以下の説明では、上記半導体装置1Aと同等の部位については、説明を省略すると共に、図面において同じ符号を付すものとする。
本実施形態の半導体装置1Cは、図8に示すように、励磁用配線4及び励磁用配線5の
構成が異なる以外は、上記半導体装置1Aと基本的に同じ構成を有している。
構成が異なる以外は、上記半導体装置1Aと基本的に同じ構成を有している。
具体的に、励磁用配線4は、第1の配線部としての配線部4aを複数(本実施形態では3つ)含んでいる。また、複数の配線部4aは、縦型ホール素子3の上方において、互いに並列して配置されている。これら複数の配線部4aは、複数(本実施形態では2つ)の配線部4b(第3の配線部)を介して、互いに電気的に直列に接続されている。
2つの励磁用配線5は、平面視において励磁用配線4を構成する複数の配線部4aを挟んだ両側において、互いに並列して配置されている。各励磁用配線5は、第2の配線部としての配線部5aを、それぞれ複数(本実施形態では9つ)含んでいる。これら複数の配線部5aは、複数(本実施形態では9つの)の配線部5bを介して互いに電気的に直列に接続されている。
また、励磁用配線4と2つの励磁用配線5とは、複数の配線部4a及び複数の配線部5aに対して同一方向の電流が流れるように、互いに電気的に直列に接続されている。
具体的に、励磁用配線4を構成する3つの配線部4aのうち、中央に位置する配線部4aの一端が中央を挟んだ一方側に位置する配線部4aの他端と一方の配線部4bを介して電気的に接続されている。また、中央に位置する配線部4aの他端が中央を挟んだ他方側に位置する配線部4aの一端と他方の配線部4bを介して電気的に接続されている。
2つの励磁用配線5のうち、一方の励磁用配線5側において、最外周に位置する配線部5bの一端と、中央を挟んだ一方側に位置する配線部4aの一端との間が、一方の中継電極9aを介して電気的に接続されている。また、他方の励磁用配線5側において、最外周に位置する配線部5bの他端と、中央を挟んだ他方側に位置する配線部4aの他端との間が、他方の中継電極9aを介して電気的に接続されている。中継電極9aは、層間絶縁層6bに形成された孔部に埋め込まれた状態で設けられている。
一方の励磁用配線5側において、最内周に位置する配線部5aの一端と、励磁用配線5よりも下方に配置された一方の引出配線10の一端との間が、一方の中継電極9bを介して電気的に接続されている。また、他方の励磁用配線5側において、最内周に位置する配線部5aの他端と、励磁用配線5よりも下方に配置された他方の引出配線10との間が、他方の中継電極9bを介して電気的に接続されている。引出配線10は、例えば、半導体基板2の表面上に設けられており、中継電極9bと電気的に接続されている。中継電極9bは、層間絶縁層6aに形成された孔部に埋め込まれた状態で設けられている。
以上のような構成を有する本実施形態の半導体装置1Cでは、励磁用配線4を構成する複数の配線部4aにより発生する較正磁場M1と、励磁用配線5を構成する複数の配線部5aにより発生する較正磁場M2とを重畳することによって、感磁部3aに印加される較正磁場を高めると共に、より均一な強度となるように調整された較正磁場を感磁部3aに対して印加することが可能である。
また、本実施形態の半導体装置1Cでは、励磁用配線4,5を電気的に直列に接続することによって、配線部4a,5aの形状や配置、数を調整するだけで、励磁用配線4,5に流す電流値に依存することなく、より均一な強度となるように高精度に調整された較正磁場を感磁部3aに対して印加することが可能である。また、励磁用配線4,5を構成する複数の配線部4a,5aに対して同一方向の電流が流れるため、より少ない電流で大きな較正磁場を感磁部3aに対して印加することが可能である。
以上のようにして、本実施形態の半導体装置1Cでは、上記半導体装置1Aと同様に、
感磁部3aに印加される較正磁場の強度のばらつきを抑制することが可能である。したがって、本実施形態の半導体装置1Cでは、感磁部3aに印加される較正磁場の強度を高めることができ、なお且つ、この感磁部3aの全域に亘ってより均一な強度の較正磁場を印加することが可能である。
感磁部3aに印加される較正磁場の強度のばらつきを抑制することが可能である。したがって、本実施形態の半導体装置1Cでは、感磁部3aに印加される較正磁場の強度を高めることができ、なお且つ、この感磁部3aの全域に亘ってより均一な強度の較正磁場を印加することが可能である。
なお、上述した半導体装置1Cでは、引出配線10が半導体基板2の表面上に配置された構成を例に挙げて説明しているが、引出配線10については、半導体基板2の上方の配置可能な位置に配置されていればよい。
また、上述した半導体装置1Cでは、励磁用配線4及び励磁用配線5が、それぞれ複数の配線部4a及び複数の配線部5aを含む構成を例に挙げて説明しているが、励磁用配線4及び励磁用配線5については、このような構成に必ずしも限定されるものではない。例えば、励磁用配線4及び励磁用配線5は、励磁用配線4が複数の配線部4aを含み、励磁用配線5が1つの配線部5aを含む構成であってもよく、励磁用配線4が1つの配線部4aを含み、励磁用配線5が複数の配線部5aを含む構成であってもよい。
また、上述した半導体装置1Cの構成は、上記半導体装置1A,1Bにも適用可能である。すなわち、上記半導体装置1A,1Bにおいて、励磁用配線4と励磁用配線5とが電気的に直列に接続される構成であってもよい。
なお、本発明は、上記実施形態のものに必ずしも限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記実施形態では、第1の導電型を有する半導体基板2に第2の導電型の不純物を注入することによって半導体層(ウェル)が設けられている半導体装置1A~1Cを例に挙げて説明しているが、半導体層については、このような構成に必ずしも限定されるものではない。例えば、半導体層は、半導体基板2にエピタキシャル層を形成することによって、半導体基板2に設けられた構成であってもよい。
例えば、上記実施形態では、第1の導電型を有する半導体基板2に第2の導電型の不純物を注入することによって半導体層(ウェル)が設けられている半導体装置1A~1Cを例に挙げて説明しているが、半導体層については、このような構成に必ずしも限定されるものではない。例えば、半導体層は、半導体基板2にエピタキシャル層を形成することによって、半導体基板2に設けられた構成であってもよい。
また、上記半導体装置1A~1Cでは、上述した励磁用配線4,5(配線部4a,5a)がそれぞれ厚さ方向に単層で形成された構成となっているが、厚さ方向に複数層に亘って形成された構成であってもよい。
また、上記半導体装置1A~1Cでは、上述した平面視において励磁用配線4を挟んだ両側に2つの励磁用配線5が配置された構成、すなわち、上述した励磁用配線4の左側及び右側に、それぞれ1つの励磁用配線5が配置された構成となっているが、このような構成に必ずしも限定されるものではない。例えば、複数の励磁用配線5が、励磁用配線4の左側及び右側の各側にそれぞれ並んで配置された構成であってもよい。また、励磁用配線4の左側に配置される励磁用配線5の数と、励磁用配線4の右側に配置される励磁用配線5の数とは、必ずしも一致していなくてもよい。
また、上記半導体装置1A~1Cでは、上述した励磁用配線4が励磁用配線5よりも上方に配置された構成となっているが、励磁用配線4を励磁用配線5よりも下方に配置された構成としてもよい。
さらに、上記半導体装置1A~1Cでは、上述した平面視において励磁用配線4の幅方向における中心と感磁部3aの幅方向における中心とが一致し、励磁用配線4を挟んで励磁用配線5が対称に並んで配置された構成となっているが、このような構成に必ずしも限定されるものではない。
例えば、平面視において励磁用配線4の幅方向における中心を、励磁用配線5の幅方向
における中心からずらして配置したり、平面視において感磁部3aの幅方向における中心を挟んで非対称に配置したりすることも可能である。この場合も、較正磁場の調整については、上述した励磁用配線4,5(配線部4a,5a)の形状や配置、数、励磁用配線4,5に流す電流の大きさなどにより調整可能なことから、感磁部3aの全域に亘ってより均一な強度の較正磁場を印加するように調整を行うことが可能である。
における中心からずらして配置したり、平面視において感磁部3aの幅方向における中心を挟んで非対称に配置したりすることも可能である。この場合も、較正磁場の調整については、上述した励磁用配線4,5(配線部4a,5a)の形状や配置、数、励磁用配線4,5に流す電流の大きさなどにより調整可能なことから、感磁部3aの全域に亘ってより均一な強度の較正磁場を印加するように調整を行うことが可能である。
また、上記半導体装置1A~1Cでは、縦型ホール素子3が5つの電極7を含む構成となっているが、このよう構成に必ずしも限定されるものではなく、縦型ホール素子3が含む電極7の数については、少なくとも駆動電流供給用に2つ、ホール電圧出力用に1つあればよい。すなわち、縦型ホール素子3は、感磁部3aと、少なくとも3つの電極7とを含む構成とすればよい。
1A,1B,1C…半導体装置 2…半導体基板 3…縦型ホール素子 3a…感磁部 4…励磁用配線(第1の励磁用配線) 4a…配線部(第1の配線部) 4b…配線部(第3の配線部) 5…励磁用配線(第2の励磁用配線) 5a…配線部(第2の配線部) M1…較正磁場(第1の磁場) M2…較正磁場(第2の磁場)
Claims (8)
- 半導体基板と、
感磁部を含み、前記半導体基板に設けられる縦型ホール素子と、
前記感磁部の上方に配置されて、前記感磁部に対して第1の磁場を印加する第1の励磁用配線と、
前記感磁部の上方、且つ、前記半導体基板の表面の直上からの平面視において、前記第1の励磁用配線を挟んだ一方の側及び他方の側の各々に並んで配置されて、前記感磁部に対して第2の磁場を印加する第2の励磁用配線と、を備え、
前記第1の励磁用配線の幅は、前記感磁部の幅に対して1/2以上であることを特徴とする半導体装置。 - 前記第2の励磁用配線は、前記平面視において前記感磁部よりも外側に配置されていることを特徴とする請求項1に記載の半導体装置。
- 前記第2の励磁用配線は、前記平面視において前記第1の励磁用配線を挟んで前記第2の励磁用配線が対称に並んで配置されていることを特徴とする請求項1又は2に記載の半導体装置。
- 前記第1の励磁用配線は、前記第2の励磁用配線と電気的に直列に接続され、前記第1の励磁用配線の幅が前記第2の励磁用配線の幅と異なることを特徴とする請求項1~3の何れか一項に記載の半導体装置。
- 前記第1の励磁用配線は、互いに並列して配置された複数の第1の配線部を含み、
前記複数の第1の配線部は、互いに電気的に直列に接続されていることを特徴とする請求項1~4の何れか一項に記載の半導体装置。 - 前記複数の第1の配線部を含む前記第1の励磁用配線の幅は、前記感磁部の幅よりも広いことを特徴とする請求項5に記載の半導体装置。
- 前記第2の励磁用配線は、互いに並列して配置された複数の第2の配線部を含み、
前記複数の第2の配線部は、互いに電気的に直列に接続されていることを特徴とする請求項1~6の何れか一項に記載の半導体装置。 - 前記第1の励磁用配線は、前記複数の第1の配線部を互いに電気的に直列に接続するために、前記感磁部と離間して配置されている複数の第3の配線部を含み、
前記第3の配線部の幅は、前記第1の配線部の幅よりも狭いことを特徴とする請求項5~7の何れか一項に記載の半導体装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019064312 | 2019-03-28 | ||
JP2019064312 | 2019-03-28 | ||
JP2019177122A JP2020165939A (ja) | 2019-03-28 | 2019-09-27 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019177122A Division JP2020165939A (ja) | 2019-03-28 | 2019-09-27 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023166472A true JP2023166472A (ja) | 2023-11-21 |
Family
ID=69845992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023138874A Pending JP2023166472A (ja) | 2019-03-28 | 2023-08-29 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11482665B2 (ja) |
EP (1) | EP3715890A1 (ja) |
JP (1) | JP2023166472A (ja) |
CN (1) | CN111755597A (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102010028390B4 (de) * | 2010-04-29 | 2012-12-06 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zur Bestimmung eines Erregerleiterabstandes von einem Magnetfeldsensor, Verfahren zum Kalibrieren des Magnetfeldsensors sowie ein kalibrierbarer Magnetfeldsensor und Verwendung einer Erregerleiterstruktur zur Bestimmung eines Erregerleiterabstandes |
DE102011004391A1 (de) | 2011-02-18 | 2012-08-23 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Kalibrierbarer Magnetfeldsensor und Verfahren zur Herstellung desselben |
US9310398B2 (en) | 2011-11-29 | 2016-04-12 | Infineon Technologies Ag | Current sensor package, arrangement and system |
US9817078B2 (en) | 2012-05-10 | 2017-11-14 | Allegro Microsystems Llc | Methods and apparatus for magnetic sensor having integrated coil |
US10132879B2 (en) | 2016-05-23 | 2018-11-20 | Allegro Microsystems, Llc | Gain equalization for multiple axis magnetic field sensing |
-
2020
- 2020-03-03 US US16/807,813 patent/US11482665B2/en active Active
- 2020-03-18 EP EP20164009.1A patent/EP3715890A1/en not_active Withdrawn
- 2020-03-27 CN CN202010227950.3A patent/CN111755597A/zh not_active Withdrawn
-
2023
- 2023-08-29 JP JP2023138874A patent/JP2023166472A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US11482665B2 (en) | 2022-10-25 |
US20200313081A1 (en) | 2020-10-01 |
CN111755597A (zh) | 2020-10-09 |
EP3715890A1 (en) | 2020-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6149885B2 (ja) | 電流センサ | |
JP4394076B2 (ja) | 電流センサ | |
US10495671B2 (en) | Current detection device | |
JP2012531757A (ja) | ホールセンサ素子および磁界を測定する方法 | |
JP2015137892A (ja) | 電流検出構造 | |
JP2016053521A (ja) | シャント抵抗器 | |
JP5641276B2 (ja) | 電流センサ | |
US20170122985A1 (en) | Shunt resistor | |
JP6267613B2 (ja) | 磁気センサおよびその磁気センサを備えた電流センサ | |
KR102642649B1 (ko) | 반도체 장치 | |
JP2023166472A (ja) | 半導体装置 | |
JP2020165939A (ja) | 半導体装置 | |
US11165014B2 (en) | Semiconductor device | |
JP7370231B2 (ja) | 半導体装置 | |
JP2010060546A (ja) | 電流センサ | |
EP3715892A1 (en) | Semiconductor device | |
JP7378303B2 (ja) | 半導体装置 | |
JP2017134022A (ja) | 電流センサ及び製造方法 | |
JP2020085668A (ja) | 磁気センサ | |
KR102445270B1 (ko) | 전류센서 및 그의 제조방법 | |
JP2017020818A (ja) | 電流検知装置およびその製造方法 | |
JP2010133854A (ja) | 磁気検出回路素子および磁気センサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240625 |