JP2023165222A - 静電チャック、基板支持アセンブリ、及びプラズマ処理装置 - Google Patents

静電チャック、基板支持アセンブリ、及びプラズマ処理装置 Download PDF

Info

Publication number
JP2023165222A
JP2023165222A JP2022076006A JP2022076006A JP2023165222A JP 2023165222 A JP2023165222 A JP 2023165222A JP 2022076006 A JP2022076006 A JP 2022076006A JP 2022076006 A JP2022076006 A JP 2022076006A JP 2023165222 A JP2023165222 A JP 2023165222A
Authority
JP
Japan
Prior art keywords
electrostatic chuck
electrode
plasma processing
base
support assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022076006A
Other languages
English (en)
Inventor
真悟 小岩
Shingo Koiwa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2022076006A priority Critical patent/JP2023165222A/ja
Publication of JP2023165222A publication Critical patent/JP2023165222A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

Figure 2023165222000001
【課題】基板と静電チャックとの間の熱伝導を促進できる技術を提供する。
【解決手段】開示される静電チャックは、プラズマ処理装置において用いられる。静電チャックは、誘電体部、第1の電極及び第2の電極を備える。誘電体部は、基部及び複数の凸部を有する。基部は、上面を含む。複数の凸部は、基部の上面に対して突出する。複数の凸部の各々は、その上に載置される基板を支持する支持面を含む。誘電体部は、ガス流路を提供する。ガス流路は、伝熱空間に接続される。伝熱空間は、上面と複数の凸部によって上面の上方に提供される。第1の電極は、複数の凸部の各々の中に設けられている。第2の電極は、上面の下方、且つ、基部の中に設けられている。
【選択図】図3

Description

本開示は、静電チャック、基板支持アセンブリ、及びプラズマ処理装置に関する。
基板に対するプラズマ処理では、プラズマ処理装置が用いられる。下記の特許文献1に記載されたプラズマ処理装置は、基板支持アセンブリを備える。基板支持アセンブリは、チャンバ内に設けられている。基板支持アセンブリは、基台及び静電チャックを有する。静電チャックは、基台上に設けられている。基台と静電チャックとは、ろう付けにより接合されている。
米国特許出願公開第2020/0227300号明細書
本開示は、基板と静電チャックとの間の熱伝導を促進できる技術を提供する。
一つの例示的実施形態において、静電チャックが提供される。静電チャックは、プラズマ処理装置において用いられる。静電チャックは、誘電体部、第1の電極及び第2の電極を備える。誘電体部は、基部及び複数の凸部を含む。基部は、上面を含む。複数の凸部は、基部の上面に対して突出する。複数の凸部の各々は、その上に載置される基板を支持する支持面を提供する。誘電体部は、ガス流路を提供する。ガス流路は、伝熱空間に接続される。伝熱空間は、上面と複数の凸部によって上面の上に提供される。第1の電極は、複数の凸部の各々の中に設けられている。第2の電極は、上面の下方、且つ、基部の中に設けられている。
一つの例示的実施形態によれば、基板と静電チャックとの間の熱伝導を促進できる技術が提供される。
一つの例示的実施形態に係るプラズマ処理システムの構成例を説明するための図である。 一つの例示的実施形態に係る容量結合型のプラズマ処理装置の構成例を説明するための図である。 一つの例示的実施形態に係る基板支持アセンブリを示す断面図である。 一つの例示的実施形態に係る静電チャックを示す部分拡大断面図である。 別の例示的実施形態に係る基板支持アセンブリを示す断面図である。
以下、図面を参照して種々の例示的実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図1は、プラズマ処理システムの構成例を説明するための図である。一実施形態において、プラズマ処理システムは、プラズマ処理装置1及び制御部2を含む。プラズマ処理システムは、基板処理システムの一例であり、プラズマ処理装置1は、基板処理装置の一例である。プラズマ処理装置1は、プラズマ処理チャンバ10、基板支持アセンブリ11及びプラズマ生成部12を含む。プラズマ処理チャンバ10は、プラズマ処理空間を有する。また、プラズマ処理チャンバ10は、少なくとも1つの処理ガスをプラズマ処理空間に供給するための少なくとも1つのガス供給口と、プラズマ処理空間からガスを排出するための少なくとも1つのガス排出口とを有する。ガス供給口は、後述するガス供給部20に接続され、ガス排出口は、後述する排気システム40に接続される。基板支持アセンブリ11は、プラズマ処理空間内に配置され、基板を支持するための基板支持面を有する。
プラズマ生成部12は、プラズマ処理空間内に供給された少なくとも1つの処理ガスからプラズマを生成するように構成される。プラズマ処理空間において形成されるプラズマは、容量結合プラズマ(CCP;CapacitivelyCoupled Plasma)、誘導結合プラズマ(ICP;Inductively Coupled Plasma)、ECRプラズマ(Electron-Cyclotron-resonance plasma)、ヘリコン波励起プラズマ(HWP:HeliconWave Plasma)、又は、表面波プラズマ(SWP:Surface Wave Plasma)等であってもよい。また、AC(Alternating Current)プラズマ生成部及びDC(DirectCurrent)プラズマ生成部を含む、種々のタイプのプラズマ生成部が用いられてもよい。一実施形態において、ACプラズマ生成部で用いられるAC信号(AC電力)は、100kHz~10GHzの範囲内の周波数を有する。従って、AC信号は、RF(RadioFrequency)信号及びマイクロ波信号を含む。一実施形態において、RF信号は、 100kHz~150MHzの範囲内の周波数を有する。
制御部2は、本開示において述べられる種々の工程をプラズマ処理装置1に実行させるコンピュータ実行可能な命令を処理する。制御部2は、ここで述べられる種々の工程を実行するようにプラズマ処理装置1の各要素を制御するように構成され得る。一実施形態において、制御部2の一部又は全てがプラズマ処理装置1に含まれてもよい。制御部2は、処理部2a1、記憶部2a2及び通信インターフェース2a3を含んでもよい。制御部2は、例えばコンピュータ2aにより実現される。処理部2a1は、記憶部2a2からプログラムを読み出し、読み出されたプログラムを実行することにより種々の制御動作を行うように構成され得る。このプログラムは、予め記憶部2a2に格納されていてもよく、必要なときに、媒体を介して取得されてもよい。取得されたプログラムは、記憶部2a2に格納され、処理部2a1によって記憶部2a2から読み出されて実行される。媒体は、コンピュータ2aに読み取り可能な種々の記憶媒体であってもよく、通信インターフェース2a3に接続されている通信回線であってもよい。処理部2a1は、CPU(Central Processing Unit)であってもよい。記憶部2a2は、RAM(Random Access Memory)、ROM(Read Only Memory)、HDD(Hard Disk Drive)、SSD(Solid State Drive)、又はこれらの組み合わせを含んでもよい。通信インターフェース2a3は、LAN(Local Area Network)等の通信回線を介してプラズマ処理装置1との間で通信してもよい。
以下に、プラズマ処理装置1の一例としての容量結合型のプラズマ処理装置の構成例について説明する。図2は、容量結合型のプラズマ処理装置の構成例を説明するための図である。
容量結合型のプラズマ処理装置1は、プラズマ処理チャンバ10、ガス供給部20、電源30及び排気システム40を含む。また、プラズマ処理装置1は、基板支持アセンブリ11及びガス導入部を含む。ガス導入部は、少なくとも1つの処理ガスをプラズマ処理チャンバ10内に導入するように構成される。ガス導入部は、シャワーヘッド13を含む。基板支持アセンブリ11は、プラズマ処理チャンバ10内に配置される。シャワーヘッド13は、基板支持アセンブリ11の上方に配置される。一実施形態において、シャワーヘッド13は、プラズマ処理チャンバ10の天部(ceiling)の少なくとも一部を構成する。プラズマ処理チャンバ10は、シャワーヘッド13、プラズマ処理チャンバ10の側壁10a及び基板支持アセンブリ11により規定されたプラズマ処理空間10sを有する。プラズマ処理チャンバ10は接地される。シャワーヘッド13及び基板支持アセンブリ11は、プラズマ処理チャンバ10の筐体とは電気的に絶縁される。
基板支持アセンブリ11は、本体部111及びリングアセンブリ112を含む。本体部111は、基板Wを支持するための中央領域111aと、リングアセンブリ112を支持するための環状領域111bとを有する。ウェハは基板Wの一例である。本体部111の環状領域111bは、平面視で本体部111の中央領域111aを囲んでいる。基板Wは、本体部111の中央領域111a上に配置され、リングアセンブリ112は、本体部111の中央領域111a上の基板Wを囲むように本体部111の環状領域111b上に配置される。従って、中央領域111aは、基板Wを支持するための基板支持面とも呼ばれ、環状領域111bは、リングアセンブリ112を支持するためのリング支持面とも呼ばれる。
一実施形態において、本体部111は、基台6及び静電チャック5を含む。基台6は、導電性部材を含む。基台6の導電性部材は下部電極として機能し得る。静電チャック5は、基台6の上に配置される。静電チャック5は、誘電体部50と誘電体部50内に配置される静電電極1111bとを含む。誘電体部50は、中央領域111aを有する。一実施形態において、誘電体部50は、環状領域111bも有する。なお、環状静電チャックや環状絶縁部材のような、静電チャック5を囲む他の部材が環状領域111bを有してもよい。この場合、リングアセンブリ112は、環状静電チャック又は環状絶縁部材の上に配置されてもよく、静電チャック5と環状絶縁部材の両方の上に配置されてもよい。また、後述するRF電源31及び/又はDC電源32に結合される少なくとも1つのRF/DC電極が誘電体部50内に配置されてもよい。この場合、少なくとも1つのRF/DC電極が下部電極として機能する。後述するバイアスRF信号及び/又はDC信号が少なくとも1つのRF/DC電極に供給される場合、RF/DC電極はバイアス電極とも呼ばれる。なお、基台6の導電性部材と少なくとも1つのRF/DC電極とが複数の下部電極として機能してもよい。また、静電電極1111bが下部電極として機能してもよい。従って、基板支持アセンブリ11は、少なくとも1つの下部電極を含む。
リングアセンブリ112は、1又は複数の環状部材を含む。一実施形態において、1又は複数の環状部材は、1又は複数のエッジリングと少なくとも1つのカバーリングとを含む。エッジリングは、導電性材料又は絶縁材料で形成され、カバーリングは、絶縁材料で形成される。
また、基板支持アセンブリ11は、静電チャック5、リングアセンブリ112及び基板のうち少なくとも1つをターゲット温度に調節するように構成される温調モジュールを含んでもよい。温調モジュールは、ヒータ、伝熱媒体、流路6a、又はこれらの組み合わせを含んでもよい。流路6aには、ブラインやガスのような伝熱流体が流れる。一実施形態において、流路6aが基台6内に形成され、1又は複数のヒータが静電チャック5の誘電体部50内に配置される。また、基板支持アセンブリ11は、基板Wの裏面と中央領域111aとの間の間隙に伝熱ガスを供給するように構成されたガス流路50bを含んでもよい。
シャワーヘッド13は、ガス供給部20からの少なくとも1つの処理ガスをプラズマ処理空間10s内に導入するように構成される。シャワーヘッド13は、少なくとも1つのガス供給口13a、少なくとも1つのガス拡散室13b、及び複数のガス導入口13cを有する。ガス供給口13aに供給された処理ガスは、ガス拡散室13bを通過して複数のガス導入口13cからプラズマ処理空間10s内に導入される。また、シャワーヘッド13は、少なくとも1つの上部電極を含む。なお、ガス導入部は、シャワーヘッド13に加えて、側壁10aに形成された1又は複数の開口部に取り付けられる1又は複数のサイドガス注入部(SGI:Side Gas Injector)を含んでもよい。
ガス供給部20は、少なくとも1つのガスソース21及び少なくとも1つの流量制御器22を含んでもよい。一実施形態において、ガス供給部20は、少なくとも1つの処理ガスを、それぞれに対応のガスソース21からそれぞれに対応の流量制御器22を介してシャワーヘッド13に供給するように構成される。各流量制御器22は、例えばマスフローコントローラ又は圧力制御式の流量制御器を含んでもよい。さらに、ガス供給部20は、少なくとも1つの処理ガスの流量を変調又はパルス化する少なくとも1つの流量変調デバイスを含んでもよい。
電源30は、少なくとも1つのインピーダンス整合回路を介してプラズマ処理チャンバ10に結合されるRF電源31を含む。RF電源31は、少なくとも1つのRF信号(RF電力)を少なくとも1つの下部電極及び/又は少なくとも1つの上部電極に供給するように構成される。これにより、プラズマ処理空間10sに供給された少なくとも1つの処理ガスからプラズマが形成される。従って、RF電源31は、プラズマ生成部12の少なくとも一部として機能し得る。また、バイアスRF信号を少なくとも1つの下部電極に供給することにより、基板Wにバイアス電位が発生し、形成されたプラズマ中のイオン成分を基板Wに引き込むことができる。
一実施形態において、RF電源31は、第1のRF生成部31a及び第2のRF生成部31bを含む。第1のRF生成部31aは、少なくとも1つのインピーダンス整合回路を介して少なくとも1つの下部電極及び/又は少なくとも1つの上部電極に結合され、プラズマ生成用のソースRF信号(ソースRF電力)を生成するように構成される。一実施形態において、ソースRF信号は、10MHz~150MHzの範囲内の周波数を有する。一実施形態において、第1のRF生成部31aは、異なる周波数を有する複数のソースRF信号を生成するように構成されてもよい。生成された1又は複数のソースRF信号は、少なくとも1つの下部電極及び/又は少なくとも1つの上部電極に供給される。
第2のRF生成部31bは、少なくとも1つのインピーダンス整合回路を介して少なくとも1つの下部電極に結合され、バイアスRF信号(バイアスRF電力)を生成するように構成される。バイアスRF信号の周波数は、ソースRF信号の周波数と同じであっても異なっていてもよい。一実施形態において、バイアスRF信号は、ソースRF信号の周波数よりも低い周波数を有する。一実施形態において、バイアスRF信号は、100kHz~60MHzの範囲内の周波数を有する。一実施形態において、第2のRF生成部31bは、異なる周波数を有する複数のバイアスRF信号を生成するように構成されてもよい。生成された1又は複数のバイアスRF信号は、少なくとも1つの下部電極に供給される。また、種々の実施形態において、ソースRF信号及びバイアスRF信号のうち少なくとも1つがパルス化されてもよい。
また、電源30は、プラズマ処理チャンバ10に結合されるDC電源32を含んでもよい。DC電源32は、第1のDC生成部32a及び第2のDC生成部32bを含む。一実施形態において、第1のDC生成部32aは、少なくとも1つの下部電極に接続され、第1のDC信号を生成するように構成される。生成された第1のDC信号は、少なくとも1つの下部電極に印加される。一実施形態において、第2のDC生成部32bは、少なくとも1つの上部電極に接続され、第2のDC信号を生成するように構成される。生成された第2のDC信号は、少なくとも1つの上部電極に印加される。
種々の実施形態において、第1及び第2のDC信号がパルス化されてもよい。この場合、電圧パルスのシーケンスが少なくとも1つの下部電極及び/又は少なくとも1つの上部電極に印加される。電圧パルスは、矩形、台形、三角形又はこれらの組み合わせのパルス波形を有してもよい。一実施形態において、DC信号から電圧パルスのシーケンスを生成するための波形生成部が第1のDC生成部32aと少なくとも1つの下部電極との間に接続される。従って、第1のDC生成部32a及び波形生成部は、電圧パルス生成部を構成する。第2のDC生成部32b及び波形生成部が電圧パルス生成部を構成する場合、電圧パルス生成部は、少なくとも1つの上部電極に接続される。電圧パルスは、正の極性を有してもよく、負の極性を有してもよい。また、電圧パルスのシーケンスは、1周期内に1又は複数の正極性電圧パルスと1又は複数の負極性電圧パルスとを含んでもよい。なお、第1及び第2のDC生成部32a,32bは、RF電源31に加えて設けられてもよく、第1のDC生成部32aが第2のRF生成部31bに代えて設けられてもよい。
排気システム40は、例えばプラズマ処理チャンバ10の底部に設けられたガス排出口10eに接続され得る。排気システム40は、圧力調整弁及び真空ポンプを含んでもよい。圧力調整弁によって、プラズマ処理空間10s内の圧力が調整される。真空ポンプは、ターボ分子ポンプ、ドライポンプ又はこれらの組み合わせを含んでもよい。
以下、図3を参照して、一つの例示的実施形態に係る基板支持アセンブリについて説明する。図3は、一つの例示的実施形態に係る基板支持アセンブリを示す断面図である。図3に示す基板支持アセンブリ11は、プラズマ処理装置1の基板支持アセンブリとして採用され得るものであり、静電チャック5、基台6及び接合層7を備える。静電チャック5は、プラズマ処理装置1の静電チャックとして採用され得るものである。一実施形態では、プラズマ処理装置1は、伝熱ガスの供給部8を更に備える。
静電チャック5は、誘電体部50、電極5a(第1の電極)及び電極5b(第2の電極)を備える。電極5a及び電極5bは、静電電極1111bを構成する。図3に示すように、一実施形態では、誘電体部50は、複数の電極5a,5bを備えている。複数の電極5a,5bは、静電電極1111bを構成する。複数の電極5a,5bは、誘電体部50の中に設けられている。誘電体部50は、誘電体から形成されている。誘電体は、例えばアルミナである。
接合層7は、静電チャック5と基台6との間に設けられている。接合層7は、静電チャック5と基台6とを互いに接合している。一実施形態では、接合層7は、金属ろう材から形成されている。金属ろう材は、例えば、Alろう又は銀ろうである。静電チャック5と基台6とは、ろう付けにより接合される。一実施形態では、接合層7は、接着剤から形成されていてもよい。接着剤は、例えばエポキシ系接着剤である。静電チャック5と基台6とは、接着により接合されてもよい。
誘電体部50は、略円盤形状を有している。誘電体部50は、基部51及び複数の凸部52を含む。基部51は、誘電体部50の下側部分である。基部51は、基台6と接合されている。基部51は、上面51aを含む。複数の凸部52の各々は、上面51aに対して突出している。基板Wは、複数の凸部52の上に載置される。複数の凸部52の各々は、支持面52a及び側面52bを含む。支持面52aは、複数の凸部52の各々の上面である。支持面52aは、基板Wを支持する。側面52bは、支持面52aの外縁から上面51aまで延在している。垂直方向における、支持面52aと上面51aとの間の距離は、例えば、0.1mm以上、1.0mm以下である。当該距離は、一例として、0.5mmである。
基板Wと誘電体部50との間には、少なくとも一つの伝熱空間50aが提供される。一実施形態では、基板Wと誘電体部50との間には、一つの伝熱空間50aが提供される。上面51a及び複数の凸部52によって、上面51aの上方に提供される。伝熱空間50aは、基板Wの下面、上面51a及び側面52bによって提供される。誘電体部50は、ガス流路50bを提供する。ガス流路50bは伝熱空間50aに接続されている。ガス流路50bは、伝熱空間50aと伝熱ガスの供給部8とを接続する。伝熱空間50aには、ガス流路50bを介して、伝熱ガス、例えばHeガスが導入される。伝熱空間50aに供給される伝熱ガスの圧力は、例えば40torr(5333Pa)の圧力で導入される。
複数の電極5aは、複数の凸部52の中に設けられている。一実施形態では、複数の電極5aは、複数の凸部52の中において上面51aよりも上方に設けられている。支持面52aと電極5aの各々との間の距離は、一例として、0.1mm以下である。電極5bの各々は、上面51aの下方、且つ、基部51の中に設けられている。上面51aと電極5bの各々との間の距離は、一例として、0.1mm以下である。一実施形態では、複数の電極5aと複数の電極5bは、互いに電気的に接続されていてもよい。複数の電極5a,5bには、電源9が電気的に接続されている。電源9は、複数の電極5a,5bに電圧(例えば、直流電圧)を印加する。複数の電極5a,5bの各々には、一例として、2.5kV以下の電圧が印加される。
以下、図3と共に図4を参照する。図4は、一つの例示的実施形態に係る静電チャックを示す部分拡大断面図である。図4には、複数の電極5aの各々と基板Wとの間の静電容量、複数の電極5bの各々と伝熱空間50aとの間の静電容量、及び伝熱空間50a内のプラズマのインピーダンスを示す等価回路も示されている。
上記実施形態では、伝熱ガスが伝熱空間50aに供給されている状態で、複数の電極5a,5bの各々に電圧を印加することができる。複数の電極5bに電圧が印加されると、伝熱空間50a内で、伝熱ガスからプラズマが生成される。具体的には図4に示すように、HeガスからHeイオンC及び電子Eが電離する。
伝熱空間50a内でプラズマが生成されている状態では、伝熱空間50aの熱伝導率に電離反応による熱伝導率が加わる。その結果、基板Wと静電チャック5との間での伝熱空間50aを介する熱伝達が促進される。
伝熱空間50a内でプラズマが生成されている状態では、伝熱空間50aを介して基板Wに作用する静電引力が低下する。一方、複数の電極5aは、複数の凸部52の中に設けられているので、基板Wと複数の電極5aとの間にはプラズマが介在しない。したがって、伝熱空間50a内でプラズマが生成されていても、複数の電極5aに電圧を印加することにより、複数の凸部52と基板Wとの間で十分な静電引力を発生することができる。
以下、別の例示的実施形態に係る基板支持アセンブリについて説明する。以下に説明する別の例示的実施形態に係る基板支持アセンブリは、プラズマ処理装置1の基板支持アセンブリとして用いられ得る。以下では、図3に示す基板支持アセンブリ11からの相違点の観点から、別の例示的実施形態に係る基板支持アセンブリについて説明し、重複する説明を省略する。
図5を参照する。図5は、別の例示的実施形態に係る基板支持アセンブリの断面図である。図5に示す基板支持アセンブリ11Aは、静電チャック5A、基台6及び接合層7を備える。静電チャック5Aは、プラズマ処理装置1の静電チャックとして採用され得るものである。
静電チャック5Aは、絶縁膜53を更に備える。絶縁膜53は、上面51a及び側面52bを少なくとも覆っている。絶縁膜53は、支持面52aを覆っていてもよい。静電チャック5Aでは、伝熱空間50aは、基板Wの下面、上面51aを覆う絶縁膜53及び側面52bを覆う絶縁膜53によって画成される。絶縁膜53は、絶縁材料から形成されている。絶縁材料は、例えば、酸化アルミニウム又はイットリアである。
上記実施形態では、伝熱空間50aを画成している上面51a及び複数の凸部52の側面52bは、絶縁膜53に覆われているので、プラズマ化した伝熱ガスによる誘電体部50の損傷が抑制される。
以上、種々の例示的実施形態について説明してきたが、上述した例示的実施形態に限定されることなく、様々な追加、省略、置換、及び変更がなされてもよい。また、異なる実施形態における要素を組み合わせて他の実施形態を形成することが可能である。
一実施形態では、基板Wと誘電体部50との間には、複数の伝熱空間50aが提供されてもよい。即ち、上面51a及び複数の凸部52は、複数の伝熱空間50aを提供していてもよい。複数の伝熱空間50aは、周方向及び/又は径方向に配列されていてもよい。誘電体部50は、複数の伝熱空間50aに接続された複数のガス流路50bを提供してもよい。伝熱ガスは、複数の伝熱空間50aの各々に供給される。伝熱ガスの圧力は、複数の伝熱空間50aごとに独立して制御されてもよい。上記実施形態によれば、複数の伝熱空間50aの各々の熱伝導率が独立して制御されるので、その温度制御性が向上する。
ここで、本開示に含まれる種々の例示的実施形態を、以下の[E1]~[E9]に記載する。
[E1]
プラズマ処理装置において用いられる静電チャックであって、
上面を含む基部及び該基部の該上面に対して突出する複数の凸部を有する誘電体部であり、該複数の凸部の各々は、その上に載置される基板を支持する支持面を含み、該誘電体部は、該上面と該複数の凸部によって該上面の上に提供される伝熱空間に接続されたガス流路を提供する、該誘電体部と、
前記複数の凸部の各々の中に設けられた第1の電極と、
前記上面の下方、且つ、前記基部の中に設けられた第2の電極と、
を備える、静電チャック。
[E1]の実施形態では、伝熱ガスが伝熱空間に供給されている状態で、第1の電極及び第2の電極に電圧を印加することができる。第2の電極に電圧が印加されると、伝熱空間内で伝熱ガスからプラズマが生成される。その結果、基板と静電チャックとの間での伝熱空間を介する熱伝達が促進される。また、第1の電極は複数の凸部の中に設けられているので、伝熱空間内でプラズマが生成されていても、第1の電極に電圧を印加することにより、複数の凸部と基板との間で十分な静電引力を発生することができる。
[E2]
前記静電チャックは、前記上面及び前記複数の凸部の側面を少なくとも覆う絶縁膜を更に備える、[E1]に記載の静電チャック。
[E2]の実施形態では、伝熱空間を画成している上面及び複数の凸部の側面は、絶縁膜に覆われているので、プラズマ化した伝熱ガスによる誘電体部の損傷が抑制される。
[E3]
前記第1の電極は、前記複数の凸部の各々の中において前記上面よりも上方に設けられている、[E1]又は[E2]に記載の静電チャック。
[E4]
前記第1の電極及び前記第2の電極は、互いに電気的に接続されている、[E1]~[E3]の何れか一項に記載の静電チャック。
[E5]
基台と、
[E1]~[E4]の何れか一項に記載の静電チャックと、
前記静電チャックと前記基台との間に設けられており、前記静電チャックと前記基台とを互いに接合する接合層と、
を備える、基板支持アセンブリ。
[E6]
前記接合層は、金属ろう材から形成されている、[E5]に記載の基板支持アセンブリ。
[E7]
前記接合層は、接着剤から形成されている、[E5]に記載の基板支持アセンブリ。
[E8]
チャンバと、
前記チャンバ内でプラズマを生成するように構成されたプラズマ生成部と、
[E5]~[E7]の何れか一項に記載の基板支持アセンブリであり、前記チャンバ内に設けられた、該基板支持アセンブリと、
を備えるプラズマ処理装置。
[E9]
前記第1の電極及び前記第2の電極に直流電圧を印加するように構成された電源と、
前記ガス流路に接続された伝熱ガスの供給部と、
を更に備える、[E8]に記載のプラズマ処理装置。
以上の説明から、本開示の種々の実施形態は、説明の目的で本明細書で説明されており、本開示の範囲及び主旨から逸脱することなく種々の変更をなし得ることが、理解されるであろう。したがって、本明細書に開示した種々の実施形態は限定することを意図しておらず、真の範囲と主旨は、添付の特許請求の範囲によって示される。
1…プラズマ処理装置、5,5A…静電チャック、5a…電極(第1の電極)、5b…電極(第2の電極)、6…基台、7…接合層、8…供給部、11,11A…基板支持アセンブリ、12…プラズマ生成部、30…電源、50…誘電体部、50a…伝熱空間、50b…ガス流路、51…基部、51a…上面、52…凸部、52a…支持面、52b…側面、53…絶縁膜、W…基板。

Claims (9)

  1. プラズマ処理装置において用いられる静電チャックであって、
    上面を含む基部及び該基部の該上面に対して突出する複数の凸部を有する誘電体部であり、該複数の凸部の各々は、その上に載置される基板を支持する支持面を含み、該誘電体部は、該上面と該複数の凸部によって該上面の上方に提供される伝熱空間に接続されたガス流路を提供する、該誘電体部と、
    前記複数の凸部の各々の中に設けられた第1の電極と、
    前記上面の下方、且つ、前記基部の中に設けられた第2の電極と、
    を備える、静電チャック。
  2. 前記静電チャックは、前記上面及び前記複数の凸部の側面を少なくとも覆う絶縁膜を更に備える、請求項1に記載の静電チャック。
  3. 前記第1の電極は、前記複数の凸部の各々の中において前記上面よりも上方に設けられている、請求項1に記載の静電チャック。
  4. 前記第1の電極及び前記第2の電極は、互いに電気的に接続されている、請求項1に記載の静電チャック。
  5. 基台と、
    請求項1~4の何れか一項に記載の静電チャックと、
    前記静電チャックと前記基台との間に設けられており、前記静電チャックと前記基台とを互いに接合する接合層と、
    を備える、基板支持アセンブリ。
  6. 前記接合層は、金属ろう材から形成されている、請求項5に記載の基板支持アセンブリ。
  7. 前記接合層は、接着剤から形成されている、請求項5に記載の基板支持アセンブリ。
  8. チャンバと、
    前記チャンバ内でプラズマを生成するように構成されたプラズマ生成部と、
    請求項5に記載の基板支持アセンブリであり、前記チャンバ内に設けられた、該基板支持アセンブリと、
    を備えるプラズマ処理装置。
  9. 前記第1の電極及び前記第2の電極に直流電圧を印加するように構成された電源と、
    前記ガス流路に接続された伝熱ガスの供給部と、
    を更に備える、請求項8に記載のプラズマ処理装置。
JP2022076006A 2022-05-02 2022-05-02 静電チャック、基板支持アセンブリ、及びプラズマ処理装置 Pending JP2023165222A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022076006A JP2023165222A (ja) 2022-05-02 2022-05-02 静電チャック、基板支持アセンブリ、及びプラズマ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022076006A JP2023165222A (ja) 2022-05-02 2022-05-02 静電チャック、基板支持アセンブリ、及びプラズマ処理装置

Publications (1)

Publication Number Publication Date
JP2023165222A true JP2023165222A (ja) 2023-11-15

Family

ID=88742754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022076006A Pending JP2023165222A (ja) 2022-05-02 2022-05-02 静電チャック、基板支持アセンブリ、及びプラズマ処理装置

Country Status (1)

Country Link
JP (1) JP2023165222A (ja)

Similar Documents

Publication Publication Date Title
JP2023165222A (ja) 静電チャック、基板支持アセンブリ、及びプラズマ処理装置
JP2022171027A (ja) 基板支持部及び処理装置
JP7378668B2 (ja) 静電チャックおよび基板処理装置
WO2023223736A1 (ja) プラズマ処理装置
JP2024033855A (ja) プラズマ処理装置
WO2024009828A1 (ja) 基板処理装置及び静電チャック
WO2023176555A1 (ja) プラズマ処理装置及びプラズマ処理方法
JP2024011192A (ja) 基板支持器及びプラズマ処理装置
US20240062991A1 (en) Plasma processing apparatus and substrate processing method
WO2023058475A1 (ja) プラズマ処理装置
WO2023074475A1 (ja) プラズマ処理装置及び静電チャック
WO2023095707A1 (ja) 静電チャック及びプラズマ処理装置
WO2024057973A1 (ja) 静電チャック及び基板処理装置
WO2024018960A1 (ja) プラズマ処理装置及びプラズマ処理方法
WO2023204101A1 (ja) プラズマ処理装置及びプラズマ処理方法
US20240079219A1 (en) Substrate processing apparatus
JP2022130067A (ja) プラズマ処理装置及び基板支持部
WO2023228853A1 (ja) 基板処理装置
US20230187183A1 (en) Upper electrode and plasma processing apparatus
WO2023120245A1 (ja) 基板支持器及びプラズマ処理装置
WO2024070580A1 (ja) プラズマ処理装置及び電源システム
JP2024031067A (ja) エッチング方法及びプラズマ処理装置
JP2024033483A (ja) エッチング方法及びプラズマ処理装置
JP2023003003A (ja) 基板支持部及び基板処理装置
JP2023137666A (ja) 上部電極及びプラズマ処理装置