JP2023160764A - プローブデバイス - Google Patents

Abstract

【課題】高周波信号とデジタル信号とを同時に測定することができるプローブデバイスを提供する。【解決手段】プローブデバイス２は、第一のプローブ構造２１及び第二のプローブ構造２３を含む。第一のプローブ構造は、第一の本体２１１と、第一の基板２１３と、複数の第一のプローブ２１５と、を含む。第一の基板は、第一の本体上に配置される。第一のプローブは、第一の基板に電気的に接続し、第一の基板の表面から突出する。第二のプローブ構造は、第二の本体２３１と、第二の基板２３３と、複数の第二のプローブ２３５と、を含む。第二の本体は、複数の貫通孔２３１０を有する。第二のプローブは、第二の基板に電気的に接続し、第二の本体の表面から貫通孔を介して突出する。第一のプローブ２１５の長さＤ２１は、第二のプローブ２３５の長さＤ２３と異なる。【選択図】図２Ｆ

Description

（関連出願の相互参照）
本出願は、２０２２年４月２２日に出願された米国仮出願第６３／３３３，７２３号、及び２０２３年３月２３日に出願された米国非仮出願第１８／１８，９３６号の優先権を主張し、これらの出願は参照によりその全体が組み込まれる。

本開示は、プローブデバイスに関し、より具体的には、高周波信号とデジタル信号とを同時に測定することができるプローブデバイスに関する。

先行技術において、様々な集積回路チップは、製造プロセス中に、電気的試験を受ける必要がある。被試験体に対する高周波信号試験は、長さの短いプローブを有するプローブデバイスによって行うことができ、被試験体に対するデジタル信号試験は、長さの長いプローブを有するプローブデバイスによって行うことができる。しかしながら、被試験体に対する高周波信号試験とデジタル信号試験との両方を行うには、１つの長さしかないプローブを有するプローブ構造では、上記試験要件を満たすことができない。

この「背景技術」の節は、背景情報のためにのみ提供される。この「背景技術」の節における記述は、本節で開示された主題が本開示に対する先行技術を構成することを認めるものではなく、この「背景技術」の節のいかなる部分も、この「背景技術」の節を含む本出願のいかなる部分も本開示に対する先行技術を構成することを認めるものとして使用することはできない。

本開示の一実施形態は、第一のプローブ構造及び第二のプローブ構造を含むプローブデバイスを提供する。第一のプローブ構造は、第一の本体と、第一の基板と、複数の第一のプローブと、を含む。第一の基板は、第一の本体上に配置される。複数の第一のプローブは、第一の基板に電気的に接続し、第一の基板の表面から突出する。第二のプローブ構造は、第二の本体と、第二の基板と、複数の第二のプローブと、を含む。第二の本体は、複数の貫通孔を有する。第二の基板は、第二の本体上に配置される。複数の第二のプローブは、第二の基板に電気的に接続し、第二の本体の表面から貫通孔を介して突出する。複数の第一のプローブの長さは、複数の第二のプローブの長さと異なる。

本開示の一実施形態は、第一のプローブ構造及び第二のプローブ構造を含むプローブデバイスを提供する。第一のプローブ構造は、第一の本体と、第一の基板と、複数の第一のプローブと、を含む。第一の基板は、第一の本体上に配置される。複数の第一のプローブは、被試験体の複数の第一のコンタクトのレイアウトに対応するように第一の基板上に配置され、高周波信号を試験するように構成される。第二のプローブ構造は、第二の本体と、第二の基板と、複数の第二のプローブと、を含む。第二の基板は、第二の本体上に配置される。複数の第二のプローブは、被試験体の複数の第二のコンタクトのレイアウトに対応するように第二の本体を介して第二の基板上に配置され、デジタル信号を試験するように構成される。

本開示の技術的特徴及び利点は、以下の説明で与えられる詳細から本開示をよりよく理解できるように、上記の説明で包括的に提供される。本開示の特許請求の範囲の主題の追加の技術的特徴及び利点は、以下の説明で提供される。本開示の技術分野の当業者は、以下の説明で開示される概念及び特定の実施形態に基づいて、他の構造又はプロセスを修正又は設計することによって、本開示のものと同じ対象を実施することが容易であることを理解するはずである。さらに、当業者は、そのような同等の配置が、添付の特許請求の範囲によって定義される本開示の精神及び範囲内にあることを理解するはずである。

本開示のより完全な理解は、図と関連して考慮される場合に、詳細な説明及び特許請求の範囲を参照することによって導出することができる。同様の参照番号は、図全体を通して同様の要素を参照する。

本開示のいくつかの実施形態によるプローブデバイスの透視図である。 本開示のいくつかの実施形態によるプローブデバイスの底面図である。 本開示のいくつかの実施形態によるプローブデバイスの断面図である。 本開示のいくつかの実施形態によるプローブデバイスに対応する被試験体の概略図である。 本開示のいくつかの実施形態によるプローブデバイスの透視図である。 本開示のいくつかの実施形態によるプローブデバイスの透視図である。 本開示のいくつかの実施形態によるプローブデバイスの透視図である。 本開示のいくつかの実施形態によるプローブデバイスの回路基板の底面図である。 本開示のいくつかの実施形態によるプローブデバイスの底面図である。 本開示のいくつかの実施形態によるプローブデバイスの断面図である。 本開示のいくつかの実施形態によるプローブデバイスに対応する被試験体の概略図である。

以下の本開示の説明は、本開示の実施形態を説明するために図面を伴っている。しかしながら、本開示は、そのような実施形態に限定されないことに留意されたい。さらに、以下の実施形態は、他の実施形態に適切に統合することができる。

用語「実施形態」、「一実施形態」、「例示的な実施形態」、「他の実施形態」及び「別の実施形態」は、本開示で説明する実施形態が特定の特徴、構造又は特性を含み得ることを意味するが、すべての実施形態がかかる特定の特徴、構造又は特性を含む必要がないことに留意されたい。さらに、「実施形態において」又は「実施形態の」という表現の繰り返し使用は、必ずしも同じ実施形態を指すわけではないが、同じ実施形態を指すこともある。

本開示を完全に理解するために、ステップ及び構造を以下に詳細に説明する。本開示の実施は、当業者に周知の特定の詳細を制限しないことは明らかであろう。さらに、周知の構造及びステップは、本開示に対する不必要な限定を防止するために、詳細には説明されない。本開示の好ましい実施形態を以下に詳細に説明する。しかしながら、詳細な説明とは別に、本開示は、他の実施形態においても広範に適用することができる。本開示の範囲は、詳細な説明で与えられた内容に限定されるものではなく、添付の特許請求の範囲に従って定義されるべきものである。

以下の開示は、本開示の異なる特徴を実装するための様々な異なる実施形態又は実装例を提供することを理解されたい。構成要素及び配置の特定の実施形態又は実装例は、本開示を単純化するために以下に記載される。そのような詳細は例示的なものであり、制限的であることを意図するものではないことに留意されたい。例えば、要素のサイズは、開示された範囲又は値に限定されるものではなく、製造条件及び／又はデバイスの予想される特性に依存することもある。さらに、以下の説明において、第二の特徴の「上に」又は「上方に」形成されると説明される第一の特徴は、第一の特徴及び第二の特徴が直接接触する方法で形成される実施形態を含んでもよく、また、第一の特徴及び第二の特徴が直接接触し得ないような方法で、第一の特徴と第二の特徴との間に追加の特徴が形成される実施形態を含んでもよい。簡略化及び明確化のために、様々な特徴が異なるスケールに従って描かれることがある。添付図面では、簡略化のために、いくつかの層又は特徴が省略されている。

さらに、より良い説明のために、「下」、「下方」、「下部」、「上方」、及び「上部」等の相対的な空間関係の用語は、一つの要素又は特徴に対する別の要素又は特徴の関係を説明するために使用されることがある。このような相対的な空間関係の用語は、図面に描かれた向きに加えて、使用中又は動作中の要素の異なる向きをカバーすることを意図している。装置は、それ以外の向き（９０度回転した、又は別の向きを有する）であってもよく、文献で使用されている相対的空間関係の記述用語も同様に、対応するように解釈することができる。

本開示の実施形態によるプローブデバイスは、２つのプローブ構造を含む。第一のプローブ構造は、より短いプローブを含み、第二のプローブ構造は、より長いプローブを含む。異なる構造の設計により、第一のプローブ構造のプローブ及び第二のプローブ構造のプローブは、同じ被試験体を測定するために使用されてもよい。したがって、本開示のプローブデバイスは、被試験体の異なるコンタクトに同時に接触し、高周波信号とデジタル信号とを同時に試験することができる。上記構造の詳細については、以下の実施形態で説明する。

図１Ａ～図１Ｄを参照する。図１Ａは、本開示のいくつかの実施形態によるプローブデバイス１の透視図を示す。図１Ｂは、本開示のいくつかの実施形態によるプローブデバイス１の底面図を示す。図１Ｃは、本開示のいくつかの実施形態によるプローブデバイス１の断面図を示す。図１Ｄは、本開示のいくつかの実施形態によるプローブデバイス１に対応する被試験体９の概略図を示す。プローブデバイス１は、第一のプローブ構造１１と、第二のプローブ構造１３と、を含む。第一のプローブ構造１１は、第一の本体１１１と、第一の基板１１３と、複数の第一のプローブ１１５と、を含む。第二のプローブ構造１３は、第二の本体１３１と、第二の基板１３３と、複数の第二のプローブ１３５と、を含む。

いくつかの実施形態において、第一の基板１１３は、第一の本体１１１上に配置され、複数の第一のプローブ１１５は、第一の基板１１３に電気的に接続され、第一の基板１１３の表面１１３Ｓから外側に突出する。より具体的には、第一の本体１１１は、被試験体９に面する表面１１１Ｓを有し、第一の基板１１３は、第一の本体１１１の表面１１１Ｓに配置される。第一のプローブ１１５は、第一の基板１１３の表面１１３Ｓから外側に突出し、被試験体９の複数の第一のコンタクト９１と接触するように構成される。

いくつかの実施形態において、第二の基板１３３は、第二の本体１３１上に配置され、複数の第二のプローブ１３５は、第二の基板１３３に電気的に接続され、第二の本体１３１の表面１３１Ｓから外側に突出する。より具体的には、第二の本体１３１は、複数の貫通孔１３１０と、被試験体９に面する表面１３１Ｓとを有し、第二の基板１３３は、第二の本体１３１の表面１３１Ｓと反対側の面に配置される。第二のプローブ１３５は、第二の基板１３３から貫通孔１３１０を介して第二の本体１３１を通過し、第二の本体１３１の表面１３１Ｓから外側に突出し、被試験体９の複数の第二のコンタクト９３に接触するように構成される。

いくつかの実施形態において、複数の第一のプローブ１１５の長さＤ１１は、複数の第二のプローブ１３５の長さＤ１３と異なる。例えば、長さが短い第一のプローブ１１５は、高周波信号を試験するのに適しており、長さが長い第二のプローブ１３５は、デジタル信号を試験するのに適している。

上記実施形態の一部の図面では、これらの図面の理解を深めるために、第一のプローブ１１５の一部、第二のプローブ１３５の一部、貫通孔１３１０の一部、被試験体９の第一のコンタクト９１及び第二のコンタクト９３の一部のみが表記されており、これは要素に対する解釈制限として解釈してはならないことに留意されたい。図面及び本開示の説明に基づくと、当業者は、第一のプローブ構造１１上の複数の第一のプローブ１１５の構成、第二のプローブ構造１３上の複数の第二のプローブ１３５の構成、及び被試験体９上の複数の第一のコンタクト９１及び複数の第二のコンタクト９３の構成を理解できるはずである。

図２Ａ～図２Ｆを参照する。図２Ａ～図２Ｃは、本開示のいくつかの実施形態によるプローブデバイス２の透視図を示す。図２Ｄは、本開示のいくつかの実施形態によるプローブデバイス２の回路基板２５の底面図を示す。図２Ｅは、本開示のいくつかの実施形態によるプローブデバイス２の底面図を示す。図２Ｆは、本開示のいくつかの実施形態によるプローブデバイス２の断面図を示す。図２Ｇは、本開示のいくつかの実施形態によるプローブデバイス２に対応する被試験体８の概略図を示す。プローブデバイス２は、第一のプローブ構造２１と、第二のプローブ構造２３と、回路基板２５とを含む。第一のプローブ構造２１は、第一の本体２１１と、第一の基板２１３と、複数の第一のプローブ２１５とを含む。第二のプローブ構造２３は、第二の本体２３１と、第二の基板２３３と、複数の第二のプローブ２３５とを含む。図２Ａ及び図２Ｂは、プローブデバイス２の透視図で、その全体を示していることに留意されたい。理解を深めるために、図２Ｃは、プローブデバイス２の透視図で、第一のプローブ構造２１を除去し、第二のプローブ構造２３を残したものを示す。

いくつかの実施形態では、回路基板２５は、第一の領域２５Ａ１及び第二の領域２５Ａ２を有し、第一のプローブ構造２１は、第一の領域２５Ａ１に配置され、第二のプローブ構造２３は、第二の領域２５Ａ２に配置される。いくつかの実施形態では、図２Ｄに示すように、第一の領域２５Ａ１は、第二の領域２５Ａ２を取り囲む。換言すれば、第一のプローブ構造２１は、第二のプローブ構造２３の周囲に配置されているが、これは、本開示のプローブ構造の構成形態を限定するものとして解釈されるべきではない。

いくつかの実施形態では、被試験体８は、複数の第一のコンタクト８１及び複数の第二のコンタクト８３を有する。複数の第一のコンタクト８１は、被試験体８上のレイアウトを有し、複数の第二のコンタクト８３は、被試験体８上の別のレイアウトを有する。複数の第一のプローブ２１５は、複数の第一のプローブ２１５が複数の第一のコンタクト８１に対応して接触できるように、被試験体８上の第一のコンタクト８１のレイアウトに基づいて第一の基板２１３上に配置されてもよい。複数の第二のプローブ２３５は、複数の第二のプローブ２３５が複数の第二のコンタクト８３と対応して接触できるように、被試験体８上の第二のコンタクト８３のレイアウトに基づいて第二の基板２３３上に配置されてもよい。

いくつかの実施形態において、第一の基板２１３は、第一の本体２１１上に配置され、回路基板２５に電気的に接続され、複数の第一のプローブ２１５は、第一の基板２１３に電気的に接続され、第一の基板２１３を介して回路基板２５に電気的に接続される。第二の基板２３３は、第二の本体２３１上に配置され、回路基板２５に電気的に接続され、複数の第二のプローブ２３５は、第二の基板２３３に電気的に接続され、第二の基板２３３を介して回路基板２５に電気的に接続される。いくつかの実施形態では、基板２１３及び２３３と回路基板２５との間の電気的接続は、要素（たとえば、本体、基板及び回路基板）の内部のライン（図示せず）によって実施され得ることに留意されたい。

いくつかの実施形態では、第一のプローブ構造２１の構造において、第一の本体２１１は、第一の基板２１３と回路基板２５との間にあり、複数の第一のプローブ２１５は、第一の基板２１３の表面２１３Ｓから外側に突出している。より具体的には、第一の本体２１１は、被試験体８に面する表面２１１Ｓを有し、第一の基板２１３は、第一の本体２１１の表面２１１Ｓ上に配置される。第一のプローブ２１５は、第一の基板２１３の表面２１３Ｓから外側に突出し、被試験体８の複数の第一のコンタクト８１と接触するように構成される。

いくつかの実施形態では、第二のプローブ構造２３の構造において、第二の基板２３３は、第二の本体２３１と回路基板２５との間にあり、複数の第二のプローブ２３５は、第二の本体２３１の表面２３１Ｓから外側に突出している。より具体的には、第二の本体２３１は、被試験体８に面する表面２３１Ｓを有し、第二の基板２３３は、第二の本体２３１の表面２３１Ｓと反対側の面に配置されている。第二のプローブ２３５は、第二の基板２３３から第二の本体２３１を通過し、第二の本体２３１の表面２３１Ｓから外側に突出し、被試験体８の複数の第二のコンタクト８３と接触するように構成される。

いくつかの実施形態では、図面に示すように、配置された複数の第二のプローブ２３５に対応して、第二の本体２３１には複数の貫通孔２３１０が設けられており、複数の第二のプローブ２３５が第二の基板２３３から貫通孔２３１０を介して第二の本体２３１を通過して、第二の本体２３１の表面２３１Ｓから外側に突出するようになっている。いくつかの実施形態では、複数の第一のプローブ２１５の数は、複数の第二のプローブ２３５の数より少ない。

いくつかの実施形態では、貫通孔２３１０の断面寸法は、第二のプローブ２３５の断面寸法よりもわずかに大きく、貫通孔２３１０の案内により、第二のプローブ２３５は、一定の範囲内で移動することが可能になる。いくつかの実施形態では、第一のプローブ構造２１が第二のプローブ構造２３の周りに配置されているので、第一のプローブ構造２１の複数の第一のプローブ２１５は、構造上、第二のプローブ構造２３の複数の第二のプローブ２３５の周りに、当然配置される。

いくつかの実施形態では、複数の第一のプローブ２１５は同じ長さＤ２１を有し、複数の第二のプローブ２３５は同じ長さＤ２３を有し、ここで、長さＤ２１は長さＤ２３と異なる。例えば、長さが短い第一のプローブ２１５は、被試験体８の外周部で複数の第一のコンタクト８１と接触し、高周波信号を試験するように構成されてもよく、長さが長い第二のプローブ２３５は、被試験体８の内周部で複数の第二のコンタクト８３と接触し、デジタル信号を試験するように構成されてもよい。

いくつかの実施形態において、第一のプローブ２１５は、被試験体８の一端に接触するように構成され、第一の基板２１３の表面２１３Ｓから最短距離Ｄ２５を有し、第二のプローブ２３５は、被試験体８の一端に接触するように構成され、第二の本体２３１の表面２３１Ｓから最短距離Ｄ２７を有する。いくつかの実施形態では、最短距離Ｄ２５と最短距離Ｄ２７は、実質的に等しい。したがって、第一のプローブ２１５及び第二のプローブ２３５は、それぞれ、同一平面Ｓ１上で被試験体８の複数の第一のコンタクト８１及び複数の第二のコンタクト８３と接触することができる。

上記の実施形態において、基板（例えば、第一の基板１１３又は２１３、あるいは第二の基板１３３又は２３３）は、同じ要素又は異なる要素によって形成され得る多層基板を含んでもよいことに留意されたい。例えば、多層基板は、空間トランス、又はフレキシブルプリント回路基板によって形成されてもよいが、これらの例は、本開示の基板の実装形態に対する制限として解釈されるものではない。

さらに、上記実施形態の一部の図面では、これらの図面の理解を深めるために、第一のプローブ２１５の一部、第二のプローブ２３５の一部、貫通孔２３１０の一部、被試験体８の第一のコンタクト８１の一部、第二のコンタクト８３の一部のみが表記されており、これは要素に対する解釈制限として解釈してはならない。図面及び本開示の説明に基づくと、当業者は、第一のプローブ構造２１上の複数の第一のプローブ２１５の構成、第二のプローブ構造２３上の複数の第二のプローブ２３５の構成、及び被試験体８上の複数の第一のコンタクト８１及び複数の第二のコンタクト８３の構成を理解できるはずである。

結論として、本開示の実施形態によるプローブデバイスは、長さの異なるプローブを有する異なるプローブ構造を用いることにより、同一の被試験体の異なるコンタクトに同時に接触することができ、長さの短いプローブと長さの長いプローブとを用いて高周波信号及びデジタル信号をそれぞれ試験することができる。

本開示及びその利点は、上記のように詳細に説明される。しかしながら、添付の特許請求の範囲によって定義される本開示の精神及び範囲から逸脱することなく、様々な修正、置換及び代用がなされ得ることを理解されたい。例えば、上述した様々なプロセスは、異なるアプローチによって実施されてもよく、他のプロセス又はその組み合わせが、上述した様々なプロセスの代わりに使用されてもよい。

さらに、本出願の範囲は、詳細な説明で提供されたプロセス、機械、製造、物質組成、手段、方法又はステップの特定の実施形態に限定されるものではない。当業者なら、本出願の開示から、本開示に記載された実施形態のものに対応する同じ機能を達成する、又は実質的に同じ結果を達成する、既存又は将来開発されるプロセス、機械、製造、物質組成、手段、方法又はステップが利用され得ることを理解できる。したがって、そのようなプロセス、機械、製造、物質組成、手段、方法及びステップは、添付の特許請求の範囲に包含されることになる。

Claims (13)

1. プローブデバイスであって、
   第一のプローブ構造であって、
   第一の本体と、
   前記第一の本体上に配置された第一の基板と、
   前記第一の基板に電気的に接続され、前記第一の基板の表面から突出する複数の第一のプローブと、
   を備える、第一のプローブ構造と、
   第二のプローブ構造であって、
   複数の貫通孔を有する第二の本体と、
   前記第二の本体上に配置された第二の基板と、
   前記第二の基板に電気的に接続され、前記第二の本体の表面から前記貫通孔を介して突出する複数の第二のプローブと、
   を備える、第二のプローブ構造と、
   を備え、
   前記複数の第一のプローブの長さは、前記複数の第二のプローブの長さと異なる、プローブデバイス。
2. 回路基板であって、前記第一のプローブ構造は、前記回路基板の第一の領域に配置され、前記第二のプローブ構造は、前記回路基板の第二の領域に配置される、回路基板をさらに備える、請求項１に記載のプローブデバイス。
3. 前記第一の領域は、前記第二の領域を取り囲む、請求項２に記載のプローブデバイス。
4. 前記第一の本体は、前記第一の基板と前記回路基板との間にあり、前記第二の基板は、前記第二の本体と前記回路基板との間にある、請求項２に記載のプローブデバイス。
5. 前記第一の基板及び前記第二の基板は、それぞれ前記回路基板に電気的に接続され、前記第一のプローブは、前記第一の基板を介して前記回路基板に電気的に接続され、前記第二のプローブは、前記第二の基板を介して前記回路基板に電気的に接続される、請求項２に記載のプローブデバイス。
6. 前記第一の基板は、空間トランスとフレキシブルプリント回路基板の少なくとも一方を備える多層基板を備える、請求項１に記載のプローブデバイス。
7. 前記第二の基板は、空間トランスとフレキシブルプリント回路基板の少なくとも一方を備える多層基板を備える、請求項１に記載のプローブデバイス。
8. 前記複数の第一のプローブの長さは、前記複数の第二のプローブの長さよりも短い、請求項１に記載のプローブデバイス。
9. 前記第一のプローブは、被試験体の複数の第一のコンタクトに接触して、高周波信号を試験するように構成され、前記第二のプローブは、被試験体の複数の第二のコンタクトに接触して、デジタル信号を試験するように構成される、請求項１に記載のプローブデバイス。
10. 前記第一のプローブと前記第二のプローブは、それぞれ同一平面上で前記第一のコンタクトと前記第二のコンタクトに接触する、請求項９に記載のプローブデバイス。
11. プローブデバイスであって、
    第一のプローブ構造であって、
    第一の本体と、
    前記第一の本体上に配置された第一の基板と、
    被試験体の複数の第一のコンタクトのレイアウトに対応するように第一の基板上に配置され、高周波信号を試験するように構成された、複数の第一のプローブと、
    を備える、第一のプローブ構造と、
    第二のプローブ構造であって、
    第二の本体と、
    前記第二の本体上に配置された第二の基板と、
    前記被試験体の複数の第二のコンタクトのレイアウトに対応するように前記第二の本体を介して前記第二の基板上に配置され、デジタル信号を試験するように構成された複数の第二のプローブと、
    を備える、第二のプローブ構造と、
    を備える、プローブデバイス。
12. 前記第一のプローブは、前記第二のプローブを取り囲む、請求項１１に記載のプローブデバイス。
13. 前記第一のプローブ構造は、第一の領域を定義し、前記第二のプローブ構造は、第二の領域を定義し、前記第一の領域は、前記第二の領域を取り囲む、請求項１１に記載のプローブデバイス。