JP2023159521A - 表示装置 - Google Patents

Abstract

【課題】表示品質を向上する。【解決手段】表示装置は、基板上の表示領域及び劣化測定領域と、劣化測定領域の視認側に配置された遮光部と、制御回路とを含む。制御回路は、映像データに基づき第１表示画素の階調を決定し、第１表示画素の駆動履歴に基づき、第１表示画素の劣化状態が、第１劣化モード又は第２劣化モードに属するか判定する。制御回路は、第１劣化モードにおいて、第１補正情報を使用して、階調及び第１表示画素の駆動履歴に基づき第１表示画素に与えるデータ信号を決定する。制御回路は、第２劣化モードにおいて、第２補正情報を使用して、階調、第１表示画素の駆動履歴、及び劣化測定領域における第１表示画素と同一色のダミー画素の電流電圧特性の測定結果に基づき、第１表示画素に与えるデータ信号を決定する。【選択図】図１２

Description

本開示は、表示装置に関する。

ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）素子は電流駆動型の自発光素子であるため、バックライトが不要となる上に、低消費電力、高視野角、高コントラスト比が得られるなどのメリットがあり、フラットパネルディスプレイの開発において期待されている。

ＯＬＥＤ素子は、その発光時間（駆動時間）の経過と共に劣化する。ＯＬＥＤ素子が劣化してくると、以前と同じ駆動電流では、同じ輝度を得られなくなる。また、より高い駆動電圧を印加しないと、以前同様の電流が流れなくなる。このように、ＯＬＥＤ素子は、駆動に伴って、駆動電圧の上昇と輝度劣化を生じる。

ＯＬＥＤ素子の輝度劣化を補償する技術として、いくつかの外部補償技術が知られている。例えば、ある外部補償技術は、モニタＯＬＥＤ素子の劣化の測定結果とＯＬＥＤ素子の発光の累積データを使用する。

米国特許出願公開第２０１８／０１５１１１９号 米国特許出願公開第２０１７／０２７０８５５号 米国特許出願公開第２０１６／００８６５４８号

ＯＬＥＤ素子の特性変化は一様ではなく、この特性変化を正確にモニタリングし、補償することは容易でない。具体的には、ＯＬＥＤ素子の劣化（特性変化）は、大きく二つのモードに分けられる。駆動開始からの初期期間で現れる初期劣化モードと、その後の期間で現れる定常劣化モードである。初期劣化モードは、定常劣化モードと比較し、より複雑な特性変化を示す。

また、初期劣化モードは製造ばらつきの影響を受けやすく、表示パネル毎に初期劣化モードが示す特性変化が異なる。そのため、異なる表示パネルに対して、初期劣化モードでの特性変化や初期劣化モードから定常劣化モードへの変移点を、一意的に決めることはできない。

したがって、ＯＬＥＤ素子の駆動初期期間における劣化モードと、その後の期間における定常劣化モードの判別が、外部補償精度の向上に重要である。これは、ＯＬＥＤ素子と異なる自発光素子を使用する表示装置において同様である。

表示装置は、基板上の、複数の表示画素を含み、外部からの映像データに応じた映像を表示する、表示領域と、前記基板上において、前記表示領域の外側に配置され、複数のダミー画素を含む、劣化測定領域と、前記劣化測定領域の視認側に配置された遮光部と、前記表示領域及び前記劣化測定領域を制御する制御回路と、を含む。前記複数の表示画素及び前記複数のダミー画素のそれぞれは、発光素子と画素回路とを含む。前記制御回路は、映像データに基づき第１表示画素の階調を決定し、前記第１表示画素の駆動履歴に基づき、前記第１表示画素の劣化状態が、第１劣化モード又は前記第１劣化モードの後の第２劣化モードに属するか判定し、前記第１表示画素の劣化状態が前記第１劣化モードに属するとの判定結果に応答して、前記第１劣化モードに対応する第１補正情報を使用して、前記階調及び前記第１表示画素の駆動履歴、に基づき前記第１表示画素に与えるデータ信号を決定し、前記第１表示画素の劣化状態が前記第２劣化モードに属するとの判定結果に応答して、前記第２劣化モードに対応し前記第１補正情報と異なる第２補正情報を使用して、前記階調、前記第１表示画素の駆動履歴、及び前記劣化測定領域における前記第１表示画素と同一色のダミー画素の電流電圧特性の測定結果、に基づき前記第１表示画素に与えるデータ信号を決定する。

本開示の一態様によれば、表示装置の表示品質を向上できる。

ＯＬＥＤ表示装置の構成例を模式的に示す。 ＴＦＴ基板における制御配線のレイアウトを模式的に示す。 絶縁基板上のアノード電源線パターン及びカソード電極のレイアウトを模式的に示す。 通常表示領域内の画素回路の構成例を示す。 第１劣化測定領域及び第２劣化測定領域内の画素回路の構成例を示す。 赤副画素についての、ＯＬＥＤ素子の高温下でのエージング時間とＯＬＥＤ素子の相対輝度との関係の例を示す。 緑副画素についての、ＯＬＥＤ素子の高温下でのエージング時間とＯＬＥＤ素子の相対輝度との関係の例を示す。 青副画素についての、ＯＬＥＤ素子の高温下でのエージング時間とＯＬＥＤ素子の相対輝度との関係の例を示す。 赤副画素についての、ＯＬＥＤ素子の高温下でのエージング時間とＯＬＥＤ素子の相対駆動電圧との関係の例を示す。 緑副画素についての、ＯＬＥＤ素子の高温下でのエージング時間とＯＬＥＤ素子の相対駆動電圧との関係の例を示す。 青副画素についての、ＯＬＥＤ素子の高温下でのエージング時間とＯＬＥＤ素子の相対駆動電圧との関係の例を示す。 赤副画素についての、ＯＬＥＤ素子の相対駆動電圧とＯＬＥＤ素子の相対輝度との関係の例を示す。 緑副画素についての、ＯＬＥＤ素子の相対駆動電圧とＯＬＥＤ素子の相対輝度との関係の例を示す。 青副画素についての、ＯＬＥＤ素子の相対駆動電圧とＯＬＥＤ素子の相対輝度との関係の例を示す。 エージングテストの手順の例のフローチャートを示す。 エージングテストの対象マザー基板の構成例を示す平面図である。 エージングテストにおいて通常動作より高い電源電圧を与えることで、同一データ信号に対してより高い駆動電圧を与える方法を説明する図である。 ＴＦＴ基板上のアノード電源線パターン及びカソード電極のレイアウトの例を模式的に示す。 ＯＬＥＤ表示装置の論理構成を模式的に示す。 出荷後の通常表示動作例のフローチャートを示す。 第２劣化測定領域における定電流駆動時の駆動電圧測定値の例を示す。 遮光構造例を示す。 遮光構造の他の例を示す。 ＴＦＴ基板の基板、駆動ＴＦＴ及びＯＬＥＤ素子、並びに、封止構造部の断面構造を模式的に示す。 タッチスクリーンに形成されている、遮光パターン及びタッチ電極パターンの例を示す平面図である。 第１劣化測定領域を非発光状態に維持するＯＬＥＤ表示装置の構成例を示す。

以下、添付図面を参照して本開示の実施形態を説明する。本実施形態は本開示を実現するための一例に過ぎず、本開示の技術的範囲を限定するものではないことに注意すべきである。

以下の説明において、画素は、表示領域における最小単位であり、単一色の光を発光する要素を示し、副画素とも呼ばれることがある。複数の異なる色の画素、例えば、赤、青及び緑の画素のセットが、一つのカラードットを表示する要素を構成し、主画素と呼ばれることがある。

以下において、画素は、発光素子と当該発光素子を制御する画素回路を含むことができる。説明の明確化のために単一色表示を行う要素とカラー表示を行う要素を区別する場合に、それぞれ、副画素及び主画素と呼ぶ。なお、本明細書の特徴は、モノクロ表示を行う表示装置に適用することができ、その表示領域はモノクロ画素で構成されている。

ＯＬＥＤ素子の特性変化は一様ではなく、この特性変化を正確にモニタリングし、補償することは容易でない。具体的には、ＯＬＥＤ素子の劣化（特性変化）は、大きく二つのモードに分けられる。駆動開始からの初期期間で現れる初期劣化モードと、その後の期間で現れる定常劣化モードである。初期劣化モードは、定常劣化モードと比較し、より複雑な特性変化を示す。

また、初期劣化モードは製造ばらつきの影響を受けやすく、表示パネル毎に初期劣化モードが示す特性変化が異なる。そのため、異なる表示パネルに対して、初期劣化モードでの特性変化や初期劣化モードから定常劣化モードへの変移点を一意的に決めることは困難である。

したがって、ＯＬＥＤ素子の駆動初期期間における劣化モードと、その後の期間における定常劣化モードの判別が、補償精度の向上に重要である。これは、ＯＬＥＤ素子と異なる自発光素子を使用する表示装置において同様である。

本発明の一実施形態に係る表示装置は、画素の駆動履歴に基づき、画素の劣化状態が初期劣化モードと定常劣化モードのいずれであるか判定する。表示装置は、判定結果に応じて、初期劣化モードと定常劣化モードのそれぞれに適した異なる方法によって、映像データから決まる階調に対する画素に与えるデータ信号を決定する。これにより、劣化モードに応じた適切な画素の発光制御が可能となる。

［表示装置の構成］
以下において、表示装置の構成例を説明する。以下に説明する例において、画素の発光素子は電流駆動型の素子であり、例えば、ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）素子である。図１を参照して、本実施形態に係る、表示装置の全体構成を説明する。なお、説明を分かり易くするため、図示した物の寸法、形状については、誇張して記載している場合もある。以下において、表示装置の例として、ＯＬＥＤ表示装置を説明する。

図１は、ＯＬＥＤ表示装置１０の構成例を模式的に示す。ＯＬＥＤ表示装置１０は、ＯＬＥＤ素子（発光素子）を含むＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏ ｒ）基板１００と、ＯＬＥＤ素子を封止する封止構造部２５０を含んで構成されている。ＴＦＴ基板１００は、絶縁基板を含み、その上にＯＬＥＤ素子が形成されている。絶縁基板は、ポリイミドからなるフレキシブル基板やガラスからなるリジッド基板であり得る。

ＴＦＴ基板１００の画素アレイ領域１２５は、複数のＯＬＥＤ素子及びそれらＯＬＥＤ素子の発光を制御する複数の画素回路を含む。カソード電極形成領域１１４は、画素アレイ領域１２５の外側まで広がり、その周囲に、制御回路が配置されている。制御回路は、走査ドライバ１３１、エミッションドライバ１３２、エージングテスト回路１３３、ドライバＩＣ１３４、及びデマルチプレクサ１３６を含む。ドライバＩＣ１３４は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）１３５を介して外部の機器と接続される。

走査ドライバ１３１はＴＦＴ基板１００の走査線を駆動し、さらに、後述する出荷前エージングテストや出荷後のダミー画素の劣化測定のための選択線を駆動する。エミッションドライバ１３２は、エミッション制御線を駆動して、各画素の発光を制御する。エージングテスト回路１３３は、後述する出荷前エージングテストのためのデータ信号を画素アレイ領域１２５に供給する。エージングテスト回路１３３は、不図示の静電保護回路を含むことができる。

ドライバＩＣ１３４は、例えば、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）を用いて実装される。ドライバＩＣ１３４は、不図示の配線により外部の機器と接続される。

ドライバＩＣ１３４は、基板上の他の回路１３１～１３３を駆動及び制御する。ドライバＩＣ１３４は、走査ドライバ１３１及びエミッションドライバ１３２に電源、及び、タイミング信号を含む制御信号を与える。

ドライバＩＣ１３４は、外部からの映像データからデータ信号を生成して、画素アレイ領域１２５に、電源電位と共に供給する。データ信号は、デマルチプレクサ１３６を介して、画素アレイ領域１２５に与えられる。

ドライバＩＣ１３４は、デマルチプレクサ１３６に、電源及びデータ信号を与える。デマルチプレクサ１３６は、ドライバＩＣ１３４の一つのピンの出力を、ｄ本（ｄは２以上の整数）のデータ線に順次出力する。デマルチプレクサ１３６は、ドライバＩＣ１３４からのデータ信号の出力先データ線を、走査期間内にｄ回切り替えることで、ドライバＩＣ１３４の出力ピン数のｄ倍のデータ線を駆動する。

［配線レイアウト］
以下において、ＯＬＥＤ表示装置１０の配線レイアウト例を説明する。図２Ａは、ＴＦＴ基板１００における制御配線のレイアウトを模式的に示す。図２Ｂは、絶縁基板２０２上のアノード電源線パターン及びカソード電極のレイアウトを模式的に示す。

図２Ａの構成例において、画素アレイ領域１２５は、中央の通常表示領域２００、通常領域を挟む二つの第２劣化測定領域、これら領域２００、２１２を挟む二つの第１劣化測定領域（テスト領域）２１１を含む。図２Ａにおける左から右に向かって、第１劣化測定領域２１１、第２劣化測定領域２１２、通常表示領域２００、第２劣化測定領域２１２、そして第１劣化測定領域が、並んでいる。通常表示領域２００の画素を表示画素、第１劣化測定領域２１１の画素をテスト画素と呼ぶことがある。

通常表示領域２００は、外部から受信する映像データに対応する映像を表示する。第１劣化測定領域２１１は、ＯＬＥＤ表示装置１０の出荷前のエージングテストに使用され、外部からの映像データ応じた映像表示には使用されない。後述するように、第１劣化測定領域２１１は、加速エージングによって劣化が促進される。エージングテストは、加速エージングにおけるＯＬＥＤ素子の劣化状態の変化を測定し、測定結果から補正データを生成する。補正データは、通常表示領域２００の画素回路に与えるデータ信号の補正のために参照される。

第２劣化測定領域２１２は、ＯＬＥＤ表示装置１０の出荷後の画素の劣化状態を測定するために使用され、映像表示には使用されない。第２劣化測定領域２１２は、通常表示領域２００と同様の条件で制御される。具体的には、第２劣化測定領域２１２は、通常表示領域２００と同様の電源電圧が与えられ、データ信号の上下限も同様である。

図２Ａの例において、通常表示領域２００の画素レイアウトは、ストライプ配置である。具体的には、Ｙ軸（縦軸）に沿って延びる副画素列は、同一色の副画素で構成されている。副画素は、ＯＬＥＤ素子及びその画素回路を含む。Ｘ軸（横軸）に沿って延びる副画素行は、サイクリックに配置された、赤（Ｒ）副画素、緑（Ｇ）副画素及び青（Ｂ）副画素で構成されている。

二つの第２劣化測定領域２１２が、通常表示領域２００の両側に隣接して配置されている。画素レイアウトは、通常表示領域２００と同様に、ストライプ配置である。図２Ａは、第２劣化測定領域２１２それぞれにおいて、一つのダミー赤副画素列、一つのダミー緑副画素列及び一つのダミー青副画素列を示す。なお、劣化補償精度を向上させるために、各色の複数のダミー副画素が第２劣化測定領域２１２内に配置されてよい。

二つの第１劣化測定領域２１１は、それぞれ、第２劣化測定領域２１２の外側に隣接して配置されている。画素レイアウトは、通常表示領域２００と同様に、ストライプ配置である。図２Ａは、第１劣化測定領域２１１それぞれにおいて、一つのダミー赤副画素列、一つのダミー緑副画素列及び一つのダミー青副画素列を示す。なお、劣化補償精度を向上させるために、各色の複数のダミー副画素が第１劣化測定領域２１１内に配置されてよい。

第１劣化測定領域、第２劣化測定領域に含まれる画素が構成する画素行（副画素行）の数は、通常表示領域における画素行（副画素行）の数と同じである。他の例として、第１劣化測定領域、第２劣化測定領域に含まれる画素行を、通常表示領域における画素行よりも少なくしてよい。その場合、走査線１０６、エミッション制御線１０７に接続される画素数が、制御線によって異なるため、制御線の負荷が異なることになる。負荷の違いによる制御信号の遅延が生じて、劣化測定精度に影響が出ないよう、制御信号を出力する出力バッファ能力や制御信号の電圧レベルに配慮する。

劣化測定領域２１１、２１２の画素レイアウトは、通常表示領域２００と異なっていてもよい。劣化測定領域２１１、２１２及び通常表示領域２００それぞれの画素レイアウトは任意である。

複数の走査線１０６が、走査ドライバ１３１からＸ軸に沿って延びている。また、複数のエミッション制御線１０７が、エミッションドライバ１３２からＸ軸に沿って延びている。図２Ａは、例として、一つの走査線及び一つのエミッション制御線を、それぞれ符号１０６及び１０７で指示していている。図２Ａに示す構成例において、走査線１０６は、通常表示領域２００に加え、劣化測定領域２１１、２１２の選択信号を伝送する。エミッション制御線１０７は、通常表示領域２００に加え、劣化測定領域２１１、２１２のエミッション制御信号を伝送する。

複数のデータ線１０５は、画素アレイ領域１２５内をＹ軸に沿って延び、Ｘ軸に沿って配列されている。図２Ａにおいて、例として一つのデータ線が符号１０５で指示されている。データ線１０５は、エージングテスト回路１３３に接続されていると共に、デマルチプレクサ１３６に接続されている。データ線１０５は、通常表示領域２００及び劣化測定領域２１１、２１２内に配置されており、接続されている画素回路それぞれにデータ信号を伝送する。

出荷前のエージングテストにおける全ての画素回路へのデータ信号は、エージングテスト回路１３３から与えられる。出荷後、通常表示領域２００及び第２劣化測定領域２１２に対してドライバＩＣ１３４からデータ信号が与えられ、第１劣化測定領域２１１に対しては、ドライバＩＣ１３４又はエージングテスト回路１３４からデータ信号を与えることができる。

図２Ａでは示されていないが、劣化測定領域２１１、２１２内のダミー画素の劣化状態を測定するための配線が、絶縁基板２０２上にレイアウトされる。具体的には、劣化状態の測定対象のダミー画素を選択するための選択線と、ダミー画素のＯＬＥＤ素子の電圧を測定するためのセンス線がレイアウトされる。

選択線は、例えば、走査ドライバ１３１又は走査ドライバ１３１及びエミッションドライバ１３２と異なるドライバ回路によって制御され得る。第１劣化測定領域２１１のセンス線は、例えば、エージングテスト回路１３３に接続され、その信号は、エージングテスト回路１３３を介して外部の装置に与えられる。第２劣化測定領域２１２のセンス線は、例えば、ドライバＩＣ１３４に接続される、又はエージングテスト回路１３３に接続され、その信号はエージングテスト回路１３３を介してドライバＩＣ１３４に与えられる。

出荷前のエージングテストにおいて、ドライバＩＣ１３４は、ＴＦＴ基板１００に実装されていない。そのため、ＴＦＴ基板１００と異なる外部の装置が、走査ドライバ１３１、エミッションドライバ１３２及びエージングテスト回路１３３を制御して、第１劣化測定領域２１１を使用するエージングテストを実行する。破線円２０４、２０５は、外部装置による制御線の切断部分を示す。制御線は、絶縁基板２０２の端に達している。後述するように、複数のＴＦＴ基板１００は、１枚のマザー基板から切り出される。エージングテストは、マザー基板から切り出される前にＴＦＴ基板１００に対して実行される。

映像データは連続するフレームを含み、ＯＬＥＤ表示装置１０は、各フレームに対応する画像を表示する。ドライバＩＣ１３４は、走査ドライバ１３１、エミッションドライバ１３２及びエージングテスト回路１３３に制御信号を送信する。ドライバＩＣ１３４は、外部からの映像データに基づき、走査ドライバ１３１から走査信号（選択パルス）及びエミッションドライバ１３２のエミッション制御信号のタイミングを制御する。

ドライバＩＣ１３４は、通常表示領域２００の副画素のデータ信号をデマルチプレクサ１３６に与える。ドライバＩＣ１３４は、外部からの映像データ（フレーム）の１又は複数の副画素の階調レベルから、通常表示領域２００の各副画素のデータ信号を決定する。デマルチプレクサ１３６は、ドライバＩＣ１３４の一つの出力を、走査期間内にＮ本（Ｎは２以上の整数）のデータ線１０５に順次出力する。

ドライバＩＣ１３４は、さらに、ダミー副画素のデータ信号を第２劣化測定領域２１２に供給する。ドライバＩＣ１３４は、ダミー副画素のデータ信号を、対応するデータ線１０５によって第２劣化測定領域２１２に供給する。一つのデータ線１０５がデータ信号を伝送する全てのダミー副画素は、異なる走査線１０６により選択される。ドライバＩＣ１３４は、第２劣化測定領域２１２に劣化測定のための制御信号を送信し、その測定信号を受信する。例えば、ドライバＩＣ１３４は、走査ドライバ１３１からの選択信号によって測定対象のダミー画素回路を選択し、センス線において選択したダミー画素のＯＬＥＤ素子の電圧を測定する。

出荷後において、ドライバＩＣ１３４は、ダミー副画素のデータ信号を第１劣化測定領域２１１に供給してもよい。ドライバＩＣ１３４は、ダミー副画素のデータ信号を、対応するデータ線１０５によって第１劣化測定領域２１１に供給する。一つのデータ線１０５がデータ信号を伝送する全てのダミー副画素は、異なる走査線１０６により選択される。ドライバＩＣ１３４は、第１劣化測定領域２１１に劣化測定のための制御信号を送信し、その測定信号を受信する。例えば、ドライバＩＣ１３４は、走査ドライバ１３１からの選択信号によって測定対象のダミー画素回路を選択し、センス線において選択したダミー画素のＯＬＥＤ素子の電圧を測定する。劣化測定の詳細は後述する。

破線２０７は、ＴＦＴ基板１００の折り曲げ位置を示す。絶縁基板２０２は、フレキシブルであり、例えばポリイミドで形成されている。ドライバＩＣ１３４を含む部分は、破線２０７の位置で、絶縁基板２０２の裏側に折り曲げられる。これにより、ＴＦＴ基板１００の外形サイズを小さくすることができる。なお、絶縁基板２０２はリジッドな基板であってもよい。

図２Ｂは、ＴＦＴ基板１００上のアノード電源線パターン及びカソード電極のレイアウトを模式的に示す。図２Ｂに示すように、ＴＦＴ基板１００は、アノード電源線パターン１１５を含む。アノード電源線パターン１１５は、通常表示領域２００に加えて、第１劣化測定領域２１１及び第２劣化測定領域２１２の画素回路にアノード電源電位を与える。

ドライバＩＣ１３４は、アノード電源線パターン１１５にアノード電源電位を出力し、カソード電極１１４にカソード電源電位を出力する。アノード電源線パターン１１５は網目状であって、パターンの外形を画定する周囲部と、周囲部内でＸ軸に沿って延びてＹ軸に沿って配列された複数のＸ軸部分と、Ｙ軸に沿って延びＸ軸に沿って配列されたＹ軸部分とを含む。Ｘ軸部分及びＹ軸部分は、それぞれ、周囲部の一辺から対向辺まで延びている。なお、アノード電源線パターン１１５は他の形状を有してよい。

カソード電極１１４は、シート形状を有し、通常表示領域２００、第１劣化測定領域２１１及び第２劣化測定領域２１２の全体を覆う。これら領域の各副画素のカソード電極は、一枚のシート状カソード電極１１４の一部である。

破線円２０６は、外部装置からの、アノード電源電位及びカソード電源電位の電源供給線の切断部分を示す。電源供給線は、絶縁基板２０２の端に達している。上述のように、エージングテストは、ドライバＩＣ１３４が実装される前かつマザー基板から切り出される前に、ＴＦＴ基板１００に対して実行される。そのため、外部装置から、電源供給線を介してアノード電源電位及びカソード電源電位がＴＦＴ基板１００に与えられる。

［画素回路構成］
ＴＦＴ基板１００上には、複数の副画素のアノード電極にそれぞれ供給する電流を制御する複数の画素回路が形成されている。図３Ａは、通常表示領域２００内の画素回路の構成例を示す。各画素回路は、駆動トランジスタＴ１と、選択トランジスタＴ２と、エミッショントランジスタＴ３と、保持容量Ｃ１とを含む。画素回路は、ＯＬＥＤ素子Ｅ１の発光を制御する。トランジスタは、ＴＦＴである。

選択トランジスタＴ２は副画素を選択するスイッチである。選択トランジスタＴ２はＰチャネル型ＴＦＴであり、ゲート端子は、走査線１０６に接続されている。ソース端子は、データ線１０５に接続されている。ドレイン端子は、駆動トランジスタＴ１のゲート端子に接続されている。

駆動トランジスタＴ１はＯＬＥＤ素子Ｅ１の駆動用のトランジスタ（駆動ＴＦＴ）である。駆動トランジスタＴ１はＰチャネル型ＴＦＴであり、そのゲート端子は選択トランジスタＴ２のドレイン端子に接続されている。駆動トランジスタＴ１のソース端子はアノード電源電位ＶＤＤを伝送する電源線１０８に接続されている。ドレイン端子は、エミッショントランジスタＴ３のソース端子に接続されている。駆動トランジスタＴ１のゲート端子とソース端子との間に保持容量Ｃ１が形成されている。

エミッショントランジスタＴ３は、ＯＬＥＤ素子Ｅ１への駆動電流の供給と停止を制御するスイッチである。エミッショントランジスタＴ３はＰチャネル型ＴＦＴであり、ゲート端子はエミッション制御線１０７に接続されている。エミッショントランジスタＴ３のソース端子は駆動トランジスタＴ１のドレイン端子に接続されている。エミッショントランジスタＴ３のドレイン端子は、ＯＬＥＤ素子Ｅ１に接続されている。ＯＬＥＤ素子Ｅ１のカソードにはカソード電源電位ＶＳＳが与えられている。

画素回路は、閾値電圧補償回路１０３を含む。閾値電圧補償回路１０３は、駆動トランジスタＴ１の閾値電圧を補償する。閾値電圧補償回路１０３は、複数の薄膜トランジスタを含んで構成される。閾値電圧補償回路１０３の様々な回路構成が知られており、任意の回路構成を採用することができる。

次に、画素回路の動作を説明する。走査ドライバ１３１が走査線１０６に選択パルスを出力し、選択トランジスタＴ２をオン状態にする。データ線１０５を介してドライバＩＣ１３４から供給されたデータ電圧は、閾値電圧補償回路１０３により駆動トランジスタＴ１の閾値電圧に応じて補正されて、保持容量Ｃ１に格納される。保持容量Ｃ１は、格納された電圧を、１フレーム期間を通じて保持する。保持電圧によって、駆動トランジスタＴ１のコンダクタンスがアナログ的に変化し、駆動トランジスタＴ１は、発光階調に対応した順バイアス電流をＯＬＥＤ素子Ｅ１に供給する。

エミッショントランジスタＴ３は、駆動電流の供給経路上に位置する。エミッションドライバ１３２は、エミッション制御線１０７に制御信号を出力して、エミッショントランジスタＴ３のオンオフを制御する。エミッショントランジスタＴ３がオン状態のとき、駆動電流がＯＬＥＤ素子Ｅ１に供給される。エミッショントランジスタＴ３がオフ状態のとき、この供給が停止される。エミッショントランジスタＴ３のオンオフを制御することにより、１フレーム周期内の点灯期間（デューティ比）を制御することができる。

図３Ｂは、第１劣化測定領域２１１及び第２劣化測定領域２１２内の画素回路の構成例を示す。図３Ｂに示す画素回路は、図３Ａに示す通常表示領域２００内の画素回路に対して、スイッチトランジスタＴ５を追加した構成を有している。スイッチトランジスタＴ５は、ＯＬＥＤ素子Ｅ１の劣化測定のためのスイッチトランジスタであり、センス線１０２とＯＬＥＤ素子Ｅ１のアノードとを接続する。

具体的には、スイッチトランジスタＴ５のソース／ドレインの一方が、ＯＬＥＤ素子Ｅ１のアノードとトランジスタＴ３との間のノードに接続され、ソース／ドレインの他方がセンス線１０２に接続されている。スイッチトランジスタＴ５のゲートは選択信号ＳＥＬを伝送する選択線１０４に接続されている。

トランジスタＴ５は、選択信号ＳＥＬによってＯＮ／ＯＦＦされ、センス線１０２は、劣化測定信号ＳＥＮＳＥを伝送する。ＯＬＥＤ素子Ｅ１の劣化測定は、例えば、所定のデータ信号を保持容量Ｃ１に与え、スイッチトランジスタＴ５をＯＮし、センス線１０２を介してＯＬＥＤ素子Ｅ１の電圧（劣化測定信号ＳＥＮＳＥ）を測定する。もしくは、トランジスタＴ３がＯＮしていない期間を使用して、ドライバＩＣ１３４からセンス線１０２を介して電流を供給しＯＬＥＤ素子Ｅ１の電圧を測定してもよい。

上述のように、通常表示領域２００の画素回路と劣化測定領域２１１、２１２のダミー画素の画素回路は、ＯＬＥＤ素子Ｅ１の発光を制御するための部分は共通である。ダミー画素の画素回路は、通常表示領域２００の画素回路の回路構成に追加して、劣化測定のための回路を含む。これにより、通常表示領域２００の画素回路の劣化状態をより正しく推定することができる。

なお、図３Ａ及び３Ｂの画素回路は例であって、画素回路は他の回路構成を有してよい。図３Ａ及び３Ｂの画素回路はＰチャネル型ＴＦＴを使用しているが、画素回路はＮチャネル型ＴＦＴを使用してもよい。

［ＯＬＥＤ素子の特性変化］
以下において、ＯＬＥＤ素子の劣化状態の時間変化を説明する。図４Ａから４Ｃは、それぞれ、赤副画素、緑副画素及び青副画素についての、ＯＬＥＤ素子の高温下でのエージング時間とＯＬＥＤ素子の相対輝度との関係の例を示す。これらは、画素回路に駆動制御されているＯＬＥＤ素子の相対輝度の時間変化を示す。各グラフにおいて、横軸はエージング時間を示し、縦軸は相対輝度を示す。エージング時間はＯＬＥＤ素子の発光開始からの時間であり、相対輝度は初期値を１００として示す。

図４Ａから４Ｃは、それぞれ、２５５階調における相対輝度の変化を実線で示し、１８６階調における相対輝度の変化を破線で示す。２５５階調は階調の最大値であって、最大輝度（１００％）に対応する。１８６階調は中間値であって、５０％輝度に対応する。階調は、画素回路に与えられるデータ信号レベルに対応する。

図４Ａから４Ｃに示すように、いずれの色及び階調においても、相対輝度は、発光開始から上昇し、その後、減少している。相対輝度の時間変化は、二つの期間に分けることができる。それらは、駆動開始からの初期劣化期間Ｔ０１とその後の定常劣化期間である。初期劣化期間Ｔ０１における特性変化を初期劣化モード、定常劣化期間における特性変化を定常劣化モードとも呼ぶ。

定常劣化モードは、略一定の相対輝度の減少を示すモードであり、初期劣化モードは、定常劣化モードの前のモードである。初期劣化モードは、定常劣化モードより複雑な相対輝度の変化を示し、図４Ａから４Ｃに示す例において、相対輝度の上昇及びその後の減少を示す。相対輝度が一定変化を示す開始点を二つの劣化モードの変移点と決定することができる。

図４Ａから４Ｃに示すように、相対輝度は、副画素の色毎に異なる時間変化を示す。また、異なる階調レベルの相対輝度は、異なる時間変化を示す。例えば、初期劣化期間Ｔ０１の長さは、色毎に異なり、同一色の階調毎に異なる。また、１８６階調の相対輝度は、初期劣化期間Ｔ０１においてより大きな値まで上昇し、定常劣化期間においてより小さい減少率を示す。なお、図４Ａから４Ｃは、相対輝度の時間変化の例を示すものであって、実際の相対輝度変化は、パネル毎に異なる。

次に、ＯＬＥＤ素子の駆動電圧とエージング時間との関係を説明する。ＯＬＥＤ素子の駆動電圧は、ＯＬＥＤ素子のアノードとカソードとの間の電圧である。図５Ａから５Ｃは、それぞれ、赤副画素、緑副画素及び青副画素についての、ＯＬＥＤ素子の高温下でのエージング時間とＯＬＥＤ素子の相対駆動電圧との関係の例を示す。これらは、画素回路に駆動制御されているＯＬＥＤ素子の相対駆動電圧の時間変化を示す。図５Ａから５Ｃの測定対象は、それぞれ、図４Ａから４Ｃの測定対象と同一である。

図５Ａから５Ｃの各グラフにおいて、横軸はエージング時間を示し、縦軸はＯＬＥＤ素子の駆動電圧を示す。エージング時間はＯＬＥＤ素子の発光開始からの時間であり、相対駆動電圧は初期値を１００として示す。図５Ａから５Ｃにおいて、初期劣化期間は、符号Ｔ１で示されている。

図５Ａから５Ｃに示すように、定常劣化モードは、略一定の相対駆動電圧の上昇を示すモードであり、初期劣化モードは定常劣化モードの前のモードである。初期劣化モードは、定常劣化モードより複雑な相対駆動電圧の変化を示し、図５Ａから５Ｃに示す例において、相対駆動電圧の高い上昇率を示した後に上昇率の減少を示す。相対駆動電圧が一定変化を示す開始点を二つの劣化モードの変移点と決定することができる。

図５Ａから５Ｃに示すように、相対駆動電圧は、副画素の色毎に異なる時間変化を示す。また、異なる階調（階調レベル）の相対駆動電圧は、異なる時間変化を示す。例えば、初期劣化期間Ｔ０１の長さは、色毎に異なり、同一色の階調毎に異なる。また、２５５階調の相対駆動電圧は、初期劣化期間Ｔ０１においてより大きな値まで上昇し、定常劣化期間においてより大きい上昇率を示す。なお、図５Ａから５Ｃは、相対駆動電圧の時間変化の例を示すものであって、実際の相対駆動電圧変化は、パネル毎に異なる。

なお、ＯＬＥＤ素子の相対駆動電流も、エージング時間に対して特定の変化を示す。駆動電流は、一定電圧化でのＯＬＥＤ素子を流れる電流である。そのため、駆動電圧に代えて駆動電流を測定することで、ＯＬＥＤ素子の劣化を推定することが可能である。

図６Ａから６Ｃは、ＯＬＥＤ素子の相対駆動電圧と相対輝度との関係を模式的に示す。図６Ａから６Ｃの各グラフにおいて、横軸は相対駆動電圧を示し、縦軸は相対輝度を示す。図６Ａから６Ｃにおいて、初期劣化期間は、符号Ｔ１で示されている。

図６Ａから６Ｃは、それぞれ、赤副画素、緑副画素及び青副画素についての、ＯＬＥＤ素子の相対駆動電圧とＯＬＥＤ素子の相対輝度との関係の例を示す。図６Ａのデータは、図４Ａ及び図５Ａのデータから導出されている。図６Ｂのデータは、図４Ｂ及び図５Ｂのデータから導出されている。図６Ｃのデータは、図４Ｃ及び図５Ｃのデータから導出されている。

［ＯＬＥＤ素子の劣化状態に応じた発光制御］
図４Ａから４Ｃに示すように、エージング時間の経過に応じて相対輝度が変化する。相対輝度変化は、副画素の色毎及び階調（データ信号レベル）毎に異なり得、さらに、ＴＦＴ基板１００毎に異なり得る。一つのＴＦＴ基板１００において、同一色の副画素は、各階調において、エージング時間に対して略同様の相対輝度変化を示す。

本明細書の一実施形態は、製品出荷前の製造工程において、第１劣化測定領域２１１の劣化測定を実行する。より具体的には、劣化測定は、第１劣化測定領域２１１において、各色の副画素それぞれの異なる階調での、エージング時間に対する相対輝度変化を測定する。

設計者は、図４Ａ～４Ｃに例示する複数の異なる階調での劣化測定結果から、副画素の駆動履歴（駆動）とデータ信号補正量との関係を示す補正情報を生成する。設計者は、さらに、図５Ａ～５Ｃに示す駆動電圧の変化の測定結果を合わせて参照することで、より適切に補正量を決定することができる。補正情報は、ＯＬＥＤ表示装置１０に組み込まれる。ＯＬＥＤ表示装置１０は、通常表示領域２００における副画素の駆動履歴を記録し、その駆動履歴と補正情報に基づいてデータ信号を補正する。

以下において、データ信号を補正する主に二つの方法を説明する。一つの方法は、出荷後の第２劣化測定領域２１２での劣化測定結果を、補正情報と合わせて参照して、通常表示領域２００における副画素のデータ信号補正量を決定する。もう一つの方法は、第２劣化測定領域２１２での劣化測定結果を参照することなく、通常表示領域２００における副画素のデータ信号補正量を決定する。この方法を使用するＯＬＥＤ表示装置１０からは、第２劣化測定領域２１２を省略することができる。

まず、第２劣化測定領域２１２での劣化測定結果を参照しない補正方法を説明する。設計者は、第１劣化測定領域２１１の測定結果から、各色副画素の劣化状態と相対輝度変化との関係を決定し、さらに、相対輝度変化に応じたデータ信号の補正量を決定することができる。データ信号の補正は、例えば、階調を補正することで実行されてよい。

劣化状態は、副画素の駆動履歴から計算される。劣化状態は、例えば、基準階調と駆動時時間（動作時間）で表すことができる。図４Ａ～６Ｃを参照して説明したように、副画素が一定階調で発光を続ける場合、その一定階調が基準階調であり、発光時間が駆動時間である。エージングテストにおいては、一定の設定階調が基準階調であり、エージング時間が駆動時間である。

通常表示領域２００における副画素の階調（データ信号）は一定ではなく、時々刻々と変化する。劣化状態は、多様に変化する副画素の駆動履歴を正規化することができる。劣化状態は、副画素の駆動履歴に基づき計算される。駆動履歴は、例えば、副画素に与えられた階調の時間変化を示す。

例えば、単純化した方法は、駆動履歴における階調の時間平均を、基準階調と決定する。駆動時間は、例えば、階調に基づくデータ信号が副画素に与えられた総時間である。駆動時間は、装置の総稼働時間であってもよい。なお、基準階調や駆動時間の計算方法はこれらに限定されず、設計に応じて適切な方法で決定され得る。また、劣化状態は、基準階調と駆動時間の組み合わせと異なる特徴量を表す１又は複数の変数で表されてよい。例えば、温度情報を加えてもよい。

駆動履歴とデータ信号補正量との関係を示す補正情報が、ＯＬＥＤ表示装置１０に組み込まれる。上述のように、補正情報は、第１劣化測定領域２１１の測定結果に基づき構成される。ＯＬＥＤ表示装置１０は、補正情報を使用して、通常表示領域２００における各色副画素のデータ信号を補正することができる。

補正情報は、副画素の駆動履歴と、映像フレームが示す次に表示する階調（対象映像階調）とから、データ信号の補正量を決定することを可能とする。例えば、駆動履歴は、階調それぞれの過去の総発光時間を示してもよい。ＯＬＥＤ表示装置１０は、例えば補正情報に含まれる関数を使用して、駆動履歴から劣化状態を計算する。さらに、ＯＬＥＤ表示装置１０は、補正情報を参照して、決定した劣化状態と対象映像階調とから、データ信号補正量、例えば、対象映像階調の補正量を決定する。

ＯＬＥＤ表示装置１０は、各色に対して補正情報を保持する。ＯＬＥＤ表示装置１０は、各副画素の駆動履歴を記録し、当該駆動履歴及び対象映像階調から、補正情報に基づきデータ信号の補正量を決定することができる。

図４Ａから４Ｃを参照して説明したように、ＯＬＥＤ素子の劣化状態は、初期劣化モード（初期劣化期間）と定常劣化モード（定常劣化期間）とで全く異なる様相を示す。そのため、ＯＬＥＤ表示装置１０は、通常表示領域２００の発光制御において、各副画素の劣化モードを判定し、劣化モードにそれぞれに適した方法によって、データ信号を補正することが重要である。

本明細書の一実施形態において、ＯＬＥＤ表示装置１０は、各副画素の駆動履歴に基づき劣化状態を決定する。当該劣化状態が、出荷後の動作開始から所定状態に達するまで、当該副画素は初期劣化期間（初期劣化モード）にあると判定される。劣化状態が上記所定状態に達すると、当該副画素は定常劣化期間（定常劣化モード）に移ったと判定される。

劣化状態が基準階調と駆動時間で表される場合、例えば、基準階調それぞれに対して駆動時間閾値を予め設定することができる。劣化状態の駆動時間が、基準階調時間に対して設定されている駆動時間閾値に達すると、当該副画素は、初期劣化モードから定常劣化モードに移行したと判定される。

ＯＬＥＤ表示装置１０は、各色のために用意された補正情報を参照して、副画素のデータ信号を補正する。補正情報は、初期劣化期間のために用意されている補正情報と、定常劣化期間のために用意されている補正情報を含む。図４Ａ～４Ｃを参照して説明したように、初期劣化期間において、相対輝度値は複雑な変化を示し、定常劣化期間において略一定の減少を示す。

本明細書の一実施形態において、初期劣化期間の補正情報は、劣化状態と補正量との関係を示すルックアップテーブルである。これにより、複雑な相対輝度変化に応じて適切な補正を行うことができる。定常劣化期間の補正情報は、例えば、所定の関数を示す。これにより、補正のために必要なメモリ領域を低減できる。定常劣化期間の補正情報は、初期劣化期間のルックアップテーブルと異なるルックアップテーブルを含んでもよい。

ＯＬＥＤ表示装置１０は、初期劣化期間においてルックアップテーブルを参照して補正量を決定する。副画素が定常劣化モードに移行すると、ＯＬＥＤ表示装置１０は、副画素の発光制御を、初期劣化モードから定常劣化モードに切り変える。本明細書の一実施形態において、定常劣化モードの発光制御は、定常劣化モード平行した時の状態を基準の初期状態として、副画素の発光を制御する。ＯＬＥＤ表示装置１０は、移行前の駆動履歴を参照することなく、定常劣化期間のみの駆動履歴を使用する。例えば、補正量は、定常劣化モードの開始からこれまでの駆動時間及び平均階調と対象映像階調とを入力とする、関数又はルックアップテーブルにより決定される。

上述のように、通常表示領域２００のデータ信号補正が、製品出荷後のダミー画素の測定結果を参照しない場合、第２劣化測定領域２１２は省略することができる。また、製造上可能であれば、第１劣化測定領域２１１の劣化測定の後、第１劣化測定領域２１１をＴＦＴ基板から切り離してもよい。

次に、第１劣化測定領域２１１における出荷前劣化測定結果に加えて、出荷後の第２劣化測定領域２１２の劣化測定結果を参照して、通常表示領域２００の発光を制御する方法を説明する。これにより、より適切な通常表示領域２００の発光制御が可能となる。劣化測定は、第２劣化測定領域２１２におけるＯＬＥＤ素子の電流電圧特性を測定する。第２劣化測定領域２１２の発光制御及び劣化測定の詳細は後述する。

図５Ａ～５Ｃを参照して説明したように、ＯＬＥＤ素子の相対駆動電圧はエージング時間と共に変化し、初期劣化モードと定常劣化モードそれぞれにおいて特徴的な変化を示す。また、図６Ａ～６Ｃを参照して説明したように、各色の相対輝度と相対駆動電圧とは、各ＴＦＴ基板１００において、特定の関係を示す。従って、第１劣化測定領域２１１の駆動電圧の測定結果と、第２劣化測定領域２１２における駆動電圧の測定結果を比較することで、通常表示領域２００における劣化補正をより適切に行うことができる。

第２劣化測定領域２１２の測定結果は、いくつかの方法で使用することができる。一つの使用方法の例は、通常表示領域２００の副画素の初期劣化モードから定常劣化モードへの変化の推定のために、第２劣化測定領域２１２の測定結果を参照する。他の一つの使用方法の例は、定常劣化期間におけるデータ信号補正量の計算において第２劣化測定領域２１２の測定結果を参照する。

他の一つの使用方法の例は、初期劣化期間におけるデータ信号補正量の計算において第２劣化測定領域２１２の測定結果を参照する。これら全ての方法又は一部のみの方法が、ＯＬＥＤ表示装置１０に適用され得る。第２劣化測定領域２１２の測定結果の使用方法の詳細は後述する。

［出荷前エージングテスト］
以下において、出荷前の第１劣化測定領域２１１の劣化測定のためのエージングテストを説明する。劣化測定の結果から、通常表示領域２００の劣化補正のための参照情報が生成され、ＯＬＥＤ表示装置１０に設定される。

劣化測定のための時間を短縮するため、加速劣化条件の下で、エージングテストを実行することができる。加速劣化条件は、例えば、高温条件、ＯＬＥＤ素子の高駆動電圧、画素回路の高データ信号レベル等を含むことができる。

本明細書の一実施形態において、エージングテストは、各ＴＦＴ基板の第１劣化測定領域２１１の各色の副画素群を複数グループに分割し、複数グループそれぞれに異なるレベルのデータ信号を与える。加速条件下での異なるデータ信号レベルは、それぞれ、通常使用条件下での異なる階調に対応付けることができる。

エージングテストは、各色の異なるデータ信号レベルの副画素グループそれぞれの輝度及び駆動電圧を測定する。輝度の測定は、一点の光をセンスするスポットセンサを移動して又はエリアセンサによって、副画素グループそれぞれの輝度変化を測定することができる。スポットセンサによる輝度の測定は、測定対象の副画素部ループ以外のグループを消灯状態に維持してもよい。

ＯＬＥＤ素子の駆動電圧は、画素回路を介して測定される。図３Ｂに示すように、第１劣化測定領域２１１内の画素回路は、スＯＬＥＤ素子Ｅ１の劣化測定のためのスイッチトランジスタＴ５を含む。スイッチトランジスタＴ５は、ＯＬＥＤ素子Ｅ１の劣化状態を進めるための発光制御において、ＯＦＦに維持される。ＯＬＥＤ素子Ｅ１の劣化測定を行っている間、スイッチトランジスタＴ５はＯＮに維持される。

エージング制御は、走査線１０６により選択した画素回路に対して、所定のデータ信号を、データ線１０５を介して画素回路に書き込み、スイッチトランジスタＴ３をＯＮに維持してＯＬＥＤ素子Ｅ１を発光させる。劣化測定は、劣化測定対象である画素回路を選択線１０４によって選択して、スイッチトランジスタＴ５をＯＮに維持する。センス線１０２に接続されている画素回路において、測定対象の画素回路以外の全ての画素回路に対しては、ＯＦＦの選択信号ＳＥＬがスイッチトランジスタＴ５に与えられる。

センス線１０２は、副画素それぞれの劣化測定信号を伝送する。劣化測定信号は、ＯＬＥＤ素子Ｅ１のアノード電位を示す。カソード電位は一定である。そのため、劣化測定信号は、ＯＬＥＤ素子Ｅ１の駆動電圧を示す。なお、定電流下での駆動電圧を測定する代わりに、低電圧下での駆動電流を測定してもよい。

エージングテストは、各色の異なるデータ信号レベルそれぞれについての、輝度及び駆動電圧の時間変化を測定する。エージングテストは、各副画素グループの各副画素の発光輝度及び駆動電圧の平均値を算出する。これら平均値の変化が、各色の異なるデータ信号レベルそれぞれの、発光輝度変化及び駆動電圧変化を示す。

エージングテストは、全ての副画素が定常劣化モードを示すまで続けられる。エージングテストの測定データから、各色の副画素について、初期劣化モード及び定常劣化モードそれぞれにおける、劣化度とデータ信号補正量との関係を決定することができる。

エージングテストは、外部のテストシステムによって実行される。図７は、エージングテストの手順の例のフローチャートを示す。テストシステムは、第１劣化測定領域２１１に加速劣化条件（通常の最高輝度以上の点灯条件）で、複数レベルのデータ信号を書き込み、劣化状態を測定する（Ｓ１１）。

テストシステムは、データ信号の複数レベルの総てにおいて、初期劣化期間から定常劣化期間への推移が確認できるまでエージングテストを継続する（Ｓ１２）。テストシステムは、測定結果をデータ信号レベル毎に平均化して、劣化状態を推定するためのデータを蓄積する（Ｓ１３）。

上述のように、測定データは、各色の各データ信号レベルについて、輝度変化と電流電圧特性の変化を示す。そのため、初期劣化モードと定常劣化モードとの判定を適切に行うことができる。また、定常劣化モードに移行した後の劣化速度をデータ信号レベル毎にモニタし、通常表示動作における劣化予測計算式にフィードバックすることが可能である。

図８は、エージングテストの対象マザー基板４００の構成例を示す平面図である。マザー基板４００は、ドライバＩＣ１３４が実装される前の複数のＴＦＴ基板１００を含む。図８は、例として、切り出し前の一つのＴＦＴ基板を符号１００で指示する。図８に示す構成例において、ＴＦＴ基板領域外において、マザー基板４００の端にエージングテストのための複数のパッド４１１が配置されており、パッド４１１から伝送線４３１がＴＦＴ基板１００に延びている。図８は、例として、一つのパッド及び一つの伝送線を、符号４１１及び４３１で指示する。また、一部のパッド４１１及び伝送線４３１が例として示されている。

不図示のテストシステムは、接続デバイスの複数のピンを複数のパッド４１１に当て、同時に複数のＴＦＴ基板１００の第１劣化測定領域２１１に、電源電位及び制御信号を与える。伝送線４３１は、図２Ａ及び２Ｂの破線円２０４又は２０６で囲まれている部分の対応する伝送線と繋がっている。

具体的には、制御用パッド４１１からは、走査ドライバ１３１、エミッションドライバ１３２及びエージングテスト回路１３３への制御信号並びにデータ線へのデータ信号が与えられる。電源用パッド４１１からは、アノード電源電位、カソード電源電位、並びに、走査ドライバ１３１、エミッションドライバ１３２及びエージングテスト回路１３３の電源電位が与えられる。

エージングテスト終了後、各ＴＦＴ基板１００は、マザー基板４００から切り出される。図８は、上下左右に延びる複数の切断線のうちの一部を符号で指示している。具体的には、切断線４５３は、マザー基板４００上を図８の左右方向において延びている。切断線４５４は、マザー基板４００上を図１０の上下方向において延びている。

このように、マザー基板４００のＴＦＴ基板領域外にパッドを及び伝送線を形成し、それらを介してエージングテストのための信号をＴＦＴ基板１００それぞれに与えることで、効率的なエージングテストが可能になると共に、ＴＦＴ基板上のパッドを不要となる。

図９は、エージングテストにおいて通常動作より高い電源電圧を与えることで、同一データ信号に対してより高い駆動電圧を与える方法を説明する図である。例えば、第１劣化測定領域２１１において通常表示輝度の４倍の輝度で加速エージングテストを行う場合、図９に示すように、通常より大きなデータ信号電圧が必要となる。アノード電源電位を増加させることで、通常のデータ信号電圧によって、４倍の輝度で発光させることができる。

図９は、異なるアノード電源電位における発光輝度特性のグラフを示す。Ｘ軸は、データ信号電圧を表し、Ｙ軸は発光輝度を表す。線５０１は、エージングテストのアノード電源電位ＶＤＤ２が、通常動作のアノード電源電位ＶＤＤ１と等しい場合における、ＯＬＥＤ素子の輝度特性曲線である。この特性は、通常表示領域２００の副画素の特性と一致する。

白の階調レベルに対応して、データ信号電圧Ｖｄ０が通常動作における副画素に与えられ、データ信号電圧Ｖｄ１がエージングテストにおける第１劣化測定領域２１１の副画素に与えられる。本例において、第１劣化測定領域２１１の副画素は、通常動作の副画素の４倍の輝度で発光する。

線５０２は、第１劣化測定領域２１１のアノード電源電位ＶＤＤ２が、通常動作のアノード電源電位ＶＤＤ１より高い場合における、第１劣化測定領域２１１の副画素の輝度特性曲線である。アノード電源電位ＶＤＤ２の特定の値を選択することで、通常動作と同一のデータ信号電圧Ｖｄ０において、第１劣化測定領域２１１の副画素の輝度が４００％となる。つまり、通常動作のデータ信号電圧範囲（最小輝度から最大輝度まで）と同一の電圧範囲で、第１劣化測定領域２１１の副画素の輝度を４倍にすることができる。

図１０は、ＴＦＴ基板１００上のアノード電源線パターン及びカソード電極のレイアウトの例を模式的に示す。図１０に示す構成例において、第１劣化測定領域２１１のアノード電源配線が、通常表示領域２００及び第２劣化測定領域のアノード電源配線と独立してレイアウトされている。

これにより、図９を参照して説明したように、第１劣化測定領域２１１に、他の領域２００、２１２より高いアノード電源電位を供給できる。通常動作より大きな駆動電圧をＯＬＥＤ素子Ｅ１のアノード電極及びカソード電極の間に印加して、大きい電流をＯＬＥＤ素子Ｅ１に流し、エージングテストに必要な時間を短縮することが可能となる。

図１０の構成例において、絶縁基板２０２上に、第１劣化測定領域２１１の加速エージングテストのパッドが設けられている。これにより、マザー基板上の配線領域を減らせるため、マザー基板内のＴＦＴ基板の面付け数を増やすことができる。なお、図８に示すように、テスト用パッドがＴＦＴ基板領域１００外に配置されていてもよい。

図１０に示すように、ＴＦＴ基板１００は、第１アノード電源線パターン５５１及び第２アノード電源線パターン５５２を含む。第１アノード電源線パターン５５１は、通常表示領域２００及び第２劣化測定領域２１２の画素回路にアノード電源電位を与える。第２アノード電源線パターン５５２は、第１劣化測定領域２１１の画素回路にアノード電源電位を与える。

絶縁基板２０２には、複数のエージングテスト用パッドが形成されており、一部のパッドが例として符号で指示されている。アノード電源パッド５６１は、第２アノード電源線パターン５５２に高アノード電源電位を外部から与えるためのパッドである。図１０の例において、走査ドライバ側の第２アノード電源線パターンとエミッションドライバ側の第２アノード電源線パターンは、エージングテスト回路を介して接続されている。別の例において、絶縁基板２０２の配線レイアウトに余裕があれば、エミッションドライバ側の第２電源線パターン側にもアノード電源パッド５６１を配置して、走査ドライバ側、エミッションドライバ側それぞれに第２アノード電源を入力できるようにしてもよい。

カソード電源パッド５６２は、カソード電極１１４にカソード電位を外部から与えるためのパッドである。パッド５７１は、エミッションドライバ１３２に制御信号又は電源電位を与えるためのパッドである。図１０に示すように、走査ドライバ１３１、エミッションドライバ１３２及びエージングテスト回路１３３のための複数のパッドがレイアウトされている。

ドライバＩＣ１３４は、第１アノード電源線パターン５５１にアノード電源電位ＶＤＤ１を出力し、テストシステムは、第２アノード電源線パターン５５２にアノード電源電位ＶＤＤ２を出力する。ドライバＩＣ１３４及びテストシステムは、カソード電極１１４にカソード電源電位ＶＳＳを出力する。アノード電源電位ＶＤＤ２は、アノード電源電位ＶＤＤ１より高い。

［通常表示領域の発光制御］
以下において、出荷後の通常表示領域２００の発光制御を説明する。以下においては、第１劣化測定領域２１１における出荷前エージングテスト結果に基づく補正情報に加えて、出荷後の第２劣化測定領域２１２の劣化測定結果を参照する発光制御を説明する。出荷後の第１劣化測定領域２１１の劣化測定を合わせて参照してもよい。

図１１は、ＯＬＥＤ表示装置１０の論理構成を模式的に示す。階調信号制御部６００、データ信号生成部６２１、タイミング信号制御部６２２、信号制御部６３１、及びデータ信号出力部６３２、劣化検出部６３３は、例えば、ドライバＩＣ１３４内に実装され得る。各論理機能部は、ハードウェア回路又はハードウェアとソフトウェアの組み合わせにより実現できる。出荷後に動作においてエージングテスト回路１３３は使用されなくてよい。そのため、図１１において、エージングテスト回路１３３は省略されている。エージングテスト回路１３３が、劣化測定領域の制御や劣化測定のために使用されてもよい。

階調信号制御部６００は、外部の制御装置から受信した映像信号から、各副画素のための階調信号を生成する。映像信号は、連続するフレームを含み、各フレームから、各副画素の階調信号が生成される。階調信号は、副画素の階調（階調レベル）を示す。

データ信号生成部６２１は、階調信号制御部６００からの階調信号に応じたデータ信号を生成する。映像フレームを表示するためのデータ信号は、信号制御部６３１及びデータ信号出力部６３２を介して、通常表示領域２００に与えられる。データ信号生成部６２１は、第１劣化測定領域２１１及び第２劣化測定領域２１２に対して、劣化測定のためのデータ信号を与える。第１劣化測定領域２１１に対するデータ信号は省略されてもよい。

劣化検出部６３３は、第２劣化測定領域の電流電圧測定値を検出する。図３Ｂに示す画素回路構成が使用される場合、ＯＬＥＤ素子の定電流下での駆動電圧を検出する。劣化検出部６３３は、定電圧下でのＯＬＥＤ素子の駆動電流を検出してもよく、第１劣化測定領域２１１の測定を合わせて行ってもよい。劣化検出部６３３の検出結果は、信号制御部６３１を介して、劣化判定部６０２に転送される。

タイミング信号制御部６２２は、映像データから、走査信号、エミッション制御信号、データ信号等のタイミングを制御するためのタイミング信号を生成し、出力する。タイミング制御信号は、信号制御部６３１に与えられ、さらに、信号制御部６３１を介して、走査ドライバ１３１及びエミッションドライバ１３２に与えられる。

階調信号制御部６００は、映像データが示す階調を副画素の劣化状態に応じて補正して、通常表示領域２００の副画素のための補正された階調信号を生成する。階調補正処理は、第１劣化測定領域２１１のエージングテスト結果に基づき生成された補正情報、及び、出荷後の第２劣化測定領域２１２の劣化測定結果に基づく。これにより、より適切な通常表示領域２００の劣化補償を実現できる。以下において、主にこの例を説明する。

なお、出荷後に、第２劣化測定領域２１２及び第１劣化測定領域２１１の劣化測定を実行し、それらの測定結果に基づき通常表示領域２００の劣化補償を実行してもよい。他の例において、第２劣化測定領域２１２及び第１劣化測定領域２１１の劣化測定を行うことなく劣化補償を実行してもよい。

階調信号制御部６００は、信号処理部６０１、劣化判定部６０２、初期劣化モード用階調信号生成部６０３、初期劣化モード用ルックアップテーブル６０４、定常劣化モード用階調信号生成部６０５、定常劣化モード用ルックアップテーブル６０６、及び補正情報更新部６０７を含む。

信号処理部６０１は、外部から入力された映像信号から、各現在フレームにおける副画素それぞれの階調を決定する。劣化判定部６０２は、副画素それぞれの駆動履歴を記録し、駆動履歴に基づいて副画素の劣化モードを判定する。劣化判定部６０２は、さらに、階調補正を行うために必要な情報を生成する。劣化判定部６０２は、第２劣化測定領域２１２の劣化測定値と、副画素の駆動履歴とに基づいて、副画素の状態が初期劣化モードと定常劣化モードのいずれにあるかを判定する。

副画素が初期劣化モードにある場合、劣化判定部６０２は、初期劣化モード用階調信号生成部６０３に、フレームが示す階調及びそれを補正するために必要な劣化状態の情報と共に、階調信号の生成を指示する。副画素が定常劣化モードにある場合、劣化判定部６０２は、定常劣化モード用階調信号生成部６０５に、フレームが示す階調及びそれを補正するために必要な劣化状態の情報と共に、階調信号の生成を指示する。

初期劣化モード用階調信号生成部６０３は、初期劣化モードにある副画素の階調信号を生成する。初期劣化モード用階調信号生成部６０３は、初期劣化モード用ルックアップテーブル６０４を使用して、劣化判定部６０２から受け取った階調及び劣化状態の情報、並びに第２劣化測定領域２１２における測定結果に基づいて、劣化補償された階調を示す階調信号を生成する。

定常劣化モード用階調信号生成部６０５は、定常劣化モードにある副画素の階調信号を生成する。定常劣化モード用階調信号生成部６０５は、定常劣化モード用ルックアップテーブル６０６を使用して、劣化判定部６０２から受け取った階調及び劣化状態の情報、並びに第２劣化測定領域２１２における測定結果に基づいて、劣化補償された階調を示す階調信号を生成する。

図１２は、出荷後の通常表示動作例のフローチャートを示す。ドライバＩＣ１３４は、第２劣化測定領域２１２に通常表示条件の階調代表値のデータ信号を印加し、劣化状態を測定する（Ｓ１１）。データ信号生成部６２１は、通常表示領域２００に与えるデータ信号の最小階調から最大階調までの階調から選択された一部又は全部の階調（レベル）のデータ信号を、第２劣化測定領域２１２に与える。第１劣化測定領域２１１のエージングテストで選択された階調のデータ信号が、第２劣化測定領域２１２に与えられてもよい。

例えば、データ信号生成部６２１は、各第２劣化測定領域２１２の副画素を複数のグループに分割し、各グループの副画素に対して同一階調のデータ信号を与える。各副画素の階調は一定に維持される。少なくともいくつかの異なるグループには異なる階調のデータ信号が与えられる。

一例において、両側の第２劣化測定領域２１２は、同一階調のデータ信号が与えられるグループを含む。データ信号生成部６２１は、例えば、通常表示領域２００の駆動期間（稼働期間）と同様の期間において、第２劣化測定領域２１２の各副画素に一定の階調のデータ信号を与える。同一階調及び同一色の副画素の測定結果の統計値、例えば平均値が、当該階調及び色の副画素の測定値として使用されてよい。

なお、データ信号生成部６２１は、第１劣化測定領域２１１に対してもデータ信号を与えてもよい。例えば、データ信号生成部６２１は、第１劣化測定領域２１１のエージングテストと同一の階調のデータ信号を、各副画素に与える。データ信号生成部６２１又は信号処理部６０１は、初期劣化モード用階調信号生成部６０３及び定常劣化モード用階調信号生成部６０５とは別に、ＯＬＥＤ表示装置１０に特性に応じた補正を行ってもよい。

劣化検出部６３３は、第２劣化測定領域２１２の副画素それぞれの電流電圧特性の測定結果を、劣化判定部６０２に送信する。ここでは、ＯＬＥＤ素子の定電流駆動における駆動電圧が測定されるものとする。図３Ａ及び３Ｂに示すように、第２劣化測定領域２１２は、通常表示領域２００と共通の走査線１０６及びエミッション制御線１０７によってデータ信号の印加が制御される。劣化検出部６３３は、選択線１０４により選択された副画素の駆動電圧を検出する。測定値は、例えばフレーム毎に劣化判定部６０２に送信される。

劣化判定部６０２は、通常表示領域２００の駆動履歴を記録すると共に、第２劣化測定領域２１２の測定結果を記録する。第１劣化測定領域２１１も劣化測定される場合、その測定結果も記録される。

次に、劣化判定部６０２は、通常表示領域２００の副画素それぞれの劣化モードを判定する（Ｓ１２）。判定は、例えば、１フレーム毎又は所定数フレーム毎に実行されてもよい。本明細書の一実施形態において、劣化判定部６０２は、副画素のこれまでの駆動履歴と第２劣化測定領域２１２の測定結果と基づき、副画素の劣化モードを判定する。

例えば、劣化判定部６０２は、副画素の駆動履歴から当該副画素の基準階調を決定する。上述のように、基準階調は、駆動履歴における階調それぞれの総時間から計算され、例えば、階調の時間平均であってもよい。基準階調は、副画素の劣化状態の情報である。劣化判定部６０２は、第２劣化測定領域２１２の測定結果から、対象副画素の色の上記基準階調の駆動電圧を決定する。上記基準階調で実際に発光している副画素が存在しない場合、他の階調の測定値から補完関数を使用して推定することができる。

劣化判定部６０２は、例えば、各色の階調それぞれについて、第１劣化測定領域２１１におけるエージングテストから得られた、相対駆動電圧と劣化モードとの関係を示す判定参照情報を保持している。例えば、図５Ａ～５Ｃに示すような、相対駆動電圧の変化と劣化モードの移行点を示す情報が保持される。相対駆動電圧が駆動時間と共に短調増加する場合は、基準階調それぞれの相対駆動電圧が、移行点を示す情報として保持されていてもよい。

劣化判定部６０２は、第２劣化測定領域２１２における、判定対象副画素の色及び基準階調の相対駆動電圧の履歴と、判定のための参照情報が示す当該色及び基準階調の相対駆動電圧と劣化モードとの関係から、対象の副画素の劣化モードが定常劣化モードに移行しているか判定する。第２劣化測定領域２１２の相対駆動電圧の基準値は、例えば、出荷時に設定される又は出荷後の最初の測定値であってもよい。

副画素の劣化モードが初期劣化モードにとどまっている場合（Ｓ１２：ＹＥＳ）、初期劣化モード用階調信号生成部６０３は、劣化判定部６０２からの指示に応じて、階調を補正する（Ｓ１３）。初期劣化モード用階調信号生成部６０３は、映像フレームに基づく色及び階調と、当該階調を補正するための情報を、劣化判定部６０２から取得する。例えば、補正のための情報は、第２劣化測定領域２１２における当該色及び基準階調の相対駆動電圧を示す。

初期劣化モード用階調信号生成部６０３は、初期劣化モード用ルックアップテーブル６０４を使用して、副画素の色及び基準階調並びに映像フレームから得られた現在階調から、当該現在階調の補正量を決定する。初期劣化モード用ルックアップテーブル６０４は、例えば、色、基準階調、相対駆動電圧及び現在階調の入力に対する補正量を示すことができる。

なお、初期劣化モード用階調信号生成部６０３は、上述のように第２劣化測定領域２１２の測定結果を使用することなく初期劣化モード（初期劣化期間）における補正量を決定してもよい。または、初期劣化モードにおける補正をゼロに維持してもよい。

副画素の劣化モードが定常劣化モードに移行している場合（Ｓ１２：ＮＯ）、定常劣化モード用階調信号生成部６０５は、劣化判定部６０２からの指示に応じて、階調を補正する（Ｓ１４）。定常劣化モード用階調信号生成部６０５は、映像フレームに基づく色及び階調と、当該階調を補正するための情報を、劣化判定部６０２から取得する。例えば、補正のための情報は、対象副画素が定常劣化モードに移行してからの、基準階調及び駆動時間を含む。定常劣化モードに移行してからの駆動時間及び基準階調は、劣化状態の情報である。定常劣化モード開始時の状態を初期状態とし、その初期状態を基準として階調を補正することで、定常劣化モードにより適した補正が可能となる。なお、定常劣化モード開始時より後の状態を初期状態と使用してもよく、基準階調の情報が省略されてもよい。

定常劣化モード用階調信号生成部６０５は、定常劣化モード用ルックアップテーブル６０６を使用して、定常劣化モードに移行してからの駆動時間及び基準階調に基づき、現在階調を補正する。定常劣化モード用ルックアップテーブル６０６は、例えば、色、基準階調、定常劣化状態に移行してからの駆動時間、及び現在階調の入力に対する補正量を示すことができる。

補正情報更新部６０７は、定常劣化モード用ルックアップテーブル６０６を、第２劣化測定領域の測定結果に基づき更新する。更新頻度は、例えば、通常表示領域２００の所定動作期間毎であってもよい。補正情報更新部６０７は、劣化判定部６０２から、第２劣化測定領域の測定履歴を取得する。第２劣化測定領域の測定履歴は、例えば、定常劣化モードに移行した後の、複数階調それぞれの相対駆動電圧の駆動時間に対する変化である。複数階調は、例えば、第２劣化測定領域２１２で実際の駆動で使用されている階調である。

図１３は、第２劣化測定領域２１２における定電流駆動時の駆動電圧測定値の例を示す。図１３は、１５階調、６３階調及び２５６階調のデータを示す。図１３において、破線はエージングテスト結果に基づく予測値を示す。Φは、第２劣化測定領域２１２における測定値を示す。実線は、予測値を測定値で補正した結果を示す。相対駆動電圧の基準は、定常劣化モードの開始時の値である。

補正情報更新部６０７は、図１３に示すように、第１劣化測定領域２１１のエージングテストに基づく相対駆動電圧の定常劣化モードにおける時間変化の予測値を、第２劣化測定領域２１２の測定結果に基づき補正し、さらに、その補正結果に応じて定常劣化モード用ルックアップテーブル６０６を更新する。これにより、定常劣化モードにおける階調は、第２劣化測定領域２１２における測定結果に基づき決定されることになる。劣化が進んだ副画素の状態に基づき補正が行われるので、より正確に劣化を補償することができる。

上記例は、定常劣化モード用ルックアップテーブル６０６を第２劣化測定領域２１２における測定結果に基づいて更新する。他の例は、第１劣化測定領域２１１の出荷後の測定結果を合わせて使用してもよい。劣化状態が進んだ副画素の情報を得ることができる。

他の例は、定常劣化モード開始時の駆動電圧を基準として、初期劣化状態における補正方法のように補正を行ってもよい。初期劣化モードにおいて第２劣化測定領域２１２の測定結果を参照することなく補正を行い、定常劣化モードにおいて第２劣化測定領域２１２の測定結果を参照してもよい。

［遮光構造］
以下において、第２劣化測定領域２１２からの光を遮光するための構造を説明する。上述のように、出荷後において、ＯＬＥＤ表示装置１０は、通常表示領域２００と共に第２劣化測定領域２１２を発光させる。通常表示領域２００は映像データに対応する映像を表示するため、その映像表示への影響を低減するために、第２劣化測定領域２１２からの光を遮蔽する遮蔽構造をＯＬＥＤ表示装置１０に組み込む。第１劣化測定領域２１１も通常表示領域２００と同時に発光する場合、第２劣化測定領域２１２と合わせて第１劣化測定領域２１１からの光も遮光する。

図１４は、遮光構造例を示す。図１４に示す構造例は、タッチスクリーン３３３の基板上の金属層内に遮光膜７２１を含む。金属層は、遮光膜７２１に加えて、タッチスクリーン３３３上のタッチを検出するための電極又は配線を含む。これにより、効率的構造により第２劣化測定領域２１２からの光をパネル前面の視認者に視認されないようにすることができる。

図１４は、ＴＦＴ基板１００の絶縁基板２０２及び絶縁基板上のＯＬＥＤ素子３００を例として模式的に示している。タッチスクリーン３３３は、ＴＦＴ基板１００より前側（映像の視認者側）に配置され、例えば、図１に示す封止構造部２５０に含めることができる。

遮光膜７２１は、光が透過しない金属膜である。図１４の構成例において、遮光膜７２１は、視認側から見て、第２劣化測定領域２１２に加えて、第１劣化測定領域２１１をカバーしている。第１劣化測定領域２１１が出荷後に発光しない場合、第１劣化測定領域２１１の前の遮光膜７２１の部分は省略されていてもよい。

図１５は、遮光構造の他の例を示す。図１５に示す構造例は、金属筐体８２０が、第２劣化測定領域２１２からの光を遮光する。これにより、効率的構造により第２劣化測定領域２１２からの光をパネル前面の視認者に視認されないようにすることができる。

金属筐体７２０は、ＴＦＴ基板１００を収容しており、映像が視認される側（前側）において、ＴＦＴ基板１００の前面の周囲を囲む枠状の額縁部分８２２を含む。金属筐体８２０は、その前面において、額縁部分８２２の内側に開口７１３を有している。通常表示領域２００は、開口７１３を通して視認される。第２劣化測定領域２１２は、額縁部分８２２に覆われている。

図１５の構成例において、額縁部分８２２は、視認側から見て、第２劣化測定領域２１２に加えて、第１劣化測定領域２１１をカバーしている。第１劣化測定領域２１１が出荷後に発光しない場合、第１劣化測定領域２１１は、金属筐体８２０から露出していてもよい。

第２劣化測定領域２１２及び第１劣化測定領域２１１は、他の遮光構造、例えば、ＴＦＴ基板１００や不図示のカラーフィルタ基板上の黒色樹脂層内の遮光膜によって覆われていてもよい。筐体は、遮光する他の材料、例えば、樹脂で形成されていてもよい。上述のように、遮光膜７２１及び金属筐体８２０の一部は、遮光部である。

図１６は、ＴＦＴ基板１００の基板、駆動ＴＦＴ及びＯＬＥＤ素子、並びに、封止構造部２５０の断面構造を模式的に示す。絶縁基板は例えばフレキシブル基板であり、リジッド基板であってもよい。以下の説明において、上下は、図面における上下を示す。なお、封止構造部２５０は、封止基板を使用してもよい。

ＯＬＥＤ表示装置は、ＴＦＴ基板１００及び封止構造部２５０を含む。ＴＦＴ基板１００は、基板２０２並びに基板２０２上に構成された画素回路（ＴＦＴアレイ）及びＯＬＥＤ素子を含む。画素回路及びＯＬＥＤ素子は基板２０２と封止構造部２５０との間に構成される。

基板２０２は、有機物層、例えばポリイミド層、及び無機物層、例えばシリコン酸化物層やシリコン窒化物層、を含む複数の層で構成されたフレキシブル基板である。基板２０２上に、画素回路（ＴＦＴアレイ）及びＯＬＥＤ素子が形成されている。ＯＬＥＤ素子は、下部電極（例えば、アノード電極３０８）と、上部電極（例えば、カソード電極３０２）と、有機発光多層膜３０４とを含む。カソード電極３０２とアノード電極３０８との間に、有機発光多層膜３０４が配置されている。複数のアノード電極３０８は、同一面上（例えば、平坦化膜３２１の上）に配置され、１つのアノード電極３０８の上に１つの有機発光多層膜３０４が配置されている。図１６の例において、一つの副画素のカソード電極３０２は、連続する導体膜の一部である。

図１６は、トップエミッション型（ＯＬＥＤ素子）の画素構造の例である。トップエミッション型の画素構造は、光が出射する側（図面上側及び視認側）に、複数の画素に共通のカソード電極３０２が配置される。カソード電極３０２は、画素アレイ領域１２５の全面を覆う形状を有する。トップエミッション型の画素構造において、アノード電極３０８は光を反射し、カソード電極３０２は光透過性をもっている。これにより、有機発光多層膜３０４からの光を封止構造部２５０に向けて出射させる構成となっている。

トップエミッション型では、光を基板２０２側に取り出すボトムエミッション型と比べて、光取出しのための透過領域を画素領域内に設ける必要がないため、発光部を画素回路や配線の上にも形成することができるといった、画素回路のレイアウトにおいて高い自由度を有する。

なお、ボトムエミッション型の画素構造は、透明アノード電極と反射カソード電極を有し、基板を介して外部（視認側）に光を出射する。また、アノード電極とカソード電極の双方を光透過性材料で形成することで透明表示装置を実現することもできる。本開示のフレキシブル基板構造は、これらのうちの任意の型のＯＬＥＤ表示装置にも適用でき、さらには、ＯＬＥＤと異なる発光素子を含む表示装置に適用できる。

副画素は、フルカラーＯＬＥＤ表示装置において一般に、赤、緑、又は青のいずれかの色を表示する。赤、緑、及び青の副画素により一つの主画素が構成される。複数の薄膜トランジスタを含む画素回路は、対応するＯＬＥＤ素子の発光を制御する。ＯＬＥＤ素子は、下部電極であるアノード電極、有機発光層、及び上部電極であるカソード電極で構成される。

ＯＬＥＤ表示装置は、それぞれが複数のスイッチを含む複数の画素回路（ＴＦＴアレイ）を有する。複数の画素回路の各々は、基板２０２とアノード電極３０８との間に形成され、複数のアノード電極３０８の各々に供給する電流を制御する。図１６に示す駆動ＴＦＴは、トップゲート構造を有する。他のＴＦＴも同様に、トップゲート構造を有する。

ポリシリコン層が、基板２０２上に存在している。ポリシリコン層にはＴＦＴのトランジスタ特性をもたらすチャネル３１５が、のちにゲート電極１５７が形成される位置に存在する。その両端には上部の配線層と電気的に接続をとるために高濃度不純物がドープされたソース／ドレイン領域３１６、３１７が存在する。

チャネル３１５とソース／ドレイン領域３１６、３１７の間には、低濃度の不純物をドープされたＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）を形成する場合もある。なお、ＬＤＤについては、煩雑になるため図示を省略している。ポリシリコン層の上には、ゲート絶縁膜３２３を介して、ゲート電極３１４が形成されている。ゲート電極３１４の層上に層間絶縁膜３２２が形成されている。

画素アレイ領域１２５内において、層間絶縁膜３２２上にソース／ドレイン電極３１０、３１２が形成されている。ソース／ドレイン電極３１０、３１２は、層間絶縁膜３２２及びゲート絶縁膜３２３に形成されたコンタクトホール３１１、３１３を介してポリシリコン層のソース／ドレイン領域３１６、３１７に接続されている。

ソース／ドレイン電極３１０、３１２の上に、絶縁性の有機平坦化膜３２１が形成される。平坦化膜３２１の上に、アノード電極３０８が形成されている。アノード電極３０８は、平坦化膜３２１のコンタクトホール３０９を介してソース／ドレイン電極３１２に接続されている。画素回路のＴＦＴは、アノード電極３０８の下側に形成されている。

アノード電極３０８は、例えば、中央の反射金属層と反射金属層を挟む透明導電層で構成される。アノード電極３０８の上に、ＯＬＥＤ素子を分離する絶縁性の画素定義層（Ｐｉｘｅｌ Ｄｅｆｉｎｉｎｇ Ｌａｙｅｒ：ＰＤＬ）３０７が形成されている。ＯＬＥＤ素子は、画素定義層３０７の開口３０６に形成されている。

アノード電極３０８の上に、有機発光多層膜３０４が形成されている。有機発光多層膜３０４は、画素定義層３０７の開口３０６及びその周囲において、画素定義層３０７に付着している。ＲＧＢの色毎に、有機発光材料を成膜して、アノード電極３０８上に、有機発光多層膜３０４が形成される。

有機発光多層膜３０４の成膜は、メタルマスクを使用して、画素に対応する位置に有機発光材料を蒸着させる。有機発光多層膜３０４は、下層側から、例えば、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層によって構成される。有機発光多層膜３０４の積層構造は設計により決められる。

有機発光多層膜３０４の上にカソード電極３０２が形成されている。カソード電極３０２は、光透過性を有する電極である。カソード電極３０２は、有機発光多層膜３０４からの可視光の一部を透過させる。カソード電極３０２の層は、例えば、Ａｌ、Ｍｇ等の金属又はこれらの金属を含む合金を蒸着して、形成する。カソード電極３０２の抵抗が高く発光輝度の均一性が損なわれる場合には、さらに、ＩＴＯ又はＩＺＯなどの透明電極形成用の材料で補助電極層を追加する。

画素定義層３０７の開口３０６に形成された、アノード電極３０８、有機発光多層膜３０４及びカソード電極３０２の積層膜が、ＯＬＥＤ素子を構成する。カソード電極３０２上には、封止構造部２５０が直接接触して形成されている。封止構造部（薄膜封止部）２００は、下層から、無機絶縁物層３０１、有機平坦化膜３３１、無機絶縁物層３３２を含む。無機絶縁物層３０１及び３３２は、それぞれ、信頼性向上のために下層及び上層のパッシベーション層である。

封止構造部２５０上に、下層から、タッチスクリーン３３３、λ／４板３３４、偏光板３３５、及び樹脂カバーレンズ３３６が積層されている。λ／４板３３４及び偏光板３３５は、外部から入射した光の反射を抑制する。なお、図１６を参照して説明したＯＬＥＤ表示装置の積層構造は一例であり、図１６に示す層の一部が省略されてもよく、図１６に示されていない層が追加されてもよい。上述のようにタッチスクリーンをＴＦＴ基板１００に積層することに代えて、ＴＦＴ基板１００と別プロセスで製造されたタッチスクリーンをＴＦＴ基板１００に位置合わせして貼り合わせてもよい。

図１７は、タッチスクリーン３３３に形成されている、遮光パターン及びタッチ電極パターンの例を示す平面図である。図１７は、例として、投影型静電容量方式の電極パターンを示す。タッチスクリーン３３３は、Ｘ軸に沿って延びＹ軸に沿って配列されたＸタッチ電極７７１と、Ｙ軸に沿って延びＸ軸に沿って配列されたＹタッチ電極７８１と、を含む。図１７は、一つのＸタッチ電極及びＹタッチ電極を、例として、それぞれ符号７７１及び７８１で示している。

Ｘタッチ電極７７１は、菱形又は三角形のＸ軸に沿って配列された電極片７５１と、隣接する電極片７５１の角部をつなぐ、電極片７５１より細い矩形の連結部７５３とで構成されている。電極片７５１及び連結部７５３は、透明導体、例えば、ＩＴＯで形成されている。Ｘタッチ電極７７１は連続する透明導体で形成されており、電極片７５１及び連結部７５３は同一層に含まれる。

Ｙタッチ電極７８１は、菱形又は三角形のＹ軸に沿って配列された電極片７６１と、隣接する電極片７６１の角部をつなぐ、７６１より細い矩形の連結部７６３とで構成されている。電極片７６１は、透明導体、例えば、ＩＴＯやＩＺＯで形成されている。図１７の例において、電極片７６１、Ｘタッチ電極７７１と同一層に含まれる。連結部７６３は、電極片７６１より上層に形成されており、遮光性の導体（金属）で形成されている。連結部７６３は、例えば、ＡｌやＭｏで形成することができる。

Ｘタッチ電極７７１の電極片７５１及びＹタッチ電極７８１の電極片７６１は、マトリックス状に配置されている。ドライバＩＣ１３４又は不図示の検出回路は、タッチスクリーン３３３に近づけられた、指やタッチペンなどの指示体によるＸタッチ電極７７１とＹタッチ電極７８１との間の容量変化を、配線７７３及び７８３を介して検出する。これにより、タッチ位置が同定される。

Ｙタッチ電極の連結部７６３は、平面視において、Ｘタッチ電極７７１の連結部７５３と交差するように配置されている。連結部７６３の層と、Ｘタッチ電極７７１の層との間には絶縁層（不図示）が形成されている。連結部７６３と連結部７５３とは、絶縁膜を介して交差しており、電気的な絶縁が保たれている。

タッチスクリーン３３３は、さらに、複数の遮光膜７２１からなる遮光膜パターンを含む。遮光膜７２１は、タッチ電極７７１及び７８１が配置されているタッチ検出領域の外側に配置されている。上述のように、遮光膜７２１は遮光性材料で形成されており、図１７の例において、Ｙタッチ電極の連結部７６３と同層に、つまり、遮光性金属で形成されている。このように、タッチスクリーン３３３の遮光性要素と同層に遮光膜７２１を形成することで、表示装置の製造を効率化できる。複数の遮光膜７２１により、一つの遮光膜のサイズが小さくなり、タッチ検出への好ましくない影響を低減できる。

図１７に示す構成例において、タッチ検出領域の左右両側それぞれに、すくなくとも一つの遮光膜列が配置されている。列数及び列を構成する遮光膜数は任意である。図１４において説明したように、遮光膜７２１は、ダミー副画素を覆い、ダミー画素からの光が観察者側に漏れ出ないようにアライメントされている。なお、遮光膜７２１のパターンは任意であって、例えば、タッチ検出領域の両側のパターン形状（遮光膜７２１の数及び形状）は、異なっていてもよい。また、第１劣化測定領域に対応する遮光膜の数及び形状と第２劣化測定領域に対応する遮光膜の数および形状は、異なっていてよい。

なお、遮光膜７２１は、タッチスクリーン３３３に含まれるタッチ電極と異なる他の遮光性要素と同層に形成されてもよく、タッチスクリーン３３３と異なる層に形成されてもよい。タッチスクリーン３３３の方式は任意であり、タッチスクリーン３３３が省略されていてもよい。

［出荷後の第１劣化測定領域の制御］
以下において、ＯＬＥＤ表示装置１０による出荷後の第１劣化測定領域２１１の制御を説明する。以下に説明するＯＬＥＤ表示装置１０の構成例は、動作時において、第１劣化測定領域２１１を非発光状態に維持する。出荷後において、第１劣化測定領域２１１の劣化測定は実行されない。

図１８は、第１劣化測定領域２１１を非発光状態に維持するＯＬＥＤ表示装置１０の構成例を示す。エージングテスト回路１３３は、データ選択回路８５１を含む。データ選択回路８５１は、出荷後において、第１劣化測定領域２１１の全データ線に、通常表示領域２００における階調０のデータ信号の絶対値以下のデータ信号を供給する。これにより、第１劣化測定領域２１１の全ダミー画素は、非発光状態に維持される。これにより第１劣化測定領域２１１の遮光構造が不要となる。

以上、本開示の実施形態を説明したが、本開示が上記の実施形態に限定されるものではない。当業者であれば、上記の実施形態の各要素を、本開示の範囲において容易に変更、追加、変換することが可能である。ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、ある実施形態の構成に他の実施形態の構成を加えることも可能である。

１０ ＯＬＥＤ表示装置
１３１ 走査ドライバ
１３２ エミッションドライバ
１３３ エージングテスト回路
１３４ ドライバＩＣ
２００ 通常表示領域
２１１ 第１劣化測定領域
２１２ 第２劣化測定領域
４００ マザー基板
５５１ 第１アノード電源線パターン
５５２ 第２アノード電源線パターン
６０１ 信号処理部
６０２ 劣化判定部
６０３ 初期劣化モード用階調信号生成部
６０４ 初期劣化モード用ルックアップテーブル
６０５ 定常劣化モード用階調信号生成部
６０６ 定常劣化モード用ルックアップテーブル
６０７ 補正情報更新部
７２１ 遮光膜
８２０ 金属筐体
８５１ データ選択回路

Claims (6)

1. 表示装置であって、
   基板上の、複数の表示画素を含み、外部からの映像データに応じた映像を表示する、表示領域と、
   前記基板上において、前記表示領域の外側に配置され、複数のダミー画素を含む、劣化測定領域と、
   前記劣化測定領域の視認側に配置された遮光部と、
   前記表示領域及び前記劣化測定領域を制御する制御回路と、
   を含み、
   前記複数の表示画素及び前記複数のダミー画素のそれぞれは、発光素子と画素回路とを含み、
   前記制御回路は、
   映像データに基づき第１表示画素の階調を決定し、
   前記第１表示画素の駆動履歴に基づき、前記第１表示画素の劣化状態が、第１劣化モード又は前記第１劣化モードの後の第２劣化モードに属するか判定し、
   前記第１表示画素の劣化状態が前記第１劣化モードに属するとの判定結果に応答して、前記第１劣化モードに対応する第１補正情報を使用して、前記階調及び前記第１表示画素の駆動履歴、に基づき前記第１表示画素に与えるデータ信号を決定し、
   前記第１表示画素の劣化状態が前記第２劣化モードに属するとの判定結果に応答して、前記第２劣化モードに対応し前記第１補正情報と異なる第２補正情報を使用して、前記階調、前記第１表示画素の駆動履歴、及び前記劣化測定領域における前記第１表示画素と同一色のダミー画素の電流電圧特性の測定結果、に基づき前記第１表示画素に与えるデータ信号を決定する、
   表示装置。
2. 請求項１に記載の表示装置であって、
   前記表示領域の視認側にタッチスクリーンをさらに含み、
   前記遮光部は、前記タッチスクリーン上の金属層に含まれる、
   表示装置。
3. 請求項１に記載の表示装置であって、
   前記基板を収容する筐体をさらに含み、
   前記遮光部は、前記筐体の一部である、
   表示装置。
4. 請求項１に記載の表示装置であって、
   前記表示領域の外側に、複数のテスト画素を含む、テスト領域をさらに含み、
   前記テスト領域と前記表示領域との間に前記劣化測定領域が存在し、
   前記複数のテスト画素のそれぞれは、発光素子及び画素回路を含み、
   前記制御回路は、
   前記第１補正情報及び前記第２補正情報は、前記複数のテスト画素の駆動履歴と発光輝度との間の関係の測定結果に基づく、
   表示装置。
5. 請求項４に記載の表示装置であって、
   前記制御回路は、
   前記複数のテスト画素の駆動履歴と発光輝度との間の関係の測定結果に基づく判定参照情報を保持し、
   前記第１表示画素の駆動履歴、前記第１表示画素の駆動履歴、前記第１表示画素と同一色のダミー画素の電流電圧特性の測定結果、及び前記判定参照情報に基づき、前記第１表示画素の劣化状態が、第１劣化モード又は前記第１劣化モードの後の第２劣化モードに属するか判定する、
   表示装置。
6. 請求項４に記載の表示装置であって、
   前記制御回路は、前記映像データを表示している期間において、前記テスト領域の発光素子は非発光状態に維持する、
   表示装置。

Images