WO2023021539A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2023021539A1
WO2023021539A1 PCT/JP2021/029858 JP2021029858W WO2023021539A1 WO 2023021539 A1 WO2023021539 A1 WO 2023021539A1 JP 2021029858 W JP2021029858 W JP 2021029858W WO 2023021539 A1 WO2023021539 A1 WO 2023021539A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
sub
pixels
video signal
deterioration
Prior art date
Application number
PCT/JP2021/029858
Other languages
English (en)
French (fr)
Inventor
浩之 古川
雅史 上野
智恵 鳥殿
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to PCT/JP2021/029858 priority Critical patent/WO2023021539A1/ja
Publication of WO2023021539A1 publication Critical patent/WO2023021539A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Definitions

  • the present disclosure relates to display devices.
  • a light-receiving element is provided in a monitor organic EL (Electro Luminescence) element, and the gradation of image data is corrected based on the amount of light received by the light-receiving element from the monitor organic EL element. Further, in recent years, a display device having a plurality of sub-pixels in one pixel has been developed.
  • An object of one embodiment of the present disclosure is to suppress an increase in the amount of deterioration information stored in a storage unit and perform deterioration compensation for a display device in which one pixel includes a plurality of sub-pixels.
  • a display device includes a display panel in which a first sub-pixel and a second sub-pixel are provided for each of a plurality of pixels, and one of the first sub-pixel and the second sub-pixel emits light a storage unit for storing deterioration information representing an amount of decrease in efficiency; and based on the deterioration information, an input video signal input from the outside is corrected and supplied to each of the first sub-pixel and the second sub-pixel. and a control unit that generates a video signal for.
  • FIG. 1 is a diagram showing a schematic configuration of a display device according to an embodiment.
  • FIG. 2 is a diagram showing a schematic configuration of a pixel circuit included in each of the first sub-pixel and the second sub-pixel of the display device according to the embodiment.
  • FIG. 3 is a cross-sectional view showing schematic structures of a first light emitting element and a second light emitting element according to the embodiment.
  • FIG. 4 is a diagram showing a schematic configuration of a display device according to Modification 1 of the embodiment.
  • FIG. 5 is a diagram showing the correlation between the shift amount ⁇ Vth1 and the shift amount ⁇ Vth2 according to the embodiment.
  • FIG. 6 is a schematic cross-sectional view of a pixel of a display device according to Modification 2 of the embodiment.
  • FIG. 1 is a diagram showing a schematic configuration of a display device according to an embodiment.
  • FIG. 2 is a diagram showing a schematic configuration of a pixel circuit included in each of the first sub-pixel and the
  • FIG. 7 is a cross-sectional view showing schematic structures of a first light-emitting element, a second light-emitting element, and a third light-emitting element according to the embodiment.
  • FIG. 8 is a diagram showing a schematic configuration of a display device according to Modification 3 of the embodiment.
  • FIG. 9 is a diagram showing a schematic configuration of a display device of Modification 4 according to the embodiment.
  • FIG. 10 is a diagram showing a schematic configuration of a display device according to Modification 5 of the embodiment.
  • FIG. 1 is a diagram showing a schematic configuration of a display device 1 according to an embodiment.
  • the display device 1 includes a display panel 10 , a source driver 30 , a control section 40 and a storage section 50 .
  • the display panel 10 has a plurality of pixels 20, a gate driver 13, a plurality of gate lines G1, a plurality of monitor control lines G2, and a plurality of data lines S.
  • the source driver 30 has a measuring section 31 .
  • the controller 40 has a deterioration compensator 41 .
  • a plurality of pixels 20 are provided in a matrix in an image display area 11 of the display panel 10 .
  • Each of the multiple pixels 20 has multiple sub-pixels.
  • each of the plurality of pixels 20 has a first sub-pixel 21 and a second sub-pixel 22 .
  • Each of the first sub-pixel 21 and the second sub-pixel 22 has a self-emitting light emitting element.
  • the light-emitting elements of the first sub-pixel 21 and the second sub-pixel 22 emit light by applying a current to the light-emitting elements, as will be described later with reference to FIG. 2 and the like.
  • the display panel 10 is provided with the first sub-pixels 21 and the second sub-pixels 22 for each of the plurality of pixels 20 .
  • the display device 1 it is possible to obtain the display panel 10 in which each of the plurality of pixels 20 has high brightness compared to a display panel in which each of the plurality of pixels is not provided with a plurality of sub-pixels.
  • the display device 1 compared to a display panel having only one light emitting element and one driving transistor per pixel, the total amount of current that can be passed through a plurality of light emitting elements and the current that can be passed through a plurality of driving transistors can be reduced. can increase the total amount of Therefore, according to the display device 1, the display panel 10 with bright brightness per pixel 20 can be obtained. As a result, it is possible to obtain the display device 1 capable of displaying high-quality images.
  • the first sub-pixel 21 and the second sub-pixel 22 are stacked.
  • the first sub-pixel 21 is provided above the second sub-pixel 22 .
  • the first sub-pixel 21 emits light L1
  • the second sub-pixel 22 emits light L2.
  • Light emitted from one pixel 20 is a mixture of light L1 and light L2.
  • the directions of the lights L1 and L2 emitted by the first sub-pixel 21 and the second sub-pixel 22 are the same.
  • the luminance of each pixel 20 is compared to the luminance of a single-layer pixel (a pixel without a plurality of sub-pixels). A brightness that is about 1.5 times brighter can be obtained.
  • both the first sub-pixel 21 and the second sub-pixel 22 are top emission. That is, the light L2 emitted from the second sub-pixel 22 provided in the lower layer among the first sub-pixel 21 and the second sub-pixel 22 passes through the first sub-pixel 21 and is emitted from the outside of the first sub-pixel 21. emitted to
  • the first sub-pixel 21 and the second sub-pixel 22 are not limited to top emission, and both may be bottom emission.
  • the first sub-pixel 21 and the second sub-pixel 22 provided in one pixel 20 emit light of the same color. That is, for example, the light L1 emitted by the first sub-pixel 21 and the light L2 emitted by the second sub-pixel 22 can be light of the same color. Thereby, the brightness of light of the same color can be improved by the light L ⁇ b>1 emitted from the first sub-pixel 21 and the light L ⁇ b>2 emitted from the second sub-pixel 22 .
  • the plurality of pixels 20 may include, for example, pixels 20 that emit red light, pixels 20 that emit green light, pixels 20 that emit blue light, and pixels 20 that emit yellow light.
  • the light L1 emitted by the first sub-pixel 21 and the light L2 emitted by the second sub-pixel 22 are both red light, green light, blue light, or yellow light. There may be.
  • red light is light with a peak wavelength of more than 600 nm and less than or equal to 780 nm.
  • green light is light with a peak wavelength greater than 500 nm and less than or equal to 600 nm.
  • blue light is light with a peak wavelength of 400 nm or more and 500 nm or less.
  • yellow light is light with a peak wavelength of 550 nm or more and 590 nm or less.
  • the number of sub-pixels included in one pixel 20 is not limited to two, and may be three or more.
  • the display panel 10 displays an image on the display area 11 by, for example, self-luminescence of the plurality of pixels 20 .
  • the display panel 10 for example, an organic EL (electro-luminescence) display panel using an OLED (Organic Light Emitting Diode) as a light emitting element, or a QLED (Quantum dot Light Emitting Diode) using a QLED (Quantum dot Light Emitting Diode) as a light emitting element.
  • OLED Organic Light Emitting Diode
  • QLED Quantum dot Light Emitting Diode
  • a display panel may be mentioned.
  • the display panel 10 may be any display panel that includes light-emitting elements, and is not limited to an organic EL display panel or a QLED display panel.
  • Each of the plurality of gate lines G1 and each of the plurality of monitor control lines G2 correspond one-to-one, and are provided extending substantially in parallel.
  • Each of the multiple gate lines G1 is connected to each of the multiple first sub-pixels 21 and the multiple second sub-pixels 22 .
  • Each of the multiple monitor control lines G2 is connected to only one of the multiple first sub-pixels 21 and the multiple second sub-pixels 22 .
  • the plurality of monitor control lines G2 are connected to each of the plurality of first sub-pixels 21 and are not connected to each of the plurality of second sub-pixels 22 .
  • a plurality of data lines S are provided so as to cross the plurality of gate lines G1 and the plurality of monitor control lines G2. Also, each of the plurality of data lines S has a first data line S1 connected to the first sub-pixels 21 and a second data line S2 connected to the second sub-pixels 22 . Each of the plurality of first data lines S1 and each of the plurality of second data lines S2 are in one-to-one correspondence and are provided extending substantially in parallel.
  • Each of the plurality of pixels 20 is provided at the intersection of the plurality of data lines S, the plurality of gate lines G1 and the plurality of monitor control lines G2. Specifically, each of the plurality of first sub-pixels 21 is provided at a portion where the plurality of first data lines S1, the plurality of gate lines G1 and the plurality of monitor control lines G2 intersect. Further, each of the plurality of second sub-pixels 22 is provided at the intersection of the plurality of second data lines S2 and the plurality of gate lines G1.
  • the gate driver 13 may be provided on a substrate included in the display panel 10, for example. Alternatively, the gate driver 13 may be provided outside the substrate of the display panel 10 . One end of each of the plurality of gate lines G1 and the plurality of monitor control lines G2 is connected to the gate driver 13 .
  • the gate driver 13 has, for example, a shift register and a logic circuit. The gate driver 13 drives the plurality of gate lines G1 and the plurality of monitor control lines G2 based on gate control signals output from the control section 40 .
  • the gate driver 13 outputs a scanning signal for selecting the plurality of pixels 20 row by row to each of the plurality of pixels 20 via each of the plurality of gate lines G1. Further, when performing deterioration monitoring, the gate driver 13 outputs a monitor control signal for selecting the plurality of pixels 20 for each row to each of the plurality of pixels 20 via each of the plurality of monitor control lines G2. do.
  • deterioration monitoring is a process of obtaining deterioration information Mo representing the amount of decrease in luminous efficiency of each of the plurality of pixels 20 by measurement.
  • each of the plurality of data lines S is connected to the source driver 30 .
  • the source driver 30 drives each of the plurality of pixels 20 via the plurality of data lines S based on the source control signal output from the control section 40 . For example, when the source driver 30 acquires the video signal Va1 to be supplied to the first sub-pixel 21 from the control unit 40, the source driver 30 obtains the video signal which is an analog signal (gradation voltage) based on the video signal Va1 which is a digital signal. VA1 is generated and supplied to the first data line S1.
  • the source driver 30 when the source driver 30 acquires the video signal Va2 to be supplied to the second sub-pixel 22 from the control unit 40, the source driver 30 converts an analog signal (gradation voltage) based on the video signal Va2, which is a digital signal.
  • a video signal VA2 is generated and supplied to the second data line S2.
  • the video signals Va1 and Va2 supplied from the control unit 40 are input to the control unit 40 by the source driver 30, and the input video signal Vb input to the control unit 40 from the outside is corrected by the control unit 40 based on the deterioration information Mo. corrected).
  • the measurement unit 31 of the source driver 30 is an analog signal output from one of the first data line S1 and the second data line S2 based on an instruction from the control unit 40 when the deterioration monitor is executed.
  • the deterioration monitor current MI is measured, and the deterioration monitor current value MoI, which is the measured value, is output to the control unit 40 .
  • the measuring section 31 may be configured as a circuit including a switch transistor, an amplifier, an AD converter, and the like. Note that the measurement unit 31 may not necessarily be included in the source driver 30 and may be provided outside the source driver 30 .
  • the transmission of the video signal VA1 and the transmission of the deterioration monitor current MI do not necessarily have to be performed on the same wiring, and may be performed on separate wirings.
  • the control unit 40 displays an image on the display area 11 by controlling the operations of the gate driver 13 and the source driver 30 . Further, the deterioration compensator 41 of the controller 40 performs deterioration monitoring and deterioration compensation.
  • the deterioration compensation unit 41 of the control unit 40 corrects the input video signal Vb input from the outside based on the deterioration information Mo, and supplies the video signal to each of the first sub-pixel 21 and the second sub-pixel 22. (Video signals Va1 and Va2) are generated. Thus, the first sub-pixel 21 and the second sub-pixel 22 included in one pixel 20 are controlled based on the same input video signal Vb.
  • the control unit 40 controls driving of the gate driver 13 by outputting a gate control signal to the gate driver 13 . Further, the control unit 40 controls driving of the source driver 30 by outputting a source control signal to the source driver 30 .
  • the control unit 40 has, for example, an image processing unit that performs image processing, a timing controller that controls operations of the gate driver 13 and the source driver 30, and the like.
  • the image processing unit can be configured using an LSI (Large Scale Integration) such as a GPU (Graphics Processing Unit).
  • the timing controller can be configured using LSI.
  • the deterioration compensator 41 may have, for example, an arithmetic circuit for performing deterioration monitoring and performing deterioration compensation.
  • the deterioration compensation section 41 may be included in the image processing section, for example.
  • the deterioration compensator 41 performs deterioration monitoring at a predetermined timing.
  • the deterioration monitor means that the deterioration compensation unit 41 sweeps (increases in stages) the deterioration monitor voltage to the first sub-pixel 21, for example, and outputs the voltage from the first sub-pixel 21 to the measurement unit 31. This is a process of obtaining the deterioration monitor voltage value as the deterioration information Mo when the deterioration monitor current value MoI measured in 1 is equal to or greater than a predetermined value.
  • the deterioration compensation unit 41 obtains the deterioration information Mo for each of the plurality of first sub-pixels 21 and stores it in the storage unit 50 .
  • deterioration compensation unit 41 performs deterioration monitoring of the first sub-pixel 21 out of the first sub-pixel 21 and the second sub-pixel 22 is described. , deterioration monitoring of the second sub-pixel 22 of the first sub-pixel 21 and the second sub-pixel 22 may be performed.
  • the deterioration compensation unit 41 when acquiring the input video signal Vb, which is a video signal input from the outside, the deterioration compensation unit 41 performs deterioration compensation (that is, corrects) the input video signal Vb according to the deterioration information Mo stored in the storage unit 50. to generate a video signal to be supplied to each of the plurality of pixels 20 .
  • the deterioration compensator 41 generates the video signal Va1 to be supplied to the first sub-pixel 21 and the video signal Va2 to be supplied to the second sub-pixel 22 by compensating the deterioration of the input video signal Vb. .
  • the deterioration compensator 41 then outputs the generated video signals Va1 and Va2 to the source driver 30 .
  • the source driver 30 generates the video signal VA1 based on the video signal Va1 and supplies the video signal VA1 to the first sub-pixels 21 via the first data line S1.
  • the source driver 30 also generates a video signal VA2 based on the video signal Va2 and supplies the video signal VA2 to the second sub-pixels 22 via the second data line S2.
  • the deterioration compensator 41 obtains the deterioration information Mo by measuring the current-voltage characteristics of one of the first sub-pixel 21 and the second sub-pixel 22 . Thereby, the deterioration compensator 41 can accurately grasp the amount of decrease in the luminous efficiency of one of the first sub-pixel 21 and the second sub-pixel 22, and can accurately perform deterioration compensation.
  • the timing at which the degradation compensation unit 41 performs degradation monitoring is not particularly limited, but for example, during an image display period, during a vertical blanking period, immediately after the display device 1 is powered on, or when the display device 1 is turned off.
  • the storage unit 50 stores deterioration information Mo representing the amount of decrease in luminous efficiency of one of the first sub-pixel 21 and the second sub-pixel 22 .
  • a flash memory or the like can be used as the storage unit 50 .
  • the storage unit 50 is not limited to flash memory, and may be semiconductor memory such as SRAM (Static Random Access Memory), DRAM (Dynamic Random Access Memory), ROM (Read Only Memory), SSD (Solid State Drive). It may be a register, a magnetic storage device such as a hard disk drive (HDD), or an optical storage device such as an optical disk device.
  • FIG. 2 is a diagram showing a schematic configuration of a pixel circuit included in each of the first sub-pixel 21 and the second sub-pixel 22 of the display device 1 according to the embodiment.
  • the first sub-pixel 21 has a pixel circuit PC1.
  • the second sub-pixel 22 has a pixel circuit PC2.
  • the pixel circuit PC1 and the pixel circuit PC2 only the pixel circuit PC1 is a pixel circuit for obtaining the deterioration information Mo.
  • the pixel circuit PC1 connected to the m-th gate line G1[m], the m-th monitor control line G2[m], and the n-th first data line S1[n] , the pixel circuit PC2 connected to the gate line G1[m] of the m-th row and the second data line S2[n] of the n-th column.
  • n and m is an integer of 1 or more.
  • the pixel circuit PC1 includes a first light emitting element D11, a capacitor C11, a selection transistor Tr11, a drive transistor Tr12, and a monitor control transistor Tr13.
  • the pixel circuit PC2 includes a second light emitting element D21, a capacitor C21, a selection transistor Tr21, and a drive transistor Tr22.
  • the first light emitting element D11 and the second light emitting element D21 are, for example, self-luminous elements such as OLED (Organic Light Emitting Diode) or QLED (Quantum dot Light Emitting Diode).
  • OLED Organic Light Emitting Diode
  • QLED Quadantum dot Light Emitting Diode
  • the first light emitting element D11 and the second light emitting element D21 are stacked.
  • the capacitor C11 has one terminal connected to the source terminal of the selection transistor Tr11 and the gate terminal of the drive transistor Tr12, and the other terminal connected to the source terminal of the drive transistor Tr12, the anode of the first light emitting element D11, and the monitor. It is connected to the drain terminal of the control transistor Tr13.
  • the first light emitting element D11 has an anode connected to the source terminal of the drive transistor Tr12, a drain terminal of the monitor control transistor Tr13 and the other terminal of the capacitor C11, and a cathode connected to the low level power supply line ELVSS.
  • the selection transistor Tr11 is provided between the first data line S1[n] and the gate terminals of the capacitor C11 and the drive transistor Tr12.
  • the select transistor Tr11 has a gate terminal connected to the gate line G1[m], a drain terminal connected to the first data line S1[n], and a source terminal connected to the gate terminal of the drive transistor Tr12 and one terminal of the capacitor C11. is connected with
  • the driving transistor Tr12 is connected in series with the first light emitting element D11.
  • the gate terminal is connected to the source terminal of the selection transistor Tr11 and one terminal of the capacitor C11
  • the drain terminal is connected to the high-level power supply line ELVDD
  • the source terminal is connected to the anode of the first light emitting element D11 and the capacitor. It is connected to the other terminal of C11 and the drain terminal of the monitor control transistor Tr13.
  • the monitor control transistor Tr13 is provided between the source terminal of the drive transistor Tr12, the anode of the first light emitting element D11, and the first data line S1[n].
  • the gate terminal of the monitor control transistor Tr13 is connected to the monitor control line G2[n]
  • the drain terminal is connected to the source terminal of the drive transistor Tr12, the other terminal of the capacitor C11, and the anode of the first light emitting element D11,
  • the source terminal is connected to the first data line S1[n].
  • the capacitor C21 has one terminal connected to the source terminal of the selection transistor Tr21 and the gate terminal of the drive transistor Tr22, and the other terminal connected to the source terminal of the drive transistor Tr22 and the anode of the first light emitting element D11. It is The second light emitting element D21 has an anode connected to the source terminal of the drive transistor Tr22 and the other terminal of the capacitor C21, and a cathode connected to the low level power supply line ELVSS.
  • the selection transistor Tr21 is provided between the second data line S2[n] and the gate terminals of the capacitor C21 and the drive transistor Tr22.
  • the select transistor Tr21 has a gate terminal connected to the gate line G1[m], a drain terminal connected to the second data line S2[n], and a source terminal connected to the gate terminal of the drive transistor Tr22 and one terminal of the capacitor C21. is connected with
  • the driving transistor Tr22 is connected in series with the second light emitting element D21.
  • the drive transistor Tr22 has a gate terminal connected to the source terminal of the selection transistor Tr21 and one terminal of the capacitor C21, a drain terminal connected to the high-level power supply line ELVDD, and a source terminal connected to the anode of the second light emitting element D21 and the capacitor. It is connected to the other terminal of C21.
  • the operations of the pixel circuits PC1 and PC2 will be described with reference to FIG.
  • the gate line G1[m] is in an active state (selected state)
  • the monitor control line G2[m] is in an inactive state (non-selected state).
  • the selection transistors Tr11 and Tr21 are turned on, and the monitor control transistor Tr13 is turned off.
  • the control unit 40 performs deterioration compensation (correction) on the input video signal Vb based on the deterioration information Mo stored in the storage unit 50.
  • deterioration compensation correction
  • the source driver 30 transmits an image corresponding to the target luminance of the first light emitting element D11 to the first data line S1[n].
  • a signal voltage VA1 is supplied.
  • a current flows between the drain terminal and the source terminal of the driving transistor Tr12 and further flows between the anode and cathode of the first light emitting element D11 according to the video signal voltage VA1 supplied when the selection transistor Tr11 is in the ON state.
  • the first light emitting element D11 emits light with the target luminance.
  • the source driver 30 transmits an image corresponding to the target luminance of the second light emitting element D21 to the second data line S2[n].
  • a signal voltage VA2 is supplied.
  • a current flows between the drain terminal and the source terminal of the drive transistor Tr22 and further flows between the anode and cathode of the second light emitting element D21 according to the video signal voltage VA2 supplied when the selection transistor Tr21 is in the ON state.
  • the second light emitting element D21 emits light with the target luminance.
  • one pixel 20 includes a plurality of drive transistors Tr12 and Tr22.
  • the total amount of current that can flow through the transistor Tr12 and the drive transistor Tr22 can be increased.
  • one pixel 20 includes a plurality of first light emitting elements D11 and a plurality of second light emitting elements D21. Therefore, compared to a display device having only one light emitting element per pixel, The total amount of current that can flow through the plurality of first light emitting elements D11 and second light emitting elements D21 can be increased.
  • the luminance per pixel 20 can be increased compared to a display device having only one light emitting element and one driving transistor per pixel. As a result, according to the display device 1, it is possible to obtain the display device 1 capable of displaying a more vivid image.
  • the pixel circuit PC1 of the pixel circuit PC1 and the pixel circuit PC2 is driven.
  • the gate line G1[m] is first set to the active state (selected state), and the monitor control line G2[m] is set to the inactive state (unselected state).
  • the deterioration compensation unit 41 supplies the deterioration monitor voltage for measuring the current-voltage characteristics of the drive transistor Tr12 to the first data line S1[m] via the source driver 30, the supplied deterioration monitor voltage is supplied to the first data line S1[m].
  • the voltage charges capacitor C11.
  • a current corresponding to the charging voltage of the capacitor C11 flows through the driving transistor Tr12.
  • the gate line G1[m] is brought into an inactive state (unselected state), and a current corresponding to the charging voltage of the capacitor C11 flows through the driving transistor Tr12. Then, the deterioration compensator 41 stops supplying the deterioration monitor voltage to the first data line S1[n]. Then, the deterioration compensator 41 switches the source driver 30 to a mode in which current can be measured.
  • the monitor control line G2[m] is activated (selected), and the monitor control transistor Tr13 is turned on.
  • the deterioration monitor current MI passes between the drain terminal and the source terminal of the drive transistor Tr12, does not flow to the first light emitting element D11, flows between the drain terminal and the source terminal of the monitor control transistor Tr13, and flows to the first data line. It is supplied to the source driver 30 through S1[n]. Then, the deterioration monitor current MI supplied to the source driver 30 is measured by the measurement unit 31 to obtain the deterioration monitor current value MoI, which is a measured value. Then, the measurement unit 31 outputs the measured deterioration monitor current value MoI to the control unit 40 .
  • the deterioration compensator 41 sweeps the deterioration monitor voltage (increases step by step), and acquires the deterioration monitor voltage value when the deterioration monitor current value MoI reaches or exceeds a predetermined value as the deterioration information Mo. , the obtained deterioration information Mo is stored in the storage unit 50 .
  • the deterioration compensation unit 41 acquires the deterioration information Mo for each of the plurality of first sub-pixels 21 and stores it in the storage unit 50 .
  • the deterioration information Mo thus obtained represents the shift amount of the threshold voltage from the initial state between the drain terminal and the source terminal of the driving transistor Tr12 for causing current to flow through the first light emitting element D11. That is, the deterioration information Mo is information indicating the current-voltage characteristics between the drain terminal and the source terminal of the driving transistor Tr12 for causing current to flow through the first light emitting element D11. It can be said that there is.
  • the control unit 40 obtains deterioration information Mo from one of the pixel circuit PC1 and the pixel circuit PC2 by executing deterioration monitoring. Then, the control unit 40 uses deterioration information Mo obtained from one pixel circuit PC1 of the pixel circuit PC1 and the pixel circuit PC2 to supply video signals (video signals Va1 and Va1) to the pixel circuits PC1 and PC2, respectively.
  • the video signal Va2) is subjected to deterioration compensation.
  • the display device 1 obtains information indicating the luminous efficiency of the first light emitting element D11 in addition to the information indicating the current-voltage characteristics between the drain terminal and the source terminal of the driving transistor Tr12, and determines the amount of decrease in the luminous efficiency of the pixel 20.
  • Information indicating the luminous efficiency of the first light emitting element D11 may be obtained, for example, as follows. For example, first, the gate line G1[m] is set to an active state (selected state), and the monitor control line G2[m] is set to an inactive state (unselected state). Then, when a voltage (for example, 0 V) for turning off the drive transistor Tr12 is supplied to the first data line S1[n] by the deterioration compensator 41, the drive transistor Tr12 is turned off.
  • a voltage for example, 0 V
  • the gate line G1[m] is brought into an inactive state (non-selected state), and the drive transistor Tr12 is fixed in an off state. Then, the monitor control line G2[m] is activated (selected), and the monitor control transistor Tr13 is turned on.
  • the source driver 30 supplies the current to the first It passes through the data line S1[n], the source terminal and drain terminal of the monitor control transistor Tr13, and flows between the anode and cathode of the first light emitting element D11. This causes the first light emitting element D11 to emit light.
  • the measurement unit 31 measures the current that flows at this time, and the deterioration compensation unit 41 estimates the luminous efficiency of the first light emitting element D11 from the current value measured by the measurement unit 31. Information indicating the luminous efficiency is obtained.
  • deterioration information indicating the amount of decrease in luminous efficiency for each of the plurality of sub-pixels
  • the measured deterioration for each of the plurality of sub-pixels The amount of memory required to store information will increase.
  • the storage unit 50 stores deterioration information Mo representing the amount of decrease in the luminous efficiency of one of the first sub-pixel 21 and the second sub-pixel 22 . Then, based on the deterioration information Mo stored in the storage unit 50, the deterioration compensation unit 41 corrects the input video signal Vb input from the outside, and supplies the corrected input video signal Vb to each of the first sub-pixel 21 and the second sub-pixel 22.
  • the video signals Va1 and Va2 for the purpose are generated.
  • the deterioration compensator 41 corrects the input video signal Vb based on the deterioration information Mo, and corrects the video signal Va1 to be supplied to the first sub-pixel 21 and the video signal Va1 to be supplied to the second sub-pixel 22. is generated as a video signal Va2.
  • the storage unit 50 requires less to store the measured deterioration information Mo. Storage capacity can be reduced. Therefore, an increase in the data amount of the deterioration information Mo stored in the storage unit 50 is suppressed, and the display device 1 having the first sub-pixel 21 and the second sub-pixel 22, which are a plurality of sub-pixels, in one pixel 20 is improved. Degradation compensation can be performed.
  • the first sub-pixel 21 and the second sub-pixel 22 included in a certain pixel 20 are controlled based on the same input video signal Vb. Therefore, there is a correlation between the degree of deterioration of the first sub-pixel 21 and the degree of deterioration of the second sub-pixel 22 included in a certain pixel 20 .
  • a pixel 20 with a large first sub-pixel 21 has a large second sub-pixel 22
  • a pixel 20 with a small first sub-pixel 21 has a small second sub-pixel 22 . Therefore, using the deterioration information Mo of one of the first sub-pixel 21 and the second sub-pixel 22, deterioration compensation of both sub-pixels can be performed.
  • the control unit 40 obtains the deterioration information Mo of only the first sub-pixel 21 among the first sub-pixel 21 and the second sub-pixel 22 in each of the plurality of pixels 20 .
  • the data amount of the deterioration information Mo can be reduced compared to the case where the deterioration information is obtained from each of a plurality of sub-pixels included in one pixel. Therefore, the storage capacity of the storage unit 50 for storing the deterioration information Mo can be reduced.
  • the deterioration compensator 41 corrects the input video signal Vb based on the deterioration information Mo in order to generate the video signal Va1 to be supplied to the first sub-pixel 21, and the correction amount to be supplied to the second sub-pixel 22.
  • the correction amount for correcting the input video signal Vb based on the deterioration information Mo in order to generate the video signal Va2 may be the same.
  • the circuit size of the degradation compensator 41 can be reduced compared to the case where the amount of correction is different for each video signal supplied to the first sub-pixel and the second sub-pixel.
  • the deterioration compensation unit 41 corrects the gradation voltage indicated by the video signal Va1 obtained by correcting the input video signal Vb based on the deterioration information Mo, and the input video signal Vb obtained by correcting the input video signal Vb based on the deterioration information Mo.
  • the gradation voltage indicated by the input video signal Va2 may be the same. This makes it possible to align the progression states of deterioration between the first sub-pixel 21 and the second sub-pixel 22 .
  • the same gradation voltage means that the luminance of each of the first sub-pixel 21 and the second sub-pixel 22 is expressed in 256 levels from 0 to 255 gradations, for example. 21 and the second sub-pixel 22 may have the same level of multi-levels in which the respective luminances are expressed.
  • FIG. 3 is a cross-sectional view showing a schematic structure of the first light emitting element D11 and the second light emitting element D21 according to the embodiment.
  • the display device 1 includes a substrate 61 and an edge cover 62, and a second light emitting element D21 and a first light emitting element D11 are stacked on the substrate 61 in order from the substrate 61 side.
  • the substrate 61 includes, for example, a base material formed using glass or resin, an insulating layer having a multilayer structure provided on the base material, circuit elements such as drive transistors Tr12 and Tr22, wiring, and the like.
  • the edge cover 62 is provided on the substrate 61 so as to partition the periphery of the first light emitting element D11 and the second light emitting element D21.
  • the edge cover 62 is provided in a grid pattern in the display area 11 (see FIG. 1).
  • the edge cover 62 is formed using resin such as acrylic, for example.
  • the first light emitting element D11 includes a first electrode 63, a first light emitting layer 64, and a third electrode 65 in order from the upper layer (the layer farther from the substrate 61) to the lower layer (the layer closer to the substrate 61).
  • the second light emitting element D21 includes a third electrode 65, a second light emitting layer 66, and a second electrode 67 in order from the upper layer (the layer farther from the substrate 61) to the lower layer (the layer closer to the substrate 61).
  • the light emission method of the first light emitting element D11 is a so-called electroluminescence (EL) method in which the first light emitting layer 64 emits light when a current flows between the first electrode 63 and the third electrode 65.
  • the light emission method of the second light emitting element D21 is so-called electroluminescence (EL), in which the second light emitting layer 66 emits light when a current flows between the second electrode 67 and the third electrode 65. method.
  • the first electrode 63 is the anode and the third electrode 65 is the cathode.
  • the second electrode 67 is the anode and the third electrode 65 is the cathode. That is, the third electrode 65 is an electrode common to the first light emitting element D11 and the second light emitting element D21.
  • the first electrode 63 is provided to cover the first light emitting layer 64 and the edge cover 62, is routed from the top to the base of the edge cover 62, and is electrically connected to the drive transistor Tr12, for example. .
  • the first electrode 63 is provided for each of the plurality of first light emitting elements D11, and driving is controlled for each of the plurality of first light emitting elements D11.
  • the first electrode 63 is a transparent electrode that transmits visible light and is formed using a transparent conductive material such as ITO (Indium Tin Oxide).
  • the second electrode 67 is provided on the substrate 61 and electrically connected to the drive transistor Tr22, for example.
  • the second electrode 67 is provided for each of the plurality of second light emitting elements D21, and the edge of the second electrode 67 is covered with the edge cover 62. As shown in FIG.
  • the driving of the second electrode 67 is controlled for each of the plurality of second light emitting elements D21.
  • the second electrode 67 is, for example, a reflective electrode that reflects visible light and is formed using a highly reflective metal material such as aluminum.
  • the third electrode 65 is provided between the first light emitting layer 64 and the second light emitting layer 66 .
  • the third electrode 65 is, for example, an electrode common to each of the plurality of first light emitting elements D11 and the plurality of second light emitting elements D21.
  • the third electrode 65 is, for example, routed from within the area surrounded by the edge cover 62 to outside the area, and is electrically connected to the low-level power supply line ELVSS (see FIG. 2) via wiring.
  • the third electrode 65 is, for example, a transparent electrode that transmits visible light and is formed using a transparent conductive material such as ITO (Indium Tin Oxide).
  • the first light emitting layer 64 is provided between the first electrode 63 and the third electrode 65 .
  • the second light emitting layer 66 is provided between the second electrode 67 and the third electrode 65 . That is, the first light emitting layer 64 and the second light emitting layer 66 are provided so as to face each other with the third electrode 65 interposed therebetween.
  • first light-emitting layer 64 and the second light-emitting layer 66 each contain, for example, an organic light-emitting material that emits EL light.
  • first light-emitting layer 64 and second light-emitting layer 66 may each include, for example, EL-emitting quantum dots.
  • the quantum dots included in each of the first light-emitting layer 64 and the second light-emitting layer 66 may be semiconductor nanoparticles, for example.
  • the first light emitting element D11 holes are transported from the first electrode 63 to the first light emitting layer 64, and electrons are transported from the third electrode 65 to the first light emitting layer 64.
  • the second light emitting element D21 holes are transported from the second electrode 67 to the second light emitting layer 66, and electrons are transported from the third electrode 65 to the second light emitting layer 66.
  • each of the first light-emitting layer 64 and the second light-emitting layer 66 excitons are formed by recombination of the transported holes and electrons.
  • the formed exciton emits light upon deactivation from the excited state to the ground state.
  • the first light emitting layer 64 emits the light L1
  • the second light emitting layer 66 emits the light L2.
  • each of the light L1 emitted by the first light emitting layer 64 and the light L2 emitted by the second light emitting layer 66 is light of the same color such as red light, green light or blue light.
  • a layer other than the first light emitting layer 64 may be provided between the first electrode 63 and the third electrode 65.
  • a layer other than the first light emitting layer 64 may be provided between the first electrode 63 and the third electrode 65.
  • at least one of a hole injection layer and a hole transport layer for increasing the efficiency of transporting holes from the first electrode 63 to the first light emitting layer 64 may be provided between the third electrode 65 and the first light-emitting layer 64.
  • at least one of an electron injection layer and an electron transport layer for increasing electron transport efficiency from the third electrode 65 to the first light-emitting layer 64 may be provided.
  • a layer other than the second light emitting layer 66 may be provided between the second electrode 67 and the third electrode 65.
  • a layer other than the second light emitting layer 66 may be provided between the second electrode 67 and the third electrode 65.
  • at least one of a hole injection layer and a hole transport layer for increasing the efficiency of transporting holes from the second electrode 67 to the second light-emitting layer 66 may be provided between the second electrode 67 and the second light-emitting layer 66.
  • at least one of an electron injection layer and an electron transport layer for increasing electron transport efficiency from the third electrode 65 to the second light-emitting layer 66 may be provided.
  • the first light emitting element D11 and the second light emitting element D21 emit light L1 and light L2 in a direction away from the substrate 61, which is top emission.
  • the first light emitting element D11 and the second light emitting element D21 are not limited to top emission, and emit the light L1 and the light L2 in the direction toward the substrate 61, and emit the light L1 and the light L2 from the back side of the substrate 61, respectively. It may be the bottom emission that is taken out.
  • the first electrode 63 may be a reflective electrode
  • the second electrode 67 and the third electrode 65 may be transparent electrodes.
  • the first light emitting element D11 of the first sub-pixel 21 and the second light emitting element D21 of the second sub-pixel 22 are preferably stacked. This makes it possible to increase the brightness of each pixel 20 as compared with a display device in which one pixel is provided with only one light-emitting element. Thereby, the display device 1 with high image display quality can be obtained.
  • the first light-emitting layer 64 and the second light-emitting layer 66 may be formed using the same material, or may be formed using different materials. Further, for example, one of the first light emitting element D11 and the second light emitting element D21 may have a relatively high luminance when emitting light, and the other may have a relatively large viewing angle when emitting light.
  • FIG. 4 is a diagram showing a schematic configuration of the display device 1 according to Modification 1 of the embodiment. Note that FIG. 4 shows one pixel 20 among the plurality of pixels 20 connected to the n-th data line S[n].
  • the display device 1 uses the deterioration information Mo to correct the input video signal Vb to obtain the video signal Va1, and the deterioration information Mo to correct the input video signal Vb to obtain the video signal Va2. may be different from the correction amount of .
  • the LUT 51 stores the shift amount ⁇ Vth1 of the threshold voltage from the initial state between the drain terminal and the source terminal of the driving transistor Tr12 (see FIG. 2) in the first sub-pixel 21, and the driving transistor Tr22 (see FIG. 2) in the second sub-pixel 22. 2) with the shift amount ⁇ Vth2 of the threshold voltage from the initial state between the drain terminal and the source terminal (that is, the correlation between the deterioration characteristics of the drive transistors Tr12 and Tr22).
  • FIG. 5 is a diagram showing the correlation between the shift amount ⁇ Vth1 and the shift amount ⁇ Vth2 according to the embodiment.
  • the dashed line A1 represents the correlation when the shift amount ⁇ Vth1 and the shift amount ⁇ Vth2 are equal.
  • a solid line A2 represents the correlation when the shift amount ⁇ Vth2 is larger than the shift amount ⁇ Vth1. For example, store in the LUT 51 the data representing the correlation indicated by the solid line A2.
  • the deterioration compensation section 41 acquires the deterioration information Mo stored in the storage section 50 . Then, the deterioration compensator 41 corrects the input video signal Vb based on the deterioration information Mo to generate the video signal Va1. Further, the deterioration compensation unit 41 refers to the LUT 51 stored in the storage unit 50 and obtains the shift amount ⁇ Vth2 associated with the shift amount ⁇ Vth1 corresponding to the obtained deterioration information Mo. Then, the deterioration compensator 41 corrects the input video signal Vb based on the deterioration information Mo and the obtained shift amount ⁇ Vth2 to generate the video signal Va2. The deterioration compensator 41 then outputs the generated video signals Va1 and Va2 to the source driver 30 .
  • the deterioration compensator 41 corrects the input video signal Vb when generating the video signal Va1 to be supplied to the first sub-pixel 21, and the second sub-pixel It may be different from the correction amount for correcting the input video signal Vb when generating the video signal Va2 to be supplied. According to this, it is possible to generate the video signals Va1 and Va2 in which the respective deterioration states of the first sub-pixel 21 and the second sub-pixel 22 are more accurately reflected. According to this, it is possible to obtain the display device 1 capable of displaying an image of higher quality.
  • the solid line A2 in FIG. 5 shows an example assuming that the deterioration state of the second sub-pixel 22 progresses relative to that of the first sub-pixel 21 .
  • the degree of progression of the deterioration state of the second sub-pixel 22 relative to the first sub-pixel 21 depends on the layout of the pixel 20 and wiring, the heat dissipation mechanism, etc.
  • the correlation between the shift amount ⁇ Vth1 and the shift amount ⁇ th2 is not limited to the example indicated by the solid line A2 in FIG.
  • the second sub-pixel 22 may emit light with a higher brightness than the first sub-pixel 21.
  • the shift amount ⁇ Vth2 is converted to be higher than the shift amount ⁇ Vth1.
  • FIG. 6 is a diagram showing a schematic cross section of the pixel 20 of the display device 1 according to Modification 2 of the embodiment. Note that FIG. 6 shows one pixel 20 among the plurality of pixels 20 connected to the n-th data line S[n]. Each of the plurality of pixels 20 may have three or more sub-pixels.
  • each of the plurality of pixels 20 has a third sub-pixel 23 in addition to the first sub-pixel 21 and the second sub-pixel 22 .
  • the third sub-pixel 23 has a self-luminous light emitting element.
  • the first sub-pixel 21, the second sub-pixel 22 and the third sub-pixel 23 are stacked.
  • the second sub-pixel 22 is provided below the first sub-pixel 21
  • the third sub-pixel 23 is provided below the second sub-pixel 22 .
  • the first sub-pixel 21 emits light L1, the second sub-pixel 22 emits light L2, and the third sub-pixel emits light L3.
  • Light emitted from one pixel 20 is light obtained by adding (that is, mixing) the light L1, the light L2, and the light L3.
  • the lights L1, L2, and L3 are of the same color.
  • the lights L1, L2, and L3 may all be red light, green light, blue light, or yellow light.
  • the directions of the lights L1, L2, and L3 emitted by the first sub-pixel 21, the second sub-pixel 22, and the third sub-pixel 23 are the same.
  • the first sub-pixel 21, the second sub-pixel 22 and the third sub-pixel 23 may be top emission or bottom emission.
  • the plurality of data lines S[n] includes a first data line S1[n] connected to the first sub-pixel 21, a second data line S2[n] connected to the second sub-pixel 22, and a third data line S[n]. It has a third data line S3[n] connected to the sub-pixel 23 .
  • the measurement unit 31 selects from the first data line S1[n] among the first data line S1[n], the second data line S2[n], and the third data line S3[n].
  • the degradation monitor current MI which is an output analog signal
  • the degradation monitor current value MoI which is a measured value
  • the control unit 40 the deterioration compensator 41 stores the deterioration monitor voltage value when the deterioration monitor current value MoI reaches or exceeds a predetermined value in the storage unit 50 as the deterioration information Mo.
  • the deterioration compensation unit 41 when acquiring the input video signal Vb, which is a video signal input from the outside, the deterioration compensation unit 41 performs deterioration compensation (that is, corrects) the input video signal Vb according to the deterioration information Mo stored in the storage unit 50. to generate a video signal to be supplied to each of the plurality of pixels 20 .
  • the deterioration compensator 41 compensates for the deterioration of the input video signal Vb so that the video signal Va1 to be supplied to the first sub-pixel 21, the video signal Va2 to be supplied to the second sub-pixel 22, and the third A video signal Va3 to be supplied to the sub-pixel 23 is generated and supplied to the source driver 30, respectively.
  • the source driver 30 generates the video signal VA1 based on the video signal Va1, supplies it to the first sub-pixel 21 via the first data line S1[n], and generates the video signal VA2 based on the video signal Va2. is supplied to the second sub-pixel 22 via the second data line S2[n], the video signal VA3 is generated based on the video signal Va3, and sent to the third sub-pixel 23 via the third data line S3[n]. supply.
  • FIG. 7 is a cross-sectional view showing a schematic structure of the first light emitting element D11, the second light emitting element D21 and the third light emitting element D31 according to the embodiment.
  • the third sub-pixel 23 has the same pixel circuit as the pixel circuit PC2 (see FIG. 2) that the second sub-pixel 22 has. That is, the third sub-pixel 23 has a third light emitting element D31.
  • the second light emitting element D21 is provided below the first light emitting element D11
  • the third light emitting element D31 is provided below the second light emitting element D21.
  • the light emitted from the first light emitting element D11 is extracted to the side opposite to the second light emitting element D21.
  • the light L2 emitted from the second light emitting element D21 is extracted by passing through the first light emitting element D11. Further, the light L3 emitted from the third light emitting element D31 is transmitted through the second light emitting element D21 and the first light emitting element D11 and extracted.
  • the light L1 emitted from the first light emitting element D11 passes through the second light emitting element D21 and the third light emitting element D31.
  • light is extracted.
  • the light L2 emitted from the second light emitting element D21 is extracted by passing through the third light emitting element D31.
  • the light L3 emitted from the third light emitting element D31 is extracted on the side opposite to the second light emitting element D21.
  • FIG. 8 is a diagram showing a schematic configuration of the display device 1 according to Modification 3 of the embodiment. Note that in FIG. 8, one pixel 20a among the plurality of pixels 20 (pixels in the first group) connected to the gate line G1 [2m-1] in the [2m-1] row, which is an odd row, One pixel 20b among the plurality of pixels 20 (second group of pixels) connected to the gate line G1[2m] of the even-numbered [2m]-th row is shown. In Modification 3, m is an integer of 1 or more, [2m ⁇ 1] is an odd integer of 1 or more, and [2m] is an even integer of 2 or more.
  • the first sub-pixel 21a provided in each of the plurality of pixels 20a connected to the gate line G1 [2m-1] of the odd-numbered row [2m-1] is the odd-numbered row [2m-1].
  • ]-th monitor control line G2[2m-1] and the second sub-pixel 22a is not connected to the monitor control line G2[2m-1].
  • the first sub-pixels 21b included in each of the plurality of pixels 20b connected to the even-numbered [2m]-th gate line G1[2m] are controlled by the even-numbered [2m]-th row monitor control. It is not connected to the line G2[2m], and the second sub-pixel 22b is connected to the monitor control line G2[2m] of the even-numbered [2m]-th row.
  • the display device 1 includes a first group of pixels (for example, a plurality of pixels 20 connected to the gate line G1[2m ⁇ 1] of the odd-numbered [2m ⁇ 1]th row) and a second group of pixels.
  • a plurality of pixels 20 connected to the gate line G1 [2m] of the [2m] row, which is an even row may have different sub-pixels for obtaining deterioration information.
  • the display device 1 according to Modification 3 has a switch 60 . Further, the display device 1 according to Modification 3 has storage units 50a and 50b instead of the storage unit 50 (see FIG. 1). For example, each of the storage units 50 a and 50 b is a storage device having a smaller storage capacity than the storage unit 50 .
  • the deterioration compensator 41 applies the deterioration monitor voltage to the first sub-pixel 21a in the pixel 20a connected to the gate line G1[2m-1] of the odd-numbered row [2m-1]. is swept (increased step by step). Then, the deterioration monitor current MIa output from the first sub-pixel 21a is measured by the measurement unit 31, the measurement unit 31 obtains the deterioration monitor current value MoIa as the measured value, and the deterioration monitor current value MoIa reaches or exceeds the predetermined value. The deterioration monitor voltage value at the time of the deterioration is obtained as the deterioration information Moa.
  • the deterioration compensation unit 41 switches the electrical connection state of the switch 60 so that the deterioration compensation unit 41 and the storage unit 50a are electrically connected via the switch 60 . Then, the deterioration compensation unit 41 stores the deterioration information Moa in the storage unit 50a via the switch 60.
  • the deterioration compensator 41 sweeps the deterioration monitor voltage to the second sub-pixel 22b in the pixel 20a connected to the gate line G1[2m] of the even-numbered [2m]-th row (increases in stages). ) will be supplied. Then, the deterioration monitor current MIb output from the second sub-pixel 22b is measured by the measurement unit 31, and the measurement unit 31 obtains the deterioration monitor current value MoIb as the measured value. The deterioration monitor voltage value at the time of the deterioration is obtained as the deterioration information Mob.
  • the deterioration compensator 41 is electrically connected to the deterioration compensator 41 and the memory 50b via the switch 60 from the state in which the deterioration compensator 41 and the memory 50a are electrically connected via the switch 60. Switch the electrical connection state of the switch 60 to the connected state. Then, the deterioration compensation unit 41 stores the deterioration information Mob in the storage unit 50b via the switch 60.
  • the deterioration compensator 41 obtains video signals to be supplied to the pixels 20a connected to the gate line G1 [2m-1] of the [2m-1]-th row, which is an odd row, by deterioration compensation.
  • the electrical connection state of the switch 60 is switched so that the deterioration compensating section 41 and the storage section 50a are electrically connected via the switch 60 .
  • the deterioration compensator 41 performs deterioration compensation (that is, corrects) the input video signal Vb according to the deterioration information Moa stored in the storage unit 50a.
  • the deterioration compensator 41 performs deterioration compensation on the input video signal Vb to generate the video signal Va1a to be supplied to the first sub-pixel 21a and the video signal Va2a to be supplied to the second sub-pixel 22a. .
  • the deterioration compensator 41 then outputs the generated video signals Va1a and Va2a to the source driver 30 .
  • the source driver 30 generates the video signal VA1a, which is an analog signal, based on the video signal Va1a, and transmits the signal to the gate line of the [2m-1]th row, which is an odd row, via the first data line S1[n]. It is supplied to the first sub-pixel 21a connected to G1[2m-1].
  • the source driver 30 generates an analog video signal VA2a based on the video signal Va2a, and transmits the video signal VA2a to the odd-numbered [2m ⁇ 1]-th gate line through the second data line S2[n]. It is supplied to the second sub-pixel 22a connected to G1[2m-1].
  • the deterioration compensator 41 when obtaining a video signal to be supplied to the pixels 20b connected to the gate line G1[2m] of the even-numbered row [2m], through the switch 60.
  • the electrical connection state of the switch 60 is switched so that the deterioration compensation section 41 and the storage section 50b are electrically connected.
  • the deterioration compensator 41 performs deterioration compensation (that is, corrects) the input video signal Vb according to the deterioration information Mob stored in the storage unit 50b. and generate a video signal to be supplied to each of the plurality of pixels 20b.
  • the deterioration compensator 41 performs deterioration compensation on the input video signal Vb to generate the video signal Va1b to be supplied to the first sub-pixel 21b and the video signal Va2b to be supplied to the second sub-pixel 22b. .
  • the deterioration compensator 41 then outputs the generated video signals Va1b and Va2b to the source driver 30 .
  • the source driver 30 generates the video signal VA1b, which is an analog signal, based on the video signal Va1b, and transmits the signal to the even-numbered [2m]-th gate line G1[, via the first data line S1[n]. 2m].
  • the source driver 30 generates a video signal VA2b, which is an analog signal, based on the video signal Va2b. 2m].
  • the deterioration compensating unit 41 can reduce the number of the first sub-pixels 21a and 21b and the second sub-pixels 22a and 22b in the first group of pixels 20a and the second group of pixels 20b among the plurality of pixels 20.
  • the sub-pixels that acquire the deterioration information Moa and Mob may be made different.
  • the first group of pixels 20a is a pixel group connected to the odd-numbered gate line G1 [2m ⁇ 1] among the plurality of gate lines G1
  • the second group of pixels 20b is a plurality of 2 is a pixel group connected to the gate line G1 [2m] of even rows among the gate lines G1 of .
  • This also makes it possible to reduce the data capacity of the deterioration information Moa/Mob compared to the case where the deterioration information is obtained from all of the plurality of sub-pixels included in each of the plurality of pixels, and to store the deterioration information Moa/Mob. It is possible to reduce the storage capacity of the storage units 50a and 50b required for .
  • the first group of pixels 20a is a pixel group connected to the odd-numbered gate line G1[2m ⁇ 1] and the second group of pixels 20b is a pixel group connected to the even-numbered gate line G1[2m].
  • the first group of pixels 20a and the second group of pixels 20b are not limited to this.
  • one of the first group of pixels 20a and the second group of pixels 20b is a pixel group of a plurality of pixels 20 included in the left half area of the display area 11, and the other is the pixel group of the display area 11.
  • a pixel group of a plurality of pixels 20 included in the right half area may be used.
  • one of the first group of pixels 20a and the second group of pixels 20b is a pixel group of a plurality of pixels 20 included in the upper half area toward the display area 11, and the other is the display area.
  • 11 may be a pixel group of a plurality of pixels 20 included in the lower half region.
  • FIG. 9 is a diagram showing a schematic configuration of the display device 1 of Modification 4 according to the embodiment.
  • the display device 1 does not obtain the deterioration information by measuring the current-voltage characteristics of one of the first sub-pixel 21 and the second sub-pixel 22, but obtains the deterioration information obtained by estimating the amount of deterioration based on the input video signal Vb. Moc may be generated.
  • the control unit 40 has a deterioration amount estimating unit 42 in addition to the deterioration compensating unit 41 . Further, for example, the storage unit 50 stores the deterioration information Moc and the LUT 51 .
  • the deterioration amount estimation unit 42 When the input video signal Vb is input to the control unit 40, the deterioration amount estimation unit 42 periodically or irregularly converts the input video signal Vb corresponding to one of the first sub-pixel 21 and the second sub-pixel 22 into It is accumulated in the storage unit 50 and stored as accumulated data 52 . Then, the deterioration amount estimation unit 42 estimates the degree of deterioration of one of the first sub-pixel 21 and the second sub-pixel 22 based on the accumulated data 52 accumulated in the storage unit 50 .
  • the deterioration amount estimating unit 42 refers to the accumulated data 52, calculates an integrated value obtained by integrating the gradation voltage (for example, 255 gradations, which is white display) and the number of display times at the gradation voltage, and calculates the integrated value. Estimate the amount of decrease in luminous efficiency with respect to the value. Then, the deterioration amount estimation unit 42 obtains the deterioration information Moc based on the estimated decrease amount of the luminous efficiency, and stores it in the storage unit 50 .
  • the deterioration amount estimation unit 42 refers to the accumulated data 52, calculates an integrated value obtained by integrating the gradation voltage (for example, 255 gradations, which is white display) and the number of display times at the gradation voltage, and calculates the integrated value. Estimate the amount of decrease in luminous efficiency with respect to the value. Then, the deterioration amount estimation unit 42 obtains the deterioration information Moc based on the estimated decrease amount of the luminous efficiency, and stores it in the
  • the deterioration compensation unit 41 corrects the input video signal Vb input from the outside based on the deterioration information Moc stored in the storage unit 50, and corrects the input video signal Vb input from the outside. and second sub-pixels 22 (video signals Va1 and Va2). 4 and 5, the deterioration compensation unit 41 refers to the LUT 51 to generate the video signal Va1 to be supplied to the first sub-pixel 21 based on the deterioration information Moc. and the correction amount for correcting the input video signal Vb when generating the video signal Va2 to be supplied to the second sub-pixel 22 may be different.
  • the deterioration amount estimator 42 predicts the amount of decrease in the luminous efficiency of one of the first sub-pixel 21 and the second sub-pixel 22 based on the accumulated data 52 in which the input video signal Vb is accumulated, and stores it.
  • the deterioration information Moc stored in the unit 50 may be obtained. As a result, it is not necessary to actually measure the current-voltage characteristics of one of the first sub-pixel 21 and the second sub-pixel 22, so the time required for deterioration monitoring can be omitted.
  • the display device 1 according to Modification 4 does not need to perform deterioration monitoring, and therefore may have a configuration in which the plurality of monitor control lines G2 (see FIG. 1) are omitted.
  • FIG. 10 is a diagram showing a schematic configuration of the display device 1 according to Modification 5 of the embodiment. Note that FIG. 10 illustrates one pixel 20 among the plurality of pixels 20 connected to the n-th data line S[n]. Even if the first sub-pixel 21 and the second sub-pixel 22 included in each of the plurality of pixels 20 are not stacked and are arranged side by side in plan view (when the display region 11 is viewed from the normal direction), good. A pixel 20 shown in FIG. 10 is a so-called multi-pixel.
  • each of the plurality of pixels 20 has high brightness compared to a display panel in which each of the plurality of pixels is not provided with a plurality of sub-pixels.
  • the light L1 emitted from the first sub-pixel 21 and the light L2 emitted from the second sub-pixel 22 are light of the same color, such as red light, green light, blue light, or yellow light. good too. Further, for example, one of the first sub-pixel 21 and the second sub-pixel 22 may have a relatively high luminance when emitting light, and the other may have a relatively large viewing angle when emitting light.
  • the storage unit 50 is a computer-readable storage medium that non-temporarily stores a display program installed from a storage medium external to the display device 1 or from a server that can communicate with the display device 1. good too.
  • the display program causes the controller 40 to function as a deterioration compensator 41 and a deterioration amount estimator 42 .
  • the control unit 40 has a computer as a hardware configuration.
  • the computer may include a processor that functions as the deterioration compensator 41 and the deterioration amount estimator 42 by executing the display program.
  • the processor can be of any type as long as it can implement the function by executing the display program.
  • processors such as a CPU (Central Processing Unit), a GPU (Graphics Processing Unit), a DSP (Digital Signal Processor), and an ASIC (application specific integrated circuit) can be used as the processor.
  • processors may also include peripheral circuit devices in addition to CPUs, GPUs, DSPs, and the like.
  • the peripheral circuit device may be an IC (Integrated Circuit), and may include resistors, capacitors, and the like.

Abstract

表示装置は、複数の画素のそれぞれに第１サブ画素および第２サブ画素が設けられた表示パネルと、前記第１サブ画素および前記第２サブ画素のうち一方の発光効率の低下量を表す劣化情報を記憶する記憶部と、前記劣化情報に基づいて、外部から入力された入力映像信号を補正し、前記第１サブ画素および前記第２サブ画素のそれぞれに供給するための映像信号を生成する制御部と、を有する。

Description

表示装置
　本開示は、表示装置に関する。
　画素に発光素子を有する表示装置は、経年劣化などによって画素の発光効率が低下するため、画素の発光効率を測定して得られた劣化情報に応じて、画素に供給する映像信号を補正する劣化補償が行われる。特許文献１では、モニタ用の有機ＥＬ（Electro Luminescence）素子に受光素子を設け、受光素子で受光したモニタ用の有機ＥＬ素子の光量に基づいて、画像データの階調を補正している。また、近年では、１つの画素に複数のサブ画素を有する表示装置が開発されている。
特開２０１０－１４１２３９号公報
　１つの画素に複数のサブ画素を有する表示装置において、複数のサブ画素のそれぞれ毎に発光効率を測定すると、測定して得られた劣化情報のデータ量が大きくなるため、測定して得られた劣化情報を記憶するための記憶部に必要な容量も大きくする必要がある。本開示の一態様は、記憶部に記憶する劣化情報のデータ量の増加を抑制して、１つの画素に複数のサブ画素を有する表示装置の劣化補償を行うことを目的とする。
　本開示の一態様に係る表示装置は、複数の画素のそれぞれに第１サブ画素および第２サブ画素が設けられた表示パネルと、前記第１サブ画素および前記第２サブ画素のうち一方の発光効率の低下量を表す劣化情報を記憶する記憶部と、前記劣化情報に基づいて、外部から入力された入力映像信号を補正し、前記第１サブ画素および前記第２サブ画素のそれぞれに供給するための映像信号を生成する制御部と、を有する。
図１は、実施形態に係る表示装置の概略構成を表す図である。 図２は、実施形態に係る表示装置の第１サブ画素および第２サブ画素のそれぞれが有する画素回路の概略構成を表す図である。 図３は、実施形態に係る第１発光素子および第２発光素子の概略的な構造を表す断面図である。 図４は、実施形態の変形例１に係る表示装置の概略構成を表す図である。 図５は、実施形態に係る、シフト量ΔＶｔｈ１とシフト量ΔＶｔｈ２との相関関係を表す図である。 図６は、実施形態の変形例２に係る表示装置の画素の概略的な断面を表す図である。 図７は、実施形態に係る第１発光素子、第２発光素子および第３発光素子の概略的な構造を表す断面図である。 図８は、実施形態の変形例３に係る表示装置の概略構成を表す図である。 図９は、実施形態に係る変形例４の表示装置の概略構成を表す図である。 図１０は、実施形態の変形例５に係る表示装置の概略構成を表す図である。
　〔実施形態〕
　図１は、実施形態に係る表示装置１の概略構成を表す図である。表示装置１は、表示パネル１０と、ソースドライバ３０と、制御部４０と、記憶部５０とを備える。表示パネル１０は、複数の画素２０と、ゲートドライバ１３と、複数のゲート線Ｇ１と、複数のモニタ制御線Ｇ２と、複数のデータ線Ｓとを有する。例えば、ソースドライバ３０は測定部３１を備えている。例えば、制御部４０は劣化補償部４１を備えている。
　複数の画素２０は、表示パネル１０のうち画像の表示領域１１にマトリクス状に設けられている。複数の画素２０のそれぞれは、複数のサブ画素を有する。例えば、複数の画素２０のそれぞれは、第１サブ画素２１および第２サブ画素２２を有する。第１サブ画素２１および第２サブ画素２２は、それぞれ、自発光する発光素子を備える。第１サブ画素２１および第２サブ画素２２は、図２等を用いて後述するように、発光素子に電流を流すことにより、発光素子が発光する。
　ここで、発光素子および発光素子に接続された駆動トランジスタに流せる電流量には上限があったり、発光素子の発光効率に制約があったりする。このため、１つの画素に複数のサブ画素が設けられていない表示パネル、言い換えると、１つの画素に１つの発光素子しか設けられていない表示パネルは、各画素に設けられた１つの発光素子に流せる電流量に上限があったり、各画素に設けられた１つの発光素子の発光効率に制約があったりするため、各画素の輝度を向上させにくい。
　一方、本実施形態に係る表示装置１によると、表示パネル１０は、複数の画素２０のそれぞれに第１サブ画素２１および第２サブ画素２２が設けられている。これにより、表示装置１によると、複数の画素のそれぞれに複数のサブ画素が設けられていない表示パネルと比べて、複数の画素２０のそれぞれの輝度が高い表示パネル１０を得ることができる。
　例えば、図２等を用いて後述するように、表示装置１によると、複数の画素２０のそれぞれに設けられた複数の発光素子（例えば、図２に示す第１発光素子Ｄ１１および第２発光素子Ｄ２１）および複数の駆動トランジスタ（例えば、図２に示す駆動トランジスタＴｒ１２および駆動トランジスタＴｒ２２）を有する。このため、表示装置１によると、１つの画素あたり１つの発光素子および１つの駆動トランジスタしか有さない表示パネルと比べて、複数の発光素子に流せる電流の総量、および複数の駆動トランジスタに流せる電流の総量を多くすることができる。このため、表示装置１によると、１つの画素２０あたり輝度が明るい表示パネル１０を得ることができる。この結果、高品質な画像の表示が可能な表示装置１を得ることができる。
　本実施形態では、例えば、第１サブ画素２１および第２サブ画素２２は積層されている。例えば、第１サブ画素２１および第２サブ画素２２のうち、第１サブ画素２１は第２サブ画素２２の上層に設けられている。第１サブ画素２１は光Ｌ１を出射し、第２サブ画素２２は光Ｌ２を出射する。１つの画素２０から出射される光は光Ｌ１と光Ｌ２とが混色した光である。第１サブ画素２１および第２サブ画素２２が出射する光Ｌ１・Ｌ２の方向は同じである。
　例えば、上層に積層された第１サブ画素２１の可視光透過率５０％とすると、各画素２０の輝度は、単層の画素（複数のサブ画素を有さない画素）の輝度と比べて、約１．５倍程度明るい輝度を得ることができる。
　本実施形態では、一例として、第１サブ画素２１および第２サブ画素２２は両方ともトップエミッションであるものとして説明する。すなわち、第１サブ画素２１および第２サブ画素２２のうち下層に設けられた第２サブ画素２２から出射された光Ｌ２は、第１サブ画素２１を透過して、第１サブ画素２１の外部へ出射される。ただし、第１サブ画素２１および第２サブ画素２２は、トップエミッションに限定されず、両方ともボトムエミッションであってもよい。
　例えば、複数の画素２０のそれぞれは、１つの画素２０に設けられた第１サブ画素２１および第２サブ画素２２は同じ色の光を発光する。すなわち、例えば、第１サブ画素２１が出射する光Ｌ１と、第２サブ画素２２が出射する光Ｌ２とは同じ色の光とすることができる。これにより、同じ色の光の輝度を、第１サブ画素２１から出射する光Ｌ１および第２サブ画素２２から出射する光Ｌ２によって向上させることができる。
　複数の画素２０は、例えば、赤色光を出射する画素２０と、緑色光を出射する画素２０と、青色光を出射する画素２０と、黄色光を射出する画素２０とを含んでもよい。言い換えると、例えば、第１サブ画素２１が出射する光Ｌ１と、第２サブ画素２２が出射する光Ｌ２とは、両方とも、赤色光、緑色光、青色光、または、黄色光の何れかであってもよい。
　なお、例えば、赤色光は、ピーク波長が６００ｎｍより大きく７８０ｎｍ以下の波長の光である。また、例えば、緑色光は、ピーク波長が５００ｎｍより大きく６００ｎｍ以下の光である。また、例えば、青色光は、ピーク波長が４００ｎｍ以上５００ｎｍ以下の光である。また、例えば、黄色光は、ピーク波長が５５０ｎｍ以上５９０ｎｍ以下の光である。
　また、１つの画素２０が有するサブ画素の個数は、２つに限定されず、３つ以上であってもよい。
　表示パネル１０は、例えば、複数の画素２０が自発光することによって表示領域１１に画像を表示する。表示パネル１０としては、例えば、発光素子にＯＬＥＤ（Organic Light Emitting Diode）が用いられた有機ＥＬ（electro-luminescence）表示パネル、または、発光素子にＱＬＥＤ（Quantum dot Light Emitting Diode）が用いられたＱＬＥＤ表示パネルを挙げることができる。なお、表示パネル１０は、発光素子を備える表示パネルであればよく、有機ＥＬ表示パネル、または、ＱＬＥＤ表示パネルに限定されるものではない。
　複数のゲート線Ｇ１のそれぞれと複数のモニタ制御線Ｇ２のそれぞれとは、１対１で対応しており、略平行に延びて設けられている。複数のゲート線Ｇ１のそれぞれは、複数の第１サブ画素２１および複数の第２サブ画素２２のそれぞれと接続されている。複数のモニタ制御線Ｇ２のそれぞれは、複数の第１サブ画素２１および複数の第２サブ画素２２のうち一方とのみ接続されている。本実施形態では、一例として、複数のモニタ制御線Ｇ２は、複数の第１サブ画素２１のそれぞれと接続されており、複数の第２サブ画素２２のそれぞれとは接続されていない。
　複数のデータ線Ｓは、複数のゲート線Ｇ１および複数のモニタ制御線Ｇ２と交差するように延びて設けられている。また、複数のデータ線Ｓのそれぞれは、第１サブ画素２１と接続された第１データ線Ｓ１と、第２サブ画素２２と接続された第２データ線Ｓ２とを有する。複数の第１データ線Ｓ１のそれぞれと複数の第２データ線Ｓ２のそれぞれとは、１対１で対応しており、略平行に延びて設けられている。
　複数の画素２０のそれぞれは、複数のデータ線Ｓと、複数のゲート線Ｇ１および複数のモニタ制御線Ｇ２とが交差する部分に設けられている。具体的には、複数の第１サブ画素２１のそれぞれは、複数の第１データ線Ｓ１と、複数のゲート線Ｇ１および複数のモニタ制御線Ｇ２とが交差する部分に設けられている。また、複数の第２サブ画素２２のそれぞれは、複数の第２データ線Ｓ２と、複数のゲート線Ｇ１とが交差する部分に設けられている。
　ゲートドライバ１３は、例えば、表示パネル１０が有する基板に設けられていてもよい。または、ゲートドライバ１３は、表示パネル１０が有する基板の外部に設けられていてもよい。ゲートドライバ１３には、複数のゲート線Ｇ１および複数のモニタ制御線Ｇ２それぞれの一方の端部が接続されている。ゲートドライバ１３は、例えば、シフトレジスタおよび論理回路などを有する。ゲートドライバ１３は、制御部４０から出力されたゲート制御信号に基づいて、複数のゲート線Ｇ１および複数のモニタ制御線Ｇ２をそれぞれ駆動する。
　ゲートドライバ１３は、複数の画素２０を行毎に選択するための走査信号を、複数のゲート線Ｇ１のそれぞれを介して複数の画素２０のそれぞれへ出力する。また、ゲートドライバ１３は、劣化モニタを実行する際、複数の画素２０を行毎に選択するためのモニタ制御信号を、複数のモニタ制御線Ｇ２のそれぞれを介して複数の画素２０のそれぞれへ出力する。なお、詳細は後述するが、劣化モニタとは、複数の画素２０のそれぞれの発光効率の低下量を表す劣化情報Ｍｏを、測定によって得る処理である。
　ソースドライバ３０には、複数のデータ線Ｓのそれぞれの一方の端部が接続されている。ソースドライバ３０は、制御部４０から出力されたソース制御信号に基づいて、複数のデータ線Ｓを介して複数の画素２０のそれぞれを駆動する。例えば、ソースドライバ３０は、制御部４０から、第１サブ画素２１へ供給するための映像信号Ｖａ１を取得すると、デジタル信号である映像信号Ｖａ１に基づいてアナログ信号（階調電圧）である映像信号ＶＡ１を生成し、第１データ線Ｓ１へ供給する。また、例えば、ソースドライバ３０は、制御部４０から、第２サブ画素２２へ供給するための映像信号Ｖａ２を取得すると、デジタル信号である映像信号Ｖａ２に基づいてアナログ信号（階調電圧）である映像信号ＶＡ２を生成し、第２データ線Ｓ２へ供給する。なお、ソースドライバ３０が、制御部４０から供給される映像信号Ｖａ１・Ｖａ２は、外部から制御部４０へ入力された入力映像信号Ｖｂが、制御部４０によって、劣化情報Ｍｏに基づいて劣化補償（補正）された信号である。
　また、ソースドライバ３０の測定部３１は、劣化モニタの実行時には、制御部４０からの指示に基づいて、第１データ線Ｓ１および第２データ線Ｓ２のうち一方から出力されてきたアナログ信号である劣化モニタ電流ＭＩを測定し、測定値である劣化モニタ電流値ＭｏＩを制御部４０へ出力する。例えば、測定部３１は、スイッチトランジスタ、アンプ、おおびＡＤコンバータなどを有する回路として構成されてもよい。なお、測定部３１は、必ずしもソースドライバ３０に含まれていなくてもよく、ソースドライバ３０の外部に設けられていてもよい。
　また、映像信号ＶＡ１の伝送と、劣化モニタ電流ＭＩの伝送とを、必ずしも同一の配線で行う必要はなく、それぞれ別々の配線で行ってもよい。
　制御部４０は、ゲートドライバ１３およびソースドライバ３０の動作を制御することにより、表示領域１１に画像を表示させる。また、制御部４０の劣化補償部４１は、劣化モニタを実行したり、劣化補償を実行したりする。制御部４０の劣化補償部４１は、劣化情報Ｍｏに基づいて、外部から入力された入力映像信号Ｖｂを補正し、第１サブ画素２１および第２サブ画素２２のそれぞれに供給するための映像信号（映像信号Ｖａ１・Ｖａ２）を生成する。このように、ある画素２０に含まれる第１サブ画素２１および第２サブ画素２２は、同じ入力映像信号Ｖｂに基づき制御される。
　制御部４０は、ゲートドライバ１３へゲート制御信号を出力することでゲートドライバ１３の駆動を制御する。また、制御部４０は、ソースドライバ３０へソース制御信号を出力することでソースドライバ３０の駆動を制御する。
　制御部４０は、例えば、画像処理を行う画像処理部と、ゲートドライバ１３およびソースドライバ３０の動作を制御するタイミングコントローラなどを有する。例えば、画像処理部は、ＧＰＵ（Graphics Processing Unit）などのＬＳＩ（Large Scale Integration）を用いて構成することができる。例えば、タイミングコントローラは、ＬＳＩを用いて構成することができる。劣化補償部４１は、例えば、劣化モニタを実行したり、劣化補償を実行したりするための演算回路を有していてもよい。劣化補償部４１は、例えば、画像処理部に含まれていてもよい。
　ここで、複数の画素２０は、温度変化の影響を受けたり、経年劣化を生じたりするなどに起因して、発光効率が低下する。そこで、劣化補償部４１は、所定のタイミングで劣化モニタを実行する。
　劣化モニタとは、劣化補償部４１が、例えば、第１サブ画素２１へ劣化モニタ電圧をスイープさせて（段階的に上げて）供給していき、第１サブ画素２１から出力されて測定部３１で測定された劣化モニタ電流値ＭｏＩが所定値以上になったときの劣化モニタ電圧値を劣化情報Ｍｏとして得る処理である。劣化補償部４１は、複数の第１サブ画素２１のそれぞれ毎に劣化情報Ｍｏを得て記憶部５０へ記憶する。
　なお、本実施形態では、劣化補償部４１は、第１サブ画素２１および第２サブ画素２２のうち第１サブ画素２１の劣化モニタを行う場合の例を説明しているが、劣化補償部４１は、第１サブ画素２１および第２サブ画素２２のうち第２サブ画素２２の劣化モニタを行ってもよい。
　そして、劣化補償部４１は、外部から入力される映像信号である入力映像信号Ｖｂを取得すると、記憶部５０に記憶された劣化情報Ｍｏに応じて、入力映像信号Ｖｂを劣化補償（すなわち補正）し、複数の画素２０のそれぞれへ供給すべき映像信号を生成する。具体的には、劣化補償部４１は、入力映像信号Ｖｂを劣化補償することにより、第１サブ画素２１へ供給すべき映像信号Ｖａ１および第２サブ画素２２へ供給すべき映像信号Ｖａ２を生成する。そして、劣化補償部４１は、生成した映像信号Ｖａ１・Ｖａ２をソースドライバ３０へ出力する。この後、上述のように、ソースドライバ３０は、映像信号Ｖａ１に基づいて映像信号ＶＡ１を生成して、映像信号ＶＡ１を、第１データ線Ｓ１を介して第１サブ画素２１へ供給する。また、ソースドライバ３０は、映像信号Ｖａ２に基づいて映像信号ＶＡ２を生成して、映像信号ＶＡ２を、第２データ線Ｓ２を介して第２サブ画素２２へ供給する。
　このように、劣化補償部４１は、第１サブ画素２１および第２サブ画素２２のうち一方の電流電圧特性を測定することにより劣化情報Ｍｏを得る。これにより、劣化補償部４１は、正確に、第１サブ画素２１および第２サブ画素２２のうち一方の発光効率の低下量を把握することができ、正確に劣化補償することができる。
　なお、劣化補償部４１が、劣化モニタを実行するタイミングは、特に限定されるものではないが、例えば、画像の表示期間中、垂直帰線期間中、表示装置１の電源オン直後、または表示装置１の電源オフ時などを挙げることができる。
　記憶部５０は、第１サブ画素２１および第２サブ画素２２のうち一方の発光効率の低下量を表す劣化情報Ｍｏを記憶する。記憶部５０としては、例えば、フラッシュメモリーなどを用いることができる。なお、記憶部５０は、フラッシュメモリーに限定されず、ＳＲＡＭ（Static Random Access Memory）、ＤＲＡＭ（Dynamic Random Access Memory）、ＲＯＭ（Read Only Memory）、ＳＳＤ（Solid State Drive）などの半導体メモリーであってもよいし、レジスターであってもよいし、ハードディスク装置（ＨＤＤ：Hard Disk Drive）等の磁気記憶装置であってもよいし、光学ディスク装置等の光学式記憶装置であってもよい。
　次に、図２を用いて、第１サブ画素２１および第２サブ画素２２のそれぞれが有する画素回路について説明する。図２は実施形態に係る表示装置１の第１サブ画素２１および第２サブ画素２２のそれぞれが有する画素回路の概略構成を表す図である。第１サブ画素２１は、画素回路ＰＣ１を有する。第２サブ画素２２は、画素回路ＰＣ２を有する。例えば、画素回路ＰＣ１および画素回路ＰＣ２のうち、画素回路ＰＣ１のみが、劣化情報Ｍｏを得るための画素回路である。
　なお、図２では、ｍ行目のゲート線Ｇ１［ｍ］およびｍ行目のモニタ制御線Ｇ２［ｍ］とｎ列目の第１データ線Ｓ１［ｎ］とに接続された画素回路ＰＣ１と、ｍ行目のゲート線Ｇ１［ｍ］とｎ列目の第２データ線Ｓ２［ｎ］とに接続された画素回路ＰＣ２とを図示している。なお、ｎとｍとはそれぞれ１以上の整数である。
　画素回路ＰＣ１は、第１発光素子Ｄ１１と、コンデンサＣ１１と、選択トランジスタＴｒ１１と、駆動トランジスタＴｒ１２と、モニタ制御トランジスタＴｒ１３とを含む。画素回路ＰＣ２は、第２発光素子Ｄ２１と、コンデンサＣ２１と、選択トランジスタＴｒ２１と、駆動トランジスタＴｒ２２とを含む。
　第１発光素子Ｄ１１および第２発光素子Ｄ２１は、例えば、ＯＬＥＤ（Organic Light Emitting Diode）、または、ＱＬＥＤ（Quantum dot Light Emitting Diode）などの自発光素子である。例えば、図３を用いて後述するように、第１発光素子Ｄ１１と第２発光素子Ｄ２１は積層されている。
　画素回路ＰＣ１において、コンデンサＣ１１は、一方の端子が選択トランジスタＴｒ１１のソース端子および駆動トランジスタＴｒ１２のゲート端子と接続され、他方の端子が駆動トランジスタＴｒ１２のソース端子、第１発光素子Ｄ１１のアノードおよびモニタ制御トランジスタＴｒ１３のドレイン端子と接続されている。第１発光素子Ｄ１１は、アノードが駆動トランジスタＴｒ１２のソース端子、モニタ制御トランジスタＴｒ１３のドレイン端子およびコンデンサＣ１１の他方の端子と接続され、カソードがローレベル電源線ＥＬＶＳＳと接続されている。
　選択トランジスタＴｒ１１は、第１データ線Ｓ１［ｎ］と、コンデンサＣ１１および駆動トランジスタＴｒ１２のゲート端子との間に設けられている。選択トランジスタＴｒ１１のうち、ゲート端子はゲート線Ｇ１［ｍ］と接続され、ドレイン端子は第１データ線Ｓ１［ｎ］と接続され、ソース端子は駆動トランジスタＴｒ１２のゲート端子およびコンデンサＣ１１の一方の端子と接続されている。
　駆動トランジスタＴｒ１２は、第１発光素子Ｄ１１と直列に接続されている。駆動トランジスタＴｒ１２のうち、ゲート端子は選択トランジスタＴｒ１１のソース端子およびコンデンサＣ１１の一方の端子と接続され、ドレイン端子はハイレベル電源線ＥＬＶＤＤと接続され、ソース端子は第１発光素子Ｄ１１のアノード、コンデンサＣ１１の他方の端子およびモニタ制御トランジスタＴｒ１３のドレイン端子と接続されている。
　モニタ制御トランジスタＴｒ１３は、駆動トランジスタＴｒ１２のソース端子および第１発光素子Ｄ１１のアノードと、第１データ線Ｓ１［ｎ］との間に設けられている。モニタ制御トランジスタＴｒ１３のうち、ゲート端子は、モニタ制御線Ｇ２［ｎ］と接続され、ドレイン端子は駆動トランジスタＴｒ１２のソース端子、コンデンサＣ１１の他方の端子および第１発光素子Ｄ１１のアノードに接続され、ソース端子は第１データ線Ｓ１［ｎ］と接続されている。
　画素回路ＰＣ２において、コンデンサＣ２１は、一方の端子が選択トランジスタＴｒ２１のソース端子および駆動トランジスタＴｒ２２のゲート端子と接続され、他方の端子が駆動トランジスタＴｒ２２のソース端子および第１発光素子Ｄ１１のアノードと接続されている。第２発光素子Ｄ２１は、アノードが駆動トランジスタＴｒ２２のソース端子およびコンデンサＣ２１の他方の端子と接続され、カソードがローレベル電源線ＥＬＶＳＳと接続されている。
　選択トランジスタＴｒ２１は、第２データ線Ｓ２［ｎ］と、コンデンサＣ２１および駆動トランジスタＴｒ２２のゲート端子との間に設けられている。選択トランジスタＴｒ２１のうち、ゲート端子はゲート線Ｇ１［ｍ］と接続され、ドレイン端子は第２データ線Ｓ２［ｎ］と接続され、ソース端子は駆動トランジスタＴｒ２２のゲート端子およびコンデンサＣ２１の一方の端子と接続されている。
　駆動トランジスタＴｒ２２は、第２発光素子Ｄ２１と直列に接続されている。駆動トランジスタＴｒ２２のうち、ゲート端子は選択トランジスタＴｒ２１のソース端子およびコンデンサＣ２１の一方の端子と接続され、ドレイン端子はハイレベル電源線ＥＬＶＤＤと接続され、ソース端子は第２発光素子Ｄ２１のアノードおよびコンデンサＣ２１の他方の端子と接続されている。
　次に、図２を用いて、画素回路ＰＣ１・ＰＣ２の動作について説明する。画像の表示期間、すなわち、階調電圧の書き込み期間においては、ゲート線Ｇ１[ｍ]はアクティブ状態（選択された状態）とされ、モニタ制御線Ｇ２[ｍ]は非アクティブ状態（非選択の状態）とされる。これにより、選択トランジスタＴｒ１１・Ｔｒ２１はそれぞれオン状態となり、モニタ制御トランジスタＴｒ１３はオフ状態となる。
　そして、制御部４０に、外部から入力映像信号Ｖｂが入力されると、制御部４０は、記憶部５０に記憶された劣化情報Ｍｏに基づいて、入力映像信号Ｖｂを劣化補償（補正）することにより、劣化補償後の映像信号Ｖａ１・Ｖａ２を生成する。
　そして、画素回路ＰＣ１においては、制御部４０がソースドライバ３０へ供給した映像信号Ｖａ１に応じて、ソースドライバ３０から第１データ線Ｓ１［ｎ］へ第１発光素子Ｄ１１の目標輝度に応じた映像信号電圧ＶＡ１が供給される。選択トランジスタＴｒ１１がオン状態の時に供給された映像信号電圧ＶＡ１に応じて、駆動トランジスタＴｒ１２のドレイン端子およびソース端子間に電流が流れ、さらに第１発光素子Ｄ１１のアノードおよびカソード間を流れる。これにより、第１発光素子Ｄ１１が、目標の輝度で発光する。
　また、画素回路ＰＣ２においては、制御部４０がソースドライバ３０へ供給した映像信号Ｖａ２に応じて、ソースドライバ３０から第２データ線Ｓ２［ｎ］へ第２発光素子Ｄ２１の目標輝度に応じた映像信号電圧ＶＡ２が供給される。選択トランジスタＴｒ２１がオン状態の時に供給された映像信号電圧ＶＡ２に応じて、駆動トランジスタＴｒ２２のドレイン端子およびソース端子間に電流が流れ、さらに第２発光素子Ｄ２１のアノードおよびカソード間を流れる。これにより、第２発光素子Ｄ２１が、目標の輝度で発光する。
　このように、表示装置１によると、１つの画素２０に、複数の駆動トランジスタＴｒ１２および駆動トランジスタＴｒ２２を備えるため、１つの画素あたり１つの駆動トランジスタしか有さない表示装置と比べて、複数の駆動トランジスタＴｒ１２および駆動トランジスタＴｒ２２に流せる電流の総量を多くすることができる。加えて、表示装置１によると、１つの画素２０に、複数の第１発光素子Ｄ１１および第２発光素子Ｄ２１を備えるため、１つの画素あたり１つの発光素子しか有さない表示装置と比べて、複数の第１発光素子Ｄ１１および第２発光素子Ｄ２１に流せる電流の総量を多くすることができる。
　このため、表示装置１によると、１つの画素あたり１つの発光素子および１つの駆動トランジスしか有さない表示装置と比べて、１つの画素２０あたりの輝度を高くすることができる。この結果、表示装置１によると、より鮮やかな画像の表示が可能な表示装置１を得ることができる。
　また、劣化モニタの実行時は、画素回路ＰＣ１および画素回路ＰＣ２のうち、画素回路ＰＣ１が駆動される。劣化モニタの実行時には、まず、ゲート線Ｇ１［ｍ］はアクティブ状態（選択された状態）とされ、モニタ制御線Ｇ２［ｍ］は非アクティブ状態（非選択の状態）とされる。
　そして、劣化補償部４１によって、ソースドライバ３０を介して、駆動トランジスタＴｒ１２の電流電圧特性を測定するための劣化モニタ電圧が第１データ線Ｓ１［ｍ］に供給されると、供給された劣化モニタ電圧によってコンデンサＣ１１が充電される。これにより、駆動トランジスタＴｒ１２に、コンデンサＣ１１の充電電圧に応じた電流が流れる。
　次に、ゲート線Ｇ１［ｍ］は非アクティブ状態（非選択の状態）とされ、駆動トランジスタＴｒ１２に、コンデンサＣ１１の充電電圧に応じた電流が流れる。そして、劣化補償部４１は、第１データ線Ｓ１［ｎ］に供給している劣化モニタ電圧の供給を停止する。そして、劣化補償部４１は、ソースドライバ３０を電流の測定が可能なモードへ切り替える。
　次に、モニタ制御線Ｇ２［ｍ］はアクティブ状態（選択された状態）とされ、モニタ制御トランジスタＴｒ１３はオン状態となる。この結果、劣化モニタ電流ＭＩが、駆動トランジスタＴｒ１２のドレイン端子およびソース端子間を通り、第１発光素子Ｄ１１へは流れず、モニタ制御トランジスタＴｒ１３のドレイン端子およびソース端子間を流れ、第１データ線Ｓ１［ｎ］を通ってソースドライバ３０へ供給される。そして、ソースドライバ３０へ供給された劣化モニタ電流ＭＩは、測定部３１によって測定されることによって、測定値である劣化モニタ電流値ＭｏＩが得られる。そして、測定部３１は、測定した劣化モニタ電流値ＭｏＩを制御部４０に出力する。そして、劣化補償部４１は、劣化モニタ電圧をスイープさせていき（段階的に上げていき）、劣化モニタ電流値ＭｏＩが所定値以上となったときの劣化モニタ電圧値を劣化情報Ｍｏとして取得し、得られた劣化情報Ｍｏを記憶部５０に記憶する。劣化補償部４１は、複数の第１サブ画素２１のそれぞれ毎に劣化情報Ｍｏを取得していき、記憶部５０へ記憶する。
　このように得られた劣化情報Ｍｏは、第１発光素子Ｄ１１に電流を流すための駆動トランジスタＴｒ１２のドレイン端子およびソース端子間の初期状態からの閾値電圧のシフト量が表されている。すなわち劣化情報Ｍｏは、第１発光素子Ｄ１１に電流を流すための駆動トランジスタＴｒ１２のドレイン端子およびソース端子間の電流電圧特性を示す情報であるため、画素２０の発光効率の低下量を表す情報であるといえる。
　本実施形態に係る制御部４０は、劣化モニタの実行によって、画素回路ＰＣ１および画素回路ＰＣ２のうち一方の画素回路ＰＣ１から劣化情報Ｍｏを得る。そして、制御部４０は、画素回路ＰＣ１および画素回路ＰＣ２のうち一方の画素回路ＰＣ１から得た劣化情報Ｍｏを用いて、画素回路ＰＣ１および画素回路ＰＣ２のそれぞれへ供給する映像信号（映像信号Ｖａ１および映像信号Ｖａ２）を、劣化補償する。
　なお、表示装置１は、駆動トランジスタＴｒ１２のドレイン端子およびソース端子間の電流電圧特性を示す情報に加え、第１発光素子Ｄ１１の発光効率を示す情報を得て、画素２０の発光効率の低下量を表す情報である劣化情報Ｍｏとしてもよい。
　第１発光素子Ｄ１１の発光効率を示す情報は、例えば、以下のようにして得てもよい。例えば、まず、ゲート線Ｇ１［ｍ］はアクティブ状態（選択された状態）とされ、モニタ制御線Ｇ２［ｍ］は非アクティブ状態（非選択の状態）とされる。そして、劣化補償部４１によって、駆動トランジスタＴｒ１２をオフ状態とするための電圧（例えば０Ｖ）が第１データ線Ｓ１［ｎ］に供給されると、駆動トランジスタＴｒ１２がオフ状態となる。
　次に、ゲート線Ｇ１［ｍ］は非アクティブ状態（非選択の状態）とされ、駆動トランジスタＴｒ１２がオフ状態で固定される。そして、モニタ制御線Ｇ２［ｍ］はアクティブ状態（選択された状態）とされ、モニタ制御トランジスタＴｒ１３はオン状態となる。
　そして、劣化補償部４１によって、第１発光素子Ｄ１１の電流電圧特性を測定するための劣化モニタ電圧が第１データ線Ｓ１［ｎ］に供給されると、ソースドライバ３０から、電流が、第１データ線Ｓ１［ｎ］と、モニタ制御トランジスタＴｒ１３のソース端子およびドレイン端子間とを通り、第１発光素子Ｄ１１のアノードおよびカソード間を流れる。これにより、第１発光素子Ｄ１１が発光する。この時に流れる電流を測定部３１が測定し、劣化補償部４１が測定部３１によって測定された電流値から第１発光素子Ｄ１１の発光効率を推定することにより、上述した、第１発光素子Ｄ１１の発光効率を示す情報が得られる。
　ここで、１つの画素に複数のサブ画素を有する表示装置において、複数のサブ画素のそれぞれ毎に、発光効率の低下量を表す劣化情報を測定する場合、当該測定した複数のサブ画素毎の劣化情報を記憶するために必要なメモリーの記憶容量が増大してしまうことになる。
　そこで、本実施形態における表示装置１では、記憶部５０に、第１サブ画素２１および第２サブ画素２２のうち一方の発光効率の低下量を表す劣化情報Ｍｏが記憶される。そして、劣化補償部４１は記憶部５０に記憶された劣化情報Ｍｏに基づいて、外部から入力された入力映像信号Ｖｂを補正し、第１サブ画素２１および第２サブ画素２２のそれぞれに供給するための映像信号Ｖａ１・Ｖａ２を生成する。具体的には、劣化補償部４１は、劣化情報Ｍｏに基づいて、入力映像信号Ｖｂを補正し、第１サブ画素２１に供給するための映像信号Ｖａ１と、第２サブ画素２２に供給するための映像信号Ｖａ２と生成する。
　これにより、１つの画素２０に第１サブ画素２１および第２サブ画素２２を有する表示装置１において、複数のサブ画素である第１サブ画素２１および第２サブ画素２２のそれぞれ毎に、発光効率の低下量を表す劣化情報Ｍｏを測定しなくてよいため、複数のサブ画素のそれぞれの劣化情報を測定する場合と比べて、測定された劣化情報Ｍｏを記憶するために記憶部５０に必要な記憶容量を少なくすることができる。このため、記憶部５０に記憶する劣化情報Ｍｏのデータ量の増加を抑制して、１つの画素２０に複数のサブ画素である第１サブ画素２１および第２サブ画素２２を有する表示装置１の劣化補償を行うことができる。
　前記の通り、本実施形態にかかるある画素２０に含まれる第１サブ画素２１および第２サブ画素２２は、同じ入力映像信号Ｖｂに基づき制御される。従って、ある画素２０に含まれる第１サブ画素２１の劣化程度と、第２サブ画素２２の劣化程度の間には、相関がある。例えば、第１サブ画素２１の劣化が大きい画素２０は、第２サブ画素２２の劣化も大きく、第１サブ画素２１の劣化が小さい画素２０は、第２サブ画素２２の劣化も小さい。そのため、第１サブ画素２１および第２サブ画素２２のうち一方の劣化情報Ｍｏを用いて、両方のサブ画素の劣化補償を行うことができる。
　このように、本実施形態では、制御部４０は、複数の画素２０のそれぞれにおいて、第１サブ画素２１および第２サブ画素２２のうち、第１サブ画素２１のみの劣化情報Ｍｏを得る。これにより、１つの画素に含まれる複数のサブ画素のそれぞれから劣化情報を得る場合と比べて、劣化情報Ｍｏのデータ量を少なくすることができる。このため、劣化情報Ｍｏを記憶するための記憶部５０における記憶容量を少なくすることができる。
　また、劣化補償部４１が、第１サブ画素２１へ供給される映像信号Ｖａ１を生成するために入力映像信号Ｖｂを劣化情報Ｍｏに基づいて補正する補正量と、第２サブ画素２２へ供給される映像信号Ｖａ２を生成するために入力映像信号Ｖｂを劣化情報Ｍｏに基づいて補正する補正量とは同じであってもよい。これにより、第１サブ画素および第２サブ画素に供給する映像信号それぞれ毎に補正量を異ならせる場合と比べて、劣化補償部４１の回路を小さくすることができる。
　また、劣化補償部４１が、入力映像信号Ｖｂを劣化情報Ｍｏに基づいて補正して得られた映像信号Ｖａ１が示す階調電圧と、入力映像信号Ｖｂを劣化情報Ｍｏに基づいて補正して得られた映像信号Ｖａ２が示す階調電圧とが同じであってもよい。これにより、第１サブ画素２１と第２サブ画素２２との劣化の進行状態を揃えることができる。なお、階調電圧が同じとは、例えば、第１サブ画素２１および第２サブ画素２２のそれぞれの輝度が０階調から２５５階調までの２５６段階で表現される場合など、第１サブ画素２１および第２サブ画素２２のそれぞれの輝度が表現される多段階のうちの段階が同じであるとしてもよい。
　図３は、実施形態に係る第１発光素子Ｄ１１および第２発光素子Ｄ２１の概略的な構造を表す断面図である。表示装置１は、基板６１およびエッジカバー６２を備え、基板６１上に、基板６１側から順に、第２発光素子Ｄ２１および第１発光素子Ｄ１１が積層されている。
　基板６１は、例えば、ガラスまたは樹脂を用いて形成された基材と、基材上に設けられた多層構造である絶縁層と、駆動トランジスタＴｒ１２・Ｔｒ２２など回路素子および配線などを備える。
　エッジカバー６２は、基板６１上に、第１発光素子Ｄ１１および第２発光素子Ｄ２１の周囲を区画するように設けられている。例えば、平面視において、エッジカバー６２は、表示領域１１（図１参照）に格子状に設けられている。エッジカバー６２は、例えば、アクリルなどの樹脂を用いて形成される。
　第１発光素子Ｄ１１は、上層（基板６１から遠い側の層）から下層（基板６１に近い側の層）へ順に、第１電極６３、第１発光層６４および第３電極６５を備える。第２発光素子Ｄ２１は、上層（基板６１から遠い側の層）から下層（基板６１に近い側の層）へ順に、第３電極６５、第２発光層６６および第２電極６７を備える。
　例えば、第１発光素子Ｄ１１の発光方式は、第１電極６３と第３電極６５との間に電流が流れることにより第１発光層６４が発光する発光する、いわゆる、エレクトロルミネッセンス（ＥＬ）方式である。また、例えば、第２発光素子Ｄ２１の発光方式は、第２電極６７と第３電極６５との間に電流が流れることにより第２発光層６６が発光する発光する、いわゆる、エレクトロルミネッセンス（ＥＬ）方式である。
　例えば、第１発光素子Ｄ１１において、第１電極６３はアノードであり、第３電極６５はカソードである。また、例えば、第２発光素子Ｄ２１において、第２電極６７はアノードであり、第３電極６５はカソードである。すなわち、第３電極６５は、第１発光素子Ｄ１１および第２発光素子Ｄ２１に共通する電極である。
　第１電極６３は、第１発光層６４およびエッジカバー６２を覆うように設けられ、エッジカバー６２の頭頂部から基部へかけて引き回され、例えば、駆動トランジスタＴｒ１２と電気的に接続されている。第１電極６３は、複数の第１発光素子Ｄ１１のそれぞれ毎に設けられており、複数の第１発光素子Ｄ１１のそれぞれ毎に駆動が制御される。第１電極６３は、例えば、ＩＴＯ（Indium Tin Oxide）などの透明な導電材料を用いて形成される、可視光を透過する透明電極である。
　第２電極６７は、基板６１上に設けられ、例えば、駆動トランジスタＴｒ２２と電気的に接続されている。第２電極６７は、複数の第２発光素子Ｄ２１のそれぞれ毎に設けられており、第２電極６７は、エッジがエッジカバー６２に覆われている。第２電極６７は、複数の第２発光素子Ｄ２１のそれぞれ毎に駆動が制御される。第２電極６７は、例えば、アルミニウム等の反射率が高い金属材料を用いて形成される、可視光を反射する反射電極である。
　第３電極６５は、第１発光層６４と第２発光層６６との間に設けられている。第３電極６５は、例えば、複数の第１発光素子Ｄ１１および複数の第２発光素子Ｄ２１のそれぞれに共通する電極である。第３電極６５は、例えば、エッジカバー６２によって囲まれた領域内から領域外へ引き回され、配線を介して、ローレベル電源線ＥＬＶＳＳ（図２参照）と電気的に接続されている。第３電極６５は、例えば、ＩＴＯ（Indium Tin Oxide）などの透明な導電材料を用いて形成される、可視光を透過する透明電極である。
　第１発光層６４は第１電極６３と第３電極６５との間に設けられている。第２発光層６６は第２電極６７と第３電極６５との間に設けられている。すなわち、第３電極６５を介して、第１発光層６４と、第２発光層６６とは対向するように設けられている。
　第１発光層６４および第２発光層６６は、それぞれ、例えば、ＥＬ発光する有機発光材料を含む。または、第１発光層６４および第２発光層６６は、それぞれ、例えば、ＥＬ発光する量子ドットを含んでもよい。第１発光層６４および第２発光層６６のそれぞれに含まれる量子ドットは、例えば、半導体ナノ粒子であってもよい。
　例えば、第１発光素子Ｄ１１においては、第１電極６３から第１発光層６４へ正孔が輸送され、第３電極６５から第１発光層６４へ電子が輸送される。また、例えば、第２発光素子Ｄ２１においては、第２電極６７から第２発光層６６へ正孔が輸送され、第３電極６５から第２発光層６６へ電子が輸送される。
　そして、第１発光層６４および第２発光層６６のそれぞれにおいて、輸送されてきた正孔と電子とが再結合されることによって、励起子が形成される。形成された励起子は励起状態から基底状態へと失活する際に光を放出する。これにより、第１発光層６４は光Ｌ１を発光し、第２発光層６６は光Ｌ２を発光する。例えば、第１発光層６４が発光する光Ｌ１および第２発光層６６が発光する光Ｌ２のそれぞれは、赤色光、緑色光または青色光など同じ色の光である。
　なお、第１発光素子Ｄ１１において、第１電極６３および第３電極６５の間に、第１発光層６４以外の他の層を設けてもよい。例えば、第１電極６３と第１発光層６４との間に、第１電極６３から第１発光層６４への正孔の輸送効率を上げるための正孔注入層および正孔輸送層の少なくとも１つを設けてもよい。また、例えば、第３電極６５と第１発光層６４との間に、第３電極６５から第１発光層６４への電子の輸送効率を上げるための電子注入層および電子輸送層の少なくとも１つを設けてもよい。
　また、第２発光素子Ｄ２１において、第２電極６７および第３電極６５の間に、第２発光層６６以外の他の層を設けてもよい。例えば、第２電極６７と第２発光層６６との間に、第２電極６７から第２発光層６６への正孔の輸送効率を上げるための正孔注入層および正孔輸送層の少なくとも１つを設けてもよい。また、例えば、第３電極６５と第２発光層６６との間に、第３電極６５から第２発光層６６への電子の輸送効率を上げるための電子注入層および電子輸送層の少なくとも１つを設けてもよい。
　また、図３では、第１発光素子Ｄ１１および第２発光素子Ｄ２１は、基板６１から離れる方向へ光Ｌ１および光Ｌ２を出射するトップエミッションである例を示している。しかし、第１発光素子Ｄ１１および第２発光素子Ｄ２１は、トップエミッションに限定されず、基板６１へ向かう方向へ光Ｌ１および光Ｌ２を出射し、基板６１の裏面側から光Ｌ１および光Ｌ２のそれぞれ取り出すボトムエミッションであってもよい。ボトムエミッションの場合、第１電極６３を反射電極とし、第２電極６７および第３電極６５をそれぞれ透明電極とすればよい。
　このように、第１サブ画素２１が有する第１発光素子Ｄ１１と第２サブ画素２２が有する第２発光素子Ｄ２１とは積層されていることが好ましい。これにより、１つの画素に発光素子が１つしか設けられていない表示装置と比べて、１つの画素２０あたりの輝度を明るくすることができる。これにより、画像の表示品質が高い表示装置１を得ることができる。
　なお、第１発光層６４および第２発光層６６は、それぞれ、同じ材料を用いて形成されていてもよいし、互いに異なる材料を用いて形成されていてもよい。また、例えば、第１発光素子Ｄ１１および第２発光素子Ｄ２１のうち、一方は、相対的に発光時の輝度が高く、他方は、相対的に発光時の視野角が大きくもよい。
　図４は、実施形態の変形例１に係る表示装置１の概略構成を表す図である。なお、図４では、ｎ列目のデータ線Ｓ［ｎ］に接続された複数の画素２０のうち１つの画素２０を図示している。表示装置１は、劣化情報Ｍｏを用いて入力映像信号Ｖｂを補正して映像信号Ｖａ１を得るときの補正量と、劣化情報Ｍｏを用いて入力映像信号Ｖｂを補正して映像信号Ｖａ２を得るときの補正量とを異ならせてもよい。
　例えば、ＬＵＴ５１に、第１サブ画素２１における駆動トランジスタＴｒ１２（図２参照）のドレイン端子およびソース端子間の初期状態からの閾値電圧のシフト量ΔＶｔｈ１と、第２サブ画素２２における駆動トランジスタＴｒ２２（図２参照）のドレイン端子およびソース端子間の初期状態からの閾値電圧のシフト量ΔＶｔｈ２との相関関係（すなわち、駆動トランジスタＴｒ１２と駆動トランジスタＴｒ２２との劣化特性の相関関係）を記憶しておく。
　図５は、実施形態に係る、シフト量ΔＶｔｈ１とシフト量ΔＶｔｈ２との相関関係を表す図である。図５では、破線Ａ１はシフト量ΔＶｔｈ１とシフト量ΔＶｔｈ２とが等しい場合の相関関係を表している。また、実線Ａ２はシフト量ΔＶｔｈ１よりもシフト量ΔＶｔｈ２の方が大きい場合の相関関係を表している。例えば、実線Ａ２に示す相関関係を表すデータをＬＵＴ５１に記憶してく。
　そして、劣化補償部４１は、入力映像信号Ｖｂが入力されると、記憶部５０に記憶された劣化情報Ｍｏを取得する。そして、劣化補償部４１は、劣化情報Ｍｏに基づいて、入力映像信号Ｖｂを補正して映像信号Ｖａ１を生成する。さらに、劣化補償部４１は、記憶部５０に記憶されたＬＵＴ５１を参照し、取得した劣化情報Ｍｏに相当するシフト量ΔＶｔｈ１に対応付けらえたシフト量ΔＶｔｈ２を取得する。そして、劣化補償部４１は、劣化情報Ｍｏおよび取得したシフト量ΔＶｔｈ２に基づいて、入力映像信号Ｖｂを補正して、映像信号Ｖａ２を生成する。そして、劣化補償部４１は、生成した映像信号Ｖａ１・Ｖａ２をソースドライバ３０へ出力する。
　このように、劣化補償部４１が、劣化情報Ｍｏに基づいて、第１サブ画素２１に供給する映像信号Ｖａ１を生成する際の入力映像信号Ｖｂを補正する補正量と、前記第２サブ画素に供給する映像信号Ｖａ２を生成する際の入力映像信号Ｖｂを補正する補正量とは異なっていてもよい。これによると、第１サブ画素２１および第２サブ画素２２のそれぞれの劣化状態が、より正確に反映された映像信号Ｖａ１・Ｖａ２を生成することができる。これによると、より高品質な画像の表示が可能な表示装置１を得ることができる。
　なお、図５の実線Ａ２では、第１サブ画素２１に対して第２サブ画素２２の劣化状態が進むことを想定した例を示した。しかし、第１サブ画素２１に対して第２サブ画素２２の劣化状態の進行の程度は、画素２０および配線のレイアウト、放熱機構などに依存するため、シフト量ΔＶｔｈ１とシフト量Δｔｈ２との相関関係は、図５の実線Ａ２に示す例に限定されるものではない。
　また、例えば、第１サブ画素２１よりも下層の第２サブ画素２２に流す電流量を多くすることにより、第１サブ画素２１よりも第２サブ画素２２が発光する輝度を明るくしてもよい。この場合、ＬＵＴ５１において、シフト量ΔＶｔｈ１よりもシフト量ΔＶｔｈ２のシフト量を高く換算するようにする。
　図６は、実施形態の変形例２に係る表示装置１の画素２０の概略的な断面を表す図である。なお、図６では、ｎ列目のデータ線Ｓ［ｎ］に接続された複数の画素２０のうち１つの画素２０を図示している。複数の画素２０のそれぞれは、３つ以上のサブ画素を有していてもよい。
　図６に示す例では、複数の画素２０のそれぞれは、第１サブ画素２１および第２サブ画素２２に加え、第３サブ画素２３を有している例を示している。第３サブ画素２３は自発光する発光素子を備える。
　例えば、第１サブ画素２１、第２サブ画素２２および第３サブ画素２３は積層されている。例えば、第１サブ画素２１の下層に第２サブ画素２２が設けられ、第２サブ画素２２の下層に第３サブ画素２３が設けられている。第１サブ画素２１は光Ｌ１を出射し、第２サブ画素２２は光Ｌ２を出射し、第３サブ画素は光Ｌ３を出射する。１つの画素２０から出射される光は光Ｌ１と光Ｌ２と光Ｌ３とが足し合わされた（すなわち混合された）光である。光Ｌ１・Ｌ２・Ｌ３は、同じ色である。例えば、光Ｌ１・Ｌ２・Ｌ３はともに、赤色光、緑色光、青色光、または、黄色光の何れかであってもよい。
　第１サブ画素２１、第２サブ画素２２および第３サブ画素２３が出射する光Ｌ１・Ｌ２・Ｌ３の方向は同じである。第１サブ画素２１、第２サブ画素２２および第３サブ画素２３は、トップエミッションであってもよいし、ボトムエミッションであってもよい。
　複数のデータ線Ｓ［ｎ］は、第１サブ画素２１と接続された第１データ線Ｓ１［ｎ］、第２サブ画素２２と接続された第２データ線Ｓ２［ｎ］に加え、第３サブ画素２３と接続された第３データ線Ｓ３［ｎ］を有する。
　また、測定部３１は、劣化モニタの実行時には、第１データ線Ｓ１［ｎ］、第２データ線Ｓ２［ｎ］および第３データ線Ｓ３［ｎ］のうち第１データ線Ｓ１［ｎ］から出力されてきたアナログ信号である劣化モニタ電流ＭＩを測定し、測定値である劣化モニタ電流値ＭｏＩを制御部４０へ出力する。そして、劣化補償部４１は、劣化モニタ電流値ＭｏＩが所定値以上になったときの劣化モニタ電圧値を劣化情報Ｍｏとして記憶部５０へ記憶する。
　そして、劣化補償部４１は、外部から入力される映像信号である入力映像信号Ｖｂを取得すると、記憶部５０に記憶された劣化情報Ｍｏに応じて、入力映像信号Ｖｂを劣化補償（すなわち補正）し、複数の画素２０のそれぞれへ供給すべき映像信号を生成する。具体的には、劣化補償部４１は、入力映像信号Ｖｂを劣化補償することにより、第１サブ画素２１へ供給すべき映像信号Ｖａ１、第２サブ画素２２へ供給すべき映像信号Ｖａ２および第３サブ画素２３へ供給すべき映像信号Ｖａ３を生成し、それぞれソースドライバ３０へ供給する。
　そして、ソースドライバ３０は、映像信号Ｖａ１に基づいて映像信号ＶＡ１を生成し第１データ線Ｓ１［ｎ］を介して第１サブ画素２１へ供給し、映像信号Ｖａ２に基づいて映像信号ＶＡ２を生成し第２データ線Ｓ２［ｎ］を介して第２サブ画素２２へ供給し、映像信号Ｖａ３に基づいて映像信号ＶＡ３を生成し第３データ線Ｓ３［ｎ］を介して第３サブ画素２３へ供給する。
　図７は、実施形態に係る第１発光素子Ｄ１１、第２発光素子Ｄ２１および第３発光素子Ｄ３１の概略的な構造を表す断面図である。第３サブ画素２３は、第２サブ画素２２が備える画素回路ＰＣ２（図２参照）と同じ画素回路を備えている。すなわち、第３サブ画素２３は第３発光素子Ｄ３１を備えている。例えば、第１発光素子Ｄ１１の下層に第２発光素子Ｄ２１が設けられ、第２発光素子Ｄ２１の下層に第３発光素子Ｄ３１が設けられている。そして、第１発光素子Ｄ１１から出射した光は第２発光素子Ｄ２１とは反対側に光が取り出される。また、第２発光素子Ｄ２１から出射した光Ｌ２は第１発光素子Ｄ１１を透過することで光が取り出される。また、第３発光素子Ｄ３１から出射した光Ｌ３は第２発光素子Ｄ２１および第１発光素子Ｄ１１を透過して光が取り出される。
　なお、第１発光素子Ｄ１１、第２発光素子Ｄ２１および第３発光素子Ｄ３１がボトムエミッションの場合、第１発光素子Ｄ１１から出射した光Ｌ１は第２発光素子Ｄ２１および第３発光素子Ｄ３１を透過することで光が取り出される。また、第２発光素子Ｄ２１から出射した光Ｌ２は第３発光素子Ｄ３１を透過することで光が取り出される。また、第３発光素子Ｄ３１から出射した光Ｌ３は第２発光素子Ｄ２１とは反対側に光が取り出される。
　図８は、実施形態の変形例３に係る表示装置１の概略構成を表す図である。なお、図８では、奇数行目である［２ｍ－１］行目のゲート線Ｇ１［２ｍ－１］に接続された複数の画素２０（第１群の画素）のうち１つの画素２０ａと、偶数行目である［２ｍ］行目のゲート線Ｇ１［２ｍ］に接続された複数の画素２０（第２群の画素）のうち１つの画素２０ｂとを表している。なお、本変形例３では、ｍは１以上の整数、［２ｍ－１］は１以上の整数のうちの奇数、［２ｍ］は２以上の整数のうち偶数である。
　なお、奇数行目である［２ｍ－１］行目のゲート線Ｇ１［２ｍ－１］に接続された複数の画素２０ａのそれぞれが備える第１サブ画素２１ａは奇数行目である［２ｍ－１］行目のモニタ制御線Ｇ２［２ｍ－１］とも接続され、第２サブ画素２２ａはモニタ制御線Ｇ２［２ｍ－１］とは接続されていない。また、偶数行目である［２ｍ］行目のゲート線Ｇ１［２ｍ］に接続された複数の画素２０ｂのそれぞれが備える第１サブ画素２１ｂは偶数行目である［２ｍ］行目のモニタ制御線Ｇ２［２ｍ］とは接続されておらず、第２サブ画素２２ｂは偶数行目である［２ｍ］行目のモニタ制御線Ｇ２［２ｍ］と接続されている。
　表示装置１は、第１群の画素（例えば、奇数行目である［２ｍ－１］行目のゲート線Ｇ１［２ｍ－１］に接続された複数の画素２０）と、第２群の画素（例えば、偶数行目である［２ｍ］行目のゲート線Ｇ１［２ｍ］に接続された複数の画素２０）とで、劣化情報を取得するサブ画素を異ならせてもよい。
　変形例３に係る表示装置１は、スイッチ６０を有する。また、変形例３に係る表示装置１は、記憶部５０（図１参照）に変えて記憶部５０ａ・５０ｂを有する。例えば、記憶部５０ａ・５０ｂのそれぞれは、記憶部５０よりも記憶容量が小さい記憶装置である。
　例えば、劣化補償部４１は、劣化モニタを開始すると、奇数行である［２ｍ－１］行目のゲート線Ｇ１［２ｍ－１］に接続された画素２０ａにおける第１サブ画素２１ａへ劣化モニタ電圧をスイープさせて（段階的に上げて）供給していく。そして第１サブ画素２１ａから出力された劣化モニタ電流ＭＩａが測定部３１で測定され、測定部３１は測定値である劣化モニタ電流値ＭｏＩａを取得し、劣化モニタ電流値ＭｏＩａが所定値以上になったときの劣化モニタ電圧値を劣化情報Ｍｏａとして得る。
　そして、劣化補償部４１は、スイッチ６０を介して劣化補償部４１と記憶部５０ａとが電気的に接続された状態となるようスイッチ６０の電気的な接続状態を切り替える。そして、劣化補償部４１は、劣化情報Ｍｏａを、スイッチ６０を介して記憶部５０ａに記憶する。
　また、劣化補償部４１は、偶数行である［２ｍ］行目のゲート線Ｇ１［２ｍ］に接続された画素２０ａにおける第２サブ画素２２ｂへ劣化モニタ電圧をスイープさせて（段階的に上げて）供給していく。そして第２サブ画素２２ｂから出力された劣化モニタ電流ＭＩｂが測定部３１で測定され、測定部３１は測定値である劣化モニタ電流値ＭｏＩｂを取得し、劣化モニタ電流値ＭｏＩｂが所定値以上になったときの劣化モニタ電圧値を劣化情報Ｍｏｂとして得る。
　そして、劣化補償部４１は、劣化補償部４１と記憶部５０ａとがスイッチ６０を介して電気的に接続された状態から、劣化補償部４１と記憶部５０ｂとがスイッチ６０を介して電気的に接続された状態へと、スイッチ６０の電気的な接続状態を切り替える。そして、劣化補償部４１は、劣化情報Ｍｏｂを、スイッチ６０を介して記憶部５０ｂに記憶する。
　また、劣化補償時には、劣化補償部４１は、奇数行である［２ｍ－１］行目のゲート線Ｇ１［２ｍ－１］に接続された画素２０ａに供給するための映像信号を劣化補償により得る場合は、スイッチ６０を介して劣化補償部４１と記憶部５０ａとが電気的に接続された状態となるようスイッチ６０の電気的な接続状態を切り替える。そして、外部から入力される映像信号である入力映像信号Ｖｂを取得すると、劣化補償部４１は、記憶部５０ａに記憶された劣化情報Ｍｏａに応じて、入力映像信号Ｖｂを劣化補償（すなわち補正）し、複数の画素２０ａのそれぞれへ供給すべき映像信号を生成する。具体的には、劣化補償部４１は、入力映像信号Ｖｂを劣化補償することにより、第１サブ画素２１ａへ供給すべき映像信号Ｖａ１ａおよび第２サブ画素２２ａへ供給すべき映像信号Ｖａ２ａを生成する。そして、劣化補償部４１は、生成した映像信号Ｖａ１ａ・Ｖａ２ａをソースドライバ３０へ出力する。
　そして、ソースドライバ３０は、映像信号Ｖａ１ａに基づいてアナログ信号である映像信号ＶＡ１ａを生成し、第１データ線Ｓ１［ｎ］を介して、奇数行である［２ｍ－１］行目のゲート線Ｇ１［２ｍ－１］に接続された第１サブ画素２１ａに供給する。また、ソースドライバ３０は、映像信号Ｖａ２ａに基づいてアナログ信号である映像信号ＶＡ２ａを生成し、第２データ線Ｓ２［ｎ］を介して、奇数行である［２ｍ－１］行目のゲート線Ｇ１［２ｍ－１］に接続された第２サブ画素２２ａに供給する。
　また、劣化補償部４１は、偶数行である［２ｍ］行目のゲート線Ｇ１［２ｍ］に接続された画素２０ｂに供給するための映像信号を劣化補償により得る場合は、スイッチ６０を介して劣化補償部４１と記憶部５０ｂとが電気的に接続された状態となるようスイッチ６０の電気的な接続状態を切り替える。そして、外部から入力される映像信号である入力映像信号Ｖｂを取得すると、劣化補償部４１は、記憶部５０ｂに記憶された劣化情報Ｍｏｂに応じて、入力映像信号Ｖｂを劣化補償（すなわち補正）し、複数の画素２０ｂのそれぞれへ供給すべき映像信号を生成する。具体的には、劣化補償部４１は、入力映像信号Ｖｂを劣化補償することにより、第１サブ画素２１ｂへ供給すべき映像信号Ｖａ１ｂおよび第２サブ画素２２ｂへ供給すべき映像信号Ｖａ２ｂを生成する。そして、劣化補償部４１は、生成した映像信号Ｖａ１ｂ・Ｖａ２ｂをソースドライバ３０へ出力する。
　そして、ソースドライバ３０は、映像信号Ｖａ１ｂに基づいてアナログ信号である映像信号ＶＡ１ｂを生成し、第１データ線Ｓ１［ｎ］を介して、偶数行である［２ｍ］行目のゲート線Ｇ１［２ｍ］に接続された第１サブ画素２１ｂに供給する。また、ソースドライバ３０は、映像信号Ｖａ２ｂに基づいてアナログ信号である映像信号ＶＡ２ｂを生成し、第２データ線Ｓ２［ｎ］を介して、偶数行である［２ｍ］行目のゲート線Ｇ１［２ｍ］に接続された第２サブ画素２２ｂに供給する。
　このように、劣化補償部４１は、複数の画素２０のうち第１群の画素２０ａと、第２群の画素２０ｂとで、第１サブ画素２１ａ・２１ｂおよび第２サブ画素２２ａ・２２ｂのうちの劣化情報Ｍｏａ・Ｍｏｂを取得するサブ画素を異ならせてもよい。具体的な一例として、第１群の画素２０ａは、複数のゲート線Ｇ１のうち奇数行のゲート線Ｇ１［２ｍ－１］に接続された画素群であり、第２群の画素２０ｂは、複数のゲート線Ｇ１のうち偶数行のゲート線Ｇ１［２ｍ］に接続されている画素群である。
　これによっても、複数の画素のそれぞれが備える複数のサブ画素の全てから劣化情報を取得する場合と比べて、劣化情報Ｍｏａ・Ｍｏｂのデータ容量を少なくすることができ、劣化情報Ｍｏａ・Ｍｏｂの記憶に必要な記憶部５０ａ・５０ｂの記憶容量を減らすことができる。
　なお、第１群の画素２０ａが奇数行のゲート線Ｇ１［２ｍ－１］に接続された画素群であり、第２群の画素２０ｂが偶数行のゲート線Ｇ１［２ｍ］に接続された画素群である場合を例に示したが、第１群の画素２０ａおよび第２群の画素２０ｂはこれに限定されるものではない。例えば、第１群の画素２０ａおよび第２群の画素２０ｂのうち、一方を、表示領域１１に向かって左半分の領域に含まれる複数の画素２０の画素群とし、他方を、表示領域１１に向かって右半分の領域に含まれる複数の画素２０の画素群としてもよい。
　または、例えば、第１群の画素２０ａおよび第２群の画素２０ｂのうち、一方を、表示領域１１に向かって上半分の領域に含まれる複数の画素２０の画素群とし、他方を、表示領域１１に向かって下半分の領域に含まれる複数の画素２０の画素群としてもよい。
　図９は、実施形態に係る変形例４の表示装置１の概略構成を表す図である。表示装置１は、第１サブ画素２１および第２サブ画素２２のうち一方の電流電圧特性を測定することによって劣化情報を得るのではなく、入力映像信号Ｖｂに基づいて劣化量を推定した劣化情報Ｍｏｃを生成してもよい。
　変形例４に係る表示装置１では、制御部４０は、劣化補償部４１に加え、劣化量推定部４２を有する。また、例えば、記憶部５０には、劣化情報ＭｏｃとＬＵＴ５１とが記憶されている。
　入力映像信号Ｖｂが制御部４０へ入力されると劣化量推定部４２は、定期的または不定期で、第１サブ画素２１および第２サブ画素２２のうち一方に対応する入力映像信号Ｖｂを、記憶部５０に蓄積し、蓄積データ５２として記憶する。そして、劣化量推定部４２は、記憶部５０に蓄積された蓄積データ５２に基づいて、第１サブ画素２１および第２サブ画素２２のうち一方の劣化の程度を推定する。例えば、劣化量推定部４２は、蓄積データ５２を参照し、階調電圧（例えば白表示である２５５階調）と当該階調電圧での表示時間数とを積算した積算値を算出し、積算値に対する発光効率の低下量を推定する。そして、劣化量推定部４２は、推定した発光効率の低下量に基づいて劣化情報Ｍｏｃを得て、記憶部５０に記憶する。
　そして、劣化補償部４１は、入力映像信号Ｖｂが入力されると、記憶部５０に記憶された劣化情報Ｍｏｃに基づいて、外部から入力された入力映像信号Ｖｂを補正し、第１サブ画素２１および第２サブ画素２２のそれぞれに供給するための映像信号（映像信号Ｖａ１・Ｖａ２）を生成する。なお、図４および図５を用いて説明したように、劣化補償部４１は、ＬＵＴ５１を参照することにより、劣化情報Ｍｏｃに基づいて、第１サブ画素２１に供給する映像信号Ｖａ１を生成する際の入力映像信号Ｖｂを補正する補正量と、第２サブ画素２２に供給する映像信号Ｖａ２を生成する際の入力映像信号Ｖｂを補正する補正量とを異ならせてもよい。
　このように、劣化量推定部４２は、入力映像信号Ｖｂを蓄積した蓄積データ５２に基づいて、第１サブ画素２１および第２サブ画素２２のうち一方の発光効率の低下量を予測し、記憶部５０に記憶する劣化情報Ｍｏｃを得てもよい。これにより、第１サブ画素２１および第２サブ画素２２のうち一方の電流電圧特性を実際に測定しなくてもよいため、劣化モニタに要する時間を省略することができる。
　なお、変形例４に係る表示装置１は、劣化モニタを行わなくてもよいため、複数のモニタ制御線Ｇ２（図１参照）を省略した構成としてもよい。
　図１０は、実施形態の変形例５に係る表示装置１の概略構成を表す図である。なお、図１０では、ｎ列目のデータ線Ｓ［ｎ］に接続された複数の画素２０のうち１つの画素２０を図示している。複数の画素２０のそれぞれが備える第１サブ画素２１および第２サブ画素２２は、積層されておらず、平面視（表示領域１１を法線方向から見たとき）において横並びに設けられていてもよい。図１０に示す画素２０は、いわゆるマルチ画素である。
　このような表示装置１によっても、複数の画素のそれぞれに複数のサブ画素が設けられていない表示パネルと比べて、複数の画素２０のそれぞれの輝度が高い表示パネル１０を得ることができる。
　第１サブ画素２１が出射する光Ｌ１および第２サブ画素２２が出射する光Ｌ２は同じ色の光であり、例えば、赤色光、緑色光、青色光、または、黄色光の何れかであってもよい。また、例えば、第１サブ画素２１および第２サブ画素２２のうち、一方は、相対的に発光時の輝度が高く、他方は、相対的に発光時の視野角が大きくもよい。
　なお、記憶部５０は、コンピュータが読み取り可能な記憶媒体であって、表示装置１の外部の記憶媒体または表示装置１と通信可能なサーバからインストールされた表示プログラムを非一時的に記憶していてもよい。表示プログラムは、制御部４０を、劣化補償部４１、劣化量推定部４２として機能させる。制御部４０は、ハードウェア構成として、コンピュータを備える。コンピュータは、表示プログラムを実行することによって、制御部４０を、劣化補償部４１、劣化量推定部４２として機能するプロセッサを備えてもよい。プロセッサは、表示プログラムを実行することによって機能を実現することができれば、その種類は問わない。プロセッサとして、ＣＰＵ（Central Processing Unit）、ＧＰＵ（Graphics Processing Unit）、ＤＳＰ（Digital Signal Processor）、ＡＳＩＣ（application specific integrated circuit）等、各種のプロセッサを用いることが可能である。またプロセッサは、ＣＰＵ、ＧＰＵ、ＤＳＰ等に加えて周辺回路装置を含んでもよい。周辺回路装置は、ＩＣ（Integrated Circuit）であってもよいし、抵抗やキャパシター等を含んでもよい。
　なお、前述した実施形態や変形例に登場した各要素を、矛盾が生じない範囲で、適宜に組み合わせてもよい。
１：表示装置、１０：表示パネル、１１：表示領域、１３：ゲートドライバ、２０：表示パネル、２０・２０ａ・２０ｂ：画素、２１・２１ａ・２１ｂ：第１サブ画素、２２・２２ａ・２２ｂ：第２サブ画素、２３：第３サブ画素、３０：ソースドライバ、３１：測定部、４０：制御部、４１：劣化補償部、４２：劣化量推定部、５０・５０ａ・５０ｂ：記憶部、５２：蓄積データ、６０：スイッチ、Ｄ１１：第１発光素子、Ｄ２１：第２発光素子、Ｄ３１：第３発光素子、Ｇ１：ゲート線、Ｇ２：モニタ制御線、Ｍｏ・Ｍｏａ・Ｍｏｂ・Ｍｏｃ：劣化情報、ＭｏＩ・ＭｏＩａ・ＭｏＩｂ：劣化モニタ電流値、Ｔｒ１１・Ｔｒ２１：選択トランジスタ、Ｔｒ１２・Ｔｒ２２：駆動トランジスタ

 

Claims (12)

  1. 　複数の画素のそれぞれに第１サブ画素および第２サブ画素が設けられた表示パネルと、
    　前記第１サブ画素および前記第２サブ画素のうち一方の発光効率の低下量を表す劣化情報を記憶する記憶部と、
    　前記劣化情報に基づいて、外部から入力された入力映像信号を補正し、前記第１サブ画素および前記第２サブ画素のそれぞれに供給するための映像信号を生成する制御部と、を有する表示装置。
  2. 　前記制御部は、前記第１サブ画素および第２サブ画素のうち一方の電流電圧特性を測定することにより前記劣化情報を得る、請求項１に記載の表示装置。
  3. 　前記制御部は、前記入力映像信号を蓄積した蓄積データに基づいて、前記第１サブ画素および前記第２サブ画素のうち一方の発光効率の低下量を推定し、前記記憶部に記憶する前記劣化情報を得る、請求項１に記載の表示装置。
  4. 　前記第１サブ画素は第１発光素子を有し、
    　前記第２サブ画素は第２発光素子を有し、
    　前記第１発光素子および前記第２発光素子は積層されている、請求項１～３の何れか１項に記載の表示装置。
  5. 　前記制御部は、前記複数の画素のそれぞれにおいて、前記前記第１サブ画素および前記第２サブ画素のうち、前記第１サブ画素のみの前記劣化情報を得る、請求項４に記載の表示装置。
  6. 　前記複数の画素のそれぞれは、第１群の画素と、第２群の画素とを含み、
    　前記制御部は、前記第１群の画素と、前記第２群の画素とで、前記第１サブ画素および前記第２サブ画素のうちの前記劣化情報を取得するサブ画素を異ならせる、請求項１～５の何れか１項に記載の表示装置。
  7. 　前記表示パネルは、前記複数の画素のそれぞれと接続された複数のゲート線を有し、
    　前記第１群の画素は、前記複数のゲート線のうち奇数行のゲート線に接続されており、
    　前記第２群の画素は、前記複数のゲート線のうち偶数行のゲート線に接続されている、請求項６に記載の表示装置。
  8. 　前記第１サブ画素は第１発光素子を有し、
    　前記第２サブ画素は第２発光素子を有し、
    　前記表示パネルを平面視したとき、前記第１発光素子および前記第２発光素子は横並びに配置されている、請求項１～３の何れか１項に記載の表示装置。
  9. 　前記制御部が、前記第１サブ画素へ供給される映像信号を生成するために前記入力映像信号を前記劣化情報に基づいて補正する補正量と、前記第２サブ画素へ供給される映像信号を生成するために前記入力映像信号を前記劣化情報に基づいて補正する補正量とは同じである、請求項１～８の何れか１項に記載の表示装置。
  10. 　前記制御部が、前記劣化情報に基づいて、前記第１サブ画素に供給する前記映像信号を生成する際の前記入力映像信号を補正する補正量と、前記第２サブ画素に供給する前記映像信号を生成する際の前記入力映像信号を補正する補正量とは異なる、請求項５に記載の表示装置。
  11. 　前記複数の画素のそれぞれは、１つの画素に設けられた前記第１サブ画素および第２サブ画素は同じ色の光を発光する、請求項１～１０の何れか１項に記載の表示装置。
  12. 　前記複数の画素は、赤色光を出射する画素と、緑色光を出射する画素と、青色光を出射する画素とを含む、請求項１～１１の何れか１項に記載の表示装置。

     
PCT/JP2021/029858 2021-08-16 2021-08-16 表示装置 WO2023021539A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/029858 WO2023021539A1 (ja) 2021-08-16 2021-08-16 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/029858 WO2023021539A1 (ja) 2021-08-16 2021-08-16 表示装置

Publications (1)

Publication Number Publication Date
WO2023021539A1 true WO2023021539A1 (ja) 2023-02-23

Family

ID=85240167

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/029858 WO2023021539A1 (ja) 2021-08-16 2021-08-16 表示装置

Country Status (1)

Country Link
WO (1) WO2023021539A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007072142A (ja) * 2005-09-07 2007-03-22 Hitachi Displays Ltd 有機ｅｌ表示装置
JP2010020154A (ja) * 2008-07-11 2010-01-28 Canon Inc 発光表示装置およびその駆動方法
US20150170565A1 (en) * 2013-12-13 2015-06-18 Lg Display Co., Ltd. Organic Light Emitting Display Device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007072142A (ja) * 2005-09-07 2007-03-22 Hitachi Displays Ltd 有機ｅｌ表示装置
JP2010020154A (ja) * 2008-07-11 2010-01-28 Canon Inc 発光表示装置およびその駆動方法
US20150170565A1 (en) * 2013-12-13 2015-06-18 Lg Display Co., Ltd. Organic Light Emitting Display Device

Similar Documents

Publication Publication Date Title
CN107808637B (zh) 显示装置及其驱动方法
KR101042956B1 (ko) 화소 회로 및 이를 이용한 유기전계발광 표시장치
KR100707637B1 (ko) 발광 표시장치 및 그 제어 방법
TWI501213B (zh) 有機發光顯示裝置及其驅動方法
KR100515351B1 (ko) 표시 패널, 이를 이용한 발광 표시 장치 및 그 구동 방법
US8947471B2 (en) Active matrix display and method of driving the same
KR101769120B1 (ko) 표시 장치 및 그 구동 방법
KR101117729B1 (ko) 화소 회로, 및 유기전계발광 표시장치 및 이의 휘도 제어 방법
US20060221014A1 (en) Organic light emitting display and method of driving the same
KR100741977B1 (ko) 유기 전계발광 표시장치 및 그의 구동방법
US20120249514A1 (en) Organic light emitting display device, data driving apparatus for organic light emitting display device, and driving method thereof
KR20140081001A (ko) 유기 발광 표시 장치 및 그의 구동 방법
KR20070118857A (ko) 유기 ｅｌ 소자 및 이의 구동방법
US9257069B2 (en) Organic light emitting diode display and method of driving the same
TW201426707A (zh) 有機發光顯示裝置及其驅動方法
KR20160007786A (ko) 표시장치
KR101310376B1 (ko) 유기 발광다이오드 표시장치와 그 구동방법
US20080246701A1 (en) Organic light emitting display and its driving method
KR20090131405A (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR102639447B1 (ko) 구동 컨트롤러, 그것을 포함하는 표시 장치 및 표시 장치의 구동 방법
US20100053039A1 (en) Display Device and Driving Method Thereof
KR20070040149A (ko) 표시 장치 및 그 구동 방법
KR20070040588A (ko) 표시 장치
KR100589382B1 (ko) 표시 패널, 이를 이용한 발광 표시 장치 및 그 구동 방법
WO2023021539A1 (ja) 表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21954114

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE