JP2023157102A - 発振器の製造方法 - Google Patents

Abstract

【課題】容器の寸法、形状や、発振器の出力特性が互いに異なる複数種類の発振器を低コストで効率よく製造する製造方法を提供すること。【解決手段】発振器の製造方法は、第１の発振器および第２の発振器を含む複数種類の発振器の製造方法であって、振動素子と、振動素子と電気的に接続される発振回路と、発振回路の特性設定情報が記憶される記憶回路と、を含む振動デバイスを準備することと、振動デバイスを第１の容器に収容して第１の発振器を製造することと、振動デバイスを第１の容器とは異なる種類の第２の容器に収容して第２の発振器を製造することと、記憶回路に特性設定情報を設定することと、を含み、第１の容器に収容した振動デバイス、および第２の容器に収容した振動デバイスは、同一種類の振動デバイスである。【選択図】図９

Description

本発明は、発振器の製造方法に関する。

特許文献１には、水晶振動片とＩＣチップとがセラミックパッケージに収容され、当該水晶振動片が、セラミックパッケージ内に接着剤で固定されたマウント台に固定された水晶発振器が記載されている。特許文献１に記載の水晶発振器によれば、マウント台をパッケージ内に固定する位置を変えることにより、大きさの異なる複数種類の水晶振動片及びＩＣチップを共通のパッケージに収容することができるので、水晶振動片及びＩＣチップのサイズに関する設計自由度を向上させることができる。

特開２００９－２３２１５０号公報

特許文献１に記載の方法は、共通のパッケージ、すなわち、共通の容器を用いて複数種類の発振器を製造するものであり、容器の種類や、発振器の出力特性、例えば発振周波数など、が互いに異なる複数種類の発振器を低コストで効率よく製造するためには改善の余地がある。

発振器の製造方法は、第１の発振器および第２の発振器を含む複数種類の発振器の製造方法であって、振動素子と、第１基板と、前記第１基板との間で前記振動素子を挟むように配置される第２基板と、前記振動素子と電気的に接続される発振回路と、前記発振回路の特性設定情報が記憶される記憶回路と、を含み、前記第１基板および前記第２基板のそれぞれは、半導体基板、水晶基板、ガラス基板、または樹脂フィルム基板である、振動デバイスを準備することと、前記振動デバイスを第１の容器に収容して前記第１の発振器を製造することと、前記振動デバイスを前記第１の容器とは異なる種類の第２の容器に収容して前記第２の発振器を製造することと、前記記憶回路に前記特性設定情報を設定することと、を含み、前記第１の容器に収容した前記振動デバイス、および前記第２の容器に収容した前記振動デバイスは、同一種類の振動デバイスである。

実施形態１に係る発振器群の構成を示す図。 実施形態１に係る第１の発振器の断面図。 第１の容器の平面図。 振動デバイスの断面図。 振動デバイスの平面図。 振動デバイスの機能ブロック図。 実施形態１に係る第２の発振器の断面図。 第２の容器の平面図。 実施形態１に係る発振器の製造方法の一例を示すフローチャート。 図９中の工程Ｓ１の一例を示すフローチャート。 図１０中の工程Ｓ１５におけるウエハの断面図。 図９中の工程Ｓ４の一例を示すフローチャート。 図９中の工程Ｓ７の一例を示すフローチャート。 実施形態２に係る振動デバイスの断面図。 第３基板の平面図。 振動デバイスの平面図。 図９中の工程Ｓ１の一例を示すフローチャート。 図１７中の工程Ｓ８４におけるウエハの断面図。 実施形態３に係る振動デバイスの機能ブロック図。 実施形態４に係る第１の発振器の断面図。 第１の容器の平面図。 実施形態４に係る第２の発振器の断面図。 第２の容器の平面図。

次に、図面を参照して、本開示の実施形態を説明する。
説明の便宜上、図２～図５、図７、図８、図１１、図１４～図１６、図１８、および図２０～図２３には、互いに直交する３つの軸として、Ｘ軸、Ｙ軸、およびＺ軸を図示している。Ｘ軸に沿った方向を「Ｘ方向」、Ｙ軸に沿った方向を「Ｙ方向」、Ｚ軸に沿った方向を「Ｚ方向」と言う。また、各軸方向の矢印先端側を「プラス側」、矢印基端側を「マイナス側」とも言う。例えば、Ｙ方向とは、Ｙ方向プラス側とＹ方向マイナス側との両方の方向を言う。また、Ｚ方向プラス側を「上」、Ｚ方向マイナス側を「下」とも言う。また、Ｚ方向からの平面視を、単に「平面視」とも言う。

また、説明の便宜上、図３では、蓋体１２を取り外した第１の容器８を図示している。図８では、蓋体１２ａを取り外した第２の容器９を図示している。図２１では、モールド部１２２を取り外した第１の容器８ｄを図示している。図２３では、モールド部１２２ａを取り外した第２の容器９ｄを図示している。図３、図８、図２１、および図２３では、接続電極３１，３２，３３，３４を破線で図示している。また、説明の便宜上、図５では、第２基板５３の上面を透視して振動デバイス５を図示している。

１．実施形態１
実施形態１に係る発振器群１について、図１を参照して説明する。
発振器群１は、それぞれ、振動デバイスが容器に収容された複数の発振器により構成される。この複数の発振器には、第１の発振器２と、第２の発振器３と、が含まれる。
第１の発振器２は、振動デバイス５と、振動デバイス５を収容する第１の容器８と、を有する。第２の発振器３は、振動デバイス５と、振動デバイス５を収容する第２の容器９と、を有する。

第１の容器８に収容される振動デバイス５、および第２の容器９に収容される振動デバイス５は、同一種類の振動デバイスである。詳細には、第１の容器８に収容される振動デバイス５、および第２の容器９に収容される振動デバイス５は、製造誤差を無視すると、それぞれの振動デバイス５の寸法、形状や、振動デバイス５が有する接続電極の寸法、形状、位置、数などが同じである。振動デバイス５が有する接続電極は、第１の容器８および第２の容器９がそれぞれ有する内部電極と電気的に接続される。振動デバイス５が有する接続電極と、第１の容器８および第２の容器９がそれぞれ有する内部電極と、については、後述する。

第１の容器８と、第２の容器９と、はそれぞれ異なる種類の容器である。詳細には、第１の容器８と、第２の容器９と、は、製造誤差を無視すると、それぞれの容器自体の寸法、形状や、第１の容器８および第２の容器９がそれぞれ有する外部電極の寸法、形状、位置、数など、のうち少なくとも１つが互いに異なる。第１の容器８および第２の容器９がそれぞれ有する外部電極は、第１の発振器２および第２の発振器３を顧客が顧客基板に実装するときに、顧客基板と電気的に接続される。第１の容器８および第２の容器９がそれぞれ有する外部電極は、第１の容器８および第２の容器９がそれぞれ有する内部電極と電気的に接続される。第１の容器８および第２の容器９がそれぞれ有する外部電極については、後述する。

このように、発振器群１は、同一種類の振動デバイス５がそれぞれ異なる種類の容器８，９に収容されている第１の発振器２および第２の発振器３を含む複数種類の発振器により構成される。

第１の発振器２について、図２～図６を参照して説明する。
図２に示すように、第１の発振器２は、振動デバイス５と、振動デバイス５を収容する第１の容器８と、を有する。
本実施形態では、第１の容器８は、容器本体１１と、蓋体１２と、を有する。

図２および図３に示すように、容器本体１１は、凹部１３を有する箱状である。容器本体１１は、平面視で、矩形状である。
本実施形態では、容器本体１１は、セラミック基板である。ただし、容器本体１１は、セラミック基板に限らず、例えば、半導体基板やプリント基板などであっても構わない。

凹部１３は、容器本体１１の上面に開口を有する。凹部１３は、平面視で、矩形状である。
凹部１３の底面には、複数の内部電極が配置される。詳細には、凹部１３の底面には、４つの内部電極１６，１７，１８，１９が配置される。

容器本体１１の下面には、複数の外部電極が配置される。詳細には、容器本体１１の下面には、４つの外部電極２１，２２，２３，２４が配置される。
外部電極２１，２２，２３，２４と、内部電極１６，１７，１８，１９と、はそれぞれ貫通電極２５を介して電気的に接続される。貫通電極２５は、容器本体１１の下面と凹部１３の底面との間を貫通する電極である。

蓋体１２は、平板状である。蓋体１２は、平面視で、矩形状である。
本実施形態では、蓋体１２は、コバールなどの金属により形成される。ただし、蓋体１２は、金属に限らず、例えば、ガラス基板やセラミック基板などであっても構わない。

蓋体１２の下面は、図示しない接合部材を介して、容器本体１１の上面に接合される。蓋体１２は、凹部１３の開口を塞ぐように、容器本体１１に接合される。これにより、蓋体１２と容器本体１１との間に、振動デバイス５が収容される収容空間２７が形成される。収容空間２７は、蓋体１２と容器本体１１とにより気密に封止される。収容空間２７は、減圧状態である。収容空間２７を減圧状態とすることにより、第１の容器８の外部と振動デバイス５との間の熱伝導を低減することができる。ただし、収容空間２７は減圧状態でなくても構わない。

図２、図４、および図５に示すように、振動デバイス５は、複数の接続電極を有する。詳細には、振動デバイス５は、４つの接続電極３１，３２，３３，３４を有する。接続電極３１，３２，３３，３４は、振動デバイス５の下面に配置される。

接続電極３１，３２，３３，３４と、凹部１３の底面に配置される内部電極１６，１７，１８，１９と、はそれぞれ導電性の接合部材３５を介して機械的および電気的に接続される。接合部材３５は、例えば、半田や、金や銅などにより形成される金属バンプである。

振動デバイス５は、振動素子５１と、第１基板５２と、第２基板５３と、回路素子５４と、を有する。第２基板５３は、第１基板５２と第２基板５３との間で振動素子５１を挟むように配置される。第２基板５３と、振動素子５１と、第１基板５２と、回路素子５４と、は下方に向かって、この順で配置される。このように配置されることにより、第２基板５３の上面が、振動デバイス５の上面となり、回路素子５４の下面が、振動デバイス５の下面となる。

振動素子５１は、平板状の振動片５７と、図示しない一対の励振電極と、を有する。一対の励振電極は、振動片５７の上面および下面にそれぞれ配置される。

振動片５７は、水晶基板により形成される。詳細には、振動片５７は、ＡＴカット水晶基板により形成される。一対の励振電極に駆動信号を印加することにより、一対の励振電極に挟まれた振動片５７に厚みすべり振動を励振することができる。

なお、振動素子５１は、上述した構成に限定されない。例えば、振動素子５１は、厚みすべり振動する平板状の振動素子５１に限定されない。例えば、振動素子５１は、複数の振動腕が面内方向に屈曲振動する振動素子であっても構わないし、複数の振動腕が面外方向に屈曲振動する振動素子であっても構わない。また、例えば、振動素子５１が有する振動片５７は、Ｘカット水晶基板、Ｙカット水晶基板、Ｚカット水晶基板、ＢＴカット水晶基板、ＳＣカット水晶基板、ＳＴカット水晶基板などにより形成されても構わない。また、例えば、振動素子５１は、水晶以外の圧電体を用いる振動素子であっても構わない。また、例えば、振動素子５１は、ＳＡＷ（Surface Acoustic Wave）共振子や、シリコンなどの半導体基板に圧電素子を配置したＭＥＭＳ（Micro Electro Mechanical Systems）振動子などであっても構わない。

第１基板５２は、振動デバイス５のベース基板である。第１基板５２は、平板状である。第１基板５２は、平面視で、矩形状である。
本実施形態では、第１基板５２は、シリコンなどの半導体で形成される半導体基板である。ただし、第１基板５２は、半導体基板に限らず、水晶基板やガラス基板であっても構わない。

第１基板５２の上面には、一対のマウント電極５８が配置される。マウント電極５８は、導電性の接合部材６１を介して、振動素子５１と機械的および電気的に接続される。詳細には、一対のマウント電極５８のうち一方は、振動片５７の一方面に配置される励振電極に電気的に接続され、一対のマウント電極５８のうち他方は、振動片５７の他方面に配置される励振電極に電気的に接続される。
接合部材６１は、金や銅により形成される金属バンプである。

第１基板５２の下面には、回路素子５４が配置される。
振動デバイス５の下面、すなわち、回路素子５４の下面には、接続電極３１，３２，３３，３４が配置される。

回路素子５４は、ＩＣ（Integrated Circuit）である。回路素子５４は、第１基板５２の下面に配置される。本実施形態では、回路素子５４は、周知の半導体素子製造技術により、半導体基板である第１基板５２の下面に回路層として形成される。

回路素子５４は、図示しない複数の電極パッドを有する。詳細には、回路素子５４は、６つの電極パッドを有する。６つの電極パッドは、グランド電圧ＧＮＤに電気的に接続される電極パッドＶＳＳと、電源電圧に電気的に接続される電極パッドＶＤＤと、振動素子５１を発振させることにより生成される周波数信号を出力する電極パッドＯＵＴと、電極パッドＯＵＴからの出力を制御する制御信号が入力される電極パッドＯＥと、振動素子５１を励振するための駆動信号を出力する一対の電極パッドＸＩ，ＸＯと、である。

電極パッドＶＳＳと、電極パッドＶＤＤと、電極パッドＯＵＴと、電極パッドＯＥと、は、回路素子５４の内部に形成される図示しない配線を介して、それぞれ接続電極３１，３２，３３，３４と電気的に接続される。

一対の電極パッドＸＩ，ＸＯは、貫通電極６２を介して、一対のマウント電極５８の一方および他方とそれぞれ電気的に接続される。貫通電極６２は、第１基板５２の上面と下面との間を貫通する電極である。
電極パッドＸＩ，ＸＯは、貫通電極６２、マウント電極５８、および接合部材６１を介して、振動片５７の上面および下面に配置される励振電極と、電気的に接続される。

なお、本実施形態では、回路素子５４は、第１基板５２の下面に配置されているが、回路素子５４は、第１基板５２の上面に配置されても構わない。

第２基板５３は、振動デバイス５の蓋体である。第２基板５３は、凹部６３を有する箱状である。第２基板５３は、平面視で、矩形状である。
本実施形態では、第２基板５３は、シリコンなどの半導体で形成される半導体基板である。ただし、第２基板５３は、半導体基板に限らず、水晶基板やガラス基板であっても構わない。

凹部６３は、第２基板５３の下面に開口を有する。凹部６３は、平面視で、矩形状である。

第２基板５３の下面は、第１基板５２の上面と接合される。凹部６３の開口は、第１基板５２により塞がれて、第１基板５２と第２基板５３との間にキャビティー６５が形成される。
キャビティー６５は、振動素子５１が収容される収容空間である。第１基板５２と第２基板５３とが接合されたとき、振動素子５１は、凹部６３に囲まれるように、すなわち、キャビティー６５に収容されるように第１基板５２の上面に配置される。

キャビティー６５は、第１基板５２と第２基板５３とにより気密に封止される。キャビティー６５は、減圧状態である。キャビティー６５を、減圧状態とすることにより、振動素子５１の振動特性を高めることができる。ただし、キャビティー６５は、減圧状態でなくても構わない。

本実施形態では、第２基板５３と第１基板５２とは、表面活性化接合により接合される。詳細には、第２基板５３の下面と第１基板５２の上面とに高速原子ビームを照射し、第２基板５３の下面と第１基板５２の上面とを活性化させた後に、第２基板５３の下面と第１基板５２の上面とを接触させる。これにより、第２基板５３の下面と第１基板５２の上面とが接合される。ただし、第２基板５３と第１基板５２との接合は、表面活性化接合に限らず、表面活性化接合以外の周知の接合方法を用いても構わない。

図６に示すように、振動デバイス５は、振動素子５１と、回路素子５４と、を有する。
上述したように、電極パッドＶＳＳと、電極パッドＶＤＤと、電極パッドＯＵＴと、電極パッドＯＥと、は、それぞれ接続電極３１，３２，３３，３４と電気的に接続される。電極パッドＸＩ，ＸＯは、振動素子５１と電気的に接続される。

回路素子５４は、記憶回路７１と、ロジック回路７２と、バイアス回路７３と、発振回路７４と、を有する。なお、回路素子５４は、これらの要素の一部を省略または変更し、あるいは他の要素を追加した構成としても構わない。

記憶回路７１には、発振回路７４の特性設定情報を含む各種の情報が記憶される。記憶回路７１に特性設定情報が記憶されることにより、記憶回路７１に特性設定情報が設定される。
発振回路７４の特性設定情報とは、発振回路７４の出力特性を設定する情報である。発振回路７４の出力特性とは、発振回路７４が生成する発振信号の特性であり、例えば、発振回路７４が生成する発振信号の周波数や、発振回路７４が生成する発振信号の周波数温度特性などである。なお、発振回路７４が生成する発振信号の周波数を、出力周波数とも言う。
記憶回路７１は、不揮発性メモリーであり、例えば、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）である。

ロジック回路７２は、各回路の動作を制御する。
本実施形態では、ロジック回路７２は、記憶回路７１に設定される発振回路７４の特性設定情報を、記憶回路７１から読み出す。そして、ロジック回路７２は、記憶回路７１から読み出した特性設定情報を、適宜、各回路に供給する。各回路は、ロジック回路７２から供給された特性設定情報に基づき、動作する。このようにして、ロジック回路７２は、発振回路７４の特性設定情報に基づき、所定の出力特性を有する発振信号を発振回路７４に生成させることができる。

バイアス回路７３は、接続電極３２および電極パッドＶＤＤを介して振動デバイス５の外部から供給される電源電圧と、接続電極３１および電極パッドＶＳＳを介して振動デバイス５の外部から供給されるグランド電圧ＧＮＤと、に基づいて一定の基準電圧ＶＲＧを生成し、各回路に供給する。なお、バイアス回路７３は、各種の基準電圧を生成し、適宜、各回路に供給しても構わない。

発振回路７４は、振動素子５１と電気的に接続され、振動素子５１を発振させる。そして、発振回路７４は、振動素子５１の発振周波数に基づき、発振信号を生成する。発振回路７４により生成された発振信号は、電極パッドＯＵＴおよび接続電極３３を介して、振動デバイス５の外部に出力される。

本実施形態では、接続電極３３は、接合部材３５、内部電極１８、および貫通電極２５を介して、外部電極２３に電気的に接続している。そのため、第１の発振器２が有する振動デバイス５の発振回路７４により生成された発振信号は、第１の発振器２の発振信号として外部電極２３から出力される。つまり、第１の発振器２が有する振動デバイス５の発振回路７４の出力特性は、第１の発振器２の出力特性と同じである。したがって、第１の発振器２が有する振動デバイス５の発振回路７４の出力特性は、適宜、第１の発振器２の出力特性と読み換えても構わない。

本実施形態では、記憶回路７１に設定される発振回路７４の特性設定情報は、発振回路７４が生成する発振信号の周波数を設定する情報である。詳細には、後述するように、記憶回路７１に設定される発振回路７４の特性設定情報は、発振回路７４が有する分周器の分周比である。発振回路７４が有する分周器の分周比を設定することにより、発振回路７４が生成する発振信号の周波数が設定される。
つまり、発振回路７４が生成する発振信号の周波数は、発振回路７４の出力特性の一例である。分周器の分周比は、発振回路７４の特性設定情報の一例であり、詳細には、発振回路７４が生成する発振信号の周波数を設定する特性設定情報である。

本実施形態では、発振回路７４は、発振用回路７６と、ＰＬＬ回路（位相同期回路）７７とを有する。

発振用回路７６は、電極パッドＸＩ，ＸＯを介して振動素子５１と電気的に接続され、振動素子５１を発振させる。そして、発振用回路７６は、振動素子５１を発振させることにより、発振信号ＶＯＳを生成する。

ＰＬＬ回路７７は、発振信号ＶＯＳを基準信号として、この基準信号に同期した発振信号ＶＰＬを生成する回路である。
本実施形態では、ＰＬＬ回路７７が生成する発振信号ＶＰＬが、発振回路７４が生成する発振信号となる。

ＰＬＬ回路７７は、位相比較器と、ローパスフィルターと、電圧制御型発振器と、分周器と、を有する。このようなＰＬＬ回路７７は、周知の構成である。そのため、位相比較器、ローパスフィルター、電圧制御型発振器、および分周器の図示や説明は省略する。

ＰＬＬ回路７７が生成する発振信号ＶＰＬの周波数は、発振信号ＶＯＳの周波数を、ＰＬＬ回路７７が有する分周器の分周比に応じた倍率で演算した周波数となる。
つまり、ＰＬＬ回路７７が有する分周器の分周比を設定することにより、発振回路７４が生成する発振信号としての発振信号ＶＰＬの周波数、すなわち出力周波数を設定することができる。

本実施形態では、後述するように、第１の発振器２の製造工程において、ＰＬＬ回路７７（発振回路７４）が有する分周器の分周比ＤＰＬが、特性設定情報として、記憶回路７１に記憶される。

ロジック回路７２は、記憶回路７１に記憶される分周器の分周比ＤＰＬを、記憶回路７１から読み出し、ＰＬＬ回路７７に供給する。ＰＬＬ回路７７が有する分周器は、発振信号ＶＯＳの周波数を分周比ＤＰＬで分周する。このようにして、発振回路７４が生成する発振信号としての発振信号ＶＰＬの周波数は、発振信号ＶＯＳの周波数を分周器の分周比ＤＰＬに応じた倍率で演算した周波数となる。

なお、ＰＬＬ回路７７の構成は、特に限定されない。例えば、ＰＬＬ回路７７は、インテジャーＮ型ＰＬＬ回路であっても構わないし、フラクショナルＮ型ＰＬＬ回路であっても構わない。また、ＰＬＬ回路７７は、インテジャーＮ型ＰＬＬ回路とフラクショナルＮ型ＰＬＬ回路との両方を備えていても構わない。

ここまで、第１の発振器２について、説明した。

次に、第２の発振器３について、図６、図７、および図８を参照して説明する。

上述したように、発振器群１は、同一種類の振動デバイス５がそれぞれ異なる種類の容器８，９に収容されている第１の発振器２および第２の発振器３を含む複数種類の発振器により構成される。換言すると、第２の発振器３は、第１の発振器２と比べ、振動デバイス５が収容される第２の容器９が、第１の容器８とは異なる種類であること以外は、同一である。
そこで、まず、第２の容器９について図７および図８を参照して説明し、次に、第２の容器９に収容される振動デバイス５について図６を参照して説明する。

図７に示すように、第２の発振器３は、振動デバイス５と、振動デバイス５を収容する第２の容器９と、を有する。
本実施形態では、第２の容器９は、容器本体１１ａと、蓋体１２ａと、を有する。

第２の容器９は、第１の容器８とは異なる種類の容器である。本実施形態では、第２の容器９は、第１の容器８とは形状が異なる。詳細には、平面視で、第２の容器９のＸ方向およびＹ方向の寸法は、それぞれ第１の容器８のＸ方向およびＹ方向の寸法よりも大きく、Ｘ方向またはＹ方向から見た側面視で、第２の容器９のＺ方向の寸法は、第１の容器８のＺ方向の寸法と同じである。

図７および図８に示すように、容器本体１１ａは、凹部１３ａを有する箱状である。容器本体１１ａは、平面視で、矩形状である。
本実施形態では、容器本体１１ａは、セラミック基板である。ただし、容器本体１１ａは、セラミック基板に限らず、例えば、半導体基板やプリント基板などであっても構わない。

凹部１３ａは、容器本体１１ａの上面に開口を有する。凹部１３ａは、平面視で、矩形状である。
凹部１３ａの底面には、複数の内部電極が配置される。詳細には、凹部１３ａの底面には、４つの内部電極１６ａ，１７ａ，１８ａ，１９ａが配置される。

容器本体１１ａの下面には、複数の外部電極が配置される。詳細には、容器本体１１ａの下面には、４つの外部電極２１ａ，２２ａ，２３ａ，２４ａが配置される。
外部電極２１ａ，２２ａ，２３ａ，２４ａと、内部電極１６ａ，１７ａ，１８ａ，１９ａと、はそれぞれ貫通電極２５ａを介して電気的に接続される。貫通電極２５ａは、容器本体１１ａの下面と凹部１３ａの底面との間を貫通する電極である。

蓋体１２ａは、平板状である。蓋体１２ａは、平面視で、矩形状である。
本実施形態では、蓋体１２ａは、コバールなどの金属により形成される。ただし、蓋体１２ａは、金属に限らず、例えば、ガラス基板やセラミック基板などであっても構わない。

蓋体１２ａの下面は、図示しない接合部材を介して、容器本体１１ａの上面に接合される。蓋体１２ａは、凹部１３ａの開口を塞ぐように、容器本体１１ａに接合される。これにより、蓋体１２ａと容器本体１１ａとの間に、振動デバイス５が収容される収容空間２７ａが形成される。収容空間２７ａは、蓋体１２ａと容器本体１１ａとにより気密に封止される。収容空間２７ａは、減圧状態である。収容空間２７ａを減圧状態とすることにより、第２の容器９の外部と振動デバイス５との間の熱伝導を低減することができる。ただし、収容空間２７ａは減圧状態でなくても構わない。

振動デバイス５が有する接続電極３１，３２，３３，３４と、凹部１３ａの底面に配置される内部電極１６ａ，１７ａ，１８ａ，１９ａと、はそれぞれ導電性の接合部材３５を介して機械的および電気的に接続される。

本実施形態では、接続電極３３は、接合部材３５、内部電極１８ａ、および貫通電極２５ａを介して、外部電極２３ａに電気的に接続している。そのため、第２の発振器３が有する振動デバイス５の発振回路７４により生成された発振信号は、第２の発振器３の発振信号として外部電極２３ａから出力される。つまり、第２の発振器３が有する振動デバイス５の発振回路７４の出力特性は、第２の発振器３の出力特性と同じである。したがって、第２の発振器３が有する振動デバイス５の発振回路７４の出力特性は、適宜、第２の発振器３の出力特性と読み換えても構わない。

図６に示すように、第２の発振器３が有する振動デバイス５は、第１の発振器２が有する振動デバイス５と同一種類である。第２の発振器３が有する振動デバイス５は、回路素子５４を有する。回路素子５４は、記憶回路７１と、ロジック回路７２と、バイアス回路７３と、発振回路７４と、を有する。発振回路７４は、発振用回路７６と、ＰＬＬ回路７７とを有する。ＰＬＬ回路７７は、位相比較器と、ローパスフィルターと、電圧制御型発振器と、分周器と、を有する。

本実施形態では、後述するように、第２の発振器３の製造工程において、発振回路７４が有する分周器の分周比ＤＰＬが、特性設定情報として、記憶回路７１に記憶される。

ロジック回路７２は、記憶回路７１に記憶される分周器の分周比ＤＰＬを、記憶回路７１から読み出し、ＰＬＬ回路７７に供給する。ＰＬＬ回路７７が有する分周器は、発振信号ＶＯＳの周波数を分周比ＤＰＬで分周する。このようにして、発振回路７４が生成する発振信号としての発振信号ＶＰＬの周波数は、発振信号ＶＯＳの周波数を分周器の分周比ＤＰＬに応じた倍率で演算した周波数となる。

なお、第２の発振器３が有する振動デバイス５の記憶回路７１に記憶される特性設定情報と、第１の発振器２が有する振動デバイス５の記憶回路７１に記憶される特性設定情報と、は同じであっても構わないし、異なっていても構わない。本実施形態では、第２の発振器３における記憶回路７１に記憶される分周比ＤＰＬと、第１の発振器２における記憶回路７１に記憶される分周比ＤＰＬと、をそれぞれ異ならせることにより、第２の発振器３が有する振動デバイス５の発振回路７４が生成する発振信号の周波数と、第１の発振器２が有する振動デバイス５の発振回路７４が生成する発振信号の周波数と、をそれぞれ異なる周波数とすることができる。

つまり、第２の発振器３が有する振動デバイス５の記憶回路７１に記憶される特性設定情報と、第１の発振器２が有する振動デバイス５の記憶回路７１に記憶される特性設定情報と、を異ならせることにより、第２の発振器３が有する振動デバイス５の発振回路７４の出力特性と、第１の発振器２が有する振動デバイス５の発振回路７４の出力特性と、を異ならせることができる。

ここまで述べてきたように、発振器群１は、同一種類の振動デバイス５がそれぞれ異なる種類の容器８，９に収容されている第１の発振器２および第２の発振器３を含む複数種類の発振器により構成される。つまり、第１の発振器２と、第２の発振器３と、は振動デバイス５を共通化することができるので、振動素子５１や回路素子５４などを第１の発振器２および第２の発振器３のそれぞれに応じて個別に開発および製造することが不要となる。

また、振動デバイス５は記憶回路７１を有し、記憶回路７１には発振回路７４の特性設定情報が記憶される。記憶回路７１に記憶される発振回路７４の特性設定情報を変更することにより、発振回路７４の出力特性を容易に変更することができるので、例えば、第１の発振器２および第２の発振器３のそれぞれの仕様などに応じて、発振回路７４の出力特性を容易に設定することができる。

このように、本実施形態では、第１の発振器２および第２の発振器３の製造コストを低減することができ、第１の発振器２および第２の発振器３を効率よく製造することができる。つまり、容器の種類や、発振器の出力特性が互いに異なる複数種類の発振器を低コストで効率よく製造することができる。

また、本実施形態では、第１の容器８における内部電極１６，１７，１８，１９の位置と、第２の容器９における内部電極１６ａ，１７ａ，１８ａ，１９ａの位置と、は同じである。そのため、図３および図８に示すように、振動デバイス５における接続電極３１，３２，３３，３４と内部電極１６，１７，１８，１９とがそれぞれ接合される各位置と、振動デバイス５における接続電極３１，３２，３３，３４と内部電極１６ａ，１７ａ，１８ａ，１９ａとがそれぞれ接合される各位置と、が同じである。
このように、第１の容器８における内部電極１６，１７，１８，１９の位置と、第２の容器９における内部電極１６ａ，１７ａ，１８ａ，１９ａの位置と、を同じにすることにより、同一種類の振動デバイス５を、異なる種類である第１の容器８および第２の容器９にそれぞれ実装することができる。

本実施形態では、第１の容器８における内部電極１６，１７，１８，１９の寸法および形状と、第２の容器９における内部電極１６ａ，１７ａ，１８ａ，１９ａの寸法および形状と、は同じである。ただし、振動デバイス５における接続電極３１，３２，３３，３４と接続可能である限りにおいて、内部電極１６，１７，１８，１９と、内部電極１６ａ，１７ａ，１８ａ，１９ａと、のそれぞれの寸法および形状の少なくとも１つが異なっていても構わない。

また、第１の容器８における内部電極１６，１７，１８，１９は、「第１～第Ｎの内部電極」の一例であり、第２の容器９の内部電極１６ａ，１７ａ，１８ａ，１９ａは「第Ｎ＋１～第２Ｎの内部電極」の一例である。振動デバイス５における接続電極３１，３２，３３，３４は「第１～第Ｎの接続電極」の一例である。つまり、本実施形態では、第１の容器８における第１の内部電極としての内部電極１６の位置および第２の容器９における第５の内部電極としての内部電極１６ａの位置は同じであり、第１の容器８における第２の内部電極としての内部電極１７の位置および第２の容器９における第６の内部電極としての内部電極１７ａの位置は同じであり、第１の容器８における第３の内部電極としての内部電極１８の位置および第２の容器９における第７の内部電極としての内部電極１８ａの位置は同じであり、第１の容器８における第４の内部電極としての内部電極１９の位置および第２の容器９における第８の内部電極としての内部電極１９ａの位置は同じである。本実施形態では、整数Ｎは４である。
ただし、第１の容器８および第２の容器９における内部電極の数、および振動デバイス５における接続電極の数は、４に限らない。すなわち、２以上の任意の整数Ｎに対して、第１の容器８には第１～第Ｎの内部電極が設けられ、第２の容器９には第Ｎ＋１～第２Ｎの内部電極が設けられ、振動デバイス５は第１～第Ｎの接続電極を有していれば構わない。

例えば、振動デバイス５が差動の発振信号を生成し、第１の発振器２および第２の発振器３がその差動の発振信号を出力する場合や、また、例えば、振動デバイス５に特定の用途に対応する接続電極を設け、第１の容器８および第２の容器９の外部から、その特定の用途に対応する接続電極との電気的な接続を行う場合など、第１の容器８および第２の容器９における内部電極の数、および振動デバイス５における接続電極の数は、４よりも多くても構わない。特定の用途とは、例えば、振動デバイス５の検査などである。

ここまで、第１の発振器２、および第２の発振器３について、説明した。

次に、本実施形態に係る発振器の製造方法について、図９～図１３を参照して説明する。図９～図１３に示す各工程は、例えば、図示しない製造装置によって行われる。

図９に示すように、本実施形態に係る発振器の製造方法は、振動デバイス５を準備する工程Ｓ１と、製造対象となる発振器が第１の発振器２であるか否かを判断する工程Ｓ２と、振動デバイス５の記憶回路７１に特性設定情報を設定する工程Ｓ３と、振動デバイス５を第１の容器８に収容し、第１の発振器２を製造する工程Ｓ４と、製造対象となる発振器が第２の発振器３であるか否かを判断する工程Ｓ５と、振動デバイス５の記憶回路７１に特性設定情報を設定する工程Ｓ６と、振動デバイス５を第２の容器９に収容し、第２の発振器３を製造する工程Ｓ７と、を有する。

工程Ｓ１は、振動デバイス５を準備する工程である。
図１０に示すように、本実施形態では、工程Ｓ１は、第１ウエハＷ１を準備する工程Ｓ１１と、第２ウエハＷ２を準備する工程Ｓ１２と、振動素子５１を準備する工程Ｓ１３と、第１ウエハＷ１に振動素子５１を配置する工程Ｓ１４と、第１ウエハＷ１と第２ウエハＷ２とを接合する工程Ｓ１５と、第１ウエハＷ１と第２ウエハＷ２とが接合されたウエハを切断し、各振動デバイス５を個片化する工程Ｓ１６と、を有する。

工程Ｓ１１は、第１ウエハＷ１を準備する工程である。第１ウエハＷ１には、複数の第１基板５２が形成される。
第１基板５２の上面となる第１ウエハＷ１の上面には、マウント電極５８が配置される。後述する工程Ｓ１４において、振動素子５１は、マウント電極５８が配置される第１基板５２の上面に配置される。
振動素子５１が配置される面とは反対側の面である第１基板５２の下面には、回路素子５４が配置される。回路素子５４の下面には、接続電極３１，３２，３３，３４が配置される。マウント電極５８と回路素子５４との間には、両者を電気的に接続する貫通電極６２が形成される。
本実施形態では、第１ウエハＷ１は、半導体基板である。なお、第１ウエハＷ１は、水晶基板やガラス基板であっても構わない。

また、本実施形態では、第１基板５２の下面に回路素子５４が配置されるが、第１基板５２の上面に回路素子５４を配置しても構わない。その場合は、マウント電極５８と回路素子５４との間を電気的に接続する貫通電極６２は不要となり、回路素子５４と接続電極３１，３２，３３，３４との間を電気的に接続する貫通電極を第１基板５２に形成することになる。

工程Ｓ１２は、第２ウエハＷ２を準備する工程である。第２ウエハＷ２には、複数の第２基板５３が形成される。つまり、図１１に示すように、第２ウエハＷ２には、複数の凹部６３が形成される。複数の凹部６３は、第２ウエハＷ２の下面、すなわち、第２基板５３の下面に開口を有する。
本実施形態では、第２ウエハＷ２は、半導体基板である。なお、第２ウエハＷ２は、水晶基板やガラス基板であっても構わない。

工程Ｓ１３は、振動素子５１を準備する工程である。
まず、図示しない第３ウエハに複数の振動素子５１を形成する。詳細には、フォトリソグラフィー技法やエッチング技法を用いて、第３ウエハに複数の振動片５７を形成し、さらに、スパッタ技法やフォトリソグラフィー技法を用いて、励振電極や励振電極に電気的に接続する配線などを振動片５７に形成する、このようにして、第３ウエハに複数の振動素子５１を形成する。
次に、第３ウエハに形成された複数の振動素子５１を、周知の切断方法を用いて個片化する。
このようにして、振動素子５１を製造することができる。
本実施形態では、第３ウエハは水晶基板である。詳細には、第３ウエハはＡＴカット水晶基板である。なお、第３ウエハは、ＡＴカット水晶基板以外の水晶基板であっても構わないし、水晶以外の圧電体により形成されていても構わないし、半導体基板であっても構わない。

工程Ｓ１４は、第１ウエハＷ１に振動素子５１を配置する工程である。図１１に示すように、第１ウエハＷ１の上面に配置されるマウント電極５８と、振動素子５１と、を接合部材６１を介して接合する。このようにして、第１ウエハＷ１に振動素子５１が配置される。

工程Ｓ１５は、第１ウエハＷ１と第２ウエハＷ２とを接合する工程である。
図１１に示すように、第１ウエハＷ１と第２ウエハＷ２とを接合することにより、複数の振動デバイス５が一括して形成された状態のウエハが得られる。

工程Ｓ１５では、第２ウエハＷ２の下面と、第１ウエハＷ１の上面と、が接合される。凹部６３の開口は、第１ウエハＷ１により塞がれて、第１ウエハＷ１と第２ウエハＷ２との間に複数のキャビティー６５が形成される。
第１ウエハＷ１と第２ウエハＷ２とが接合されたとき、振動素子５１は、複数のキャビティー６５のそれぞれに収容されるように配置される。
換言すると、工程Ｓ１５は、第１ウエハＷ１と第２ウエハＷ２との間に形成される複数のキャビティー６５のそれぞれに収容されるように振動素子５１を配置して、第１ウエハＷ１と第２ウエハＷ２とを接合する工程である。

本実施形態では、第１ウエハＷ１と第２ウエハＷ２との接合は、表面活性化接合により行われる。ただし、第１ウエハＷ１と第２ウエハＷ２との接合は、表面活性化接合に限らず、表面活性化接合以外の周知の接合方法を用いても構わない。

工程Ｓ１６は、第１ウエハＷ１と第２ウエハＷ２とが接合されたウエハを切断し、このウエハに形成される複数の振動デバイス５を個片化する工程である。
第１ウエハＷ１と第２ウエハＷ２とが接合されたウエハに形成される複数の振動デバイス５は、図１１に示す仮想線Ｌの位置で切断または折り取られることにより、個片化される。

なお、第１ウエハＷ１と第２ウエハＷ２とが接合されたウエハを切断または折り取って、各振動デバイス５を個片化する方法としては、周知の方法を用いることができる。例えば、ダイシングソーによるフルカットダイシングをしても構わない。あるいは、未切断部分が形成されるようにダイシングソーによるハーフカットダイシングやレーザーによるステルスダイシングをした後に、未切断部分のブレーキングをしても構わない。

このようにして、工程Ｓ１１～工程Ｓ１６により、振動デバイス５を製造することができる。
工程Ｓ１１～工程Ｓ１６により、第１の発振器２と第２の発振器３とに共通する構成要素である振動デバイス５を一括して製造することができるので、第１の発振器２および第２の発振器３を含む発振器群１を効率的に製造することができる。

ここまで、工程Ｓ１について、説明した。

図９に戻り、工程Ｓ２から説明する。
工程Ｓ２は、製造対象となる発振器が第１の発振器２であるか否かを判断する工程である。工程Ｓ２において、製造対象が第１の発振器２であるときは、工程Ｓ３に進む。工程Ｓ２において、製造対象が第１の発振器２ではないときは、工程Ｓ５に進む。

工程Ｓ３は、振動デバイス５が有する記憶回路７１に特性設定情報を設定する工程である。詳細には、工程Ｓ３では、第１の発振器２の出力特性が所望の出力特性になるように、記憶回路７１に特性設定情報が設定される。本実施形態では、第１の発振器２の出力周波数を設定する特性設定情報が記憶回路７１に設定される。

本実施形態では、第１の発振器２の出力周波数を設定する特性設定情報は、振動デバイス５が有する発振回路７４の出力周波数を設定する情報である。詳細には、発振回路７４の出力周波数を設定する特性設定情報は、発振回路７４が有するＰＬＬ回路７７の分周比ＤＰＬである。つまり、本実施形態では、記憶回路７１に設定される特性設定情報は、ＰＬＬ回路７７の分周比ＤＰＬである。

本実施形態では、工程Ｓ３において、振動デバイス５の接続電極３３および接続電極３４を、図示しない外部装置に電気的に接続する。例えば、外部装置が有するプローブなどを振動デバイス５の接続電極３３および接続電極３４に当接させることにより、外部装置と振動デバイス５とを電気的に接続することができる。

振動デバイス５の接続電極３３および接続電極３４は、それぞれ回路素子５４の電極パッドＯＵＴおよび電極パッドＯＥと電気的に接続している。そのため、回路素子５４は、接続電極３３，３４と、電極パッドＯＵＴ，ＯＥと、を介して外部装置とデータ通信を行うことができる。回路素子５４が有するロジック回路７２は、外部装置とデータ通信を行い、外部装置から送信される特性設定情報を記憶回路７１に記憶させる。記憶回路７１が特性設定情報を記憶することにより、記憶回路７１に特性設定情報が設定される。

工程Ｓ４は、振動デバイス５を第１の容器８に収容し、第１の発振器２を製造する工程である。
図１２に示すように、本実施形態では、工程Ｓ４は、振動デバイス５を第１の容器８の容器本体１１に配置する工程Ｓ４１と、振動デバイス５を第１の容器８に封止する工程Ｓ４２と、を有する。

工程Ｓ４１は、振動デバイス５を第１の容器８の容器本体１１に配置する工程である。
図２に示すように、振動デバイス５が有する接続電極３１，３２，３３，３４と、容器本体１１の凹部１３の底面に配置される内部電極１６，１７，１８，１９と、はそれぞれ導電性の接合部材３５を介して機械的および電気的に接続される。
このようにして、振動デバイス５は、第１の容器８の容器本体１１に配置される。

工程Ｓ４２は、振動デバイス５を第１の容器８に封止する工程である。
図２に示すように、第１の容器８の蓋体１２の下面は、図示しない接合部材を介して、容器本体１１の上面に接合される。これにより、蓋体１２と容器本体１１との間に、振動デバイス５が収容される収容空間２７が形成される。収容空間２７は、蓋体１２と容器本体１１とにより気密に封止される。
このようにして、工程Ｓ４１，Ｓ４２により、振動デバイス５を第１の容器８に収容し、第１の発振器２を製造することができる。

図９に戻り、工程Ｓ５から説明する。
工程Ｓ５は、製造対象となる発振器が第２の発振器３であるか否かを判断する工程である。工程Ｓ５において、製造対象が第２の発振器３であるときは、工程Ｓ６に進む。本実施形態では、工程Ｓ５において、製造対象が第２の発振器３ではないときは、発振器の製造を終了する。

工程Ｓ６は、振動デバイス５が有する記憶回路７１に特性設定情報を設定する工程である。詳細には、工程Ｓ６では、第２の発振器３の出力特性が所望の出力特性になるように、記憶回路７１に特性設定情報が設定される。より詳細には、本実施形態では、第２の発振器３の出力周波数を設定する特性設定情報が記憶回路７１に設定される。

なお、工程Ｓ６は、工程Ｓ３と比べ、第２の発振器３の出力特性が所望の出力特性になるように、記憶回路７１に特性設定情報が設定されること以外は、工程Ｓ３と同様である。したがって、工程Ｓ６については、詳細な説明は省略する。

工程Ｓ７は、振動デバイス５を第２の容器９に収容し、第２の発振器３を製造する工程である。
図１３に示すように、本実施形態では、工程Ｓ７は、振動デバイス５を第２の容器９の容器本体１１ａに配置する工程Ｓ７１と、振動デバイス５を第２の容器９に封止する工程Ｓ７２と、を有する。

工程Ｓ７１は、振動デバイス５を第２の容器９の容器本体１１ａに配置する工程である。
図７に示すように、振動デバイス５が有する接続電極３１，３２，３３，３４と、容器本体１１ａの凹部１３ａの底面に配置される内部電極１６ａ，１７ａ，１８ａ，１９ａと、はそれぞれ導電性の接合部材３５を介して機械的および電気的に接続される。
このようにして、振動デバイス５は、第２の容器９の容器本体１１ａに配置される。

工程Ｓ７２は、振動デバイス５を第２の容器９に封止する工程である。
図７に示すように、第２の容器９の蓋体１２ａの下面は、図示しない接合部材を介して、容器本体１１ａの上面に接合される。これにより、蓋体１２ａと容器本体１１ａとの間に、振動デバイス５が収容される収容空間２７ａが形成される。収容空間２７ａは、蓋体１２ａと容器本体１１ａとにより気密に封止される。
このようにして、工程Ｓ７１，Ｓ７２により、振動デバイス５を第２の容器９に収容し、第２の発振器３を製造することができる。

図９に戻り、工程Ｓ７が終了すると、発振器の製造を終了する。

ここまで、本実施形態に係る発振器の製造方法について、説明した。
上述した発振器の製造方法によれば、同一種類の振動デバイス５をそれぞれ異なる種類の容器である第１の容器８および第２の容器９にそれぞれ収容することにより、第１の発振器２および第２の発振器３を含む複数種類の発振器を製造することができる。つまり、第１の発振器２と、第２の発振器３と、は振動デバイス５を共通化することができるので、振動素子５１や回路素子５４などを第１の発振器２および第２の発振器３のそれぞれに応じて個別に開発および製造することが不要となる。

また、振動デバイス５は記憶回路７１を有し、記憶回路７１には発振回路７４の特性設定情報が記憶される。記憶回路７１に記憶される発振回路７４の特性設定情報を変更することにより、発振回路７４の出力特性を容易に変更することができるので、例えば、第１の発振器２および第２の発振器３のそれぞれの仕様などに応じて、発振回路７４の出力特性を容易に設定することができる。

このように、本実施形態では、第１の発振器２および第２の発振器３の製造コストを低減することができ、第１の発振器２および第２の発振器３を効率よく製造することができる。つまり、容器の種類や、発振器の出力特性が互いに異なる複数種類の発振器を低コストで効率よく製造することができる。

なお、第１の発振器２および第２の発振器３の構成と、その製造方法は、上述した構成および製造方法に限定されず、本開示の要旨の範囲内で種々の変形実施が可能である。

本実施形態では、第１の発振器２が有する第１の容器８は、蓋体１２を有し、蓋体１２と容器本体１１とが接合されることにより、振動デバイス５が収容される収容空間２７は気密に封止される。同様に、第２の発振器３が有する第２の容器９は、蓋体１２ａを有し、蓋体１２ａと容器本体１１ａとが接合されることにより、振動デバイス５が収容される収容空間２７ａは気密に封止される。
ただし、第１の容器８に形成される収容空間２７と、第２の容器９に形成される収容空間２７ａと、はそれぞれ気密に封止されなくても構わない。つまり、第１の容器８は蓋体１２を有さなくても構わないし、第２の容器９は蓋体１２ａを有さなくても構わない。
第１の容器８が蓋体１２を有さないときは、図１２に示す工程Ｓ４２は不要となる。第２の容器９が蓋体１２ａを有さないときは、図１３に示す工程Ｓ７２は不要となる。

また、第１の容器８および第２の容器９の一方が蓋体１２，１２ａを有し、第１の容器８および第２の容器９の他方が蓋体１２，１２ａを有さない構成としても構わない。このような構成にすることにより、第１の容器８と第２の容器９とのそれぞれの形状を異ならせて、第１の容器８と第２の容器９とを異なる種類の容器としても構わない。換言すると、第１の容器８および第２の容器９の一方の収容空間２７，２７ａが気密に封止され、他方の収容空間２７，２７ａが気密に封止されない構成とすることにより、第１の容器８と第２の容器９とを異なる種類の容器としても構わない。

また、本実施形態では、発振回路７４はＰＬＬ回路７７を有し、記憶回路７１はＰＬＬ回路７７が有する分周器の分周比ＤＰＬを特性設定情報として記憶し、分周比ＤＰＬに基づいて発振回路７４の出力特性としての出力周波数が設定される。ただし、発振回路７４の構成や出力特性、および記憶回路７１が記憶する特性設定情報は、これに限定されない。

例えば、発振回路７４は、波形整形回路を有し、記憶回路７１は発振回路７４が生成する発振信号の波形を設定する波形設定情報として記憶し、発振回路７４は波形設定情報に基づいて波形を整形した発振信号を生成しても構わない。発振信号の波形は、発振回路７４の出力特性の一例であり、波形設定情報は、特性設定情報の一例である。発振信号の波形は、例えば、ＣＭＯＳ波形や、クリップドサイン波形に設定することができる。

また、本実施形態では、図９に示すように、工程Ｓ３の後に工程Ｓ４を実施しているが、工程Ｓ４の後に工程Ｓ３を実施しても構わない。工程Ｓ４の後に工程Ｓ３を実施するときは、例えば、外部装置が有するプローブなどを第１の容器８の外部電極２３および外部電極２４に当接させることにより、貫通電極２５、内部電極１８，１９、振動デバイス５の接続電極３３および接続電極３４を介して、外部装置が有するプローブなどを回路素子５４が有する電極パッドＯＵＴ，ＯＥと電気的に接続することができる。同様に、本実施形態では、図９に示すように、工程Ｓ６の後に工程Ｓ７を実施しているが、工程Ｓ７の後に工程Ｓ６を実施しても構わない。

以上述べた通り、本実施形態によれば、以下の効果を得ることができる。
上述した発振器の製造方法は、第１の発振器２および第２の発振器３を含む複数種類の発振器の製造方法であって、振動素子５１と、振動素子５１と電気的に接続される発振回路７４と、発振回路７４の特性設定情報が記憶される記憶回路７１と、を含む振動デバイス５を準備することと、振動デバイス５を第１の容器８に収容して第１の発振器２を製造することと、振動デバイス５を第１の容器８とは異なる種類の第２の容器９に収容して第２の発振器３を製造することと、記憶回路７１に特性設定情報を設定することと、を含み、第１の容器８に収容した振動デバイス５、および第２の容器９に収容した振動デバイス５は、同一種類の振動デバイスである。
これにより、容器の種類や、発振器の出力特性が互いに異なる複数種類の発振器を低コストで効率よく製造することができる。

２．実施形態２
次に、実施形態２に係る発振器の製造方法について、説明する。
本実施形態に係る発振器の製造方法により製造される第１の発振器２および第２の発振器３は、実施形態１に係る第１の発振器２および第２の発振器３と比べ、振動デバイス５に代わり、振動デバイス５ａが第１の容器８および第２の容器９に収容されること以外は、実施形態１と同様である。振動デバイス５と、振動デバイス５ａと、はそれぞれ構成は異なるが、同様な機能を有している。
換言すると、本実施形態に係る発振器の製造方法は、実施形態１に係る発振器の製造方法と比べ、振動デバイス５ａを準備する工程Ｓ１が異なること以外は、実施形態１と同様である。
なお、上述した実施形態１と同様の構成については、同一の符号を付し、その説明を省略する。

振動デバイス５ａについて、図１４～図１８を参照して説明する。
図１４に示すように、振動デバイス５ａは、第１基板８２と、第２基板８３と、第３基板８４と、回路素子８６と、を有する。

第２基板８３は、第１基板８２と第２基板８３との間で振動素子９１を挟むように配置される。つまり、第３基板８４は、第１基板８２と第２基板８３との間に配置される。
また、第３基板８４は、振動素子９１と、振動素子９１を囲う枠部９３と、を備える。つまり、振動デバイス５ａは、第１基板８２と第２基板８３との間に、振動素子９１と、振動素子９１を囲う枠部９３と、を備える第３基板８４を含む。

回路素子８６、第２基板８３、第３基板８４、第１基板８２と、は下方に向かって、この順で配置される。このように配置されることにより、第１基板８２の下面が、振動デバイス５ａの下面となる。

振動デバイス５ａの下面には、接続電極３１，３２，３３，３４が配置される。振動デバイス５ａが第１の容器８に収容されるときは、接続電極３１，３２，３３，３４は、第１の容器８が有する内部電極１６，１７，１８，１９と、それぞれ接合部材３５を介して接合される。振動デバイス５ａが第２の容器９に収容されるときは、接続電極３１，３２，３３，３４は、第２の容器９が有する内部電極１６ａ，１７ａ，１８ａ，１９ａと、それぞれ接合部材３５を介して接合される。

第１基板８２は、振動デバイス５ａのベース基板である。第１基板８２は、平板状である。第１基板８２は、平面視で、矩形状である。
本実施形態では、第１基板８２は、水晶基板である。ただし、第１基板８２は、水晶基板に限らず、半導体基板、ガラス基板、または樹脂フィルム基板であっても構わない。

第２基板８３は、振動デバイス５ａの蓋体である。第２基板８３は、平板状である。第２基板８３は、平面視で、矩形状である。
本実施形態では、第２基板８３は、水晶基板である。ただし、第２基板８３は、水晶基板に限らず、半導体基板、ガラス基板、または樹脂フィルム基板であっても構わない。

第３基板８４は、水晶基板である。本実施形態では、第３基板８４は、ＡＴカット水晶基板である。なお、第３基板８４は、ＡＴカット水晶基板に限定されず、Ｘカット水晶基板、Ｙカット水晶基板、Ｚカット水晶基板、ＢＴカット水晶基板、ＳＣカット水晶基板、ＳＴカット水晶基板などでも構わない。

第１基板８２、第２基板８３、および第３基板８４を水晶基板で構成することにより、第１基板８２、第２基板８３、および第３基板８４の熱膨張係数を略等しくすることができる。そのため、第１基板８２、第２基板８３、および第３基板８４の熱膨張係数差に起因する熱応力が生じ難くなり、振動素子９１が応力を受け難くなる。
なお、第１基板８２および第２基板８３は、第３基板８４と同じカット角のＡＴカット水晶基板であっても構わないし、第３基板８４と異なるカット角の水晶基板であっても構わない。ただし、第１基板８２および第２基板８３を、第３基板８４と同じカット角のＡＴカット水晶基板とすることにより、第１基板８２、第２基板８３、および第３基板８４の熱膨張係数差に起因する熱応力がさらに生じ難くなる。

図１４および図１５に示すように、第３基板８４は、振動素子９１と、振動素子９１を囲う枠部９３と、を有する。詳細には、第３基板８４は、振動素子９１と、枠部９３と、連結部９７と、を有する。

振動素子９１は、振動片９５と、図示しない一対の励振電極と、を有する。
振動片９５は、平板状である。振動片９５は、枠部９３よりもＺ方向の厚さが薄く、振動片９５の上面は枠部９３の上面よりもＺ方向マイナス側に位置し、振動片９５の下面は枠部９３の下面よりもＺ方向プラス側に位置している。
一対の励振電極は、振動片９５の上面および下面にそれぞれ配置される。

枠部９３は、平面視で、枠状であり、振動片９５を囲むように配置される。振動片９５は、平面視で、枠部９３の内側に配置される。連結部９７は、振動片９５と、枠部９３と、を連結する。

枠部９３の上面は、第３基板８４の上面であり、枠部９３の下面は、第３基板８４の下面である。

図１４に示すように、第１基板８２の上面と枠部９３の下面とが接合され、枠部９３の上面と第２基板８３の下面とが接合される。これにより、第１基板８２と第２基板８３との間に、振動素子９１を収容するキャビティー９９が形成される。

キャビティー９９は、振動素子９１が収容される収容空間である。キャビティー９９は、第１基板８２と、第３基板８４の枠部９３と、第２基板８３と、により気密に封止される。キャビティー９９は、減圧状態である。キャビティー９９を、減圧状態とすることにより、振動素子９１の振動特性を高めることができる。ただし、キャビティー９９は、減圧状態でなくても構わない。

本実施形態では、第１基板８２と、第２基板８３と、第３基板８４と、は金属拡散接合により接合される。詳細には、第１基板８２の上面、枠部９３の下面、枠部の９３の上面、および第２基板８３の下面に、図示しない接合層がそれぞれ配置される。各接合層は、平面視で、キャビティー９９を囲むように配置される。各接合層は、第１基板８２と、第２基板８３と、第３基板８４と、を接合したときに、平面視でそれぞれ重なるように形成される。各接合層は、例えば、金や銅により形成される。各接合層の表面が清浄化された後に、第１基板８２の上面に配置される接合層と枠部９３の下面に配置される接合層とを接触させ、枠部９３の上面に配置される接合層と第２基板８３の下面とに配置される接合層とを接触させる。これにより、第１基板８２の上面と枠部９３の下面とが接合層を介して接合され、枠部９３の上面と第２基板８３の下面とが接合層を介して接合される。このようにして、第１基板８２と、第２基板８３と、第３基板８４と、が接合される。ただし、第１基板８２と、第２基板８３と、第３基板８４との接合は、金属拡散接合に限らず、金属拡散接合以外の周知の接合方法を用いても構わない。

図１４および図１６に示すように、第２基板８３の上面には、配線パターン１０１が配置される。

また、第２基板８３の上面には、回路素子８６が配置される。

回路素子８６は、ＩＣチップである。回路素子８６は、複数の電極パッドを有する。詳細には、回路素子８６は、６つの電極パッドを有する。６つの電極パッドは、回路素子８６の下面に配置される。６つの電極パッドは、グランド電圧ＧＮＤに電気的に接続される電極パッドＶＳＳと、電源電圧に電気的に接続される電極パッドＶＤＤと、振動素子５１を発振させることにより生成される周波数信号を出力する電極パッドＯＵＴと、電極パッドＯＵＴからの出力を制御する制御信号が入力される電極パッドＯＥと、振動素子９１を励振するための駆動信号を出力する一対の電極パッドＸＩ，ＸＯと、である。

回路素子８６は、実施形態１の回路素子５４と同様な回路および機能を有する。
詳細には、回路素子８６は、記憶回路７１と、ロジック回路７２と、バイアス回路７３と、発振回路７４と、を有する。発振回路７４は、発振用回路７６と、ＰＬＬ回路７７とを有する。そして、記憶回路７１には、発振回路７４の特性設定情報を含む各種の情報が記憶される。記憶回路７１に特性設定情報が記憶されることにより、記憶回路７１に特性設定情報が設定される。回路素子８６が有する各回路は、図６に示す回路素子５４が有する各回路に相当する。したがって、各回路については、詳細な説明は省略する。

電極パッドＶＳＳと、電極パッドＶＤＤと、電極パッドＯＵＴと、電極パッドＯＥと、電極パッドＸＩと、電極パッドＸＯと、は、それぞれ導電性の接合部材１０３を介して、配線パターン１０１と機械的および電気的に接続される。接合部材１０３は、例えば、金や銅により形成される金属バンプである。

また、本実施形態では、図示しないが、第１基板８２、第２基板８３、および第３基板８４には、電極パッドＶＳＳ，ＶＤＤ，ＯＵＴ，ＯＥをそれぞれ接続電極３１，３２，３３，３４と電気的に接続するための貫通電極や配線が形成されている。また、図示しないが、第１基板８２および第２基板８３には、電極パッドＸＩ，ＸＯと、振動素子９１が有する一対の励振電極とをそれぞれ電気的に接続するための貫通電極や配線が形成されている。このように、図示しない貫通電極と配線により、電極パッドＶＳＳ，ＶＤＤ，ＯＵＴ，ＯＥと接続電極３１，３２，３３，３４とがそれぞれ電気的に接続され、電極パッドＸＩ，ＸＯと振動素子９１が有する一対の励振電極とがそれぞれ電気的に接続される。

ところで、本実施形態では、第１基板８２と第３基板８４とが接合され、第２基板８３と第３基板８４とが接合された構造体を、振動子とも言う。振動子の上面は、第２基板８３の上面であり、振動子の下面は、第１基板８２の下面である。振動子の上面に配置される配線パターン１０１に接合部材１０３を介して回路素子８６を接続することにより、振動デバイス５ａとなる。換言すると、振動デバイス５ａから、接合部材１０３と、回路素子８６を取り外した構造体が、振動子である。

ここまで、振動デバイス５ａについて、説明した。

次に、本実施形態に係る発振器の製造方法について、説明する。
上述したように、本実施形態に係る第１の発振器２および第２の発振器３は、実施形態１に係る第１の発振器２および第２の発振器３と比べ、振動デバイス５に代わり、振動デバイス５ａが第１の容器８および第２の容器９に収容されること以外は、実施形態１と同様である。したがって、本実施形態に係る第１の発振器２および第２の発振器３は、実施形態１と同様に、図９に示すフローチャートに基づいて製造することができる。ただし、本実施形態では、図９に示すフローチャートにおいて、工程Ｓ１の詳細が、実施形態１とは異なる。
そこで、工程Ｓ１について、図１７を参照して説明する。

本実施形態では、工程Ｓ１は、振動デバイス５ａを準備する工程である。
図１７に示すように、本実施形態では、工程Ｓ１は、第１ウエハＷ１ａを準備する工程Ｓ８１と、第２ウエハＷ２ａを準備する工程Ｓ８２と、第３ウエハＷ３ａを準備する工程Ｓ８３と、第１ウエハＷ１ａと第３ウエハＷ３ａとを接合し、第２ウエハＷ２ａと第３ウエハＷ３ａとを接合する工程Ｓ８４と、第１ウエハＷ１ａと第２ウエハＷ２ａと第３ウエハＷ３ａとが接合されたウエハを切断し、各振動子を個片化する工程Ｓ８５と、個片化した振動子に回路素子８６を配置する工程Ｓ８６と、を有する。

工程Ｓ８１は、第１ウエハＷ１ａを準備する工程である。第１ウエハＷ１ａには、複数の第１基板８２が形成される。第１基板８２の下面である第１ウエハＷ１ａの下面には、接続電極３１，３２，３３，３４が配置される。また、第１ウエハＷ１ａには、図示しない貫通電極や配線が形成される。図示しない貫通電極や配線は、接続電極３１，３２，３３，３４と電気的に接続される。また、図示しない貫通電極や配線は、後述する工程Ｓ８４において、第１ウエハＷ１ａと第３ウエハＷ３ａとが接合されたとき、第３ウエハＷ３ａに形成される図示しない貫通電極や配線と電気的に接続される。

また、第１基板８２の上面である第１ウエハＷ１ａの上面には、図示しない接合層が配置される。この接合層は、後述する工程Ｓ８４において、第１ウエハＷ１ａと第３ウエハＷ３ａとが接合されたとき、第３ウエハＷ３ａの下面に配置される図示しない接合層と接合される。なお、第１ウエハＷ１ａの上面に配置される接合層は、図示しない貫通電極と電気的に接続する配線として機能させても構わない。

本実施形態では、第１ウエハＷ１ａは、水晶基板である。なお、第１ウエハＷ１ａは、半導体基板、ガラス基板、または樹脂フィルム基板であっても構わない。

工程Ｓ８２は、第２ウエハＷ２ａを準備する工程である。第２ウエハＷ２ａには、複数の第２基板８３が形成される。第２基板８３の上面である第２ウエハＷ２ａの上面には、配線パターン１０１が配置される。また、第２ウエハＷ２ａには、図示しない貫通電極や配線が形成される。図示しない貫通電極や配線は、配線パターン１０１と電気的に接続される。また、図示しない貫通電極や配線は、後述する工程Ｓ８４において、第２ウエハＷ２ａと第３ウエハＷ３ａとが接合されたとき、第３ウエハＷ３ａに形成される図示しない貫通電極や配線と電気的に接続される。

また、第２基板８３の下面である第２ウエハＷ２ａの下面には、図示しない接合層が配置される。この接合層は、後述する工程Ｓ８４において、第２ウエハＷ２ａと第３ウエハＷ３ａとが接合されたとき、第３ウエハＷ３ａの上面に配置される図示しない接合層と接合される。なお、第２ウエハＷ２ａの下面に配置される接合層は、図示しない貫通電極と電気的に接続する配線として機能させても構わない。

本実施形態では、第２ウエハＷ２ａは、水晶基板である。なお、第２ウエハＷ２ａは、半導体基板、ガラス基板、または樹脂フィルム基板であっても構わない。

工程Ｓ８３は、第３ウエハＷ３ａを準備する工程である。第３ウエハＷ３ａには、複数の振動素子９１と、複数の枠部９３と、複数の連結部９７と、が形成される。
詳細には、まず、フォトリソグラフィー技法やエッチング技法を用いて、複数の振動片９５と、複数の枠部９３と、複数の連結部９７と、が第３ウエハＷ３ａに形成される。次に、スパッタ技法やフォトリソグラフィー技法を用いて、図示しない励振電極が振動片９５の上面および下面にそれぞれ配置され、振動素子９１が形成される。
このようにして、第３ウエハＷ３ａには、複数の振動素子９１と、複数の枠部９３と、複数の連結部９７と、が形成される。

複数の枠部９３は、平面視で、複数の振動素子９１をそれぞれ囲むように配置される。

また、第３ウエハＷ３ａには、図示しない貫通電極や配線が形成される。図示しない貫通電極や配線の一部は、励振電極と電気的に接続される。また、図示しない貫通電極や配線は、後述する工程Ｓ８４において、第１ウエハＷ１ａと第３ウエハＷ３ａとが接合され、第２ウエハＷ２ａと第３ウエハＷ３ａとが接合されたとき、第１ウエハＷ１ａおよび第２ウエハＷ２ａにそれぞれ形成される図示しない貫通電極や配線と、適宜、接続される。

また、枠部９３の上面および下面には、図示しない接合層が配置される。枠部９３の下面に配置される接合層は、後述する工程Ｓ８４において、第１ウエハＷ１ａと第３ウエハＷ３ａとが接合されたとき、第１ウエハＷ１ａの上面に配置される図示しない接合層と接合される。枠部９３の上面に配置される接合層は、第２ウエハＷ２ａと第３ウエハＷ３ａとが接合されたとき、第２ウエハＷ２ａの下面に配置される図示しない接合層と接合される。なお、枠部９３の上面および下面に配置される接合層は、図示しない貫通電極と電気的に接続する配線として機能させても構わない。

本実施形態では、第３ウエハＷ３ａは水晶基板である。詳細には、第３ウエハＷ３ａはＡＴカット水晶基板である。なお、第３ウエハＷ３ａは、ＡＴカット水晶基板以外の水晶基板であっても構わないし、水晶以外の圧電体により形成されていても構わないし、半導体基板であっても構わない。

工程Ｓ８４は、第１ウエハＷ１ａと第３ウエハＷ３ａとを接合し、第２ウエハＷ２ａと第３ウエハＷ３ａとを接合する工程である。詳細には、工程Ｓ８４は、第１ウエハＷ１ａと、第３ウエハＷ３ａに形成された枠部９３の一方面と、を接合し、第２ウエハＷ２ａと、第３ウエハＷ３ａに形成された枠部９３の他方面と、を接合する工程である。より詳細には、工程Ｓ８４は、第１ウエハＷ１ａの上面と、枠部９３の下面と、を接合し、第２ウエハＷ２ａの下面と、枠部９３の上面と、を接合する工程である。

図１８に示すように、第１ウエハＷ１ａと第３ウエハＷ３ａとを接合し、第２ウエハＷ２ａと第３ウエハＷ３ａとを接合することにより、複数の振動子が一括して形成された状態のウエハが得られる。

また、第１ウエハＷ１ａと枠部９３とが接合され、第２ウエハＷ２ａと枠部９３とが接合されることにより、第１ウエハＷ１ａと第２ウエハＷ２ａとの間に複数のキャビティー９９が形成される。キャビティー９９は、第１ウエハＷ１ａと、枠部９３と、第２ウエハＷ２ａと、により気密に封止される。

上述したように、複数の枠部９３は、平面視で、複数の振動素子９１をそれぞれ囲むように配置される。つまり、第１ウエハＷ１ａと枠部９３とが接合され、第２ウエハＷ２ａと枠部９３とが接合されたとき、振動素子９１は、複数のキャビティー９９のそれぞれに収容されるように、平面視で、枠部９３の内側に配置される。
換言すると、工程Ｓ８４は、第１ウエハＷ１ａと第２ウエハＷ２ａとの間に形成される複数のキャビティー９９のそれぞれに収容されるように振動素子９１を配置して、第１ウエハＷ１ａと第２ウエハＷ２ａとを接合する工程である。

本実施形態では、第１ウエハＷ１ａと枠部９３との接合は、第１ウエハＷ１ａの上面に配置される接合層と枠部９３の下面に配置される接合層とを接合することにより行われる。第１ウエハＷ１ａの上面に配置される接合層と枠部９３の下面に配置される接合層とを接合は、金属拡散接合により行われる。同様に、第２ウエハＷ２ａと枠部９３との接合は、第２ウエハＷ２ａの下面に配置される接合層と枠部９３の上面に配置される接合層とを接合することにより行われる。第２ウエハＷ２ａの下面に配置される接合層と枠部９３の上面に配置される接合層との接合は、金属拡散接合により行われる。
ただし、第１ウエハＷ１ａと枠部９３との接合、および第２ウエハＷ２ａと枠部９３との接合は、金属拡散接合に限らず、金属拡散接合以外の周知の接合方法を用いても構わない。

工程Ｓ８５は、第１ウエハＷ１ａと第３ウエハＷ３ａとが接合され、第２ウエハＷ２ａと第３ウエハＷ３ａとが接合されたウエハを切断し、このウエハに形成される複数の振動子を個片化する工程である。
第１ウエハＷ１ａと第２ウエハＷ２ａと第３ウエハＷ３ａとが接合されたウエハに形成される複数の振動子は、図１８に示す仮想線Ｌの位置で切断または折り取られることにより、個片化される。
換言すると、工程Ｓ８５は、工程Ｓ８４において接合された第１ウエハＷ１ａ、第２ウエハＷ２ａ、および第３ウエハＷ３ａを切断または折り取って、各振動子を個片化する工程である。

なお、第１ウエハＷ１ａと第２ウエハＷ２ａと第３ウエハＷ３ａとが接合されたウエハを切断または折り取って、各振動子を個片化する方法としては、周知の方法を用いることができる。

工程Ｓ８６は、個片化した振動子に回路素子８６を配置する工程である。
振動子の上面、すなわち、第２基板８３の上面に、回路素子８６を配置する。詳細には、第２基板８３の上面に配置される配線パターン１０１と、回路素子８６の下面に配置される電極パッドＶＳＳ、電極パッドＶＤＤ、電極パッドＯＵＴ、電極パッドＯＥ、電極パッドＸＩ、および電極パッドＸＯと、をそれぞれ接合部材１０３を介して機械的および電気的に接続する。

このようにして、工程Ｓ８１～工程Ｓ８６により、振動デバイス５ａを製造することができる。
工程Ｓ８１～工程Ｓ８６により、第１の発振器２と第２の発振器３とに共通する構成要素である振動デバイス５ａを一括して製造することができるので、第１の発振器２および第２の発振器３を含む発振器群１を効率的に製造することができる。

ここまで、工程Ｓ１について、説明した。

上述したように、本実施形態に係る第１の発振器２および第２の発振器３は、振動デバイス５ａが第１の容器８および第２の容器９に収容されること以外は、実施形態１と同様である。したがって、本実施形態に係る第１の発振器２および第２の発振器３は、実施形態１と同様に、図９に示すフローチャートに基づいて製造することができるので、工程Ｓ２～工程Ｓ７の説明は省略する。

ここまで、本実施形態に係る発振器の製造方法について、説明した。
上述した発振器の製造方法によれば、同一種類の振動デバイス５ａをそれぞれ異なる種類の容器である第１の容器８および第２の容器９にそれぞれ収容することにより、第１の発振器２および第２の発振器３を含む複数種類の発振器を製造することができる。また、振動デバイス５ａは記憶回路７１を有し、記憶回路７１には発振回路７４の特性設定情報が記憶される。記憶回路７１に記憶される発振回路７４の特性設定情報を変更することにより、発振回路７４の出力特性を容易に変更することができる。
これにより、容器の種類や、発振器の出力特性が互いに異なる複数種類の発振器を低コストで効率よく製造することができる。

以上述べた通り、本実施形態によれば、実施形態１と同様な効果を得ることができる。

３．実施形態３
次に、実施形態３に係る発振器の製造方法について、説明する。
本実施形態に係る発振器の製造方法により製造される第１の発振器２および第２の発振器３は、実施形態１に係る第１の発振器２および第２の発振器３と比べ、振動デバイス５に代わり、振動デバイス５ｂを有すること以外は、実施形態１と同様である。
本実施形態に係る振動デバイス５ｂは、振動デバイス５と比べ、回路素子５４に代わり、回路素子５４ｂを有すること以外は、振動デバイス５と同様である。つまり、本実施形態に係る発振器の製造方法により製造される第１の発振器２および第２の発振器３は、回路素子５４に代わり、回路素子５４ｂを有すること以外は、実施形態１と同様である。
本実施形態に係る回路素子５４ｂは、回路素子５４と比べ、ＰＬＬ回路７７を有さず、温度センサー１１１と温度補償回路１１３とを有することや、ＰＬＬ回路７７が有する分周器の分周比ＤＰＬに代わり、温度補償回路１１３の温度補正設定情報を記憶回路７１に記憶すること以外は、実施形態１に係る回路素子５４と同様である。
温度補償回路１１３の温度補正設定情報は、発振回路７４が生成する発振信号の周波数温度特性を設定する情報である。
つまり、発振回路７４が生成する発振信号の周波数温度特性は、発振回路７４の出力特性の一例である。温度補償回路１１３の温度補正設定情報は、発振回路７４の特性設定情報の一例であり、詳細には、発振回路７４が生成する発振信号の周波数温度特性を設定する特性設定情報である。
換言すると、本実施形態に係る発振器の製造方法は、実施形態１に係る発振器の製造方法と比べ、振動デバイス５ｂを準備する工程Ｓ１と、特性設定情報を設定する工程Ｓ３，Ｓ６が異なること以外は、実施形態１と同様である。
なお、上述した実施形態１と同様の構成については、同一の符号を付し、その説明を省略する。

振動デバイス５ｂについて、説明する。
上述したように、振動デバイス５ｂは、回路素子５４に代わり、回路素子５４ｂを有すること以外は、振動デバイス５と同様である。つまり、振動デバイス５ｂは、図４および図１１に示す回路素子５４を回路素子５４ｂに置き換えた構成に相当する。

振動デバイス５ｂが有する回路素子５４ｂは、第１基板５２の下面に形成される。
なお、本実施形態では、回路素子５４ｂは、第１基板５２の下面に配置されているが、回路素子５４ｂは、第１基板５２の上面に配置されても構わない。

また、振動デバイス５ｂの下面には、接続電極３１，３２，３３，３４が配置される。振動デバイス５ｂが第１の容器８に収容されるときは、接続電極３１，３２，３３，３４は、第１の容器８が有する内部電極１６，１７，１８，１９と、それぞれ接合部材３５を介して接合される。振動デバイス５ｂが第２の容器９に収容されるときは、接続電極３１，３２，３３，３４は、第２の容器９が有する内部電極１６ａ，１７ａ，１８ａ，１９ａと、それぞれ接合部材３５を介して接合される。

次に、回路素子５４ｂについて、図１９を参照して説明する。
図１９に示すように、回路素子５４ｂは、記憶回路７１と、ロジック回路７２と、バイアス回路７３と、発振回路７４と、温度センサー１１１と、温度補償回路１１３と、を有する。なお、回路素子５４ｂは、これらの要素の一部を省略または変更し、あるいは他の要素を追加した構成としても構わない。

本実施形態では、発振回路７４は、発振用回路７６を有する。発振用回路７６が生成する発振信号ＶＯＳが、発振回路７４が生成する発振信号となる。換言すると、発振用回路７６が、発振回路７４である。

記憶回路７１には、発振回路７４の特性設定情報を含む各種の情報が記憶される。
本実施形態では、記憶回路７１に設定される発振回路７４の特性設定情報は、発振回路７４が生成する発振信号の周波数温度特性を設定する情報である。詳細には、記憶回路７１に設定される発振回路７４の特性設定情報は、温度補償回路１１３の温度補正設定情報である。

ロジック回路７２は、記憶回路７１に記憶される温度補償回路１１３の温度補正設定情報を、記憶回路７１から読み出し、温度補償回路１１３に供給する。

温度センサー１１１は、振動素子５１の周囲温度としての振動デバイス５ｂの温度を検出する。そして、温度センサー１１１は、その温度に応じた電圧の温度信号を出力し、温度補償回路１１３に供給する。

温度補償回路１１３は、温度センサー１１１からの出力である温度信号と、記憶回路７１に記憶される温度補償回路１１３の温度補正設定情報と、に基づいて発振回路７４が生成する発振信号の周波数を補正する。詳細には、温度補償回路１１３は、温度センサー１１１から出力される温度信号と、記憶回路７１に記憶される温度補償回路１１３の温度補正設定情報と、に基づいて温度補正信号ＶＴを生成する。

温度補償回路１１３は、例えば、温度補償関数に基づいて、温度補正信号ＶＴを生成する。温度補償関数は、温度を入力変数とし、振動素子５１の周波数温度特性を補償する温度補償信号ＶＴを出力変数とする多項式である。多項式近似の次数は任意である。温度補償関数が、高次の多項式であるとき、多項式の０次係数と、１次係数と、２次以上の高次係数と、を含む係数情報ＤＴが、温度補償回路１１３の温度補正設定情報となる。
なお、振動素子５１の周波数温度特性を補償する温度補償関数の係数情報ＤＴは、発振回路７４の周波数温度特性を設定する特性設定情報の一例である。発振回路７４の周波数温度特性を設定する特性設定情報は、温度補償関数の係数情報ＤＴに限らない。

つまり、記憶回路７１には、温度補償回路１１３の温度補正設定情報として、振動素子５１の周波数温度特性を補償する温度補償関数の係数情報ＤＴが記憶される。そして、ロジック回路７２は、温度補償回路１１３の温度補正設定情報として、振動素子５１の周波数温度特性を補償する温度補償関数の係数情報ＤＴを、記憶回路７１から読み出し、温度補償回路１１３に供給する。

温度補償回路１１３は、温度センサー１１１から出力される温度信号と、温度補償関数の係数情報ＤＴにより各次係数が設定された温度補償関数と、に基づいて温度補正信号ＶＴを生成する。温度補正信号ＶＴは電圧信号である。温度補正信号ＶＴは、発振回路７４が有する図示しない可変容量素子の一端に印加される。この可変容量素子は、発振回路７４の負荷容量として機能する。そのため、温度補正信号ＶＴにより、発振回路７４が生成する発振信号の周波数を制御することができる。

このようにして、本実施形態では、温度センサー１１１から出力される温度信号と、特性設定情報である温度補償回路１１３の温度補正設定情報と、に基づいて、発振回路７４が生成する発振信号の周波数を補正することができる。温度センサー１１１から出力される温度信号と、温度補償回路１１３の温度補正設定情報と、に基づいて、発振回路７４が生成する発振信号の周波数を補正することにより、発振回路７４が生成する発振信号の周波数を、所定の温度範囲に含まれる任意の温度において、ほぼ一定の周波数となるように補正することができる。

ここまで、回路素子５４ｂについて、説明した。

次に、本実施形態に係る発振器の製造方法について、説明する。
上述したように、本実施形態に係る第１の発振器２および第２の発振器３は、実施形態１に係る第１の発振器２および第２の発振器３と比べ、回路素子５４を有する振動デバイス５に代わり、回路素子５４ｂを有する振動デバイス５ｂが第１の容器８および第２の容器９に収容されること以外は、実施形態１と同様である。したがって、本実施形態に係る第１の発振器２および第２の発振器３は、実施形態１と同様に、図９に示すフローチャートに基づいて製造することができる。ただし、本実施形態では、図９に示すフローチャートにおいて、工程Ｓ１、および工程Ｓ３，Ｓ６の詳細が、実施形態１とは異なる。
そこで、工程Ｓ１、および工程Ｓ３，Ｓ６について、図９および図１０を参照して説明する。

まず、工程Ｓ１について、説明する。
工程Ｓ１は、振動デバイス５ｂを準備する工程である。
図１０に示すように、本実施形態では、工程Ｓ１は、工程Ｓ１１、工程Ｓ１２、工程Ｓ１３、工程Ｓ１４、工程Ｓ１５、および工程Ｓ１６を有する。

工程Ｓ１１は、第１ウエハＷ１を準備する工程である。第１ウエハＷ１には、複数の第１基板５２が形成される。第１ウエハＷ１の上面、すなわち、第１基板５２の上面には、マウント電極５８が配置される。第１基板５２の下面には、回路素子５４ｂが配置される。回路素子５４ｂの下面には、接続電極３１，３２，３３，３４が配置される。マウント電極５８と回路素子５４ｂとの間には、両者を電気的に接続する貫通電極６２が形成される。

工程Ｓ１２～工程Ｓ１６は、実施形態１と同様であるため、その説明は省略する。

このようにして、工程Ｓ１１～工程Ｓ１６により、回路素子５４ｂを有する振動デバイス５ｂを製造することができる。
工程Ｓ１１～工程Ｓ１６により、第１の発振器２と第２の発振器３とに共通する構成要素である振動デバイス５ｂを一括して製造することができるので、第１の発振器２および第２の発振器３を含む発振器群１を効率的に製造することができる。

ここまで、工程Ｓ１について、説明した。

ここで、図９に戻るが、工程Ｓ２は、実施形態１と同様であるため、その説明は省略し、工程Ｓ３から説明する。

工程Ｓ３は、振動デバイス５ｂが有する記憶回路７１に特性設定情報を設定する工程である。詳細には、工程Ｓ３では、第１の発振器２の出力特性が所望の出力特性になるように、記憶回路７１に特性設定情報が設定される。本実施形態では、第１の発振器２の周波数温度特性を設定する特性設定情報が記憶回路７１に設定される。

本実施形態では、第１の発振器２の周波数温度特性を設定する特性設定情報は、振動デバイス５ｂが有する発振回路７４の周波数温度特性を設定する情報である。詳細には、発振回路７４の周波数温度特性を設定する特性設定情報は、温度補償回路１１３の温度補正設定情報である。より詳細には、発振回路７４の周波数温度特性を設定する特性設定情報は、振動素子５１の周波数温度特性を補償する温度補償関数の係数情報ＤＴである。つまり、本実施形態では、記憶回路７１に設定される特性設定情報は、温度補償回路１１３の温度補正設定情報である。詳細には、記憶回路７１に設定される特性設定情報は、振動素子５１の周波数温度特性を補償する温度補償関数の係数情報ＤＴである。

本実施形態では、工程Ｓ３において、振動デバイス５ｂの接続電極３３および接続電極３４を、図示しない外部装置に電気的に接続する。
回路素子５４ｂが有するロジック回路７２は、外部装置とデータ通信を行い、外部装置から送信される特性設定情報を記憶回路７１に記憶させる。記憶回路７１が特性設定情報を記憶することにより、記憶回路７１に特性設定情報が設定される。

ここまで、工程Ｓ３について、説明した。

工程Ｓ４および工程Ｓ５は、実施形態１と同様であるため、その説明は省略し、工程Ｓ６から説明する。

工程Ｓ６は、振動デバイス５ｂが有する記憶回路７１に特性設定情報を設定する工程である。詳細には、工程Ｓ６では、第２の発振器３の出力特性が所望の出力特性になるように、記憶回路７１に特性設定情報が設定される。本実施形態では、第２の発振器３の周波数温度特性を設定する特性設定情報が記憶回路７１に設定される。

工程Ｓ６において記憶回路７１に設定される特性設定情報と、工程Ｓ３において記憶回路７１に記憶される特性設定情報と、は、同じであっても構わないし、異なっていても構わない。つまり、第２の発振器３が有する振動デバイス５ｂの記憶回路７１に記憶される特性設定情報と、第１の発振器２が有する振動デバイス５ｂの記憶回路７１に記憶される特性設定情報と、は同じであっても構わないし、異なっていても構わない。本実施形態では、第２の発振器３における記憶回路７１に記憶される温度補償関数の係数情報ＤＴと、第１の発振器２における記憶回路７１に記憶される温度補償関数の係数情報ＤＴと、をそれぞれ異ならせることにより、第２の発振器３が有する振動デバイス５ｂの発振回路７４が生成する発振信号の周波数温度特性と、第１の発振器２が有する振動デバイス５ｂの発振回路７４が生成する発振信号の周波数温度特性と、をそれぞれ異なる周波数温度特性とすることができる。

工程Ｓ６は、工程Ｓ３と比べ、第２の発振器３の出力特性が所望の出力特性になるように、記憶回路７１に特性設定情報が設定されること以外は、工程Ｓ３と同様である。したがって、工程Ｓ６については、詳細な説明は省略する。

工程Ｓ７は、実施形態１と同様であるため、説明を省略する。
工程Ｓ７が終了すると、発振器の製造を終了する。

ところで、記憶回路７１に設定される特性設定情報である温度補償回路１１３の温度補正設定情報は、振動素子５１が生成する発振信号の周波数温度特性を測定し、その測定結果から算出することができる。例えば、本実施形態では、振動素子５１が生成する発振信号の周波数温度特性を測定し、その測定結果に基づき、温度補償関数を算出し、その温度補償関数の係数情報ＤＴを温度補償回路１１３の温度補正設定情報としている。

本実施形態では、図１０に示す工程Ｓ１５の終了後に、振動素子５１が生成する発振信号の周波数温度特性の測定を行う。工程Ｓ１５が終了したとき、第１ウエハＷ１と第２ウエハＷ２とが接合されたウエハには、複数の振動デバイス５ｂが形成されているため、複数の振動デバイス５ｂの周波数温度特性をウエハ毎に一括して測定することができる。また、本実施形態では、同一のウエハ内に形成された複数の振動デバイス５ｂのそれぞれの周波数温度特性と、それぞれのウエハ内の位置情報と、は互いに対応するようにデータベース化される。このデータベースを参照することにより、温度補償回路１１３の温度補正設定情報を設定することができる。
なお、振動素子５１が生成する発振信号の周波数温度特性の測定は、工程Ｓ１５が終了したときに限らず、例えば、工程Ｓ１６の終了後、すなわち、振動デバイス５ｂが個片化された後でも構わない。

ここまで、本実施形態に係る発振器の製造方法について、説明した。
上述した発振器の製造方法によれば、同一種類の振動デバイス５ｂをそれぞれ異なる種類の容器である第１の容器８および第２の容器９にそれぞれ収容することにより、第１の発振器２および第２の発振器３を含む複数種類の発振器を製造することができる。また、振動デバイス５ｂは記憶回路７１を有し、記憶回路７１には発振回路７４の特性設定情報が記憶される。記憶回路７１に記憶される発振回路７４の特性設定情報を変更することにより、発振回路７４の出力特性を容易に変更することができる。
これにより、容器の種類や、発振器の出力特性が互いに異なる複数種類の発振器を低コストで効率よく製造することができる。

以上述べた通り、本実施形態によれば、実施形態１と同様な効果を得ることができる。

なお、第１の発振器２および第２の発振器３の構成と、その製造方法は、上述した構成および製造方法に限定されず、本開示の要旨の範囲内で種々の変形実施が可能である。

例えば、本実施形態では、温度補償回路１１３には、回路素子５４ｂが有する温度センサー１１１から出力される温度信号が供給されるが、温度補償回路１１３に供給される温度信号は、温度センサー１１１から出力される温度信号に限らない。例えば、温度補償回路１１３は、回路素子５４ｂの外部に配置される温度センサーから出力される温度信号と、特性設定情報である温度補償回路１１３の温度補正設定情報と、に基づいて、発振回路７４が生成する発振信号の周波数を補正しても構わない。

また、例えば、発振回路７４には、発振用回路７６に加え、発振用回路７６が生成する発振信号ＶＯＳの周波数を補正する回路として、例えば、ＰＬＬ回路やダイレクトシンセサイザー回路が設けられていても構わない。そして、ＰＬＬ回路やダイレクトシンセサイザー回路が設けられているとき、温度補償回路１１３は、ＰＬＬ回路やダイレクトシンセサイザー回路に温度補正信号を供給するようにしても構わない。ここで、例えば、発振用回路７６が生成する発振信号ＶＯＳの周波数を補正する回路がＰＬＬ回路であるとき、温度補正信号は、ＰＬＬ回路が有する分周器の分周比である。

４．実施形態４
次に、実施形態４に係る発振器の製造方法について、説明する。
本実施形態に係る発振器の製造方法により製造される第１の発振器２および第２の発振器３は、実施形態１に係る第１の発振器２および第２の発振器３と比べ、第１の容器８に代わり、第１の容器８ｄを有することや、第２の容器９に代わり、第２の容器９ｄを有すること以外は、実施形態１と同様である。
換言すると、本実施形態に係る発振器の製造方法は、実施形態１に係る発振器の製造方法と比べ、振動デバイス５を第１の容器８ｄに収容する工程Ｓ４と、振動デバイス５を第２の容器９ｄに収容する工程Ｓ７と、が異なること以外は、実施形態１と同様である。
なお、上述した実施形態１と同様の構成については、同一の符号を付し、その説明を省略する。

第１の発振器２について、図２０を参照して説明する。
図２０に示すように、第１の発振器２は、振動デバイス５と、振動デバイス５を収容する第１の容器８ｄと、を有する。
第１の容器８ｄは、容器本体１２１と、モールド部１２２と、を有する。
容器本体１２１の上面には、振動デバイス５が配置される。
また、容器本体１２１の上面には、モールド部１２２が配置される。モールド部１２２は、振動デバイス５を被覆する。

次に、第１の容器８ｄについて、図２０および図２１を参照して説明する。
図２０および図２１に示すように、容器本体１２１は、平板状である。容器本体１２１は、平面視で、矩形状である。
本実施形態では、容器本体１２１は、セラミック基板である。ただし、容器本体１２１は、セラミック基板に限らず、例えば、半導体基板やプリント基板などであっても構わない。

容器本体１２１の上面には、内部電極１６，１７，１８，１９が配置される。内部電極１６，１７，１８，１９は、振動デバイス５が有する接続電極３１，３２，３３，３４と、それぞれ接合部材３５を介して接合される。

容器本体１２１の下面には、外部電極２１，２２，２３，２４が配置される。
外部電極２１，２２，２３，２４と、内部電極１６，１７，１８，１９と、はそれぞれ貫通電極２５を介して電気的に接続される。

モールド部１２２は、容器本体１２１の上面に配置される。モールド部１２２は、容器本体１２１の上面に配置される振動デバイス５を被覆するように形成される。振動デバイス５は、モールド部１２２により気密に封止される。モールド部１２２を形成する材料は、特に限定されない。モールド部１２２を形成する材料としては、例えば、エポキシ樹脂などの熱硬化性樹脂を用いることができる。モールド部１２２は、例えば、コンプレッションモールド法を用いて形成することができる。

次に、第２の発振器３について、図２２を参照して説明する。
図２２に示すように、第２の発振器３は、振動デバイス５と、振動デバイス５を収容する第２の容器９ｄと、を有する。

第２の容器９ｄは、容器本体１２１ａと、モールド部１２２ａと、を有する。
容器本体１２１ａの上面には、振動デバイス５が配置される。
また、容器本体１２１ａの上面には、モールド部１２２ａが配置される。モールド部１２２ａは、振動デバイス５を被覆する。

第２の発振器３は、第１の発振器２と比べ、振動デバイス５が収容される第２の容器９ｄが、第１の容器８ｄとは異なる種類であること以外は、同一である。

第２の容器９ｄは、第１の容器８ｄとは異なる種類の容器である。本実施形態では、第２の容器９ｄは、第１の容器８ｄとは形状が異なる。詳細には、平面視で、第２の容器９ｄのＸ方向およびＹ方向の寸法は、それぞれ第１の容器８ｄのＸ方向およびＹ方向の寸法よりも大きく、Ｘ方向またはＹ方向から見た側面視で、第２の容器９ｄのＺ方向の寸法は、第１の容器８ｄのＺ方向の寸法と同じである。

次に、第２の容器９ｄについて、図２２および図２３を参照して説明する。
図２２および図２３に示すように、容器本体１２１ａは、平板状である。容器本体１２１ａは、平面視で、矩形状である。
本実施形態では、容器本体１２１ａは、セラミック基板である。ただし、容器本体１２１ａは、セラミック基板に限らず、例えば、半導体基板やプリント基板などであっても構わない。

容器本体１２１ａの上面には、内部電極１６ａ，１７ａ，１８ａ，１９ａが配置される。内部電極１６ａ，１７ａ，１８ａ，１９ａは、振動デバイス５が有する接続電極３１，３２，３３，３４と、それぞれ接合部材３５を介して接合される。

容器本体１２１ａの下面には、外部電極２１ａ，２２ａ，２３ａ，２４ａが配置される。
外部電極２１ａ，２２ａ，２３ａ，２４ａと、内部電極１６ａ，１７ａ，１８ａ，１９ａと、はそれぞれ貫通電極２５ａを介して電気的に接続される。

モールド部１２２ａは、容器本体１２１ａの上面に配置される。モールド部１２２ａは、容器本体１２１ａの上面に配置される振動デバイス５を被覆するように形成される。振動デバイス５は、モールド部１２２ａにより気密に封止される。モールド部１２２ａを形成する材料は、特に限定されない。モールド部１２２ａを形成する材料としては、例えば、エポキシ樹脂などの熱硬化性樹脂を用いることができる。モールド部１２２ａは、例えば、コンプレッションモールド法を用いて形成することができる。

また、本実施形態では、第１の容器８ｄにおける内部電極１６，１７，１８，１９の位置と、第２の容器９ｄにおける内部電極１６ａ，１７ａ，１８ａ，１９ａの位置と、は同じである。そのため、図２１および図２３に示すように、振動デバイス５における接続電極３１，３２，３３，３４と内部電極１６，１７，１８，１９とがそれぞれ接合される各位置と、振動デバイス５における接続電極３１，３２，３３，３４と内部電極１６ａ，１７ａ，１８ａ，１９ａとがそれぞれ接合される各位置と、が同じである。
このように、第１の容器８ｄにおける内部電極１６，１７，１８，１９の位置と、第２の容器９ｄにおける内部電極１６ａ，１７ａ，１８ａ，１９ａの位置と、を同じにすることにより、同一種類の振動デバイス５を、異なる種類である第１の容器８ｄおよび第２の容器９ｄにそれぞれ実装することができる。

本実施形態では、第１の容器８ｄにおける内部電極１６，１７，１８，１９の寸法および形状と、第２の容器９ｄにおける内部電極１６ａ，１７ａ，１８ａ，１９ａの寸法および形状と、は同じである。ただし、振動デバイス５における接続電極３１，３２，３３，３４と接続可能である限りにおいて、内部電極１６，１７，１８，１９と、内部電極１６ａ，１７ａ，１８ａ，１９ａと、のそれぞれの寸法および形状の少なくとも１つが異なっていても構わない。

また、第１の容器８ｄにおける内部電極１６，１７，１８，１９は、「第１～第Ｎの内部電極」の一例であり、第２の容器９ｄの内部電極１６ａ，１７ａ，１８ａ，１９ａは「第Ｎ＋１～第２Ｎの内部電極」の一例である。振動デバイス５における接続電極３１，３２，３３，３４は「第１～第Ｎの接続電極」の一例である。本実施形態では、整数Ｎは４である。
ただし、第１の容器８ｄおよび第２の容器９ｄにおける内部電極の数、および振動デバイス５における接続電極の数は、４に限らない。すなわち、２以上の任意の整数Ｎに対して、第１の容器８ｄには第１～第Ｎの内部電極が設けられ、第２の容器９ｄには第Ｎ＋１～第２Ｎの内部電極が設けられ、振動デバイス５は第１～第Ｎの接続電極を有していれば構わない。

ここまで、第１の容器８ｄを有する第１の発振器２、および第２の容器９ｄを有する第２の発振器３について、説明した。

次に、本実施形態に係る発振器の製造方法について、説明する。
上述したように、本実施形態に係る第１の発振器２および第２の発振器３は、実施形態１に係る第１の発振器２および第２の発振器３と比べ、第１の容器８に代わり、第１の容器８ｄを有することや、第２の容器９に代わり、第２の容器９ｄを有すること以外は、実施形態１と同様である。したがって、本実施形態に係る第１の発振器２および第２の発振器３は、実施形態１と同様に、図９に示すフローチャートに基づいて製造することができる。ただし、本実施形態では、図９に示すフローチャートにおいて、工程Ｓ４および工程Ｓ７の詳細が、実施形態１とは異なる。
そこで、工程Ｓ４および工程Ｓ７について、図９、図１２、図１３、図２０、および図２２を参照して説明する。

工程Ｓ１～工程Ｓ３は、実施形態１と同様であるため、説明を省略する。

工程Ｓ４は、振動デバイス５を第１の容器８ｄに収容し、第１の発振器２を製造する工程である。
図１２に示すように、本実施形態では、工程Ｓ４は、振動デバイス５を第１の容器８ｄの容器本体１２１に配置する工程Ｓ４１と、振動デバイス５を第１の容器８ｄに封止する工程Ｓ４２と、を有する。

工程Ｓ４１は、実施形態１と同様であるため、説明を省略する。

工程Ｓ４２は、振動デバイス５を第１の容器８ｄに封止する工程である。
図２０に示すように、容器本体１２１の上面には、振動デバイス５を被覆するように、モールド部１２２が配置される。これにより、振動デバイス５は、モールド部１２２により、気密に封止される。
このようにして、工程Ｓ４１，Ｓ４２により、振動デバイス５を第１の容器８ｄに収容し、第１の発振器２を製造することができる。

ここで、図９に戻るが、工程Ｓ５および工程Ｓ６は、実施形態１と同様であるため、その説明は省略し、工程Ｓ７から説明する。

工程Ｓ７は、振動デバイス５を第２の容器９ｄに収容し、第２の発振器３を製造する工程である。
図１３に示すように、本実施形態では、工程Ｓ７は、振動デバイス５を第２の容器９ｄの容器本体１２１ａに配置する工程Ｓ７１と、振動デバイス５を第２の容器９ｄに封止する工程Ｓ７２と、を有する。

工程Ｓ７１は、実施形態１と同様であるため、説明を省略する。

工程Ｓ７２は、振動デバイス５を第２の容器９ｄに封止する工程である。
図２２に示すように、容器本体１２１ａの上面には、振動デバイス５を被覆するように、モールド部１２２ａが配置される。これにより、振動デバイス５は、モールド部１２２ａにより、気密に封止される。
このようにして、工程Ｓ７１，Ｓ７２により、振動デバイス５を第２の容器９ｄに収容し、第２の発振器３を製造することができる。

図９に戻り、工程Ｓ７が終了すると、発振器の製造を終了する。

ここまで、本実施形態に係る発振器の製造方法について、説明した。
上述した発振器の製造方法によれば、同一種類の振動デバイス５をそれぞれ異なる種類の容器である第１の容器８ｄおよび第２の容器９ｄにそれぞれ収容することにより、第１の発振器２および第２の発振器３を含む複数種類の発振器を製造することができる。また、振動デバイス５は記憶回路７１を有し、記憶回路７１には発振回路７４の特性設定情報が記憶される。記憶回路７１に記憶される発振回路７４の特性設定情報を変更することにより、発振回路７４の出力特性を容易に変更することができる。
これにより、容器の種類や、発振器の出力特性が互いに異なる複数種類の発振器を低コストで効率よく製造することができる。

以上述べた通り、本実施形態によれば、実施形態１と同様な効果を得ることができる。

なお、第１の発振器２および第２の発振器３の構成と、その製造方法は、上述した構成および製造方法に限定されず、本開示の要旨の範囲内で種々の変形実施が可能である。

本実施形態では、第１の容器８ｄはモールド部１２２を有し、第１の発振器２に収容される振動デバイス５はモールド部１２２により気密に封止される。同様に、第２の容器９ｄはモールド部１２２ａを有し、第２の発振器３に収容される振動デバイス５はモールド部１２２ａにより気密に封止される。
ただし、第１の容器８ｄに収容される振動デバイス５と、第２の容器９ｄに収容される振動デバイス５と、はそれぞれモールド部１２２，１２２ａにより気密に封止されなくても構わない。つまり、第１の容器８ｄはモールド部１２２を有さなくても構わないし、第２の容器９ｄはモールド部１２２ａを有さなくても構わない。
第１の容器８ｄがモールド部１２２を有さないときは、図１２に示す工程Ｓ４２は不要となる。第２の容器９ｄがモールド部１２２ａを有さないときは、図１３に示す工程Ｓ７２は不要となる。

また、第１の容器８ｄおよび第２の容器９ｄの一方がモールド部１２２，１２２ａを有し、第１の容器８ｄおよび第２の容器９ｄの他方がモールド部１２２，１２２ａを有さない構成としても構わない。このような構成にすることにより、第１の容器８ｄと第２の容器９ｄとのそれぞれの形状を異ならせて、第１の容器８ｄと第２の容器９ｄとを異なる種類の容器としても構わない。換言すると、第１の容器８ｄおよび第２の容器９ｄの一方に収容される振動デバイス５が気密に封止され、他方に収容される振動デバイス５が気密に封止されない構成とすることにより、第１の容器８ｄと第２の容器９ｄとを異なる種類の容器としても構わない。

以上、第１の発振器２および第２の発振器３を含む複数種類の発振器の製造方法について、実施形態１～実施形態４に基づいて説明した。ただし、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、本発明に、他の任意の構成物が付加されていても構わない。また、各実施形態を適宜組み合わせても構わない。

例えば、実施形態１と、実施形態３と、を組み合わせても構わない。

２…第１の発振器、３…第２の発振器、５，５ａ，５ｂ…振動デバイス、８，８ｄ…第１の容器、９，９ｄ…第２の容器、５１，９１…振動素子、５２，８２…第１基板、５３，８３…第２基板、８４…第３基板、５４，５４ｂ，８６…回路素子、７１…記憶回路、７２…ロジック回路、７３…バイアス回路、７４…発振回路、７６…発振用回路、７７…ＰＬＬ回路、１１１…温度センサー、１１３…温度補償回路、ＤＰＬ…特性設定情報としての分周器の分周比、ＤＴ…特性設定情報としての温度補償関数の係数情報。

Claims (6)

1. 第１の発振器および第２の発振器を含む複数種類の発振器の製造方法であって、
   振動素子と、第１基板と、前記第１基板との間で前記振動素子を挟むように配置される第２基板と、前記振動素子と電気的に接続される発振回路と、前記発振回路の特性設定情報が記憶される記憶回路と、を含み、前記第１基板および前記第２基板のそれぞれは、半導体基板、水晶基板、ガラス基板、または樹脂フィルム基板である、振動デバイスを準備することと、
   前記振動デバイスを第１の容器に収容して前記第１の発振器を製造することと、
   前記振動デバイスを前記第１の容器とは異なる種類の第２の容器に収容して前記第２の発振器を製造することと、
   前記記憶回路に前記特性設定情報を設定することと、
   を含み、
   前記第１の容器に収容した前記振動デバイス、および前記第２の容器に収容した前記振動デバイスは、同一種類の振動デバイスである、
   発振器の製造方法。
2. Ｎを２以上の整数とし、
   前記第１の容器には、第１～第Ｎの内部電極が設けられ、
   前記第２の容器には、第Ｎ＋１～第２Ｎの内部電極が設けられ、
   前記振動デバイスは、第１～第Ｎの接続電極を有し、
   １以上Ｎ以下の各整数ｉに対して、前記第１の容器における前記第ｉの内部電極の位置および前記第２の容器における前記第Ｎ＋ｉの内部電極の位置は同じであり、
   前記第１の発振器を製造することは、前記第１～第Ｎの接続電極を前記第１～第Ｎの内部電極にそれぞれ接続することを含み、
   前記第２の発振器を製造することは、前記第１～第Ｎの接続電極を前記第Ｎ＋１～第２Ｎの内部電極にそれぞれ接続することを含む、
   請求項１に記載の発振器の製造方法。
3. 前記振動デバイスを準備することは、
   第１ウエハと第２ウエハとの間に形成される複数のキャビティーのそれぞれに収容されるように前記振動素子を配置して、前記第１ウエハと前記第２ウエハとを接合することと、
   接合された前記第１ウエハおよび前記第２ウエハを切断または折り取って個片化し、複数の前記振動デバイスを製造することと、
   を含み、
   前記第１ウエハおよび前記第２ウエハのそれぞれは、半導体基板、水晶基板、またはガラス基板である、
   請求項１または請求項２に記載の発振器の製造方法。
4. 前記振動デバイスは、前記第１基板および前記第２基板との間に、前記振動素子と、前記振動素子を囲う枠部とを備える第３基板を含み、
   前記振動デバイスを準備することは、
   複数の前記振動素子および複数の前記枠部を第３ウエハに形成することと、
   第１ウエハと前記枠部の一方面とを接合し、第２ウエハと前記枠部の他方面とを接合することと、
   接合された前記第１ウエハ、前記第２ウエハ、および前記第３ウエハを切断または折り取って個片化し、複数の前記振動デバイスを製造することと、
   を含み、
   前記第１ウエハおよび前記第２ウエハのぞれぞれは、半導体基板、水晶基板、ガラス基板、または樹脂フィルム基板である、
   請求項１または請求項２に記載の発振器の製造方法。
5. 前記記憶回路に前記特性設定情報を設定することは、前記発振回路の出力周波数を設定する前記特性設定情報を設定することを含む、
   請求項１または請求項２に記載の発振器の製造方法。
6. 前記振動デバイスは、温度センサーと、前記温度センサーからの出力および温度補正設定情報に基づいて前記発振回路の出力周波数を補正する温度補償回路と、を含み、
   前記記憶回路に前記特性設定情報を設定することは、前記温度補償回路の前記温度補正設定情報を設定する前記特性設定情報を設定することを含む、
   請求項１または請求項２に記載の発振器の製造方法。

Images