JP2023155308A - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP2023155308A
JP2023155308A JP2023133610A JP2023133610A JP2023155308A JP 2023155308 A JP2023155308 A JP 2023155308A JP 2023133610 A JP2023133610 A JP 2023133610A JP 2023133610 A JP2023133610 A JP 2023133610A JP 2023155308 A JP2023155308 A JP 2023155308A
Authority
JP
Japan
Prior art keywords
transistor
circuit
wiring
layer
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023133610A
Other languages
English (en)
Inventor
隆之 池田
Takayuki Ikeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2023155308A publication Critical patent/JP2023155308A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/048—Activation functions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G06N3/088—Non-supervised learning, e.g. competitive learning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/044—Recurrent networks, e.g. Hopfield networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/047—Probabilistic or stochastic networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Biophysics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Engineering & Computer Science (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Health & Medical Sciences (AREA)
  • Artificial Intelligence (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Computational Linguistics (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Neurology (AREA)
  • Ceramic Engineering (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

Figure 2023155308000001
【課題】光電変換動作を利用してパルス信号を生成する撮像装置を提供する。
【解決手段】光電変換動作で生成されるデータ電位をパルス生成回路に入力することで、
スパイク波形を有するパルス信号を出力する。また、当該パルス信号を積和演算する構成
を設け、新たなパルス信号からデジタルデータを生成する。当該デジタルデータをニュー
ラルネットワークなどに取り込むことで、画像認識などの処理を行うことができる。膨大
な画像データをニューラルネットワークなどに取り込むまでの処理を撮像装置内で行うこ
とができるため、効率良く処理を行うことができる。
【選択図】図１

Description

本発明の一態様は、撮像装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の
一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明
の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・
オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明
の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装
置、蓄電装置、記憶装置、撮像装置、それらの駆動方法、または、それらの製造方法、を
一例として挙げることができる。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、
表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。
基板上に形成された酸化物半導体薄膜を用いてトランジスタを構成する技術が注目されて
いる。例えば、酸化物半導体を有するオフ電流が極めて低いトランジスタを画素回路に用
いる構成の撮像装置が特許文献１に開示されている。
また、撮像装置に演算機能を付加する技術が特許文献２に開示されている。
特開２０１１－１１９７１１号公報 特開２０１６－１２３０８７号公報
ＣＭＯＳイメージセンサなどの固体撮像素子では、光電変換によって得られたデータ電位
を画素の電荷蓄積部に保持する方式が多く用いられている。当該方式は、電荷蓄積部から
の電荷流出、読み出しに伴うノイズの混入などの問題を有しており、新たな動作方式の提
案も望まれている。
また、画像データの圧縮や画像認識などは、データ電位（アナログデータ）をデジタルデ
ータに変換し、外部に取り出した後に処理が行われる。当該処理を撮像装置内で行うこと
ができれば、外部の機器との連携がより高速となり、使用者の利便性が向上する。また、
周辺装置などの負荷や消費電力も低減することができる。
したがって、本発明の一態様では、ノイズの影響を受けにくい撮像装置を提供することを
目的の一つとする。または、画像処理を行うことができる撮像装置を提供することを目的
の一つとする。または、取得した画像データの認識を行うことができる撮像装置を提供す
ることを目的の一つとする。または、取得した画像データの圧縮を行うことができる撮像
装置を提供することを目的の一つとする。
または、低消費電力の撮像装置を提供することを目的の一つとする。または、高感度の撮
像が行える撮像装置を提供することを目的の一つとする。または、信頼性の高い撮像装置
を提供することを目的の一つとする。または、新規な撮像装置などを提供することを目的
の一つとする。または、上記撮像装置の駆動方法を提供することを目的の一つとする。ま
たは、新規な半導体装置などを提供することを目的の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、光電変換動作をパルス信号に変換する画素を有する撮像装置に関する
。または、撮像データを演算処理することのできる撮像装置に関する。
本発明の一態様は、第１の光電変換素子と、第１のトランジスタと、第２のトランジスタ
と、第１のインバータ回路と、第２のインバータ回路と、を有し、第１の光電変換素子の
一方の電極は、第１のインバータ回路の入力端子と電気的に接続され、第１のインバータ
回路の出力端子は、第１のトランジスタのゲートと電気的に接続され、第１のインバータ
回路の出力端子は、第２のインバータ回路の入力端子と電気的に接続され、第２のインバ
ータ回路の出力端子は、第２のトランジスタのゲートと電気的に接続され、第１のトラン
ジスタのソースまたはドレインの一方は、第１のインバータ回路の入力端子と電気的に接
続され、第２のトランジスタのソースまたはドレインの一方は、第１のインバータ回路の
入力端子と電気的に接続され、第１のトランジスタの極性は、第２のトランジスタの極性
と逆である撮像装置である。
また、第３のトランジスタを有し、第３のトランジスタのソースまたはドレインの一方は
、第１の光電変換素子の一方の電極と電気的に接続され、第３のトランジスタのソースま
たはドレインの他方は、第１のインバータ回路の入力端子と電気的に接続されていてもよ
い。
また、第１の容量素子と、第２の容量素子と、を有し、第１の容量素子の一方の電極は、
第１のインバータ回路の入力端子と電気的に接続され、第２の容量素子の一方の電極は、
第２のインバータ回路の出力端子と電気的に接続されていてもよい。
さらに第４のトランジスタを有し、第４のトランジスタのソースまたはドレインの一方は
、第２のインバータ回路の出力端子と電気的に接続されていてもよい。
第４のトランジスタのソースまたはドレインの他方は、カウンタ回路と電気的に接続する
ことができる。
本発明の他の一態様は、第１の回路と、第２の回路と、第３の回路と、第４の回路と、第
５の回路と、を有する撮像装置であって、第１の回路は、光の強度に応じた周期の第１の
パルス信号を生成する機能を有し、第２の回路は、任意の電位信号を保持する機能、およ
び第１のパルス信号と任意の電位信号とを乗算して第２のパルス信号を出力する機能を有
し、第３の回路は、第２のパルス信号として出力された電荷と同等の電荷を蓄積する機能
を有し、第４の回路は、蓄積された電荷量に応じた周期の第３のパルス信号を生成する機
能を有し、第５の回路は、第３のパルス信号をｎビット（ｎは自然数）のデジタルデータ
に変換する機能を有し、第３の回路は、第２の回路が複数であるときに、第２のパルス信
号として出力された電荷を加算または減算する機能を有する撮像装置である。
第２の回路は、第５のトランジスタと、第６のトランジスタと、を有し、第５のトランジ
スタのソースまたはドレインの一方は、第６のトランジスタのゲートと電気的に接続する
構成とすることができる。
本発明の他の一態様は、第１の画素ブロックと、ニューラルネットワークと、を有する撮
像装置であって、第１の画素ブロックは、第２の画素ブロックと、カレントミラー回路と
、パルス生成回路と、カウンタ回路と、を有し、第２の画素ブロックは、カレントミラー
回路の入力側トランジスタと電気的に接続され、カレントミラー回路の出力側トランジス
タは、パルス生成回路の入力端子と電気的に接続され、パルス生成回路の出力端子は、カ
ウンタ回路と電気的に接続され、カウンタ回路は、ニューラルネットワークと電気的に接
続される撮像装置である。
第２の画素ブロックは、画素と、演算部と、を有し、画素は、光の強度に応じた周期のパ
ルス信号を生成する機能を有し、演算部は、パルス信号を任意の倍率に乗算して出力する
機能を有することができる。
演算部は、第７のトランジスタと、第８のトランジスタと、第９のトランジスタと、第３
の容量素子と、を有し、第７のトランジスタのソースまたはドレインの一方は、第３の容
量素子の一方の電極と電気的に接続され、第３の容量素子の一方の電極は、第８のトラン
ジスタのゲートと電気的に接続され、第８のトランジスタのソースまたはドレインの一方
は、第９のトランジスタのソースまたはドレインの一方と電気的に接続され、第９のトラ
ンジスタのゲートは、画素と電気的に接続され、第８のトランジスタのソースまたはドレ
インの他方は、カレントミラー回路の入力側トランジスタと電気的に接続することができ
る。
画素は、第２の光電変換素子と、第１０のトランジスタと、第１１のトランジスタと、第
３のインバータ回路と、第４のインバータ回路と、を有し、第２の光電変換素子の一方の
電極は、第３のインバータ回路の入力端子と電気的に接続され、第３のインバータ回路の
出力端子は、第１０のトランジスタのゲートと電気的に接続され、第３のインバータ回路
の出力端子は、第４のインバータ回路の入力端子と電気的に接続され、第４のインバータ
回路の出力端子は、第１１のトランジスタのゲートと電気的に接続され、第１０のトラン
ジスタのソースまたはドレインの一方は、第３のインバータ回路の入力端子と電気的に接
続され、第１１のトランジスタのソースまたはドレインの一方は、第３のインバータ回路
の入力端子と電気的に接続され、第１０のトランジスタの極性は、第１１のトランジスタ
の極性と逆である構成とすることができる。
また、第１２のトランジスタを有し、第１２のトランジスタのソースまたはドレインの一
方は、第２の光電変換素子の一方の電極と電気的に接続され、第１２のトランジスタのソ
ースまたはドレインの他方は、第３のインバータ回路の入力端子と電気的に接続されてい
てもよい。
また、第４の容量素子と、第５の容量素子と、を有し、第４の容量素子の一方の電極は、
第３のインバータ回路の入力端子と電気的に接続され、第５の容量素子の一方の電極は、
第４のインバータ回路の出力端子と電気的に接続されていてもよい。
第３のトランジスタ、第５のトランジスタ、第７のトランジスタおよび第１２のトランジ
スタは、チャネル形成領域に金属酸化物を有し、金属酸化物は、Ｉｎと、Ｚｎと、Ｍ（Ｍ
はＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）と、を有すること
が好ましい。
第１の光電変換素子および第２の光電変換素子は、セレンまたはセレンを含む化合物を有
することが好ましい。
本発明の一態様を用いることで、ノイズの影響を受けにくい撮像装置を提供することがで
きる。または、画像処理を行うことができる撮像装置を提供することができる。または、
取得した画像データの認識を行うことができる撮像装置を提供することができる。または
、取得した画像データの圧縮を行うことができる撮像装置を提供することができる。
または、低消費電力の撮像装置を提供することができる。または、高感度の撮像が行える
撮像装置を提供することができる。または、信頼性の高い撮像装置を提供することができ
る。または、新規な撮像装置などを提供することができる。または、上記撮像装置の駆動
方法を提供することができる。または、新規な半導体装置などを提供することができる。
画素回路を説明する図。 画素のノードＡＮ、ノードＣＮの電位変化を示す図。 撮像装置のブロック図、およびカウンタ回路を説明する図。 撮像装置のブロック図。 画素ブロックおよびカウンタ回路を説明する図。 画素ブロックおよび画素を説明する図。 画素ブロックおよび画素を説明する図。 画素および画素ブロックを説明する図。 ニューラルネットワークの構成例を説明する図。 半導体装置の構成例を説明する図。 メモリセルの構成例を説明する図。 オフセット回路の構成例を説明する図。 半導体装置の動作を説明するタイミングチャート。 撮像装置の画素の構成を説明する図。 撮像装置の画素の構成を説明する図。 撮像装置の画素の構成を説明する図。 撮像装置の画素の構成を説明する図。 撮像装置を収めたパッケージ、モジュールの斜視図。 電子機器を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変
更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施
の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成
において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通
して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハ
ッチングを異なる図面間で適宜省略または変更する場合もある。
（実施の形態１）
本実施の形態では、本発明の一態様である撮像装置について、図面を参照して説明する。
本発明の一態様は、撮像データをパルス信号に変換して出力することができる撮像装置で
ある。光電変換動作で生成されるデータ電位をパルス生成回路に入力することで、スパイ
ク波形を有するパルス信号を出力する。
当該撮像装置は画素に保持したデータ電位を読み出す形式とは異なり、電荷の流出に起因
する撮像データの劣化は起きにくい。また、アナログ電位の読み出しではなく、パルス信
号を読み出すことから、ノイズの影響を受けにくい。また、リセット動作や蓄積動作を操
作する信号が不要であり、周辺回路を簡略化することができる。また、当該パルス信号を
カウンタ回路に直接取り込むことができ、高速にデジタルデータへの変換を行うことがで
きる。
また、画素から出力されるパルス信号を積和演算する構成を設け、新たなパルス信号から
デジタルデータを生成することができる。当該デジタルデータをニューラルネットワーク
などに取り込むことで、画像認識などの処理を行うことができる。膨大な画像データをニ
ューラルネットワークなどに取り込むまでの処理を撮像装置内で行うことができるため、
効率良く処理を行うことができる。
図１は、本発明の一態様の撮像装置の画素回路を説明する図である。画素１００ａは、光
電変換素子１０１と、トランジスタ１０２と、パルス生成部１１０ａと、トランジスタ１
０９を有する。
パルス生成部１１０ａは、インバータ回路１０３と、インバータ回路１０５と、トランジ
スタ１０４と、トランジスタ１０６と、容量素子１０７と、容量素子１０８を有する。な
お、容量素子１０７、１０８を設けない構成としてもよい。
インバータ回路１０３の入力端子は、容量素子１０７の一方の電極と電気的に接続される
。インバータ回路１０３の出力端子は、トランジスタ１０４のゲートと電気的に接続され
る。トランジスタ１０４のソースまたはドレインの一方は、インバータ回路１０３の入力
端子と電気的に接続される。インバータ回路１０３の出力端子は、インバータ回路１０５
の入力端子と電気的に接続される。インバータ回路１０５の出力端子は、トランジスタ１
０６のゲートと電気的に接続される。トランジスタ１０６のソースまたはドレインの一方
は、インバータ回路１０３の入力端子と電気的に接続される。インバータ回路１０５の出
力端子は、容量素子１０８の一方の電極と電気的に接続される。
ここで、インバータ回路１０３の入力端子、トランジスタ１０４のソースまたはドレイン
の一方、トランジスタ１０６のソースまたはドレインの一方および容量素子１０７の一方
の電極が接続される点をノードＡＮとする。ノードＡＮは、パルス生成部１１０ａの入力
端子に相当する。
インバータ回路１０３の出力端子、インバータ回路１０５の入力端子およびトランジスタ
１０４のゲートが接続される点をノードＢＮとする。
インバータ回路１０５の出力端子、トランジスタ１０６のゲートおよび容量素子１０８の
一方の電極が接続される点をノードＣＮとする。ノードＣＮは、パルス生成部１１０ａの
出力端子に相当する。
光電変換素子１０１の一方の電極は、トランジスタ１０２のソースまたはドレインの一方
と電気的に接続される。トランジスタ１０２のソースまたはドレインの他方は、パルス生
成部１１０ａの入力端子と電気的に接続される。
トランジスタ１０９のソースまたはドレインの一方は、パルス生成部１１０ａの出力端子
と電気的に接続される。
トランジスタ１０２のゲートは、配線１１１と電気的に接続される。トランジスタ１０９
のゲートは、配線１１２と電気的に接続される。トランジスタ１０９のソースまたはドレ
インの他方は、配線１１３と電気的に接続される。光電変換素子１０１の他方の電極およ
びトランジスタ１０４のソースまたはドレインの他方は、例えば、高電位を供給する電源
線と電気的に接続される。トランジスタ１０６のソースまたはドレインの他方、容量素子
１０７の他方の電極および容量素子１０８の他方の電極は、例えば、ＧＮＤ電位などを供
給する電源線と電気的に接続される。
配線１１１および配線１１２は、各トランジスタの導通を制御する信号線として機能させ
ることができる。配線１１３は、出力線として機能させることができる。
光電変換素子１０１としては、フォトダイオードを用いることができる。または、光電変
換素子１０１として、光の強度によって抵抗が変化するフォトコンダクタを用いてもよい
。低照度時の光検出感度を高めたい場合は、アバランシェフォトダイオードを用いること
が好ましい。
トランジスタ１０２は、画素１００ａの出力動作を制御する機能を有する。トランジスタ
１０２が非導通であれば、画素１００ａからパルス信号は出力されない。なお、トランジ
スタ１０２は、常時導通状態であってもよい。
また、トランジスタ１０２は、ノードＡＮの電位を制御する機能も有する。光電変換素子
１０１としてアバランシェフォトダイオードを用いる場合は、カソード側に高電圧の印加
が必要となる。そのため、アノード側もカソード側と同等の電位となることがあり、トラ
ンジスタ１０４、１０６、およびインバータ回路１０３を構成するトランジスタにも高電
圧が印加されることになる。
パルス生成部１１０ａはインバータ回路を含むため、極性の異なるトランジスタを組み合
わせて構成することが好ましい。そのため、当該トランジスタは、シリコンをチャネル形
成領域に有するトランジスタ（以下、Ｓｉトランジスタ）で形成することが好ましい。た
だし、微細化されたＳｉトランジスタは耐圧が十分でなく、高電圧を印加すると信頼性が
低下することがある。
したがって、ノードＡＮの電位を制限するために、高耐圧のトランジスタ１０２を設ける
。高耐圧のトランジスタとしては、例えば、チャネル形成領域に金属酸化物を用いたトラ
ンジスタ（以下、ＯＳトランジスタ）などを用いることができる。
トランジスタ１０２のソースまたはドレインの一方には高電圧が印加されることがあるが
、適切なゲート電圧を印加することで、ソースまたはドレインの他方（ノードＡＮ）の過
度な電位上昇を抑えることができる。例えば、ノードＡＮの電位を最大１．５Ｖ程度とす
る場合は、配線１１１の電位を１．５Ｖ＋トランジスタ１０２のしきい値電圧（Ｖｔｈ）
とすればよい。なお、光電変換素子１０１に高電圧を印加しない場合は、トランジスタ１
０２を省くことができる。
画素１００ａを構成するＳｉトランジスタ、ＯＳトランジスタおよび光電変換素子は、図
８（Ａ）に示すようにそれぞれを層５６３、５６２、５６１に形成して積層することがで
きる。なお、図８（Ａ）では明瞭化のため回路図で図示しているが、実際には光電変換素
子、ＳｉトランジスタおよびＯＳトランジスタが互いに重なる領域を有するように形成す
ることができる。したがって、画素面積を小さくすることができる。また、光電変換素子
は画素領域のほぼ全体と重ねることができ、受光部の開口率を高めることができる。
また、図８（Ａ）においては、層５６２に設けるＯＳトランジスタは、トランジスタ１０
２のみとしているが、その他のいくつかの要素をＯＳトランジスタで形成してもよい。例
えば、トランジスタ１０６、１０９、およびインバータ回路１０３、１０５が有するｎ－
ｃｈ型トランジスタを層５６２に設けるＯＳトランジスタで形成してもよい。また、容量
素子１０７、１０８は層５６３に設けているが、層５６２に設けてもよい。
図２は、画素１００ａの動作時におけるノードＡＮおよびノードＣＮの電位の変化を示す
図である。図１および図２を用いて、パルス生成部１１０ａの動作を説明する。
まず、光電変換によってノードＡＮの電位が緩やかに上昇する。このときのノードＡＮの
電位変化は、光電変換素子１０１の光電変換特性のほか、トランジスタ１０２の電気特性
、容量素子１０７の容量値などにも依存する。
ノードＡＮの電位が特定の値まで上昇すると、インバータ回路１０３が動作し、ノードＢ
Ｎの電位はトランジスタ１０４のしきい値電圧に達する。このとき、トランジスタ１０４
は導通し、ノードＡＮの電位は急激に上昇する。
ノードＡＮの電位の急激な上昇に応じてノードＢＮの電位が急激に下降すると、インバー
タ回路１０５が動作してノードＣＮの電位が急激に上昇する。ノードＣＮの電位が急激に
上昇すると、トランジスタ１０６が導通し、ノードＡＮの電位が急激に下降する。
ノードＡＮの電位の急激な下降に従って、ノードＢＮの電位は急激に上昇し、ノードＣＮ
の電位は急激に下降する。ノードＣＮの電位変化は、容量素子１０８の容量値などにも依
存する。
したがって、ノードＣＮの電位は、急激に上昇した直後に急激に下降する。すなわち、ノ
ードＣＮの電位変化はスパイク状の波形を有するようになる。
上記動作が繰り返し行われることで、図２に示すようなスパイク状の波形を有するパルス
信号を生成することができる。例えば、パルス幅は、数ナノ秒乃至数十ナノ秒とすること
ができる。なお、画素におけるパルス信号の生成は、デジタル信号の生成といえる。した
がって、画素が有する個々のトランジスタが微弱なノイズを発生していたとしても、その
影響は受けにくい。
トランジスタ１０９は、画素１００ａを選択する機能を有することができる。トランジス
タ１０９を導通させることで、上記動作で生成したパルス信号を配線１１３に出力するこ
とができる。なお、ノードＡＮの電位は、光の強度が大きいほど速く上昇する。したがっ
て、光の強度が大きいほど、出力されるパルス信号の周波数は大きくなる。
図３は、本発明の一態様の撮像装置のブロック図であり、画素アレイ２００、回路２０１
、回路２０２、および回路２０３を有する。画素アレイ２００は、マトリクス状に配置さ
れた画素１００ａを有する。
回路２０１は、ロードライバとしての機能を有することができる。回路２０１には、例え
ば、デコーダまたはシフトレジスタを用いることができる。回路２０１により読み出し行
を選択し、画素１００ａで生成されたパルス信号を配線１１３に出力することができる。
なお、図３では、回路２０１が配線１１１、１１２と接続する構成を例示しているが、回
路２０１は配線１１２のみを制御してもよい。
回路２０２は、読み出し回路としての機能を有することができる。回路２０２には、例え
ば、図３（Ｂ）に示すＤ－ＦＦ（Ｄフリップフロップ）で構成される任意のｎビット（ｎ
は自然数）のカウンタ回路を用いることができる。回路２０１で選択された画素１００ａ
が出力するパルス信号は、１段目のＤ－ＦＦに入力され、一定期間カウントされる。カウ
ンタ回路はＲＢ信号によりリセットされ、再びカウントを始めることができる。ＳＥＴ信
号を入力することでカウント値はＬＡＴ回路に転送される。ＳＥＬ信号およびＳＥＬＢ信
号が入力されると、ＬＡＴ回路に保存された値が配線１１４に出力される。なお、カウン
タ回路は非同期式に限らず同期式であってもよい。
回路２０３は、カラムドライバとしての機能を有することができる。回路２０３には、例
えば、デコーダまたはシフトレジスタを用いることができる。回路２０３により読み出し
列を選択し、回路２０２で生成されたデジタルデータを配線１１４に出力することができ
る。
以上の構成によって、画像データを取得することができる。
また、本発明の一態様の撮像装置は、図４に示すブロック図の構成であってもよい。図４
に示す撮像装置では、前述した画素１００ａと同じ動作でパルス信号を生成し、当該パル
ス信号に任意の重み係数を乗じて積和演算を行うことができる。当該積和演算の結果をニ
ューラルネットワークに取り込むことで、画像認識などの処理を行うことができる。
図４に示す撮像装置は、画素アレイ４５０と、回路４０１と、回路４０２と、回路４０３
と、回路４０４と、回路４０５を有する。なお、回路４０１乃至回路４０５は、単一の回
路構成に限らず、複数の回路で構成される場合がある。
画素アレイ４５０は、マトリクス状に配置された複数の第１の画素ブロック４００を有す
る。第１の画素ブロック４００は、図５（Ａ）に示すように、複数の第２の画素ブロック
３００と、カレントミラー回路と、パルス生成部１１０ｂと、読み出し回路５００を有す
る。なお、図５（Ａ）では、第２の画素ブロック３００が２つである例を示しているが、
数は限定されない。
第２の画素ブロック３００の出力線は、カレントミラー回路の入力側トランジスタと電気
的に接続される。パルス生成部１１０ｂの入力端子（ノードＡＮ）は、カレントミラー回
路の出力側トランジスタと電気的に接続される。パルス生成部１１０ｂの出力端子（ノー
ドＣＮ）は、読み出し回路５００と電気的に接続される。
第２の画素ブロック３００は、図６（Ａ）に示すように、画素１００ｂ、トランジスタ３
０１、３０２、３０３および容量素子３０４を有する。トランジスタ３０１、３０２、３
０３および容量素子３０４は、画素１００ｂの出力に重み係数を乗じる演算部を構成する
。なお、画素１００ｂの代わりに第１の画素ブロック４００を演算部に接続してもよい。
画素１００ｂは、図６（Ｂ）に示す構成とすることができる。画素１００ｂは、図１に示
す画素１００ａからトランジスタ１０９を省いた構成とすることができる。
トランジスタ３０１のソースまたはドレインの一方は、容量素子３０４の一方の電極と電
気的に接続される。容量素子３０４の一方の電極はトランジスタ３０３のゲートと電気的
に接続される。トランジスタ３０３のソースまたはドレインの一方は、トランジスタ３０
２のソースまたはドレインの一方と電気的に接続される。
トランジスタ３０１のソースまたはドレインの他方は、配線３１１と電気的に接続される
。トランジスタ３０１のゲートは、配線３１２と電気的に接続される。トランジスタ３０
３のソースまたはドレインの他方は、配線３１３と電気的に接続される。トランジスタ３
０２のゲートは配線３１４と電気的に接続される。トランジスタ３０２のソースまたはド
レインの他方、および容量素子３０４の他方の電極は、例えば、ＧＮＤ電位などを供給す
る電源線と電気的に接続される。
ここで、トランジスタ３０１のソースまたはドレインの一方、容量素子３０４の一方の電
極、およびトランジスタ３０３のゲートが接続される点をノードＤＮとする。
配線３１１は、ノードＤＮに書き込む電位を供給する機能を有することができる。当該電
位は重み係数に相当する。配線３１２は、トランジスタ３０１の導通を制御する信号線と
しての機能を有することができる。配線３１３は、画素ブロック３００から信号を出力す
るための出力線としての機能を有することができる。配線３１４は、画素１００ｂから信
号を出力するための出力線としての機能を有することができる。
配線３１１は、回路４０１と電気的に接続することができる。配線３１２は、回路４０２
と電気的に接続することができる。回路４０１は、カラムドライバとしての機能を有する
ことができる。回路４０２は、ロードライバとしての機能を有することができる。回路４
０１および回路４０２には、デコーダまたはシフトレジスタを用いることができる。
トランジスタ３０１には、ノードＤＮに書き込んだ電位を保持するため、オフ電流の小さ
いＯＳトランジスタを用いることが好ましい。トランジスタ３０２、３０３には、高速動
作および増幅率が高いことが望まれるため、Ｓｉトランジスタを用いることが好ましい。
第２の画素ブロック３００を構成するＳｉトランジスタおよびＯＳトランジスタは、図８
（Ｂ）に示すようにそれぞれを層５６３、５６２に形成して積層することができる。なお
、図８（Ｂ）では明瞭化のため回路図で図示しているが、実際にはＳｉトランジスタおよ
びＯＳトランジスタが互いに重なる領域を有するように形成することができる。したがっ
て、画素面積を小さくすることができる。
なお、図８（Ｂ）においては、層５６２に設けるＯＳトランジスタは、トランジスタ３０
１のみとしているが、その他のいくつかの要素をＯＳトランジスタで形成してもよい。例
えば、トランジスタ３０２およびトランジスタ３０３の一方または両方をＯＳトランジス
タで形成してもよい。また、容量素子３０４は層５６２に設けているが、層５６３に設け
てもよい。
トランジスタ３０２の導通は画素１００ｂから供給されるパルス信号に依存し、トランジ
スタ３０３の導通はノードＤＮの電位に依存する。消費電流はパルス信号に従って間欠す
るため、消費電力を低減することができる。
また、ノードＤＮの電位は、トランジスタ３０３がサブスレッショルド領域で動作する範
囲であることが望ましい。サブスレッショルド領域で動作させることで電流値を抑えるこ
とができ、消費電力を低減することができる。
ここで、ノードＤＮに書き込まれた値をｌｏｇ（Ｗ）とする。Ｗは重み係数に相当する。
トランジスタがサブスレッショルド領域で動作する場合、電流はＩ＝ｋＷ（ｋは比例定数
）と近似できる。画素１００ｂが出力するパルスの数をｎとし、パルス幅をｔとすると、
流れる電荷は、Ｑ＝ｎＩｔ＝ｎ・ｔ・ｋ・Ｗと近似できる。ｎは画像データに相当するた
め、画像データと任意の重み係数との積を得ることができる。
第１の画素ブロック４００において、第２の画素ブロック３００は複数であることから、
トランジスタ４１１およびトランジスタ４１２からなるカレントミラー回路の入力側トラ
ンジスタ（トランジスタ４１１）には、各第２の画素ブロック３００に流れる電流の和の
電流が流れる。
カレントミラー回路の出力側トランジスタ（トランジスタ４１２）にも同様の電流が流れ
、パルス生成部１１０ｂのノードＡＮの電位は上昇する。パルス生成部１１０ｂは、図１
に示すパルス生成部１１０ａと同じ構成とすることができる。したがって、パルス生成部
１１０ｂのノードＣＮには、複数の画素１００ｂの画像データを積和演算した要素を含む
パルス信号が出力される。
パルス生成部１１０ｂのノードＣＮは、図５（Ｂ）に示す読み出し回路５００と電気的に
接続される。読み出し回路５００には、図３（Ｂ）に示す読み出し回路２０２と同様のＤ
－ＦＦを用いたカウンタ回路を用いることができる。ただし、第１の画素ブロック４００
毎に読み出しを行うため、例えば、ＳＥＬ信号にはＡＮＤ回路の出力信号を用いる。なお
、信号ＲＢおよび信号ＳＥＴは全画素に同時に供給してもよい。
ＡＮＤ回路の第１の入力端子には、配線５０１を介して回路４０３を接続することができ
る。また、ＡＮＤ回路の第２の入力端子には、配線５０２を介して回路４０４を接続する
ことができる。回路４０３は、カラムドライバとしての機能を有することができる。回路
４０４は、ロードライバとしての機能を有することができる。回路４０３および回路４０
４には、デコーダまたはシフトレジスタを用いることができる。
ＡＮＤ回路の出力信号によって選択された読み出し回路５００は、生成されたデジタルデ
ータを配線５０３に出力することができる。なお、当該デジタルデータは複数の画素１０
０ｂから出力される画像データの情報を含んでいること、および任意のｎビットのデータ
の出力を行うことから、画像を圧縮しているともいえる。
第１の画素ブロック４００は、図７（Ａ）に示す構成とすることもできる。図７（Ａ）に
示す第１の画素ブロック４００は、積和演算だけでなく、積差演算も行える構成である。
カレントミラー回路の出力側トランジスタ（トランジスタ４１２）にも第２の画素ブロッ
ク３００を接続することで、積和演算によって得られたミラー電流から当該第２の画素ブ
ロック３００で生成される電流を差し引くことができる。すなわち、ノードＡＮの電位は
、積和演算と積差演算によって定まる。
なお、各第２の画素ブロック３００に入力される重み係数は任意であるため、重み係数と
して０が入力された第２の画素ブロック３００には電流は流れない。したがって、積和演
算または積差演算の一方のみを行うことも可能である。
また、図７（Ｂ）に示すように、隣接された第２の画素ブロック３００において、一方を
積和演算、他方を積差演算に用いる場合は、画素１００ｂを共有してもよい。各第２の画
素ブロック３００のノードＤＮには異なる重み係数を入力できることから、元の画像デー
タは同じであってもよい。
上記では、第１の画素ブロック４００から画像データに積和演算等を施したデータを出力
する方法を説明したが、本発明の一態様の撮像装置は、一つの画素１００ｂから画像デー
タを読み出すこともできる。
前述したように、重み係数として０が入力された第２の画素ブロック３００には電流が流
れない。したがって、第２の画素ブロック３００が２つある場合、一方の重み係数を１と
し、他方を０とすることで一方の第２の画素ブロック３００から画像データを読み出すこ
とができる。さらに重み係数を順次入れ替えることで、全ての画素から画像データを読み
出すことができる。
読み出し回路５００から配線５０３に出力されたデジタルデータは、回路４０５に入力さ
れる。
回路４０５は、例えばラッチ回路およびシフトレジスタなどを有する構成とすることがで
きる。当該構成によって、パラレルシリアル変換を行うことができ、並行して入力された
データをシリアルデータとして出力することができる。当該シリアルデータの出力先は限
定されない。例えば、ニューラルネットワーク、記憶装置、表示装置、通信装置などに出
力することができる。
また、回路４０５はニューラルネットワークを有していてもよい。当該ニューラルネット
ワークは、例えば、マトリクス状に配置されたメモリセルを有し、各メモリセルには重み
係数が保持されている。第１の画素ブロック４００から出力されたデータは当該メモリセ
ルにそれぞれ入力され、積和演算を行うことができる。
読み出し回路５００から出力されるデジタルデータを当該ニューラルネットワークに取り
込むことで、例えば、画像の高解像度化、画像ノイズの低減、顔認識（防犯目的など）、
物体認識（自動運転の目的など）、画像圧縮、画像補正（広ダイナミックレンジ化）、レ
ンズレスイメージセンサの画像復元、ロボットの位置決め、文字認識、指紋認証、視線追
跡、反射映り込み低減などの処理を行うことができる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態２）
本実施の形態では、実施の形態１で説明したニューラルネットワークに用いることが可能
な半導体装置の構成例について説明する。
図９（Ａ）に示すように、ニューラルネットワークＮＮは入力層ＩＬ、出力層ＯＬ、中間
層（隠れ層）ＨＬによって構成することができる。入力層ＩＬ、出力層ＯＬ、中間層ＨＬ
はそれぞれ、１または複数のニューロン（ユニット）を有する。なお、中間層ＨＬは１層
であってもよいし２層以上であってもよい。２層以上の中間層ＨＬを有するニューラルネ
ットワークはＤＮＮ（ディープニューラルネットワーク）と呼ぶこともでき、ディープニ
ューラルネットワークを用いた学習は深層学習と呼ぶこともできる。
入力層ＩＬの各ニューロンには入力データが入力され、中間層ＨＬの各ニューロンには前
層または後層のニューロンの出力信号が入力され、出力層ＯＬの各ニューロンには前層の
ニューロンの出力信号が入力される。なお、各ニューロンは、前後の層の全てのニューロ
ンと結合されていてもよいし（全結合）、一部のニューロンと結合されていてもよい。
図９（Ｂ）に、ニューロンによる演算の例を示す。ここでは、ニューロンＮと、ニューロ
ンＮに信号を出力する前層の２つのニューロンを示している。ニューロンＮには、前層の
ニューロンの出力ｘ１と、前層のニューロンの出力ｘ２が入力される。そして、ニューロ
ンＮにおいて、出力ｘ１と重みｗ１の乗算結果（ｘ１ｗ１）と出力ｘ２と重みｗ２の乗算
結果（ｘ２ｗ２）の総和ｘ１ｗ１＋ｘ２ｗ２が計算された後、必要に応じてバイアスｂが
加算され、値ａ＝ｘ１ｗ１＋ｘ２ｗ２＋ｂが得られる。そして、値ａは活性化関数ｈによ
って変換され、ニューロンＮから出力信号ｙ＝ｈ（ａ）が出力される。
このように、ニューロンによる演算には、前層のニューロンの出力と重みの積を足し合わ
せる演算、すなわち積和演算が含まれる（上記のｘ１ｗ１＋ｘ２ｗ２）。この積和演算は
、プログラムを用いてソフトウェア上で行ってもよいし、ハードウェアによって行われて
もよい。積和演算をハードウェアによって行う場合は、積和演算回路を用いることができ
る。この積和演算回路としては、デジタル回路を用いてもよいし、アナログ回路を用いて
もよい。
本発明の一態様では、積和演算回路にアナログ回路を用いる。したがって、積和演算回路
の回路規模の縮小、または、メモリへのアクセス回数の減少による処理速度の向上および
消費電力の低減を図ることができる。
積和演算回路は、Ｓｉトランジスタによって構成してもよいし、ＯＳトランジスタによっ
て構成してもよい。特に、ＯＳトランジスタはオフ電流が極めて小さいため、積和演算回
路のアナログメモリを構成するトランジスタとして好適である。なお、Ｓｉトランジスタ
とＯＳトランジスタの両方を用いて積和演算回路を構成してもよい。以下、積和演算回路
の機能を備えた半導体装置の構成例について説明する。
＜半導体装置の構成例＞
図１０に、ニューラルネットワークの演算を行う機能を有する半導体装置ＭＡＣの構成例
を示す。半導体装置ＭＡＣは、ニューロン間の結合強度（重み）に対応する第１のデータ
と、入力データに対応する第２のデータの積和演算を行う機能を有する。なお、第１のデ
ータおよび第２のデータはそれぞれ、アナログデータまたは多値のデータ（離散的なデー
タ）とすることができる。また、半導体装置ＭＡＣは、積和演算によって得られたデータ
を活性化関数によって変換する機能を有する。
半導体装置ＭＡＣは、セルアレイＣＡ、電流源回路ＣＳ、カレントミラー回路ＣＭ、回路
ＷＤＤ、回路ＷＬＤ、回路ＣＬＤ、オフセット回路ＯＦＳＴ、および活性化関数回路ＡＣ
ＴＶを有する。
セルアレイＣＡは、複数のメモリセルＭＣおよび複数のメモリセルＭＣｒｅｆを有する。
図１０には、セルアレイＣＡがｍ行ｎ列（ｍ，ｎは１以上の整数）のメモリセルＭＣ（Ｍ
Ｃ［１，１］乃至［ｍ，ｎ］）と、ｍ個のメモリセルＭＣｒｅｆ（ＭＣｒｅｆ［１］乃至
［ｍ］）を有する構成例を示している。メモリセルＭＣは、第１のデータを格納する機能
を有する。また、メモリセルＭＣｒｅｆは、積和演算に用いられる参照データを格納する
機能を有する。なお、参照データはアナログデータまたは多値のデータとすることができ
る。
メモリセルＭＣ［ｉ，ｊ］（ｉは１以上ｍ以下の整数、ｊは１以上ｎ以下の整数）は、配
線ＷＬ［ｉ］、配線ＲＷ［ｉ］、配線ＷＤ［ｊ］、および配線ＢＬ［ｊ］と接続されてい
る。また、メモリセルＭＣｒｅｆ［ｉ］は、配線ＷＬ［ｉ］、配線ＲＷ［ｉ］、配線ＷＤ
ｒｅｆ、配線ＢＬｒｅｆと接続されている。ここで、メモリセルＭＣ［ｉ，ｊ］と配線Ｂ
Ｌ［ｊ］間を流れる電流をＩＭＣ［ｉ，ｊ］と表記し、メモリセルＭＣｒｅｆ［ｉ］と配
線ＢＬｒｅｆ間を流れる電流をＩＭＣｒｅｆ［ｉ］と表記する。
メモリセルＭＣおよびメモリセルＭＣｒｅｆの具体的な構成例を、図１１に示す。図１１
には代表例としてメモリセルＭＣ［１，１］、［２，１］およびメモリセルＭＣｒｅｆ［
１］、［２］を示しているが、他のメモリセルＭＣおよびメモリセルＭＣｒｅｆにも同様
の構成を用いることができる。メモリセルＭＣおよびメモリセルＭＣｒｅｆはそれぞれ、
トランジスタＴｒ１１、Ｔｒ１２、容量素子Ｃ１１を有する。ここでは、トランジスタＴ
ｒ１１およびトランジスタＴｒ１２がｎチャネル型のトランジスタである場合について説
明する。
メモリセルＭＣにおいて、トランジスタＴｒ１１のゲートは配線ＷＬと接続され、ソース
またはドレインの一方はトランジスタＴｒ１２のゲート、および容量素子Ｃ１１の第１の
電極と接続され、ソースまたはドレインの他方は配線ＷＤと接続されている。トランジス
タＴｒ１２のソースまたはドレインの一方は配線ＢＬと接続され、ソースまたはドレイン
の他方は配線ＶＲと接続されている。容量素子Ｃ１１の第２の電極は、配線ＲＷと接続さ
れている。配線ＶＲは、所定の電位を供給する機能を有する配線である。ここでは一例と
して、配線ＶＲから低電源電位（接地電位など）が供給される場合について説明する。
トランジスタＴｒ１１のソースまたはドレインの一方、トランジスタＴｒ１２のゲート、
および容量素子Ｃ１１の第１の電極と接続されたノードを、ノードＮＭとする。また、メ
モリセルＭＣ［１，１］、［２，１］のノードＮＭを、それぞれノードＮＭ［１，１］、
［２，１］と表記する。
メモリセルＭＣｒｅｆも、メモリセルＭＣと同様の構成を有する。ただし、メモリセルＭ
Ｃｒｅｆは配線ＷＤの代わりに配線ＷＤｒｅｆと接続され、配線ＢＬの代わりに配線ＢＬ
ｒｅｆと接続されている。また、メモリセルＭＣｒｅｆ［１］、［２］において、トラン
ジスタＴｒ１１のソースまたはドレインの一方、トランジスタＴｒ１２のゲート、および
容量素子Ｃ１１の第１の電極と接続されたノードを、それぞれノードＮＭｒｅｆ［１］、
［２］と表記する。
ノードＮＭとノードＮＭｒｅｆはそれぞれ、メモリセルＭＣとメモリセルＭＣｒｅｆの保
持ノードとして機能する。ノードＮＭには第１のデータが保持され、ノードＮＭｒｅｆに
は参照データが保持される。また、配線ＢＬ［１］からメモリセルＭＣ［１，１］、［２
，１］のトランジスタＴｒ１２には、それぞれ電流ＩＭＣ［１，１］、ＩＭＣ［２，１］
が流れる。また、配線ＢＬｒｅｆからメモリセルＭＣｒｅｆ［１］、［２］のトランジス
タＴｒ１２には、それぞれ電流ＩＭＣｒｅｆ［１］、ＩＭＣｒｅｆ［２］が流れる。
トランジスタＴｒ１１は、ノードＮＭまたはノードＮＭｒｅｆの電位を保持する機能を有
するため、トランジスタＴｒ１１のオフ電流は小さいことが好ましい。そのため、トラン
ジスタＴｒ１１としてオフ電流が極めて小さいＯＳトランジスタを用いることが好ましい
。これにより、ノードＮＭまたはノードＮＭｒｅｆの電位の変動を抑えることができ、演
算精度の向上を図ることができる。また、ノードＮＭまたはノードＮＭｒｅｆの電位をリ
フレッシュする動作の頻度を低く抑えることが可能となり、消費電力を削減することがで
きる。
トランジスタＴｒ１２は特に限定されず、例えばＳｉトランジスタまたはＯＳトランジス
タなどを用いることができる。トランジスタＴｒ１２にＯＳトランジスタを用いる場合、
トランジスタＴｒ１１と同じ製造装置を用いて、トランジスタＴｒ１２を作製することが
可能となり、製造コストを抑制することができる。なお、トランジスタＴｒ１２はｎチャ
ネル型であってもｐチャネル型であってもよい。
電流源回路ＣＳは、配線ＢＬ［１］乃至［ｎ］および配線ＢＬｒｅｆと接続されている。
電流源回路ＣＳは、配線ＢＬ［１］乃至［ｎ］および配線ＢＬｒｅｆに電流を供給する機
能を有する。なお、配線ＢＬ［１］乃至［ｎ］に供給される電流値と配線ＢＬｒｅｆに供
給される電流値は異なっていてもよい。ここでは、電流源回路ＣＳから配線ＢＬ［１］乃
至［ｎ］に供給される電流をＩＣ、電流源回路ＣＳから配線ＢＬｒｅｆに供給される電流
をＩＣｒｅｆと表記する。
カレントミラー回路ＣＭは、配線ＩＬ［１］乃至［ｎ］および配線ＩＬｒｅｆを有する。
配線ＩＬ［１］乃至［ｎ］はそれぞれ配線ＢＬ［１］乃至［ｎ］と接続され、配線ＩＬｒ
ｅｆは、配線ＢＬｒｅｆと接続されている。ここでは、配線ＩＬ［１］乃至［ｎ］と配線
ＢＬ［１］乃至［ｎ］の接続箇所をノードＮＰ［１］乃至［ｎ］と表記する。また、配線
ＩＬｒｅｆと配線ＢＬｒｅｆの接続箇所をノードＮＰｒｅｆと表記する。
カレントミラー回路ＣＭは、ノードＮＰｒｅｆの電位に応じた電流ＩＣＭを配線ＩＬｒｅ
ｆに流す機能と、この電流ＩＣＭを配線ＩＬ［１］乃至［ｎ］にも流す機能を有する。図
１０には、配線ＢＬｒｅｆから配線ＩＬｒｅｆに電流ＩＣＭが排出され、配線ＢＬ［１］
乃至［ｎ］から配線ＩＬ［１］乃至［ｎ］に電流ＩＣＭが排出される例を示している。ま
た、カレントミラー回路ＣＭから配線ＢＬ［１］乃至［ｎ］を介してセルアレイＣＡに流
れる電流を、ＩＢ［１］乃至［ｎ］と表記する。また、カレントミラー回路ＣＭから配線
ＢＬｒｅｆを介してセルアレイＣＡに流れる電流を、ＩＢｒｅｆと表記する。
回路ＷＤＤは、配線ＷＤ［１］乃至［ｎ］および配線ＷＤｒｅｆと接続されている。回路
ＷＤＤは、メモリセルＭＣに格納される第１のデータに対応する電位を、配線ＷＤ［１］
乃至［ｎ］に供給する機能を有する。また、回路ＷＤＤは、メモリセルＭＣｒｅｆに格納
される参照データに対応する電位を、配線ＷＤｒｅｆに供給する機能を有する。回路ＷＬ
Ｄは、配線ＷＬ［１］乃至［ｍ］と接続されている。回路ＷＬＤは、データの書き込みを
行うメモリセルＭＣまたはメモリセルＭＣｒｅｆを選択するための信号を、配線ＷＬ［１
］乃至［ｍ］に供給する機能を有する。回路ＣＬＤは、配線ＲＷ［１］乃至［ｍ］と接続
されている。回路ＣＬＤは、第２のデータに対応する電位を、配線ＲＷ［１］乃至［ｍ］
に供給する機能を有する。
オフセット回路ＯＦＳＴは、配線ＢＬ［１］乃至［ｎ］および配線ＯＬ［１］乃至［ｎ］
と接続されている。オフセット回路ＯＦＳＴは、配線ＢＬ［１］乃至［ｎ］からオフセッ
ト回路ＯＦＳＴに流れる電流量、および／または、配線ＢＬ［１］乃至［ｎ］からオフセ
ット回路ＯＦＳＴに流れる電流の変化量を検出する機能を有する。また、オフセット回路
ＯＦＳＴは、検出結果を配線ＯＬ［１］乃至［ｎ］に出力する機能を有する。なお、オフ
セット回路ＯＦＳＴは、検出結果に対応する電流を配線ＯＬに出力してもよいし、検出結
果に対応する電流を電圧に変換して配線ＯＬに出力してもよい。セルアレイＣＡとオフセ
ット回路ＯＦＳＴの間を流れる電流を、Ｉα［１］乃至［ｎ］と表記する。
オフセット回路ＯＦＳＴの構成例を図１２に示す。図１２に示すオフセット回路ＯＦＳＴ
は、回路ＯＣ［１］乃至［ｎ］を有する。また、回路ＯＣ［１］乃至［ｎ］はそれぞれ、
トランジスタＴｒ２１、トランジスタＴｒ２２、トランジスタＴｒ２３、容量素子Ｃ２１
、および抵抗素子Ｒ１を有する。各素子の接続関係は図１２に示す通りである。なお、容
量素子Ｃ２１の第１の電極および抵抗素子Ｒ１の第１の端子と接続されたノードを、ノー
ドＮａとする。また、容量素子Ｃ２１の第２の電極、トランジスタＴｒ２１のソースまた
はドレインの一方、およびトランジスタＴｒ２２のゲートと接続されたノードを、ノード
Ｎｂとする。
配線ＶｒｅｆＬは電位Ｖｒｅｆを供給する機能を有し、配線ＶａＬは電位Ｖａを供給する
機能を有し、配線ＶｂＬは電位Ｖｂを供給する機能を有する。また、配線ＶＤＤＬは電位
ＶＤＤを供給する機能を有し、配線ＶＳＳＬは電位ＶＳＳを供給する機能を有する。ここ
では、電位ＶＤＤが高電源電位であり、電位ＶＳＳが低電源電位である場合について説明
する。また、配線ＲＳＴは、トランジスタＴｒ２１の導通状態を制御するための電位を供
給する機能を有する。トランジスタＴｒ２２、トランジスタＴｒ２３、配線ＶＤＤＬ、配
線ＶＳＳＬ、および配線ＶｂＬによって、ソースフォロワ回路が構成される。
次に、回路ＯＣ［１］乃至［ｎ］の動作例を説明する。なお、ここでは代表例として回路
ＯＣ［１］の動作例を説明するが、回路ＯＣ［２］乃至［ｎ］も同様に動作させることが
できる。まず、配線ＢＬ［１］に第１の電流が流れると、ノードＮａの電位は、第１の電
流と抵抗素子Ｒ１の抵抗値に応じた電位となる。また、このときトランジスタＴｒ２１は
オン状態であり、ノードＮｂに電位Ｖａが供給される。その後、トランジスタＴｒ２１は
オフ状態となる。
次に、配線ＢＬ［１］に第２の電流が流れると、ノードＮａの電位は、第２の電流と抵抗
素子Ｒ１の抵抗値に応じた電位に変化する。このときトランジスタＴｒ２１はオフ状態で
あり、ノードＮｂはフローティング状態となっているため、ノードＮａの電位の変化に伴
い、ノードＮｂの電位は容量結合により変化する。ここで、ノードＮａの電位の変化をΔ
ＶＮａとし、容量結合係数を１とすると、ノードＮｂの電位はＶａ＋ΔＶＮａとなる。そ
して、トランジスタＴｒ２２のしきい値電圧をＶｔｈとすると、配線ＯＬ［１］から電位
Ｖａ＋ΔＶＮａ－Ｖｔｈが出力される。ここで、Ｖａ＝Ｖｔｈとすることにより、配線Ｏ
Ｌ［１］から電位ΔＶＮａを出力することができる。
電位ΔＶＮａは、第１の電流から第２の電流への変化量、抵抗素子Ｒ１、および電位Ｖｒ
ｅｆに応じて定まる。ここで、抵抗素子Ｒ１と電位Ｖｒｅｆは既知であるため、電位ΔＶ
Ｎａから配線ＢＬに流れる電流の変化量を求めることができる。
上記のようにオフセット回路ＯＦＳＴによって検出された電流量、および／または電流の
変化量に対応する信号は、配線ＯＬ［１］乃至［ｎ］を介して活性化関数回路ＡＣＴＶに
入力される。
活性化関数回路ＡＣＴＶは、配線ＯＬ［１］乃至［ｎ］、および、配線ＮＩＬ［１］乃至
［ｎ］と接続されている。活性化関数回路ＡＣＴＶは、オフセット回路ＯＦＳＴから入力
された信号を、あらかじめ定義された活性化関数に従って変換するための演算を行う機能
を有する。活性化関数としては、例えば、シグモイド関数、ｔａｎｈ関数、ｓｏｆｔｍａ
ｘ関数、ＲｅＬＵ関数、しきい値関数などを用いることができる。活性化関数回路ＡＣＴ
Ｖによって変換された信号は、出力データとして配線ＮＩＬ［１］乃至［ｎ］に出力され
る。
＜半導体装置の動作例＞
上記の半導体装置ＭＡＣを用いて、第１のデータと第２のデータの積和演算を行うことが
できる。以下、積和演算を行う際の半導体装置ＭＡＣの動作例を説明する。
図１３に半導体装置ＭＡＣの動作例のタイミングチャートを示す。図１３には、図１１に
おける配線ＷＬ［１］、配線ＷＬ［２］、配線ＷＤ［１］、配線ＷＤｒｅｆ、ノードＮＭ
［１，１］、ノードＮＭ［２，１］、ノードＮＭｒｅｆ［１］、ノードＮＭｒｅｆ［２］
、配線ＲＷ［１］、および配線ＲＷ［２］の電位の推移と、電流ＩＢ［１］－Ｉα［１］
、および電流ＩＢｒｅｆの値の推移を示している。電流ＩＢ［１］－Ｉα［１］は、配線
ＢＬ［１］からメモリセルＭＣ［１，１］、［２，１］に流れる電流の総和に相当する。
なお、ここでは代表例として図１１に示すメモリセルＭＣ［１，１］、［２，１］および
メモリセルＭＣｒｅｆ［１］、［２］に着目して動作を説明するが、他のメモリセルＭＣ
およびメモリセルＭＣｒｅｆも同様に動作させることができる。
［第１のデータの格納］
まず、時刻Ｔ０１－Ｔ０２において、配線ＷＬ［１］の電位がハイレベルとなり、配線Ｗ
Ｄ［１］の電位が接地電位（ＧＮＤ）よりもＶＰＲ－ＶＷ［１，１］大きい電位となり、
配線ＷＤｒｅｆの電位が接地電位よりもＶＰＲ大きい電位となる。また、配線ＲＷ［１］
、および配線ＲＷ［２］の電位が基準電位（ＲＥＦＰ）となる。なお、電位ＶＷ［１，１
］はメモリセルＭＣ［１，１］に格納される第１のデータに対応する電位である。また、
電位ＶＰＲは参照データに対応する電位である。これにより、メモリセルＭＣ［１，１］
およびメモリセルＭＣｒｅｆ［１］が有するトランジスタＴｒ１１がオン状態となり、ノ
ードＮＭ［１，１］の電位がＶＰＲ－ＶＷ［１，１］、ノードＮＭｒｅｆ［１］の電位が
ＶＰＲとなる。
このとき、配線ＢＬ［１］からメモリセルＭＣ［１，１］のトランジスタＴｒ１２に流れ
る電流ＩＭＣ［１，１］，０は、次の式で表すことができる。ここで、ｋはトランジスタ
Ｔｒ１２のチャネル長、チャネル幅、移動度、およびゲート絶縁膜の容量などで決まる定
数である。また、ＶｔｈはトランジスタＴｒ１２のしきい値電圧である。
ＩＭＣ［１，１］，０＝ｋ（ＶＰＲ－ＶＷ［１，１］－Ｖｔｈ）２ （Ｅ１）
また、配線ＢＬｒｅｆからメモリセルＭＣｒｅｆ［１］のトランジスタＴｒ１２に流れる
電流ＩＭＣｒｅｆ［１］，０は、次の式で表すことができる。
ＩＭＣｒｅｆ［１］，０＝ｋ（ＶＰＲ－Ｖｔｈ）２ （Ｅ２）
次に、時刻Ｔ０２－Ｔ０３において、配線ＷＬ［１］の電位がローレベルとなる。これに
より、メモリセルＭＣ［１，１］およびメモリセルＭＣｒｅｆ［１］が有するトランジス
タＴｒ１１がオフ状態となり、ノードＮＭ［１，１］およびノードＮＭｒｅｆ［１］の電
位が保持される。
なお、前述の通り、トランジスタＴｒ１１としてＯＳトランジスタを用いることが好まし
い。これにより、トランジスタＴｒ１１のリーク電流を抑えることができ、ノードＮＭ［
１，１］およびノードＮＭｒｅｆ［１］の電位を正確に保持することができる。
次に、時刻Ｔ０３－Ｔ０４において、配線ＷＬ［２］の電位がハイレベルとなり、配線Ｗ
Ｄ［１］の電位が接地電位よりもＶＰＲ－ＶＷ［２，１］大きい電位となり、配線ＷＤｒ
ｅｆの電位が接地電位よりもＶＰＲ大きい電位となる。なお、電位ＶＷ［２，１］はメモ
リセルＭＣ［２，１］に格納される第１のデータに対応する電位である。これにより、メ
モリセルＭＣ［２，１］およびメモリセルＭＣｒｅｆ［２］が有するトランジスタＴｒ１
１がオン状態となり、ノードＮＭ［１，１］の電位がＶＰＲ－ＶＷ［２，１］、ノードＮ
Ｍｒｅｆ［１］の電位がＶＰＲとなる。
このとき、配線ＢＬ［１］からメモリセルＭＣ［２，１］のトランジスタＴｒ１２に流れ
る電流ＩＭＣ［２，１］，０は、次の式で表すことができる。
ＩＭＣ［２，１］，０＝ｋ（ＶＰＲ－ＶＷ［２，１］－Ｖｔｈ）２ （Ｅ３）
また、配線ＢＬｒｅｆからメモリセルＭＣｒｅｆ［２］のトランジスタＴｒ１２に流れる
電流ＩＭＣｒｅｆ［２］，０は、次の式で表すことができる。
ＩＭＣｒｅｆ［２］，０＝ｋ（ＶＰＲ－Ｖｔｈ）２ （Ｅ４）
次に、時刻Ｔ０４－Ｔ０５において、配線ＷＬ［２］の電位がローレベルとなる。これに
より、メモリセルＭＣ［２，１］およびメモリセルＭＣｒｅｆ［２］が有するトランジス
タＴｒ１１がオフ状態となり、ノードＮＭ［２，１］およびノードＮＭｒｅｆ［２］の電
位が保持される。
以上の動作により、メモリセルＭＣ［１，１］、［２，１］に第１のデータが格納され、
メモリセルＭＣｒｅｆ［１］、［２］に参照データが格納される。
ここで、時刻Ｔ０４－Ｔ０５において、配線ＢＬ［１］および配線ＢＬｒｅｆに流れる電
流を考える。配線ＢＬｒｅｆには、電流源回路ＣＳから電流が供給される。また、配線Ｂ
Ｌｒｅｆを流れる電流は、カレントミラー回路ＣＭ、メモリセルＭＣｒｅｆ［１］、［２
］へ排出される。電流源回路ＣＳから配線ＢＬｒｅｆに供給される電流をＩＣｒｅｆ、配
線ＢＬｒｅｆからカレントミラー回路ＣＭへ排出される電流をＩＣＭ，０とすると、次の
式が成り立つ。
ＩＣｒｅｆ－ＩＣＭ，０＝ＩＭＣｒｅｆ［１］，０＋ＩＭＣｒｅｆ［２］，０
（Ｅ５）
配線ＢＬ［１］には、電流源回路ＣＳからの電流が供給される。また、配線ＢＬ［１］を
流れる電流は、カレントミラー回路ＣＭ、メモリセルＭＣ［１，１］、［２，１］へ排出
される。また、配線ＢＬ［１］からオフセット回路ＯＦＳＴに電流が流れる。電流源回路
ＣＳから配線ＢＬ［１］に供給される電流をＩＣ，０、配線ＢＬ［１］からオフセット回
路ＯＦＳＴに流れる電流をＩα，０とすると、次の式が成り立つ。
ＩＣ－ＩＣＭ，０＝ＩＭＣ［１，１］，０＋ＩＭＣ［２，１］，０＋Ｉα，０
（Ｅ６）
［第１のデータと第２のデータの積和演算］
次に、時刻Ｔ０５－Ｔ０６において、配線ＲＷ［１］の電位が基準電位よりもＶＸ［１］
大きい電位となる。このとき、メモリセルＭＣ［１，１］、およびメモリセルＭＣｒｅｆ
［１］のそれぞれの容量素子Ｃ１１には電位ＶＸ［１］が供給され、容量結合によりトラ
ンジスタＴｒ１２のゲートの電位が上昇する。なお、電位Ｖｘ［１］はメモリセルＭＣ［
１，１］およびメモリセルＭＣｒｅｆ［１］に供給される第２のデータに対応する電位で
ある。
トランジスタＴｒ１２のゲートの電位の変化量は、配線ＲＷの電位の変化量に、メモリセ
ルの構成によって決まる容量結合係数を乗じた値となる。容量結合係数は、容量素子Ｃ１
１の容量、トランジスタＴｒ１２のゲート容量、および寄生容量などによって算出される
。以下では便宜上、配線ＲＷの電位の変化量とトランジスタＴｒ１２のゲートの電位の変
化量が同じ、すなわち容量結合係数が１であるとして説明する。実際には、容量結合係数
を考慮して電位Ｖｘを決定すればよい。
メモリセルＭＣ［１］およびメモリセルＭＣｒｅｆ［１］の容量素子Ｃ１１に電位ＶＸ［
１］が供給されると、ノードＮＭ［１］およびノードＮＭｒｅｆ［１］の電位がそれぞれ
ＶＸ［１］上昇する。
ここで、時刻Ｔ０５－Ｔ０６において、配線ＢＬ［１］からメモリセルＭＣ［１，１］の
トランジスタＴｒ１２に流れる電流ＩＭＣ［１，１］，１は、次の式で表すことができる
。
ＩＭＣ［１，１］，１＝ｋ（ＶＰＲ－ＶＷ［１，１］＋ＶＸ［１］－Ｖｔｈ）２
（Ｅ７）
すなわち、配線ＲＷ［１］に電位ＶＸ［１］を供給することにより、配線ＢＬ［１］から
メモリセルＭＣ［１，１］のトランジスタＴｒ１２に流れる電流は、ΔＩＭＣ［１，１］
＝ＩＭＣ［１，１］，１－ＩＭＣ［１，１］，０増加する。
また、時刻Ｔ０５－Ｔ０６において、配線ＢＬｒｅｆからメモリセルＭＣｒｅｆ［１］の
トランジスタＴｒ１２に流れる電流ＩＭＣｒｅｆ［１］，１は、次の式で表すことができ
る。
ＩＭＣｒｅｆ［１］，１＝ｋ（ＶＰＲ＋ＶＸ［１］－Ｖｔｈ）２ （Ｅ８）
すなわち、配線ＲＷ［１］に電位ＶＸ［１］を供給することにより、配線ＢＬｒｅｆから
メモリセルＭＣｒｅｆ［１］のトランジスタＴｒ１２に流れる電流は、ΔＩＭＣｒｅｆ［
１］＝ＩＭＣｒｅｆ［１］，１－ＩＭＣｒｅｆ［１］，０増加する。
また、配線ＢＬ［１］および配線ＢＬｒｅｆに流れる電流について考える。配線ＢＬｒｅ
ｆには、電流源回路ＣＳから電流ＩＣｒｅｆが供給される。また、配線ＢＬｒｅｆを流れ
る電流は、カレントミラー回路ＣＭ、メモリセルＭＣｒｅｆ［１］、［２］へ排出される
。配線ＢＬｒｅｆからカレントミラー回路ＣＭへ排出される電流をＩＣＭ，１とすると、
次の式が成り立つ。
ＩＣｒｅｆ－ＩＣＭ，１＝ＩＭＣｒｅｆ［１］，１＋ＩＭＣｒｅｆ［２］，０
（Ｅ９）
配線ＢＬ［１］には、電流源回路ＣＳから電流ＩＣが供給される。また、配線ＢＬ［１］
を流れる電流は、カレントミラー回路ＣＭ、メモリセルＭＣ［１，１］、［２，１］へ排
出される。さらに、配線ＢＬ［１］からオフセット回路ＯＦＳＴにも電流が流れる。配線
ＢＬ［１］からオフセット回路ＯＦＳＴに流れる電流をＩα，１とすると、次の式が成り
立つ。
ＩＣ－ＩＣＭ，１＝ＩＭＣ［１，１］，１＋ＩＭＣ［２，１］，１＋Ｉα，１
（Ｅ１０）
そして、式（Ｅ１）乃至式（Ｅ１０）から、電流Ｉα，０と電流Ｉα，１の差（差分電流
ΔＩα）は次の式で表すことができる。
ΔＩα＝Ｉα，０－Ｉα，１＝２ｋＶＷ［１，１］ＶＸ［１］ （Ｅ１１）
このように、差分電流ΔＩαは、電位ＶＷ［１，１］とＶＸ［１］の積に応じた値となる
。
その後、時刻Ｔ０６－Ｔ０７において、配線ＲＷ［１］の電位は接地電位となり、ノード
ＮＭ［１，１］およびノードＮＭｒｅｆ［１］の電位は時刻Ｔ０４－Ｔ０５と同様になる
。
次に、時刻Ｔ０７－Ｔ０８において、配線ＲＷ［１］の電位が基準電位よりもＶＸ［１］
大きい電位となり、配線ＲＷ［２］の電位が基準電位よりもＶＸ［２］大きい電位が供給
される。これにより、メモリセルＭＣ［１，１］、およびメモリセルＭＣｒｅｆ［１］の
それぞれの容量素子Ｃ１１に電位ＶＸ［１］が供給され、容量結合によりノードＮＭ［１
，１］およびノードＮＭｒｅｆ［１］の電位がそれぞれＶＸ［１］上昇する。また、メモ
リセルＭＣ［２，１］、およびメモリセルＭＣｒｅｆ［２］のそれぞれの容量素子Ｃ１１
に電位ＶＸ［２］が供給され、容量結合によりノードＮＭ［２，１］およびノードＮＭｒ
ｅｆ［２］の電位がそれぞれＶＸ［２］上昇する。
ここで、時刻Ｔ０７－Ｔ０８において、配線ＢＬ［１］からメモリセルＭＣ［２，１］の
トランジスタＴｒ１２に流れる電流ＩＭＣ［２，１］，１は、次の式で表すことができる
。
ＩＭＣ［２，１］，１＝ｋ（ＶＰＲ－ＶＷ［２，１］＋ＶＸ［２］－Ｖｔｈ）２
（Ｅ１２）
すなわち、配線ＲＷ［２］に電位ＶＸ［２］を供給することにより、配線ＢＬ［１］から
メモリセルＭＣ［２，１］のトランジスタＴｒ１２に流れる電流は、ΔＩＭＣ［２，１］
＝ＩＭＣ［２，１］，１－ＩＭＣ［２，１］，０増加する。
また、時刻Ｔ０５－Ｔ０６において、配線ＢＬｒｅｆからメモリセルＭＣｒｅｆ［２］の
トランジスタＴｒ１２に流れる電流ＩＭＣｒｅｆ［２］，１は、次の式で表すことができ
る。
ＩＭＣｒｅｆ［２］，１＝ｋ（ＶＰＲ＋ＶＸ［２］－Ｖｔｈ）２ （Ｅ１３）
すなわち、配線ＲＷ［２］に電位ＶＸ［２］を供給することにより、配線ＢＬｒｅｆから
メモリセルＭＣｒｅｆ［２］のトランジスタＴｒ１２に流れる電流は、ΔＩＭＣｒｅｆ［
２］＝ＩＭＣｒｅｆ［２］，１－ＩＭＣｒｅｆ［２］，０増加する。
また、配線ＢＬ［１］および配線ＢＬｒｅｆに流れる電流について考える。配線ＢＬｒｅ
ｆには、電流源回路ＣＳから電流ＩＣｒｅｆが供給される。また、配線ＢＬｒｅｆを流れ
る電流は、カレントミラー回路ＣＭ、メモリセルＭＣｒｅｆ［１］、［２］へ排出される
。配線ＢＬｒｅｆからカレントミラー回路ＣＭへ排出される電流をＩＣＭ，２とすると、
次の式が成り立つ。
ＩＣｒｅｆ－ＩＣＭ，２＝ＩＭＣｒｅｆ［１］，１＋ＩＭＣｒｅｆ［２］，１
（Ｅ１４）
配線ＢＬ［１］には、電流源回路ＣＳから電流ＩＣが供給される。また、配線ＢＬ［１］
を流れる電流は、カレントミラー回路ＣＭ、メモリセルＭＣ［１，１］、［２，１］へ排
出される。さらに、配線ＢＬ［１］からオフセット回路ＯＦＳＴにも電流が流れる。配線
ＢＬ［１］からオフセット回路ＯＦＳＴに流れる電流をＩα，２とすると、次の式が成り
立つ。
ＩＣ－ＩＣＭ，２＝ＩＭＣ［１，１］，１＋ＩＭＣ［２，１］，１＋Ｉα，２
（Ｅ１５）
そして、式（Ｅ１）乃至式（Ｅ８）、および、式（Ｅ１２）乃至式（Ｅ１５）から、電流
Ｉα，０と電流Ｉα，２の差（差分電流ΔＩα）は次の式で表すことができる。
ΔＩα＝Ｉα，０－Ｉα，２＝２ｋ（ＶＷ［１，１］ＶＸ［１］＋ＶＷ［２，１］ＶＸ［
２］） （Ｅ１６）
このように、差分電流ΔＩαは、電位ＶＷ［１，１］と電位ＶＸ［１］の積と、電位ＶＷ
［２，１］と電位ＶＸ［２］の積と、を足し合わせた結果に応じた値となる。
その後、時刻Ｔ０８－Ｔ０９において、配線ＲＷ［１］、［２］の電位は接地電位となり
、ノードＮＭ［１，１］、［２，１］およびノードＮＭｒｅｆ［１］、［２］の電位は時
刻Ｔ０４－Ｔ０５と同様になる。
式（Ｅ９）および式（Ｅ１６）に示されるように、オフセット回路ＯＦＳＴに入力される
差分電流ΔＩαは、第１のデータ（重み）に対応する電位ＶＸと、第２のデータ（入力デ
ータ）に対応する電位ＶＷの積を足し合わせた結果に応じた値となる。すなわち、差分電
流ΔＩαをオフセット回路ＯＦＳＴで計測することにより、第１のデータと第２のデータ
の積和演算の結果を得ることができる。
なお、上記では特にメモリセルＭＣ［１，１］、［２，１］およびメモリセルＭＣｒｅｆ
［１］、［２］に着目したが、メモリセルＭＣおよびメモリセルＭＣｒｅｆの数は任意に
設定することができる。メモリセルＭＣおよびメモリセルＭＣｒｅｆの行数ｍを任意の数
とした場合の差分電流ΔＩαは、次の式で表すことができる。
ΔＩα＝２ｋΣｉＶＷ［ｉ，１］ＶＸ［ｉ］ （Ｅ１７）
また、メモリセルＭＣおよびメモリセルＭＣｒｅｆの列数ｎを増やすことにより、並列し
て実行される積和演算の数を増やすことができる。
以上のように、半導体装置ＭＡＣを用いることにより、第１のデータと第２のデータの積
和演算を行うことができる。なお、メモリセルＭＣおよびメモリセルＭＣｒｅｆとして図
１１に示す構成を用いることにより、少ないトランジスタ数で積和演算回路を構成するこ
とができる。そのため、半導体装置ＭＡＣの回路規模の縮小を図ることができる。
半導体装置ＭＡＣをニューラルネットワークにおける演算に用いる場合、メモリセルＭＣ
の行数ｍは一つのニューロンに供給される入力データの数に対応させ、メモリセルＭＣの
列数ｎはニューロンの数に対応させることができる。例えば、図９（Ａ）に示す中間層Ｈ
Ｌにおいて半導体装置ＭＡＣを用いた積和演算を行う場合を考える。このとき、メモリセ
ルＭＣの行数ｍは、入力層ＩＬから供給される入力データの数（入力層ＩＬのニューロン
の数）に設定し、メモリセルＭＣの列数ｎは、中間層ＨＬのニューロンの数に設定するこ
とができる。
なお、半導体装置ＭＡＣを適用するニューラルネットワークの構造は特に限定されない。
例えば半導体装置ＭＡＣは、畳み込みニューラルネットワーク（ＣＮＮ）、再帰型ニュー
ラルネットワーク（ＲＮＮ）、オートエンコーダ、ボルツマンマシン（制限ボルツマンマ
シンを含む）などに用いることもできる。
以上のように、半導体装置ＭＡＣを用いることにより、ニューラルネットワークの積和演
算を行うことができる。さらに、セルアレイＣＡに図１１に示すメモリセルＭＣおよびメ
モリセルＭＣｒｅｆを用いることにより、演算精度の向上、消費電力の削減、または回路
規模の縮小を図ることが可能な集積回路ＩＣを提供することができる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、本発明の一態様の撮像装置の構成例などについて説明する。
図１４（Ａ）に、撮像装置が有する画素の構成を例示する。図１４（Ａ）に示す画素は、
層５６１、層５６２および層５６３の積層構成である例である。
層５６１は、光電変換素子１０１を有する。光電変換素子１０１は、図１４（Ｂ）に示す
ように層５６５ａと、層５６５ｂと、層５６５ｃとの積層とすることができる。
図１４（Ｂ）に示す光電変換素子１０１はｐｎ接合型フォトダイオードであり、例えば、
層５６５ａにｐ＋型半導体、層５６５ｂにｎ型半導体、層５６５ｃにｎ＋型半導体を用い
ることができる。または、層５６５ａにｎ＋型半導体、層５６５ｂにｐ型半導体、層５６
５ｃにｐ＋型半導体を用いてもよい。または、層５６５ｂをｉ型半導体としたｐｉｎ接合
型フォトダイオードであってもよい。
上記ｐｎ接合型フォトダイオードまたはｐｉｎ接合型フォトダイオードは、単結晶シリコ
ンを用いて形成することができる。また、ｐｉｎ接合型フォトダイオードとしては、非晶
質シリコン、微結晶シリコン、多結晶シリコンなどの薄膜を用いて形成することもできる
。
また、層５６１が有する光電変換素子１０１は、図１４（Ｃ）に示すように、層５６６ａ
と、層５６６ｂと、層５６６ｃ、層５６６ｄとの積層としてもよい。図１４（Ｃ）に示す
光電変換素子１０１はアバランシェフォトダイオードの一例であり、層５６６ａ、層５６
６ｄは電極に相当し、層５６６ｂ、５６６ｃは光電変換部に相当する。
層５６６ａは、低抵抗の金属層などとすることが好ましい。例えば、アルミニウム、チタ
ン、タングステン、タンタル、銀またはそれらの積層を用いることができる。
層５６６ｄは、可視光に対して高い透光性を有する導電層を用いることが好ましい。例え
ば、インジウム酸化物、錫酸化物、亜鉛酸化物、インジウム－錫酸化物、ガリウム－亜鉛
酸化物、インジウム－ガリウム－亜鉛酸化物、またはグラフェンなどを用いることができ
る。なお、層５６６ｄを省く構成とすることもできる。
光電変換部の層５６６ｂ、５６６ｃは、例えばセレン系材料を光電変換層としたｐｎ接合
型フォトダイオードの構成とすることができる。層５６６ｂとしてはｐ型半導体であるセ
レン系材料を用い、層５６６ｃとしてはｎ型半導体であるガリウム酸化物などを用いるこ
とが好ましい。
セレン系材料を用いた光電変換素子は、可視光に対する外部量子効率が高い特性を有する
。当該光電変換素子では、アバランシェ増倍を利用することにより、入射される光量に対
する電子の増幅を大きくすることができる。また、セレン系材料は光吸収係数が高いため
、光電変換層を薄膜で作製できるなどの生産上の利点を有する。セレン系材料の薄膜は、
真空蒸着法またはスパッタ法などを用いて形成することができる。
セレン系材料としては、単結晶セレンや多結晶セレンなどの結晶性セレン、非晶質セレン
、銅、インジウム、セレンの化合物（ＣＩＳ）、または、銅、インジウム、ガリウム、セ
レンの化合物（ＣＩＧＳ）などを用いることができる。
ｎ型半導体は、バンドギャップが広く、可視光に対して透光性を有する材料で形成するこ
とが好ましい。例えば、亜鉛酸化物、ガリウム酸化物、インジウム酸化物、錫酸化物、ま
たはそれらが混在した酸化物などを用いることができる。また、これらの材料は正孔注入
阻止層としての機能も有し、暗電流を小さくすることもできる。
層５６２は、ＯＳトランジスタを有することができる。具体的には、画素１００ａのトラ
ンジスタ１０２、第２の画素ブロック３００のトランジスタ３０１などを層５６３に設け
ることができる。また、回路２０１乃至２０３、第１の画素ブロック４００、および回路
４０１乃至４０５を構成する一部のトランジスタを層５６２に設けてもよい。
当該構成とすることで、画素回路を構成する要素および周辺回路を複数の層に分散させ、
当該要素同士または当該要素と当該周辺回路を重ねて設けることができるため、撮像装置
の面積を小さくすることができる。
ＯＳトランジスタに用いる半導体材料としては、エネルギーギャップが２ｅＶ以上、好ま
しくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である金属酸化物を用いることができ
る。代表的には、インジウムを含む酸化物半導体などであり、例えば、後述するＣＡＣ－
ＯＳなどを用いることができる。
半導体層は、例えばインジウム、亜鉛およびＭ（アルミニウム、チタン、ガリウム、ゲル
マニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハ
フニウム等の金属）を含むＩｎ－Ｍ－Ｚｎ系酸化物で表記される膜とすることができる。
半導体層を構成する酸化物半導体がＩｎ－Ｍ－Ｚｎ系酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化
物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ
、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の
原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ
：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．
１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：
１：８等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッタ
リングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
半導体層としては、キャリア密度の低い酸化物半導体を用いる。例えば、半導体層は、キ
ャリア密度が１×１０１７／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下、さらに
好ましくは１×１０１３／ｃｍ３以下、より好ましくは１×１０１１／ｃｍ３以下、さら
に好ましくは１×１０１０／ｃｍ３未満であり、１×１０－９／ｃｍ３以上のキャリア密
度の酸化物半導体を用いることができる。そのような酸化物半導体を、高純度真性または
実質的に高純度真性な酸化物半導体と呼ぶ。これにより不純物濃度が低く、欠陥準位密度
が低いため、安定な特性を有する酸化物半導体であるといえる。
なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性（電界効
果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とす
るトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥
密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好まし
い。
半導体層を構成する酸化物半導体において、第１４族元素の一つであるシリコンや炭素が
含まれると、酸素欠損が増加し、ｎ型化してしまう。このため、半導体層におけるシリコ
ンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍ
ｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、アルカリ金属およびアルカリ土類金属は、酸化物半導体と結合するとキャリアを生
成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、半
導体層におけるアルカリ金属またはアルカリ土類金属の濃度（二次イオン質量分析法によ
り得られる濃度）を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａ
ｔｏｍｓ／ｃｍ３以下にする。
また、半導体層を構成する酸化物半導体に窒素が含まれていると、キャリアである電子が
生じてキャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半
導体を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層におけ
る窒素濃度（二次イオン質量分析法により得られる濃度）は、５×１０１８ａｔｏｍｓ／
ｃｍ３以下にすることが好ましい。
また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、ｃ軸に配向
した結晶を有するＣＡＡＣ－ＯＳ（Ｃ－Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉ
ｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、または、Ｃ－Ａｘｉｓ Ａｌｉｇｎｅ
ｄ ａｎｄ Ａ－Ｂ－ｐｌａｎｅ Ａｎｃｈｏｒｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉ
ｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含
む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ－ＯＳは最
も欠陥準位密度が低い。
非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない
。または、非晶質構造の酸化物半導体膜は、例えば、完全な非晶質構造であり、結晶部を
有さない。
なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ
－ＯＳの領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合
膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層
構造を有する場合がある。
以下では、非単結晶の半導体層の一態様であるＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃ
ｏｍｐｏｓｉｔｅ）－ＯＳの構成について説明する。
ＣＡＣ－ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以
下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構
成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が
偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ
以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状
ともいう。
なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムお
よび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イッ
トリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲ
ルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、
タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含
まれていてもよい。
例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳ（ＣＡＣ－ＯＳの中でもＩｎ－Ｇ
ａ－Ｚｎ酸化物を、特にＣＡＣ－ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物
（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸
化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）
とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする
。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、および
Ｚ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状とな
り、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した
構成（以下、クラウド状ともいう。）である。
つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、
またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合酸化物半導体
である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比
が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第
２の領域と比較して、Ｉｎの濃度が高いとする。
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場
合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（
１＋ｘ０）Ｇａ（１－ｘ０）Ｏ３（ＺｎＯ）ｍ０（－１≦ｘ０≦１、ｍ０は任意数）で表
される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、
ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ－ｂ面において
は配向せずに連結した結晶構造である。
一方、ＣＡＣ－ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ－ＯＳとは、Ｉｎ、Ｇ
ａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観
察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれ
モザイク状にランダムに分散している構成をいう。したがって、ＣＡＣ－ＯＳにおいて、
結晶構造は副次的な要素である。
なお、ＣＡＣ－ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。
例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含ま
ない。
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が
主成分である領域とは、明確な境界が観察できない場合がある。
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム
、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン
、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネ
シウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ－ＯＳは、一部
に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とする
ナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成を
いう。
ＣＡＣ－ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成
することができる。また、ＣＡＣ－ＯＳをスパッタリング法で形成する場合、成膜ガスと
して、不活性ガス（代表的にはアルゴン）、酸素ガス、および窒素ガスの中から選ばれた
いずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素
ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ま
しくは０％以上１０％以下とすることが好ましい。
ＣＡＣ－ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひ
とつであるＯｕｔ－ｏｆ－ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに
、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域
のａ－ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
また、ＣＡＣ－ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を
照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該
リング状に輝度の高い領域に複数の輝点が観測される。したがって、電子線回折パターン
から、ＣＡＣ－ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さな
いｎｃ（ｎａｎｏ－ｃｒｙｓｔａｌ）構造を有することがわかる。
また、例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型Ｘ
線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏ
ｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域
と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合
している構造を有することが確認できる。
ＣＡＣ－ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧ
ＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３などが主成分で
ある領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互い
に相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３
などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ
２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化
物半導体としての導電性が発現する。したがって、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎ
ＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界
効果移動度（μ）が実現できる。
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ
１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが
主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なス
イッチング動作を実現できる。
したがって、ＣＡＣ－ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性
と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用す
ることにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現するこ
とができる。
また、ＣＡＣ－ＯＳを用いた半導体素子は、信頼性が高い。したがって、ＣＡＣ－ＯＳは
、様々な半導体装置の構成材料として適している。
層５６３としては、例えばシリコン基板を用いることができる。当該シリコン基板は、Ｓ
ｉトランジスタ等を有する。当該Ｓｉトランジスタを用いて、画素回路の他、当該画素回
路を駆動する回路、画像信号の読み出し回路、画像処理回路等を設けることができる。具
体的には、画素１００ａ、回路２０１乃至２０３、第１の画素ブロック４００、および回
路４０１乃至４０５を構成する複数のトランジスタを層５６３に設けることができる。
図１５（Ａ）は、図１４（Ａ）に示す画素の断面の一例を説明する図である。層５６１は
光電変換素子１０１として、シリコンを光電変換層とするｐｎ接合型フォトダイオードを
有する。層５６２はＯＳトランジスタを有し、図１５（Ａ）では画素１００ａのトランジ
スタ１０２を例示する。層５６３はＳｉトランジスタを有し、図１５（Ａ）では画素１０
０ａのインバータ回路１０３を構成するｎ－ｃｈ型トランジスタおよびｐ－ｃｈ型トラン
ジスタを例示する。
光電変換素子１０１において、層５６５ａはｐ＋型領域、層５６５ｂはｎ型領域、層５６
５ｃはｎ＋型領域とすることができる。また、層５６５ｂには、電源線と層５６５ｃとを
接続するための領域５３６が設けられる。例えば、領域５３６はｐ＋型領域とすることが
できる。
図１５（Ａ）において、ＯＳトランジスタはセルフアライン型の構成を示しているが、図
１６（Ａ）に示すように、ノンセルフアライン型のトップゲート型トランジスタであって
もよい。
トランジスタ１０２はバックゲート５３５を有する構成を示しているが、バックゲートを
有さない形態であってもよい。バックゲート５３５は、図１６（Ｂ）に示すように、対向
して設けられるトランジスタのフロントゲートと電気的に接続する場合がある。または、
バックゲート５３５にフロントゲートとは異なる固定電位を供給することができる構成で
あってもよい。
また、図１５（Ａ）において、Ｓｉトランジスタはシリコン基板５４０にチャネル形成領
域を有するプレーナー型の構成を示しているが、図１６（Ｃ）、（Ｄ）に示すように、シ
リコン基板５４０にフィン型の半導体層を有する構成であってもよい。図１６（Ｃ）はチ
ャネル長方向の断面、図１６（Ｄ）はチャネル幅方向の断面に相当する。
または、図１６（Ｅ）に示すように、シリコン薄膜の半導体層５４５を有するトランジス
タであってもよい。半導体層５４５は、例えば、シリコン基板５４０上の絶縁層５４６上
に形成された単結晶シリコン（ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ））
とすることができる。
ＯＳトランジスタが形成される領域とＳｉトランジスタが形成される領域との間には、水
素の拡散を防止する機能を有する絶縁層５４３が設けられる。インバータ回路１０３を構
成するＳｉトランジスタのチャネル形成領域近傍に設けられる絶縁層中の水素は、シリコ
ンのダングリングボンドを終端する。一方、ＯＳトランジスタ（トランジスタ１０２）の
チャネル形成領域の近傍に設けられる絶縁層中の水素は、酸化物半導体層中にキャリアを
生成する要因の一つとなる。
絶縁層５４３により、一方の層に水素を閉じ込めることでＳｉトランジスタの信頼性を向
上させることができる。また、一方の層から他方の層への水素の拡散が抑制されることで
ＯＳトランジスタの信頼性も向上させることができる。
絶縁層５４３としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウ
ム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸
化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等を用いることができる。
ここで、図１５（Ａ）では、層５６１が有する要素と層５６２が有する要素との電気的な
接続を貼り合わせ技術で得る構成例を示している。
層５６１には、絶縁層５４２、導電層５３３および導電層５３４が設けられる。導電層５
３３および導電層５３４は、絶縁層５４２に埋設された領域を有する。導電層５３３は、
層５６５ａと電気的に接続される。導電層５３４は、領域５３６と電気的に接続される。
また、絶縁層５４２、導電層５３３および導電層５３４の表面は、それぞれ高さが一致す
るように平坦化されている。
層５６２には、絶縁層５４１、導電層５３１および導電層５３２が設けられる。導電層５
３１および導電層５３２は、絶縁層５４１に埋設された領域を有する。導電層５３２は、
電源線と電気的に接続される。導電層５３１は、トランジスタ１０２のソースまたはドレ
インと電気的に接続される。また、絶縁層５４１、導電層５３１および導電層５３２の表
面は、それぞれ高さが一致するように平坦化されている。
ここで、導電層５３１および導電層５３３は、主成分が同一の金属元素であることが好ま
しい。導電層５３２および導電層５３４は、主成分が同一の金属元素であることが好まし
い。また、絶縁層５４１および絶縁層５４２は、同一の成分で構成されていることが好ま
しい。
例えば、導電層５３１、５３２、５３３、５３４には、Ｃｕ、Ａｌ、Ｓｎ、Ｚｎ、Ｗ、Ａ
ｇ、ＰｔまたはＡｕなどを用いることができる。接合のしやすさから、好ましくはＣｕ、
Ａｌ、Ｗ、またはＡｕを用いる。また、絶縁層５４１、５４２には、酸化シリコン、酸化
窒化シリコン、窒化酸化シリコン、窒化シリコン、窒化チタンなどを用いることができる
。
つまり、導電層５３１および導電層５３３の組み合わせと、導電層５３２および導電層５
３４の組み合わせのそれぞれに、上記に示す同一の金属材料を用いることが好ましい。ま
た、絶縁層５４１および絶縁層５４２のそれぞれに、上記に示す同一の絶縁材料を用いる
ことが好ましい。当該構成とすることで、層５６１と層５６２の境を接合位置とする、貼
り合わせを行うことができる。
当該貼り合わせによって、導電層５３１および導電層５３３の組み合わせと、導電層５３
２および導電層５３４の組み合わせのそれぞれの電気的な接続を得ることができる。また
、絶縁層５４１および絶縁層５４２の機械的な強度を有する接続を得ることができる。
金属層同士の接合には、表面の酸化膜および不純物の吸着層などをスパッタリング処理な
どで除去し、清浄化および活性化した表面同士を接触させて接合する表面活性化接合法を
用いることができる。または、温度と圧力を併用して表面同士を接合する拡散接合法など
を用いることができる。どちらも原子レベルでの結合が起こるため、電気的だけでなく機
械的にも優れた接合を得ることができる。
また、絶縁層同士の接合には、研磨などによって高い平坦性を得たのち、酸素プラズマ等
で親水性処理をした表面同士を接触させて仮接合し、熱処理による脱水で本接合を行う親
水性接合法などを用いることができる。親水性接合法も原子レベルでの結合が起こるため
、機械的に優れた接合を得ることができる。
層５６１と、層５６２を貼り合わせる場合、それぞれの接合面には絶縁層と金属層が混在
するため、例えば、表面活性化接合法および親水性接合法を組み合わせて行えばよい。
例えば、研磨後に表面を清浄化し、金属層の表面に酸化防止処理を行ったのちに親水性処
理を行って接合する方法などを用いることができる。また、金属層の表面をＡｕなどの難
酸化性金属とし、親水性処理を行ってもよい。なお、上述した方法以外の接合方法を用い
てもよい。
図１５（Ｂ）は、図１４（Ａ）に示す画素の層５６１にセレン系材料を光電変換層とする
ｐｎ接合型フォトダイオードを用いた場合の断面図である。一方の電極として層５６６ａ
と、光電変換層として層５６６ｂ、５６６ｃと、他方の電極として層５６６ｄを有する。
この場合、層５６１は、層５６２上に直接形成することができる。層５６６ａは、トラン
ジスタ１０２のソースまたはドレインと電気的に接続される。層５６６ｄは、導電層５３
７を介して電源線と電気的に接続される。
図１７（Ａ）は、本発明の一態様の撮像装置の画素にカラーフィルタ等を付加した例を示
す斜視図である。当該斜視図では、複数の画素の断面もあわせて図示している。光電変換
素子１０１が形成される層５６１上には、絶縁層５８０が形成される。絶縁層５８０は可
視光に対して透光性の高い酸化シリコン膜などを用いることができる。また、パッシベー
ション膜として窒化シリコン膜を積層してもよい。また、反射防止膜として、酸化ハフニ
ウムなどの誘電体膜を積層してもよい。
絶縁層５８０上には、遮光層５８１が形成されてもよい。遮光層５８１は、上部のカラー
フィルタを通る光の混色を防止する機能を有する。遮光層５８１には、アルミニウム、タ
ングステンなどの金属層を用いることができる。また、当該金属層と反射防止膜としての
機能を有する誘電体膜を積層してもよい。
絶縁層５８０および遮光層５８１上には、平坦化膜として有機樹脂層５８２を設けること
ができる。また、画素別にカラーフィルタ５８３（カラーフィルタ５８３ａ、５８３ｂ、
５８３ｃ）が形成される。例えば、カラーフィルタ５８３ａ、５８３ｂ、５８３ｃに、Ｒ
（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｃ（シアン）、Ｍ（マゼンタ）などの色を割り
当てることにより、カラー画像を得ることができる。
カラーフィルタ５８３上には、可視光に対して透光性を有する絶縁層５８６などを設ける
ことができる。
また、図１７（Ｂ）に示すように、カラーフィルタ５８３の代わりに光学変換層５８５を
用いてもよい。このような構成とすることで、様々な波長領域における画像が得られる撮
像装置とすることができる。
例えば、光学変換層５８５に可視光線の波長以下の光を遮るフィルタを用いれば、赤外線
撮像装置とすることができる。また、光学変換層５８５に近赤外線の波長以下の光を遮る
フィルタを用いれば、遠赤外線撮像装置とすることができる。また、光学変換層５８５に
可視光線の波長以上の光を遮るフィルタを用いれば、紫外線撮像装置とすることができる
。また、可視光に対応するカラーフィルタと赤外線または紫外線に対応するフィルタを組
み合わせてもよい。本発明の一態様によれば隣接画素を用いて演算が行われるので、異な
る波長の組み合わせから得られる特徴を検出することができる。
また、光学変換層５８５にシンチレータを用いれば、Ｘ線撮像装置などに用いる放射線の
強弱を可視化した画像を得る撮像装置とすることができる。被写体を透過したＸ線等の放
射線がシンチレータに入射されると、フォトルミネッセンス現象により可視光線や紫外光
線などの光（蛍光）に変換される。そして、当該光を光電変換素子１０１で検知すること
により画像データを取得する。また、放射線検出器などに当該構成の撮像装置を用いても
よい。
シンチレータは、Ｘ線やガンマ線などの放射線が照射されると、そのエネルギーを吸収し
て可視光や紫外光を発する物質を含む。例えば、Ｇｄ２Ｏ２Ｓ：Ｔｂ、Ｇｄ２Ｏ２Ｓ：Ｐ
ｒ、Ｇｄ２Ｏ２Ｓ：Ｅｕ、ＢａＦＣｌ：Ｅｕ、ＮａＩ、ＣｓＩ、ＣａＦ２、ＢａＦ２、Ｃ
ｅＦ３、ＬｉＦ、ＬｉＩ、ＺｎＯなどを樹脂やセラミクスに分散させたものを用いること
ができる。
なお、セレン系材料を用いた光電変換素子１０１においては、Ｘ線等の放射線を電荷に直
接変換することができるため、シンチレータを不要とする構成とすることもできる。
また、図１７（Ｃ）に示すように、カラーフィルタ５８３上にマイクロレンズアレイ５８
４を設けてもよい。マイクロレンズアレイ５８４が有する個々のレンズを通る光が直下の
カラーフィルタ５８３を通り、光電変換素子１０１に照射されるようになる。また、図１
７（Ｂ）に示す光学変換層５８５上にマイクロレンズアレイ５８４を設けてもよい。
以下では、イメージセンサチップを収めたパッケージおよびカメラモジュールの一例につ
いて説明する。当該イメージセンサチップには、上記撮像装置の構成を用いることができ
る。
図１８（Ａ１）は、イメージセンサチップを収めたパッケージの上面側の外観斜視図であ
る。当該パッケージは、イメージセンサチップ６５０を固定するパッケージ基板６１０、
カバーガラス６２０および両者を接着する接着剤６３０等を有する。
図１８（Ａ２）は、当該パッケージの下面側の外観斜視図である。パッケージの下面には
、半田ボールをバンプ６４０としたＢＧＡ（Ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）を有する
。なお、ＢＧＡに限らず、ＬＧＡ（Ｌａｎｄ ｇｒｉｄ ａｒｒａｙ）やＰＧＡ（Ｐｉｎ
Ｇｒｉｄ Ａｒｒａｙ）などを有していてもよい。
図１８（Ａ３）は、カバーガラス６２０および接着剤６３０の一部を省いて図示したパッ
ケージの斜視図である。パッケージ基板６１０上には電極パッド６６０が形成され、電極
パッド６６０およびバンプ６４０はスルーホールを介して電気的に接続されている。電極
パッド６６０は、イメージセンサチップ６５０とワイヤ６７０によって電気的に接続され
ている。
また、図１８（Ｂ１）は、イメージセンサチップをレンズ一体型のパッケージに収めたカ
メラモジュールの上面側の外観斜視図である。当該カメラモジュールは、イメージセンサ
チップ６５１を固定するパッケージ基板６１１、レンズカバー６２１、およびレンズ６３
５等を有する。また、パッケージ基板６１１およびイメージセンサチップ６５１の間には
撮像装置の駆動回路および信号変換回路などの機能を有するＩＣチップ６９０も設けられ
ており、ＳｉＰ（Ｓｙｓｔｅｍ ｉｎ ｐａｃｋａｇｅ）としての構成を有している。
図１８（Ｂ２）は、当該カメラモジュールの下面側の外観斜視図である。パッケージ基板
６１１の下面および側面には、実装用のランド６４１が設けられたＱＦＮ（Ｑｕａｄ ｆ
ｌａｔ ｎｏ－ｌｅａｄ ｐａｃｋａｇｅ）の構成を有する。なお、当該構成は一例であ
り、ＱＦＰ（Ｑｕａｄ ｆｌａｔ ｐａｃｋａｇｅ）や前述したＢＧＡが設けられていて
もよい。
図１８（Ｂ３）は、レンズカバー６２１およびレンズ６３５の一部を省いて図示したモジ
ュールの斜視図である。ランド６４１は電極パッド６６１と電気的に接続され、電極パッ
ド６６１はイメージセンサチップ６５１またはＩＣチップ６９０とワイヤ６７１によって
電気的に接続されている。
イメージセンサチップを上述したような形態のパッケージに収めることでプリント基板等
への実装が容易になり、イメージセンサチップを様々な半導体装置、電子機器に組み込む
ことができる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態４）
本発明の一態様に係る撮像装置を用いることができる電子機器として、表示機器、パーソ
ナルコンピュータ、記録媒体を備えた画像記憶装置または画像再生装置、携帯電話、携帯
型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメ
ラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーショ
ンシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写
機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自
動販売機などが挙げられる。これら電子機器の具体例を図１９（Ａ）乃至（Ｆ）に示す。
図１９（Ａ）は監視カメラであり、支持台９５１、カメラユニット９５２、保護カバー９
５３等を有する。カメラユニット９５２には回転機構などが設けられ、天井に設置するこ
とで全周囲の撮像が可能となる。当該カメラユニットにおける画像を取得するための部品
の一つとして本発明の一態様の撮像装置を備えることができる。なお、監視カメラとは慣
用的な名称であり、用途を限定するものではない。例えば監視カメラとしての機能を有す
る機器はカメラ、またはビデオカメラとも呼ばれる。
図１９（Ｂ）はビデオカメラであり、第１筐体９７１、第２筐体９７２、表示部９７３、
操作キー９７４、レンズ９７５、接続部９７６、スピーカ９７７、マイク９７８等を有す
る。操作キー９７４およびレンズ９７５は第１筐体９７１に設けられており、表示部９７
３は第２筐体９７２に設けられている。当該ビデオカメラにおける画像を取得するための
部品の一つとして本発明の一態様の撮像装置を備えることができる。
図１９（Ｃ）はデジタルカメラであり、筐体９６１、シャッターボタン９６２、マイク９
６３、発光部９６７、レンズ９６５等を有する。当該デジタルカメラにおける画像を取得
するための部品の一つとして本発明の一態様の撮像装置を備えることができる。
図１９（Ｄ）は腕時計型の情報端末であり、表示部９３２、筐体兼リストバンド９３３、
カメラ９３９等を有する。表示部９３２は、情報端末の操作を行うためのタッチパネルを
備える。表示部９３２および筐体兼リストバンド９３３は可撓性を有し、身体への装着性
が優れている。当該情報端末における画像を取得するための部品の一つとして本発明の一
態様の撮像装置を備えることができる。
図１９（Ｅ）は携帯電話機の一例であり、筐体９８１、表示部９８２、操作ボタン９８３
、外部接続ポート９８４、スピーカ９８５、マイク９８６、カメラ９８７等を有する。当
該携帯電話機は、表示部９８２にタッチセンサを備える。電話を掛ける、或いは文字を入
力するなどのあらゆる操作は、指やスタイラスなどで表示部９８２に触れることで行うこ
とができる。当該携帯電話機における画像を取得するための部品の一つとして本発明の一
態様の撮像装置を備えることができる。
図１９（Ｆ）は携帯データ端末であり、筐体９１１、表示部９１２、カメラ９１９等を有
する。表示部９１２が有するタッチパネル機能により情報の入出力を行うことができる。
当該携帯データ端末における画像を取得するための部品の一つとして本発明の一態様の撮
像装置を備えることができる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
１００ａ：画素、１００ｂ：画素、１０１：光電変換素子、１０２：トランジスタ、１０
３：インバータ回路、１０４：トランジスタ、１０５：インバータ回路、１０６：トラン
ジスタ、１０７：容量素子、１０８：容量素子、１０９：トランジスタ、１１０ａ：パル
ス生成部、１１０ｂ：パルス生成部、１１１：配線、１１２：配線、１１３：配線、１１
４：配線、２００：画素アレイ、２０１：回路、２０２：回路、２０３：回路、３００：
画素ブロック、３０１：トランジスタ、３０２：トランジスタ、３０３：トランジスタ、
３０４：容量素子、３１１：配線、３１２：配線、３１３：配線、３１４：配線、４００
：画素ブロック、４０１：回路、４０２：回路、４０３：回路、４０４：回路、４０５：
回路、４１１：トランジスタ、４１２：トランジスタ、４５０：画素アレイ、５００：回
路、５０１：配線、５０２：配線、５０３：配線、５３１：導電層、５３２：導電層、５
３３：導電層、５３４：導電層、５３５：バックゲート、５３６：領域、５３７：導電層
、５４０：シリコン基板、５４１：絶縁層、５４２：絶縁層、５４３：絶縁層、５４５：
半導体層、５４６：絶縁層、５６１：層、５６２：層、５６３：層、５６５ａ：層、５６
５ｂ：層、５６５ｃ：層、５６６ａ：層、５６６ｂ：層、５６６ｃ：層、５６６ｄ：層、
５８０：絶縁層、５８１：遮光層、５８２：有機樹脂層、５８３：カラーフィルタ、５８
３ａ：カラーフィルタ、５８３ｂ：カラーフィルタ、５８３ｃ：カラーフィルタ、５８４
：マイクロレンズアレイ、５８５：光学変換層、５８６：絶縁層、６１０：パッケージ基
板、６１１：パッケージ基板、６２０：カバーガラス、６２１：レンズカバー６３０：接
着剤、６３５：レンズ、６４０：バンプ、６４１：ランド、６５０：イメージセンサチッ
プ、６５１：イメージセンサチップ、６６０：電極パッド、６６１：電極パッド、６７０
：ワイヤ、６７１：ワイヤ、６９０：ＩＣチップ、９１１：筐体、９１２：表示部、９１
９：カメラ、９３２：表示部、９３３：筐体兼リストバンド、９３９：カメラ、９５１：
支持台、９５２：カメラユニット、９５３：保護カバー、９６１：筐体、９６２：シャッ
ターボタン、９６３：マイク、９６５：レンズ、９６７：発光部、９７１：筐体、９７２
：筐体、９７３：表示部、９７４：操作キー、９７５：レンズ、９７６：接続部、９７７
：スピーカ、９７８：マイク、９８１：筐体、９８２：表示部、９８３：操作ボタン、９
８４：外部接続ポート、９８５：スピーカ、９８６：マイク、９８７：カメラ

Claims (1)

  1. 第１の光電変換素子と、第１のトランジスタと、第２のトランジスタと、第１のインバータ回路と、第２のインバータ回路と、を有し、
    前記第１の光電変換素子の一方の電極は、前記第１のインバータ回路の入力端子と電気的に接続され、
    前記第１のインバータ回路の出力端子は、前記第１のトランジスタのゲートと電気的に接続され、
    前記第１のインバータ回路の出力端子は、前記第２のインバータ回路の入力端子と電気的に接続され、
    前記第２のインバータ回路の出力端子は、前記第２のトランジスタのゲートと電気的に接続され、
    前記第１のトランジスタのソースまたはドレインの一方は、前記第１のインバータ回路の入力端子と電気的に接続され、
    前記第２のトランジスタのソースまたはドレインの一方は、前記第１のインバータ回路の入力端子と電気的に接続され、
    前記第１のトランジスタの極性は、前記第２のトランジスタの極性と逆であり、
    前記第１のトランジスタは、前記第２のトランジスタが配置されている層よりも上の層に配置されている撮像装置。
JP2023133610A 2017-06-08 2023-08-18 撮像装置 Pending JP2023155308A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017113393 2017-06-08
JP2017113393 2017-06-08
JP2020095965A JP7018990B2 (ja) 2017-06-08 2020-06-02 撮像装置
JP2022014197A JP7335990B2 (ja) 2017-06-08 2022-02-01 撮像装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2022014197A Division JP7335990B2 (ja) 2017-06-08 2022-02-01 撮像装置

Publications (1)

Publication Number Publication Date
JP2023155308A true JP2023155308A (ja) 2023-10-20

Family

ID=64566123

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2019523202A Active JP6956784B2 (ja) 2017-06-08 2018-05-29 撮像装置
JP2020095965A Active JP7018990B2 (ja) 2017-06-08 2020-06-02 撮像装置
JP2022014197A Active JP7335990B2 (ja) 2017-06-08 2022-02-01 撮像装置
JP2023133610A Pending JP2023155308A (ja) 2017-06-08 2023-08-18 撮像装置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2019523202A Active JP6956784B2 (ja) 2017-06-08 2018-05-29 撮像装置
JP2020095965A Active JP7018990B2 (ja) 2017-06-08 2020-06-02 撮像装置
JP2022014197A Active JP7335990B2 (ja) 2017-06-08 2022-02-01 撮像装置

Country Status (3)

Country Link
US (2) US11195866B2 (ja)
JP (4) JP6956784B2 (ja)
WO (1) WO2018224910A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11195866B2 (en) * 2017-06-08 2021-12-07 Semiconductor Energy Laboratory Co., Ltd. Imaging device including photoelectic conversion element and transistor
JP7396995B2 (ja) 2018-10-11 2023-12-12 株式会社半導体エネルギー研究所 撮像装置および電子機器
JP7290955B2 (ja) * 2019-02-12 2023-06-14 日本放送協会 固体撮像素子及び撮像装置
US20220238582A1 (en) 2019-06-14 2022-07-28 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
JP7422451B2 (ja) * 2019-07-19 2024-01-26 キヤノン株式会社 光電変換装置、光電変換システム、および移動体
KR20220035919A (ko) 2019-07-19 2022-03-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기
JPWO2021130590A1 (ja) * 2019-12-27 2021-07-01
US11476855B2 (en) * 2020-01-22 2022-10-18 Raytheon Company Analog counter with pulsed current source for a digital pixel
US20230284429A1 (en) * 2020-07-31 2023-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2022137595A (ja) * 2021-03-09 2022-09-22 ソニーグループ株式会社 センサ装置
CN113179379B (zh) * 2021-04-22 2023-03-24 太原理工大学 基于单个敏感器件的可见光与近红外成像的视觉传感器
WO2024078721A1 (en) * 2022-10-13 2024-04-18 Ecole Polytechnique Federale De Lausanne (Epfl) Imaging sensor device using an array of single-photon avalanche diode photodetectors

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02242488A (ja) * 1989-03-16 1990-09-26 Masayoshi Umeno 画像処理装置
JP3628136B2 (ja) 1997-01-30 2005-03-09 富士通株式会社 容量結合を利用した論理回路、ａｄ変換回路及びｄａ変換回路
US6130713A (en) * 1997-06-27 2000-10-10 Foveonics, Inc. CMOS active pixel cell with self reset for improved dynamic range
EP1853059A1 (en) * 2005-02-23 2007-11-07 Matsushita Electric Industrial Co., Ltd. Mos type solid-state image pickup device, method for driving such mos type solid-state image pickup device, and camera
WO2011055626A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9236408B2 (en) * 2012-04-25 2016-01-12 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device including photodiode
JP6302350B2 (ja) * 2014-05-13 2018-03-28 日本放送協会 信号電荷のａ／ｄ変換回路、信号読み出し回路及び固体撮像素子
JP2016092470A (ja) 2014-10-30 2016-05-23 ソニー株式会社 撮像素子、および、撮像装置
US9773832B2 (en) 2014-12-10 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN107005665B (zh) 2014-12-25 2022-05-17 索尼公司 固态成像器件和电子装置
JP6688116B2 (ja) 2015-03-24 2020-04-28 株式会社半導体エネルギー研究所 撮像装置および電子機器
US9848146B2 (en) * 2015-04-23 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US11195866B2 (en) 2017-06-08 2021-12-07 Semiconductor Energy Laboratory Co., Ltd. Imaging device including photoelectic conversion element and transistor

Also Published As

Publication number Publication date
JP6956784B2 (ja) 2021-11-02
JP2022060266A (ja) 2022-04-14
US11996423B2 (en) 2024-05-28
JP7335990B2 (ja) 2023-08-30
US20200091214A1 (en) 2020-03-19
US11195866B2 (en) 2021-12-07
JP7018990B2 (ja) 2022-02-14
JPWO2018224910A1 (ja) 2020-06-18
JP2020150556A (ja) 2020-09-17
WO2018224910A1 (ja) 2018-12-13
US20220093661A1 (en) 2022-03-24

Similar Documents

Publication Publication Date Title
JP7467587B2 (ja) 撮像装置及び電子機器
JP7335990B2 (ja) 撮像装置
JP7322239B2 (ja) 撮像装置および電子機器
TWI758307B (zh) 攝像裝置及包括攝像裝置的晶片
JP7480137B2 (ja) 撮像装置および電子機器
WO2020222059A1 (ja) 撮像装置、その動作方法、および電子機器
US11956570B2 (en) Imaging system and electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230825