JP2023146524A - メモリコントローラ、メモリコントローラの制御方法およびプログラム - Google Patents

メモリコントローラ、メモリコントローラの制御方法およびプログラム Download PDF

Info

Publication number
JP2023146524A
JP2023146524A JP2022053738A JP2022053738A JP2023146524A JP 2023146524 A JP2023146524 A JP 2023146524A JP 2022053738 A JP2022053738 A JP 2022053738A JP 2022053738 A JP2022053738 A JP 2022053738A JP 2023146524 A JP2023146524 A JP 2023146524A
Authority
JP
Japan
Prior art keywords
command
read
write
page
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022053738A
Other languages
English (en)
Inventor
大介 白石
Daisuke Shiraishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2022053738A priority Critical patent/JP2023146524A/ja
Priority to US18/189,104 priority patent/US20230325121A1/en
Publication of JP2023146524A publication Critical patent/JP2023146524A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0215—Addressing or allocation; Relocation with look ahead addressing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0284—Multiple user address space allocation, e.g. using different base addresses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
    • G06F12/0855—Overlapped cache accessing, e.g. pipeline
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1008—Correctness of operation, e.g. memory ordering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/17—Embedded application
    • G06F2212/173—Vehicle or other transportation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System (AREA)
  • Dram (AREA)

Abstract

【課題】メモリの利用効率低下を抑制する。【解決手段】メモリコントローラは、１つ以上のリードまたはライトのアクセス要求を保持する保持手段と、保持手段に保持されているアクセス要求に基づいて、リードコマンドまたはライトコマンドを生成する第１の生成手段と、保持手段に保持されているアクセス要求に基づいて、ページ制御コマンドを生成する第２の生成手段と、第１の生成手段により生成されたリードコマンドまたはライトコマンドと第２の生成手段により生成されたページ制御コマンドとが競合する場合には、保持手段に保持されているアクセス要求のうちのページが既にオープンされているアクセス要求に基づき、第１の生成手段により生成されたリードコマンドまたはライトコマンドと第２の生成手段により生成されたページ制御コマンドのいずれかをメモリに発行する発行手段とを有する。【選択図】図４

Description

本開示は、メモリコントローラ、メモリコントローラの制御方法およびプログラムに関する。
コンピュータシステムの主記憶装置として、一般的にＤＲＡＭが使用されている。コンピュータシステムの高機能化と高性能化に伴い、ＤＲＡＭに対する性能要求は高まっており、その性能を最大限に引き出すために、メモリコントローラの様々な手法が提案されている。
ＤＲＡＭにコマンドを発行するタイミングで、異なるバンクへのリードライトコマンド発行要求とアクティブコマンドやプリチャージコマンドといったページ制御コマンド発行要求が同時に存在する場合、いずれかのコマンドを選択して発行する必要がある。選択されなかったコマンドは、次にＤＲＡＭにコマンドを発行できるタイミングになるまで発行できない。
特許文献１には、第１の優先モードと第２の優先モードとを選択的に切り替えるコマンド制御システムが記載されている。第１の優先モードは、ＣＡＳコマンドの出力タイミングを変更せず、ＲＡＳコマンドの出力タイミングを変更するためのモードである。第２の優先モードは、ＲＡＳコマンドの出力タイミングを変更せず、ＣＡＳコマンドの出力タイミングを変更するためのモードである。
特開２０２０－０５７１１０号公報
特許文献１では、第１の優先モードと第２の優先モードの切り替え方法については記載されていない。第１の優先モードでは、遅れて発行したアクティブコマンドに対するリードライトコマンドが開始する前に、優先して発行したリードライトコマンドが完了する場合、データバスにギャップが発生してメモリ利用効率が低下してしまう。また、第２の優先モードでは、遅れて発行したリードライトコマンドが発行可能なリードライトコマンド数より多かった場合、データバスにリードライトコマンド発行の遅れによるギャップが発生してメモリ利用効率が低下してしまう。
本開示の目的は、メモリの利用効率低下を抑制することである。
メモリコントローラは、複数のバンクを有するメモリにアクセスするコマンドを発行するメモリコントローラであって、１つ以上のリードまたはライトのアクセス要求を保持する保持手段と、前記保持手段に保持されているアクセス要求に基づいて、リードコマンドまたはライトコマンドを生成する第１の生成手段と、前記保持手段に保持されているアクセス要求に基づいて、ページ制御コマンドを生成する第２の生成手段と、前記第１の生成手段により生成されたリードコマンドまたはライトコマンドと前記第２の生成手段により生成されたページ制御コマンドとが競合する場合には、前記保持手段に保持されているアクセス要求のうちのページが既にオープンされているアクセス要求に基づき、前記第１の生成手段により生成されたリードコマンドまたはライトコマンドと前記第２の生成手段により生成されたページ制御コマンドのいずれかを前記メモリに発行する発行手段とを有する。
本開示によれば、メモリの利用効率低下を抑制することができる。
メモリコントローラの構成例を示す図である。 アクセス保持回路エントリの構成例を示す図である。 優先度制御回路の構成例を示す図である。 コマンド選択アルゴリズムを示すフローチャートである。 アクティブコマンドを選択する動作例を示す図である。 リードコマンドを選択する動作例を示す図である。 プリチャージコマンドを選択する動作例を示す図である。 リードコマンドを選択する動作例を示す図である。 アクティブコマンドを選択する動作例を示す図である。 リードコマンドを選択する動作例を示す図である。 プリチャージコマンドを選択する動作例を示す図である。 リードコマンドを選択する動作例を示す図である。 アクセス保持回路エントリの構成例を示す図である。 コマンド選択アルゴリズムを示すフローチャートである。
（第１の実施形態）
図１は、第１の実施形態によるメモリコントローラ１００の構成例を示す図である。メモリコントローラ１００は、アクセス保持回路１０１と、リードライト制御回路１０２と、ページ制御回路１０３と、バンク状態管理回路１０４と、優先度制御回路１０５を有する。
メモリコントローラ１００は、複数のバンクを有するＤＲＡＭ１１０と、バスマスタ１２０に接続される。バスマスタ１２０は、アドレス情報を含むメモリアクセス要求をメモリコントローラ１００に送信する。メモリアクセス要求は、アドレス情報および／またはライトデータを含む。メモリコントローラ１００は、バスマスタ１２０から受信したメモリアクセス要求を基にＤＲＡＭコマンドを生成し、そのＤＲＡＭコマンドをＤＲＡＭ１１０に送信する。また、メモリコントローラ１００は、送信したＤＲＡＭコマンドに基づいて、ＤＲＡＭ１１０に対してデータ転送を行う。
まず、アクセス保持回路１０１を説明する。アクセス保持回路１０１は、ＤＲＡＭ１１０に対するアクセス要求（以下、メモリアクセス要求）を複数保持可能なバッファである。アクセス保持回路１０１は、ｍ（ｍ＞＝２）個のエントリで構成される。ここで、メモリコントローラ１００は、ｍの数に依存するものではない。
図２は、アクセス保持回路１０１のエントリ１０１１の構成例を示す図である。アクセス保持回路１０１には、図２に示すエントリ１０１１がｍ個存在する。エントリ１０１１は、リクエスト種別１０１１ａのフィールドと、対象バンク１０１１ｂのフィールドと、対象ページ１０１１ｃのフィールドと、対象カラム１０１１ｄのフィールドと、残りリードライトコマンド数１０１１ｅのフィールドを有する。
バスマスタ１２０は、メモリアクセス要求をメモリコントローラ１００に送信する。アクセス保持回路１０１は、バスマスタ１２０からメモリアクセス要求を受信し、その受信したメモリアクセス要求をフィールド１０１１ａ～１０１１ｅに対応するように変換し、フィールド１０１１ａ～１０１１ｅを保持する。
リクエスト種別１０１１ａは、当該エントリ１０１１に格納したメモリアクセス要求の種別を示す。リクエスト種別１０１１ａは、メモリアクセス要求がＤＲＡＭ１１０に対するライトデータの書き込みを示すＷＲＩＴＥ、または、メモリアクセス要求がＤＲＡＭ１１０に対するリードデータの読み出しを示すＲＥＡＤを示す。
対象バンク１０１１ｂは、当該エントリ１０１１に格納したメモリアクセス要求がアクセスするＤＲＡＭ１１０のバンクアドレスを示す。
対象ページ１０１１ｃは、当該エントリ１０１１に格納したメモリアクセス要求がアクセスするＤＲＡＭ１１０のページアドレスを示す。
対象カラム１０１１ｄは、当該エントリ１０１１に格納したメモリアクセス要求がアクセスするＤＲＡＭ１１０の先頭カラムアドレスを示す。
残りリードライトコマンド数１０１１ｅは、当該エントリ１０１１に格納したメモリアクセス要求により実行されるＤＲＡＭ１１０の残りリードライトコマンドの数を示す。
ＤＲＡＭ１１０は、複数のバンクを有する。その複数のバンクの各々は、複数のメモリセルを有し、バンクアドレスにより特定される。その複数のメモリセルの各々は、データを書き込みまたは読み出しが可能であり、ページアドレスおよびカラムアドレスにより特定される。
メモリコントローラ１００は、アクセス保持回路１０１にメモリアクセス要求を格納する場合、格納しているメモリアクセス要求の最後尾に続いたエントリに、新たなメモリアクセス要求を格納する。また、メモリコントローラ１００は、アクセス保持回路１０１からメモリアクセス要求を読み出す場合、任意のエントリからメモリアクセス要求を読み出し可能である。
続いて、リードライト制御回路１０２からアクセス保持回路１０１に入力されるエントリ制御信号について説明する。エントリ制御信号は、エントリ番号フィールドと、削除フィールドと、更新フィールドを有する。削除フィールドに１がセットされている場合、アクセス保持回路１０１は、エントリ番号フィールドが示すエントリを削除する。更新フィールドに１がセットされている場合、アクセス保持回路１０１は、エントリ番号フィールドが示すエントリの対象カラム１０１１ｄを次のＤＲＡＭコマンドがアクセスする先頭カラムアドレスに更新する。そして、アクセス保持回路１０１は、残りリードライトコマンド数１０１１ｅを１減算した値に更新する。
次に、リードライト制御回路１０２を説明する。リードライト制御回路１０２は、アクセス保持回路１０１が格納するメモリアクセス要求の全てを参照可能である。リードライト制御回路１０２は、アクセス保持回路１０１に格納されるメモリアクセス要求のうち、アクセスするページがオープンされているメモリアクセス要求から任意のメモリアクセス要求を選択する。メモリアクセス要求がアクセスするページがオープンされているか否かは、エントリ１０１１の対象バンク１０１１ｂおよび対象ページ１０１１ｃと、バンク状態管理回路１０４が生成するバンク状態から判断する。そして、リードライト制御回路１０２は、選択したメモリアクセス要求からリードコマンドやライトコマンドを生成し、リードコマンドやライトコマンドを優先度制御回路１０５に出力する。本実施形態のリードライト制御回路１０２は、リードライトのスイッチングペナルティを抑制するため、リードコマンドとライトコマンドを連続して発行するようにメモリアクセス要求を選択する。そして、リードライト制御回路１０２が現在リードアクセスとライトアクセスのどちらを優先して選択しているかを示す優先ディレクションをページ制御回路１０３と優先度制御回路１０５に出力する。
続いて、リードライト制御回路１０２がエントリ制御信号を生成する手順を説明する。リードライト制御回路１０２は、メモリアクセス要求により実行される最後のリードコマンドやライトコマンドを発行すると、対応するメモリアクセス要求の処理が完了する。従って、リードライト制御回路１０２は、アクセス保持回路１０１から対応するエントリを削除するように、エントリ制御信号を生成する。一方、リードライト制御回路１０２は、最後でないリードコマンドやライトコマンドを発行した場合、アクセス保持回路１０１の対応するエントリを更新するように、エントリ制御信号を生成する。ただし、リードライト制御回路１０２は、最後のリードコマンドやライトコマンドを発行した場合には、対応するエントリを更新する必要はない。発行したリードコマンドやライトコマンドが最後か否かは、エントリ１０１１の残りリードライトコマンド数１０１１ｅが１であるかで判断する。
次に、ページ制御回路１０３を説明する。ページ制御回路１０３は、アクセス保持回路１０１が格納するメモリアクセス要求の全てを参照可能である。ページ制御回路１０３の入力は、アクセス保持回路１０１が格納するメモリアクセス要求と、バンク状態管理回路１０４が出力するバンク状態と、リードライト制御回路１０２が出力する優先ディレクションである。ページ制御回路１０３は、アクセス保持回路１０１が格納するメモリアクセス要求とバンク状態と優先ディレクションに基づいて、アクティブコマンドまたはプリチャージコマンドのページ制御コマンドを生成する。そして、ページ制御回路１０３は、アクティブコマンドまたはプリチャージコマンドを優先度制御回路１０５に出力する。
アクティブコマンドは、これからアクセスするバンクアドレスとページアドレスを指定して、指定したバンクのページをオープンにし（有効にし）、リードまたはライトの準備を行うためのコマンドである。プリチャージコマンドは、アクティブコマンドで開いたバンクのページをクローズする（無効にする）ためのコマンドである。
次に、バンク状態管理回路１０４を説明する。バンク状態管理回路１０４は、優先度制御回路１０５から入力されるコマンド発行状態に基づいて、バンク状態を更新し、バンク状態をリードライト制御回路１０２とページ制御回路１０３と優先度制御回路１０５に出力する。コマンド発行状態は、ＤＲＡＭ１１０に発行したコマンド種別、および、コマンドが発行されたバンクとページを含む。バンク状態は、ＤＲＡＭ１１０を構成するバンク毎にページをオープンしているかと、オープンしているページアドレスを含む。
最後に、優先度制御回路１０５を説明する。優先度制御回路１０５は、アクセス保持回路１０１が格納するメモリアクセス要求の全てを参照可能である。優先度制御回路１０５は、アクセス保持回路１０１が格納するメモリアクセス要求と、バンク状態管理回路１０４が出力するバンク状態と、リードライト制御回路１０２が出力する優先ディレクションを入力し、ページオープン済メモリアクセス量を生成する。優先度制御回路１０５は、リードライト制御回路１０２から入力されるリードコマンドまたはライトコマンドとページ制御回路１０３から入力されるページ制御コマンドから、ページオープン済メモリアクセス量に基づいて１つを選択してＤＲＡＭ１１０に発行する。図１には記載していないが、優先度制御回路１０５は、リフレッシュ等のコマンドも合わせて選択してもよい。また、優先度制御回路１０５は、ＤＲＡＭ１１０に発行したコマンドのコマンド種別、および、コマンドが発行されたバンクとページから構成されるコマンド発行状態をバンク状態管理回路１０４に出力する。
図３は、図１の優先度制御回路１０５の構成例を示す図である。優先度制御回路１０５は、ページオープン済メモリアクセス量生成回路１０５１と、コマンド選択回路１０５２を有する。優先ディレクションは、リードライト制御回路１０２から入力され、現在リードアクセスとライトアクセスのどちらを優先して選択しているかを示す。
ページオープン済メモリアクセス量生成回路１０５１は、バンク状態に基づいて、アクセス保持回路１０１が格納するメモリアクセス要求のそれぞれについての対象バンク１０１１ｂが対象ページ１０１１ｃをオープンしているか否かを判断する。そして、ページオープン済メモリアクセス量生成回路１０５１は、リクエスト種別１０１１ａが優先ディレクションと一致するメモリアクセス要求について対象ページがオープンされていると判断されたメモリアクセス要求の残りリードライトコマンド数を合計する。ページオープン済メモリアクセス量生成回路１０５１は、その合計した残りリードライトコマンド数を、ページオープン済メモリアクセス量として生成し、ページオープン済メモリアクセス量をコマンド選択回路１０５２に出力する。
コマンド選択回路１０５２は、ページオープン済メモリアクセス量に基づいて、リードライト制御回路１０２から入力されるリードまたはライトコマンドと、ページ制御回路１０３から入力されるページ制御コマンドから１つを選択してＤＲＡＭ１１０に発行する。図４を参照しながら、コマンド選択回路１０５２の動作をさらに詳しく説明する。
図４は、図３のコマンド選択回路１０５２の制御方法を示すフローチャートである。ステップＳ１００では、コマンド選択回路１０５２は、リードライト制御回路１０２からリードコマンドまたはライトコマンド、ページ制御回路１０３からアクティブコマンドまたはプリチャージコマンドが出力されているか否かを判定する。出力されている場合には、処理はステップＳ１０１に進む。出力されていない場合には、処理はステップＳ１００に戻る。
ステップＳ１０１では、コマンド選択回路１０５２は、リードコマンドまたはライトコマンドとページ制御コマンドが競合しているか否かを判定する。リードコマンドまたはライトコマンドとページ制御コマンドが競合していない場合には、処理はステップＳ１０２に進む。リードコマンドまたはライトコマンドとページ制御コマンドが競合している場合には、処理はステップＳ１０３に進む。
ステップＳ１０２では、コマンド選択回路１０５２は、発行要求があるリードコマンド、ライトコマンドまたはページ制御コマンドを選択してＤＲＡＭ１１０に発行する。その後、処理はステップＳ１００に戻る。
ステップＳ１０３では、コマンド選択回路１０５２は、ページ制御コマンドがアクティブコマンドであるか否かを判定する。ページ制御コマンドがアクティブコマンドである場合には、処理はステップＳ１０７に進む。ページ制御コマンドがアクティブコマンドでない場合には、ページ制御コマンドがプリチャージコマンドであるので、処理はステップＳ１０４に進む。
ステップＳ１０４では、コマンド選択回路１０５２は、次の条件が成立するか否かを判定する。
（ページオープン済メモリアクセス量）≧（（ｔＲＰｐｂ＋ｔＲＣＤ）÷ｔＣＣＤ）（少数点以下は切り上げ）
ここで、ｔＲＰｐｂは、ロウプリチャージ時間であり、図７のように、プリチャージコマンドから次のアクティブコマンドを発行可能な最小時間である。ｔＲＣＤは、図５のように、同じバンクへのアクティブコマンドからリードコマンドまたはライトコマンドまでのタイミング制約期間である。ｔＣＣＤは、図５のように、リードコマンド（ライトコマンド）から次のリードコマンド（ライトコマンド）を発行可能な最小時間である。
ステップＳ１０４の条件が成立する場合には、処理はステップＳ１０６に進む。ステップＳ１０４の条件が成立しない場合には、処理はステップＳ１０５に進む。
ステップＳ１０７では、コマンド選択回路１０５２は、次の条件が成立するか否かを判定する。
（ページオープン済メモリアクセス量）≧（ｔＲＣＤ÷ｔＣＣＤ）（少数点以下は切り上げ）
ステップＳ１０７の条件が成立する場合には、処理はステップＳ１０６に進む。ステップＳ１０７の条件が成立しない場合には、処理はステップＳ１０８に進む。
ステップＳ１０５では、コマンド選択回路１０５２は、プリチャージコマンドを選択してＤＲＡＭ１１０に発行する。その後、処理はステップＳ１００に戻る。
ステップＳ１０６では、コマンド選択回路１０５２は、リードコマンドまたはライトコマンドを選択してＤＲＡＭ１１０に発行する。その後、処理はステップＳ１００に戻る。
ステップＳ１０８では、コマンド選択回路１０５２は、アクティブコマンドを選択してＤＲＡＭ１１０に発行する。その後、処理はステップＳ１００に戻る。
なお、ステップＳ１０４およびＳ１０７にて、（ｔＲＰｐｂ＋ｔＲＣＤ）、および、ｔＲＣＤの期間に発行できる最大のリードまたはライトコマンド数を閾値として用いているが、閾値を限定するものではない。よって、（ｔＲＰｐｂ＋ｔＲＣＤ）、および、ｔＲＣＤの期間に発行できる最大のリードまたはライトコマンド数以外の値を閾値としてもよい。これにより、リードまたはライトコマンドとページ制御コマンドとの間の優先度を調整することができる。
図５～図８は、本実施形態におけるコマンド選択回路１０５２のコマンド選択の動作例（ＬＰＤＤＲ４）を示す図である。これらの動作例の前提は、ＤＲＡＭ１１０としてＬＰＤＤＲ４のＳＤＲＡＭを使用し、優先ディレクションはリードコマンドである。タイミング制約や時刻Ｔ１開始時のアクセス保持回路１０１に保持されるメモリアクセス要求の状態やバンク状態は、図中に示すものとする。また、アクセス保持回路１０１に保持されるメモリアクセス要求のそれぞれには、説明のため、メモリアクセス要求０～３と識別子を付与している。
図５（Ａ）は、本実施形態におけるリードコマンド（ＲＥＡＤ）とアクティブコマンド（ＡＣＴ）が競合した際に、コマンド選択回路１０５２が時刻Ｔ１でアクティブコマンドを選択する動作例（ＬＰＤＤＲ４）を示す図である。メモリアクセス要求０～２は、アクセス先のページが既にオープンされているため、リードライト制御回路１０２は、メモリアクセス要求０に対するリードコマンドを出力する。メモリアクセス要求３は、アクセス先のバンクがページクローズしているため、ページ制御回路１０３は、メモリアクセス要求３に対するアクティブコマンドを出力する。時刻Ｔ１において、ページオープン済メモリアクセス量は３であり、閾値（４＝ｔＲＣＤ÷ｔＣＣＤ（小数点以下切り上げ））未満である。よって、優先度制御回路１０５は、アクティブコマンドを選択してＤＲＡＭ１１０に発行する。メモリアクセス要求０～３のリードコマンド発行は、時刻Ｔ１６に完了する。
図５（Ｂ）は、リードコマンドとアクティブコマンドが競合した際に、コマンド選択回路１０５２が時刻Ｔ１でリードコマンドを選択する動作例（ＬＰＤＤＲ４）を示す図である。この場合、メモリアクセス要求０～３のリードコマンド発行は、時刻Ｔ１８に完了する。この完了時刻Ｔ１８は、図５（Ａ）のリードコマンド発行完了時刻Ｔ１６より遅い。したがって、コマンド選択回路１０５２は、図５（Ａ）のように、アクティブコマンドを選択するのが好ましい。
図６（Ａ）は、本実施形態におけるリードコマンドとアクティブコマンドが競合した際に、コマンド選択回路１０５２が時刻Ｔ１でリードコマンドを選択する動作例（ＬＰＤＤＲ４）を示す図である。メモリアクセス要求０～２は、アクセス先のページが既にオープンされているため、リードライト制御回路１０２は、メモリアクセス要求０に対するリードコマンドを出力する。メモリアクセス要求３は、アクセス先のバンクがページクローズされているため、ページ制御回路１０３は、メモリアクセス要求３に対するアクティブコマンドを出力する。時刻Ｔ１において、ページオープン済メモリアクセス量は４であり、閾値（４＝ｔＲＣＤ÷ｔＣＣＤ（小数点以下切り上げ））以上である。よって、優先度制御回路１０５は、リードコマンドを選択してＤＲＡＭ１１０に発行する。メモリアクセス要求０～３のリードコマンド発行は、時刻Ｔ１８に完了する。
図６（Ｂ）は、リードコマンドとアクティブコマンドが競合した際に、コマンド選択回路１０５２が時刻Ｔ１でアクティブコマンドを選択する動作例（ＬＰＤＤＲ４）を示す図である。この場合、メモリアクセス要求０～３のリードコマンド発行は、時刻Ｔ２０に完了する。この完了時刻Ｔ２０は、図６（Ａ）のリードコマンド発行完了時刻Ｔ１８より遅い。したがって、コマンド選択回路１０５２は、図６（Ａ）のように、リードコマンドを選択するのが好ましい。
図７（Ａ）は、本実施形態におけるリードコマンドとプリチャージコマンド（ＰＲＥ）が競合した際に、コマンド選択回路１０５２が時刻Ｔ１でプリチャージコマンドを選択する動作例（ＬＰＤＤＲ４）を示す図である。メモリアクセス要求０～２は、アクセス先のページが既にオープンされているため、リードライト制御回路１０２は、メモリアクセス要求０に対するリードコマンドを出力する。メモリアクセス要求３は、アクセス先のバンクでアクセスしたいページと異なるページがオープンされているため、ページ制御回路１０３は、メモリアクセス要求３に対するプリチャージコマンドを出力する。時刻Ｔ１において、ページオープン済メモリアクセス量は７であり、閾値（８＝（ｔＲＰｐｂ＋ｔＲＣＤ）÷ｔＣＣＤ（小数点以下切り上げ））未満である。よって、優先度制御回路１０５は、プリチャージコマンドを選択してＤＲＡＭ１１０に発行する。メモリアクセス要求０～３のリードコマンド発行は、時刻Ｔ３１に完了する。
図７（Ｂ）は、リードコマンドとプリチャージコマンドが競合した際に、コマンド選択回路１０５２が時刻Ｔ１でリードコマンドを選択する動作例（ＬＰＤＤＲ４）を示す図である。この場合、メモリアクセス要求０～３のリードコマンド発行は、時刻Ｔ３４に完了する。この完了時刻Ｔ３４は、図７（Ａ）のリードコマンド発行完了時刻Ｔ３１より遅い。したがって、コマンド選択回路１０５２は、図７（Ａ）のように、プリチャージコマンドを選択するのが好ましい。
図８（Ａ）は、本実施形態におけるリードコマンドとプリチャージが競合した際に、コマンド選択回路１０５２が時刻Ｔ１でリードコマンドを選択する動作例（ＬＰＤＤＲ４）を示す図である。メモリアクセス要求０～２は、アクセス先のページが既にオープンされているため、リードライト制御回路１０２は、メモリアクセス要求０に対するリードコマンドを出力する。メモリアクセス要求３は、アクセス先のバンクでアクセスしたいページと異なるページがオープンされているため、ページ制御回路１０３は、メモリアクセス要求３に対するプリチャージコマンドを出力する。時刻Ｔ１において、ページオープン済メモリアクセス量は８であり、閾値（８＝（ｔＲＰｐｂ＋ｔＲＣＤ）÷ｔＣＣＤ（小数点以下切り上げ））以上である。よって、優先度制御回路１０５は、リードコマンドを選択してＤＲＡＭ１１０に発行する。メモリアクセス要求０～３のリードコマンド発行は、時刻Ｔ３４に完了する。
図８（Ｂ）は、リードコマンドとプリチャージが競合した際に、コマンド選択回路１０５２が時刻Ｔ１でプリチャージコマンドを選択する動作例（ＬＰＤＤＲ４）を示す図である。この場合、メモリアクセス要求０～３のリードコマンド発行は、時刻Ｔ３５に完了する。この完了時刻Ｔ３５は、図８（Ａ）のリードコマンド発行完了時刻Ｔ３４より遅い。したがって、コマンド選択回路１０５２は、図８（Ａ）のように、リードコマンドを選択するのが好ましい。
図９～図１２は、本実施形態におけるコマンド選択回路１０５２のコマンド選択の動作例（ＬＰＤＤＲ５）を示す図である。これらの動作例の前提は、ＤＲＡＭ１１０としてＬＰＤＤＲ５のＳＤＲＡＭを使用し、優先ディレクションはリードである。タイミング制約や時刻Ｔ１開始時のアクセス保持回路１０１に保持されるメモリアクセス要求の状態やバンク状態は、図中に示すものとする。ＬＰＤＤＲ５のＳＤＲＡＭで、所望のページをオープンする場合、アクティブコマンド１（ＡＣＴ１）とアクティブコマンド２（ＡＣＴ２）という２つのアクティブコマンドを発行する必要がある。
図９（Ａ）は、本実施形態におけるリードコマンドとアクティブコマンドが競合した際に、コマンド選択回路１０５２が時刻Ｔ１でアクティブコマンド１を選択する動作例（ＬＰＤＤＲ５）を示す図である。メモリアクセス要求０～２は、アクセス先のページが既にオープンされているため、リードライト制御回路１０２は、メモリアクセス要求０に対するリードコマンドを出力する。メモリアクセス要求３は、アクセス先のバンクがページクローズされているため、ページ制御回路１０３は、メモリアクセス要求３に対するアクティブコマンドを出力する。時刻Ｔ１において、ページオープン済メモリアクセス量は３であり、閾値（４＝ｔＲＣＤ÷ｔＣＣＤ（小数点以下切り上げ））未満である。よって、優先度制御回路１０５は、アクティブコマンド１を選択してＤＲＡＭ１１０に発行する。メモリアクセス要求０～３のリードコマンド発行は、時刻Ｔ９に完了する。
図９（Ｂ）は、リードコマンドとアクティブコマンドが競合した際に、コマンド選択回路１０５２が時刻Ｔ１でリードコマンドを選択する動作例（ＬＰＤＤＲ５）を示す図である。この場合、メモリアクセス要求０～３のリードコマンド発行は、時刻Ｔ１１に完了する。この完了時刻Ｔ１１は、図９（Ａ）のリードコマンド発行完了時刻Ｔ９より遅い。したがって、コマンド選択回路１０５２は、図９（Ａ）のように、リードコマンドを選択するのが好ましい。
図１０（Ａ）は、本実施形態におけるリードコマンドとアクティブコマンドが競合した際に、コマンド選択回路１０５２が時刻Ｔ１でリードコマンドを選択する動作例（ＬＰＤＤＲ５）を示す図である。メモリアクセス要求０～２は、アクセス先のページが既にオープンされているため、リードライト制御回路１０２は、メモリアクセス要求０に対するリードコマンドを出力する。メモリアクセス要求３は、アクセス先のバンクがページクローズされているため、ページ制御回路１０３は、メモリアクセス要求３に対するアクティブコマンドを出力する。時刻Ｔ１において、ページオープン済メモリアクセス量は４であり、閾値（４＝ｔＲＣＤ÷ｔＣＣＤ（小数点以下切り上げ））以上である。よって、優先度制御回路１０５は、リードコマンドを選択してＤＲＡＭ１１０に発行する。メモリアクセス要求０～３のリードコマンド発行は、時刻Ｔ１１に完了する。
図１０（Ｂ）は、リードコマンドとアクティブコマンドが競合した際に、コマンド選択回路１０５２が時刻Ｔ１でアクティブコマンド１を選択する動作例（ＬＰＤＤＲ５）を示す図である。この場合、メモリアクセス要求０～３のリードコマンド発行は、時刻Ｔ１１に完了する。この完了時刻Ｔ１１は、図１０（Ａ）のリードコマンド発行完了時刻Ｔ１１と同じである。
図１１（Ａ）は、本実施形態におけるリードコマンドとプリチャージコマンドが競合した際に、コマンド選択回路１０５２が時刻Ｔ１でプリチャージコマンドを選択する動作例（ＬＰＤＤＲ５）を示す図である。メモリアクセス要求０～２は、アクセス先のページが既にオープンされているため、リードライト制御回路１０２は、メモリアクセス要求０に対するリードコマンドを出力する。メモリアクセス要求３は、アクセス先のバンクでアクセスしたいページと異なるページがオープンされているため、ページ制御回路１０３は、メモリアクセス要求３に対するプリチャージコマンドを出力する。時刻Ｔ１において、ページオープン済メモリアクセス量は７であり、閾値（８＝（ｔＲＰｐｂ＋ｔＲＣＤ）÷ｔＣＣＤ（小数点以下切り上げ））未満である。よって、優先度制御回路１０５は、プリチャージコマンドを選択してＤＲＡＭ１１０に発行する。メモリアクセス要求０～３のリードコマンド発行は、時刻Ｔ１６に完了する。
図１１（Ｂ）は、リードコマンドとプリチャージコマンドが競合した際に、コマンド選択回路１０５２が時刻Ｔ１でリードコマンドを選択する動作例（ＬＰＤＤＲ５）を示す図である。この場合、メモリアクセス要求０～３のリードコマンド発行は、時刻Ｔ１７に完了する。この完了時刻Ｔ１７は、図１１（Ａ）のリードコマンド発行完了時刻Ｔ１６より遅い。したがって、コマンド選択回路１０５２は、図１１（Ａ）のように、プリチャージコマンドを選択するのが好ましい。
図１２（Ａ）は、本実施形態におけるリードコマンドとプリチャージが競合した際に、コマンド選択回路１０５２が時刻Ｔ１でリードコマンドを選択する動作例（ＬＰＤＤＲ５）を示す図である。メモリアクセス要求０～２は、アクセス先のページが既にオープンされているため、リードライト制御回路１０２は、メモリアクセス要求０に対するリードコマンドを出力する。メモリアクセス要求３は、アクセス先のバンクでアクセスしたいページと異なるページがオープンされているため、ページ制御回路１０３は、メモリアクセス要求３に対するプリチャージコマンドを出力する。時刻Ｔ１において、ページオープン済メモリアクセス量は８であり、閾値（８＝（ｔＲＰｐｂ＋ｔＲＣＤ）÷ｔＣＣＤ（小数点以下切り上げ））以上である。よって、優先度制御回路１０５は、リードコマンドを選択してＤＲＡＭ１１０に発行する。メモリアクセス要求０～３のリードコマンド発行は、時刻Ｔ１７に完了する。
図１２（Ｂ）は、リードコマンドとプリチャージが競合した際に、コマンド選択回路１０５２が時刻Ｔ１でプリチャージコマンドを選択する動作例（ＬＰＤＤＲ５）を示す図である。この場合、メモリアクセス要求０～３のリードコマンド発行は、時刻Ｔ１８に完了する。この完了時刻Ｔ１８は、図１２（Ａ）のリードコマンド発行完了時刻Ｔ１７より遅い。したがって、コマンド選択回路１０５２は、図１２（Ａ）のように、リードコマンドを選択するのが好ましい。
以上のように、本実施形態によれば、メモリコントローラ１００は、ＤＲＡＭ１１０に対して、複数のメモリアクセス要求から任意のメモリアクセス要求を選択してコマンドを発行することができる。優先度制御回路１０５は、ＤＲＡＭ１１０に発行するコマンドの優先度を、アクセス先のページが既にオープンされているアクセス要求に基づいて変更することで、ＤＲＡＭ１１０のメモリ利用効率低下を抑制することができる。
以上のように、ＤＲＡＭ１１０は、ダイナミックランダムアクセスメモリである。メモリコントローラ１００は、複数のバンクを有するＤＲＡＭ１１０にアクセスするコマンドを発行する。
アクセス保持回路１０１は、保持部であり、１つ以上のリードまたはライトのアクセス要求を保持する。リードライト制御回路１０２は、生成部であり、アクセス保持回路１０１に保持されているアクセス要求に基づいて、リードコマンドまたはライトコマンドを生成する。ページ制御回路１０３は、生成部であり、アクセス保持回路１０１に保持されているアクセス要求に基づいて、ページ制御コマンドを生成する。
ページオープン済メモリアクセス量生成回路１０５１は、リードライト制御回路１０２からの優先ディレクションに基づき、ページオープン済メモリアクセス量を生成する。優先ディレクションは、現在、リードとライトのうちのいずれが優先される期間であるかを示す。
リードとライトのうちのリードが優先される期間では、ページオープン済メモリアクセス量は、アクセス保持回路１０１に保持されているリードのアクセス要求のうちのページが既にオープンされているリードのアクセス要求に基づくリードコマンドの数である。
リードとライトのうちのライトが優先される期間では、ページオープン済メモリアクセス量は、アクセス保持回路１０１に保持されているライトのアクセス要求のうちのページが既にオープンされているライトのアクセス要求に基づくライトコマンドの数である。
ステップＳ１０１では、リードライト制御回路１０２により生成されたリードコマンドまたはライトコマンドとページ制御回路１０３により生成されたページ制御コマンドとが競合する場合には、処理はステップＳ１０３に進む。
ステップＳ１０３では、ページ制御コマンドがアクティブコマンドである場合には、処理はステップＳ１０７に進み、ページ制御コマンドがプリチャージコマンドである場合には、処理はステップＳ１０４に進む。
ステップＳ１０４およびＳ１０７では、アクセス保持回路１０１に保持されているアクセス要求のうちのページが既にオープンされているアクセス要求に基づき、処理はステップＳ１０５、Ｓ１０６またはＳ１０８に進む。具体的には、アクセス保持回路１０１に保持されているアクセス要求のうちのページが既にオープンされているアクセス要求に基づくリードコマンドまたはライトコマンドの数に基づき、処理はステップＳ１０５、Ｓ１０６またはＳ１０８に進む。その場合、優先度制御回路１０５は、発行部として機能し、リードライト制御回路１０２により生成されたリードコマンドまたはライトコマンドとページ制御回路１０３により生成されたページ制御コマンドのいずれかをＤＲＡＭ１１０に発行する。
ステップＳ１０７では、ページオープン済メモリアクセス量が第１の閾値未満である場合には、処理はステップＳ１０８に進む。ページオープン済メモリアクセス量が第１の閾値以上である場合には、処理はステップＳ１０６に進む。
ページオープン済メモリアクセス量は、アクセス保持回路１０１に保持されているアクセス要求のうちのページが既にオープンされているアクセス要求に基づくリードコマンドまたはライトコマンドの数である。
第１の閾値は、（ｔＲＣＤ÷ｔＣＣＤ）（少数点以下は切り上げ）である。ｔＲＣＤは、同じバンクへのアクティブコマンドからリードコマンドまたはライトコマンドまでのタイミング制約期間である。すなわち、第１の閾値は、同じバンクへのアクティブコマンドからリードコマンドまたはライトコマンドまでのタイミング制約期間に発行できるリードコマンドまたはライトコマンドの数に基づく値である。例えば、第１の閾値は、同じバンクへのアクティブコマンドからリードコマンドまたはライトコマンドまでのタイミング制約期間に発行できるリードコマンドまたはライトコマンドの最大数である。
ステップＳ１０４では、ページオープン済メモリアクセス量が第２の閾値未満である場合には、処理はステップＳ１０５に進む。ページオープン済メモリアクセス量が第２の閾値以上である場合には、処理はステップＳ１０６に進む。
第２の閾値は、（（ｔＲＰｐｂ＋ｔＲＣＤ）÷ｔＣＣＤ）（少数点以下は切り上げ）である。（ｔＲＰｐｂ＋ｔＲＣＤ）は、同じバンクへのプリチャージコマンドからリードコマンドまたはライトコマンドまでのタイミング制約期間である。すなわち、第２の閾値は、同じバンクへのプリチャージコマンドからリードコマンドまたはライトコマンドまでのタイミング制約期間に発行できるリードコマンドまたはライトコマンドの数に基づく値である。例えば、第２の閾値は、同じバンクへのプリチャージコマンドからリードコマンドまたはライトコマンドまでのタイミング制約期間に発行できるリードコマンドまたはライトコマンドの最大数である。
ステップＳ１０５では、優先度制御回路１０５は、ページ制御回路１０３により生成されたプリチャージコマンドをＤＲＡＭ１１０に発行する。ステップＳ１０６では、優先度制御回路１０５は、リードライト制御回路１０２により生成されたリードコマンドまたはライトコマンドをＤＲＡＭ１１０に発行する。ステップＳ１０８では、優先度制御回路１０５は、ページ制御回路１０３により生成されたアクティブコマンドをＤＲＡＭ１１０に発行する。
以上のように、本実施形態によれば、優先度制御回路１０５は、アクセス先のページが既にオープンされているアクセス要求に基づくリードコマンドまたはライトコマンドの数に基づいて、ＤＲＡＭ１１０に発行するコマンドの優先度を変更する。これにより、ＤＲＡＭ１１０のメモリ利用効率低下を抑制することができる。
（第２の実施形態）
第２の実施形態によるメモリコントローラ１００の構成は、図１と同じである。第２の実施形態によるメモリコントローラ１００は、第１の実施形態によるメモリコントローラ１００に対して、アクセス保持回路１０１と、リードライト制御回路１０２と、優先度制御回路１０５が異なる。第２の実施形態は、ページオープン済メモリアクセス量として、リードライトコマンド数ではなく、アクセスするデータ量を使用する。第２の実施形態で言及していないものは、第１の実施形態と同じである。
まず、アクセス保持回路１０１を説明する。図１３は、第２の実施形態によるアクセス保持回路１０１のエントリ２０１１の構成例を示す図である。アクセス保持回路１０１には、図１３に示すエントリ２０１１がｍ個存在する。図１３のエントリ２０１１は、図２のエントリ１０１１に対して、残りリードライトコマンド数１０１１ｅのフィールドを残りデータ量２０１１ｅのフィールドに変更したものである。エントリ２０１１は、リクエスト種別１０１１ａのフィールドと、対象バンク１０１１ｂのフィールドと、対象ページ１０１１ｃのフィールドと、対象カラム１０１１ｄのフィールドと、残りデータ量２０１１ｅのフィールドを有する。
アクセス保持回路１０１は、バスマスタ１２０から受信したメモリアクセス要求を各フィールド１０１１ａ～１０１１ｄ，２０１１ｅに対応するように変換して保持する。残りデータ量２０１１ｅのフィールドは、当該エントリ２０１１に格納したメモリアクセス要求によりアクセスされる残りデータ量２０１１ｅを格納する。データ量は、バイト数に限定されるものではなく、特定バス上でのバースト長であってもよい。更新フィールドに１がセットされている場合、アクセス保持回路１０１は、エントリ番号フィールドが示すエントリの対象カラム１０１１ｄのフィールドを、次のＤＲＡＭコマンドがアクセスする先頭カラムアドレスに更新する。また、アクセス保持回路１０１は、残りデータ量２０１１ｅからリードライトコマンドでアクセスしたデータ量を減算した値に、残りデータ量２０１１ｅのフィールドを更新する。
次に、リードライト制御回路１０２を説明する。リードライト制御回路１０２は、メモリアクセス要求により実行される最後のリードコマンドやライトコマンドを発行すると、対応するメモリアクセス要求の処理が完了する。従って、リードライト制御回路１０２は、アクセス保持回路１０１から対応するエントリを削除するように、エントリ制御信号を生成する。一方、リードライト制御回路１０２は、最後でないリードコマンドやライトコマンドを発行した場合、アクセス保持回路１０１の対応するエントリを更新するように、エントリ制御信号を生成する。リードライト制御回路１０２は、発行したリードコマンドやライトコマンドが最後か否かは、エントリ２０１１の残りデータ量２０１１ｅが、発行したリードコマンドやライトコマンドでアクセスするデータ量以下であるか否かで判断する。
最後に、優先度制御回路１０５を説明する。図３に示すように、優先度制御回路１０５は、ページオープン済メモリアクセス量生成回路１０５１とコマンド選択回路１０５２を有する。ページオープン済メモリアクセス量生成回路１０５１は、バンク状態に基づいて、アクセス保持回路１０１が格納するメモリアクセス要求のそれぞれについての対象バンク１０１１ｂが対象ページ１０１１ｃをオープンしているか否かを判断する。そして、ページオープン済メモリアクセス量生成回路１０５１は、リクエスト種別１０１１ａが優先ディレクションと一致するメモリアクセス要求について対象ページがオープンされていると判断されたメモリアクセス要求の残りデータ量２０１１ｅを合計する。ページオープン済メモリアクセス量生成回路１０５１は、その合計した残りデータ量を、ページオープン済メモリアクセス量として生成し、ページオープン済メモリアクセス量をコマンド選択回路１０５２に出力する。
コマンド選択回路１０５２は、ページオープン済メモリアクセス量に基づいて、リードライト制御回路１０２から入力されるリードまたはライトコマンドと、ページ制御回路１０３から入力されるページ制御コマンドから１つを選択してＤＲＡＭ１１０に発行する。図１４を参照しながら、コマンド選択回路１０５２の動作をさらに詳しく説明する。
図１４は、第２の実施形態によるコマンド選択回路１０５２の制御方法を示すフローチャートである。ステップＳ２００では、コマンド選択回路１０５２は、リードライト制御回路１０２からリードコマンドまたはライトコマンド、ページ制御回路１０３からアクティブコマンドまたはプリチャージコマンドが出力されているか否かを判定する。出力されている場合には、処理はステップＳ２０１に進む。出力されていない場合には、処理はステップＳ２００に戻る。
ステップＳ２０１では、コマンド選択回路１０５２は、リードコマンドまたはライトコマンドとページ制御コマンドが競合しているか否かを判定する。リードコマンドまたはライトコマンドとページ制御コマンドが競合していない場合には、処理はステップＳ２０２に進む。リードコマンドまたはライトコマンドとページ制御コマンドが競合している場合には、処理はステップＳ２０３に進む。
ステップＳ２０２では、コマンド選択回路１０５２は、発行要求があるリードコマンド、ライトコマンドまたはページ制御コマンドを選択してＤＲＡＭ１１０に発行する。その後、処理はステップＳ２００に戻る。
ステップＳ２０３では、コマンド選択回路１０５２は、ページ制御コマンドがアクティブコマンドであるか否かを判定する。ページ制御コマンドがアクティブコマンドである場合には、処理はステップＳ２０７に進む。ページ制御コマンドがアクティブコマンドでない場合には、ページ制御コマンドがプリチャージコマンドであるので、処理はステップＳ２０４に進む。
ステップＳ２０４では、コマンド選択回路１０５２は、次の条件が成立するか否かを判定する。
（ページオープン済メモリアクセス量）≧（（ｔＲＰｐｂ＋ｔＲＣＤ）の期間にメモリアクセスできる最大データ量）
ステップＳ２０４の条件が成立する場合には、処理はステップＳ２０６に進む。ステップＳ２０４の条件が成立しない場合には、処理はステップＳ２０５に進む。
ステップＳ２０７では、コマンド選択回路１０５２は、次の条件が成立するか否かを判定する。
（ページオープン済メモリアクセス量）≧（ｔＲＣＤの期間にメモリアクセスできる最大データ量）
ステップＳ２０７の条件が成立する場合には、処理はステップＳ２０６に進む。ステップＳ２０７の条件が成立しない場合には、処理はステップＳ２０８に進む。
ステップＳ２０５では、コマンド選択回路１０５２は、プリチャージコマンドを選択してＤＲＡＭ１１０に発行する。その後、処理はステップＳ２００に戻る。
ステップＳ２０６では、コマンド選択回路１０５２は、リードコマンドまたはライトコマンドを選択してＤＲＡＭ１１０に発行する。その後、処理はステップＳ２００に戻る。
ステップＳ２０８では、コマンド選択回路１０５２は、アクティブコマンドを選択してＤＲＡＭ１１０に発行する。その後、処理はステップＳ２００に戻る。
なお、ステップＳ２０４およびＳ２０７にて、（ｔＲＰｐｂ＋ｔＲＣＤ）、および、ｔＲＣＤの期間にメモリアクセスできる最大データ量を閾値として用いているが、閾値を限定するものではない。よって、（ｔＲＰｐｂ＋ｔＲＣＤ）、および、ｔＲＣＤの期間にメモリアクセスできる最大データ量以外の値を閾値としてもよい。これにより、リードまたはライトコマンドとページ制御コマンドとの間の優先度を調整することができる。
以上のように、ページオープン済メモリアクセス量生成回路１０５１は、リードライト制御回路１０２からの優先ディレクションに基づき、ページオープン済メモリアクセス量を生成する。優先ディレクションは、現在、リードとライトのうちのいずれが優先される期間であるかを示す。
リードとライトのうちのリードが優先される期間では、ページオープン済メモリアクセス量は、アクセス保持回路１０１に保持されているリードのアクセス要求のうちのページが既にオープンされているリードのアクセス要求に基づくリードのデータ量である。
リードとライトのうちのライトが優先される期間では、ページオープン済メモリアクセス量は、アクセス保持回路１０１に保持されているライトのアクセス要求のうちのページが既にオープンされているライトのアクセス要求に基づくライトのデータ量である。
ステップＳ２０１では、リードライト制御回路１０２により生成されたリードコマンドまたはライトコマンドとページ制御回路１０３により生成されたページ制御コマンドとが競合する場合には、処理はステップＳ２０３に進む。
ステップＳ２０３では、ページ制御コマンドがアクティブコマンドである場合には、処理はステップＳ２０７に進み、ページ制御コマンドがプリチャージコマンドである場合には、処理はステップＳ２０４に進む。
ステップＳ２０４およびＳ２０７では、アクセス保持回路１０１に保持されているアクセス要求のうちのページが既にオープンされているアクセス要求に基づき、処理はステップＳ２０５、Ｓ２０６またはＳ２０８に進む。具体的には、アクセス保持回路１０１に保持されているアクセス要求のうちのページが既にオープンされているアクセス要求に基づくリードまたはライトのデータ量に基づき、処理はステップＳ２０５、Ｓ２０６またはＳ２０８に進む。その場合、優先度制御回路１０５は、リードライト制御回路１０２により生成されたリードコマンドまたはライトコマンドとページ制御回路１０３により生成されたページ制御コマンドのいずれかをＤＲＡＭ１１０に発行する。
ステップＳ２０７では、ページオープン済メモリアクセス量が第１の閾値未満である場合には、処理はステップＳ２０８に進む。ページオープン済メモリアクセス量が第１の閾値以上である場合には、処理はステップＳ２０６に進む。
ページオープン済メモリアクセス量は、アクセス保持回路１０１に保持されているアクセス要求のうちのページが既にオープンされているアクセス要求に基づくリードまたはライトのデータ量である。
第１の閾値は、ｔＲＣＤの期間にリードまたはライトできる最大データ量である。ｔＲＣＤの期間は、同じバンクへのアクティブコマンドからリードコマンドまたはライトコマンドまでのタイミング制約期間である。すなわち、第１の閾値は、同じバンクへのアクティブコマンドからリードコマンドまたはライトコマンドまでのタイミング制約期間にリードまたはライトできる最大データ量である。
ステップＳ２０４では、ページオープン済メモリアクセス量が第２の閾値未満である場合には、処理はステップＳ２０５に進む。ページオープン済メモリアクセス量が第２の閾値以上である場合には、処理はステップＳ２０６に進む。
第２の閾値は、（ｔＲＰｐｂ＋ｔＲＣＤ）の期間にリードまたはライトできる最大データ量である。（ｔＲＰｐｂ＋ｔＲＣＤ）の期間は、同じバンクへのプリチャージコマンドからリードコマンドまたはライトコマンドまでのタイミング制約期間である。すなわち、第２の閾値は、同じバンクへのプリチャージコマンドからリードコマンドまたはライトコマンドまでのタイミング制約期間にリードまたはライトできる最大データ量である。
ステップＳ２０５では、優先度制御回路１０５は、ページ制御回路１０３により生成されたプリチャージコマンドをＤＲＡＭ１１０に発行する。ステップＳ２０６では、優先度制御回路１０５は、リードライト制御回路１０２により生成されたリードコマンドまたはライトコマンドをＤＲＡＭ１１０に発行する。ステップＳ２０８では、優先度制御回路１０５は、ページ制御回路１０３により生成されたアクティブコマンドをＤＲＡＭ１１０に発行する。
以上のように、本実施形態によれば、優先度制御回路１０５は、アクセス先のページが既にオープンされているアクセス要求に基づくリードまたはライトのデータ量に基づいて、ＤＲＡＭ１１０に発行するコマンドの優先度を変更する。これにより、ＤＲＡＭ１１０のメモリ利用効率低下を抑制することができる。
（その他の実施形態）
本開示は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読み出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
なお、上述の実施形態は、何れも本開示を実施するにあたっての具体例を示したものに過ぎず、これらによって本開示の技術的範囲が限定的に解釈されない。すなわち、本開示はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
１００：メモリコントローラ、１０１：アクセス保持回路、１０２：リードライト制御回路、１０３：ページ制御回路、１０４：バンク状態管理回路、１０５：優先度制御回路、１１０：ＤＲＡＭ、１２０：バスマスタ、１０１１：エントリ、１０５１：ページオープン済メモリアクセス量生成回路、１０５２：コマンド選択回路

Claims (17)

  1. 複数のバンクを有するメモリにアクセスするコマンドを発行するメモリコントローラであって、
    １つ以上のリードまたはライトのアクセス要求を保持する保持手段と、
    前記保持手段に保持されているアクセス要求に基づいて、リードコマンドまたはライトコマンドを生成する第１の生成手段と、
    前記保持手段に保持されているアクセス要求に基づいて、ページ制御コマンドを生成する第２の生成手段と、
    前記第１の生成手段により生成されたリードコマンドまたはライトコマンドと前記第２の生成手段により生成されたページ制御コマンドとが競合する場合には、前記保持手段に保持されているアクセス要求のうちのページが既にオープンされているアクセス要求に基づき、前記第１の生成手段により生成されたリードコマンドまたはライトコマンドと前記第２の生成手段により生成されたページ制御コマンドのいずれかを前記メモリに発行する発行手段と
    を有することを特徴とするメモリコントローラ。
  2. 前記発行手段は、前記保持手段に保持されているアクセス要求のうちのページが既にオープンされているアクセス要求に基づくリードコマンドまたはライトコマンドの数に基づき、前記第１の生成手段により生成されたリードコマンドまたはライトコマンドと前記第２の生成手段により生成されたページ制御コマンドのいずれかを前記メモリに発行することを特徴とする請求項１に記載のメモリコントローラ。
  3. 前記発行手段は、
    前記ページ制御コマンドがアクティブコマンドであり、前記保持手段に保持されているアクセス要求のうちのページが既にオープンされているアクセス要求に基づくリードコマンドまたはライトコマンドの数が第１の閾値未満である場合には、前記第２の生成手段により生成されたアクティブコマンドを前記メモリに発行し、
    前記ページ制御コマンドがアクティブコマンドであり、前記保持手段に保持されているアクセス要求のうちのページが既にオープンされているアクセス要求に基づくリードコマンドまたはライトコマンドの数が第１の閾値以上である場合には、前記第１の生成手段により生成されたリードコマンドまたはライトコマンドを前記メモリに発行することを特徴とする請求項２に記載のメモリコントローラ。
  4. 前記第１の閾値は、同じバンクへのアクティブコマンドからリードコマンドまたはライトコマンドまでのタイミング制約期間に発行できるリードコマンドまたはライトコマンドの数に基づく値であることを特徴とする請求項３に記載のメモリコントローラ。
  5. 前記第１の閾値は、同じバンクへのアクティブコマンドからリードコマンドまたはライトコマンドまでのタイミング制約期間に発行できるリードコマンドまたはライトコマンドの最大数であることを特徴とする請求項４に記載のメモリコントローラ。
  6. 前記発行手段は、
    前記ページ制御コマンドがプリチャージコマンドであり、前記保持手段に保持されているアクセス要求のうちのページが既にオープンされているアクセス要求に基づくリードコマンドまたはライトコマンドの数が第２の閾値未満である場合には、前記第２の生成手段により生成されたプリチャージコマンドを前記メモリに発行し、
    前記ページ制御コマンドがプリチャージコマンドであり、前記保持手段に保持されているアクセス要求のうちのページが既にオープンされているアクセス要求に基づくリードコマンドまたはライトコマンドの数が第２の閾値以上である場合には、前記第１の生成手段により生成されたリードコマンドまたはライトコマンドを前記メモリに発行することを特徴とする請求項２～５のいずれか１項に記載のメモリコントローラ。
  7. 前記第２の閾値は、同じバンクへのプリチャージコマンドからリードコマンドまたはライトコマンドまでのタイミング制約期間に発行できるリードコマンドまたはライトコマンドの数に基づく値であることを特徴とする請求項６に記載のメモリコントローラ。
  8. 前記第２の閾値は、同じバンクへのプリチャージコマンドからリードコマンドまたはライトコマンドまでのタイミング制約期間に発行できるリードコマンドまたはライトコマンドの最大数であることを特徴とする請求項７に記載のメモリコントローラ。
  9. 前記発行手段は、前記保持手段に保持されているアクセス要求のうちのページが既にオープンされているアクセス要求に基づくリードまたはライトのデータ量に基づき、前記第１の生成手段により生成されたリードコマンドまたはライトコマンドと前記第２の生成手段により生成されたページ制御コマンドのいずれかを前記メモリに発行することを特徴とする請求項１に記載のメモリコントローラ。
  10. 前記発行手段は、
    前記ページ制御コマンドがアクティブコマンドであり、前記保持手段に保持されているアクセス要求のうちのページが既にオープンされているアクセス要求に基づくリードまたはライトのデータ量が第１の閾値未満である場合には、前記第２の生成手段により生成されたアクティブコマンドを前記メモリに発行し、
    前記ページ制御コマンドがアクティブコマンドであり、前記保持手段に保持されているアクセス要求のうちのページが既にオープンされているアクセス要求に基づくリードまたはライトのデータ量が第１の閾値以上である場合には、前記第１の生成手段により生成されたリードコマンドまたはライトコマンドを前記メモリに発行することを特徴とする請求項９に記載のメモリコントローラ。
  11. 前記第１の閾値は、同じバンクへのアクティブコマンドからリードコマンドまたはライトコマンドまでのタイミング制約期間にリードまたはライトできる最大データ量であることを特徴とする請求項１０に記載のメモリコントローラ。
  12. 前記発行手段は、
    前記ページ制御コマンドがプリチャージコマンドであり、前記保持手段に保持されているアクセス要求のうちのページが既にオープンされているアクセス要求に基づくリードまたはライトのデータ量が第２の閾値未満である場合には、前記第２の生成手段により生成されたプリチャージコマンドを前記メモリに発行し、
    前記ページ制御コマンドがプリチャージコマンドであり、前記保持手段に保持されているアクセス要求のうちのページが既にオープンされているアクセス要求に基づくリードまたはライトのデータ量が第２の閾値以上である場合には、前記第１の生成手段により生成されたリードコマンドまたはライトコマンドを前記メモリに発行することを特徴とする請求項９～１１のいずれか１項に記載のメモリコントローラ。
  13. 前記第２の閾値は、同じバンクへのプリチャージコマンドからリードコマンドまたはライトコマンドまでのタイミング制約期間にリードまたはライトできる最大データ量であることを特徴とする請求項１２に記載のメモリコントローラ。
  14. 前記発行手段は、
    リードとライトのうちのリードが優先される期間では、前記保持手段に保持されているリードのアクセス要求のうちのページが既にオープンされているリードのアクセス要求に基づくリードコマンドの数に基づき、前記第１の生成手段により生成されたリードコマンドと前記第２の生成手段により生成されたページ制御コマンドのいずれかを前記メモリに発行し、
    リードとライトのうちのライトが優先される期間では、前記保持手段に保持されているライトのアクセス要求のうちのページが既にオープンされているライトのアクセス要求に基づくライトコマンドの数に基づき、前記第１の生成手段により生成されたライトコマンドと前記第２の生成手段により生成されたページ制御コマンドのいずれかを前記メモリに発行することを特徴とする請求項２～８のいずれか１項に記載のメモリコントローラ。
  15. 前記発行手段は、
    リードとライトのうちのリードが優先される期間では、前記保持手段に保持されているリードのアクセス要求のうちのページが既にオープンされているリードのアクセス要求に基づくリードのデータ量に基づき、前記第１の生成手段により生成されたリードコマンドと前記第２の生成手段により生成されたページ制御コマンドのいずれかを前記メモリに発行し、
    リードとライトのうちのライトが優先される期間では、前記保持手段に保持されているライトのアクセス要求のうちのページが既にオープンされているライトのアクセス要求に基づくライトのデータ量に基づき、前記第１の生成手段により生成されたライトコマンドと前記第２の生成手段により生成されたページ制御コマンドのいずれかを前記メモリに発行することを特徴とする請求項９～１３のいずれか１項に記載のメモリコントローラ。
  16. １つ以上のリードまたはライトのアクセス要求を保持する保持手段を有し、複数のバンクを有するメモリにアクセスするコマンドを発行するメモリコントローラの制御方法であって、
    前記保持手段に保持されているアクセス要求に基づいて、リードコマンドまたはライトコマンドを生成する第１の生成ステップと、
    前記保持手段に保持されているアクセス要求に基づいて、ページ制御コマンドを生成する第２の生成ステップと、
    前記第１の生成ステップにより生成されたリードコマンドまたはライトコマンドと前記第２の生成ステップにより生成されたページ制御コマンドとが競合する場合には、前記保持手段に保持されているアクセス要求のうちのページが既にオープンされているアクセス要求に基づき、前記第１の生成ステップにより生成されたリードコマンドまたはライトコマンドと前記第２の生成ステップにより生成されたページ制御コマンドのいずれかを前記メモリに発行する発行ステップと
    を有することを特徴とするメモリコントローラの制御方法。
  17. コンピュータを、請求項１～１５のいずれか１項に記載されたメモリコントローラの各手段として機能させるためのプログラム。
JP2022053738A 2022-03-29 2022-03-29 メモリコントローラ、メモリコントローラの制御方法およびプログラム Pending JP2023146524A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022053738A JP2023146524A (ja) 2022-03-29 2022-03-29 メモリコントローラ、メモリコントローラの制御方法およびプログラム
US18/189,104 US20230325121A1 (en) 2022-03-29 2023-03-23 Memory controller, control method for controlling memory controller, and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022053738A JP2023146524A (ja) 2022-03-29 2022-03-29 メモリコントローラ、メモリコントローラの制御方法およびプログラム

Publications (1)

Publication Number Publication Date
JP2023146524A true JP2023146524A (ja) 2023-10-12

Family

ID=88239241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022053738A Pending JP2023146524A (ja) 2022-03-29 2022-03-29 メモリコントローラ、メモリコントローラの制御方法およびプログラム

Country Status (2)

Country Link
US (1) US20230325121A1 (ja)
JP (1) JP2023146524A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6883764B2 (ja) * 2018-09-28 2021-06-09 パナソニックＩｐマネジメント株式会社 コマンド制御システム、車両、コマンド制御方法及びプログラム

Also Published As

Publication number Publication date
US20230325121A1 (en) 2023-10-12

Similar Documents

Publication Publication Date Title
US6754783B2 (en) Memory controller with power management logic
US7603512B2 (en) Dynamic memory refresh controller, memory system including the same and method of controlling refresh of dynamic memory
KR101893895B1 (ko) 메모리 시스템 및 그 동작 제어 방법
JP7407167B2 (ja) メモリの複数のランクを有するシステムのダイナミックランダムアクセスメモリリフレッシュの構成
KR20160116533A (ko) 리프레쉬 동작을 관리하는 메모리 콘트롤러, 메모리 시스템 및 그 동작방법
JP2014154119A (ja) メモリ制御装置及び半導体記憶装置
US20180349060A1 (en) Memory controller and control method thereof
JP2023146524A (ja) メモリコントローラ、メモリコントローラの制御方法およびプログラム
KR20170051685A (ko) 메모리 시스템 및 그것의 읽기 요청 관리 방법
KR101436442B1 (ko) 읽기 및 쓰기 접근에 따른 선택적 리프레쉬 기능을 구비한 동적 메모리 장치 및 그 선택적 리프레쉬 방법
US11694735B2 (en) Memory controller and method of controlling the memory controller
US10592163B2 (en) Controlling write pulse width to non-volatile memory based on free space of a storage
KR20200089886A (ko) 데이터 저장 시스템 및 이를 위한 프리차지 정책 설정 방법
CN112365910A (zh) 一种存储器及神经形态芯片
JP2022128226A (ja) メモリ制御回路およびその制御方法
CN113946435A (zh) 内存管理技术及计算机系统
KR20210155270A (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
US10185510B2 (en) Bank interleaving controller and semiconductor device including the same
CN112631960B (zh) 高速缓冲存储器的扩展方法
US20240062800A1 (en) Dynamic random access memory (dram) row hammering mitigation
US20220319582A1 (en) Memory management apparatus, memory management method, and computer-readable recording medium storing memory management program
JP2006511009A (ja) メモリデバイスのメモリ動作を行う方法およびシステム
US11704246B2 (en) Memory system for maintaining data consistency and operation method thereof
JP2006107245A (ja) メモリコントローラ
KR102343550B1 (ko) 스몰 액티브 커맨드를 이용한 메모리 시스템