CN112631960B - 高速缓冲存储器的扩展方法 - Google Patents

Abstract

本发明涉及一种高速缓冲存储器的扩展方法，包括：在数据静态随机存储器和与外部存储器连接的总线之间设置第一开关；在数据静态随机存储器和标签静态随机存储器之间设置第二开关；在标签静态随机存储器和与处理器连接的总线之间设置第三开关；基于预设开关规则设置寄存器配置模块，以控制第一开关、第二开关和第三开关的通断将数据静态随机存储器和标签静态随机存储器切换至极高速缓存模式或高速缓存模式；设置分别和数据静态随机存储器以及标签静态随机存储器连接的极高速缓存控制器，用于在极高速缓存模式下数据静态随机存储器的数据读写控制以及标签静态随机存储器的信息维护。可以在不增加整个芯片静态容量的条件下，增加高速缓存的容量。

Description

高速缓冲存储器的扩展方法

技术领域

本发明属于高速缓存控制技术领域，具体涉及一种高速缓冲存储器的扩展方法。

背景技术

高速缓存器作为存储体系中的一层，主要作用是提高存储系统的效率，降低存储系统的访问延时。其减少延时提高效率是基于数据的局部性，即在一定时间内主机会大概率重复访问某一小块存储。高速缓存器只要将这小块存储的内容复制到高速缓存器自身的存储中，那么在这段时间内，主机对存储的访问速度就非常接近高速缓存器自身存储的速度，而往往高速缓存器自身的存储比诸如磁盘，双倍速率同步动态随机存储器，快闪存储器等常用低成本存储要快得多。

参照图1所示，是一种常用的存储体系，该存储体系有两层，高速缓存器和外部存储。外部存储的速度很低，常常访问一次外部存储要花费上千纳秒的时间，但是处理器的运行速度非常快，必须提高处理器访问存储的速度才能将整个系统的性能发挥出来。科学家以及业内专家经过研究发现，处理器对存储的访问存在着局部性。局部性分为时间局部性和空间局部性，时间局部性是指如果一段存储现在被访问了，那么近期可能还会再次访问该段存储。空间局部性是指在近期可能需要访问的存储大概率是和当前访问的存储相临近的。

高速缓存器就是利用局部性，将当前访问的存储的数据及其附近的数据搬运到一个高速的存储中（这种存储一般是静态随机存取存储器，很昂贵而且存储容量无法太大）。这样一来处理器大部分访问的数据都可以直接在静态随机存取存储器中访问，从系统上来看，上千纳秒的存储延时就会缩小到几纳秒。大大的提升了系统的性能。

高速缓存器的内部存储一般使用静态随机存取存储器。其内部的静态随机存取存储器由两部分构成，一是作为存储外部存储副本用即数据静态随机存储器，另一是作为存储标签位，有效位等额外信息用即标签静态随机存储器。在现有的计算机系统中在不需要开启高速缓存器的情况下可以作为紧耦合静态随机存取存储器即内存控制器供处理器或其他主机使用。而现有的高速缓存器一般只使用数据静态随机存储器作为内存控制器。这样的话在不开启高速缓存器时标签静态随机存储器不会起到任何作用，会产生很大的浪费。

发明内容

为了解决现有技术存在的在不开启高速缓存器时的造成存储空间浪费的问题，本发明提供了一种高速缓冲存储器的扩展方法，其具有在不增加整个芯片静态随机存取存储器容量的条件下，增加内存控制器的容量等特点。

根据本发明的具体实施方式的一种高速缓冲存储器的扩展方法，包括：在数据静态随机存储器和与外部存储器连接的总线之间设置第一开关；

在数据静态随机存储器和标签静态随机存储器之间设置第二开关；

在标签静态随机存储器和与处理器连接的总线之间设置第三开关；

基于预设开关规则设置寄存器配置模块，以控制所述第一开关、所述第二开关和所述第三开关的通断将数据静态随机存储器和标签静态随机存储器切换至极高速缓存模式或高速缓存模式；

设置分别和数据静态随机存储器以及标签静态随机存储器连接的高速缓存控制器，用于控制在所述极高速缓存模式下数据静态随机存储器的数据读写控制以及标签静态随机存储器的信息维护，以实现高速缓冲存储器的内存扩展。

进一步地，所述基于预设开关规则设置寄存器配置模块，以控制所述第一开关、所述第二开关和所述第三开关的通断将数据静态随机存储器和标签静态随机存储器切换至极高速缓存模式或高速缓存模式包括：

所述第一开关和所述第二开关关闭且所述第三开关打开,切换至所述高速缓存模式。

进一步地，所述基于预设开关规则设置寄存器配置模块，以控制所述第一开关、所述第二开关和所述第三开关的通断将数据静态随机存储器和标签静态随机存储器切换至极高速缓存模式或高速缓存模式还包括：

所述第一开关和所述第二开关打开且所述第三开关关闭,切换至所述极高速缓存模式。

进一步地，还包括设置于所述外部存储器连接的总线与所述外部存储器之间的直接存储器访问，用于所述高速缓存模式下数据静态随机存储器及标签静态随机存储器存储数据的管理，用于所述高速缓存模式下数据静态随机存储器及标签静态随机存储器存储数据的管理。

进一步地，在所述极高速缓存模式下数据静态随机存储器用于存储外部存储器中部分存储内容的副本，标签静态随机存储器用于存储数据静态随机存储器中副本的相关信息。

进一步地，在所述高速缓存模式下数据静态随机存储器及标签静态随机存储器均用于存储外部存储器中的数据。

进一步地，所述高速缓存控制器分别和数据静态随机存储器以及标签静态随机存储器连接，用于在所述极高速缓存模式下数据静态随机存储器的数据读写控制以及标签静态随机存储器的信息维护包括：

所述高速缓存控制器将来自于总线的地址拆分为内存地址，内存地址和偏移地址，其中偏移地址的位宽为数据静态随机存储器中一个块的地址位宽；内存地址的位宽为数据静态随机存储器的地址位宽；标签地址为剩余的总线地址位宽。

进一步地，还包括：将内存地址作为标签静态随机存储器和数据静态随机存储器的地址，其中标签静态随机存储器读出的数据包含两部分，1位的有效位和1位的标签位；若有效位为1且标签静态随机存储器读出的标签位和总线地址的标签位相等，则总线地址的数据位于数据静态随机存储器中，并通过偏移地址来选择数据静态随机存储器读出的数据中的对应的部分，并将对应的数据放置到总线上。

进一步地，还包括：若有效位为0或标签静态随机存储器的标签位和总线地址的标签位不相等，则总线访问的数据不在数据静态随机存储器中，则向外部存储器发起读操作。

本发明的有益效果为：通过采用高速缓存控制器，寄存器配置模块以及分别和寄存器配置模块连接的第一开关、第二开关和第三开关，并将第一开关连接在数据静态随机存储器和与外部存储器连接的总线之间；第二开关连接在数据静态随机存储器和标签静态随机存储器之间；第三开关连接在标签静态随机存储器和与处理器连接的总线之间；寄存器配置模块用于基于预设开关规则，控制第一开关、第二开关和第三开关的通断将数据静态随机存储器和标签静态随机存储器切换至极高速缓存模式或高速缓存模式，实现了高速缓存器不同模式的转换在不增加整个芯片静态随机存取存储器容量的条件下，增加高速缓存的容量，为芯片的使用提供了更高灵活性和更好的性能，从而增加了其适用的范围。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是根据一示例性实施例提供的高速缓存器的结构图；

图2是根据一示例性实施例提供的用于高速缓存器的扩展结构的原理图；

图3是根据一示例性实施例提供的极高速缓存模式的原理图；

图4是根据一示例性实施例提供的高速缓存模式的原理图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将对本发明的技术方案进行详细的描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所得到的所有其它实施方式，都属于本发明所保护的范围。

参照图2所示，本发明的实施例提供了一种高速缓冲存储器的扩展方法，包括：

在Data sram（数据静态随机存储器）和与外部存储器连接的总线之间设置第一开关；

在Data sram（数据静态随机存储器）和Tag sram（标签静态随机存储器）之间设置第二开关；

在Tag sram（标签静态随机存储器）和与处理器连接的总线之间设置第三开关；

基于预设开关规则设置寄存器配置模块，以控制第一开关、第二开关和第三开关的通断将数据静态随机存储器和标签静态随机存储器切换至极高速缓存模式或高速缓存模式；

设置分别和数据静态随机存储器以及标签静态随机存储器连接的高速缓存控制器，用于在极高速缓存模式下数据静态随机存储器的数据读写控制以及标签静态随机存储器的信息维护。

高速缓存器是位于处理器和主存储器dram动态随机存取存储器（Dynamic RandomAccess Memory）之间，规模较小，但速度很高的存储器，通常由sram（Static RandomAccess Memory静态存储器）组成。

具体的，图中Reg是Cache（高速缓冲存储器）的寄存器配置模块，该模块内部的寄存器可以被处理器修改，用于控制高速缓存模式和极高速缓存模式的切换。高速缓存模式中的高速缓存是一个固定大小的RAM，紧密地耦合至处理器内核，提供与高速缓存器相当的性能，相比于高速缓存器的优点是，程序代码可以精确地控制什么函数或代码放在那儿(RAM里)。在进入高速缓存模式时，会为数据静态随机存储器和标签静态随机存储器分配一段地址空间。在切换到极高速缓存模式时，给数据静态随机存储器和标签静态随机存储器分配的地址空间会被取消，进行和处理器的正常的高速存储交互。可以在不增加整个芯片静态随机存取存储器容量的条件下，增加高速缓存的容量，为芯片的使用提供了更高灵活性和更好的性能。

作为上述实施例可行的实现方式，基于预设开关规则，控制第一开关、第二开关和第三开关的通断将数据静态随机存储器和标签静态随机存储器切换至极高速缓存模式或高速缓存模式包括：

第一开关和第二开关关闭且第三开关打开切换至高速缓存模式。

第一开关和第二开关打开且第三开关关闭切换至极高速缓存模式。即图中所示的当寄存器配置为高速缓存模式时，开关1，2关闭，开关3打开。当配置为极高速缓存模式时开关1，2打开，开关3关闭。与此同时，在进入高速缓存模式时，系统会为数据静态随机存储器和标签静态随机存储器分配一段地址空间。在切换到极高速缓存模式时，系统给数据静态随机存储器和标签静态随机存储器分配的地址空间会被取消。

例如，一个32KB 的高速缓存器，其关联方式为4-way即关联方式为4路，block（块）size（大小）为16B，最大可以高速缓存1M的空间。那么它需要由4个标签静态随机存储器，每个标签静态随机存储器的深度为512，宽度至少为9bit。而实际使用中，随机静态存储器的宽度为2的n次方。所以实际上每个标签静态随机存储器的大小为512*16bit。所有的标签静态随机存储器空间和为4KB。按照本发明的改进，高速缓存的空间可以增加4KB，相比之下增加了12.5%。

需要说明的是，上述第一开关、第二开关和第三开关的具体结构本领域技术人员可根据实际需求选择现有技术中的开关，本发明在此不做限制。

参照图3所示的在级高速缓存模式下，高速缓存控制器，数据静态随机存储器用于存储下一级存储器（图1中的双倍速率同步动态随机存储器、快闪存储器、同步动态随机存储器等）中部分存储内容的副本。标签静态随机存储器用于存储，数据静态随机存储器中副本的相关信息，这些信息包括标签位和有效位。而高速缓存控制器则用于控制数据静态随机存储器的读写和维护标签静态随机存储器的信息。当高速缓存器收到来自总线的地址时，会将地址拆分为标签地址，内存地址和偏移地址。其中偏移地址的位宽就是一个block（块）的地址位宽（总线地址的最低bit），内存地址的位宽为数据静态随机存储器的地址位宽，标签地址为剩余的总线地址位宽（总线地址的最高bit）。在使用高速缓存器前会对高速缓存器进行配置，例如当前的高速缓存器需要覆盖的地址空间为0x20000000到0x30000000。高速缓存器在进行地址拆分前，先要将总线上的地址减去0x20000000。这样0x20000000到0x30000000的总线地址就会变成0x00000000到0x10000000，譬如block为32字节，那么偏移地址地址就是低5位，标签地址的地址位宽等于（log2（(0x30000000-0x20000000)/32））-内存地址的位宽,内存地址的地址位宽等于标签静态随机存储器即等于数据静态随机存储器的位宽.将内存地址作为标签静态随机存储器和数据静态随机存储器的地址。标签静态随机存储器读出的数据包含两部分，1bit的有效位和1bitd的标签位如果有效位为1 且标签静态随机存储器读出的标签位和总线地址的标签位相等。那么就表示总线地址的数据位于数据静态随机存储器中，此时通过偏移地址来选择数据静态随机存储器读出的数据中的对应的部分，并将这部分数据放置到总线上。如果有效位为0或者标签静态随机存储器的标签位和总线地址的标签位不相等，则表明总线访问的数据不在数据静态随机存储器中。此时高速缓存器通过Master总线向下一级存储发起读操作，需要读取TAG+ADDR+0到TAG+ADDR+block这段地址空间的数据。在获得了所有数据后，将这些数据存储到数据静态随机存储器中并同时，向标签静态随机存储器中的ADDR地址写入数据，将其中的有效位改写为1，将标签位改写为总线上的标签位。然后通过OFFSET选择从下一级存储获得数据放置到Slave总线上。

参照图4所示的高速缓存模式下，当芯片不需要使用高速缓存器进行加速时可以将高速缓存器的数据静态随机存储器和标签静态随机存储器作为高速缓存使用，在这种模式下，数据静态随机存储器和标签静态随机存储器可以被当作普通的sram来使用。当slave总线发起访问时，通过地址来区分当前访问的时数据静态随机存储器、标签静态随机存储器还是其他存储。两块sram可以存放处理器的临时数据，以及通过DMA(Direct MemoryAccess，直接存储器访问）将下一级存储器的数据搬运到数据静态随机存储器及标签静态随机存储器中。

以上可以看出高速缓存模式和级高速缓存模式的最大不同在于，高速缓存器的数据静态随机存储器存放的下一级存储器的副本是动态刷新的。在高速缓存器模式下，数据静态随机存储器总是存放处理器当前访问的地址及附近的数据，那些处理器很久没有访问到的地址的数据必须为处理器最近访问的地址的数据腾出空间。而高速缓存模式下数据静态随机存储器中存放的副本是通过DMA或者SLVAE（主从模式）搬运而来的，是静态的。此外，在极高速缓存模式下标签静态随机存储器用于存放数据静态随机存储器中每一个block的信息。而在高速缓存模式下，标签静态随机存储器则用于存放副本或者临时数据。

基于同样的设计思路，本发明的实施例还提供了一种高速缓存器，包括以上实施例所述的用于高速缓存器的扩展结构。其具体实现方式可参照以上实施例所提供的用于高速缓存器的扩展结构的具体实现方式，本发明在此不再赘述。

本发明上述实施例所提供的用于高速缓存器的扩展结构和高速缓存器，在作为高速缓存使用时，标签静态随机存储器也可以作为高速缓存的一部分，可以在不增加整个芯片静态存储容量的条件下，增加高速缓存的容量，为芯片的使用提供了更高灵活性和更好的性能，具有更广泛的适用范围。

本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。

此外，在本发明各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。

上述提到的存储介质可以是只读存储器，磁盘或光盘等。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

上文的描述包括一个或多个实施例的举例。当然，为了描述上述实施例而描述部件或方法的所有可能的结合是不可能的，但是本领域普通技术人员应该认识到，各个实施例可以做进一步的组合和排列。因此，本文中描述的实施例旨在涵盖落入所附权利要求书的保护范围内的所有这样的改变、修改和变型。此外，就说明书或权利要求书中使用的术语“包含”，该词的涵盖方式类似于术语“包括”，就如同“包括”在权利要求中用作衔接词所解释的那样。此外，使用在权利要求书的说明书中的任何一个术语“或者”是要表示“非排它性的或者”。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (5)

1.一种高速缓冲存储器的扩展方法，其特征在于，包括：

在数据静态随机存储器和与外部存储器连接的总线之间设置第一开关；

在数据静态随机存储器和标签静态随机存储器之间设置第二开关；

在标签静态随机存储器和与处理器连接的总线之间设置第三开关；

基于预设开关规则设置寄存器配置模块，以控制所述第一开关、所述第二开关和所述第三开关的通断将数据静态随机存储器和标签静态随机存储器切换至极高速缓存模式或高速缓存模式；

所述第一开关和所述第二开关关闭且所述第三开关打开,切换至所述高速缓存模式，在所述高速缓存模式下数据静态随机存储器及标签静态随机存储器均用于存储外部存储器中的数据；

所述第一开关和所述第二开关打开且所述第三开关关闭,切换至所述极高速缓存模式，在所述极高速缓存模式下数据静态随机存储器用于存储外部存储器中部分存储内容的副本，标签静态随机存储器用于存储数据静态随机存储器中副本的相关信息；

设置分别和数据静态随机存储器以及标签静态随机存储器连接的极高速缓存控制器，用于控制在所述极高速缓存模式下数据静态随机存储器的数据读写控制以及标签静态随机存储器的信息维护，以实现高速缓冲存储器的内存扩展。

2.根据权利要求1所述的高速缓冲存储器的扩展方法，其特征在于，还包括设置于所述外部存储器连接的总线与所述外部存储器之间的直接存储器访问，用于所述高速缓存模式下数据静态随机存储器及标签静态随机存储器存储数据的管理。

3.根据权利要求2所述的高速缓冲存储器的扩展方法，其特征在于，所述极高速缓存控制器分别和数据静态随机存储器以及标签静态随机存储器连接，用于在所述极高速缓存模式下数据静态随机存储器的数据读写控制以及标签静态随机存储器的信息维护包括：

所述极高速缓存控制器将来自于总线的地址拆分为标签地址，内存地址和偏移地址，其中偏移地址的位宽为数据静态随机存储器中一个块的地址位宽；内存地址的位宽为数据静态随机存储器的地址位宽；标签地址为剩余的总线地址位宽。

4.根据权利要求3所述的高速缓冲存储器的扩展方法，其特征在于，还包括：将内存地址作为标签静态随机存储器和数据静态随机存储器的地址，其中标签静态随机存储器读出的数据包含两部分，1位的有效位和1位的标签位；若有效位为1且标签静态随机存储器读出的标签位和总线地址的标签位相等，则总线地址的数据位于数据静态随机存储器中，并通过偏移地址来选择数据静态随机存储器读出的数据中的对应的部分，并将对应的数据放置到总线上。

5.根据权利要求4所述的高速缓冲存储器的扩展方法，其特征在于，还包括：若有效位为0或标签静态随机存储器的标签位和总线地址的标签位不相等，则总线访问的数据不在数据静态随机存储器中，则向外部存储器发起读操。

Images