JP2023133649A - 接着デバイス、及びこれを用いた移載装置 - Google Patents

接着デバイス、及びこれを用いた移載装置 Download PDF

Info

Publication number
JP2023133649A
JP2023133649A JP2020133044A JP2020133044A JP2023133649A JP 2023133649 A JP2023133649 A JP 2023133649A JP 2020133044 A JP2020133044 A JP 2020133044A JP 2020133044 A JP2020133044 A JP 2020133044A JP 2023133649 A JP2023133649 A JP 2023133649A
Authority
JP
Japan
Prior art keywords
electrode
adhesive
voltage
main surface
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020133044A
Other languages
English (en)
Inventor
泰美 山田
Yasuyoshi Yamada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2020133044A priority Critical patent/JP2023133649A/ja
Priority to PCT/JP2021/027693 priority patent/WO2022030297A1/ja
Priority to TW110128295A priority patent/TW202213811A/zh
Publication of JP2023133649A publication Critical patent/JP2023133649A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04Mounting of components, e.g. of leadless components

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

【課題】簡単な構成で物体を保持し剥離することができる接着デバイスと、これを利用した移載技術を提供する。【解決手段】接着デバイスは、電圧の制御により接着力が変化する主面を備え、主面側に位置する、少なくとも一つの開口を有する第1電極と、前記第1電極と対向する第2電極と、前記第1電極と前記第2電極の間に設けられる高分子材料層と、を有し、前記第1電極は、前記主面側に絶縁層を有する。【選択図】図1

Description

本発明は、接着デバイス、及びこれを用いた移載装置に関する。
半導体集積デバイスを主要部分とする電子機器は、小型化・高密度化・低消費電力化の性能向上により、産業用機器から近年では民生用の携帯機器やディスプレイへと展開されている。この要因として半導体集積回路(IC)チップをパッケージ化して一つのシステム(デバイス)を製作するシステムインパッケージ(SiP)技術が挙げられる。シリコンウエハ上に形成された半導体ICチップは1ケ1ケ切り出され(ダイシングされ)、所定の配列で回路基板に実装されパッケージングされることで、メモリ、マイコン、発光装置等のデバイスが作製される。
その実装手法の一つとしてピック&プレイス方式がある。これは切り出されたチップを一つひとつピックアップして、回路基板上の所定の箇所に設置する方法である。半導体チップのサイズは、一般的には5~6mm角であるが、今後さらに集積化が進むため、1mm角以下になると予想されている。半導体チップは一括して、もしくは1ケ1ケ個別にピック&プレイスすることが必要となる。
第1基板上に第1のピッチで配列された複数の素子を粘着シートで接着保持し、第2基板上で、紫外線を照射して素子を離脱させる構成が提案されている(たとえば、特許文献1参照)。この手法では、第2のピッチで形成された開口を有するマスクを用いて、粘着シートの裏側からマスク越しに紫外線を照射して素子を離脱させる。
また、静電転写ヘッドのアレイを用いて、キャリア基板上に接着層を介して配列されている複数のマイクロデバイスをピックアップし、転写先の基板に搭載する方法が知られている(たとえば、特許文献2参照)。この方法では、マイクロデバイスのピックアップ時にキャリア基板の接着層を固相から液相に転移させるとともに、転写ヘッドに電圧を印加してグリップ力を発生させてマイクロデバイスをピックアップする。転写先の基板上で転写ヘッドのグリップ力を選択的に解放することで、マイクロデバイスを転写基板に搭載する。
さらに、複数の半導体チップをキャリア基板ごと粘着シートに接着し、キャリア基板を除去した後に粘着シートを加熱して粘着力を低減し、真空吸着ヘッドでシートから半導体チップをピックアップする構成が知られている(たとえば、特許文献3参照)。ピックアップされた半導体チップは、真空吸着をオフにすることで回路基板に搭載される。
高分子材料層を一対の電極で挟み、電圧印加のオン・オフを制御して電極に形成された開口から高分子材料を突出させ、電極の表面に光散乱体を可逆的に生成する構成が知られている(たとえば、特許文献4参照)。
特許第4000856号 特許第5783481号 特開2018-32740号公報 特開2019-120947号公報
特許文献1の方法は、素子を粘着シートから離脱するときに、粘着シートの粘着面と反対側の面にマスクを配置する工程と、レーザー照射する工程が必要である。また、第2基板上への素子の配置はマスクの開口パターンで決まり、硬直的である。特許文献2の方法は、転写ヘッドに多数のメサ型構造体が作り込まれており、転写ヘッドの構成が複雑である。また、搬送されるマイクロチップに接着層が残る。特許文献3の方法は、静電転写ヘッドでピックアップした半導体チップの温度を制御するためのヒータをヘッドの中に内蔵し、ヘッドの構成が複雑になる。また、半導体チップ上に接着層が残る。特許文献1から3では、今後の小型化していく半導体チップを一括にまたは個別にピック&プレイスするにあたり課題が多い。
特許文献4の構成を接着デバイスに適用することで、簡易的な構成であるにもかかわらず半導体チップ等をピック&プレイスし得ると考えられる。高分子材料が開口から突出するおよび開口内へ戻る現象を利用して物体を保持、及び剥離する手法の場合、1mm角以下の半導体チップのような非常に小さい物体でも確実に接着力を低減させて剥離できることが必要である。
本発明は、簡単な構成でありながら非常に小さいサイズの物体であってもそれを保持し剥離することのできる接着デバイスと、これを利用した移載装置を提供することを目的とする。
本発明の第1の態様で、接着デバイスは、
電圧の制御により接着力が変化する主面を備え、
主面側に位置する、少なくとも一つの開口を有する第1電極と、
前記第1電極と対向する第2電極と、
前記第1電極と前記第2電極の間に設けられる高分子材料層と、
を有し、
前記第1電極は、前記主面側に絶縁層を有する。
本発明の第2の態様では、移載装置は、上述した接着デバイスと、
前記接着デバイスを第1の位置と第2の位置の間で移動する駆動手段と、前記接着デバイスへの電圧印加を制御する制御手段と、を有し、
前記制御手段は、前記接着デバイスへの前記電圧印加を制御して開口から高分子材料を突出させることで前記主面における接着力を変化させて、前記第1の位置と前記第2の位置の間で物体を搬送する。
簡単な構成で物体を保持し剥離することのできる接着デバイスと、これを利用した移載装置が実現される。
実施形態の接着デバイスの模式図である。 実施形態の接着デバイスに接着体が形成された状態を表面絶縁層のない参考構成と比較して示す図である。 参考構成として、電極の表面に絶縁層を設けない接着デバイスに接着体が形成された状態を示す図である。 図2Aの接着デバイスを用いた物体の搬送を示す図である。 図2Bの参考構成での物体の搬送を示す図である。 実施形態の接着デバイスと参考構成の突出プロファイルを示す図である。 接着体アレイを有する接着デバイスの断面模式図である。 第1電極の光学顕微鏡像である。 実施形態の移載装置による物体のピックアップを示す模式図である。 実施形態の移載装置による物体の積み下ろしの模式図である。 実施形態の接着デバイスの効果を参考構成と比較して示す図である。 実施例と参考例の接着特性を示す図である。 接着デバイスの粘着力の評価手法を説明する図である。 接着デバイスの粘着力の評価手法を説明する図である。 印加電圧と粘着力の関係を示す図である。 接着体の突出量と粘着力の関係を示す図である。
<接着デバイスの構成>
図1は、実施形態の接着デバイス10の模式図である。一つの構成例では、接着性をもち、かつ、電圧に応答して変形可能な高分子材料を開口14から突出させることで、接着デバイス10の表面に接着体を形成する。印加電圧を制御して接着デバイス10の表面突出させる接着体の突出変位を変化させることで、物体に対する接着保持を制御する。物体を保持する保持面の表面に電気的な絶縁層を設けることで、物体の接着と剥離を確実に実施する。
接着デバイス10は、開口14を有する第1電極17と、第1電極17と対向する第2電極12と、第1電極17と第2電極12の間に配置される高分子材料層11を有する。第1電極17は、高分子材料層11の側に配置される電極層13と、高分子材料層11と反対側の面19に設けられる絶縁層16とを有する。面19は、第1電極17の厚さと比較して面積が大きく開口14が形成されている主要な面であり、「主面19」と呼んでもよい。
この明細書と特許請求の範囲で「主面」というときは、高分子材料層11と反対側の面であって接着力が発現または変化する面をいう。「電極層」というときは、かならずしも層全体が導電体で形成されている必要はない。高分子材料層11と接する面の少なくとも一部(具体的には開口14の周囲)と、開口14の内壁に導体膜を有して電極として機能する層を「電極層」と呼ぶ。第1電極17と第2電極12の間に印加される電圧を制御し、主面19の開口14から高分子材料を突出させることで全く突出していない時と比べ接着力を変化させる。
電圧制御による接着力の変化は、
(1)主面19で接着力がゼロから増加する場合、
(2)主面19で接着力が弱い状態から強い状態に変化する場合、
(3)主面19で接着力が強い状態から弱い状態に変化する場合、及び
(4)主面19で接着力が低減してゼロになる場合、
のいずれをも含む。
図1では、一つの構成例として、電圧の印加のない初期形態(A)と、電圧印加により高分子材料層11が変形して第1電極の開口14に接着体15が形成された形態(B)が示されている。接着体15は、電圧に応答して主面19に現れる高分子材料層11の一部分である。電圧の印加無しの形態(A)で、高分子材料層11は開口14から突出せず、接着体15を形成しない主面19の接着力は無い。形態(B)で接着体15が形成されることで接着力が発生する。接着デバイス10は、形態(A)と形態(B)は可逆的であるので、状態(B)から初期形態(A)に戻ることで、開口14での接着力は無くなる。
接着デバイス10は、印加する電圧強度を制御することで形態(A)と形態(B)の間の変位を有する形状での可逆変化も可能であり、上述した4つの変化の態様(1)~(4)のすべてが実現可能である。接着力の無い状態にするためには高分子材料層11が、開口14内で少なくとも主面19よりも低い位置まで後退できればよいので、形態(A)の位置まで後退しなくてもよい。
この高分子材料は陽極に沿って変形する性質を有しており少なくとも開口14から突出するため、第1電極17の電極層13の最上面は絶縁層16に覆われてよいが、開口14の内壁に絶縁層16は設けられていない。また絶縁層16は、開口14の周囲の所定領域を除いて形成されていてもよい。
物体を接着保持するため、図1の形態(B)のように、接着体15の全体が主面19を超えて突出している場合だけでなく、接着体15の一部が主面19の高さ以上に少なくとも突出していればよい。例えば接着体15または突起の形状は必ずしも凸レンズ形状である必要はなく、接着体15または突起の頂点部分が平坦、またはくぼんでいてもよい。
図2Bを参照して後述するように、高分子材料は第1電極の主面19上に電気的に流動する性質を有するため、主面19に絶縁層16があることで、高分子材料が開口14から突出するときに主面19への高分子材料の一部流動が抑制され、接着体15の形成は開口14内、または開口14の周囲の一定範囲に制限される。電圧が切り換えられたときに、接着体15は速やかに開口14の内部に戻る。
印加電圧をオフとして形態(B)から形態(A)に移るときに、開口14の周囲の主面19表面に高分子材料の一部が残っていると、保持していた物体を剥離することが困難になる。実施形態では、絶縁層16の存在により、印加電圧のオフに応答して接着体15を後退させるだけで、物体を速やかに剥離することができる。
高分子材料層11として高分子に可塑剤を混合させた高分子材料を用いる。材質としては、ポリメタクリル酸メチル(polymethylmethacrylate:PMMA)、ポリウレタン(polyurethane:PU)、ポリスチレン(polystyrene:PSt)、ポリ酢酸ビニル(polyvinyl acetate:PVAC)、ポリビニルアルコール(polyvinyl alcohol:PVA)、ポリカーボネート(polycarbonate:PC)、ポリエチレンテレフタレート(polyethylene terephthalate:PET)、ポリアクリロニトリル(polyacrylonitrile:PAN)、シリコーンゴム(silicone rubber:SR)等、その他の高分子材料を用いてもよい。中でも電圧印加による変位が大きく、取扱いが容易なPVCを用いることが望ましい。
高分子材料に適切な可塑剤を添加してもよいし、溶媒に溶解させてもよい。可塑剤としては、アジピン酸ジブチル(dibutyl adipate:DBA)、アジピン酸ジエチル(diethyl adipate:DEA)、アジピン酸ジオクチル(dioctyl adipate :DOA)、セバシン酸ジエチル(diethyl sebacate:DES)、フタル酸ジオクチル(dioctyl phthalate:DOP)、フタル酸ジエチル(diethyl phthalate:DEP)、アセチルクエン酸トリブチル(tributyl acetyl citrate:TBAC)等を用いることができる。溶媒としては、テトラヒドロフラン(THF:tetrahydrofuran)等のエーテル系の溶媒を用いることができる。
高分子材料に、所定の重量割合でイオン液体を添加してもよい。所定量のイオン液体を添加することで、一定変位に対する必要な印加電圧の低減が可能となる。イオン液体中に所定の輸率で陰イオンが存在するとき、高分子材料層11はより効率的に開口14の内壁に引き付けられ突出変位が増加する。たとえば、重量割合が0.2 wt%以上、1.5 wt%以下、より好ましくは、0.3 wt%以上、1.0 wt%以下のイオン液体を添加する。
イオン液体として、1-エチル-3-メチルイミダゾリウム=テトラフルオロボラート(EMI-BF)、1-オクチル-3-メチルイミダゾリウム=テトラフルオロボラート(OMI-BF)、1-エチル-3-メチルイミダゾリウム=ジシアナミド(EMI-DCA)、テトラブチルホスホニウム=テトラフルオロボラート(TBP-BF)を用いることができる。
電極層13と第2電極12の材料は、導電性を有するものであれば、特に制限はない。一例として、白金(Pt)、金(Au)、銀(Ag)、ニッケル(Ni)、クロム(Cr)、銅(Cu)、チタン(Ti)、タンタル(Ta)、インジウム(In)、パラジウム(Pd)、リチウム(Li)、ニオブ(Nb)、これらの合金などを用いることができる。また、電極層13と第2電極12の少なくとも一方に、導電性ポリマー、導電性カーボン等を用いてもよい。
絶縁層16は、電極から電気的に絶縁できれば酸化物、窒化物などの無機物で形成されていてもよいし、フッ素系樹脂などの有機材料で形成されていてもよい。絶縁層16を無機絶縁層とする場合、たとえば電極層13を硝酸溶液、王水溶液などの酸性溶液に浸漬することで、主として酸化膜が形成される。例えば電極層13がSUS(ステンレス鋼材)の場合は、クロム酸、酸化鉄等の内包する金属の酸化膜が表面に形成される。このウエット処理法では、処理時間、酸濃度等に応じて絶縁層16を所望の電気抵抗や厚さに形成できる。一例として、絶縁層16の厚さは数百nm~1μm程度であり、電気抵抗はメガオーム(MΩ)のオーダーである。
絶縁層16を、化学気相成長(CVD:Chemical Vapor Deposition)法や、スパッタリング、蒸着等の物理気相成長(PVD:Physical Vapor Deposition)法などで形成してもよい。酸化物として、SiO、Al等の薄膜が形成される。窒化物としてSiNx、AlN等の薄膜が形成される。気相成長では、絶縁層16の厚さを数十nm~1μm程度にすることができる。電気抵抗は、kΩ~MΩのオーダーである。有機絶縁膜を設ける場合は、電極層13の表面に樹脂等を塗布してもよい。
絶縁層16が形成された電極層13に、所望の大きさ、形状の開口14を形成する。開口14は、エッチング法、電鋳法により形成されてもよいし、パンチング、レーザー加工などによって形成されてもよい。エッチングは、ウェットエッチングでもドライエッチングでもよい。
接着デバイス10の作製方法は、第2電極12の上に、ゲル状の高分子材料をキャスト法等によって塗布して高分子材料層11を形成する。高分子材料が溶媒を含む場合は、塗布後に溶媒を蒸発させた後に、第1電極17を配置する。その高分子材料層11の上に、あらかじめ開口14のパターンが形成された第1電極17を配置する。高分子材料層11は、ゲル状または粘弾性を有する半固体なので、高分子材料層11の上に第1電極17を置くだけでデバイスが完成する。
高分子材料層11の厚さは、1mm以下であり、好ましくは0.1mm~0.5mmである。1mm以上だと高電圧が必要となり消費電力の観点から非効率である。また高分子材料層11の厚さが0.1mm以下では電圧印加時に絶縁破壊を生じやすくなる。
第1電極17に形成される開口14の形状は、円、楕円、多角形など、目的に応じて決定される。開口14のサイズは保持対象となる物体のサイズや重量に応じて設計される。
後述するように、接着体15の粘着力または突出高さは、高分子材料の材質・組成、印加電圧を制御することで調整可能である。保持対象の物体の大きさ、質量等によって適切な電圧強度が選択され、物体を確実に保持し、かつ所望の位置で確実に物体を離す。
図2Aと図2Bは、絶縁層16の効果を説明する図である。実施形態の構成を図2Aに示す。比較のため、絶縁層16のない参考構成を図2Bに示す。絶縁層16がない場合、電圧印加により接着体15を形成する高分子材料の一部は、開口14から電極層13の表面に流動する。これは、高分子材料が開口14の内壁に引き付けられる現象と同様に、開口14から突出するときに電極層13の主面19まで引き付けられて面内方向に拡がるためである。
図2Bのように高分子材料が開口14の周囲に流動した状態でも、物体を接着保持することは可能である。しかし、印加電圧をオフにして接着体15を開口14内に後退させたとしても、電極層13の主面19に発生した高分子材料の残渣が付着しているため、物体の剥離が困難になる場合がある。物体の重量がその接着力よりも大きい場合は、その自重で剥離し得るものの、小さなサイズあるいは軽量の物体では、前記の高分子材料の残渣により電圧オフにもかかわらず物体が接着されたままになり得る。
これに対し、図2Aに示す接着デバイス10では、第1電極17の主面19に絶縁層16が形成されている。開口14から突出する接着体15は、主面19方向への流動が抑制され、主面19で開口14の周りに残渣がほとんどないか、ごくわずかである。
図3Aは、図2Aの接着デバイス10を用いた物体の搬送を示す図、図3Bは、図2Bの参考構成での物体の搬送を示す図である。電極層13の表面に絶縁層16を設けた接着デバイス10では、図3Aに示すように印加電圧がオフにされたときに、接着体15は速やかに開口14の中に後退し、物体60の接着保持と剥離を安定して行うことができる。また剥離された物体60の表面に高分子材料はほとんど残らず物体への汚染はない。
これに対し、図3Bでは、印加電圧がオフにされても、電極層13の表面に高分子材料の残渣11resが発生し、物体60を降ろすことができない。
図4にレーザー顕微鏡(VK-9700 Keyence製)により計測された、実施形態の接着デバイス10の接着体の突出状態と、参考構成として絶縁層のない接着デバイスにおける接着体の突出状態を示す。図4の(A)は開口全体の断面プロファイル、(B)は開口壁近傍の拡大図である。縦軸は、主面19の高さを基準とした高分子材料の変位高さを示す。実線は電圧印加時の実施形態における接着体15の突出断面Aを示し、点線は図2の(B)の参考構成における接着体15の突出断面Bを示す。
突出断面Bは、高分子材料が電極(図中斜線部)の表面に流動している。これに対し、突出断面Aは電極表面への流動はわずかにあるもののBに比べその幅は小さく、実施形態の構成で、絶縁層16により高分子材料の電極表面への流動が抑制されていることがわかる。
図5Aは、複数の接着体15をアレイ状に設けた接着デバイス20の模式図である。接着デバイス20は、第1電極27と、第1電極27と対向する第2電極22と、第1電極27と第2電極22の間に配置される高分子材料層21を有する。第1電極27は、高分子材料層21の側に配置される電極層23と、高分子材料層21と反対側の主面29に設けられる絶縁層26とを有する。表面に絶縁層26を有する第1電極27は、たとえば陽極として用いられ、第2電極22は陰極として用いられる。
第1電極27に、複数の開口24が設けられている。第1電極27と第2電極22の間に印加される電圧を制御することで、複数存在する開口部に接着体15のよういが可逆的に突出する。
図1の接着デバイス10と同様に、接着デバイス20でも、開口24の内壁には絶縁層26が形成されておらず、電極層23の外表面に絶縁層26が設けられている。絶縁層26は、無機材料でも有機材料でもよい。絶縁層26により、接着体15の形成時に高分子材料が主面29に沿って流動することが抑制される。
図5Bは、実際に作製された第1電極27の平面画像である。第1電極27の表面は絶縁層26に覆われている。この例で、絶縁層26はSUSの表面に形成された酸化膜である。第1電極27に所定の配列とピッチで複数の開口24が形成されている。開口24の直径は、一例として100μm、開口ピッチは150μmである。この第1電極27を、第2電極22の上に形成された高分子材料層21の上に配置することで、接着デバイス20が得られる。
<移載装置への応用>
図6Aと図6Bは、実施形態の接着デバイス20を用いた移載装置100の模式図である。移載装置100は、接着デバイス20、接着デバイス20の位置を移動させる駆動手段31、及び制御手段33を有する。制御手段33は、駆動手段31の動作、接着デバイス20への電圧強度や印加タイミングを制御する。制御手段33は駆動手段31と接着デバイス20各々に設置されていてもかまわない。搬送対象として、半導体チップ71を接着保持し、所定の位置で剥離する。
図6Aで、ステージ73の上には複数の半導体チップが形成されたシリコンウエハ70がダイシングテープ72で仮固定されており、シリコンウエハ70から複数の半導体チップ71が切り出される(ダイシングされる)。ダイシングテープ72を所定温度で加熱もしくは所定強度の紫外線を照射(この場合ステージ73はガラスのような透明な素材である必要がある)することで、粘着力を低減させる。その後複数の半導体チップ71を接着体25でピックアップする。
駆動手段31によって、接着デバイス20の開口24を個々の半導体チップ71に対して相対的に位置合わせする。第1電極27と第2電極22の間に電圧が印加されることで開口24に接着体25が形成され、接着体25とダイシングテープ72上の半導体チップ71が接触する。接着体25の接着力はダイシングテープ72の接着力よりも大きく、切り出された個々の半導体チップ71はシリコンウエハ70からピックアップされる。
半導体チップ71は一括してピックアップされてもよいし、1個1個個別にピックアップしてもよい。個別にピックアップする場合電極層23は、個々の開口(図4参照)を取り囲み、かつそこから引き出される配線を含む。隣接する配線パターン同士は絶縁体により電気的に隔てられているが、図示の便宜上、配線パターンと絶縁体の詳細な配置は省略されている。
図6Bで、接着体25に保持された半導体チップ71は回路基板81上の所定の位置まで搬送され、剥離される。所望の開口24を取り囲む配線パターンへの電圧印加がオフにされることで、その開口内に形成されていた接着体25が開口24内に後退し、保持されていた半導体チップ71-1、71-4が回路基板81上に配置される。また半導体チップ71-1、71-2を回路基板81に固定したい場合は、あらかじめ回路基板81の所定位置に接着層が形成されていてもよい。
移載装置100は、半導体チップ71の搬送に限定されず、例えば金属部品、セラミック部品等の無機物質など物体の導電性、非導電性に無関係に適用可能である。
<接着デバイスの効果確認>
図7の(A)と(B)は、実施形態の接着デバイス20の効果を示す図である。比較として、図7の(C)と(D)に、参考構成(図2B)の剥離状態を示す。
サンプルの接着デバイスの共通の構成として、第2電極22にアルミ電極を用いて陰極とし、陽極の開口24の径を100μmとする。高分子材料層21として、PVC(重合度3780 Aldrich製)に可塑剤DBA(特級グレード 富士フイルム和光純薬工業製)を83 wt%添加した高分子材料を用いる。サンプルの主面のサイズは5mm×5mmである。
相違点として、図7の(A)と(B)の第1サンプルでは、第1電極27として表面を酸系溶液で処理したSUSを用いる。第1サンプルの表面の絶縁層26は、厚さ10μmの酸化物層である。図7の(C)と(D)の第2サンプルでは、表面に酸化物層を有しないSUSを用いる。
第1サンプルと第2サンプルを用いて、接着/剥離状況を調べる。上述した接着/剥離面に、1mm×2mm×0.5mmのシリコンウエハ75を6枚並べる。600Vの電圧を印加して、シリコンウエハ75を接着保持させ、サンプルを垂直に立てる(図7の(A)及び(C))。絶縁層の有無にかかわらず、電圧印加によりシリコンウエハ75を接着保持することができる。
次に、電圧をオフにして剥離状態を観察する。絶縁層26を有する第1サンプルでは、電圧オフに応答して、すべてのシリコンウエハ75が接着面から離れる(図7の(B))。絶縁層を有しない第2サンプルでは、シリコンウエハ75の位置は多少ずれたものの、接着面から離すことができない(図7の(D))。
第1電極の開口周辺に絶縁層26を設けることで、電圧オフに応答して速やかに物体を剥離できることが確認された。
図8は、実施例と参考例の接着特性を示す図である。実施例1~3が実施形態の構成で主面19に絶縁層16を有する構成である。参考例1及び2は、開口電極の表面に絶縁層が設けられていない構成である。実施例1~3、及び参考例1、2のサンプルに、600Vの電圧を印加して、接着体15の突出量(μm)と粘着力(N)を測定し、接着性と剥離性を目視で観察する。
接着体の突出量は、電圧印加の下で第1電極の表面から突出した接着体15の最大高さである。粘着力は、図9及び図10を参照して後述する方法で測定される。目視による接着性と剥離性の評価は図7に示した手法で行われ、「〇」印は全てのシリコンウエハが良好に接着または剥離した状態であることを示し、「×」印は一部でもシリコンウエハが接着できないまたは剥離できない状態であることを示す。
図9と図10は、接着デバイスの粘着力の評価手法を説明する図である。図9において、実施例1~3の接着デバイス20のサンプルと、参考例1、2のサンプルデバイスは、サンプルステージ110に上に順次設置され、粘着力が測定される。第2電極22と電極層23はそれぞれ陰極、陽極となる。図8では、絶縁層26を有する接着デバイス20を例にとって、評価手順を説明するが、参考例1、2のサンプルデバイスも同様の手順で評価される。実施例1~3、及び参考例1、2のサンプルで、陽極に形成される開口の径は100μmである。
サイズ5mm×5mmのシリコンウエハ130を、接着剤131などで、試験装置のプローブ141の先端に固定する。試験装置として、株式会社レスカ製のタッキング試験機(JIS Z3284準拠)を用いる。プローブ141の位置は、上下方向、すなわち、サンプルステージ110に対して垂直な方向に制御可能である。電圧印加の下で、シリコンウエハ130を接着デバイス20に押し当て、その後、引き上げることで、接着デバイス20の粘着力を評価する。
図9の(A)で、シリコンウエハ130を接着デバイス20の表面に押し当てて、所定の荷重(押し込み荷重)をかける。その時に陽極側に形成されていた接着体がシリコンウエハ130と接着される。
図9の(B)で、接着デバイス20に押しつけられていたシリコンウエハ130は一定の押し込み荷重に達した後プローブ141は接着デバイス20から離脱の方向に動く。その際に高分子材料の粘着性によりプローブ141に抵抗力が生じる。図9の(C)で、高分子材料の粘着力の限界を超えると、シリコンウエハ130は高分子材料層21から引き離され、プローブ141にかかる荷重はなくなる(荷重=0N)。この過程までのプローブ141にかかる抵抗力が高分子材料の粘着力として検知される。
図10は、試験装置を用いた接着デバイス20の粘着力の測定結果の一例である。横軸は時間(秒)、縦軸は、シリコンウエハ130から接着デバイス20にかかる荷重(N)である。荷重はプローブ141によって測定される。
区間(A)は図9の(A)に対応し、プローブ141にかかる荷重は、指定荷重まで増大する。
区間(B)では、指定荷重まで押し込んだ後プローブ141にかかる荷重を減少させていく。その後荷重0Nになるが高分子材料の粘着性による抵抗力によって押し込み荷重とは逆方向に荷重がかかる(荷重<0N)。
区間(C)で、シリコンウエハ130は接着体15から引き離されて、いっきに荷重がゼロに戻る。この抵抗力の最大値とゼロとの差を、粘着力として検知する。
図8に戻って、実施例1では、金属電極の表面を硝酸溶液処理して、陽極の表面に厚さ10μmの酸化物層を形成する。表面抵抗(Ω/cm)は3.0×10である。高分子材料層に用いるPVCの重合度は3780である。このサンプルの突出量は、1.0μmであり、物体を接着保持することができる。粘着力は、0.05Nである。接着性、剥離性ともに良好である。
実施例2では、陽極となる金属電極の表面にスパッタリングで絶縁層を形成する。絶縁層の厚さは0.2μmであり、表面抵抗は、800Ω/cmである。高分子材料層に用いるPVCの重合度は3780である。このサンプルの突出量は、1.0μmであり、物体を接着保持することができる。粘着力は、0.05Nである。接着性、剥離性ともに良好である。
実施例3では、金属電極の表面を硝酸溶液処理して、陽極の表面に厚さ10μmの酸化物層を形成する。表面抵抗(Ω/cm)は3.0×10である。高分子材料層に用いるPVCの重合度は1280である。このサンプルの突出量は、4.7μmであり、物体を接着保持することができる。粘着力は0.10Nであり、実施例1、2よりも大きいが、接着性、剥離性ともに良好である。
参考例1は、陽極の表面に絶縁層が設けられていない。高分子材料層に用いるPVCの重合度は3780である。このサンプルの突出量は、6.0μmと大きく、物体を接着保持することができる。粘着力は0.20Nであり、実施例1、2の4倍、実施例3の2倍である。接着性は良好であるが、剥離性は良くない。
参考例2は、陽極の表面に絶縁層が設けられていない。高分子材料層に用いるPVCの重合度は1280である。このサンプルの突出量は、10.0μmと大きく、物体を接着保持することができる。粘着力は0.50Nであり、実施例1、2の10倍、実施例3の5倍である。接着性は良好であるが、剥離性は良くない。
図8の結果から、開口電極の表面に絶縁層が設けられている場合、電極表面への高分子材料の流動が抑制されるとともに、突出高さも抑制されることがわかる。ただし接着体15が開口外部へ突出している(図4における変位がプラスの値)である限り、物体を接着保持できる。むしろ、参考例1,2のように接着体の突出量が大きいと、高分子材料が電極表面へ流動し残渣も発生しやすくなるため物体を剥離しにくくなる。
図11Aは、印加電圧と粘着力の関係を示す。横軸は印加電圧、縦軸は、粘着力を荷重として表している。上述したタッキング試験機を用い、低重合度のPVCと高重合度のPVCのそれぞれで粘着力を測定する。低重合度のPVCは、分子量が1280である。高重合度のPVCは、分子量が3780である。いずれも、可塑剤として、DBAが83wt%添加されている。
印加電圧を0V~600Vまで変化させると、重合度にかかわらず、電圧の増加にしたがって粘着力が増加する。高重合度のPVCと低重合度のPVCを比較すると、低重合度のPVCのほうが、同じ印加電圧で粘着力が高い。これは図8の測定結果と一致する。重合度が高くなると高分子鎖が絡まりにくい状態となり、低重合度のPVCと比較して、シリコンチップに対する接着性が弱くなるためと考えられる。
電圧を制御することで、接着デバイスの粘着力を制御可能である。接着デバイスを移載装置100に適用する場合、搬送する物体の大きさ、重さ、形状などに応じて、接着デバイス20に適切な粘着力を付与することが可能である。接着デバイス20の接着力は、用いる高分子材料がもつ粘着性にも依存するので、高分子材料と印加電圧の組み合わせを適切に設計することで、搬送される物体に応じて、最適な粘着力を設定することができる。
図11Bは、接着体の突出量と粘着力の関係を示す。接着体15の突出量は、高分子材料層11に用いられる高分子材料の重合度に影響されることがわかる。高分子材料の重合度が小さいほうが、突出変位量が大きく、粘着力が増大する。ただし、重合度の小さい高分子材料を用いた接着デバイスでも、開口電極の表面に絶縁層16を形成することにより電極表面への高分子材料への流動がなくなり残渣が発生しにくい。そのため、物体の剥離を容易にすることができる。
接着体の突出変位が多いほど、粘着力は高くなる。接着体15の突出量は、高分子材料の重合度、印加電圧に依存するほか、第1電極に形成される開口のサイズにも依存する。搬送する物体の大きさ、重さ、形状等に応じて第1電極の開口14のサイズ、形状を最適に設計することで、より正確に物体の移載を制御することができる。
たとえば、図6A及び図6Bの移載装置100を用いる場合、5mm×5mmに切断された半導体チップ71は、20mm幅のJIS規格のダイシングテープ72で仮固定されている。ダイシングテープ72の粘着力は約0.04N/5mmになる。
接着デバイス20で、半導体チップ71をダイシングテープ72から剥離してピックアップするには、接着体15が0.04Nを超える粘着力を持てばよい。図8の実施例1~2の高重合PVCを用いる場合も、実施例3の低重合度PVCを用いる場合も、シリコンチウエハをピックアップすることができる。参考例1、2も十分な接着力で半導体チップ71を接着保持できるが、電極表面へ高分子材料が流動し、半導体チップ71との接触面積が増加して接着力が増加するため、半導体チップ71を剥離することができない。
実施形態の接着デバイス10、及び20は、保持対象の物体の種類、性質を問わず、選択的に物体を保持、または剥離することができ、かつ再現性よく使用可能である。物体電極層23に開口ごとの電極パターンを設ける場合は、電圧の印加を開口ごとに制御して、所望の開口部分でだけ接着力を変化させることができる。これにより、効率的な移載が実現される。
10、20 接着デバイス
11、21 高分子材料層
12、22 第2電極
13、23 電極層
15、25 接着体
16、26 絶縁層
17、27 第1電極
19、29 主面
31 駆動手段
33 制御手段
100 移載装置

Claims (6)

  1. 電圧の制御により接着力が変化する主面を備え
    主面側に位置する、少なくとも一つの開口を有する第1電極と、
    前記第1電極と対向する第2電極と、
    前記第1電極と前記第2電極の間に設けられる高分子材料層と、
    を有し、
    前記第1電極は、前記主面側に絶縁層を有する、
    接着デバイス。
  2. 前記高分子材料層は粘着性を有し、
    前記電圧の印加により前記主面に前記高分子材料層の一部が現れて接着力が増大する、
    請求項1に記載の接着デバイス。
  3. 前記高分子材料層は、前記電圧の印加がオフのときに前記主面から前記開口の中に後退する、請求項2に記載の接着デバイス。
  4. 前記第1電極は、複数の前記開口を有しており、
    前記電圧の印加は、前記開口ごとに独立して制御可能である、
    請求項1~3のいずれか1項に記載の接着デバイス。
  5. 請求項1に記載の接着デバイスと、
    前記接着デバイスを第1の位置と第2の位置の間で移動する駆動手段と、
    前記接着デバイスへの電圧印加を制御する制御手段と、
    を有し、
    前記制御手段は、前記接着デバイスへの前記電圧印加を制御して前記主面における接着力を変化させて、前記第1の位置と前記第2の位置の間で物体を搬送する、
    移載装置。
  6. 前記高分子材料層は粘着性を有し、前記接着デバイスは、前記電圧の印加により前記主面に前記高分子材料層の一部が現れて接着力が増大し、
    前記制御手段は、前記第1の位置で前記電圧を印加して前記主面で前記物体を保持し、前記第2の位置で前記電圧の印加をオフにして前記物体を離す、
    請求項5に記載の移載装置。
JP2020133044A 2020-08-05 2020-08-05 接着デバイス、及びこれを用いた移載装置 Pending JP2023133649A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020133044A JP2023133649A (ja) 2020-08-05 2020-08-05 接着デバイス、及びこれを用いた移載装置
PCT/JP2021/027693 WO2022030297A1 (ja) 2020-08-05 2021-07-27 接着デバイス、及びこれを用いた移載装置
TW110128295A TW202213811A (zh) 2020-08-05 2021-08-02 接著裝置及使用該接著裝置的轉移裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020133044A JP2023133649A (ja) 2020-08-05 2020-08-05 接着デバイス、及びこれを用いた移載装置

Publications (1)

Publication Number Publication Date
JP2023133649A true JP2023133649A (ja) 2023-09-27

Family

ID=80117346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020133044A Pending JP2023133649A (ja) 2020-08-05 2020-08-05 接着デバイス、及びこれを用いた移載装置

Country Status (3)

Country Link
JP (1) JP2023133649A (ja)
TW (1) TW202213811A (ja)
WO (1) WO2022030297A1 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4671817B2 (ja) * 2005-09-08 2011-04-20 信越ポリマー株式会社 部品保持具
JP5024971B2 (ja) * 2007-04-19 2012-09-12 株式会社アルバック 基板保持機構およびこれを備えた基板組立装置
JP2020145421A (ja) * 2019-02-28 2020-09-10 日東電工株式会社 接着デバイス、これを用いた移載装置、及び移載方法

Also Published As

Publication number Publication date
WO2022030297A1 (ja) 2022-02-10
TW202213811A (zh) 2022-04-01

Similar Documents

Publication Publication Date Title
US8822310B2 (en) Method, apparatus for holding and treatment of a substrate
US10222698B2 (en) Chiplets with wicking posts
US6770971B2 (en) Semiconductor device and method of fabricating the same
CN107818931B (zh) 半导体微元件的转移方法及转移装置
TW200949923A (en) Method and apparatus for peeling electronic component
JP2006187857A (ja) 垂直方向に配列されたナノロッドおよびその配列への電気接点をつくるためのシステムおよび方法
JP2004260176A (ja) テープおよびその製造方法
WO2012161660A1 (en) Method of transferring thin films
TW200306632A (en) Semiconductor device and its manufacturing method
US20070054470A1 (en) Method for thinning substrate and method for manufacturing circuit device
KR20190119031A (ko) 칩들을 본딩하기 위한 방법 및 디바이스
CN104934374A (zh) 电子管芯单体化方法
TW200805439A (en) Method of processing semiconductor wafer chip
JP2011192663A (ja) 実装方法及び実装装置
JP2012524419A (ja) キャリア基板から基板を分離するための装置及び方法
TW202005006A (zh) 在撓性或剛性載具上的單分電子基板及相關方法
JP2023133649A (ja) 接着デバイス、及びこれを用いた移載装置
JP2020145421A (ja) 接着デバイス、これを用いた移載装置、及び移載方法
KR102187881B1 (ko) 마이크로 led 검사용 프로브 소켓 디바이스 제조 방법
JP6315014B2 (ja) 半導体装置の製造方法
US7395706B2 (en) Micro sample heating apparatus and method of making the same
US11340258B2 (en) Probe pins with etched tips for electrical die test
US10580664B2 (en) Decal electronics for printed high performance CMOS electronic systems
CN110364539B (zh) 一种可分离式导电接触结构及其制备方法
WO2020175401A1 (ja) 接着デバイス、これを用いた移載装置、及び移載方法