JP2023127161A - 圧電発振器 - Google Patents

Abstract

【課題】電圧－容量特性が直線でない可変容量素子を使用して圧電発振器を構成した場合であっても所望の電圧－周波数特性を得る。【解決手段】圧電発振器は、第１端子と第２端子とを備える圧電振動子と、カソードが圧電振動子の第１端子に接続された第１可変容量素子と、カソードが圧電振動子の第２端子に接続された第２可変容量素子と、電圧値を可変可能な直流電源と、第１可変容量素子のカソードと圧電振動子の第１端子との接続点に一端が接続され、他端が電源に接続された第１抵抗と、ゲートが直流電源の正極側端子に接続され、ドレインが直流電源とは異なる電源に接続され、ソースが第２抵抗に接続されたトランジスタと、一端がトランジスタのソースに接続され、他端が接地された第２抵抗と、一端がトランジスタのソースと第２抵抗との接続点に接続され、他端が第２可変容量素子のカソードと圧電振動子の第２端子との接続点に接続された第３抵抗とを備える。【選択図】図１

Description

本発明は、圧電発振器に関するものである。

従来、オンチップの可変容量素子を使用したＶＣＸＯ（Voltage Controlled Xtal Oscillator）等の電圧制御型の可変発振器（VCO：Voltage Controlled Oscillator。以下、圧電発振器とも記載する。）があった。このような圧電発振器に用いられる可変容量素子としては、例えば特許文献１に記載されたような、階段接合の可変容量ダイオード（バリキャップ）が知られている。

特開２００５－１８３８１３号公報

このような階段接合の可変容量素子を使用して圧電発振器を構成した場合、電圧が低い領域では可変容量素子の合成容量が急激に変化し、電圧が高い領域では可変容量素子の合成容量が頭打ちになってしまう。すなわち、階段接合の可変容量素子を使用した場合、電圧－容量特性が直線的ではなかった。電圧－容量特性が直線的でない可変容量素子を使用した場合、圧電発振器の電圧－周波数特性が直線とはならず、所望の特性が得られないといった問題があった。

本発明は、上述したような事情に鑑みてなされた発明であり、電圧－容量特性が直線でない可変容量素子を使用して圧電発振器を構成した場合であっても、所望の電圧－周波数特性を得ることが可能な圧電発振器を提供することを目的とする。

本発明の一態様に係る圧電発振器は、第１端子と第２端子とを備える圧電振動子と、カソードが前記圧電振動子の前記第１端子に接続された第１可変容量素子と、カソードが前記圧電振動子の前記第２端子に接続された第２可変容量素子と、直流電圧源と、前記第１可変容量素子のカソードと前記圧電振動子の前記第１端子との接続点に一端が接続され、他端が前記直流電圧源に接続された第１抵抗と、ゲートが前記直流電圧源の正極側端子に接続され、ドレインが前記直流電圧源とは異なる電源に接続され、ソースが第２抵抗に接続されたトランジスタと、一端が前記トランジスタのソースに接続され、他端が接地された第２抵抗と、一端が前記トランジスタのソースと第２抵抗との接続点に接続され、他端が前記第２可変容量素子のカソードと前記圧電振動子の前記第２端子との接続点に接続された第３抵抗とを備える。

本発明の一態様に係る圧電発振器において、前記トランジスタは、ｎチャネル型のＭＯＳ－ＦＥＴである。

本発明の一態様に係る圧電発振器において、前記第１可変容量素子及び前記第２可変容量素子は、いずれも可変容量ダイオードである。

本発明の一態様に係る圧電発振器において、前記第１可変容量素子及び前記第２可変容量素子は、互いに同等の電気的特性を有する。

本発明の一態様に係る圧電発振器において、前記直流電圧源が印加する電圧の範囲は、前記トランジスタの動作閾値電圧の２倍以上である。

本発明によれば、電圧－容量特性が直線でない可変容量素子を使用して圧電発振器を構成した場合であっても、所望の電圧－周波数特性を得ることが可能な圧電発振器を提供することができる。

実施形態に係る圧電発振器の回路構成の一例を示す回路図である。 実施形態に係る圧電発振器が備える可変容量素子の電圧－容量特性の一例を示すグラフである。 実施形態に係る圧電発振器の圧電振動子の両端における電圧－周波数特性の一例を示すグラフである。 実施形態に係る圧電発振器の電圧－周波数特性の一例を示すグラフである。 従来技術に係る圧電発振器の回路構成の一例を示す回路図である。 従来技術に係る圧電発振器が備える可変容量素子の電圧－容量特性の一例を示すグラフである。 従来技術に係る圧電発振器の電圧－周波数特性の一例を示すグラフである。

［従来技術］
まず、図５から図７を参照しながら、従来技術に係る圧電発振器９について説明する。従来技術に係る圧電発振器９は、印加される電圧に応じた高周波信号を出力する。一例として、圧電発振器９は可変容量素子（可変容量ダイオード、又はバリキャップ）を用いた電圧制御を行うＶＣＸＯ（Voltage Controlled Xtal Oscillator、電圧制御水晶発振器）であってもよい。

図５は、従来技術に係る圧電発振器の回路構成の一例を示す回路図である。同図を参照しながら、圧電発振器９の回路構成について説明する。
圧電発振器９は、圧電振動子９１と、直流電源９２と、抵抗９３１と、抵抗９３２と、インバータ９４と、抵抗９５と、コンデンサ９６と、コンデンサ９７と、可変容量素子９８と、可変容量素子９９とを備える。

圧電振動子９１は、所定の電圧が印加されることにより発振する。圧電振動子９１は、例えば水晶振動子である。直流電源９２は、直流電力を出力する直流電圧源である。直流電源９２は、圧電振動子９１の両端に所定の電圧を印加する。直流電源９２は、例えば０［Ｖ（ボルト）］から３．３［Ｖ］の電圧を印加する。抵抗９３１は直流電源９２の正極側端子と圧電振動子９１の一端との間に接続され、抵抗９３２は直流電源９２の正極側端子と圧電振動子９１の他端との間に接続される。インバータ９４は、コンデンサ９６を介して圧電振動子９１の一端に接続され、コンデンサ９７を介して圧電振動子９１の他端に接続される。抵抗９５は、インバータ９４の入力端子と出力端子との間に接続される帰還抵抗である。可変容量素子９８のカソードＫは、圧電振動子９１、抵抗９３２及びコンデンサ９６の接続点に接続される。可変容量素子９９のカソードＫは、圧電振動子９１、抵抗９３１及びコンデンサ９７の接続点に接続される。可変容量素子９８及び可変容量素子９９のアノードＡは接地される。

図６は、従来技術に係る圧電発振器が備える可変容量素子の電圧－容量特性の一例を示すグラフである。同図を参照しながら、圧電発振器９が備える可変容量素子の電圧－容量特性の一例について説明する。同図には、横軸を可変容量素子に印加される電圧、縦軸を可変容量素子の容量として、圧電発振器９が備える可変容量素子９８又は可変容量素子９９の電圧－容量特性の一例を示す。以下の説明において、可変容量素子９８又は可変容量素子９９を区別しない場合は、単に可変容量素子と記載する場合がある。

図６には、圧電発振器９が２つの異なる可変容量素子を用いた場合における電圧－容量特性をそれぞれ曲線Ｃ６１、曲線Ｃ６２として示す。曲線Ｃ６１に示される特性を有する可変容量素子と、曲線Ｃ６２に示される特性を有する可変容量素子とは、ｐｎ接合面における不純物濃度分布が異なる。
具体的には、接合容量の電圧特性Ｃ∝Ｖ＾－ｎにおいて、曲線Ｃ６１は、ｎ＝１／２である階段接合を用いた可変容量素子の特性の一例を示し、曲線Ｃ６２は、ｎ＝２である超階段接合を用いた可変容量素子の特性の一例を示す。

曲線Ｃ６１に示されるように、階段接合を用いた可変容量素子は、電圧が低い領域において急激に容量が変化し、電圧が高い領域においては容量の変化が小さくなる（以降の説明において、変化量が小さくなることを「頭打ちになる」とも記載する。）。すなわち、階段接合を用いた可変容量素子は、電圧に応じて、電圧の変化に対する容量の変化が異なる。換言すれば、階段接合を用いた可変容量素子は、電圧－容量特性が直線的でない。

一方、曲線Ｃ６２に示されるように、超階段接合を用いた可変容量素子は、電圧が低い領域であっても、電圧が高い領域であっても、容量の変化量が略一定である。ここで、容量の変化量が略一定である範囲とは、電圧の変化に対する容量の変化量が電圧に応じて変化せず一定であるとみなすことができる範囲である。すなわち、超階段接合を用いた可変容量素子は、電圧の変化量に対する容量の変化量が電圧に依存しない。換言すれば、階段接合を用いた可変容量素子は、電圧－容量特性が直線的である。

なお、図６に示す横軸は、例えば０［Ｖ］から３．３［Ｖ］程度であってもよい。また、図６に示す縦軸は、例えば０［ｐＦ（ピコファラッド）］から１０［ｐＦ］等であってもよい。

図７は、従来技術に係る圧電発振器の電圧－周波数特性の一例を示すグラフである。同図を参照しながら、従来技術に係る圧電発振器９の電圧－周波数特性の一例について説明する。同図には、横軸を可変容量素子に印加される電圧、縦軸を圧電振動子９１の発振周波数として、圧電発振器９の電圧－周波数特性の一例を示す。
なお発振周波数はｆ=１／２π√ＬＣ∝１／√Ｖ＾－ｎである。
同図には、ｎ＝１／２である階段接合を用いた可変容量素子の電圧－容量特性を曲線Ｃ７１として、ｎ＝２である超階段接合を用いた可変容量素子の電圧－容量特性を曲線Ｃ６２として示す。

曲線Ｃ７１に示すように、階段接合を用いた可変容量素子は、電圧が低い領域において急激に周波数が変化し、電圧が高い領域において周波数の変化が小さくなる。すなわち、階段接合を用いた可変容量素子は、電圧に応じて、電圧の変化に対する周波数の変化量が異なる。換言すれば、階段接合を用いた可変容量素子は、電圧－周波数特性が直線的でない。

一方、曲線Ｃ７２に示すように、超階段接合を用いた可変容量素子は、電圧が低い領域であっても、電圧が高い領域であっても、周波数の変化量が略一定である。ここで、周波数の変化量が略一定である範囲とは、電圧の変化量に対する周波数の変化量が電圧に応じて変化せず一定であるとみなすことができる範囲である。すなわち、超階段接合を用いた可変容量素子は、電圧の変化量に対する周波数の変化量が電圧に依存しない。換言すれば、階段接合を用いた可変容量素子は、電圧－周波数特性が直線的である。

［実施形態］
本実施形態では、曲線Ｃ６１又は曲線Ｃ７１で示したような特性を有する階段接合を用いた可変容量素子を使用して圧電発振器を構成した場合であっても、所望の電圧－周波数特性を得ることが可能な圧電発振器１を提供することを目的とする。換言すれば、電気的特性の悪い可変容量素子を使用した場合であっても、所望の電圧－周波数特性を得ることが可能な圧電発振器を提供することを目的とする。

図１から図４を参照しながら、本発明の実施形態について説明する。
図１は、実施形態に係る圧電発振器の回路構成の一例を示す回路図である。同図を参照しながら、圧電発振器１の回路構成の一例について説明する。圧電発振器１は、第１可変容量素子１８及び第２可変容量素子１９にそれぞれ異なる電圧が印加される点において、従来技術に係る圧電発振器９とは異なる。

圧電発振器１は、具体的には可変容量素子を用いた電圧制御を行うＶＣＸＯであってもよい。以降の説明で圧電発振器１はＶＣＸＯであるとして説明するが、圧電発振器１はこの一例に限定されない。例えば、圧電発振器１は、ＶＸＯ(Variable Xtal Oscillator)等の発振器であってもよい。

圧電発振器１は、圧電振動子１１と、直流電源１２と、第１抵抗１３と、トランジスタ２１と、第２抵抗２２と、第３抵抗２３と、インバータ１４と、抵抗１５と、コンデンサ１６と、コンデンサ１７と、第１可変容量素子１８と、第２可変容量素子１９とを備える。

圧電発振器１は、電圧が印加されることにより発振する。圧電発振器１は、例えば水晶振動子である。圧電振動子１１は、第１端子１１１と、第２端子１１２とを備える。第１端子１１１をＸＴと、第２端子１１２をＸＴＮとも記載する。

直流電源１２は、直流電力を出力する直流電圧源である。直流電源１２は、接続される負荷によらず一定の電圧を出力可能な定電圧源であってもよい。直流電源１２は正極側端子１２１と負極側端子１２２とを備え、負極側端子１２２は接地される。

第１抵抗１３は、一端が第１可変容量素子１８のカソードＫと圧電振動子１１の第１端子１１１とコンデンサ１６との接続点（以下、接続点Ｐ１と記載する。）に接続され、他端が直流電源１２の正極側端子１２１に接続される。

第１可変容量素子１８は、可変容量ダイオード（バリキャップ）であってもよい。第１可変容量素子１８は、アノードＡ及びカソードＫを備える。第１可変容量素子１８のカソードＫは、接続点Ｐ１において圧電振動子１１の第１端子１１１に接続される。第１可変容量素子１８のアノードＡは、接地される。

第２可変容量素子１９は、可変容量ダイオード（バリキャップ）であってもよい。第２可変容量素子１９は、アノードＡ及びカソードＫを備える。第２可変容量素子１９のカソードＫは、接続点Ｐ３において圧電振動子１１の第２端子１１２に接続される。第２可変容量素子１９のアノードＡは、接地される。

なお、第１可変容量素子１８及び第２可変容量素子１９は、互いに同様の構造を有することにより、互いに同等の電気的特性を有していてもよい。電気的特性とは、例えば、電圧－容量特性であってもよい。
なお、第１可変容量素子１８及び第２可変容量素子１９は、互いに異なる構造を有することにより、互いに異なる電気的特性を有していてもよい。

トランジスタ２１は、直流電源１２の出力電圧に応じて、第２可変容量素子１９に印加される電圧を制御する。トランジスタ２１は、例えばｎチャネル型のＭＯＳ－ＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor；金属酸化膜半導体電界効果トランジスタ）であってもよい。トランジスタ２１は、ゲートＧが直流電源１２の正極側端子と第１抵抗１３との接続点に接続され、ドレインＤが電源２４に接続され、ソースＳが第２抵抗２２と第３抵抗２３との接続点（以下、接続点Ｐ２と記載する。）に接続される。電源２４は、直流電源１２とは異なる電源であってもよい。

第２抵抗２２は、一端がトランジスタ２１のソースＳに接続され、他端が接地される。
第３抵抗２３は、一端がトランジスタ２１のソースＳと第２抵抗２２との接続点Ｐ２に接続され、他端が第２可変容量素子１９のカソードＫと圧電振動子１１の第２端子１１２との接続点（以下、接続点Ｐ３と記載する。）に接続される。

インバータ１４は、入力端子１４１と出力端子１４２とを備える。入力端子１４１は、コンデンサ１６を介して第１可変容量素子１８のカソードＫに接続される。出力端子１４２は、コンデンサ１７を介して第２可変容量素子１９のカソードＫに接続される。抵抗１５は、インバータ１４と並列に（すなわち、一端が入力端子１４１に、他端が出力端子１４２に）接続される帰還抵抗である。

次に、図２から図４を参照しながら、圧電発振器１の電気的特性について説明する。なお、図２から図４に示すグラフは、回路シミュレーションにより得られた結果を示すグラフである。

図２は、実施形態に係る圧電発振器が備える可変容量素子の電圧－容量特性の一例を示すグラフである。同図を参照しながら、圧電発振器１が備える第１可変容量素子１８及び第２可変容量素子１９の電圧－容量特性の一例について説明する。以下の説明において、第１可変容量素子１８及び第２可変容量素子１９を区別しない場合は、単に可変容量素子と記載する場合がある。

なお、図２に示す横軸として０から１の範囲で示すが、例えば０［Ｖ］から３．３［Ｖ］程度であってもよい。また、図２に示す縦軸として０から２の範囲で示すが、例えば０［ｐＦ］から１０［ｐＦ］等であってもよい。

曲線Ｃ２１は、第１可変容量素子１８についての電圧－容量特性を示す。曲線Ｃ２２は、第２可変容量素子１９についての電圧－容量特性を示す。曲線Ｃ２３は、第１可変容量素子１８と第２可変容量素子１９の合成容量についての電圧－容量特性を示す。

同図に示す特性は、一例としてトランジスタ２１の動作閾値電圧ＶＴＮ（すなわち、ゲート閾値電圧ＶＧＳ（ＴＨ））が０．５である場合の一例について説明する。
また、第１可変容量素子１８及び第２可変容量素子１９はいずれも階段接合を用いた可変容量素子である。

第１可変容量素子１８には、直流電源１２の出力電圧が第１抵抗１３を介して印加される。したがって、曲線Ｃ２１に示される第１可変容量素子１８の電圧－容量特性は、階段接合を用いた可変容量素子の特性を有する。すなわち、第１可変容量素子１８の電圧－容量特性は、電圧が低い領域において急激に容量が変化し、電圧が高い領域において容量の変化が小さくなる。換言すれば、曲線Ｃ２１は直線的でない。

第２可変容量素子１９には、トランジスタ２１及び第３抵抗２３を介して電源２４の電圧が印加される。直流電源１２の出力電圧がトランジスタ２１の動作閾値電圧ＶＴＮ以下である範囲（例えば、０から０．５）において、トランジスタ２１はオフであるため。第２可変容量素子１９のカソードＫは、第２抵抗２２及び第３抵抗２３を介して接地される。したがって、直流電源１２の出力電圧がトランジスタ２１の動作閾値電圧ＶＴＮ以下である範囲において、第２可変容量素子１９の容量は最大値（例えば２．０）となる。

直流電源１２の出力電圧がトランジスタ２１の動作閾値電圧ＶＴＮを超えると、トランジスタ２１がオンし、電源２４の電圧が第３抵抗２３を介して第２可変容量素子１９のカソードＫに印加される。したがって、直流電源１２の出力電圧がトランジスタ２１の動作閾値電圧ＶＴＮを超える範囲において、第２可変容量素子１９の容量は直流電源１２の出力電圧に応じて変化する。

第１可変容量素子１８及び第２可変容量素子１９の合成容量としては、曲線Ｃ２３に示すように、直流電源１２の出力電圧がトランジスタ２１の動作閾値電圧ＶＴＮ以下である範囲（すなわち電圧が低い領域）において急激に容量が変化する第１可変容量素子１８の容量と、容量が大きく一定の値である第２可変容量素子１９の容量とが合成される。

また、直流電源１２の出力電圧がトランジスタ２１の動作閾値電圧ＶＴＮを超える範囲（すなわち電圧が高い領域）において容量の変化が頭打ちとなった第１可変容量素子１８の容量と、急激に容量が変化する第２可変容量素子１９の容量とが合成される。

したがって、第１可変容量素子１８及び第２可変容量素子１９の合成容量としては、直流電源１２の出力電圧がトランジスタ２１の動作閾値電圧ＶＴＮ以下であっても変化するし、直流電源１２の出力電圧がトランジスタ２１の動作閾値電圧ＶＴＮを超えても頭打ちにならない。よって、第１可変容量素子１８及び第２可変容量素子１９の合成容量としては、直線に近い電圧－容量特性が得られる。

なお、直流電源１２が印加する電圧の範囲は、トランジスタ２１の動作閾値電圧ＶＴＮより大きい。より好適には、直流電源１２が印加する電圧の範囲は、トランジスタ２１の動作閾値電圧ＶＴＮの２倍以上であってもよい。

図３は、実施形態に係る圧電発振器の圧電振動子の両端における電圧－周波数特性の一例を示すグラフである。同図を参照しながら、圧電発振器１の圧電振動子１１の両端における電圧－周波数特性の一例について説明する。曲線Ｃ３１は第１端子１１１における電圧ＶＸＴの周波数特性を示す。曲線Ｃ３２は第２端子１１２における電圧ＶＸＴＮの周波数特性を示す。

なお、図３に示す横軸として０から１の範囲で示すが、例えば０［Ｖ］から３．３［Ｖ］程度であってもよい。また、図３に示す縦軸として０から１の範囲で示すが、例えば０［ＭＨｚ（メガヘルツ）］から８［ＭＨｚ］等であってもよい。

曲線Ｃ３１に示すように、第１端子１１１における電圧ＶＸＴが大きくなると、周波数も比例して大きくなる。一方、曲線Ｃ３２に示すように、第２端子１１２における電圧ＶＸＴＮは、電圧が０から０．３の範囲において０であり、電圧が０．３を超えた点から周波数も比例して大きくなる。すなわち、電圧ＶＸＴＮは電圧ＶＸＴに遅れて立ち上がる。

換言すれば、第１端子１１１には直流電源１２の出力電圧が第１抵抗１３を介して直接的に印加されるため、直流電源１２の出力電圧が大きくなると電圧ＶＸＴも対応して大きくなる。一方、第２端子１１２には、トランジスタ２１がオンした後でなければ電圧が印加されない。したがって、電圧ＶＸＴＮはトランジスタ２１の動作閾値電圧ＶＴＮの分、電圧ＶＸＴより遅れて立ち上がる。

図４は、実施形態に係る圧電発振器の電圧－周波数特性の一例を示すグラフである。同図を参照しながら、圧電発振器１の電圧－周波数特性の一例について説明する。曲線Ｃ４は圧電発振器１の電圧－周波数特性を示す。

なお、図４に示す横軸として０から１の範囲で示すが、例えば０［Ｖ］から３．３［Ｖ］程度であってもよい。また、図４に示す縦軸として１から２の範囲で示すが、例えば８［ＭＨｚ］から１６［ＭＨｚ］等であってもよい。

曲線Ｃ４に示すように、直流電源１２の出力電圧がトランジスタ２１の動作閾値電圧ＶＴＮ以下である範囲（すなわち電圧が低い領域）において周波数が十分に変化し、動作閾値電圧ＶＴＮを超える範囲（すなわち電圧が高い領域）においても周波数が十分に変化している。すなわち、圧電発振器１の電圧－周波数特性は、電圧が低い領域においても周波数が変化し、電圧が高い領域においても周波数の変化量が頭打ちとならない。

［実施形態の効果のまとめ］
以上説明したように、本実施形態に係る圧電発振器１は、圧電振動子１１と、第１可変容量素子１８と、第２可変容量素子１９と、直流電源（直流電圧源）１２と、第１抵抗１３と、トランジスタ２１と、第２抵抗２２と、第３抵抗２３とを備える。圧電発振器１は、トランジスタ２１を備えることにより、第１可変容量素子１８に印加される電圧と、第２可変容量素子１９に印加させる電圧とを異ならせる。具体的には、圧電発振器１は、トランジスタ２１を備えることにより、第１可変容量素子１８より遅れて第２可変容量素子１９に電圧を印加する。すなわち、圧電発振器１は、電圧が低い領域においては第１可変容量素子１８に電圧を印加することにより容量の変化量を確保し、電圧が高い領域において第２可変容量素子１９に電圧を印加し始めることにより容量の変化量を確保する。
したがって、圧電発振器１は、電圧が高い領域において第１可変容量素子１８の電圧－容量特性が頭打ちになった場合であっても、トランジスタ２１を介して第２可変容量素子１９に電圧を印加することにより、第１可変容量素子１８及び第２可変容量素子１９の合成容量を可変させることができる。

換言すれば、圧電発振器１は、電圧－容量が直線でない階段接合の第１可変容量素子１８及び第２可変容量素子１９を使用した場合であっても、直線的な電圧－周波数特性を得ることができる。
よって、本実施形態によれば、電圧－容量特性が直線でない階段接合の可変容量素子を使用して圧電発振器を構成した場合であっても、所望の電圧－周波数特性を得ることができる。

また、上述した実施形態によれば、トランジスタ２１は、ｎチャネル型のＭＯＳ－ＦＥＴである。したがって、圧電発振器１は、バイポーラトランジスタを用いた場合のように電力損失が大きくなく、時間的な遅れも小さいため、好適に、所望の電圧－周波数特性を得ることができる。

また、上述した実施形態によれば、第１可変容量素子１８及び第２可変容量素子１９は、いずれも可変容量ダイオード（バリキャップ）である。したがって、本実施形態によれば、コストをかけて超階段接合の可変容量ダイオードを開発しなくても、電圧－容量特性が直線でない階段接合の可変容量ダイオードを用いて、所望の電圧－周波数特性を得ることができる。

また、上述した実施形態によれば、第１可変容量素子１８及び第２可変容量素子１９は、同様の構造を有することにより同等の電気的特性を有する。したがって、本実施形態によれば、構造物のレイアウトを容易に行うことができる。

また、上述した実施形態によれば、直流電源１２が印加する電圧の範囲は、トランジスタ２１の動作閾値電圧ＶＴＮの２倍以上である。換言すれば、直流電源１２は、トランジスタ２１の動作閾値電圧ＶＴＮの２倍以上の電圧に可変することができる。したがって、本実施形態によれば、第１可変容量素子１８の容量の変化が頭打ちになる前の電圧において、第２可変容量素子１９の容量が合成される。したがって、圧電発振器１によれば、直線的な電圧－容量特性を得ることができる。

なお、上述した実施形態では、電圧ＶＸＴＮが電圧ＶＸＴより遅れて立ち上がる場合の構成について説明したが、電圧ＶＸＴが電圧ＶＸＴＮより遅れて立ち上がるよう構成してもよい。この場合、トランジスタ２１、第２抵抗２２及び第３抵抗２３の構成を第１抵抗１３と入れ替えることにより構成してもよい。
トランジスタ２１、第２抵抗２２及び第３抵抗２３の構成を第１抵抗１３と入れ替えることにより、直流電源１２の出力電圧がトランジスタ２１の動作閾値電圧ＶＴＮ以下である範囲においては第２可変容量素子１９の容量が変化し、直流電源１２の出力電圧がトランジスタ２１の動作閾値電圧ＶＴＮを超える範囲においては、可変する第１可変容量素子１８の容量が合成され、直線的な電圧－容量特性を得ることができ、ひいては電圧－周波数特性を得ることができる。

以上、本発明を実施するための形態について実施形態を用いて説明したが、本発明はこうした実施形態に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲内において種々の変形及び置換を加えることができる。

１…圧電発振器、１１…圧電振動子、１１１…第１端子、１１２…第２端子、１２…直流電源、１３…第１抵抗、１４…インバータ、１４１…入力端子、１４２…出力端子、１５…抵抗、１６…コンデンサ、１７…コンデンサ、１８…第１可変容量素子、１９…第２可変容量素子、２１…トランジスタ、２２…第２抵抗、２３…第３抵抗、２４…電源、Ｐ１、Ｐ２、Ｐ３…接続点

Claims (5)

1. 第１端子と第２端子とを備える圧電振動子と、
   カソードが前記圧電振動子の前記第１端子に接続された第１可変容量素子と、
   カソードが前記圧電振動子の前記第２端子に接続された第２可変容量素子と、
   直流電圧源と、
   前記第１可変容量素子のカソードと前記圧電振動子の前記第１端子との接続点に一端が接続され、他端が前記直流電圧源に接続された第１抵抗と、
   ゲートが前記直流電圧源の正極側端子に接続され、ドレインが前記直流電圧源とは異なる電源に接続され、ソースが第２抵抗に接続されたトランジスタと、
   一端が前記トランジスタのソースに接続され、他端が接地された第２抵抗と、
   一端が前記トランジスタのソースと第２抵抗との接続点に接続され、他端が前記第２可変容量素子のカソードと前記圧電振動子の前記第２端子との接続点に接続された第３抵抗と
   を備える圧電発振器。
2. 前記トランジスタは、ｎチャネル型のＭＯＳ－ＦＥＴである
   請求項１に記載の圧電発振器。
3. 前記第１可変容量素子及び前記第２可変容量素子は、いずれも可変容量ダイオードである
   請求項１又は請求項２に記載の圧電発振器。
4. 前記第１可変容量素子及び前記第２可変容量素子は、互いに同等の電気的特性を有する
   請求項１から請求項３のいずれか一項に記載の圧電発振器。
5. 前記直流電圧源が印加する電圧の範囲は、前記トランジスタの動作閾値電圧の２倍以上である
   請求項１から請求項４のいずれか一項に記載の圧電発振器。

Images