JP2023123143A

JP2023123143A - wiring board

Info

Publication number: JP2023123143A
Application number: JP2022027028A
Authority: JP
Inventors: 憲三宇佐美; Kenzo Usami; 充西村; Mitsuru Nishimura; 康行柳瀬; Yasuyuki Yanase; 桂二高木; Keiji Takagi; 晃佳服部; Teruyoshi Hattori
Original assignee: NGK Spark Plug Co Ltd
Current assignee: Niterra Co Ltd
Priority date: 2022-02-24
Filing date: 2022-02-24
Publication date: 2023-09-05

Abstract

To provide a wiring board that can efficiently dissipate heat generated from electronic components.SOLUTION: The wiring board includes: an insulating substrate on which electronic components are mounted; a first wiring arranged on a first surface of the insulating substrate that is on the side of the electronic components and connected to the electronic components; and a second wiring arranged on a second surface of the insulating substrate that is on the opposite side of the first surface of the substrate. The insulating substrate has a non-through via formed in the second surface. At least a portion of the non-through via is constituted of a material having a higher thermal conductivity than the insulating substrate.SELECTED DRAWING: Figure 1

Description

本発明は、配線基板に関する。 The present invention relates to wiring boards.

従来、半導体や発光素子等の電子部品が搭載される配線基板を含む装置において、配線基板に搭載される電子部品の特性に応じた種々の構造が検討されている。例えば、特許文献１に開示されたセラミック基板を含む発光装置では、セラミック基板に搭載される発光素子による発光の輝度低下を抑制するために、入射する光を発光観測面方向に反射する光反射部が設けられている。 2. Description of the Related Art Conventionally, in a device including a wiring board on which electronic parts such as semiconductors and light emitting elements are mounted, various structures have been studied according to the characteristics of the electronic parts mounted on the wiring board. For example, in a light-emitting device including a ceramic substrate disclosed in Patent Document 1, in order to suppress a decrease in luminance of light emitted by a light-emitting element mounted on the ceramic substrate, a light reflecting portion that reflects incident light in the light emission observation surface direction. is provided.

特開２００４－１１１９３７号公報JP 2004-111937 A

一方、配線基板への搭載が想定される電子部品では、その電子部品の稼働に応じて熱が発生する。そのため、配線基板においては、電子部品の特性に応じた構造の他に、放熱効率を考慮した構造についても検討されている。ここで、配線基板のうち電子部品が搭載される側の面である第１面と、第１面とは反対側の面である第２面と、の各々の面に、配線が配置された構造における放熱について考える。このような構造では、電子部品において発生した熱は、主に、第１面側の配線から配線基板を介して第２面側の配線へと伝達される。しかしながら、このような構造における放熱効率については、これまで十分に検討されておらず、電子部品から発生した熱を効率よく放熱できる配線基板の開発が望まれていた。 On the other hand, an electronic component that is expected to be mounted on a wiring board generates heat according to the operation of the electronic component. Therefore, in the wiring board, in addition to the structure corresponding to the characteristics of the electronic component, the structure considering the heat dissipation efficiency is also being studied. Here, the wiring is arranged on each of the first surface, which is the surface on which the electronic components are mounted, of the wiring board, and the second surface, which is the surface opposite to the first surface. Consider the heat dissipation in the structure. In such a structure, heat generated in the electronic component is mainly transferred from the wiring on the first surface side to the wiring on the second surface side through the wiring substrate. However, the heat radiation efficiency of such a structure has not been sufficiently studied so far, and development of a wiring board capable of efficiently radiating heat generated from electronic components has been desired.

本発明は、上述した課題の少なくとも一部を解決するためになされたものであり、電子部品から発生した熱を効率よく放熱できる配線基板を提供することを目的とする。 SUMMARY OF THE INVENTION It is an object of the present invention to provide a wiring board capable of efficiently dissipating heat generated from electronic components.

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現できる。 The present invention has been made to solve at least part of the above problems, and can be implemented as the following modes.

（１）本発明の一形態によれば、配線基板が提供される。この配線基板は、電子部品が搭載される絶縁基板と、前記絶縁基板のうち前記電子部品の側の面である第１面に配置され、前記電子部品と接続する第１配線と、前記絶縁基板のうち前記第１面とは反対側の面である第２面に配置された第２配線と、を備え、前記絶縁基板には、前記第２面に非貫通ビアが形成されており、前記非貫通ビアの少なくとも一部は、前記絶縁基板よりも熱伝導率の高い材料によって構成されている。 (1) According to one aspect of the present invention, a wiring board is provided. The wiring board includes an insulating substrate on which an electronic component is mounted, first wiring arranged on a first surface of the insulating substrate on the side of the electronic component and connected to the electronic component, and the insulating substrate. and a second wiring disposed on a second surface opposite to the first surface of the insulating substrate, wherein non-through vias are formed on the second surface of the insulating substrate, and the At least part of the non-through via is made of a material having higher thermal conductivity than the insulating substrate.

この構成によれば、絶縁基板における第２面には、少なくとも一部が絶縁基板よりも熱伝導率の高い材料により構成された非貫通ビアが形成されている。このため、電子部品から発生した熱の少なくとも一部は、絶縁基板に伝達されたのち非貫通ビアを介して第２面側へと伝達されることから、電子部品から発生した熱を効率よく放熱することができる。また、第２面に形成された非貫通ビアは、絶縁基板を貫通して第１面にまで達していないため、電子部品が搭載される第１面の平坦度は、非貫通ビアの形成により損なわれないことから、第１面の平坦度を維持することができる。 According to this configuration, the second surface of the insulating substrate is formed with non-through vias, at least a part of which is made of a material having a higher thermal conductivity than that of the insulating substrate. Therefore, at least part of the heat generated from the electronic component is transmitted to the insulating substrate and then transmitted to the second surface side through the non-through via, so that the heat generated from the electronic component can be efficiently dissipated. can do. In addition, the non-through vias formed on the second surface do not penetrate the insulating substrate and reach the first surface. Since it is not damaged, the flatness of the first surface can be maintained.

（２）上記態様の配線基板において、前記非貫通ビアは、前記第２面のうち前記第２配線が配置された部分に形成されていてもよい。
この構成によれば、電子部品から発生した熱の少なくとも一部は、非貫通ビアに伝達されたのち第２配線に伝達される。一般的に、配線は、電気伝導率が高い材料によって構成されており、そのような材料は熱伝導率も高い。したがって、この構成によれば、電子部品から発生した熱を一層効率よく放熱することができる。 (2) In the wiring board of the aspect described above, the non-through via may be formed in a portion of the second surface where the second wiring is arranged.
According to this configuration, at least part of the heat generated from the electronic component is transferred to the non-through via and then transferred to the second wiring. Generally, the wiring is made of materials with high electrical conductivity, and such materials also have high thermal conductivity. Therefore, according to this configuration, the heat generated from the electronic component can be dissipated more efficiently.

（３）上記態様の配線基板において、前記非貫通ビアは、前記第２配線が配置された部分のうち前記第２配線の幅方向における中央位置より前記絶縁基板の中央側に寄った位置に形成されていてもよい。
この構成によれば、電子部品において絶縁基板の中央と対向する位置付近に発熱が集中しやすい場合、そのような位置に寄るように非貫通ビアが配置されていることになる。したがって、そのような位置から発生した熱を効率よく放熱することができる。 (3) In the wiring board according to the aspect described above, the non-through via is formed at a position closer to the central side of the insulating substrate than the central position in the width direction of the second wiring in the portion where the second wiring is arranged. may have been
According to this configuration, if heat generation is likely to concentrate near the position facing the center of the insulating substrate in the electronic component, the non-through vias are arranged so as to be close to such a position. Therefore, the heat generated from such positions can be efficiently dissipated.

（４）上記態様の配線基板において、前記非貫通ビアの最大幅は、前記非貫通ビアの上に位置する前記第２配線の最小幅以下であってもよい。
この構成によれば、第２配線の最小幅は、他の部材との絶縁性が確保されるように設計されていることから、この最小幅より小さい最大幅を有する非貫通ビアについても他の部材との絶縁性を確保することができる。 (4) In the wiring board of the aspect described above, the maximum width of the non-through via may be equal to or less than the minimum width of the second wiring located above the non-through via.
According to this configuration, since the minimum width of the second wiring is designed so as to ensure insulation from other members, non-through vias having a maximum width smaller than this minimum width also have other widths. Insulation with members can be ensured.

（５）上記態様の配線基板において、前記第２面から前記非貫通ビアの底面までの長さは、前記非貫通ビアが形成された部分における前記第１面から前記第２面までの長さの３分の２以下の長さであってもよい。
この構成によれば、絶縁基板の剛性を維持しつつ、第２面から前記非貫通ビアの底面までの長さについて、ある程度の長さを確保することができる。 (5) In the wiring board of the aspect described above, the length from the second surface to the bottom surface of the non-through via is the length from the first surface to the second surface in the portion where the non-through via is formed. may be two-thirds or less of the length.
With this configuration, it is possible to secure a certain length from the second surface to the bottom surface of the non-through via while maintaining the rigidity of the insulating substrate.

（６）上記態様の配線基板において、前記非貫通ビアの側面と接続する配線が存在しなくてもよい。
この構成によれば、非貫通ビアの側面と接続する配線が存在しないため、配線から生じた熱が非貫通ビアに集中してしまうことを抑制できる。したがって、局所的な発熱を避けながら、非貫通ビアにおいて絶縁基板から伝達された熱を第２面の側に向かって効率よく伝達することができる。 (6) In the wiring board of the aspect described above, there may be no wiring connected to the side surface of the non-through via.
According to this configuration, since there is no wiring connected to the side surface of the non-through via, it is possible to suppress the heat generated from the wiring from concentrating on the non-through via. Therefore, heat transferred from the insulating substrate in the non-through via can be efficiently transferred toward the second surface side while avoiding local heat generation.

（７）上記態様の配線基板において、前記非貫通ビアの底面と接続する配線が存在しなくてもよい。
この構成によれば、非貫通ビアと第２配線との間での絶縁性を確保しやすくすることができる。非貫通ビアの底面と接続する配線が存在する場合、配線は第１面もしくは第２面と略平行に引き回される傾向にある。そのため、非貫通ビアの底面と接続する配線と第２配線との距離が小さいため絶縁性が確保できない可能性がある。また、非貫通ビアの側面と接続する配線及び底面と接続する配線のいずれもが存在しない場合には、非貫通ビアは導電機能を担っていないことから、非貫通ビアを構成する材料に関して電気伝導率を考慮せずに熱伝導率のみを考慮した材料を選択することができる。 (7) In the wiring board of the aspect described above, there may be no wiring connected to the bottom surface of the non-through via.
According to this configuration, it is possible to easily ensure insulation between the non-through via and the second wiring. If there is wiring connected to the bottom surface of the non-penetrating via, the wiring tends to be routed substantially parallel to the first surface or the second surface. Therefore, since the distance between the wiring connected to the bottom surface of the non-penetrating via and the second wiring is small, there is a possibility that insulation cannot be ensured. In addition, if there is neither a wiring connected to the side surface of the non-through via nor a wiring connected to the bottom surface of the non-through via, the non-through via does not have a conductive function. A material can be selected considering only thermal conductivity without considering modulus.

（８）上記態様の配線基板において、前記第１面に対向非貫通ビアが形成されており、前記対向非貫通ビアの少なくとも一部は、前記絶縁基板よりも熱伝導率の高い材料によって構成されていてもよい。
この構成によれば、電子部品から発生した熱の少なくとも一部は、対向非貫通ビアを介して絶縁基板に伝達されたのち第２面側へと伝達されることから、電子部品から発生した熱を効率よく放熱することができる。 (8) In the wiring board of the aspect described above, opposing non-through vias are formed on the first surface, and at least part of the opposing non-through vias are made of a material having a higher thermal conductivity than the insulating substrate. may be
According to this configuration, at least part of the heat generated from the electronic component is transmitted to the second surface after being transmitted to the insulating substrate through the opposed non-through vias. can efficiently dissipate heat.

（９）上記態様の配線基板において、前記対向非貫通ビアには、前記第１面のうち、前記第１面から前記第２面を透過視したときに前記第２配線が配置されておらず、かつ、前記第１配線が配置された部分に形成されている前記対向非貫通ビアが含まれていてもよい。
この構成によれば、加工ばらつきにより対向非貫通ビアの深さ（第１面から対向非貫通ビアの底面までの長さ）が変動して予め設定された深さよりも深くなってしまったとしても、対向非貫通ビアの底面に対向する第２面の部分には第２配線が配置されていないことから、対向非貫通ビアと第２配線との間での絶縁性を確保することができる。 (9) In the wiring board of the aspect described above, the second wiring is not arranged in the opposing non-through via when the second surface of the first surface is seen through from the first surface. And, the opposing non-through via formed in the portion where the first wiring is arranged may be included.
According to this configuration, even if the depth of the opposed non-through via (the length from the first surface to the bottom surface of the opposed non-through via) fluctuates due to processing variations and becomes deeper than the preset depth, Since the second wiring is not arranged on the portion of the second surface facing the bottom surface of the facing non-through via, insulation between the facing non-through via and the second wiring can be ensured.

（１０）上記態様の配線基板において、前記対向非貫通ビアには、前記第１面から前記第２面を透過視したときに、少なくとも一部が前記非貫通ビアと重なる位置に形成されている前記対向非貫通ビアが含まれていてもよい。
この構成によれば、電子部品から発生した熱の少なくとも一部は、対向非貫通ビアを介して絶縁基板に伝達されたのち非貫通ビアに伝達されやすいことから、電子部品から発生した熱を効率よく放熱することができる。 (10) In the wiring board of the aspect described above, the opposing non-through via is formed at a position at least partially overlapping with the non-through via when the second surface is seen through from the first surface. The opposed non-through vias may be included.
According to this configuration, at least part of the heat generated from the electronic component is transmitted to the insulating substrate through the opposed non-through via and then easily transmitted to the non-through via. It can dissipate heat well.

なお、本発明は、種々の態様で実現することが可能であり、例えば、絶縁基板、配線基板、半導体用配線基板、およびこれらを備える部品、絶縁基板の製造方法、配線基板の製造方法等の形態で実現することができる。 It should be noted that the present invention can be implemented in various aspects, including, for example, insulating substrates, wiring substrates, semiconductor wiring substrates, components including these, methods for manufacturing insulating substrates, methods for manufacturing wiring substrates, and the like. can be realized in the form

本発明の一実施形態の配線基板の断面構成を模式的に示す説明図である。1 is an explanatory view schematically showing a cross-sectional configuration of a wiring board according to one embodiment of the present invention; FIG. 配線基板の平面図である。2 is a plan view of a wiring board; FIG. 配線基板の製造方法のフローチャートである。4 is a flow chart of a method for manufacturing a wiring board; 配線基板の製造工程を示した説明図である。It is explanatory drawing which showed the manufacturing process of a wiring board. 第２実施形態の配線基板の断面構成を模式的に示す説明図である。FIG. 10 is an explanatory diagram schematically showing a cross-sectional configuration of a wiring board according to a second embodiment; 第３実施形態の配線基板の断面構成を模式的に示す説明図である。It is an explanatory view showing typically a section composition of a wiring board of a 3rd embodiment. 第４実施形態の配線基板の断面構成を模式的に示す説明図である。FIG. 11 is an explanatory diagram schematically showing a cross-sectional configuration of a wiring board according to a fourth embodiment; 第５実施形態の配線基板の断面構成を模式的に示す説明図である。FIG. 11 is an explanatory diagram schematically showing a cross-sectional configuration of a wiring board according to a fifth embodiment;

＜第１実施形態＞
図１は、本発明の一実施形態の配線基板１の断面構成を模式的に示す説明図である。図１には、方向を特定するために、互いに直交するＸＹＺ軸が示されている。図２は、配線基板１の平面図である。図２におけるＦ１－Ｆ１線における断面図が図１にあたる。配線基板１は、電子部品として、半導体チップＳＣが搭載される配線基板である。配線基板１は、第１絶縁基板１０を備える。また、配線基板１は、第１絶縁基板１０から見て半導体チップＳＣが搭載される側（図１では＋Ｚ軸方向側）に、第１配線１２と、拡散防止層１４と、導電性被膜１６と、バンプ１８と、を備える。また、配線基板１は、第１絶縁基板１０から見て半導体チップＳＣが搭載される側とは反対側（図１では－Ｚ軸方向側）に、第２配線２２と、拡散防止層２４と、導電性被膜２６と、半田２９と、第２絶縁基板３０と、を備える。 <First embodiment>
FIG. 1 is an explanatory view schematically showing a cross-sectional structure of a wiring board 1 according to one embodiment of the present invention. In FIG. 1, mutually orthogonal XYZ axes are shown to specify directions. FIG. 2 is a plan view of the wiring board 1. FIG. FIG. 1 corresponds to a cross-sectional view taken along line F1-F1 in FIG. The wiring board 1 is a wiring board on which a semiconductor chip SC is mounted as an electronic component. The wiring board 1 includes a first insulating substrate 10 . In addition, the wiring substrate 1 includes a first wiring 12, a diffusion prevention layer 14, and a conductive film 16 on the side where the semiconductor chip SC is mounted when viewed from the first insulating substrate 10 (the +Z-axis direction side in FIG. 1). and a bump 18 . In addition, the wiring substrate 1 has a second wiring 22 and a diffusion prevention layer 24 on the side opposite to the side on which the semiconductor chip SC is mounted when viewed from the first insulating substrate 10 (the −Z-axis direction side in FIG. 1). , a conductive coating 26 , solder 29 , and a second insulating substrate 30 .

第１絶縁基板１０は、Ａｌ₂Ｏ₃を含む絶縁材料によって形成されたセラミック基板である。また、第１絶縁基板１０は、絶縁性を有する限り、金属板の表面に絶縁膜が塗布された基板であってもよい。第１絶縁基板１０のうち半導体チップＳＣ側（図１では＋Ｚ軸方向側）の面である第１面１０Ｆには、第１配線１２が配置されている。配線基板１において、第１配線１２を構成する材料は、Ｃｕである。第１配線１２には、半導体チップＳＣのＸ軸方向における各々の端部と電気的に接続する第１配線１２Ｐと、半導体チップＳＣのＸ軸方向における中央部分と電気的に接続する第１配線１２Ｎと、がある。図２において第１配線１２は、導電性被膜１６に覆われていることにより本来視認できないため、破線にて示されている。 The first insulating substrate 10 is a ceramic substrate made of an insulating material containing _Al2O3 _. Also, the first insulating substrate 10 may be a substrate in which an insulating film is applied to the surface of a metal plate as long as it has insulating properties. A first wiring 12 is arranged on a first surface 10F, which is a surface of the first insulating substrate 10 on the semiconductor chip SC side (the +Z-axis direction side in FIG. 1). In the wiring board 1, the material forming the first wiring 12 is Cu. The first wirings 12 include first wirings 12P electrically connected to respective ends of the semiconductor chip SC in the X-axis direction, and first wirings electrically connected to the central portion of the semiconductor chip SC in the X-axis direction. 12N and . In FIG. 2, the first wiring 12 is shown by a broken line because it is covered with the conductive film 16 and cannot be visually recognized.

拡散防止層１４は、第１配線１２と後述する導電性被膜１６との間に配置され、第１配線１２と導電性被膜１６との間において金属原子が拡散により相互移動するのを防止する。拡散防止層１４を構成する材料としては、例えば、Ｎｉ、Ｐｄ、Ｔｉやこれら金属の化合物が挙げられる。導電性被膜１６は、拡散防止層１４を覆う導電性の膜である。配線基板１において、導電性被膜１６を構成する材料は、Ａｕである。バンプ１８は、導電性被膜１６と半導体チップＳＣとを接続している。図１では、バンプ１８のうち半導体チップＳＣと接触している側の部分は、半導体チップＳＣの表面に沿って広がっている。配線基板１において、バンプ１８を構成する材料は、導電性被膜１６と同様に、Ａｕである。 The anti-diffusion layer 14 is arranged between the first wiring 12 and a conductive film 16, which will be described later, to prevent mutual movement of metal atoms between the first wiring 12 and the conductive film 16 due to diffusion. Materials constituting the diffusion prevention layer 14 include, for example, Ni, Pd, Ti, and compounds of these metals. The conductive coating 16 is a conductive film that covers the anti-diffusion layer 14 . In the wiring board 1, the material forming the conductive film 16 is Au. The bumps 18 connect the conductive film 16 and the semiconductor chip SC. In FIG. 1, portions of the bumps 18 that are in contact with the semiconductor chip SC spread along the surface of the semiconductor chip SC. In the wiring board 1 , the material forming the bumps 18 is Au, like the conductive film 16 .

一方、第１絶縁基板１０のうち第１面１０Ｆとは反対側（図１では－Ｚ軸方向側）の面である第２面１０Ｂには、第２配線２２が配置されている。配線基板１において、第２配線２２を構成する材料は、第１配線１２と同様に、Ｃｕである。図１において、－Ｘ軸方向側に配置された第２配線２２を第２配線２２Ｌと呼び、＋Ｘ軸方向側に配置された第２配線２２を第２配線２２Ｒと呼ぶ。 On the other hand, the second wiring 22 is arranged on the second surface 10B of the first insulating substrate 10, which is the surface opposite to the first surface 10F (the −Z-axis direction side in FIG. 1). In the wiring board 1 , the material forming the second wiring 22 is Cu, like the first wiring 12 . In FIG. 1, the second wiring 22 arranged on the −X-axis direction side is called a second wiring 22L, and the second wiring 22 arranged on the +X-axis direction side is called a second wiring 22R.

拡散防止層２４は、第２配線２２と後述する導電性被膜２６との間に配置されている点を除いて、上述した拡散防止層１４と同様である。導電性被膜２６は、上述した導電性被膜１６と同様に、拡散防止層２４を覆う導電性の膜である。半田２９は、導電性被膜２６と後述する第２絶縁基板３０とを接続している。第２絶縁基板３０は、第１絶縁基板１０と同様の基板である。 The anti-diffusion layer 24 is the same as the anti-diffusion layer 14 described above, except that it is arranged between the second wiring 22 and a conductive film 26 to be described later. The conductive film 26 is a conductive film that covers the diffusion prevention layer 24, like the conductive film 16 described above. The solder 29 connects the conductive film 26 and a second insulating substrate 30, which will be described later. The second insulating substrate 30 is the same substrate as the first insulating substrate 10 .

図２に図示された白抜き矢印は、通電経路を示している。図２に示されるように、第１絶縁基板１０には、貫通ビアＰＶ１，ＰＶ２が形成されている。貫通ビアＰＶ１は、第２配線２２Ｌ（図１に図示）と第１配線１２Ｐとを接続している。貫通ビアＰＶ２は、第２配線２２Ｒ（図１に図示）と第１配線１２Ｎとを接続している。通電時には、第２配線２２Ｌから貫通ビアＰＶ１を介して第１配線１２Ｐに流れた電流は、半導体チップＳＣを通ったのち、第１配線１２Ｎから貫通ビアＰＶ２を経由して第２配線２２Ｒに流れる。 The white arrows illustrated in FIG. 2 indicate the energization paths. As shown in FIG. 2, through vias PV1 and PV2 are formed in the first insulating substrate 10 . The through via PV1 connects the second wiring 22L (shown in FIG. 1) and the first wiring 12P. The through via PV2 connects the second wiring 22R (shown in FIG. 1) and the first wiring 12N. During energization, the current that flows from the second wiring 22L to the first wiring 12P via the through via PV1 passes through the semiconductor chip SC, and then flows from the first wiring 12N to the second wiring 22R via the through via PV2. .

図１に示されるように、第１絶縁基板１０には、第２面１０Ｂに非貫通ビアＮＶが形成されている。非貫通ビアＮＶは、第１絶縁基板１０よりも熱伝導性の高い材料によって構成されている。また、非貫通ビアＮＶは、第２面１０Ｂのうち第２配線２２が配置された部分に形成されている。詳細には、非貫通ビアＮＶは、第２配線２２が配置された部分のうち第２配線２２の幅方向（図１ではＸ軸方向）における中央位置より第１絶縁基板１０の中央側に寄った位置に形成されている。非貫通ビアＮＶは、第１絶縁基板１０上に窪み部を形成したのち、その窪み部を熱伝導性の高い材料で埋めることによって形成されている（詳細は図３，４にて説明）。配線基板１においては、非貫通ビアＮＶは、Ｃｕによって構成されていることから、第２配線２２を構成する材料と、非貫通ビアＮＶを構成する材料は同じである。図１，２において、－Ｘ軸方向側に配置された非貫通ビアＮＶを非貫通ビアＮＶＬと呼び、＋Ｘ軸方向側に配置された非貫通ビアＮＶを非貫通ビアＮＶＲと呼ぶ。図２において本来視認できない非貫通ビアＮＶＬ，ＮＶＲは破線にて示されている。 As shown in FIG. 1, non-through vias NV are formed on the second surface 10B of the first insulating substrate 10 . The non-through via NV is made of a material with higher thermal conductivity than the first insulating substrate 10 . Also, the non-through via NV is formed in a portion of the second surface 10B where the second wiring 22 is arranged. More specifically, the non-through via NV is closer to the central side of the first insulating substrate 10 than the central position in the width direction (the X-axis direction in FIG. 1) of the second wiring 22 in the portion where the second wiring 22 is arranged. It is formed in the position where The non-through via NV is formed by forming a recess on the first insulating substrate 10 and then filling the recess with a material having high thermal conductivity (details will be explained with reference to FIGS. 3 and 4). In the wiring board 1, the non-penetrating via NV is made of Cu, so the material forming the second wiring 22 is the same as the material forming the non-penetrating via NV. In FIGS. 1 and 2, the non-through via NV arranged on the −X-axis direction side is called a non-through via NVL, and the non-through via NV arranged on the +X-axis direction side is called a non-through via NVR. In FIG. 2, the non-through vias NVL and NVR, which are essentially invisible, are indicated by dashed lines.

図１，２において、幅Ｌ１は、非貫通ビアＮＶの任意のＸＺ断面における幅（Ｘ軸方向に沿った長さ）を示している。幅Ｌ２は、非貫通ビアＮＶの上に配置された第２配線２２の任意の位置における幅（Ｘ軸方向に沿った長さ）を示している。図１，２では、幅Ｌ１の最大幅と、幅Ｌ２の最大幅をそれぞれ図示している。ここで、非貫通ビアＮＶの幅Ｌ１の最大幅は、非貫通ビアＮＶの上に位置する第２配線２２の幅Ｌ２の最小幅以下である。配線基板１においては、非貫通ビアＮＶの幅は一定であるとともに、非貫通ビアＮＶの上に位置する第２配線２２の幅も一定であることから（図２参照）、幅Ｌ１は幅Ｌ２以下であるともいえる。 1 and 2, the width L1 indicates the width (length along the X-axis direction) of the non-through via NV in an arbitrary XZ cross section. A width L2 indicates the width (length along the X-axis direction) at an arbitrary position of the second wiring 22 arranged on the non-through via NV. 1 and 2 respectively show the maximum width of the width L1 and the maximum width of the width L2. Here, the maximum width of the width L1 of the non-through via NV is equal to or less than the minimum width of the width L2 of the second wiring 22 located above the non-through via NV. In the wiring board 1, the width of the non-through via NV is constant, and the width of the second wiring 22 located above the non-through via NV is also constant (see FIG. 2). It can also be said that

配線基板１において、第２面１０Ｂから非貫通ビアＮＶの底面ＢＭまでの長さ（図１ではＺ軸方向に沿った長さ）は、非貫通ビアＮＶが形成された部分における第１面１０Ｆから第２面１０Ｂまでの長さの３分の２以下の長さである。本実施形態においては、第２面１０Ｂから非貫通ビアＮＶの底面ＢＭまでの長さは、非貫通ビアＮＶが形成された部分における第１面１０Ｆから第２面１０Ｂまでの長さの３分の１の長さである。 In the wiring board 1, the length from the second surface 10B to the bottom surface BM of the non-through via NV (the length along the Z-axis direction in FIG. 1) is the first surface 10F in the portion where the non-through via NV is formed. to the second surface 10B. In the present embodiment, the length from the second surface 10B to the bottom surface BM of the non-through via NV is three times the length from the first surface 10F to the second surface 10B in the portion where the non-through via NV is formed. is a length of 1 of .

また、配線基板１において、非貫通ビアＮＶの側面ＳＤと接続する配線は存在しない。また、非貫通ビアＮＶの底面ＢＭと接続する配線も存在しない。すなわち、非貫通ビアＮＶの側面ＳＤ及び底面ＢＭから引き回される配線は存在せず、非貫通ビアＮＶには第２配線２２及び第１絶縁基板１０のみが接触している。 Further, in the wiring board 1, there is no wiring connected to the side surface SD of the non-through via NV. Also, there is no wiring connected to the bottom surface BM of the non-through via NV. That is, there is no wiring routed from the side surface SD and the bottom surface BM of the non-through via NV, and only the second wiring 22 and the first insulating substrate 10 are in contact with the non-through via NV.

図３は、配線基板１の製造方法のフローチャートである。図４（Ａ）～（Ｆ）は、配線基板１の製造工程を示した説明図である。配線基板１の製造においては、図４（Ａ）に示すように、まず初めに、絶縁基板１０ｐが準備される（ステップＳ１０）。絶縁基板１０ｐは、第１絶縁基板１０（図１，２）の基となる部材である。次に、図４（Ｂ）に示すように、絶縁基板１０ｐに窪み部ＮＶｐが形成されたのち（ステップＳ２０）、図４（Ｃ）に示すように、その窪み部ＮＶｐにＣｕペーストＰｓが充填される（ステップＳ３０）。窪み部ＮＶｐは、非貫通ビアＮＶ（図１，２）の基となる部材である。次に、図４（Ｄ）に示すように、固まったＣｕペーストＰｓのうち窪み部ＮＶｐからはみ出した部分を研磨により取り除いて非貫通ビアＮＶを形成したのち（ステップＳ４０）、図４（Ｅ）に示すように、絶縁基板１０ｐの第１面１０Ｆ及び第２面１０Ｂに、それぞれ第１配線１２及び第２配線２２を印刷する（ステップＳ５０）。次に、図４（Ｆ）に示すように、第１配線１２及び第２配線２２の各々を、拡散防止層１４，１６、導電性被膜１６，２６で被覆する（ステップＳ６０）。その後、第１面１０Ｆでは、バンプ１８を介して導電性被膜１６と半導体チップＳＣとを接続し、第２面１０Ｂでは、半田２９を介して導電性被膜２６と第２絶縁基板３０とを接続することによって、配線基板１の製造方法は終了する。なお、上述した製造方法では、非貫通ビアＮＶの形成の際、窪み部ＮＶｐにＣｕペーストが充填されていたが、第２面１０Ｂに対するめっき処理によって窪み部ＮＶｐ内がＣｕで埋められてもよい。そのような場合、第２面１０Ｂのうち窪み部ＮＶｐ内を除いた部分からＣｕを除去したのち、ステップＳ５０以降の工程を実行することにより、配線基板１を製造する。 FIG. 3 is a flow chart of the method for manufacturing the wiring board 1. As shown in FIG. 4A to 4F are explanatory diagrams showing the manufacturing process of the wiring board 1. FIG. In manufacturing the wiring board 1, as shown in FIG. 4A, first, an insulating substrate 10p is prepared (step S10). The insulating substrate 10p is a base member of the first insulating substrate 10 (FIGS. 1 and 2). Next, as shown in FIG. 4(B), after the recess NVp is formed in the insulating substrate 10p (step S20), the recess NVp is filled with Cu paste Ps as shown in FIG. 4(C). (step S30). The recessed portion NVp is a base member of the non-through via NV (FIGS. 1 and 2). Next, as shown in FIG. 4(D), the portion of the hardened Cu paste Ps protruding from the recessed portion NVp is removed by polishing to form a non-through via NV (step S40), and then, as shown in FIG. 4(E). 2, the first wiring 12 and the second wiring 22 are printed on the first surface 10F and the second surface 10B of the insulating substrate 10p, respectively (step S50). Next, as shown in FIG. 4F, each of the first wiring 12 and the second wiring 22 is covered with the anti-diffusion layers 14, 16 and the conductive films 16, 26 (step S60). After that, on the first surface 10F, the conductive film 16 and the semiconductor chip SC are connected via the bumps 18, and on the second surface 10B, the conductive film 26 and the second insulating substrate 30 are connected via the solder 29. By doing so, the method for manufacturing the wiring board 1 is completed. In the manufacturing method described above, the recess NVp is filled with Cu paste when the non-through via NV is formed, but the recess NVp may be filled with Cu by plating the second surface 10B. . In such a case, the wiring substrate 1 is manufactured by removing Cu from the portion of the second surface 10B excluding the inside of the recess NVp, and then performing the steps after step S50.

以上説明したように、本実施形態の配線基板１によれば、第２面１０Ｂには、第１絶縁基板１０よりも熱伝導率の高い材料により構成された非貫通ビアＮＶが形成されている。このため、電子部品である半導体チップＳＣから発生した熱の少なくとも一部は、第１絶縁基板１０に伝達されたのち非貫通ビアＮＶを介して第２面１０Ｂ側へと伝達されることから、半導体チップＳＣから発生した熱を効率よく放熱することができる。このように、非貫通ビアＮＶが形成された第１絶縁基板１０では、第１絶縁基板１０の厚さを薄くしても、放熱効率を確保することもできる。また、第２面１０Ｂに形成された非貫通ビアＮＶは、第１絶縁基板１０を貫通して第１面１０Ｆにまで達していないため、半導体チップＳＣが搭載される第１面１０Ｆの平坦度は、非貫通ビアＮＶの形成により損なわれないことから、第１面１０Ｆの平坦度を維持することができる。 As described above, according to the wiring board 1 of the present embodiment, the non-through vias NV made of a material having a higher thermal conductivity than the first insulating substrate 10 are formed on the second surface 10B. . Therefore, at least part of the heat generated from the semiconductor chip SC, which is an electronic component, is transmitted to the first insulating substrate 10 and then transmitted to the second surface 10B side via the non-through vias NV. Heat generated from the semiconductor chip SC can be efficiently dissipated. Thus, in the first insulating substrate 10 in which the non-penetrating vias NV are formed, even if the thickness of the first insulating substrate 10 is reduced, the heat radiation efficiency can be ensured. In addition, since the non-through vias NV formed in the second surface 10B do not penetrate the first insulating substrate 10 and reach the first surface 10F, the flatness of the first surface 10F on which the semiconductor chip SC is mounted is low. are not damaged by the formation of the non-through vias NV, the flatness of the first surface 10F can be maintained.

また、本実施形態の配線基板１では、非貫通ビアＮＶは、第２面１０Ｂのうち第２配線２２が配置された部分に形成されている。このため、配線基板１では、半導体チップＳＣから発生した熱の一部は、非貫通ビアＮＶに伝達されたのち第２配線２２に伝達される。一般的に、配線は、電気伝導率が高い材料によって構成されており、そのような材料は熱伝導率も高い。したがって、配線基板１では、電子部品から発生した熱を一層効率よく放熱することができる。 Further, in the wiring board 1 of the present embodiment, the non-through via NV is formed in the portion of the second surface 10B where the second wiring 22 is arranged. Therefore, in the wiring board 1 , part of the heat generated from the semiconductor chip SC is transferred to the non-through via NV and then transferred to the second wiring 22 . Generally, the wiring is made of materials with high electrical conductivity, and such materials also have high thermal conductivity. Therefore, the wiring board 1 can dissipate the heat generated from the electronic components more efficiently.

また、本実施形態の配線基板１では、非貫通ビアＮＶは、第２配線２２が配置された部分のうち第２配線２２の幅方向（図１ではＸ軸方向）における中央位置より第１絶縁基板１０の（図１ではＸ軸方向における）中央側に寄った位置に形成されている。このため、半導体チップＳＣにおいて第１絶縁基板１０の中央と対向する位置付近に発熱が集中しやすい場合、そのような位置に寄るように非貫通ビアＮＶが配置されていることになる。したがって、そのような位置から発生した熱を効率よく放熱することができる。 In addition, in the wiring board 1 of the present embodiment, the non-through via NV is the first insulation from the central position in the width direction (the X-axis direction in FIG. 1) of the second wiring 22 in the portion where the second wiring 22 is arranged. It is formed at a position near the center of the substrate 10 (in the X-axis direction in FIG. 1). For this reason, if heat generation is likely to concentrate in the vicinity of a position facing the center of the first insulating substrate 10 in the semiconductor chip SC, the non-through via NV is arranged so as to be close to such a position. Therefore, the heat generated from such positions can be efficiently dissipated.

また、本実施形態の配線基板１では、非貫通ビアＮＶの最大幅は、前記非貫通ビアの上に位置する前記第２配線の最小幅以下である。このため、第２配線２２の最小幅は、他の部材との絶縁性が確保されるように設計されていることから、この最小幅より小さい最大幅を有する非貫通ビアＮＶについても他の部材との絶縁性を確保することができる。 Further, in the wiring board 1 of the present embodiment, the maximum width of the non-through via NV is equal to or less than the minimum width of the second wiring located above the non-through via. Therefore, since the minimum width of the second wiring 22 is designed to ensure insulation from other members, the non-through via NV having a maximum width smaller than this minimum width is It is possible to ensure insulation with

また、本実施形態の配線基板１では、第１面１０Ｆから非貫通ビアＮＶの底面ＢＭまでの長さは、非貫通ビアＮＶが形成された部分における第１面１０Ｆから第２面１０Ｂまでの長さの３分の２以下の長さである。このため、第１絶縁基板１０の剛性を維持しつつ、第２面１０Ｂから非貫通ビアＮＶの底面ＢＭまでの長さについて、ある程度の長さを確保することができる。 Further, in the wiring board 1 of the present embodiment, the length from the first surface 10F to the bottom surface BM of the non-through via NV is the length from the first surface 10F to the second surface 10B in the portion where the non-through via NV is formed. It is less than two-thirds the length. Therefore, it is possible to secure a certain length from the second surface 10B to the bottom surface BM of the non-through via NV while maintaining the rigidity of the first insulating substrate 10 .

また、本実施形態の配線基板１では、非貫通ビアＮＶの側面ＳＤと接続する配線が存在しない。このため、非貫通ビアＮＶの側面ＳＤと接続する配線が存在しないため、配線から生じた熱が非貫通ビアＮＶに集中してしまうことを抑制できる。したがって、局所的な熱を避けながら、非貫通ビアＮＶにおいて第１絶縁基板１０から伝達された熱を第２面１０Ｂの側に向かって効率よく伝達することができる。 Further, in the wiring board 1 of the present embodiment, there is no wiring connected to the side surface SD of the non-through via NV. Therefore, since there is no wiring connected to the side surface SD of the non-through via NV, it is possible to suppress concentration of heat generated from the wiring on the non-through via NV. Therefore, the heat transferred from the first insulating substrate 10 in the non-through via NV can be efficiently transferred toward the second surface 10B side while avoiding localized heat.

また、本実施形態の配線基板１では、非貫通ビアＮＶの底面と接続する配線が存在しない。このため、非貫通ビアＮＶと第２配線２２との絶縁性を確保することができる。非貫通ビアＮＶの底面ＢＭと接続する配線が存在する場合、配線は第１面１０Ｆもしくは第２面１０Ｂと略平行に引き回される傾向にある。そのため、そのような配線が存在する場合、非貫通ビアＮＶの底面ＢＭと接続する配線と第２配線２２との距離が小さいため絶縁性が確保できない可能性が高い。また、非貫通ビアＮＶの側面ＳＤと接続する配線及び底面ＢＭと接続する配線のいずれもが存在しない場合には、非貫通ビアＮＶは導電機能を担っていないことから、非貫通ビアＮＶを構成する材料に関して電気伝導率を考慮せずに熱伝導率のみを考慮した材料を選択することができる。 Further, in the wiring board 1 of the present embodiment, there is no wiring connected to the bottom surface of the non-through via NV. Therefore, the insulation between the non-through via NV and the second wiring 22 can be ensured. When there is a wiring connected to the bottom surface BM of the non-through via NV, the wiring tends to be routed substantially parallel to the first surface 10F or the second surface 10B. Therefore, if such a wiring exists, it is highly likely that insulation cannot be ensured because the distance between the second wiring 22 and the wiring connected to the bottom surface BM of the non-through via NV is small. Further, when there is neither a wiring connected to the side surface SD of the non-through via NV nor a wiring connected to the bottom surface BM, the non-through via NV does not have a conductive function. It is possible to select a material considering only thermal conductivity without considering electrical conductivity.

＜第２実施形態＞
図５は、第２実施形態の配線基板１ａの断面構成を模式的に示す説明図である。第２実施形態の配線基板１ａは、第１実施形態の配線基板１の構成に対して、さらに第１面１０Ｆに対向非貫通ビアＦＶが形成されている点が、第１実施形態の配線基板１と異なる。 <Second embodiment>
FIG. 5 is an explanatory view schematically showing the cross-sectional structure of the wiring substrate 1a of the second embodiment. The wiring board 1a of the second embodiment differs from the wiring board 1 of the first embodiment in that opposing non-through vias FV are further formed on the first surface 10F. different from 1.

第２実施形態において、対向非貫通ビアＦＶは、第１面１０Ｆのうち、第１面１０Ｆから第２面１０Ｂを透過視したときに第２配線２２が配置されておらず、かつ、第１配線１２（１２Ｎ）が配置された部分に形成されている。対向非貫通ビアＦＶは、非貫通ビアＮＶと同様、第１絶縁基板１０上に窪み部を形成したのち、その窪み部を熱伝導性の高い材料で埋めることによって形成されている。対向非貫通ビアＦＶは、第１絶縁基板１０よりも熱伝導率の高い材料によって構成されている。第２実施形態においては、対向非貫通ビアＦＶは、Ｃｕによって構成されていることから、第１配線１２を構成する材料と、対向非貫通ビアＦＶを構成する材料は同じである。 In the second embodiment, the opposing non-penetrating via FV has no second wiring 22 arranged when the second surface 10B is seen through from the first surface 10F of the first surface 10F, and It is formed in the portion where the wiring 12 (12N) is arranged. Like the non-through via NV, the opposing non-through via FV is formed by forming a recess on the first insulating substrate 10 and then filling the recess with a material having high thermal conductivity. The opposing non-through via FV is made of a material having higher thermal conductivity than the first insulating substrate 10 . In the second embodiment, since the opposing non-through via FV is made of Cu, the material forming the first wiring 12 is the same as the material forming the opposing non-through via FV.

以上のような第２実施形態の配線基板１ａによれば、半導体チップＳＣから発生した熱の少なくとも一部は、対向非貫通ビアＦＶを介して第１絶縁基板１０に伝達されたのち第２面１０Ｂ側へと伝達されることから、半導体チップＳＣから発生した熱を効率よく放熱することができる。図５に示されるように、第２実施形態においては、第１絶縁基板１０は、第１面１０Ｆに対向非貫通ビアＦＶが形成されているとともに第２面１０Ｂに非貫通ビアＮＶが形成されていることから、いずれか一方の非貫通ビアしか形成されていない形態と比べて、半導体チップＳＣから発生した熱を一層効率よく放熱することができる。 According to the wiring substrate 1a of the second embodiment as described above, at least part of the heat generated from the semiconductor chip SC is transmitted to the first insulating substrate 10 via the opposed non-through vias FV, and then transferred to the second surface. Since the heat is transmitted to the 10B side, the heat generated from the semiconductor chip SC can be efficiently dissipated. As shown in FIG. 5, in the second embodiment, the first insulating substrate 10 has opposing non-through vias FV formed on the first surface 10F and non-through vias NV formed on the second surface 10B. Therefore, the heat generated from the semiconductor chip SC can be dissipated more efficiently than in the case where only one of the non-through vias is formed.

また、第２実施形態の配線基板１ａでは、第１面１０Ｆから第２面１０Ｂを透過視したときに第２配線２２が配置されていない第１面１０Ｆの部分に、対向非貫通ビアＦＶが形成されている。加工ばらつきにより対向非貫通ビアＦＶの深さ（第１面１０Ｆから対向非貫通ビアＦＶの底面ＢＴまでの長さ）が変動して予め設定された深さよりも深くなってしまったとしても、対向非貫通ビアＦＶの底面ＢＴに対向する第２面１０Ｂの部分には第２配線２２が配置されていないことから、対向非貫通ビアＦＶと第２配線２２との間での絶縁性を確保することができる。 In addition, in the wiring substrate 1a of the second embodiment, when the second surface 10B is seen through from the first surface 10F, the opposing non-through vias FV are formed in the portions of the first surface 10F where the second wirings 22 are not arranged. formed. Even if the depth of the opposed non-through via FV (the length from the first surface 10F to the bottom surface BT of the opposed non-through via FV) fluctuates due to processing variations and becomes deeper than the preset depth, Since the second wiring 22 is not arranged on the portion of the second surface 10B facing the bottom surface BT of the non-through via FV, insulation between the opposing non-through via FV and the second wiring 22 is ensured. be able to.

＜第３実施形態＞
図６は、第３実施形態の配線基板１ｂの断面構成を模式的に示す説明図である。第３実施形態の配線基板１ｂは、第１実施形態の配線基板１の構成に対して、さらに第１面１０Ｆに対向非貫通ビアＦＬ，ＦＶＲが形成されている点が、第１実施形態の配線基板１と異なる。 <Third Embodiment>
FIG. 6 is an explanatory view schematically showing the cross-sectional structure of the wiring board 1b of the third embodiment. The wiring board 1b of the third embodiment differs from the wiring board 1 of the first embodiment in that opposing non-through vias FL and FVR are formed on the first surface 10F. It is different from the wiring board 1 .

対向非貫通ビアＦＶＬは、第１配線１２（１２Ｐ）が配置された部分であって、かつ、第１面１０Ｆから第２面１０Ｂを透過視したときに、少なくとも一部が非貫通ビアＮＶＬと重なる位置に形成されている。また、対向非貫通ビアＦＶＲは、対向非貫通ビアＦＶＬと同様に、第１配線１２（１２Ｐ）が配置された部分であって、かつ、第１面１０Ｆから第２面１０Ｂを透過視したときに、少なくとも一部が非貫通ビアＮＶＲと重なる位置に形成されている。第３実施形態においては、対向非貫通ビアＦＶＬ，ＦＶＲは、それぞれ全体が非貫通ビアＮＶＬ，ＮＶＲと重なる位置に形成されている。また、第３実施形態においては、第１面１０Ｆからの対向非貫通ビアＦＶＬの深さと、第２面１０Ｂからの非貫通ビアＮＶＬの深さと、は略同じであるとともに、対向非貫通ビアＦＶＬの幅と、非貫通ビアＮＶＬの幅と、は略同じである。換言すれば、対向非貫通ビアＦＶＬと非貫通ビアＮＶＬとは、Ｚ軸方向における長さ及びＸ軸方向における長さが略同じである。同様に、対向非貫通ビアＦＶＲと非貫通ビアＮＶＲとは、Ｚ軸方向における長さ及びＸ軸方向における長さが略同じである。対向非貫通ビアＦＶＬ，ＦＶＲは、第２実施形態の対向非貫通ビアＦＶと同様に、第１絶縁基板１０よりも熱伝導率の高い材料によって構成されている。 The opposing non-through via FVL is a portion in which the first wiring 12 (12P) is arranged, and at least a portion of the opposing non-through via NVL when viewed through the second surface 10B from the first surface 10F. formed in overlapping positions. Similarly to the opposed non-through via FVR, the opposed non-through via FVR is a portion where the first wiring 12 (12P) is arranged, and when the second surface 10B is seen through from the first surface 10F, , at least a portion of which overlaps with the non-through via NVR. In the third embodiment, the opposing non-through vias FVL and FVR are formed at positions that entirely overlap with the non-through vias NVL and NVR. Further, in the third embodiment, the depth of the opposed non-through via FVL from the first surface 10F and the depth of the non-through via NVL from the second surface 10B are substantially the same, and the depth of the opposed non-through via FVL is substantially the same as the width of the non-through via NVL. In other words, the opposing non-through via FVL and the non-through via NVL have approximately the same length in the Z-axis direction and the length in the X-axis direction. Similarly, the facing non-through via FVR and the non-through via NVR have approximately the same length in the Z-axis direction and the length in the X-axis direction. The opposing non-through vias FVL and FVR are made of a material having higher thermal conductivity than the first insulating substrate 10, like the opposing non-through via FV of the second embodiment.

以上のような第３実施形態の配線基板１ｂによっても、第２実施形態と同様に、半導体チップＳＣから発生した熱の少なくとも一部は、対向非貫通ビアＦＶＬ，ＦＶＲを介して第１絶縁基板１０に伝達されたのち第２面１０Ｂ側へと伝達されることから、半導体チップＳＣから発生した熱を効率よく放熱することができる。また、図６に示されるように、第３実施形態においては、対向非貫通ビアＦＶＬ，ＦＶＲは、それぞれ全体が非貫通ビアＮＶＬ，ＮＶＲと重なる位置に形成されている。このため、半導体チップＳＣから発生した熱の一部は、対向非貫通ビアＦＶＬ，ＦＶＲを介して第１絶縁基板１０に伝達されたのち非貫通ビアＮＶＬ，ＮＶＲに伝達されやすいことから、半導体チップＳＣから発生した熱を効率よく放熱することができる。 Even with the wiring substrate 1b of the third embodiment as described above, at least part of the heat generated from the semiconductor chip SC is transferred to the first insulating substrate through the opposed non-through vias FVL and FVR, as in the second embodiment. Since the heat is transmitted to the second surface 10B after being transmitted to 10, the heat generated from the semiconductor chip SC can be efficiently radiated. Further, as shown in FIG. 6, in the third embodiment, the opposed non-through vias FVL and FVR are formed at positions that entirely overlap with the non-through vias NVL and NVR. Therefore, part of the heat generated from the semiconductor chip SC is likely to be transmitted to the non-through vias NVL and NVR after being transmitted to the first insulating substrate 10 via the opposing non-through vias FVL and FVR. The heat generated from the SC can be efficiently dissipated.

＜第４実施形態＞
図７は、第４実施形態の配線基板１ｃの断面構成を模式的に示す説明図である。第４実施形態の配線基板１ｃは、第３実施形態の配線基板１ｂと比べて、形成位置が異なる非貫通ビアＮｖＬ，ＮｖＲを備える点が異なる。 <Fourth Embodiment>
FIG. 7 is an explanatory view schematically showing the cross-sectional structure of the wiring board 1c of the fourth embodiment. A wiring board 1c of the fourth embodiment differs from the wiring board 1b of the third embodiment in that non-through vias NvL and NvR are formed at different positions.

第４実施形態においても、非貫通ビアＮｖＬ，ＮｖＲと対向非貫通ビアＦＶＬ，ＦＶＲとは、Ｚ軸方向における長さ及びＸ軸方向における長さが略同じである。一方、第４実施形態においては、対向非貫通ビアＦＶＬ，ＦＶＲは、それぞれ一部が非貫通ビアＮｖＬ，ＮｖＲと重なる位置に形成されている。詳細には、第３実施形態（図６）の非貫通ビアＮＶＬ，ＮＶＲと比べて、第４実施形態では、非貫通ビアＮｖＬ，ＮｖＲが第１絶縁基板１０の（Ｘ軸方向における）中央から離れた位置に形成されている。 Also in the fourth embodiment, the non-through vias NvL, NvR and the opposing non-through vias FVL, FVR have substantially the same length in the Z-axis direction and the length in the X-axis direction. On the other hand, in the fourth embodiment, the opposed non-through vias FVL and FVR are formed at positions partially overlapping with the non-through vias NvL and NvR, respectively. Specifically, in comparison with the non-through vias NVL and NVR of the third embodiment (FIG. 6), the non-through vias NvL and NvR are arranged from the center (in the X-axis direction) of the first insulating substrate 10 in the fourth embodiment. formed at a distance.

以上のような第４実施形態の配線基板１ｃによっても、第３実施形態と同様に、半導体チップＳＣから発生した熱を効率よく放熱することができる。また、非貫通ビアＮｖＬ，ＮｖＲが第１絶縁基板１０の中央から離れた位置に形成されていることから、半導体チップＳＣから発生した熱を第１絶縁基板１０の中央から離れた方向へ伝達しやすくすることができる。 The wiring board 1c of the fourth embodiment as described above can also efficiently dissipate the heat generated from the semiconductor chip SC, similarly to the third embodiment. In addition, since the non-through vias NvL and NvR are formed at positions away from the center of the first insulating substrate 10, the heat generated from the semiconductor chip SC is transferred away from the center of the first insulating substrate 10. can be made easier.

＜第５実施形態＞
図８は、第５実施形態の配線基板１ｄの断面構成を模式的に示す説明図である。第５実施形態の配線基板１ｄは、第３実施形態の配線基板１ｂと比べて、対向非貫通ビアＦＶＬ，ＦＶＲとは大きさの異なる対向非貫通ビアＦｖｌ，Ｆｖｒを備える点と、非貫通ビアＮＶＬ，ＮＶＲとは大きさの異なる非貫通ビアＮｖｌ，Ｎｖｒを備える点と、が異なる。 <Fifth Embodiment>
FIG. 8 is an explanatory view schematically showing the cross-sectional structure of the wiring board 1d of the fifth embodiment. Compared to the wiring board 1b of the third embodiment, the wiring board 1d of the fifth embodiment includes opposing non-through vias Fvl and Fvr that are different in size from the opposing non-through vias FVL and FVR. The difference is that non-through vias Nvl and Nvr different in size from NVL and NVR are provided.

第５実施形態においては、第１面１０Ｆからの対向非貫通ビアＦｖｌの深さは、第２面１０Ｂからの非貫通ビアＮｖｌの深さより浅いとともに、対向非貫通ビアＦｖｌの幅は、非貫通ビアＮｖｌの幅より小さい。換言すれば、対向非貫通ビアＦｖｌは、非貫通ビアＮＶＬと比べて、Ｚ軸方向及びＸ軸方向におけるサイズが小さい。同様に、対向非貫通ビアＦｖｒは、非貫通ビアＮｖｒと比べて、Ｚ軸方向及びＸ軸方向におけるサイズが小さい。以上のような第５実施形態の配線基板１ｄによっても、第３，４実施形態と同様に、半導体チップＳＣから発生した熱を効率よく放熱することができる。 In the fifth embodiment, the depth of the opposed non-through via Fvl from the first surface 10F is shallower than the depth of the non-through via Nvl from the second surface 10B, and the width of the opposed non-through via Fvl is smaller than the width of the via Nvl. In other words, the opposing non-through via Fvl is smaller in size in the Z-axis direction and the X-axis direction than the non-through via NVL. Similarly, the opposing non-through via Fvr is smaller in size in the Z-axis direction and the X-axis direction than the non-through via Nvr. The wiring substrate 1d of the fifth embodiment as described above can also efficiently dissipate the heat generated from the semiconductor chip SC as in the third and fourth embodiments.

＜本実施形態の変形例＞
本発明は上記の実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。 <Modification of this embodiment>
The present invention is not limited to the above-described embodiments, and can be implemented in various aspects without departing from the scope of the invention. For example, the following modifications are possible.

上記実施形態は、配線基板の一例であり、配線基板が備える構成については種々変形可能である。例えば、配線基板に搭載される電子部品は、半導体チップに限られず、ＬＥＤチップ等の発光素子であってもよいし、他の電子部品であってもよい。また、第１配線及び第２配線の配置は、図１，２に図示されたような配置でなくてもよい。また、第１絶縁基板及び第２絶縁基板を構成する材料は、Ａｌ₂Ｏ₃に限られず、ＡｌＮ、ＳｉＮ、ＳｉＣのうちいずれかを含んでいてもよい。また、第１絶縁基板を構成する材料と、第２絶縁基板を構成する材料とは、異なる材料であってもよい。 The above embodiment is an example of the wiring board, and various modifications are possible for the configuration of the wiring board. For example, the electronic component mounted on the wiring board is not limited to a semiconductor chip, and may be a light-emitting element such as an LED chip, or other electronic component. Also, the arrangement of the first wiring and the second wiring may be different from the arrangement shown in FIGS. Moreover, the material forming the first insulating substrate and the second insulating substrate is not limited to Al ₂ O ₃ and may contain any one of AlN, SiN, and SiC. Also, the material forming the first insulating substrate and the material forming the second insulating substrate may be different materials.

上記実施形態では、非貫通ビアは、第２面のうち第２配線が配置された部分に形成されていたが、第２配線が配置されていない部分に形成されていてもよい。また、非貫通ビアを構成する材料は第２配線を構成する材料と同じであったが、第２配線を構成する材料とは異なる材料であってもよい。また、非貫通ビアは、第１絶縁基板よりも熱伝導性の高い材料によって構成されていたが、これに限られず、非貫通ビアの一部が第１絶縁基板よりも熱伝導性の高い材料によって構成されていてもよく、第１絶縁基板よりも熱伝導性の高い材料とは異なる材料が非貫通ビアに含まれていてもよい。また、非貫通ビアを構成する熱伝導性の高い材料は、Ａｇであってもよいし、ＣｕとＡｇとの両方を含んでいてもよいし、Ｃｕ及びＡｇとは異なる材料（例えば、Ｗ、Ａｕ、Ｍｏ等）を含んでいてもよいし、さらには、熱伝導性が高ければ金属材料でなくてもよく、固形にできる材料である限り、どのような種類の材料であってもよい。対向非貫通ビアを構成する材料についても、非貫通ビアと同様である。また、上記実施形態は、非貫通ビアの側面と接続する配線及び底面と接続する配線のいずれもが存在しない形態であったが、非貫通ビアの側面と底面とのうち少なくとも一方と接続する配線が存在してもよい。 In the above embodiment, the non-through via is formed in the portion of the second surface where the second wiring is arranged, but may be formed in the portion where the second wiring is not arranged. Moreover, although the material forming the non-through via is the same as the material forming the second wiring, it may be a material different from the material forming the second wiring. In addition, although the non-through via is made of a material having higher thermal conductivity than the first insulating substrate, the present invention is not limited to this. and may include a material different from the material having higher thermal conductivity than the first insulating substrate. In addition, the material with high thermal conductivity that constitutes the non-through via may be Ag, may contain both Cu and Ag, or may be a material different from Cu and Ag (for example, W, Au, Mo, etc.), and furthermore, it does not have to be a metallic material as long as it has high thermal conductivity, and any kind of material can be used as long as it can be solidified. The material forming the opposed non-through via is also the same as that of the non-through via. Further, in the above-described embodiment, there is neither a wiring connected to the side surface of the non-through via nor a wiring connected to the bottom surface of the non-through via. may exist.

図５～８に図示されているように、対向非貫通ビアの最大幅は、対向非貫通ビアの上に位置する第１配線の最小幅以下である限り、任意の長さであってもよい。また、第１面から対向非貫通ビアの底面までの長さについては、対向非貫通ビアが形成された部分における第１面から第２面までの長さ（深さ）の３分の２以下の長さである限り、任意の長さであってもよいが、図６～８に図示されているように、対向非貫通ビアの少なくとも一部が非貫通ビアと重なる位置に形成されている場合には、絶縁基板の剛性を維持する観点から、非貫通ビアの深さを考慮して対向非貫通ビアの深さを設定すべきである。また、電子部品から発生した熱を効率よく放熱する観点からは、対向非貫通ビアの側面と接続する配線及び底面と接続する配線のいずれもが存在しない方が好ましいが、対向非貫通ビアの側面と底面とのうち少なくとも一方と接続する配線が存在してもよい。 As illustrated in FIGS. 5-8, the maximum width of the opposed blind vias may be any length as long as it is less than or equal to the minimum width of the first interconnect located above the opposed blind vias. . In addition, the length from the first surface to the bottom surface of the opposed non-through via is two-thirds or less of the length (depth) from the first surface to the second surface in the portion where the opposed non-through via is formed. As long as it is the length, it may be of any length, but as shown in FIGS. In that case, from the viewpoint of maintaining the rigidity of the insulating substrate, the depth of the opposing non-through via should be set in consideration of the depth of the non-through via. From the viewpoint of efficiently dissipating heat generated from the electronic component, it is preferable that there is no wiring connected to the side surface of the opposed non-through via and no wiring connected to the bottom surface of the opposed non-through via. There may be a wiring connected to at least one of the bottom surface and the bottom surface.

上記第１～５実施形態の配線基板１，１ａ～１ｄの構成及び上記変形例の各構成は、適宜組み合わせてもよい。例えば、上述の第３～５実施形態の配線基板１ｂ～ｄにおいて、第１絶縁基板１０に対向非貫通ビアＦＶが形成されていてもよい。 The configurations of the wiring substrates 1, 1a to 1d of the first to fifth embodiments and the configurations of the modified examples may be combined as appropriate. For example, in the wiring substrates 1b to 1d of the third to fifth embodiments described above, the opposing non-through vias FV may be formed in the first insulating substrate .

以上、実施形態、変形例に基づき本態様について説明してきたが、上記した態様の実施の形態は、本態様の理解を容易にするためのものであり、本態様を限定するものではない。本態様は、その趣旨並びに特許請求の範囲を逸脱することなく、変更、改良され得ると共に、本態様にはその等価物が含まれる。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することができる。 The present aspect has been described above based on the embodiments and modifications, but the above-described embodiments are intended to facilitate understanding of the present aspect, and do not limit the present aspect. This aspect may be modified and modified without departing from the spirit and scope of the claims, and this aspect includes equivalents thereof. Also, if the technical features are not described as essential in this specification, they can be deleted as appropriate.

１，１ａ～１ｄ…配線基板
１０…第１絶縁基板
１０Ｆ…第１面
１０Ｂ…第２面
１２，１２Ｐ，１２Ｎ…第１配線
１４…拡散防止層
１６…導電性被膜
１８…バンプ
２２，２２Ｌ，２２Ｒ…第２配線
２４…拡散防止層
２６…導電性被膜
２９…半田
３０…第２絶縁基板
ＦＶ，ＦＶＬ，ＦＶＲ，Ｆｖｌ，Ｆｖｒ…対向非貫通ビア
ＮＶ，ＮＶＬ，ＮＶＲ，ＮｖＬ，ＮｖＲ，Ｎｖｌ，Ｎｖｒ…非貫通ビア
ＰＶ１，ＰＶ２…貫通ビア DESCRIPTION OF SYMBOLS 1, 1a-1d... Wiring board 10... 1st insulating substrate 10F... 1st surface 10B... 2nd surface 12, 12P, 12N... 1st wiring 14... Diffusion prevention layer 16... Conductive film 18... Bump 22, 22L, 22R... Second wiring 24... Diffusion prevention layer 26... Conductive coating 29... Solder 30... Second insulating substrate FV, FVL, FVR, Fvl, Fvr... Non-penetrating via NV, NVL, NVR, NvL, NvR, Nvl, Nvr... non-through via PV1, PV2... through via

Claims

A wiring board,
an insulating substrate on which electronic components are mounted;
a first wiring disposed on a first surface of the insulating substrate, which is a surface on the side of the electronic component, and connected to the electronic component;
a second wiring disposed on a second surface of the insulating substrate opposite to the first surface,
non-through vias are formed on the second surface of the insulating substrate,
A wiring board, wherein at least part of the non-through via is made of a material having a higher thermal conductivity than that of the insulating substrate.

The wiring board according to claim 1,
The wiring substrate, wherein the non-through via is formed in a portion of the second surface where the second wiring is arranged.

The wiring board according to claim 2,
The wiring board, wherein the non-through via is formed at a position closer to the center side of the insulating substrate than the center position in the width direction of the second wiring in the portion where the second wiring is arranged.

The wiring board according to claim 2 or 3,
The wiring board, wherein the maximum width of the non-through via is equal to or less than the minimum width of the second wiring located above the non-through via.

The wiring board according to any one of claims 1 to 4,
The length from the second surface to the bottom surface of the non-through via is two-thirds or less of the distance from the first surface to the second surface in the portion where the non-through via is formed. A wiring board characterized by:

The wiring board according to any one of claims 1 to 5,
A wiring board, wherein there is no wiring connected to a side surface of the non-penetrating via.

The wiring board according to any one of claims 1 to 6,
A wiring board, wherein there is no wiring connected to the bottom surface of the non-penetrating via.

The wiring board according to any one of claims 1 to 7,
An opposed non-through via is formed on the first surface,
A wiring board, wherein at least a part of the opposed non-through via is made of a material having a higher thermal conductivity than that of the insulating substrate.

The wiring board according to claim 8,
When the second surface of the first surface is seen through from the first surface, the second wiring is not arranged in the opposing non-through via, and the first wiring is arranged in the opposing non-through via. A wiring board, comprising: the opposed non-through via formed in a portion of the wiring board.

The wiring board according to claim 8 or 9,
The opposed non-through via includes the opposed non-through via formed at a position at least partially overlapping with the non-through via when the second surface is seen through from the first surface. A wiring board characterized by: