KR20100037471A - Light emitted diode package including closed aperture and its manufacture method - Google Patents

Light emitted diode package including closed aperture and its manufacture method Download PDF

Info

Publication number
KR20100037471A
KR20100037471A KR1020080096805A KR20080096805A KR20100037471A KR 20100037471 A KR20100037471 A KR 20100037471A KR 1020080096805 A KR1020080096805 A KR 1020080096805A KR 20080096805 A KR20080096805 A KR 20080096805A KR 20100037471 A KR20100037471 A KR 20100037471A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
thin film
diode package
perforation
Prior art date
Application number
KR1020080096805A
Other languages
Korean (ko)
Other versions
KR101080702B1 (en
Inventor
김영우
김재필
김민성
박성모
양태식
Original Assignee
한국광기술원
주식회사 더플렉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국광기술원, 주식회사 더플렉스 filed Critical 한국광기술원
Priority to KR1020080096805A priority Critical patent/KR101080702B1/en
Publication of KR20100037471A publication Critical patent/KR20100037471A/en
Application granted granted Critical
Publication of KR101080702B1 publication Critical patent/KR101080702B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating

Landscapes

  • Led Device Packages (AREA)

Abstract

PURPOSE: A light emitting diode package and a method for manufacturing the same are provided to improve the heat resistance of the package by plating the inner wall and the bottom surface of the closed perforation of a light emitting diode in order to emit the heat from the light emitting diode. CONSTITUTION: A wiring board includes a via hole(112) and a perforation(104). A thick film copper plate(106) is arranged on the lower side of the wiring board and is divided into an anode and a cathode. The inner wall and the bottom surface of the closed perforation is plated with a thin film and a first and a second plating layer(116, 118). A light emitting diode is stacked on the second plating layer. The first plating layer is a nickel plating layer. The second plating layer is a gold or silver plating layer.

Description

도금된 천공을 구비한 발광 다이오드 패키지 및 그의 제작방법{Light emitted diode package including closed aperture and its manufacture method}Light emitting diode package including closed aperture and its manufacture method

본 발명은 열 방출을 효율적으로 하기 위해서 발광 다이오드 하부에 절연층 대신 도금된 막힌 천공을 형성하여 발광 다이오드의 열을 신속하게 방출하여 방열 효과를 향상시킨 도금된 천공을 구비한 발광 다이오드 패키지 및 그의 제작방법에 관한 것이다.The present invention provides a light emitting diode package having a plated perforation which improves heat dissipation effect by rapidly dissipating heat from the light emitting diode by forming a plated closed perforation instead of an insulating layer in the lower part of the light emitting diode for efficient heat dissipation. It is about a method.

현재 발광 다이오드 패키지의 열 방출을 위해 열 방출 슬러그가 구비된 발광 다이오드를 금속 배선 기판 모듈에 실장하여 방열시키는 방법 또는 금속 방열 배선 기판에 천공을 형성하여 금속 기판에 발광 다이오드를 접합하는 방식을 사용하고 있다.In order to dissipate the light emitting diode package with heat dissipation slugs, the light emitting diode is mounted on a metal wiring board module to radiate heat, or a hole is formed in the metal radiating wiring board to bond the light emitting diode to the metal substrate. have.

그러나, 상기의 방법은 금속 배선 기판 위에 절연층으로 인한 열 방출 효율이 감소하는 문제 및 금속 배선 기판에 접합하는 발광 다이오드 간에 직렬 및 병렬 연결이 제한적인 문제가 있다.However, the above method has a problem in that the heat dissipation efficiency due to the insulating layer on the metal wiring board is reduced and the series and parallel connection between the light emitting diodes bonded to the metal wiring board is limited.

도 7a 내지 도 7c는 리드 프레임 발광 다이오드 패키지를 나타낸 도면으로서 고출력 발광 다이오드(700a, 700b, 700c)로부터 열 방출 확산 기판(710a, 710b, 710c) 전달 과정에서 열 전도도가 낮은 장벽층을 3개 이상 가진다.7A to 7C illustrate a lead frame light emitting diode package, in which three or more barrier layers having low thermal conductivity are transferred from the high power light emitting diodes 700a, 700b, and 700c to the heat emission diffusion substrates 710a, 710b, and 710c. Have

첫 번째 장벽층은 고출력 발광 다이오드(700a, 700b, 700c)와 열 방출 슬러그(720a, 720b, 720c)를 부착하du 열전도도를 높인 접착제(730a, 730b, 730c)로서 열전도도는 0.3W/mK ~ 1W/mK의 범위를 나타내며, 접합 두께는 50㎛ ~ 150㎛를 나타낸다The first barrier layer is a thermally conductive adhesive (730a, 730b, 730c) attached to high power light emitting diodes (700a, 700b, 700c) and heat dissipating slugs (720a, 720b, 720c), and has a thermal conductivity of 0.3 W / mK. Represents a range of 1 W / mK, and a junction thickness represents 50 μm to 150 μm.

두 번째 장벽층은 열 방출 슬러그(720a, 720b, 720c)와 배선 기판의 배선층(740a, 740b, 740c)을 부착하기 위한 솔더 또는 접착제(730a, 730b, 730c)로서, 솔더는 주석(Sn)과 납(Pb)의 비율에 따fk 열 전도도가 37W/mK ~ 55W/mK의 범위에서 분포하고, 열전도도를 높인 접착제의 열 전도도는 0.3W/mK ~ 1W/mK의 범위를 나타내며, 접합두께는 50㎛ ~ 150㎛를 나타낸다.The second barrier layer is solder or adhesives 730a, 730b, 730c for attaching the heat dissipating slugs 720a, 720b, 720c and the wiring layers 740a, 740b, 740c of the wiring board, the solder being tin (Sn) and Depending on the ratio of lead (Pb), the thermal conductivity is in the range of 37W / mK to 55W / mK, and the thermal conductivity of the adhesive with increased thermal conductivity is in the range of 0.3W / mK to 1W / mK. 50 micrometers-150 micrometers are shown.

세 번째 장벽층은 배선 기판의 절연층(750a, 750b, 750c)으로 열 전도도는 0.35W/mK ~ 23W/mK이며, 두께는 50㎛ 이상을 나타낸다. The third barrier layer is an insulating layer (750a, 750b, 750c) of the wiring board, the thermal conductivity is 0.35W / mK ~ 23W / mK, the thickness is 50㎛ or more.

상기 고출력 발광 다이오드(700a, 700b, 700c)가 동일하다고 하더라도 열 전달 매체의 종류와 두께 및 구조에 따라 고출력 발광 다이오드(700a, 700b, 700c)의 접합 온도 상승에 지대한 영향을 주게 되며, 특히 열전도도가 낮은 접합층이 많을수록 열 흐름의 장벽으로 작용하여 열적인 피로를 증가시키며 장기적인 구동과 성능의 신뢰성을 저하시키는 문제가 있다.Even if the high power light emitting diodes 700a, 700b, and 700c are the same, the type of the heat transfer medium and the thickness and structure of the high power light emitting diodes 700a, 700b, and 700c have a great influence on the junction temperature rise of the high power light emitting diodes 700a, 700b, and 700c. The lower the bonding layer is, the more it acts as a barrier to heat flow, increasing thermal fatigue, and deteriorating long-term driving and reliability of performance.

또한, 방열 배선 기판에 천공을 형성하여 발광 다이오드를 접합한 도 8a 및 도 8b는, 발광 다이오드가 수평형 및 플립칩 구조일 경우(도 9a, 도 9c) 열 방출 방향과 전류 흐름의 방향이 상이하기 때문에 도 8a의 금속 기판 위에 직접 접합한 구조로 방열을 할 경우, 전류가 금속 기판에 흐르지 않으므로 하는 방식으로 발광 다이오드 간에 직렬 및 병렬 배선이 용이하나, 수직형 발광 다이오드가(도 9b) 도 8b의 금속 배선 기판에 접합 된 구조의 경우에는 양극이 모두 병렬로 연결되어 구동 전압이 높아지고, 구동 전류는 1개의 발광 다이오드와 같은 수준에서 설계를 해야 하므로 패키지를 조명 및 백라이트 유닛(Back Light Unit : BLU)과 같은 응용 제품에 적용하기가 매우 어려운 문제가 발생한다. 8A and 8B in which the light emitting diodes are bonded by forming a perforation on the heat dissipation wiring board, the heat dissipation direction and the current flow direction are different when the light emitting diodes are horizontal and flip chip structures (FIGS. 9A and 9C). Therefore, in the case of heat dissipation with the structure directly bonded on the metal substrate of FIG. 8A, since the current does not flow through the metal substrate, the series and parallel wirings are easy between the LEDs, but the vertical LEDs are illustrated in FIG. 8B. In the case of the structure bonded to the metal wiring board, the anodes are all connected in parallel to increase the driving voltage, and the driving current must be designed at the same level as one light emitting diode. This is a problem that is very difficult to apply to such applications.

따라서, 1개의 방열 구조를 가진 모듈 배선 기판에 여러 종류의 발광 다이오드를 다양하게 적용할 수 있는 패키지가 요구된다.Therefore, there is a need for a package capable of applying various kinds of light emitting diodes to a module wiring board having one heat dissipation structure.

본 발명은 종래 기술의 문제을 해결하기 위하여 발광 다이오드에서 발생한 열이 절연층을 통하지 않고 직접 방열판으로 전달됨으로써 높은 열 전달 효율을 갖는 도금된 천공을 구비한 발광 다이오드 패키지 및 그의 제작방법을 제공하는 데에 목적이 있다.SUMMARY OF THE INVENTION The present invention provides a light emitting diode package having a plated perforation having a high heat transfer efficiency by transferring heat generated from a light emitting diode directly to a heat sink without passing through an insulating layer, and a method of manufacturing the same. There is a purpose.

또한, 본 발명은 발광 다이오드 종류에 따른 별도의 방열판을 부착하는 불편함을 개선한 도금된 천공을 구비한 발광 다이오드 패키지 및 그의 제작방법을 제공하는 데에 목적이 있다.Another object of the present invention is to provide a light emitting diode package having a plated perforation and a method of manufacturing the same, which improve the inconvenience of attaching a separate heat sink according to the type of light emitting diode.

상기 목적을 달성하기 위하여 본 발명의 도금된 천공을 구비한 발광 다이오드 패키지 및 그의 제작방법에 있어서, 발광 다이오드 패키지에 천공을 형성하고, 천공 내부를 도금시켜 제 1박막과 제 2박막이 전기적으로 도통하도록 구성하여 발광 다이오드에서 발생한 열을 신속하게 발열시킬 수 있다.In the light emitting diode package having a plated perforation of the present invention and a method of manufacturing the same in order to achieve the above object, a perforation is formed in the light emitting diode package and the inside of the perforation is plated to electrically connect the first and second thin films. The heat generated from the light emitting diode can be quickly generated.

본 발명은 도금된 천공을 구비한 발광 다이오드 패키지 관한 것으로, 비아홀 및 천공을 포함하는 배선기판 및 제 1, 2박막, 상기 식각면 하부에 순차적으로 적층되는 발광 다이오드, 형광체 및 봉지제를 포함하는 발광 다이오드 패키지에서 상기 배선기판의 하부에 위치하며, 상기 배선기판의 하부에 위치하며, 양극과 음극으 로 분리되는 후막 동판을 포함하고, 내벽 및 바닥면이 제 2박막 및 제 1, 2 도금층으로 도금되는 막힌 천공을 포함하며, 상기 제 2도금층의 상부에 적층되는 발광 다이오드를 포함하는 것이 바람직하다.The present invention relates to a light emitting diode package having a plated perforation, and including a wiring board including via holes and perforations, and a light emitting diode, a phosphor, and an encapsulant sequentially stacked on the first and second thin films, and below the etching surface. Located in the lower portion of the wiring board in the diode package, and located in the lower portion of the wiring board, and comprises a thick film copper plate separated into an anode and a cathode, the inner wall and the bottom surface is plated with a second thin film and the first and second plating layers It is preferable to include a light-emitting diode which includes a clogged perforations, which are stacked on top of the second plating layer.

본 발명에서 상기 1,2 박막은 구리 박막인 것이 바람직하다.In the present invention, the first and second thin films are preferably copper thin films.

본 발명에서 상기 제 1도금층은 니켈 도금층이며, 상기 제 2도금층은 금 또는 은 도금층인 것이 바람직하다.In the present invention, the first plating layer is a nickel plating layer, the second plating layer is preferably a gold or silver plating layer.

본 발명에서 상기 후막 동판의 두께는 0.2mm 이상 0.6mm 이하인 것이 바람직하다.In the present invention, the thick film copper plate is preferably 0.2 mm or more and 0.6 mm or less.

본 발명에서 상기 막힌 천공은 원형 및 다각형인 것이 바람직하다.In the present invention, the blocked perforations are preferably circular and polygonal.

본 발명에서 상기 발광 다이오드는 수직형, 수평형 및 플립칩 발광 다이오드인 것이 바람직하다.In the present invention, the light emitting diodes are preferably vertical, horizontal and flip chip light emitting diodes.

본 발명에서 상기 배선기판은 프리프레그 또는 CCL인 것이 바람직하다.In the present invention, the wiring board is preferably prepreg or CCL.

본 발명에서 상기 막힌 천공의 바닥면의 대각 길이는 상기 발광 다이오드의 대각 길이의 1.2 배인 것이 바람직하다.In the present invention, the diagonal length of the bottom surface of the blocked perforation is preferably 1.2 times the diagonal length of the light emitting diode.

또한, 본 발명은 도금된 천공을 구비한 발광 다이오드 패키지의 제작방법에 관한 것으로 배선기판에 비아홀 및 천공을 식각하는 제 1단계를 포함하고, 상기 배선기판의 하부에 후막 동판을 형성하고, 상기 배선기판의 상부에 제 1박막을 형성하는 제 2단계를 포함하며, 상기 비아홀, 천공 및 제 1박막의 상부에 제 2박막을 형성하고, 상기 천공의 양면에 위치한 제 1박막과 제 2박막의 소정의 위치에 배선을 위한 식각을 하는 제 3단계를 포함한다. 그리고, 상기 비아홀의 내부 및 상기 단계에서 식각이 이루어지지 않은 제 1,2 박막의 상부에 봉지제 댐을 형성하는 제 4단계를 포함하며, 상기 제 2박막이 형성된 천공에 발광 다이오드를 형성하는 제 5단계를 포함하는 것이 바람직하다.In addition, the present invention relates to a method of manufacturing a light emitting diode package having a plated perforation, comprising a first step of etching via holes and perforations in a wiring board, forming a thick film copper plate under the wiring board, and And a second step of forming a first thin film on the substrate, and forming a second thin film on the via hole, the perforation and the first thin film, and defining the first thin film and the second thin film on both sides of the perforation. And a third step of etching for wiring at the position of. And a fourth step of forming an encapsulant dam in the via hole and on top of the first and second thin films which are not etched in the step, and forming a light emitting diode in the perforations in which the second thin film is formed. It is preferred to include five steps.

본 발명에서 상기 제 1단계는 상기 비아홀 및 천공은 밀링 비트 및 레이저에 의해 식각되는 것이 바람직하다.In the first step of the present invention, the via hole and the perforation are preferably etched by a milling bit and a laser.

본 발명에서 상기 제 4단계는 상기 봉지제 댐이 형성되지 않은 제 2박막의 상부에 제 1,2 도금층을 적층하는 것이 바람직하다.In the fourth step of the present invention, it is preferable to stack the first and second plating layers on the second thin film in which the encapsulant dam is not formed.

본 발명에서 상기 제 1단계 및 제 2단계에서 상기 후막 동판, 상기 인쇄 회로기판 및 상기 제 1박막을 순차적으로 적층한 후, 상기 비아홀 및 천공을 형성하는 것이 바람직하다.In the present invention, it is preferable to sequentially stack the thick film copper plate, the printed circuit board, and the first thin film in the first and second steps, and then form the via holes and perforations.

본 발명에서 상기 발광 다이오드의 상부에 형광체 및 봉지제를 형성하는 것이 바람직하다. In the present invention, it is preferable to form a phosphor and an encapsulant on the light emitting diode.

본 발명에서 상기 제 1단계 및 제 2단계에서 상기 제 1단계에서 형성된 비아홀 및 천공을 포함하는 배선기판의 상부에 상기 비아홀 및 천공이 형성된 CCL 및 제 1박막을 형성하고, 상기 배선기판의 하부에 후막 동판을 형성하는 것이 바람직하다.In the present invention, the CCL and the first thin film having the via holes and the perforations formed on the wiring board including the via holes and the perforations formed in the first step in the first and second steps are formed on the lower part of the wiring board. It is preferable to form a thick film copper plate.

본 발명에서 상기 비아홀 및 천공은 밀링 비트, 야그, 엑시머 및 이산화탄소(CO2) 레이저에 의해 형성되는 것이 바람직하다.In the present invention, the via holes and perforations are preferably formed by milling bits, yag, excimer and carbon dioxide (CO 2 ) laser.

본 발명에 의하면, 막힌 천공의 내벽 및 바닥면을 도금하고 발광 다이오드를 형성함으로써, 발광 다이오드에서 발생한 열을 막힌 천공 하부에 위치하는 후막 동판으로 신속하게 확산하고, 상기 후막 동판 하부의 방열판을 통해 열을 방출함으로써 열 전달 효율을 향상시키는 효과가 있다.According to the present invention, by plating the inner wall and the bottom surface of the blocked perforation and forming a light emitting diode, the heat generated from the light emitting diode is quickly diffused into the thick film copper plate located under the blocked perforation, and heat is transferred through the heat sink under the thick film copper plate. It is effective to improve the heat transfer efficiency by emitting the.

그리고, 배선 연결 없이 제 1, 2박막을 통해 발광 다이오드의 전기적인 연결을 함으로써 발광 다이오드의 종류에 관계없이 하나의 배선기판과 방열판을 통해 회로 형성이 가능한 효과가 있다.In addition, by electrically connecting the light emitting diodes through the first and second thin films without wire connection, a circuit can be formed through one wiring board and a heat sink regardless of the type of light emitting diode.

또한, 발광 다이오드의 종류에 관계없이 적용 가능하기 때문에, 폴리이미드의 절연체를 적용하였을 경우 특정 모듈에 접합하지 않고도 멀티어레이 패키지와 같은 기능의 모듈을 대체할 수 있는 효과가 있다.In addition, since it can be applied regardless of the type of light emitting diode, when an insulator of polyimide is applied, a module having a function such as a multi-array package can be replaced without bonding to a specific module.

게다가, 발광 다이오드로부터 발생한 열이 절연층을 통하지 않고 직접 방열판으로 전달함으로써, 기존 패키지와 모듈에 비하여 낮은 열 저항 및 높은 열 전달 효율을 제공하며, 가격 대비 높은 성능의 발광 다이오드 패키지를 구현할 수 있는 효과가 있다.In addition, the heat generated from the light emitting diodes is transferred directly to the heat sink without passing through the insulating layer, thereby providing a low thermal resistance and high heat transfer efficiency compared to the existing packages and modules, and can realize a high performance light emitting diode package at a price. There is.

본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 설명하기로 한다. 하기의 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하며, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.Preferred embodiments of the present invention will be described with reference to the accompanying drawings. In adding reference numerals to components of the following drawings, it is determined that the same components have the same reference numerals as much as possible even if displayed on different drawings, and it is determined that they may unnecessarily obscure the subject matter of the present invention. Detailed descriptions of well-known functions and configurations will be omitted.

도 1a 내지 도 1e는 본 발명의 일 실시 예에 따른 도금된 천공을 구비한 발광 다이오드 패키지를 나타낸 도면이다. 1A to 1E illustrate a light emitting diode package having a plated perforation according to an embodiment of the present invention.

도 1a를 참조하면, 발광 다이오드(102), 막힌 천공(104) 및 후막 동판(106)을 포함하며, 후막 동판(106)은 양극과 음극으로 분리되며, 0.2mm 이상 0.6mm 이하의 두께의 구리로 형성할 수 있으며, 도면에 도시하지는 않았지만 후막 동판(106)의 하부에 0.7㎛ 두께의 니켈을 도금할 수 있다. Referring to FIG. 1A, a light emitting diode 102, a blind perforation 104, and a thick film copper plate 106, wherein the thick film copper plate 106 is separated into an anode and a cathode and has a thickness of 0.2 mm or more and 0.6 mm or less. Although not shown in the drawings, a 0.7 μm thick nickel may be plated on the lower portion of the thick film copper plate 106.

그리고, 후막 동판(106)의 상부에는 비아홀(112) 및 천공을 포함하는 배선기판 및 제 1박막(110)을 적층할 수 있으며, 그 상부에 제 2박막(114)을 도포할 수 있다. In addition, a via hole 112 and a wiring board including a perforation and a first thin film 110 may be stacked on the thick film copper plate 106, and a second thin film 114 may be coated on the top of the thick film copper plate 106.

그리고, 상기 배선기판은 절연층(108)으로 형성할 수 있으며, 절연층(108)은 FR-4, BT(Bismaleimide Triazine) 및 Polymide 필름 중 선택되는 물질에 의해 이루어질 수 있으며, 제 1박막(110) 및 제 2박막(114)은 구리(Cu)로 이루어질 수 있다.In addition, the wiring board may be formed of an insulating layer 108, and the insulating layer 108 may be formed of a material selected from FR-4, BT (Bismaleimide Triazine) and Polymide films, and the first thin film 110. ) And the second thin film 114 may be made of copper (Cu).

막힌 천공(104)은 천공 내벽 및 바닥면에 도금된 제 2박막(114)과 제 2박막(114)의 상부에 제 1도금층(116) 및 제 2도금층(118)으로 도금하여 형성할 수 있다.The blocked perforation 104 may be formed by plating the first thin film layer 116 and the second plating layer 118 on the second thin film 114 and the second thin film 114 which are plated on the inner wall and the bottom surface of the perforated material. .

제 1도금층(116)은 0.7㎛ 두께 이상의 니켈로 형성할 수 있으며, 제 2도금층(118)은 0.3㎛ 두께 이상의 금(Au) 또는 은(Ag)으로 형성할 수 있다.The first plating layer 116 may be formed of nickel having a thickness of 0.7 μm or more, and the second plating layer 118 may be formed of gold (Au) or silver (Ag) having a thickness of 0.3 μm or more.

발광 다이오드(102)는 제 2박막 및 제 1,2 도금층으로 내벽 및 바닥면이 도금된 막힌 천공(104)의 내부에 위치하며, 발광 다이오드(102)의 높이는 막힌 천공(104)의 높이보다 낮게 형성되고, 발광 다이오드(102)의 대각길이는 막힌 천공(104)의 대각 길이보다 짧게 형성될 수 있다. 더욱 바람직하게는 막힌 천공(104)의 대각길이는 발광 다이오드(102)의 대각길이의 1.2배 이상으로 형성할 수 있다.The light emitting diode 102 is located inside a blocked perforation 104 whose inner walls and bottom surfaces are plated with a second thin film and a first and second plating layers, and the height of the light emitting diode 102 is lower than the height of the blocked perforation 104. And the diagonal length of the light emitting diode 102 may be shorter than the diagonal length of the blocked perforation 104. More preferably, the diagonal length of the blocked perforation 104 may be formed to be 1.2 times or more of the diagonal length of the light emitting diode 102.

그리고, 발광 다이오드(102)를 감싸며 형광체(120)가 형성될 수 있으며, 형광체(120) 상부에는 봉지제(122)가 도포될 수 있다. In addition, the phosphor 120 may be formed to surround the light emitting diode 102, and an encapsulant 122 may be coated on the phosphor 120.

제 2박막(114)으로 둘러싸인 비아홀(112)은 그 내부가 봉지제 댐(124)으로 충진될 수 있으며, 양쪽의 비아홀(112)에 충진되는 봉지제 댐(124)을 기준으로 막힌 천공(104)에 위치한 발광 다이오드(102), 형광체(120) 및 봉지제(122)가 형성될 수 있다. The via hole 112 surrounded by the second thin film 114 may be filled with the encapsulant dam 124, and the perforated 104 may be blocked based on the encapsulant dam 124 filled in both via holes 112. A light emitting diode 102, a phosphor 120, and an encapsulant 122 may be formed.

봉지제 댐(124)은 에폭시, 실리콘 또는 폴리이미드 보호 필름으로 형성될 수있으며 그 두께는 50㎛ 이하로 형성할 수 있다.The encapsulant dam 124 may be formed of an epoxy, silicon or polyimide protective film, and may have a thickness of 50 μm or less.

도 1b를 참조하면, 상기 도 1a에서 형성된 하나 이상의 발광 다이오드 패키지(100)를 하나의 방열판(130)에 접합하는 구조로서, 후막 동판(106)의 하부에 솔더 레지스트 층(126)을 형성하고, 그 하부에 하나의 방열판(130)을 형성할 수 있다.Referring to FIG. 1B, a solder resist layer 126 is formed under the thick film copper plate 106 as a structure for bonding the one or more LED packages 100 formed in FIG. 1A to one heat sink 130. One heat sink 130 may be formed at a lower portion thereof.

솔더 레지스트 층(126)은 후막 동판(106)에 도금된 니켈층(미도시)과 방열판(130)과의 전기적인 단락을 방지하기 위해 징검다리 형태로 형성할 수 있으며 (도 1c참조), 바람직하게는 20㎛ 이하의 두께로 형성할 수 있다. The solder resist layer 126 may be formed in the shape of a stepping bridge to prevent electrical short between the nickel layer (not shown) plated on the thick film copper plate 106 and the heat sink 130 (see FIG. 1C). Preferably it can be formed in thickness of 20 micrometers or less.

그리고, 징검다리 형태로 제작됨에 따라 형성되는 빈 공간 열 전도성 기름(128)을 충진하여 발광 다이오드(102)로부터 발생한 열이 후막 동판(106)에서 1차 방열을 하고, 열전도성 기름(128)과 솔더 레지스터층(128)을 통해 2차 방열을 하도록 할 수 있다.In addition, the heat generated from the light emitting diodes 102 is primarily radiated from the thick film copper plate 106 by filling the empty space thermally conductive oil 128 formed as manufactured in the shape of a stepping bridge, and the thermally conductive oil 128 and Secondary heat dissipation may be performed through the solder resistor layer 128.

방열판(130)은 발광 다이오드(102)에서 발생하는 열이 막힌 천공(104)의 바닥면의 제 2박막(114)을 통과하여 후막 동판(106)으로 전달되고, 후막 동판(106)으로 전달된 열을 확산 및 방출할 수 있다. The heat sink 130 passes through the second thin film 114 on the bottom surface of the hole 104 in which heat generated from the light emitting diodes 102 is blocked, and is transmitted to the thick film copper plate 106, and is transferred to the thick film copper plate 106. It can diffuse and release heat.

그리고, 방열판(130)과 후막 동판(106) 사이에 솔더 레지스트 층(126)을 형성하지 않을 경우에는 방열판(130)을 산화막으로 코팅하여 사용할 수 있다.When the solder resist layer 126 is not formed between the heat sink 130 and the thick film copper plate 106, the heat sink 130 may be coated with an oxide film.

도 1d는 봉지제 댐(124)을 형성하기 전에 한 개 이상의 발광 다이오드(102)를 형성하기 위한 막힌 천공(104)이 형성된 발광 다이오드 패키지(100)의 상면도이며, 도 1e는 봉지제 댐(124)을 형성한 후 발광 다이오드(102)를 형성하고 와이어 본딩이 이루어진 발광 다이오드 패키지(100)를 나타낸 상면도이다.FIG. 1D is a top view of the LED package 100 with a clogged aperture 104 for forming one or more light emitting diodes 102 prior to forming the encapsulant dam 124, and FIG. 1E is an encapsulant dam ( A top view of the light emitting diode package 100 in which the light emitting diode 102 is formed after the 124 is formed and wire bonding is performed.

도 2a 내지 도 2c는 본 발명의 일 실시 예에 따른 도금된 천공을 구비한 발광 다이오드 패키지를 나타낸 도면이다.2A to 2C illustrate a light emitting diode package having a plated perforation according to an embodiment of the present invention.

도 2a 및 도 2b를 참조하면, 수직형 발광 다이오드(200)를 접합하기 위해 제 2박막(114) 중 한쪽 극성으로 막힌 천공(104)과 연결하여 전기적으로 단락시키며, 다른 한쪽의 극성은 와이어 본딩을 하여 전류가 흐를 수 있도록 한다. 이에 의해 수직형 발광 다이오드(200)에 의해 발생한 열이 제 2박막(114)과 후막 동판으로 확산되어 열 포화 용량을 증가시킬 수 있다. 2A and 2B, in order to bond the vertical light emitting diode 200, the second thin film 114 is electrically connected to a hole 104 blocked by one polarity, and the other polarity is wire-bonded. To allow current to flow. As a result, heat generated by the vertical light emitting diode 200 may be diffused into the second thin film 114 and the thick film copper plate to increase the heat saturation capacity.

도 2c를 참조하면 열 방출 방향과 전류 흐름의 방향이 분리되어 있는 수평형 발광 다이오드(210)를 상기 도 2a 및 도 2b에서와 같이 패키지 모듈에 장착하여 한 쪽 극성이 막힌 천공(104)과 전기적으로 단락되어도 발광 다이오드가 동작할 수 있다. Referring to FIG. 2C, a horizontal light emitting diode 210 having a separate heat dissipation direction and a current flow direction is mounted on a package module as shown in FIGS. 2A and 2B to electrically connect with the perforated 104 having one polarity blocked. The LED may operate even if it is shorted.

도 3a 내지 도 3f는 본 발명의 일 실시 예에 따른 도금된 천공을 구비한 발광 다이오드 패키지 제작 방법을 나타낸 도면으로서, 프리프레그(300)로 이루어진 기판에 식각 또는 부식을 통해 천공(302)과 비아홀(112)을 형성할 수 있다(도 3a, 도 3b).3A to 3F are views illustrating a method of manufacturing a light emitting diode package having a plated perforation according to an embodiment of the present invention, wherein the perforation 302 and via holes are etched or etched on a substrate made of a prepreg 300. 112 can be formed (FIGS. 3A and 3B).

천공(302) 및 비아홀(112)이 형성된 프리프레그(300)의 하부에 후막 동판(106)을 접합하고, 상부에 제 1박막(110)을 형성할 수 있다(도 3c).The thick film copper plate 106 may be bonded to the lower portion of the prepreg 300 having the perforations 302 and the via holes 112 formed thereon, and the first thin film 110 may be formed on the upper portion (FIG. 3C).

제 1박막(110)은 기판에 형성된 막힌 천공(104)과 비아홀(112)과 동일한 위치를 식각 또는 부식을 통해 제거한 후에 천공(302), 비아홀(112), 제 1박막(110) 및 후막 동판(106)의 상부에 전체적으로 무전해 및 전해 구리 도금막으로 형성된 제 2박막(114)을 도금할 수 있다(도 3d).The first thin film 110 is formed by etching or removing the same positions as the closed holes 104 and the via holes 112 formed in the substrate through etching or corrosion, and then the perforations 302, the via holes 112, the first thin film 110, and the thick film copper plate. A second thin film 114 formed entirely of electroless and electrolytic copper plating film can be plated on top of 106 (FIG. 3D).

제 1박막(110)과 제 2박막(114)에 전기 배선을 위해 부식 또는 식각을 실행하고, 후막 동판(106)에 극성을 분리하기 위해 소정의 부분에 부식 또는 식각을 실행할 수 있다(도 3e). 이때, 상기 부식 또는 식각이 실행되는 소정의 부분은 한정되는 것은 아니나 후막 동판(106)과 전기배선이 형성될 수 있는 제 1, 2박막(110, 114)의 하부에 위치하는 프리프레그(300)가 접하는 부분인 것이 바람직하다.Corrosion or etching may be performed on the first thin film 110 and the second thin film 114 for electrical wiring, and corrosion or etching may be performed on a predetermined portion to separate the polarity of the thick film copper plate 106 (FIG. 3E). ). At this time, the predetermined portion where the corrosion or etching is performed is not limited, but the prepreg 300 located under the first and second thin films 110 and 114 in which the thick film copper plate 106 and the electrical wiring may be formed. It is preferable that it is a part which touches.

전기 배선이 형성되는 제 1, 2박막(110, 114)을 제외한 부분, 즉 비아 홀(112)이 형성되어 있는 부분의 상부에 봉지제 댐(124)을 형성하고, 그 외의 부분에 제 1,2 도금층(116, 118)을 도금할 수 있다. 이때, 제 1도금층(116)은 니켈 도금막으로 형성될 수 있으며, 제 2도금층(118)은 금 또는 은 도금막으로 형성하여 막힌 천공(104)의 내벽 및 바닥면을 도금할 수 있다(도 3f).An encapsulant dam 124 is formed on an upper portion of the portion except the first and second thin films 110 and 114 on which the electrical wiring is formed, that is, the portion in which the via hole 112 is formed. 2 plating layers 116 and 118 may be plated. In this case, the first plating layer 116 may be formed of a nickel plating film, and the second plating layer 118 may be formed of a gold or silver plating film to plate the inner wall and the bottom surface of the closed hole 104 (FIG. 3f).

그리고, 제 2박막(114) 및 제 1,2 도금층(116, 118)으로 도금된 막힌 천공(104)에 발광 다이오드를 구비하고 전기배선, 형광체 및 봉지제 등을 형성하여 발광 다이오드 패키지를 구성할 수 있다.In addition, the LED package may be formed by forming a light emitting diode in the blind hole 104 plated with the second thin film 114 and the first and second plating layers 116 and 118 and forming an electrical wiring, a phosphor, and an encapsulant. Can be.

도 4a 내지 도 4f는 본 발명의 일 실시 예에 따른 CCL을 이용한 도금된 천공을 구비한 발광 다이오드 패키지 제작 방법을 나타낸 도면으로서, 상기 도 3a 내지 도 3f에서 프리프레그(300) 기판 대신 인쇄회로기판의 원자재인 CCL(Copper Clad Laminare,400)를 이용할 수 있다. 4A to 4F are views illustrating a method of manufacturing a light emitting diode package having plated perforations using CCLs according to an embodiment of the present invention. In FIGS. 3A to 3F, a printed circuit board instead of a prepreg 300 substrate is illustrated. The raw material of CCL (Copper Clad Laminare, 400) can be used.

CCL(400)은 상하의 박막 동판(402)으로 절연층(404)을 감싸서 형성되는 기판으로서(도 4a), 레이저 또는 밀링 비트를 이용하여 CCL의 상하부의 전기적인 연결을 위한 비아홀(112)과 천공(302)을 형성할 수 있다(도 4b).The CCL 400 is a substrate formed by wrapping the insulating layer 404 with the upper and lower thin copper plates 402 (FIG. 4A), and drilling the via holes 112 and the upper and lower portions of the CCL using a laser or a milling bit. 302 may be formed (FIG. 4B).

상기 레이저 방법을 사용할 경우에는 한정되는 것은 아니나 250nm~380nm의 단파장 야그, 엑시머 레이저 또는 9500nm 이상의 장파장인 CO2 레이저를 적용할 수 있다.When using the laser method, but are not limited it can be applied to the short wavelength than a YAG 250nm ~ 380nm, an excimer laser, or 9500nm long-wavelength CO 2 laser.

비아홀(112)과 막힌 천공(104)이 형성된 CCL(400)은 미리 가공된 프리프레그(300)를 접합제로 사용하여 후막 동판(106)에 접합한 후(도 4c), 비아홀(112)과 막힌 천공(104)이 형성된 CCL(400) 및 후막 동판(106)의 상부에 무전해 및 전해 도금막으로 형성된 제 2박막(114)을 도금하고(도 4d), 전기 배선을 위한 식각을 할 수 있다(도 4e).The CCL 400 having the via holes 112 and the blinded perforations 104 formed thereon is bonded to the thick film copper plate 106 using the prepreg 300 pre-machined as a bonding agent (FIG. 4C), and the via holes 112 are blocked. A second thin film 114 formed of an electroless and electrolytic plating film may be plated on the CCL 400 and the thick film copper plate 106 on which the perforations 104 are formed (FIG. 4D), and etching may be performed for electrical wiring. (FIG. 4E).

그리고, 전기 배선이 없는 비아홀(112) 및 제 2박막(114) 부분 즉, 막힌 천공(104)을 제외한 부분에 봉지제 댐(124)을 형성하고, 막힌 천공(104)의 내벽 및 바닥면에 니켈(제 1도금층,116), 금 또는 은 도금막(제 2도금층,118)을 이중으로 형성할 수 있다(도 4f).In addition, an encapsulant dam 124 is formed in a portion of the via hole 112 and the second thin film 114 without the electric wiring, that is, the portion except the blocked perforation 104, and the inner wall and the bottom surface of the blocked perforation 104 are formed. Nickel (first plating layer 116), gold or silver plating film (second plating layer 118) can be formed in duplicate (FIG. 4F).

상기 도 4f에 의해 형성된 천공 내에 발광 다이오드를 구비하고, 전기배선 및 형광체를 적층한 후, 봉지재 댐(124) 사이로 봉지제를 형성하여 막힌 천공을 구비한 발광 다이오드 패키지를 형성할 수 있으며, 상기에 의해 형성된 다수의 발광 다이오드 패키지는 하나의 방열판에 부착할 수 있다.After the light emitting diode is provided in the perforation formed by FIG. 4F, the electrical wiring and the phosphor are stacked, an encapsulant is formed between the encapsulant dam 124 to form a light emitting diode package having the blocked perforation. A plurality of LED packages formed by the can be attached to one heat sink.

도 5a 내지 도 5e는 본 발명의 일 실시 예에 따른 레이저 가공방법을 이용한 도금된 천공을 구비한 발광 다이오드 패키지 제작 방법을 나타낸 도면으로서, 상기 도 3a 내지 도 4f에서와 같이 미리 비아홀(112) 및 천공을 형성하지 않고, 박막을 적층 후 레이저를 통해 발광 다이오드 패키지를 구현하는 방법을 나타낸다.5A to 5E illustrate a method of fabricating a light emitting diode package having a plated perforation using a laser processing method according to an embodiment of the present invention. A method of implementing a light emitting diode package through a laser after laminating thin films without forming a perforation is described.

도 5a 내지도 5e를 참조하면, 후막 동판(106)과 제 1박막(110)을 프리프레그(300)를 통해 접합하여, 후막 동판(106), 프리프레그(300), 제 1박막(110)의 순서대로 증착한 후 레이저를 이용하여 비아홀(112) 및 막힌 천공(104)을 형성할 수 있다. 그리고, 그 이후의 과정은 상기의 도 3d 내지 도 3f 또는 도 4d 내지 도 4f와 동일하게 실행할 수 있다.5A through 5E, the thick film copper plate 106 and the first thin film 110 are bonded through the prepreg 300 to form the thick film copper plate 106, the prepreg 300, and the first thin film 110. After the deposition in the order of the laser can be used to form the via hole 112 and the clogged hole (104). The subsequent processes may be performed in the same manner as in FIGS. 3D to 3F or 4D to 4F.

도 6a 내지 도 6e는 본 발명의 일 실시 예에 따른 도금된 천공을 구비한 발광 다이오드 패키지 제작의 시뮬레이션을 나타낸 사진으로서, 도 6a는 막힌 천공을 구비한 배선 기판의 상면도 사진이며, 도 6b는 후막 동판에 대한 전기적인 배선 및 방열 구조를 나타낸 상면도 사진이고, 도 6c는 막힌 천공에 발광 다이오드를 접합하고 봉지제 및 형광체를 도포한 상면도 사진이다. 그리고, 도 6d는 도금된 막힌 천공을 확대한 사진이며, 도 6e는 막힌 천공에 발광 다이오드를 접합한 후 봉지제 및 형광체를 도포한 사진이다.6A to 6E are photographs showing the simulation of fabrication of a light emitting diode package having plated perforations according to an embodiment of the present invention. FIG. 6A is a top view photograph of a wiring board having a closed perforation. FIG. 6C is a top view photograph showing electrical wiring and a heat dissipation structure of a thick film copper plate. FIG. 6C is a top view photograph of a light emitting diode bonded to a closed hole and coated with an encapsulant and a phosphor. 6D is an enlarged photograph of the plated clogged perforation, and FIG. 6E is a photo of the encapsulant and the phosphor coated after the LED is bonded to the clogged perforation.

도 10은 종래 발광 다이오드 패지지와 본 발명의 막힌 천공을 포함하는 발광 다이오드 패키지의 열 저항을 측정한 그래프로서, 본 발명(A)이 종래 기술(B,C)보다 열 저항이 작고 열 방출 효율이 우수함을 알 수 있다. 10 is a graph measuring the thermal resistance of a light emitting diode package including a conventional LED package and a clogged perforation of the present invention, wherein the present invention (A) has a lower thermal resistance than the prior art (B, C) and heat dissipation efficiency It can be seen that this is excellent.

이때, 본 발명(A)은 상기의 도 1의 패키지 즉, CAPOB를 사용할 수 있으며, 종래 기술의 B는 도 7a 내지 도 7c의 MCPCB를 사용할 수 있고, 종래 기술의 C는 도 6a 내지도 6의 패키지를 PCB기판에 실장하여 사용할 수 있다. In this case, the present invention (A) may use the package of FIG. 1, that is, CAPOB, B of the prior art may use the MCPCB of FIGS. 7A to 7C, and C of the prior art is of FIG. 6A to 6. The package can be mounted on a PCB.

본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다"등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "having" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, and one or more other features. It is to be understood that the present invention does not exclude the possibility of the presence or the addition of numbers, steps, operations, components, components, or a combination thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in the commonly used dictionaries should be construed as having meanings consistent with the meanings in the context of the related art, and are not construed in ideal or excessively formal meanings unless expressly defined in this application. Do not.

당업자는 본 발명의 범위를 벗어나지 않고 설명된 실시 형태를 변경 또는 변형할 수 있으며, 이러한 변경 또는 변형도 본 발명의 범위에 속한다. 또한, 본 명세서에서 설명한 각 구성요소의 물질은 당업자가 공지된 다양한 물질로부터 용이하게 선택하여 대처할 수 있다. 또한, 당업자는 본 명세서에서 설명된 구성요소 중 일부를 성능의 열화 없이 생략하거나 성능을 개선하기 위해 구성요소를 추가할 수 있다. 뿐만 아니라, 당업자는 공정 환경이나 장비에 따라 본 명세서에서 설명한 방법 단계의 순서를 변경할 수도 있다. 따라서 본 발명의 범위는 설명된 실시형태가 아니라 특허청구범위 및 그 균등물에 의해 결정되어야 한다.Those skilled in the art can change or modify the described embodiments without departing from the scope of the present invention, and such changes or modifications also fall within the scope of the present invention. In addition, the materials of each component described herein can be readily selected and coped by a variety of materials known to those skilled in the art. In addition, those skilled in the art may omit some of the components described herein without adding to the performance or add the components to improve performance. In addition, those skilled in the art may change the order of the method steps described herein depending on the process environment or equipment. Therefore, the scope of the present invention should be determined by the appended claims and equivalents thereof, not by the embodiments described.

도 1a 내지 도 1e는 본 발명의 일 실시 예에 따른 도금된 천공을 구비한 발광 다이오드 패키지를 나타낸 도면. 1A-1E illustrate a light emitting diode package with plated perforations in accordance with one embodiment of the present invention.

도 2a 내지 도 2c는 본 발명의 일 실시 예에 따른 도금된 천공을 구비한 발광 다이오드 패키지를 나타낸 도면.2A-2C illustrate a light emitting diode package with plated perforations in accordance with one embodiment of the present invention.

도 3a 내지 도 3f는 본 발명의 일 실시 예에 따른 도금된 천공을 구비한 발광 다이오드 패키지 제작 방법을 나타낸 도면.3A to 3F illustrate a method of manufacturing a light emitting diode package having a plated perforation according to an embodiment of the present invention.

도 4a 내지 도 4f는 본 발명의 일 실시 예에 따른 CCL을 이용한 도금된 천공을 구비한 발광 다이오드 패키지 제작 방법을 나타낸 도면.4A to 4F illustrate a method of fabricating a light emitting diode package having plated perforations using CCLs according to an embodiment of the present invention.

도 5a 내지 도 5e는 본 발명의 일 실시 예에 따른 레이저 가공방법을 이용한 도금된 천공을 구비한 발광 다이오드 패키지 제작 방법을 나타낸 도면.5A to 5E are views illustrating a method of manufacturing a light emitting diode package having plated perforations using a laser processing method according to an embodiment of the present invention.

도 6a 내지 도 6e는 본 발명의 일 실시 예에 따른 도금된 천공을 구비한 발광 다이오드 패키지 제작의 시뮬레이션을 나타낸 사진.6A to 6E are photographs showing simulation of fabrication of a light emitting diode package with plated perforations in accordance with one embodiment of the present invention.

도 7a 내지 도 7c는 종래의 리드 프레임 발광 다이오드 패키지를 나타낸 도면.7a to 7c show a conventional lead frame light emitting diode package.

도 8a 및 도 8b는 종래의 발광 다이오드 직접 부착형 금속 방열 배선 기판을 나타낸 도면.8A and 8B illustrate a conventional LED direct-attach metal heat dissipation wiring board.

도 9a 내지 도 9c는 수직형, 수평형 및 플립칩 발광 다이오드의 전류 및 열 방출 통로를 나타낸 도면.9A-9C illustrate current and heat dissipation paths of vertical, horizontal and flip chip light emitting diodes.

도 10은 종래 발광 다이오드 패지지와 본 발명의 막힌 천공을 포함하는 발광 다이오드 패키지의 열 저항을 측정한 그래프.10 is a graph measuring the thermal resistance of a LED package comprising a conventional LED package and a clogged aperture of the present invention.

<도면의 주요 부분에 대한 부호의 설명>             <Explanation of symbols for the main parts of the drawings>

100 : 발광 다이오드 패키지 102 : 발광 다이오드100: light emitting diode package 102: light emitting diode

104 : 막힌 천공 106 : 후막 동판104: perforated blind 106: thick copper plate

108, 404 : 절연층 110 : 제 1박막108, 404: insulating layer 110: first thin film

112 : 비아홀 114 : 제 2박막112: via hole 114: second thin film

116 : 제 1도금층 118 : 제 2도금층116: first plating layer 118: second plating layer

120 : 형광체 122 : 봉지제120: phosphor 122: sealing agent

124 : 봉지제 댐 126 : 솔더 레지스트 층124: sealing dam 126: solder resist layer

128 : 열 전도성 기름 130 : 방열판128: thermally conductive oil 130: heat sink

300 : 프리프레그 302 : 천공300: prepreg 302: punched

400 : CCL 402 : 상하의 박막 동판400: CCL 402: thin film copper plate

700a, 700b, 700c : 고출력 발광 다이오드 710a, 710b, 710c : 기판700a, 700b, 700c: high power light emitting diodes 710a, 710b, 710c: substrate

720a, 720b, 720c : 열 방출 슬러그 730a, 730b, 730c : 접착제720a, 720b, 720c: Heat Dissipation Slug 730a, 730b, 730c: Adhesive

740a, 740b, 740c : 배선층 750a, 750b, 750c : 절연층740a, 740b, 740c: wiring layer 750a, 750b, 750c: insulating layer

Claims (15)

비아홀 및 천공을 포함하는 배선기판 및 제 1, 2박막, 상기 식각면 하부에 순차적으로 적층되는 발광 다이오드, 형광체 및 봉지제를 포함하는 발광 다이오드 패키지에 있어서, A light emitting diode package including a wiring board including a via hole and a perforation, and a light emitting diode, a phosphor, and an encapsulant sequentially stacked on the first and second thin films, and below the etching surface. 상기 배선기판의 하부에 위치하며, 양극과 음극으로 분리되는 후막 동판;A thick film copper plate disposed under the wiring board and separated into a positive electrode and a negative electrode; 내벽 및 바닥면이 제 2박막 및 제 1, 2 도금층으로 도금되는 막힌 천공; 및Blocked perforations in which the inner wall and the bottom surface are plated with the second thin film and the first and second plating layers; And 상기 제 2도금층의 상부에 적층되는 발광 다이오드를 포함하는 것을 특징으로 하는 도금된 천공을 구비한 발광 다이오드 패키지. And a light emitting diode stacked on top of the second plating layer. 제 1항에 있어서, 상기 1,2 박막은 구리 박막인 것을 특징으로 하는 도금된 천공을 구비한 발광 다이오드 패키지. The light emitting diode package of claim 1, wherein the first and second thin films are copper thin films. 제 1항에 있어서, 상기 제 1도금층은 니켈 도금층이며, 상기 제 2도금층은 금 또는 은 도금층인 것을 특징으로 하는 도금된 천공을 구비한 발광 다이오드 패키지. The light emitting diode package of claim 1, wherein the first plating layer is a nickel plating layer and the second plating layer is a gold or silver plating layer. 제 1항에 있어서, 상기 후막 동판의 두께는 0.2mm 이상 0.6mm 이하인 것을 특징으로 하는 도금된 천공을 구비한 발광 다이오드 패키지. The light emitting diode package of claim 1, wherein the thick film copper plate has a thickness of 0.2 mm or more and 0.6 mm or less. 제 1항에 있어서, 상기 막힌 천공은 원형 및 다각형인 것을 특징으로 하는 도금된 천공을 구비한 발광 다이오드 패키지. The light emitting diode package of claim 1, wherein the blocked perforations are circular and polygonal. 제 1항에 있어서, 상기 발광 다이오드는 수직형, 수평형 및 플립칩 발광 다이오드인 것을 특징으로 하는 도금된 천공을 구비한 발광 다이오드 패키지. The light emitting diode package of claim 1, wherein the light emitting diodes are vertical, horizontal and flip chip light emitting diodes. 제 1항에 있어서, 상기 배선기판은 프리프레그 또는 CCL인 것을 특징으로 하는 도금된 천공을 구비한 발광 다이오드 패키지. The light emitting diode package of claim 1, wherein the wiring board is a prepreg or a CCL. 제 1항에 있어서, 상기 막힌 천공의 바닥면의 대각 길이는 상기 발광 다이오드의 대각 길이의 1.2 배인 것을 특징으로 하는 도금된 천공을 구비한 발광 다이오드 패키지. 2. The light emitting diode package of claim 1, wherein the diagonal length of the bottom surface of the blocked perforation is 1.2 times the diagonal length of the light emitting diode. 배선기판에 비아홀 및 천공을 식각하는 제 1단계;A first step of etching via holes and perforations in the wiring board; 상기 배선기판의 하부에 후막 동판을 형성하고, 상기 배선기판의 상부에 제 1박막을 형성하는 제 2단계;A second step of forming a thick film copper plate under the wiring board, and forming a first thin film on the wiring board; 상기 비아홀, 천공 및 제 1박막의 상부에 제 2박막을 형성하고, 상기 천공의 양면에 위치한 제 1박막과 제 2박막의 소정의 위치에 배선을 위한 식각을 하는 제 3단계;A third step of forming a second thin film on the via hole, the perforation and the first thin film, and etching the wires at predetermined positions of the first thin film and the second thin film on both sides of the perforation; 상기 비아홀의 내부 및 상기 단계에서 배선을 위한 식각이 이루어지지 않은 제 1,2 박막의 상부에 봉지제 댐을 형성하는 제 4단계; 및A fourth step of forming an encapsulant dam in the via hole and on top of the first and second thin films which are not etched for wiring in the step; And 상기 제 2박막이 형성된 천공에 발광 다이오드를 형성하는 제 5단계를 포함하는 도금된 천공을 구비한 발광 다이오드 패키지의 제작방법.A method of manufacturing a light emitting diode package having a plated perforation comprising a fifth step of forming a light emitting diode in the perforation in which the second thin film is formed. 제 9항에 있어서, 제 1단계의 상기 비아홀 및 천공은 밀링 비트 및 레이저에 의해 식각되는 것을 특징으로 하는 도금된 천공을 구비한 발광 다이오드 패키지의 제작방법.10. The method of claim 9, wherein the via holes and perforations of the first step are etched by milling bits and a laser. 제 9항에 있어서, 제 4단계에서는 상기 봉지제 댐이 형성되지 않은 제 2박막의 상부에 제 1,2 도금층을 적층하는 것을 특징으로 하는 도금된 천공을 구비한 발광 다이오드 패키지의 제작방법.10. The method of claim 9, wherein in the fourth step, the first and second plating layers are laminated on the second thin film on which the encapsulant dam is not formed. 제 9항에 있어서, 상기 제 1단계 및 제 2단계에서The method of claim 9, wherein in the first and second steps 상기 후막 동판, 상기 인쇄 회로기판 및 상기 제 1박막을 순차적으로 적층한 후, 상기 비아홀 및 천공을 형성하는 것을 특징으로 하는 도금된 천공을 구비한 발광 다이오드 패키지의 제작방법.And sequentially stacking the thick film copper plate, the printed circuit board, and the first thin film, and then forming the via holes and the perforations. 제 9항에 있어서, 상기 발광 다이오드의 상부에 형광체 및 봉지제를 형성하는 것을 특징으로 하는 도금된 천공을 구비한 발광 다이오드 패키지의 제작방법.10. The method of claim 9, wherein a phosphor and an encapsulant are formed on the light emitting diode. 제 9항에 있어서, 상기 제 1단계 및 제 2단계에서The method of claim 9, wherein in the first and second steps 상기 제 1단계에서 형성된 비아홀 및 천공을 포함하는 배선기판의 상부에 상기 비아홀 및 천공이 형성된 CCL 및 제 1박막을 형성하고, 상기 배선기판의 하부에 후막 동판을 형성하는 것을 특징으로 하는 도금된 천공을 구비한 발광 다이오드 패키지의 제작방법.Plated perforations, characterized in that the CCL and the first thin film formed with the via holes and perforations formed on top of the wiring board including the via holes and perforations formed in the first step, and to form a thick film copper plate under the wiring board. Method for manufacturing a light emitting diode package having a. 제 14항에 있어서, 상기 비아홀 및 천공은 밀링 비트, 야그, 엑시머 및 이산화탄소(CO2) 레이저에 의해 형성되는 것을 특징으로 하는 도금된 천공을 구비한 발광 다이오드 패키지의 제작방법.15. The method of claim 14, wherein the via holes and perforations are formed by milling bits, yags, excimers and carbon dioxide (CO 2 ) lasers.
KR1020080096805A 2008-10-01 2008-10-01 Light emitted diode package including closed aperture and its manufacture method KR101080702B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080096805A KR101080702B1 (en) 2008-10-01 2008-10-01 Light emitted diode package including closed aperture and its manufacture method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080096805A KR101080702B1 (en) 2008-10-01 2008-10-01 Light emitted diode package including closed aperture and its manufacture method

Publications (2)

Publication Number Publication Date
KR20100037471A true KR20100037471A (en) 2010-04-09
KR101080702B1 KR101080702B1 (en) 2011-11-07

Family

ID=42214664

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080096805A KR101080702B1 (en) 2008-10-01 2008-10-01 Light emitted diode package including closed aperture and its manufacture method

Country Status (1)

Country Link
KR (1) KR101080702B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051690B1 (en) * 2010-04-28 2011-07-25 엘지이노텍 주식회사 Optical package and manufacturing method of the same
WO2011136470A2 (en) * 2010-04-28 2011-11-03 Lg Innotek Co., Ltd. Optical package and manufacturing method thereof
KR101129002B1 (en) * 2010-04-28 2012-03-23 엘지이노텍 주식회사 Optical package and manufacturing method of the same
KR101128991B1 (en) * 2010-04-29 2012-03-23 엘지이노텍 주식회사 Side view optical package and manufacturing method of the same
KR20170133886A (en) * 2016-05-27 2017-12-06 전자부품연구원 Semiconductor package and method for manufacturing the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005167026A (en) 2003-12-03 2005-06-23 Sharp Corp Semiconductor light emitting device
JP4771135B2 (en) 2006-01-12 2011-09-14 日立化成工業株式会社 Printed wiring board, LED device using the same, and printed wiring board manufacturing method

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051690B1 (en) * 2010-04-28 2011-07-25 엘지이노텍 주식회사 Optical package and manufacturing method of the same
WO2011136470A2 (en) * 2010-04-28 2011-11-03 Lg Innotek Co., Ltd. Optical package and manufacturing method thereof
WO2011136470A3 (en) * 2010-04-28 2011-12-22 Lg Innotek Co., Ltd. Optical package and manufacturing method thereof
KR101129002B1 (en) * 2010-04-28 2012-03-23 엘지이노텍 주식회사 Optical package and manufacturing method of the same
KR101128991B1 (en) * 2010-04-29 2012-03-23 엘지이노텍 주식회사 Side view optical package and manufacturing method of the same
KR20170133886A (en) * 2016-05-27 2017-12-06 전자부품연구원 Semiconductor package and method for manufacturing the same

Also Published As

Publication number Publication date
KR101080702B1 (en) 2011-11-07

Similar Documents

Publication Publication Date Title
CN107112297B (en) Printed circuit board, semiconductor device, method for manufacturing printed circuit board, and method for manufacturing semiconductor device
US8610146B2 (en) Light emitting diode package and method of manufacturing the same
JP5246970B2 (en) Anodized metal substrate module
JP5156732B2 (en) Method for manufacturing substrate for light emitting device package
KR101049698B1 (en) Led array module and manufacturing method thereof
TW201232854A (en) Substrate structure of LED packaging and manufacturing method of the same
EP2741341A1 (en) Semiconductor device and fabrication method for same
JP4735941B2 (en) Wiring board for light emitting device
US8263871B2 (en) Mount board and semiconductor module
US9844142B2 (en) Radiant heat circuit board and method for manufacturing the same
KR20080057881A (en) Printed circuit board, light emitting apparatus having the same and method for manufacturing thereof
JP2008277817A (en) Heat dissipation module and method for fabricating the same
JP5686672B2 (en) Package carrier manufacturing method
JP4992532B2 (en) Heat dissipation board and manufacturing method thereof
JP2009054801A (en) Heat radiation member, and light emitting module equipped with the same
US20130062656A1 (en) Thermally enhanced optical package
KR101080702B1 (en) Light emitted diode package including closed aperture and its manufacture method
EP2124265A2 (en) Light-emitting diode chip package body and method for manufacturing the same
JP2018529231A (en) Method for manufacturing an LED device
KR101719692B1 (en) Printed Circuit Board, Manufacturing method thereof, LED module and LED lamp with using the same
KR20120100303A (en) Printed circuit board, light emitting module having the same, lighting unit having the light emitting unit and method of manufacturing the light emitting mudule
TW201037803A (en) Multi-layer packaging substrate, method for making the packaging substrate, and package structure of light-emitting semiconductor
KR100923784B1 (en) Metal base circuit board superior in heat dissipation property and method of manufacturing the same
US9241399B2 (en) Printed circuit board and light emitting device
KR101237685B1 (en) Heat radiating substrate and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141028

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151029

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161026

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171020

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181029

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191030

Year of fee payment: 9