JP2023122681A - 基準パルス補正装置及び基準パルス補正方法 - Google Patents

Abstract

【課題】スレーブ装置が時刻情報を含むパケットを受信できなくても、基準パルス位相差を許容位相差に収める基準パルス補正装置及を提供する。【解決手段】通信システムにおいて、スレーブ装置が有する基準パルス補正装置１０は、パケットに含まれる時刻情報に基づいて第１の基準パルスの周期を補正し、周期補正後の第１の基準パルスを出力する第１の基準パルス生成部１２、第２の基準パルスを出力する第２の基準パルス生成部１３、マスタ装置とスレーブ装置の時刻同期が確立後、２つの基準パルスの位相差が許容位相差まで拡大する期間中、第１の基準パルスの数を計数する第１の計数部１４、時刻同期が外れている期間中、第２の基準パルスの数を計数する第２の計数部１５、時刻同期が外れの期間中、第２の計数部の計数パルス数が、第１の計数部の計数パルス数に到達すれば、当該パルス数に基づき第２の基準パルスの周期を補正する基準パルス補正部１６を含む。【選択図】図２

Description

本開示は、基準パルス補正装置及び基準パルス補正方法に関するものである。

マスタ装置と、複数のスレーブ装置と、それぞれのスレーブ装置と無線通信を行う無線端末とを備える通信システム（以下「従来の通信システム」という）がある。マスタ装置は、例えば、それぞれのスレーブ装置の制御を行うものである。スレーブ装置は、例えば、基地局装置である。スレーブ装置は、例えば、基準パルスを用いるＴＤＤ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘ）方式で、無線端末と無線通信を行う。
従来の通信システムの中には、マスタ装置のクロックが示す時刻であるマスタ時刻と、スレーブ装置のクロックが示す時刻であるスレーブ時刻との間で時刻同期を図る通信システムがある（例えば、特許文献１を参照）。
特許文献１に開示されているマスタ装置は、マスタ時刻を示す時刻情報を含むパケットをスレーブ装置に送信する。スレーブ装置は、パケットに含まれている時刻情報に基づいて、スレーブ時刻を補正することで、マスタ時刻とスレーブ時刻との間で時刻同期を図る。また、スレーブ装置は、基準パルスを生成し、補正後のスレーブ時刻に基づいて、生成した基準パルスの周期を補正する。スレーブ装置は、周期補正後の基準パルスを用いるＴＤＤ方式で、無線端末と無線通信を行う。

特開２０１８－０３７９５３号公報

マスタ装置とスレーブ装置とを結ぶネットワークに存在しているスイッチ装置等が故障することで、マスタ装置が、時刻情報を含むパケットをスレーブ装置に送信できなくなることがある。
特許文献１に開示されている通信システムでは、スレーブ装置が、マスタ装置からのパケットを受信できなければ、基準パルスの周期を補正できなくなる。スレーブ装置が、基準パルスの周期を補正できなければ、当該基準パルスの位相と、マスタ装置により生成される基準パルスの位相との差（以下「基準パルス位相差」という）が、通信システムの許容する位相差である許容位相差よりも大きくなってしまうことがあるという課題があった。基準パルス位相差が許容位相差よりも大きくなることで、例えば、スレーブ装置が、無線端末との無線通信を継続できなくなることがある。

本開示は、上記のような課題を解決するためになされたもので、スレーブ装置が時刻情報を含むパケットを受信できなくなっても、基準パルス位相差を許容位相差内に収めることができる基準パルス補正装置及び基準パルス補正方法を得ることを目的とする。

本開示に係る基準パルス補正装置は、マスタ装置からスレーブ装置に送信されたパケットに含まれている時刻情報に基づいて第１の基準パルスの周期を補正し、周期補正後の第１の基準パルスを出力する第１の基準パルス生成部と、第２の基準パルスを出力する第２の基準パルス生成部とを備えている。また、基準パルス補正装置は、マスタ装置とスレーブ装置との時刻同期が確立してから、第１の基準パルスと第２の基準パルスとの位相差が許容位相差まで拡大する期間中、第１の基準パルス生成部から出力された第１の基準パルスの数を計数する第１の計数部と、時刻同期が外れている期間中、第２の基準パルス生成部から出力された第２の基準パルスの数を計数する第２の計数部とを備えている。また、基準パルス補正装置は、時刻同期が外れている期間中、第２の計数部により計数されたパルス数が、第１の計数部により計数されたパルス数に到達すれば、当該パルス数に基づいて第２の基準パルスの周期を補正する基準パルス補正部を備えている。

本開示によれば、スレーブ装置が時刻情報を含むパケットを受信できなくなっても、基準パルス位相差を許容位相差内に収めることができる。

実施の形態１に係る基準パルス補正装置１０を実装しているスレーブ装置を含む通信システムを示す構成図である。 実施の形態１に係る基準パルス補正装置１０を示す構成図である。 基準パルス補正装置１０が、ソフトウェア又はファームウェア等によって実現される場合のコンピュータのハードウェア構成図である。 基準パルス補正装置１０の処理手順である基準パルス補正方法を示すフローチャートである。 時刻同期が確立しているときの基準パルス補正装置１０の動作を示すタイミングチャートである。 時刻同期が確立しているときの基準パルス補正装置１０の動作を示すタイミングチャートである。 時刻同期が外れているときの基準パルス補正装置１０の動作を示すタイミングチャートである。 時刻同期が外れているときの基準パルス補正装置１０の動作を示すタイミングチャートである。 実施の形態２に係る基準パルス補正装置１０を示す構成図である。

以下、本開示をより詳細に説明するために、本開示を実施するための形態について、添付の図面に従って説明する。

実施の形態１．
図１は、実施の形態１に係る基準パルス補正装置１０を実装しているスレーブ装置を含む通信システムを示す構成図である。
図１に示す通信システムは、マスタ装置１－１，１－２、スレーブ装置２－１ａ，２－１ｂ，２－１ｃ、スレーブ装置２－２ａ，２－２ｂ，２－２ｃ及びスレーブ装置３ａ，３ｂ，３ｃを備えている。
マスタ装置１－１及びスレーブ装置２－１ａ，２－１ｂ，２－１ｃは、現用系であり、マスタ装置１－２及びスレーブ装置２－２ａ，２－２ｂ，２－２ｃは、予備系である。
スレーブ装置２－１ａ，２－１ｂ，２－１ｃ、スレーブ装置２－２ａ，２－２ｂ，２－２ｃ及びスレーブ装置３ａ，３ｂ，３ｃのそれぞれは、基準パルス補正装置１０を実装している。

マスタ装置１－１は、例えば、イーサネットを介して、スレーブ装置２－１ａと接続されている。
スレーブ装置２－１ａは、例えば、イーサネットを介して、スレーブ装置２－１ｂと接続されている。
スレーブ装置２－１ｂは、例えば、イーサネットを介して、スレーブ装置２－１ｃと接続されている。
スレーブ装置２－１ｃは、例えば、イーサネットを介して、スレーブ装置２－１ａと接続されている。

マスタ装置１－２は、例えば、イーサネットを介して、スレーブ装置２－２ａと接続されている。
スレーブ装置２－２ａは、例えば、イーサネットを介して、スレーブ装置２－２ｂと接続されている。
スレーブ装置２－２ｂは、例えば、イーサネットを介して、スレーブ装置２－２ｃと接続されている。
スレーブ装置２－２ｃは、例えば、イーサネットを介して、スレーブ装置２－２ａと接続されている。
図１に示す通信システムでは、複数の装置の間が、イーサネットによって接続されている。しかし、これは一例に過ぎず、複数の装置の間が、イーサネット以外のネットワークによって接続されているものであってもよい。

マスタ装置１－１は、マスタ時刻を有している。
マスタ装置１－１は、例えば、イーサネットフレームとして、マスタ時刻を示す時刻情報を含むパケットをスレーブ装置２－１ａに送信する。
スレーブ装置２－１ａ，２－１ｂ，２－１ｃのそれぞれは、例えば、イーサネットに存在しているスイッチ装置として動作する。
スレーブ装置２－１ａ，２－１ｂ，２－１ｃのそれぞれは、スレーブ時刻を有している。
スレーブ装置２－１ａは、マスタ装置１－１から送信されたパケットを受信し、パケットに含まれている時刻情報に基づいて、スレーブ時刻を補正することで、マスタ装置１－１との時刻同期を図る。
スレーブ装置２－１ａは、パケットをスレーブ装置２－１ｂに送信し、スレーブ装置２－１ｂは、パケットをスレーブ装置２－１ｃに送信し、スレーブ装置２－１ｃは、パケットをスレーブ装置２－１ａに送信する。
スレーブ装置２－１ｂ，２－１ｃのそれぞれは、スレーブ装置２－１ａと同様に、パケットに含まれている時刻情報に基づいて、マスタ装置１－１との時刻同期を図る。

マスタ装置１－２は、マスタ時刻を有している。
マスタ装置１－２は、例えば、イーサネットフレームとして、マスタ時刻を示す時刻情報を含むパケットをスレーブ装置２－２ａに送信する。
スレーブ装置２－２ａ，２－２ｂ，２－２ｃのそれぞれは、例えば、イーサネットに存在しているスイッチ装置として動作する。
スレーブ装置２－２ａ，２－２ｂ，２－２ｃのそれぞれは、スレーブ時刻を有している。
スレーブ装置２－２ａは、マスタ装置１－２から送信されたパケットを受信し、パケットに含まれている時刻情報に基づいて、スレーブ時刻を補正することで、マスタ装置１－２との時刻同期を図る。
スレーブ装置２－２ａは、パケットをスレーブ装置２－２ｂに送信し、スレーブ装置２－２ｂは、パケットをスレーブ装置２－２ｃに送信し、スレーブ装置２－２ｃは、パケットをスレーブ装置２－２ａに送信する。
スレーブ装置２－２ｂ，２－２ｃのそれぞれは、スレーブ装置２－２ａと同様に、パケットに含まれている時刻情報に基づいて、マスタ装置１－２との時刻同期を図る。

スレーブ装置３ａは、例えば、イーサネットを介して、スレーブ装置２－１ａ及びスレーブ装置２－２ａのそれぞれと接続されている。
スレーブ装置３ｂは、は、例えば、イーサネットを介して、スレーブ装置２－１ｂ及びスレーブ装置２－２ｂのそれぞれと接続されている。
スレーブ装置３ｃは、は、例えば、イーサネットを介して、スレーブ装置２－１ｃ及びスレーブ装置２－２ｃのそれぞれと接続されている。
スレーブ装置３ａ，３ｂ，３ｃのそれぞれは、例えば、イーサネットに存在している基地局として動作する。
スレーブ装置３ａ，３ｂ，３ｃのそれぞれは、スレーブ時刻を有している。
スレーブ装置３ａ，３ｂ，３ｃのそれぞれは、例えば、スレーブ基準パルスを用いるＴＤＤ方式で、図示せぬ無線端末等と無線通信を実施する。後述する第１の基準パルス及び第２の基準パルスのそれぞれは、スレーブ基準パルスである。

スレーブ装置３ａは、現用系のスレーブ装置２－１ａに故障が生じていなければ、スレーブ装置２－１ａから、時刻情報を含むパケットを受信し、時刻情報に基づいて、スレーブ時刻を補正することで、マスタ装置１－１との時刻同期を図る。
スレーブ装置３ａは、現用系のスレーブ装置２－１ａに故障が生じていれば、スレーブ装置２－２ａから、時刻情報を含むパケットを受信し、時刻情報に基づいて、スレーブ時刻を補正することで、マスタ装置１－２との時刻同期を図る。
スレーブ装置３ｂは、現用系のスレーブ装置２－１ｂに故障が生じていなければ、スレーブ装置２－１ｂから、時刻情報を含むパケットを受信し、時刻情報に基づいて、スレーブ時刻を補正することで、マスタ装置１－１との時刻同期を図る。
スレーブ装置３ｂは、現用系のスレーブ装置２－１ｂに故障が生じていれば、スレーブ装置２－２ｂから、時刻情報を含むパケットを受信し、時刻情報に基づいて、スレーブ時刻を補正することで、マスタ装置１－２との時刻同期を図る。
スレーブ装置３ｃは、現用系のスレーブ装置２－１ｃに故障が生じていなければ、スレーブ装置２－１ｃから、時刻情報を含むパケットを受信し、時刻情報に基づいて、スレーブ時刻を補正することで、マスタ装置１－１との時刻同期を図る。
スレーブ装置３ｃは、現用系のスレーブ装置２－１ｃに故障が生じていれば、スレーブ装置２－２ｃから、時刻情報を含むパケットを受信し、時刻情報に基づいて、スレーブ時刻を補正することで、マスタ装置１－２との時刻同期を図る。

図２は、実施の形態１に係る基準パルス補正装置１０を示す構成図である。
図２に示す基準パルス補正装置１０は、入力ポート１１－１，１１－２、第１の基準パルス生成部１２、第２の基準パルス生成部１３、第１の計数部１４、第２の計数部１５、基準パルス補正部１６及びパルス選択部１７を備えている。

以下、図２に示す基準パルス補正装置１０は、説明の便宜上、スレーブ装置３ａに実装されているものとして説明する。
入力ポート１１－１には、スレーブ装置２－１ａから送信されたパケットが与えられる。
入力ポート１１－２には、スレーブ装置２－２ａから送信されたパケットが与えられる。

第１の基準パルス生成部１２は、時刻同期制御回路２１及び基準パルス生成カウンタ２２を備えている。
第１の基準パルス生成部１２は、入力ポート１１－１に与えられたパケット、又は、入力ポート１１－２に与えられたパケットを取得する。
第１の基準パルス生成部１２は、パケットに含まれている時刻情報に基づいて第１の基準パルスの周期を補正し、周期補正後の第１の基準パルスを第１の計数部１４及びパルス選択部１７のそれぞれに出力する。

第２の基準パルス生成部１３は、基準パルス生成カウンタ２３を備えている。
第２の基準パルス生成部１３は、第２の基準パルスを生成し、第２の基準パルスを第２の計数部１５及びパルス選択部１７のそれぞれに出力する。

第１の計数部１４は、誤差判定回路２４、基準パルス数カウンタ２５及び保持回路２６を備えている。
第１の計数部１４は、マスタ装置１－１又はマスタ装置１－２と、スレーブ装置３ａとの時刻同期が確立してから、第１の基準パルスと第２の基準パルスとの位相差が許容位相差まで拡大する期間中、第１の基準パルス生成部１２から出力された第１の基準パルスの数を計数する。第１の基準パルスは、マスタ装置１－１により生成される基準パルス、又は、マスタ装置１－２により生成される基準パルスに相当する。このため、第１の基準パルスと第２の基準パルスとの位相差は、基準パルス位相差に相当する。

第２の計数部１５は、基準パルス数カウンタ２７を備えている。
第２の計数部１５は、時刻同期が外れている期間中、第２の基準パルス生成部１３から出力された第２の基準パルスの数を計数する。

基準パルス補正部１６は、誤差判定回路２８を備えている。
基準パルス補正部１６は、時刻同期が外れている期間中、第２の計数部１５により計数されたパルス数が、第１の計数部１４により計数されたパルス数に到達すれば、当該パルス数に基づいて第２の基準パルスの周期を補正する。
なお、基準パルス補正部１６は、第１の基準パルスの周期が、第２の基準パルスの周期よりも長ければ、第１の計数部１４により計数されたパルス数に基づいて、第２の基準パルスの周期を長くする補正を行う。基準パルス補正部１６は、第１の基準パルスの周期が、第２の基準パルスの周期よりも短ければ、第１の計数部１４により計数されたパルス数に基づいて、第２の基準パルスの周期を短くする補正を行う。

パルス選択部１７は、セレクタ２９を備えている。
パルス選択部１７は、時刻同期が確立しているとき、第１の基準パルス生成部１２から出力された第１の基準パルスを選択し、第１の基準パルスを外部に出力する。
パルス選択部１７は、時刻同期が外れているとき、第２の基準パルス生成部１３から出力された第２の基準パルスを選択し、第２の基準パルスを外部に出力する。

時刻同期制御回路２１は、入力ポート１１－１に与えられたパケット、又は、入力ポート１１－２に与えられたパケットを取得する。
時刻同期制御回路２１は、入力ポート１１－１からパケットを取得すれば、パケットに含まれている時刻情報に基づいて、スレーブ装置３ａが有するスレーブ時刻を補正することで、マスタ装置１－１との時刻同期を図る。
時刻同期制御回路２１は、入力ポート１１－２からパケットを取得すれば、パケットに含まれている時刻情報に基づいて、スレーブ装置３ａが有するスレーブ時刻を補正することで、マスタ装置１－２との時刻同期を図る。
時刻同期制御回路２１は、パケットに含まれている時刻情報に基づく、第１の基準パルスの周期の補正指令を基準パルス生成カウンタ２２に出力する。

基準パルス生成カウンタ２２は、時刻同期制御回路２１から出力された補正指令に従って第１の基準パルスの周期を補正し、周期補正後の第１の基準パルスを基準パルス数カウンタ２５及びセレクタ２９のそれぞれに出力する。
基準パルス生成カウンタ２２は、リングカウンタ２２ａを備えている。
リングカウンタ２２ａは、スレーブ装置３ａの内部クロックを取得する毎に、リングカウンタ２２ａのカウント値である第１のカウント値をインクリメントする。第１のカウント値は、第１の基準パルスの周期に相当する回数だけインクリメントされ、上限値に到達した後、０にリセットされる。
リングカウンタ２２ａは、第１のカウント値を誤差判定回路２４に出力する。

基準パルス生成カウンタ２３は、第２の基準パルスを生成し、第２の基準パルスを基準パルス数カウンタ２７及びセレクタ２９のそれぞれに出力する。
基準パルス生成カウンタ２３は、リングカウンタ２３ａを備えている。
リングカウンタ２３ａは、スレーブ装置３ａの内部クロックを取得する毎に、リングカウンタ２３ａのカウント値である第２のカウント値をインクリメントする。第２のカウント値は、第２の基準パルスの周期に相当する回数だけインクリメントされ、上限値に到達した後、０にリセットされる。
リングカウンタ２３ａは、第２のカウント値を誤差判定回路２４に出力する。
リングカウンタ２３ａは、誤差判定回路２４から、リセット指令を受けたとき、第２のカウント値を０にリセットする。

誤差判定回路２４は、時刻同期制御回路２１によって時刻同期が確立されているとき、第１のカウント値が０にリセットされたタイミングで、第１の基準パルスと第２の基準パルスとの位相差として、第１のカウント値と第２のカウント値との誤差を算出する。
誤差判定回路２４は、第１のカウント値と第２のカウント値との誤差が、許容位相差に対応する閾値まで増加していれば、第２のカウント値を０にリセットするリセット指令をリングカウンタ２３ａに出力し、第１の基準パルス数の出力指令を基準パルス数カウンタ２５に出力する。
誤差判定回路２４は、第１のカウント値と第２のカウント値との誤差が閾値まで増加したとき、第１の基準パルスの周期及び第２の基準パルスの周期のうち、どちらの周期が長いかを示す周期長情報を保持回路２６に出力する。

基準パルス数カウンタ２５は、時刻同期制御回路２１によって時刻同期が確立されてから、誤差判定回路２４から、第１の基準パルス数の出力指令を受けるまでの期間中、基準パルス生成カウンタ２２から出力された第１の基準パルスの数を計数する。
基準パルス数カウンタ２５は、第１の基準パルス数の出力指令を受けたとき、計数した第１の基準パルス数を保持回路２６に出力し、第１の基準パルス数を０にリセットする。
保持回路２６は、基準パルス数カウンタ２５から出力された第１の基準パルス数と、誤差判定回路２４から出力された周期長情報とを保持する。

基準パルス数カウンタ２７は、時刻同期制御回路２１による時刻同期が外れている期間中、基準パルス生成カウンタ２３から出力された第２の基準パルスの数を計数する。
基準パルス数カウンタ２７は、計数した第２の基準パルス数を誤差判定回路２８に出力する。
基準パルス数カウンタ２７は、誤差判定回路２８から、第２の基準パルス数のリセット指令を受けたとき、第２の基準パルス数を０にリセットする。

誤差判定回路２８は、時刻同期制御回路２１による時刻同期が外れている期間中、基準パルス数カウンタ２７から出力された第２の基準パルス数が、保持回路２６に保持されている第１の基準パルス数に到達すれば、当該パルス数と保持回路２６に保持されている周期長情報とに基づいて、第２の基準パルスの周期を補正する。
誤差判定回路２８は、第２の基準パルス数が第１の基準パルス数に到達すれば、第２の基準パルス数のリセット指令を基準パルス数カウンタ２７に出力する。

セレクタ２９は、時刻同期制御回路２１によって時刻同期が確立されているとき、基準パルス生成カウンタ２２から出力された第１の基準パルスを選択し、第１の基準パルスを外部に出力する。
セレクタ２９は、時刻同期制御回路２１による時刻同期が外れているとき、基準パルス生成カウンタ２３から出力された第２の基準パルスを選択し、第２の基準パルスを外部に出力する。

図２では、基準パルス補正装置１０の構成要素である第１の基準パルス生成部１２、第２の基準パルス生成部１３、第１の計数部１４、第２の計数部１５、基準パルス補正部１６及びパルス選択部１７のそれぞれが、専用のハードウェアによって実現されるものを想定している。即ち、基準パルス補正装置１０が、時刻同期制御回路２１、基準パルス生成カウンタ２２、基準パルス生成カウンタ２３、誤差判定回路２４、基準パルス数カウンタ２５、保持回路２６、基準パルス数カウンタ２７、誤差判定回路２８及びセレクタ２９によって実現されるものを想定している。

保持回路２６は、例えば、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、フラッシュメモリ、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等の不揮発性又は揮発性の半導体メモリ、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、あるいは、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）が該当する。
時刻同期制御回路２１、基準パルス生成カウンタ２２、基準パルス生成カウンタ２３、誤差判定回路２４、基準パルス数カウンタ２５、基準パルス数カウンタ２７、誤差判定回路２８及びセレクタ２９のそれぞれは、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ－Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、又は、これらを組み合わせたものが該当する。

基準パルス補正装置１０の構成要素は、専用のハードウェアによって実現されるものに限るものではなく、基準パルス補正装置１０が、ソフトウェア、ファームウェア、又は、ソフトウェアとファームウェアとの組み合わせによって実現されるものであってもよい。
ソフトウェア又はファームウェアは、プログラムとして、コンピュータのメモリに格納される。コンピュータは、プログラムを実行するハードウェアを意味し、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、中央処理装置、処理装置、演算装置、マイクロプロセッサ、マイクロコンピュータ、プロセッサ、あるいは、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）が該当する。

図３は、基準パルス補正装置１０が、ソフトウェア又はファームウェア等によって実現される場合のコンピュータのハードウェア構成図である。
基準パルス補正装置１０が、ソフトウェア又はファームウェア等によって実現される場合、第１の基準パルス生成部１２、第２の基準パルス生成部１３、第１の計数部１４、第２の計数部１５、基準パルス補正部１６及びパルス選択部１７におけるそれぞれの処理手順をコンピュータに実行させるためのプログラムがメモリ５１に格納される。そして、コンピュータのプロセッサ５２がメモリ５１に格納されているプログラムを実行する。

また、図２では、基準パルス補正装置１０の構成要素のそれぞれが専用のハードウェアによって実現される例を示し、図３では、基準パルス補正装置１０がソフトウェア又はファームウェア等によって実現される例を示している。しかし、これは一例に過ぎず、基準パルス補正装置１０における一部の構成要素が専用のハードウェアによって実現され、残りの構成要素がソフトウェア又はファームウェア等によって実現されるものであってもよい。

次に、図１に示す基準パルス補正装置１０の動作について説明する。
図４は、基準パルス補正装置１０の処理手順である基準パルス補正方法を示すフローチャートである。
図５及び図６は、時刻同期が確立しているときの基準パルス補正装置１０の動作を示すタイミングチャートである。図６は、図５よりも時刻が経過したときのタイミングチャートである。
図７及び図８は、時刻同期が外れているときの基準パルス補正装置１０の動作を示すタイミングチャートである。図８は、図７よりも時刻が経過したときのタイミングチャートである。

第１の基準パルス生成部１２の時刻同期制御回路２１は、入力ポート１１－１に与えられたパケット、又は、入力ポート１１－２に与えられたパケットを取得する。これらのパケットの中には、マスタ時刻を示す時刻情報が含まれている。時刻情報が示すマスタ時刻は、例えば、パケットの送信時刻を表している。

時刻同期制御回路２１は、入力ポート１１－１からパケットを取得すれば、パケットに含まれている時刻情報に基づいて、スレーブ装置３ａが有するスレーブ時刻を補正することで、マスタ装置１－１との時刻同期を図る。
時刻同期制御回路２１は、入力ポート１１－２からパケットを取得すれば、パケットに含まれている時刻情報に基づいて、スレーブ装置３ａが有するスレーブ時刻を補正することで、マスタ装置１－２との時刻同期を図る。
スレーブ時刻の補正としては、パケットの送信時刻に対してパケットの伝送遅延時間を加算した時刻と、スレーブ時刻とが一致するように、スレーブ時刻を補正する態様が考えられる。

次に、時刻同期制御回路２１は、補正後のスレーブ時刻に基づいて、第１の基準パルスの周期の補正指令を基準パルス生成カウンタ２２に出力する。
時刻同期制御回路２１は、図５に示すように、時刻同期が確立しているのか、時刻同期が外れているのかを示す同期状態信号を基準パルス生成カウンタ２２、基準パルス生成カウンタ２３、誤差判定回路２４，２８及び基準パルス数カウンタ２５，２７のそれぞれに出力する。
時刻同期が確立していれば、同期状態信号の信号レベルは、Ｈレベルであり、時刻同期が外れていれば、同期状態信号の信号レベルは、Ｌレベルである。

第１の基準パルス生成部１２の基準パルス生成カウンタ２２は、時刻同期制御回路２１から出力された同期状態信号が、時刻同期が確立している旨を示しているとき、時刻同期制御回路２１から補正指令が出力されると、補正指令に従って第１の基準パルスの周期を補正する（図４のステップＳＴ１）。例えば、第１の基準パルスの所望の周期に係る時間が○○であるとき、基準パルス生成カウンタ２２は、スレーブ装置３ａが有する補正後のスレーブ時刻に基づいて、第１の基準パルスの周期に係る時間が○○になるように、第１の基準パルスの周期を補正する。
図５及び図６におけるそれぞれの第１の基準パルスは、周期補正後の第１の基準パルスである。
基準パルス生成カウンタ２２は、周期補正後の第１の基準パルスを基準パルス数カウンタ２５及びセレクタ２９のそれぞれに出力する。
基準パルス生成カウンタ２２は、時刻同期制御回路２１から出力された同期状態信号が、時刻同期が外れている旨を示していれば、第１の基準パルスの周期を補正する処理を行わない。

基準パルス生成カウンタ２２のリングカウンタ２２ａは、スレーブ装置３ａの内部クロックを取得する毎に、第１のカウント値をインクリメントする。
第１のカウント値は、第１の基準パルスの周期に相当する回数だけインクリメントされ、上限値に到達した後、０にリセットされる。例えば、第１の基準パルスの周期に相当する回数がＭ（Ｍは、２以上の整数）であれば、第１のカウント値は、０→１→２→・・・→Ｍ－１→０のように更新される。
リングカウンタ２２ａは、第１のカウント値を誤差判定回路２４に出力する。

第２の基準パルス生成部１３の基準パルス生成カウンタ２３は、時刻同期制御回路２１から出力された同期状態信号が、時刻同期が確立している旨を示しているか否かにかかわらず、第２の基準パルスを生成する（図４のステップＳＴ２）。
基準パルス生成カウンタ２３は、第２の基準パルスを基準パルス数カウンタ２７及びセレクタ２９のそれぞれに出力する。

基準パルス生成カウンタ２３のリングカウンタ２３ａは、スレーブ装置３ａの内部クロックを取得する毎に、第２のカウント値をインクリメントする。当該内部クロックは、リングカウンタ２２ａが取得する内部クロックと同じクロックであってもよいし、他のクロックであってもよい。
第２のカウント値は、第２の基準パルスの周期に相当する回数だけインクリメントされ、上限値に到達した後、０にリセットされる。例えば、第２の基準パルスの周期に相当する回数がＬ（Ｌは、２以上の整数）であれば、第２のカウント値は、０→１→２→・・・→Ｌ－１→０のように更新される。
リングカウンタ２３ａは、第２のカウント値を誤差判定回路２４に出力する。

第１の計数部１４の誤差判定回路２４は、時刻同期制御回路２１から出力された同期状態信号が、時刻同期が確立している旨を示しているとき、第１のカウント値が０にリセットされたタイミングで、第１のカウント値と第２のカウント値との誤差を算出する。第１のカウント値が０にリセットされたタイミングは、第１の基準パルスの立ち上がりタイミングに相当する。
図５の例では、同期状態信号の信号レベルがＨレベルになってから、２つ目の第１の基準パルスの立ち上がりタイミングのとき、第２のカウント値は“１”のため、第１のカウント値（＝０）と第２のカウント値との誤差は、“１”である。
また、同期状態信号の信号レベルがＨレベルになってから、３つ目の第１の基準パルスの立ち上がりタイミングのとき、第２のカウント値は“２”のため、第１のカウント値（＝０）と第２のカウント値との誤差は、“２”である。

誤差判定回路２４は、第１のカウント値と第２のカウント値との誤差が、許容位相差に対応する閾値まで増加していれば、第２のカウント値を０にリセットするリセット指令をリングカウンタ２３ａに出力する。
閾値は、１以上の整数である。このため、許容位相差に対応する誤差の許容値が、“△．△”のように、小数点で表される場合、閾値は、“△．△”の小数点が切り捨てられた値となる。具体的には、許容位相差に対応する誤差の許容値が“５．３”であれば、許容位相差に対応する閾値が“５”となり、許容位相差に対応する誤差の許容値が“１２．７”であれば、許容位相差に対応する閾値が“１２”となる。
図６では、許容位相差に対応する閾値が“４”である例を示しており、誤差判定回路２４は、誤差が“４”まで増加したタイミングで、リセット指令をリングカウンタ２３ａに出力している。
リングカウンタ２３ａは、誤差判定回路２４から、リセット指令を受けたとき、第２のカウント値を０にリセットする。
また、誤差判定回路２４は、許容位相差に対応する閾値まで増加していれば、第１の基準パルス数の出力指令を基準パルス数カウンタ２５に出力し、第１の基準パルスの周期及び第２の基準パルスの周期のうち、どちらの周期が長いかを示す周期長情報を保持回路２６に出力する。

第１の計数部１４の基準パルス数カウンタ２５は、時刻同期制御回路２１から、時刻同期が確立している旨を示す同期状態信号を受けてから、誤差判定回路２４から、第１の基準パルス数の出力指令を受けるまでの期間中、基準パルス生成カウンタ２２から出力された第１の基準パルスの数を計数する（図４のステップＳＴ３）。
また、基準パルス数カウンタ２５は、第１の基準パルス数の出力指令を受けたとき、計数した第１の基準パルス数を保持回路２６に出力し、第１の基準パルス数を０にリセットする。
図６の例では、基準パルス数カウンタ２５から保持回路２６に出力された第１の基準パルス数は“４”である。
保持回路２６は、基準パルス数カウンタ２５から出力された第１の基準パルス数と、誤差判定回路２４から出力された周期長情報とを保持する。

第２の計数部１５の基準パルス数カウンタ２７は、時刻同期制御回路２１から、時刻同期が確立している旨を示す同期状態信号を受けてから、時刻同期が外れている旨を示す同期状態信号を受けるまでの期間中、基準パルス生成カウンタ２３から出力された第２の基準パルスの数を計数する（図４のステップＳＴ４）。
図７及び図８の例では、基準パルス数カウンタ２７が、第２の基準パルスの数として、０から４まで計数している。
基準パルス数カウンタ２７は、計数した第２の基準パルス数を誤差判定回路２８に出力する。

基準パルス補正部１６の誤差判定回路２８は、時刻同期制御回路２１から出力された同期状態信号が、時刻同期が外れている旨を示しているとき、基準パルス数カウンタ２７から出力された第２の基準パルス数が、保持回路２６に保持されている第１の基準パルス数に到達したか否かを判定する。
図７及び図８の例では、保持回路２６に保持されている第１の基準パルス数が“４”であるため、基準パルス数カウンタ２７から出力された第２の基準パルス数が“４”に到達したとき、誤差判定回路２８は、第２の基準パルス数が第１の基準パルス数に到達した旨の判定を行う。
基準パルス補正部１６の誤差判定回路２８は、第２の基準パルス数が第１の基準パルス数に到達した旨の判定を行えば（図４のステップＳＴ５：ＹＥＳの場合）、“４”と保持回路２６に保持されている周期長情報とに基づいて、第２の基準パルスの周期を補正する（図４のステップＳＴ６）。
誤差判定回路２８の判定結果が、第２の基準パルス数が第１の基準パルス数に到達していない旨を示していれば（図４のステップＳＴ５：ＮＯの場合）、基準パルス数カウンタ２７が、基準パルス生成カウンタ２３から出力された第２の基準パルスの数を計数する（図４のステップＳＴ４）。

図５～図８のように、第１の基準パルスの周期が第２の基準パルスの周期よりも長ければ、誤差判定回路２８は、“４”個の内部クロックを受ける時間だけ、第２の基準パルスの周期を長くする補正を行う。
一方、第１の基準パルスの周期が第２の基準パルスの周期よりも短ければ、誤差判定回路２８は、“４”個の内部クロックを受ける時間だけ、第２の基準パルスの周期を短くする補正を行う。
また、誤差判定回路２８は、第２の基準パルス数が第１の基準パルス数に到達した旨の判定を行うと、第２の基準パルス数のリセット指令を基準パルス数カウンタ２７に出力する。
基準パルス数カウンタ２７は、誤差判定回路２８から、第２の基準パルス数のリセット指令を受けたとき、第２の基準パルス数を０にリセットする。

パルス選択部１７のセレクタ２９は、時刻同期制御回路２１から出力された同期状態信号が、時刻同期が確立している旨を示していれば、基準パルス生成カウンタ２２から出力された第１の基準パルスを選択し、第１の基準パルスを外部に出力する。
セレクタ２９は、時刻同期制御回路２１から出力された同期状態信号が、時刻同期が外れている旨を示していれば、基準パルス生成カウンタ２３から出力された第２の基準パルスを選択し、第２の基準パルスを外部に出力する。
第２の基準パルスの周期は、誤差判定回路２８によって補正される。このため、時刻同期が外れている状態であっても、第２の基準パルスの周期は、時刻同期が確立しているときの周期補正後の第１の基準パルスの周期から、大きくずれないようになる。したがって、スレーブ装置３ａは、時刻同期が外れている状態であっても、スレーブ基準パルスを用いるＴＤＤ方式で、図示せぬ無線端末等と無線通信を継続することができる。

以上の実施の形態１では、マスタ装置１－１等からスレーブ装置３ａ等に送信されたパケットに含まれている時刻情報に基づいて第１の基準パルスの周期を補正し、周期補正後の第１の基準パルスを出力する第１の基準パルス生成部１２と、第２の基準パルスを出力する第２の基準パルス生成部１３とを備えるように、基準パルス補正装置１０を構成した。また、基準パルス補正装置１０は、マスタ装置１－１等とスレーブ装置３ａ等との時刻同期が確立してから、第１の基準パルスと第２の基準パルスとの位相差が許容位相差まで拡大する期間中、第１の基準パルス生成部１２から出力された第１の基準パルスの数を計数する第１の計数部１４と、時刻同期が外れている期間中、第２の基準パルス生成部１３から出力された第２の基準パルスの数を計数する第２の計数部１５とを備えている。また、基準パルス補正装置１０は、時刻同期が外れている期間中、第２の計数部１５により計数されたパルス数が、第１の計数部１４により計数されたパルス数に到達すれば、当該パルス数に基づいて第２の基準パルスの周期を補正する基準パルス補正部１６を備えている。したがって、基準パルス補正装置１０は、スレーブ装置３ａ等が時刻情報を含むパケットを受信できなくなっても、基準パルス位相差を許容位相差内に収めることができる。

実施の形態２．
実施の形態２では、スレーブ装置が存在している環境の温度を示す温度データを取得する温度データ取得部３２を備える基準パルス補正装置１０について説明する。

図９は、実施の形態２に係る基準パルス補正装置１０を示す構成図である。図９において、図２と同一符号は同一又は相当部分を示すので説明を省略する。
図９に示す基準パルス補正装置１０は、入力ポート１１－１，１１－２、第１の基準パルス生成部１２、第２の基準パルス生成部１３、第１の計数部１４、第２の計数部１５、温度データ入力ポート３１、温度データ取得部３２、基準パルス補正部３３及びパルス選択部１７を備えている。

以下、図９に示す基準パルス補正装置１０は、説明の便宜上、スレーブ装置３ａに実装されているものとして説明する。ただし、図９に示す基準パルス補正装置１０は、スレーブ装置３ｂ、又は、スレーブ装置３ｃに実装されていてもよいし、スレーブ装置２－１ａ，２－１ｂ，２－１ｃ，２－２ａ，２－２ｂ，２－２ｃに実装されていてもよい。

温度データ入力ポート３１は、スレーブ装置３ａが存在している環境に設置されている温度センサから、スレーブ装置３ａが存在している環境の温度を示す温度データが与えられる。スレーブ装置３ａが存在している環境の温度としては、例えば、スレーブ装置３ａに含まれているクロック源の温度がある。
温度データ取得部３２は、温度データ取得回路４１を備えている。
温度データ取得回路４１は、温度データ入力ポート３１に与えられた温度データを取得し、温度データを基準パルス補正部３３の温度変動調整回路４２に出力する。

基準パルス補正部３３は、温度変動調整回路４２及び誤差判定回路４３を備えている。
基準パルス補正部３３は、時刻同期が外れている期間中、第２の計数部１５により計数されたパルス数が、第１の計数部１４により計数されたパルス数に到達すれば、第１の計数部１４により計数されたパルス数と温度データ取得部３２により取得された温度データが示す温度とに基づいて、第２の基準パルスの周期を補正する。

温度変動調整回路４２は、第１の計数部１４により計数されたパルス数と温度データ取得部３２により取得された温度データが示す温度とに基づいて、第２の基準パルスの周期補正量を算出する。
誤差判定回路４３は、時刻同期が外れている期間中、第２の計数部１５により計数されたパルス数が、第１の計数部１４により計数されたパルス数に到達すれば、温度変動調整回路４２により算出された周期補正量に基づいて、第２の基準パルスの周期を補正する。
誤差判定回路４３は、第２の基準パルス数が第１の基準パルス数に到達すれば、第２の基準パルス数のリセット指令を基準パルス数カウンタ２７に出力する。

図９では、基準パルス補正装置１０の構成要素である第１の基準パルス生成部１２、第２の基準パルス生成部１３、第１の計数部１４、第２の計数部１５、温度データ取得部３２、基準パルス補正部３３及びパルス選択部１７のそれぞれが、専用のハードウェアによって実現されるものを想定している。即ち、基準パルス補正装置１０が、時刻同期制御回路２１、基準パルス生成カウンタ２２、基準パルス生成カウンタ２３、誤差判定回路２４、基準パルス数カウンタ２５、保持回路２６、温度データ取得回路４１、温度変動調整回路４２、誤差判定回路４３及びセレクタ２９によって実現されるものを想定している。

時刻同期制御回路２１、基準パルス生成カウンタ２２、基準パルス生成カウンタ２３、誤差判定回路２４、基準パルス数カウンタ２５、温度データ取得回路４１、温度変動調整回路４２、誤差判定回路４３及びセレクタ２９のそれぞれは、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ、ＦＰＧＡ、又は、これらを組み合わせたものが該当する。

基準パルス補正装置１０の構成要素は、専用のハードウェアによって実現されるものに限るものではなく、基準パルス補正装置１０が、ソフトウェア、ファームウェア、又は、ソフトウェアとファームウェアとの組み合わせによって実現されるものであってもよい。
基準パルス補正装置１０が、ソフトウェア又はファームウェア等によって実現される場合、第１の基準パルス生成部１２、第２の基準パルス生成部１３、第１の計数部１４、第２の計数部１５、温度データ取得部３２、基準パルス補正部３３及びパルス選択部１７におけるそれぞれの処理手順をコンピュータに実行させるためのプログラムが図３に示すメモリ５１に格納される。そして、図３に示すプロセッサ５２がメモリ５１に格納されているプログラムを実行する。

また、図９では、基準パルス補正装置１０の構成要素のそれぞれが専用のハードウェアによって実現される例を示し、図３では、基準パルス補正装置１０がソフトウェア又はファームウェア等によって実現される例を示している。しかし、これは一例に過ぎず、基準パルス補正装置１０における一部の構成要素が専用のハードウェアによって実現され、残りの構成要素がソフトウェア又はファームウェア等によって実現されるものであってもよい。

次に、図９に示す基準パルス補正装置１０の動作について説明する。ただし、温度データ入力ポート３１、温度データ取得部３２及び基準パルス補正部３３以外は、図１に示す基準パルス補正装置１０と同様である。このため、ここでは、温度データ入力ポート３１、温度データ取得部３２及び基準パルス補正部３３の動作のみを説明する。

温度データ入力ポート３１には、例えば、スレーブ装置３ａに含まれているクロック源の温度を観測する温度センサから、クロック源の温度を示す温度データが周期的に与えられる。
温度データ取得部３２の温度データ取得回路４１は、温度データ入力ポート３１に与えられた温度データを取得する。
温度データ取得回路４１は、温度データを基準パルス補正部３３の温度変動調整回路４２に出力する。
また、温度データ取得回路４１は、周期的に与えられた温度データに基づいて、例えば、第２の基準パルスの周期が補正されてから、次に第２の基準パルスの周期が補正されるまでの期間の温度分布情報を作成する。温度分布情報としては、例えば、当該期間の平均温度と、平均温度からの標準偏差とがある。
温度データ取得回路４１は、温度分布情報を保持回路２６に出力する。

温度変動調整回路４２は、保持回路２６から、温度分布情報を取得する。
温度変動調整回路４２は、誤差判定回路４３から、補正量算出指令を受けたとき、温度データ入力ポート３１に与えられた温度データのうち、最新の温度データが示す温度が、温度分布情報が示す平均温度からの標準偏差の範囲内であるか否かを判定する。
温度変動調整回路４２は、最新の温度データが示す温度が、平均温度からの標準偏差の範囲内であれば、第２の基準パルスの周期補正量として、０の補正量を算出する。
温度変動調整回路４２は、最新の温度データが示す温度が、平均温度からの標準偏差の範囲を逸脱していれば、標準偏差の範囲からの逸脱量に基づいて、第２の基準パルスの周期補正量を算出する。逸脱量に基づく周期補正量の算出処理自体は、公知の技術であるため詳細な説明を省略するが、一般的には、逸脱量が大きい程、大きな周期補正量を算出する。

誤差判定回路４３は、時刻同期制御回路２１から出力された同期状態信号が、時刻同期が外れている旨を示しているとき、基準パルス数カウンタ２７から出力された第２の基準パルス数が、保持回路２６に保持されている第１の基準パルス数に到達したか否かを判定する。
誤差判定回路４３は、第２の基準パルス数が第１の基準パルス数に到達していれば、補正量算出指令を温度変動調整回路４２に出力する。
誤差判定回路４３は、温度変動調整回路４２から、第２の基準パルスの周期補正量を取得する。
誤差判定回路４３は、周期補正量と周期長情報とに基づいて、第２の基準パルスの周期を補正する。
即ち、誤差判定回路４３は、第１の基準パルスの周期が、第２の基準パルスの周期よりも長ければ、周期補正量に基づいて、第２の基準パルスの周期を長くする補正を行う。誤差判定回路４３は、第１の基準パルスの周期が、第２の基準パルスの周期よりも短ければ、周期補正量に基づいて、第２の基準パルスの周期を短くする補正を行う。

以上の実施の形態２では、スレーブ装置が存在している環境の温度を示す温度データを取得する温度データ取得部３２を備え、基準パルス補正部３３が、第１の計数部１４により計数されたパルス数と温度データ取得部３２により取得された温度データが示す温度とに基づいて第２の基準パルスの周期を補正するように、図９に示す基準パルス補正装置１０を構成した。したがって、図９に示す基準パルス補正装置１０は、図２に示す基準パルス補正装置１０と同様に、スレーブ装置３ａ等が時刻情報を含むパケットを受信できなくなっても、基準パルス位相差を許容位相差内に収めることができるほか、スレーブ装置３ａ等が存在している環境の温度が変化しても、基準パルス位相差を許容位相差内に収めることができる。

なお、本開示は、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。

１－１，１－２ マスタ装置、２－１ａ，２－１ｂ，２－１ｃ スレーブ装置、２－２ａ，２－２ｂ，２－２ｃ スレーブ装置、３ａ，３ｂ，３ｃ スレーブ装置、１０ 基準パルス補正装置、１１－１，１１－２ 入力ポート、１２ 第１の基準パルス生成部、１３ 第２の基準パルス生成部、１４ 第１の計数部、１５ 第２の計数部、１６ 基準パルス補正部、１７ パルス選択部、２１ 時刻同期制御回路、２２ 基準パルス生成カウンタ、２２ａ リングカウンタ、２３ 基準パルス生成カウンタ、２３ａ リングカウンタ、２４ 誤差判定回路、２５ 基準パルス数カウンタ、２６ 保持回路、２７ 基準パルス数カウンタ、２８ 誤差判定回路、２９ セレクタ、３１ 温度データ入力ポート、３２ 温度データ取得部、３３ 基準パルス補正部、４１ 温度データ取得回路、４２ 温度変動調整回路、４３ 誤差判定回路、５１ メモリ、５２ プロセッサ。

Claims (5)

1. マスタ装置からスレーブ装置に送信されたパケットに含まれている時刻情報に基づいて第１の基準パルスの周期を補正し、周期補正後の第１の基準パルスを出力する第１の基準パルス生成部と、
   第２の基準パルスを出力する第２の基準パルス生成部と、
   前記マスタ装置と前記スレーブ装置との時刻同期が確立してから、前記第１の基準パルスと前記第２の基準パルスとの位相差が許容位相差まで拡大する期間中、前記第１の基準パルス生成部から出力された第１の基準パルスの数を計数する第１の計数部と、
   前記時刻同期が外れている期間中、前記第２の基準パルス生成部から出力された第２の基準パルスの数を計数する第２の計数部と、
   前記時刻同期が外れている期間中、前記第２の計数部により計数されたパルス数が、前記第１の計数部により計数されたパルス数に到達すれば、当該パルス数に基づいて前記第２の基準パルスの周期を補正する基準パルス補正部と
   を備えた基準パルス補正装置。
2. 前記時刻同期が確立しているとき、前記第１の基準パルス生成部から出力された第１の基準パルスを選択し、前記時刻同期が外れているとき、前記第２の基準パルス生成部から出力された第２の基準パルスを選択するパルス選択部を備えたことを特徴とする請求項１記載の基準パルス補正装置。
3. 前記基準パルス補正部は、
   前記第１の基準パルスの周期が、前記第２の基準パルスの周期よりも長ければ、前記第１の計数部により計数されたパルス数に基づいて、前記第２の基準パルスの周期を長くする補正を行い、前記第１の基準パルスの周期が、前記第２の基準パルスの周期よりも短ければ、前記第１の計数部により計数されたパルス数に基づいて、前記第２の基準パルスの周期を短くする補正を行うことを特徴とする請求項１記載の基準パルス補正装置。
4. 前記スレーブ装置が存在している環境の温度を示す温度データを取得する温度データ取得部を備え、
   前記基準パルス補正部は、
   前記第１の計数部により計数されたパルス数と前記温度データ取得部により取得された温度データが示す温度とに基づいて前記第２の基準パルスの周期を補正することを特徴とする請求項１記載の基準パルス補正装置。
5. 第１の基準パルス生成部が、マスタ装置からスレーブ装置に送信されたパケットに含まれている時刻情報に基づいて第１の基準パルスの周期を補正して、周期補正後の第１の基準パルスを出力し、
   第２の基準パルス生成部が、第２の基準パルスを出力し、
   第１の計数部が、前記マスタ装置と前記スレーブ装置との時刻同期が確立してから、前記第１の基準パルスと前記第２の基準パルスとの位相差が許容位相差まで拡大する期間中、前記第１の基準パルス生成部から出力された第１の基準パルスの数を計数し、
   第２の計数部が、前記時刻同期が外れている期間中、前記第２の基準パルス生成部から出力された第２の基準パルスの数を計数し、
   基準パルス補正部が、前記時刻同期が外れている期間中、前記第２の計数部により計数されたパルス数が、前記第１の計数部により計数されたパルス数に到達すれば、当該パルス数に基づいて前記第２の基準パルスの周期を補正する
   基準パルス補正方法。

Images