JP2023107418A - ストレージデバイスおよびストレージシステム - Google Patents

Abstract

【課題】１つのコマンドに対して複数の応答をホストに送信することができるストレージデバイスを実現する。【解決手段】ストレージデバイスのコントローラは、第１タイプコマンドに対する１以上の先行応答の一つがストレージデバイスによってホストに送信されることを可能にするための１以上の第２タイプコマンドを、ホストから受信したことに応じて、受信した１以上の第２タイプコマンドを完了させずにメモリ領域に維持する。ホストから第１タイプコマンドを受信したことに応じて、コントローラは、一つの第２タイプコマンドを完了させ、完了した一つの第２タイプコマンドに対するコマンド完了応答を第１タイプコマンドに対する第１の先行応答としてホストに送信する。コントローラは、第１タイプコマンドの処理の完了に応じて、完了した第１タイプコマンドに対するコマンド完了応答をホストに送信する。【選択図】図６

Description

本発明の実施形態は、不揮発性メモリを制御する技術に関する。

近年、不揮発性メモリを備えるストレージデバイスが広く普及している。このようなストレージデバイスの一つとして、ＮＡＮＤ型フラッシュメモリを備えるソリッドステートドライブ（ＳＳＤ）が知られている。

ＳＳＤのようなストレージデバイスとホストとの間の通信においては、ホストから発行される１つのコマンドに対して１つの完了応答がストレージデバイスによってホストに送信されることが許容された論理インタフェース規格が使用される場合がある。

このような論理インタフェース規格に従ってホストとの通信を実行するストレージデバイスにおいては、１つのコマンドに対して複数の応答をホストに送信可能な新たな技術の実現が要求されている。

米国特許出願公開第２０２０／００５０４０２号明細書 米国特許出願公開第２０１８／０３３５９７５号明細書 米国特許第１０，７０５，９７４号明細書

本発明の一実施形態が解決しようとする課題は、１つのコマンドに対して複数の応答をホストに送信することができるストレージデバイスおよびストレージシステムを提供することである。

実施形態によれば、ストレージデバイスは、ホストから発行される１つのコマンドに対して１つの完了応答がストレージデバイスによってホストに送信されることが許容された論理インタフェース規格に準拠してホストとの通信を実行する。前記ストレージデバイスは、不揮発性メモリと、前記ストレージデバイスに対して所定の動作の実行を要求する第１タイプコマンドに対する１以上の先行応答と、前記第１タイプコマンドが完了したことを示すコマンド完了応答とを前記ホストに送信するように構成されたコントローラとを具備する。前記１以上の先行応答は、前記第１タイプコマンドを受け付けたことを示す第１の先行応答を少なくとも含む。前記１以上の先行応答の各々は、前記コマンド完了応答の前に前記ストレージデバイスによって前記ホストに送信される応答である。前記コントローラは、前記１以上の先行応答の一つが前記ストレージデバイスによって前記ホストに送信されることを可能にするための１以上の第２タイプコマンドを、前記ホストから受信したことに応じて、前記受信した１以上の第２タイプコマンドを完了させずに前記ストレージデバイス内のメモリ領域に維持する。前記コントローラは、前記ホストから前記第１タイプコマンドを受信したことに応じて、前記メモリ領域から前記１以上の第２タイプコマンドのうちの一つの第２タイプコマンドを取得し、前記取得した一つの第２タイプコマンドを完了させ、前記完了した一つの第２タイプコマンドに対するコマンド完了応答を前記第１タイプコマンドに対する前記第１の先行応答として前記ホストに送信する。前記コントローラは、前記第１タイプコマンドの処理の完了に応じて、前記完了した第１タイプコマンドに対する前記コマンド完了応答を前記ホストに送信する。

実施形態に係るストレージデバイスを含むストレージシステムの構成例を示すブロック図。 ホストと実施形態に係るストレージデバイスとの間の役割分担を説明するための図。 ホストの構成例と実施形態に係るストレージデバイスの構成例とを示すブロック図。 実施形態に係るストレージデバイスに設けられた、ＮＡＮＤインタフェースと複数のＮＡＮＤ型フラッシュメモリダイとの関係を示すブロック図。 実施形態に係るストレージデバイスにおいて管理されるブロックグループの構成例を示す図。 実施形態に係るストレージデバイスにおいて実行される、ホストから事前に送信される１以上の第２タイプコマンドをプール内に維持する動作と、プール内の第２タイプコマンドの一つに対する完了応答を、ホストから送信される第１タイプコマンドに対する先行応答としてホストに送信する動作と、第１タイプコマンドの完了に応答して、第１タイプコマンドの完了を示す完了応答をホストに送信する動作とを示す図。 実施形態に係るストレージデバイスにおいて実行される、ホストから事前に送信される１つの第２タイプコマンドをプール内に維持する動作と、プール内の第２タイプコマンドに対する完了応答を、ホストから送信される第１タイプコマンドに対する先行応答としてホストに送信する動作と、第１タイプコマンドの完了に応答して、第１タイプコマンドの完了を示す完了応答をホストに送信する動作とを示す図。 第１タイプコマンドとして実施形態に係るストレージデバイスに発行されるライトコマンドの構成例を示す図。 第２タイプコマンドとして実施形態に係るストレージデバイスに発行されるフラッシュアドレスリードコマンドの構成例を示す図。 実施形態に係るストレージデバイスによってホストに送信される先行応答の構成例を示す図。 第１タイプコマンドとして実施形態に係るストレージデバイスに発行されるライトコマンドの別の構成例を示す図。 第２タイプコマンドとして実施形態に係るストレージデバイスに発行されるフラッシュアドレスリードコマンドの別の構成例を示す図。 実施形態に係るストレージデバイスによってホストに送信される先行応答の別の構成例を示す図。 実施形態に係るストレージデバイスに発行されるリードコマンドの構成例を示す図。 実施形態に係るストレージデバイスに発行されるｑｕｏｌｉｔｙ ｏｆ ｄｅｒｖｉｃｅ（ＱｏＳ）ドメインクリエートコマンドの構成例を示す図。 ブロックグループが使用されるケースにおけるブロックアドレスとオフセットとの関係を示す図。 実施形態に係るストレージデバイスにおいて管理される複数のＱｏＳドメインを示す図。 実施形態に係るストレージデバイスにおいて管理される、複数のＱｏＳドメインと共通フラッシュブロックプールとの関係を示すブロック図。 実施形態に係るストレージデバイスとホストとによって実行されるデータ書き込み処理を説明するためのブロック図。 実施形態に係るストレージデバイスにおいて実行される、ホストから事前に送信される１以上のフラッシュアドレスリードコマンド（ＦＡＲ）をＦＡＲプール内に維持する動作と、ＦＡＲプール内のフラッシュアドレスリードコマンドの一つに対する完了応答を、ホストから送信されるライトコマンドに対する先行応答としてホストに送信する動作と、ライトコマンドの完了に応答して、ライトコマンドの完了を示す完了応答をホストに送信する動作とを示す図。 実施形態に係るストレージデバイスにおいて実行される、ホストから事前に送信される１つのフラッシュアドレスリードコマンド（ＦＡＲ）をＦＡＲプール内に維持する動作と、ＦＡＲプール内のフラッシュアドレスリードコマンドに対する完了応答を、ホストから送信されるライトコマンドに対する先行応答としてホストに送信する動作と、ライトコマンドの完了に応答して、ライトコマンドの完了を示す完了応答をホストに送信する動作とを示す図。 実施形態に係るストレージデバイスにおいて実行される、同じメモリリソースを指定する１以上のフラッシュアドレスリードコマンド（ＦＡＲ）を同じＦＡＲプールに維持する動作と、ライトコマンドによって指定されたメモリリソースに対応するＦＡＲプールに維持されているフラッシュアドレスリードコマンド（ＦＡＲ）を使用して、ライトコマンドに対する先行応答をホストに送信する動作と、ライトコマンドに対する完了応答をホストに送信する動作とを示すブロック図。 あるスーパーブロックを指定する１以上のフラッシュアドレスリードコマンド（ＦＡＲ）をこのスーパーブロックに対応するＦＡＲプールに維持する動作と、このスーパーブロックを指定するライトコマンドに対する先行応答をホストに送信する動作と、このライトコマンドに対する完了応答をホストに送信する動作とを示すブロック図。 実施形態に係るストレージデバイスにおいて実行される、フラッシュアドレスリードコマンド（ＦＡＲ）に対する処理の手順を示すフローチャート。 実施形態に係るストレージデバイスにおいて実行される、ライトコマンドに対する処理の手順を示すフローチャート。 ホストにおいて実行される処理の手順を示すフローチャート。

以下、図面を参照して、実施形態を説明する。
図１は、実施形態に係る実施形態に係るストレージデバイスを含むストレージシステムの構成例を示すブロック図である。

ストレージシステム１は、ホスト（ホストデバイス）２と、ストレージデバイス３とを含む。ホスト（ホストデバイス）２は、一つまたは複数のストレージデバイス３にアクセスするように構成された情報処理装置である。情報処理装置は、例えば、パーソナルコンピュータ、またはサーバコンピュータである。

以下では、サーバコンピュータのような情報処理装置がホスト２として使用される場合を主として説明する。

ホスト２として機能するサーバコンピュータの典型例としては、データセンター内のサーバコンピュータ（以下、サーバと称する）が挙げられる。

ホスト２がデータセンター内のサーバによって実現されるケースにおいては、このホスト２は、ネットワーク６０を介して複数のエンドユーザ端末（クライアント）６１に接続されてもよい。ホスト２は、これらエンドユーザ端末６１に対して様々なサービスを提供することができる。

ホスト２によって提供可能なサービスの例には、（１）システム稼働プラットフォームを各クライアント（各エンドユーザ端末６１）に提供するプラットホーム・アズ・ア・サービス（ＰａａＳ）、（２）仮想サーバのようなインフラストラクチャを各クライアント（各エンドユーザ端末６１）に提供するインフラストラクチャ・アズ・ア・サービス（ＩａａＳ）、等がある。

複数の仮想マシンが、このホスト２として機能する物理サーバ上で実行されてもよい。ホスト２上で走るこれら仮想マシンの各々は、この仮想マシンに対応するクライアント（エンドユーザ端末６１）に各種サービスを提供するように構成された仮想サーバとして機能することができる。各仮想マシンにおいては、この仮想マシンに対応するエンドユーザ端末６１によって使用される、オペレーティングシステムおよびユーザアプリケーションが実行される。

ホスト（サーバ）２においては、フラッシュトランスレーションレイヤ（ホストＦＴＬ）３０１も実行される。このホストＦＴＬ３０１は、データ識別子それぞれとストレージデバイス３内の不揮発性メモリの物理アドレスそれぞれとの間のマッピングを管理するアドレス変換テーブルであるルックアップテーブル（ＬＵＴ）を含む。ホストＦＴＬ３０１は、このＬＵＴを使用することによって、ストレージデバイス３内の不揮発性メモリ上のデータ配置を知ることができる。

ストレージデバイス３は、不揮発性メモリにデータを書き込み、不揮発性メモリからデータを読み出すように構成された半導体ストレージデバイスである。

ストレージデバイス３は、ローレベルアブストラクションを実行することができる。ローレベルアブストラクションは不揮発性メモリのアブストラクションのための機能である。ローレベルアブストラクションは、データ配置を補助する機能等を含む。データ配置を補助する機能は、例えば、ホスト２から送信されるライトコマンドに対して、ユーザデータが書き込まれるべき不揮発性メモリ内の物理的な記憶位置を示す物理アドレスを割り当てる機能と、この割り当てられた物理アドレスを上位階層（ホスト２）に通知する機能とを含む。

ストレージデバイス３は、ホスト２にケーブルまたはネットワークを介して接続される。あるいは、ストレージデバイス３は、ホスト２に内蔵されてもよい。

ホスト２とストレージデバイス３との間の通信は、ホスト２から発行される１つのコマンドに対して１つの完了応答がストレージデバイス３によってホスト２に送信されることが許容された論理インタフェース規格を用いて実行される。ストレージデバイス３は、この論理インタフェース規格に準拠して、ホスト２との通信を実行する。この論理インタフェース規格は、例えば、ＮＶＭ ｅｘｐｒｅｓｓ^ＴＭ（ＮＶＭｅ^ＴＭ）規格である。ＮＶＭｅ規格がこの論理インタフェース規格として使用された場合、ストレージデバイス３とホスト２との間を接続する物理的なインタフェース５０としては、例えば、ＰＣＩ Ｅｘｐｒｅｓｓ^ＴＭ（ＰＣＩｅ^ＴＭ）、またはＥｔｈｅｒｎｅｔ^ＴＭが使用される。

次に、ホスト２の役割とストレージデバイス３の役割について説明する。図２は、ストレージデバイス３とホスト２との間の役割分担を示す図である。

ホスト（サーバ）２においては、複数のエンドユーザにそれぞれ対応する複数の仮想マシン４０１が実行される。各仮想マシン４０１においては、対応するエンドユーザによって使用される、オペレーティングシステムおよびユーザアプリケーション４０２が実行される。

また、ホスト（サーバ）２においては、複数のユーザアプリケーション４０２にそれぞれ対応する複数のＩ／Ｏサービス４０３が実行される。これらＩ／Ｏサービス４０３には、論理ブロックアドレス（ＬＢＡ）ベースのブロックＩ／Ｏサービス、キー・バリュー・ストアサービスなどが含まれてもよい。各Ｉ／Ｏサービス４０３は、ユーザアドレスタグそれぞれとストレージデバイス３の物理アドレスそれぞれとの間のマッピングを管理するルックアップテーブル（ＬＵＴ）を含む。

ここで、ユーザアドレスタグとは、アクセス対象のデータを識別可能なデータ識別子を意味する。このユーザアドレスタグの例は、これに限定されないが、論理ブロックアドレス（ＬＢＡ）のような論理アドレスである。あるいは、キー・バリュー・ストアのキー、またはこのキーのハッシュ値、等がユーザアドレスタグとして利用されてもよい。

ストレージデバイス３の物理アドレスは、ストレージデバイス３に含まれる不揮発性メモリ内の記憶位置（物理記憶位置）を特定するためのアドレスである。

ＬＢＡベースのブロックＩ／Ｏサービスにおいては、論理アドレス（ＬＢＡ）それぞれとストレージデバイス３の物理アドレスそれぞれとの間のマッピングを管理するＬＵＴが使用されてもよい。

一方、キー・バリュー・ストアサービスにおいては、キー（またはキーのハッシュ値）それぞれとこれらキーに対応するデータが格納されているストレージデバイス３の物理アドレスそれぞれとこれらキーに対応するデータそれぞれのデータ長との間のマッピングを管理するＬＵＴが使用されてもよい。

各エンドユーザは、使用すべきアドレッシング方法（ＬＢＡ、キー・バリュー・ストアのキー、このキーのハッシュ値、等）を選択することができる。

ホスト（サーバ）２においては、複数の仮想マシン４０１にそれぞれ対応する複数のライトバッファ（ＷＢ）４０４が管理されていてもよい。あるユーザアプリケーション４０２からのライトデータは、このユーザアプリケーション４０２に対応する仮想マシン４０１用のライトバッファ（ＷＢ）４０４に一時的に格納されてもよい。

ホスト（サーバ）２からストレージデバイス３へのコマンドの送信およびストレージデバイス３からホスト（サーバ）２へのコマンド完了応答の返送は、Ｉ／Ｏキュー５００を介して実行される。ホスト２からストレージデバイス３へ送信されるコマンドには、ライトコマンドおよびリードコマンド、等が含まれる。ライトコマンドは、ストレージデバイス３内の不揮発性メモリにデータを書き込むためのコマンドである。リードコマンドは、不揮発性メモリからリード対象データを読み出すためのコマンドである。

ストレージデバイス３は、ストレージデバイス３内の不揮発性メモリに含まれる複数のメモリリソースを管理する。複数のメモリリソースは、例えば、不揮発性メモリを論理的に分割することによって得られる複数の領域である。複数の領域それぞれは、ｑｕｏｌｉｔｙ ｏｆ ｓｅｒｖｉｃｅ（ＱｏＳ）ドメイン６０１として管理される。これらＱｏＳドメイン６０１の各々は、不揮発性メモリに含まれる複数のブロックグループの部分集合である。

複数のブロックグループの各々は、不揮発性メモリに含まれる複数のブロック（物理ブロック）のうちの１つ以上のブロックを含む。複数のブロックグループの各々は、スーパーブロックとも称される。

複数のブロックグループの各々は一つのＱｏＳドメイン６０１のみに属し、同じブロックグループが異なるＱｏＳドメイン６０１に同時に属することはない。これにより、例えば、異なるエンドユーザに対して異なるＱｏＳドメイン６０１を割り当てることによって、異なるエンドユーザのデータを異なる物理記憶領域に書き込むというデータ配置を実現できる。

これらＱｏＳドメイン６０１は、ＱｏＳドメインＩＤと称される識別子によってそれぞれ識別される。これらＱｏＳドメインＩＤは、これら複数の領域（複数のＱｏＳドメイン）にそれぞれアクセスするための複数の識別子として使用される。

あるいは、複数のメモリリソースは、不揮発性メモリに含まれる複数のブロックグループ（スーパーブロック）であってもよい。この場合においても、異なるエンドユーザのデータを異なるスーパーブロックに書き込むというデータ配置を実現できる。スーパーブロックは、スーパーブロックＩＤと称される識別子によってそれぞれ識別される。

ストレージデバイス３は、共通フリーブロックプール６０２を管理する。共通フリーブロックプールは、複数のＱｏＳドメイン６０１によって共有されるフリースーパーブロックの集合を管理するために使用される。

フリースーパーブロックとは、新たな書き込み先スーパーブロックとして使用可能な状態（フリー状態）のスーパーブロックを意味する。フリースーパーブロックは、有効データを格納していないスーパーブロックである。有効データとは、ＬＢＡのようなユーザアドレスタグに関連付けられている最新のデータを意味する。つまり、ホスト２のＬＵＴから最新のデータとしてリンクされているデータは有効データである。また、無効データとは、ＬＢＡのようユーザアドレスタグに関連付けられていないデータを意味する。例えば、あるＬＢＡに対応する更新データがストレージデバイス３に書き込まれた場合には、このＬＢＡに対応する以前のデータは無効データとなる。

ストレージデバイス３は、ＱｏＳドメイン毎に、共通フリーブロックプール６０２内のフリースーパーブロックの一つを書き込み先スーパーブロックとして割り当てる。書き込み先スーパーブロックは、データが書き込まれるべきスーパーブロックである。また、各ＱｏＳドメインについて、ストレージデバイス３は、共通フリーブロックプール６０２内のフリースーパーブロックから２以上の書き込み先スーパーブロックを同時的に割り当てることもできる。

この場合、プレースメントＩＤと称される複数の領域識別子が、各ＱｏＳドメインに対して設定される。例えば、ＱｏＳドメイン＃１に対してプレースメントＩＤ１とプレースメントＩＤ２とが設定されている場合、ストレージデバイス３は、共通フリーブロックプール６０２内のフリースーパーブロックの一つを、ＱｏＳドメイン＃１のプレースメントＩＤ１用の書き込み先スーパーブロックとして割り当てる。

さらに、ストレージデバイス３は、共通フリーブロックプール６０２内のフリースーパーブロックの別の一つを、ＱｏＳドメイン＃１のプレースメントＩＤ２用の書き込み先スーパーブロックとして割り当てる。

ＱｏＳドメイン＃１とプレースメントＩＤ１とを指定するライトコマンドをホスト２から受信した場合、ストレージデバイス３は、この受信したライトコマンドに関連付けられたデータをＱｏＳドメイン＃１のプレースメントＩＤ１用の書き込み先スーパーブロックに書き込む。一方、ＱｏＳドメイン＃１とプレースメントＩＤ２とを指定するライトコマンドをホスト２から受信した場合、ストレージデバイス３は、この受信したライトコマンドに関連付けられたデータをＱｏＳドメイン＃１のプレースメントＩＤ２用の書き込み先スーパーブロックに書き込む。

これにより、ＱｏＳドメイン＃１のプレースメントＩＤ１に関連付けられたデータと、ＱｏＳドメイン＃１のプレースメントＩＤ２に関連付けられたデータとを、ＱｏＳドメイン＃１内の異なる領域に書き込むことができる。

次に、ホストの構成とストレージデバイスの構成について説明する。図３は、ホストの構成例と実施形態に係るストレージデバイスの構成例とを示すブロック図である。

ホスト２は、プロセッサ１０１と、メモリ１０２を含む。プロセッサ１０１は、ホスト２内の各構成要素を制御するように構成されたＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｉｃｅｓｓｉｎｇ Ｕｎｉｔ）である。プロセッサ１０１は、ストレージデバイス３、または、ホスト２内の他のストレージデバイスから、メモリ１０２にロードされたソフトウェア（ホストソフトウェア）を実行する。ホストソフトウェアには、オペレーティングシステム、ファイルシステム、デバイスドライバ、アプリケーションプログラムなどが含まれる。

メモリ１０２は、ホスト２に設けられたメインメモリである。メモリ１０２は、電力の供給が停止されると記憶内容が失われる、揮発性の半導体メモリである。メモリ１０２は、例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のようなランダムアクセスメモリである。

メモリ１０２の記憶領域の一部は、一つ以上のサブミッションキュー／コンプリーションキューペア（ＳＱ／ＣＱペア）を格納するために使用される。図３においては、メモリ１０２の記憶領域の一部に複数のＳＱ／ＣＱペアが格納されている場合が例示されている。各ＳＱ／ＣＱペアは、少なくとも一つのサブミッションキュー（ＳＱ）と、この少なくとも一つのサブミッションキュー（ＳＱ）に関連付けられたコンプリーションキュー（ＣＱ）とを含む。

サブミッションキュー（ＳＱ）は、ストレージデバイス３にコマンドを発行するために使用されるキューである。コンプリーションキュー（ＣＱ）は、コマンドの完了を示すコマンド完了応答をストレージデバイス３から受信するために使用されるキューである。

ＮＶＭｅ規格のインタフェースでは、少なくとも一つのＳＱ／ＣＱペアを使用して、ホスト２からＳＳＤ３への各コマンドの発行、およびＳＳＤ３からホスト２への各コマンド完了の送信が行われる。

この場合、各コマンドは、ホスト２によって任意のサブミッションキュー（ＳＱ）に格納される。あるコマンドの処理が完了すると、このコマンドの完了を示すコマンド完了応答（「コマンド完了」、「完了」、「完了メッセージ」とも称される）は、このコマンドの発行に使用されたサブミッションキュー（ＳＱ）に関連付けられているコンプリーションキュー（ＣＱ）に、ＳＳＤ３のコントローラ４によって格納される。

ＳＳＤ３は、コントローラ４と、不揮発性メモリ（例えば、ＮＡＮＤ型フラッシュメモリ５）とを備える。ＳＳＤ３は、ランダムアクセスメモリ、例えば、ＤＲＡＭ６も備えていてもよい。

ＮＡＮＤ型フラッシュメモリ５は、マトリクス状に配置された複数のメモリセルを含むメモリセルアレイを含む。ＮＡＮＤ型フラッシュメモリ５は、２次元構造のフラッシュメモリであってもよいし、３次元構造のフラッシュメモリであってもよい。

ＮＡＮＤ型フラッシュメモリ５のメモリセルアレイは、複数のブロックＢＬＫ０～ＢＬＫｘ－１を含む。ブロックＢＬＫ０～ＢＬＫｘ－１の各々は、複数のページ（ここではページＰ０～Ｐｙ－１）を含む。各ページは、同一ワード線に接続された複数のメモリセルを含む。ブロックＢＬＫ０～ＢＬＫｘ－１の各々は、データを消去するデータ消去動作の単位である。ページＰ０～Ｐｙ－１の各々は、データ書き込み動作およびデータ読み出し動作の単位である。

コントローラ４は、ＮＡＮＤ型フラッシュメモリ５を制御するように構成されたメモリコントローラである。コントローラ４は、Ｓｙｓｔｅｍ－ｏｎ－ａ－ｃｈｉｐ（ＳｏＣ）のような回路によって実現されてもよい。コントローラ４は、これに限定されないが、Ｔｏｇｇｌｅ ＮＡＮＤフラッシュインタフェースまたはオープンＮＡＮＤフラッシュインタフェース（ＯＮＦＩ）に準拠するＮＡＮＤインタフェース１３を介して、ＮＡＮＤ型フラッシュメモリ５に電気的に接続されている。

コントローラ４は、上述したＮＡＮＤインタフェース１３の他、ホストインタフェース１１と、ＣＰＵ１２と、ＤＲＡＭインタフェース１４と、直接メモリアクセスコントローラ（ＤＭＡＣ）１５と、スタティックＲＡＭ（ＳＲＡＭ）１６と、ＥＣＣエンコード／デコード部１７とを含む。これらホストインタフェース１１と、ＣＰＵ１２と、ＮＡＮＤインタフェース１３と、ＤＲＡＭインタフェース１４と、ＤＭＡＣ１５と、ＳＲＡＭ１６と、ＥＣＣエンコード／デコード部１７とは、バス１０を介して相互接続される。

ホストインタフェース１１は、ホスト２との通信を実行するように構成されたホストインタフェース回路である。ホストインタフェース１１は、例えば、ＰＣＩｅコントローラである。あるいは、ＳＳＤ３がネットワークインタフェースコントローラを内蔵する構成である場合には、ホストインタフェース１１は、ネットワークインタフェースコントローラの一部として実現されてもよい。

ホストインタフェース１１は、例えば、ＮＶＭｅ規格に準拠してホスト２との通信を実行する。ホストインタフェース１１は、アービトレーション機構を含む。このアービトレーション機構は、コマンドがフェッチされるべきサブミッションキューを、ホスト２のメモリ１０２上に存在する複数のサブミッションキューから選択するための機構である。アービトレーション機構は、ラウンドロビンアービトレーション機構であってもよいし、重み付きラウンドロビンアービトレーション機構であってもよい。そして、ホストインタフェース１１は、ＣＰＵ１２の制御の下、アービトレーション機構によって選択されたサブミッションキューから一つ以上のコマンドをフェッチする。

ＣＰＵ１２は、ホストインタフェース１１、ＮＡＮＤインタフェース１３、ＤＲＡＭインタフェース１４、ＤＭＡＣ１５、ＳＲＡＭ１６、ＥＣＣエンコード／デコード部１７を制御するように構成されたプロセッサである。ＣＰＵ１２は、制御プログラム（ファームウェア）を実行することによって様々な処理を行う。ＣＰＵ１２は、ストレージデバイス３への電力の供給に応じて図示しないＲＯＭまたはＮＡＮＤ型フラッシュメモリ５から制御プログラム（ファームウェア）をＳＲＡＭ１６またはＤＲＡＭ６にロードする。

ＮＡＮＤインタフェース１３は、ＣＰＵ１２の制御の下、ＮＡＮＤ型フラッシュメモリ５を制御するように構成されたＮＡＮＤコントローラである。ＮＡＮＤ型フラッシュメモリ５が複数のＮＡＮＤ型フラッシュメモリダイ（ＮＡＮＤ型フラッシュメモリチップ）から構成されている場合、ＮＡＮＤインタフェース１３は、複数のチャンネル（Ｃｈ）を介してこれらＮＡＮＤ型フラッシュメモリダイそれぞれと接続されてもよい。

ＤＲＡＭインタフェース１４は、ＣＰＵ１２の制御の下、ＤＲＡＭ６を制御するように構成されたＤＲＡＭコントローラである。

ＤＲＡＭ６の記憶領域の一部は、フラッシュアドレスリード（ＦＡＲ）プール３１およびブロック管理テーブル３２を格納するために使用される。ＦＡＲプール３１は、ホスト２から発行される特定のコマンドの各々を完了せずに維持しておくためのメモリ領域として使用される。ブロック管理テーブル３２は、複数のスーパーブロックの各々の状態を示す情報を管理するために使用される。各スーパーブロックの状態を示す情報には、例えば、各スーパーブロックの消去回数を示す情報、各スーパーブロックがアクティブブロックまたはフリーブロックのいずれであるかを示す情報、等が含まれる。

内部バッファ１６１は、ホスト２から受信したデータと、ホスト２に送信すべきデータとを一時的に記憶する記憶領域として使用される。内部バッファ１６１は、例えば、ＳＲＡＭ１６の記憶領域内に割り当てられている。あるいは、内部バッファ１６１は、ＤＲＡＭ６の記憶領域内に割り当てられてもよい。

ＤＭＡＣ１５は、ＣＰＵ１２の制御の下、ホスト２のメモリ１０２と内部バッファ１６１との間のデータ転送を実行する。

ＥＣＣエンコード／デコード部１７は、ＮＡＮＤ型フラッシュメモリ５にデータをライトすべき時、データ（書き込むべきデータ）をエンコードすることによってこのデータにエラー訂正コード（ＥＣＣ）を冗長コードとして付加する。ＮＡＮＤ型フラッシュメモリ５からデータがリードされた時、ＥＣＣエンコード／デコード部１７は、リードされたデータに付加されたＥＣＣを使用して、このデータのエラー訂正を行う。

次に、ＣＰＵ１２の詳細な構成について説明する。各第１タイプコマンドについて、ＣＰＵ１２は、第１タイプコマンドに対する１以上の先行応答と、第１タイプコマンドが完了したことを示すコマンド完了応答とを、ホスト２に送信するという、マルチフェーズコンプリーション応答処理を実行する。

例えば、第１タイプコマンドが受け付けられた時に第１の先行応答がコントローラ４によってホスト２に送信され、第１タイプコマンドの処理が完了した時にコマンド完了応答がコントローラ４によってホスト２に送信されるという２フェーズコンプリーション応答処理が実行される。

あるいは、第１タイプコマンドが受け付けられた時に第１の先行応答がコントローラ４によってホスト２に送信され、第１タイプコマンドの処理が開始された時に第２の先行応答がコントローラ４によってホスト２に送信され、第１タイプコマンドの処理が完了した時にコマンド完了応答がコントローラ４によってホスト２に送信されるという３フェーズコンプリーション応答処理が実行されてもよい。

あるいは、第１タイプコマンドが受け付けられた時に第１の先行応答がコントローラ４によってホスト２に送信され、第１タイプコマンドの処理が開始された時に第２の先行応答がコントローラ４によってホスト２に送信され、第１タイプコマンドの処理が中断された時に第３の先行応答がコントローラ４によってホスト２に送信され、第１タイプコマンドの処理が完了した時にコマンド完了応答がコントローラ４によってホスト２に送信されるという４フェーズコンプリーション応答処理が実行されてもよい。

マルチフェーズコンプリーション応答処理を実行することにより、第１タイプコマンドが受け付けられたから第１タイプコマンドの処理が完了するまでに要する時間が長い場合であっても、コントローラ４は、第１タイプコマンドの処理に関する情報を第１タイプコマンドに対する一つの先行応答としてホスト２に通知することが可能となる。

マルチフェーズコンプリーション応答処理を実現するために、ＣＰＵ１２は、コマンドフェッチ部２１およびコマンド処理部２２として機能する。コマンドフェッチ部２１およびコマンド処理部２２の各々の一部または全部は、コントローラ４内の専用ハードウェアによって実現されてもよい。

コマンドフェッチ部２１は、ホスト２によって発行されたコマンドをサブミッションキュー（ＳＱ）からフェッチする。本実施形態では、フェッチしたコマンドが第１タイプコマンドである場合、コマンドフェッチ部２１は、フェッチしたコマンドをコマンド処理部２２に送信する。第１タイプコマンドは、ストレージデバイス３に所定の処理の実行を要求する特定の種類のコマンドである。

フェッチしたコマンドが第２タイプコマンドである場合、コマンドフェッチ部２１は、フェッチしたコマンドを完了させずにＦＡＲプール３１内に維持する。第２タイプコマンドは、第１タイプコマンドに対する１以上の先行応答の一つがストレージデバイス３によってホスト２に送信されることを可能にするためのコマンドである。

１以上の先行応答の各々は、第１タイプコマンドが完了したことを示すコマンド完了応答の前に、ストレージデバイス３によってホスト２に送信される応答である。１以上の先行応答は、少なくとも、コントローラ４によって第１タイプコマンドが受け付けられたことを示す第１の先行応答を含む。また、１以上の先行応答は、例えば、第１の先行応答に加え、第１タイプコマンドの処理の開始を示す第２の先行応答を含んでいてもよい。また、１以上の先行応答は、第１の先行応答および第２に先行応答に加え、第１タイプコマンドの処理の中断を示す第３の先行応答を含んでいてもよい。

ホスト２は、第１タイプコマンドに対する１以上の先行応答の各々をストレージデバイス３から受信するために、第１タイプコマンドをストレージデバイス３に発行する前に、１以上の第２タイプコマンドをストレージデバイス３に事前に発行する。

コントローラ４においては、ホスト２から発行される１以上の第２タイプコマンドの各々はすぐには完了されずに、ストレージデバイス３内のメモリ領域であるＦＡＲプール３１内に維持される。そして、第１タイプコマンドがホスト２から受信された場合に、コントローラ４は、第１の先行応答をホスト２に送信するために、ＦＡＲプール３１内に維持されている第２タイプコマンドの一つを完了させる。

より詳しくは、第１タイプコマンドがホスト２から受信された場合、コマンド処理部２２は、ＦＡＲプール３１から１以上の第２タイプコマンドのうちの一つの第２タイプコマンドを取得する。そして、コマンド処理部２２は、取得した一つの第２タイプコマンドを完了させ、完了された一つの第２タイプコマンドに対するコマンド完了応答を、第１タイプコマンドに対する第１の先行応答としてホスト２に送信する。

この場合、第１の先行応答を表す情報を含む、第２タイプコマンドに対するコマンド完了応答が、コンプリーションキュー（ＣＱ）内の１つのエントリ（コンプリーションキューエントリ）に格納されてもよい。

１つのコンプリーションキューエントリのサイズは１６バイトである。このため、第１の先行応答を表す情報を含む、第２タイプコマンドに対するコマンド完了応答を１つのコンプリーションキューエントリに格納するという構成を使用した場合には、第１タイプコマンドに対する第１の先行応答を表す情報の最大サイズは、比較的小さいサイズに制限される。

本実施形態では、例えば、コントローラ４からホスト２へのデータ転送を伴う一種のリードコマンドが第２タイプコマンドとして使用される。一種のリードコマンドである第２タイプコマンドは、情報が転送されるべきホスト２のメモリ１０２に含まれるバッファ領域を示すポインタを含む。

この場合、第１タイプコマンドの処理に関する情報を、このポインタによって指定されるバッファ領域に第１の先行応答として転送することができる。メモリ１０２に含まれるバッファ領域のサイズは十分に大きなサイズに設定可能である。したがって、第１タイプコマンドの処理に関する情報を、メモリ１０２のバッファ領域に第１の先行応答として転送することにより、第１の先行応答としてホスト２に通知可能な情報の量を増やすことが可能となる。

そして、この第１タイプコマンドの処理が完了した場合、コマンド処理部２２は、第１タイプコマンドの完了を示すコマンド完了応答をホスト２に送信する。この場合、第１タイプコマンドの完了を示すコマンド完了応答は、一つのコンプリーションキューエントリに格納される。

このように、本実施形態では、第１タイプコマンドに対する先行応答をストレージデバイス３によってホスト２に送信することを可能にするための第２タイプコマンドが、ホスト２によってストレージデバイス３に事前に発行される。そして、ホスト２から発行される第１タイプコマンドを受信した場合、ストレージデバイス３のコントローラ４は、事前に発行された第２タイプコマンドの一つを完了させ、完了された第２タイプコマンドに対するコマンド完了応答を、第１タイプコマンドに対する先行応答の一つである第１の先行応答としてホスト２に送信する。

次に、第２タイプコマンドとしてコントローラ４からホスト２へのデータ転送を伴う一種のリードコマンドが使用されるケースについて説明する。

この場合、１以上の第２タイプコマンドの各々は、情報が転送されるべき、メモリ１０２内のバッファ領域を示すポインタを含む。

第１タイプコマンドがホスト２から受信された場合、コマンド処理部２２は、ＦＡＲプール３１から１以上の第２タイプコマンドのうちの一つの第２タイプコマンドを取得する。そして、コマンド処理部２２は、取得した一つの第２タイプコマンドを完了させ、そして、（１）完了された一つの第２タイプコマンドに対するコマンド完了応答をホスト２に送信する動作と、（２）第１タイプコマンドの処理に関する情報を、ポインタによって示されるメモリ１０２内のバッファ領域に第１の先行応答として転送する動作と、を実行する。

つまり、第２タイプコマンドに対するコマンド完了応答は、コンプリーションキュー（ＣＱ）に格納される。一方、第１タイプコマンドの処理に関する情報は、メモリ１０２内のバッファ領域に第１の先行応答として転送される。

このように、コントローラ４からホスト２へのデータ転送を伴う一種のリードコマンドを第２タイプコマンドとして使用することにより、コンプリーションキュー（ＣＱ）エントリよりも大きなサイズを有するメモリ１０２内のバッファ領域に、第１タイプコマンドに対する先行応答を転送することができる。よって、第１タイプコマンドの処理に関する様々な情報を、第１タイプコマンドに対する先行応答として、ホスト２に送信することが可能となる。

次に、ＮＡＮＤ型フラッシュメモリ５に含まれる複数のメモリリソースにそれぞれ対応する複数のＦＡＲプールを使用する構成について説明する。

複数のメモリリソースは、例えば、複数のＱｏＳドメインＩＤによって識別されるＮＡＮＤ型フラッシュメモリ５内の複数の領域である。あるいは、複数のメモリリソースは、例えば、複数のスーパーブロックＩＤによって識別されるＮＡＮＤ型フラッシュメモリ５内の複数のスーパーブロックであってもよい。

第１タイプコマンドの各々は、（１）ＮＡＮＤ型フラッシュメモリ５に含まれる複数のメモリリソースのうちの処理対象メモリリソースを指定するパラメータと、（２）ホスト２によって実行される複数のプロセスのうち、この第１タイプコマンドに対応する処理の実行を要求したプロセスを示すプロセス識別子（プロセスＩＤ）を指定するパラメータと、を含む。

コントローラ４は、複数のメモリリソースに関連付けられた複数のメモリ領域である複数のＦＡＲプールを管理する。コマンドフェッチ部２１は、各々が、複数のメモリリソースのうちの一つのメモリリソースを指定するパラメータと、複数のプロセスのうちの一つのプロセスを示すプロセス識別子を指定するパラメータと、を含む複数の第２タイプコマンドをホスト２から受信する。コマンドフェッチ部２１は、同じメモリリソースを指定する第２タイプコマンドそれぞれが同じＦＡＲプール内に維持されるように、受信した複数の第２タイプコマンドの各々によって指定されるメモリリソースに基づいて、受信した複数の第２タイプコマンドの各々を、複数のＦＡＲプールのうちのＦＡＲプール内に維持する。

つまり、メモリリソース＃１を指定する第２タイプコマンドの各々は、メモリリソース＃１に対応するＦＡＲプール＃１内に維持される。同様に、メモリリソース＃２を指定する第２タイプコマンドの各々は、メモリリソース＃２に対応するＦＡＲプール＃２内に維持される。

ホスト２から第１タイプコマンドを受信した場合、コマンド処理部２２は、まず、複数のＦＡＲプールから、受信した第１タイプコマンドによって指定された処理対象メモリリソースに対応するＦＡＲプール（ここでは、第１のＦＡＲプール）を選択する。コマンド処理部２２は、選択した第１のＦＡＲプール内に維持されている第２タイプコマンドのうち、受信した第１タイプコマンドによって指定されるプロセス識別子と同一のプロセス識別子を指定する第２タイプコマンドを取得する。これにより、受信した第１タイプコマンドによって指定されるリソース識別子と同一のリソース識別子を指定し、且つ、受信した第１タイプコマンドによって指定されるプロセス識別子と同一のプロセス識別子を指定する第２タイプコマンドを容易に取得することができる。

そして、コマンド処理部２２は、取得した第２タイプコマンドを完了させ、完了された第２タイプコマンドに対するコマンド完了応答を、受信した第１タイプコマンドに対する第１の先行応答としてホスト２に送信する。取得した第２タイプコマンドが、情報が転送されるべきホスト２のメモリ１０２内のバッファ領域を示すデータポインタを含む場合、コマンド処理部２２は、受信した第１タイプコマンドの処理に関する情報を、メモリ１０２内のこのバッファ領域に、受信した第１タイプコマンドに対する第１の先行応答として転送する。例えば、コマンド処理部２２は、メモリライト要求をホスト２に送信する。これにより、コマンド処理部２２は、ホスト２のプロセッサ１０１を介して、受信した第１タイプコマンドの処理に関する情報を、データポインタによって示されるメモリ１０２内のバッファ領域に格納させる。これにより、第１タイプコマンドに対応する処理の実行を要求したプロセス以外の他のプロセスが、この第１タイプコマンドの処理に関する情報を参照することを、防ぐことができる。

また、１つ以上の先行応答の各々は、受信した第１タイプコマンドに含まれる識別情報も含む。受信した第１タイプコマンドがＮＡＮＤ型フラッシュメモリ５に含まれる複数のメモリリソースのうちの処理対象メモリリソースを識別するためのリソース識別子を含む場合、受信した第１タイプコマンドに対する１つ以上の先行応答の各々に含まれる識別情報は、受信した第１タイプコマンドに含まれるリソース識別子を含む。また、第１タイプコマンドに対する１つ以上の先行応答の各々に含まれる識別情報は、第１タイプコマンドがフェッチされたサブミッションキュー（ＳＱ）を識別するため識別子であるサブミッションキューＩＤ（ＳＱＩＤ）、受信した第１タイプコマンドを識別するためのコマンド識別子であるコマンドＩＤ、またはホスト２によって第１タイプコマンドに付与された任意の数値、の少なくとも１つを含む。

なお、選択した第１のＦＡＲプール内に維持されている第２タイプコマンドに、受信した第１タイプコマンドによって指定されるプロセス識別子と同一のプロセス識別子を指定する第２タイプコマンドが存在しない場合には、コマンド処理部２２は、受信した第１タイプコマンドをエラーとして完了させる。この場合、コマンド処理部２２は、受信した第１タイプコマンドのエラーを示すステータスを含む、第１タイプコマンドに対するコマンド完了応答をホスト２に送信する。

次に、特定のＦＡＲプール内に維持されており、且つ、未完了である第２タイプコマンドの各々をエラーとして完了させる動作について説明する。

コントローラ４は、複数のメモリリソースの各々について、利用可能状態または利用不可能状態のいずれであるかを管理する。例えば、複数のメモリリソースの各々がスーパーブロックである場合、未書き込み領域を含むスーパーブロックは利用可能状態である。スーパーブロック全体がデータで満たされたスーパーブロック、つまり、未書き込み領域を含まないスーパーブロックは、利用不可能状態である。

第１のメモリリソースを指定する複数の第１タイプコマンドがコントローラ４によって受信および処理されると、第１のメモリリソースは、利用可能状態から利用不可能状態に遷移する。例えば、あるスーパーブロックを指定する複数のライトコマンドがコントローラ４によって受信および処理されると、このスーパーブロックは、利用可能状態から利用不可能状態に遷移する。

第１のメモリリソースが利用可能状態から利用不可能状態に遷移した場合、コマンド処理部２２は、複数のＦＡＲプールのうち、第１のメモリリソースに対応する一つのＦＡＲプール内に維持されており、且つ、未完了である第２タイプコマンドの各々をエラーとして完了させる。この場合、これら第２タイプコマンドの各々について、コマンド処理部２２は、第２タイプコマンドのエラーを示すステータスを含む、第２タイプコマンドに対するコマンド完了応答をホスト２に送信する。

次に、第１タイプコマンドとして使用されるコマンドの例について説明する。本実施形態では、データ（ライトデータ）が書き込まれるべき処理対象メモリリソースを指定し、処理対象メモリリソース内の書き込み先位置を指定しないタイプのライトコマンド（ネームレスライトコマンド：ＮＬＷコマンド）が第１タイプコマンドとして使用される。

このライトコマンドは、メモリリソースＩＤを指定するパラメータと、ユーザアドレスタグのようなデータ識別子を指定するパラメータと、プロセスＩＤを指定するパラメータとを含む。メモリリソースＩＤを指定するパラメータは、複数のメモリリソースのうちの一つのメモリリソースを、データ（ライトデータ）が書き込まれるべき処理対象メモリリソースとして指定する。データ識別子を指定するパラメータは、ライトデータのデータ識別子を指定する。

ホスト２からライトコマンドを受信した場合、コマンド処理部２２は、受信したライトコマンドに対して、ライトテータが書き込まれるべき処理対象メモリリソース内の物理的な記憶位置、つまり処理対象メモリリソース内の書き込み先位置、を示す物理アドレス（フラッシュアドレス）を割り当てる。割り当てられた物理アドレスは、処理対象メモリリソースを識別するリソース識別子と、処理対象メモリリソースの先頭から書き込み先位置までのオフセットとによって表される。そして、割り当てられた物理アドレスにライトテータを書き込むプログラム動作（ライト動作、またはフラッシュ書き込み処理とも称される）を開始する前に、コマンド処理部２２は、割り当てられた物理アドレスとデータ識別子とを第１の先行応答としてホスト２に送信する。

この場合、コマンド処理部２２は、受信したライトコマンドによって指定されたメモリリソースＩＤおよびプロセスＩＤとそれぞれ同じメモリリソースＩＤおよびプロセスＩＤを指定する一つの第２タイプコマンドをＦＡＲプール３１から取得する。コマンド処理部２２は、取得した一つの第２タイプコマンドを完了させ、（１）完了された一つの第２タイプコマンドに対するコマンド完了応答をホスト２に送信する動作と、（２）割り当てられた物理アドレスと、データ識別子とを、ホスト２に設けられたメモリ１０２内のバッファ領域に、第１の先行応答として転送する動作と、を実行する。

この後、コマンド処理部２２は、受信したライトコマンドに関連付けられたライトデータをホスト２のメモリ１０２内のライトバッファから取得する。例えば、コマンド処理部２２は、メモリリード要求をホスト２に送信する。これにより、コマンド処理部２２は、ホスト２のプロセッサ１０１を介して、ライトデータをホスト２のメモリ１０２内のライトバッファから取得することができる。そして、コマンド処理部２２は、割り当てられた物理アドレスに基づいて、取得したライトデータをＮＡＮＤ型フラッシュメモリ５に書き込む。この場合、ライトデータは、割り当てられた物理アドレスによって示される、処理対象リソース内の書き込み先位置に書き込まれる。

ＮＡＮＤ型フラッシュメモリ５へのライトデータの書き込みの完了に応じて、コマンド処理部２２は、ライトコマンドの完了を示すコマンド完了応答をホスト２に送信する。この場合、コマンド完了応答は、コンプリーションキュー（ＣＱ）内の一つのエントリに格納される。

このように、ライトコマンド（ネームレスライトコマンド）が第１タイプコマンドとして使用されるケースにおいては、ライトコマンドの処理に関する情報として、ライトコマンドに対して割り当てられた物理アドレス（フラッシュアドレス）とライトデータのデータ識別子とがホスト２のメモリ１０２内のバッファ領域に転送される。つまり、ライトコマンドに対して割り当てられた物理アドレス（フラッシュアドレス）とライトデータのデータ識別子とが、ライトコマンドに対する第１の先行応答として、ホスト２のメモリ１０２内のバッファ領域に転送される。したがって、ライトコマンドに対応する先行応答がコントローラ４によってホスト２に送信されることを可能にするための第２タイプコマンドは、フラッシュアドレスリードコマンド（ＦＡＲコマンド）として参照される。

なお、第１タイプコマンドは、コントローラ４にＮＡＮＤ型フラッシュメモリ５のメンテナンス動作を実行させるメンテナンスコマンドであってもよい。メンテナンス動作は、ＮＡＮＤ型フラッシュメモリ５のガベージコレクション動作であってもよい。

次に、ＮＡＮＤ型フラッシュメモリ５の構成について説明する。図４は、実施形態に係るストレージデバイスに設けられた、ＮＡＮＤインタフェースと複数のＮＡＮＤ型フラッシュメモリダイとの関係を示すブロック図である。

ＮＡＮＤ型フラッシュメモリ５は、複数のＮＡＮＤ型フラッシュメモリダイを含む。個々のＮＡＮＤ型フラッシュメモリダイは独立して動作可能である。

図４においては、ＮＡＮＤインタフェース１３に１６個のチャンネルＣｈ．１～Ｃｈ．１６が接続されており、１６個のチャンネルＣｈ．１～Ｃｈ．１６の各々に２つのＮＡＮＤ型フラッシュメモリダイが接続されている場合が例示されている。この場合、チャンネルＣｈ．１～Ｃｈ．１６に接続された１６個のＮＡＮＤ型フラッシュメモリダイ＃１～＃１６がバンク＃０として編成されてもよく、またチャンネルＣｈ．１～Ｃｈ．１６に接続された残りの１６個のＮＡＮＤ型フラッシュメモリダイ＃１７～＃３２がバンク＃１として編成されてもよい。バンクは、複数のＮＡＮＤ型フラッシュメモリダイをバンクインタリーブによって並列動作させるための単位である。図４の構成例においては、１６個のチャンネルと、２つのバンクを使用したバンクインタリーブとによって、最大３２個のＮＡＮＤ型フラッシュメモリダイを並列動作させることができる。

消去動作は、一つのブロック（物理ブロック）の単位で実行されてもよいし、複数のブロックを含むブロックグループ（スーパーブロック）の単位で実行されてもよい。一つのスーパーブロックは、これに限定されないが、ＮＡＮＤ型フラッシュメモリダイ＃１～＃３２から一つずつ選択される計３２個の物理ブロックを含んでいてもよい。なお、ＮＡＮＤ型フラッシュメモリダイ＃１～＃３２の各々はマルチプレーン構成を有していてもよい。例えば、ＮＡＮＤ型フラッシュメモリダイ＃１～＃３２の各々が、２つのプレーンを含むマルチプレーン構成を有する場合には、一つのスーパーブロックは、ＮＡＮＤ型フラッシュメモリダイ＃１～＃３２に対応する６４個のプレーンから一つずつ選択される計６４個の物理ブロックを含んでいてもよい。

図５には、３２個の物理ブロック（ここでは、ＮＡＮＤ型フラッシュメモリダイ＃１内の物理ブロックＢＬＫ２、ＮＡＮＤ型フラッシュメモリダイ＃２内の物理ブロックＢＬＫ３、ＮＡＮＤ型フラッシュメモリダイ＃３内の物理ブロックＢＬＫ７、ＮＡＮＤ型フラッシュメモリダイ＃４内の物理ブロックＢＬＫ４、ＮＡＮＤ型フラッシュメモリダイ＃５内の物理ブロックＢＬＫ６、…、ＮＡＮＤ型フラッシュメモリダイ＃３２内の物理ブロックＢＬＫ３）を含む一つのスーパーブロックＳＢが例示されている。

次に、マルチフェーズコンプリーション応答処理の手順について説明する。図６は、実施形態に係るストレージデバイス３において実行される、ホスト２から事前に送信される１以上の第２タイプコマンドをプール内に維持する動作と、プール内の第２タイプコマンドの一つに対する完了応答を、ホスト２から送信される第１タイプコマンドに対する先行応答としてホストに送信する動作と、第１タイプコマンドの完了に応答して、第１タイプコマンドの完了を示す完了応答をホストに送信する動作とを示す図である。

まず、ホスト２は、一つ以上の第２タイプコマンドを、サブミッションキュー（ＳＱ）を介してストレージデバイス３に事前に発行する（ステップＳ１１）。図６では、３つの第２タイプコマンドが事前に発行された場合が例示されている。複数の第２タイプコマンドをストレージデバイス３に事前に発行しておくことにより、たとえ複数の第１タイプコマンドが同時的にホスト２によってストレージデバイス３に発行された場合であっても、ストレージデバイス３は、複数の第１タイプコマンドの各々に対する先行応答をホスト２に返すことができる。なお、ホスト２がストレージデバイス３に同時に発行する第１タイプコマンドの数が１であることが保証されている場合には、ホスト２は、１つの第２タイプコマンドだけをストレージデバイス３に事前に発行すればよい。

ホスト２によって事前に発行された一つ以上の第２タイプコマンドの各々は、ストレージデバイス３のＮＡＮＤ型フラッシュメモリ５に含まれる複数のメモリリソースのうちの処理対象のメモリリソースを指定するパラメータと、第２タイプコマンドに関連付けられたプロセスを示すプロセス識別子を指定するパラメータとを含む。あるメモリリソースへの書き込みを開始する場合においては、このメモリリソースへの書き込み開始を要求したプロセスを示すプロセス識別子が、第２タイプコマンドに関連付けられたプロセスとして使用され得る。

一つ以上の第２タイプコマンドを受信した場合、ストレージデバイス３は、受信した第２タイプコマンドそれぞれをプールに格納する。ストレージデバイス３は、ＮＡＮＤ型フラッシュメモリ５に含まれるメモリリソース毎にプールを管理する。ストレージデバイス３は、受信した第２タイプコマンドの各々に含まれる、処理対象メモリリソースを指定するパラメータに基づいて、受信した第２タイプコマンドの各々を格納すべきプールを決定する。ストレージデバイス３は、受信した各第２タイプコマンドを完了せずに、決定したプール内に維持する。

その後、ホスト２は、第１タイプコマンドを、サブミッションキュー（ＳＱ）を介してストレージデバイス３に発行する（ステップＳ１２）。第１タイプコマンドは、第２タイプコマンドと同様に、ＮＡＮＤ型フラッシュメモリ５に含まれる複数のメモリリソースのうちの処理対象のメモリリソースを指定するパラメータと、ホスト２によって実行される複数のプロセスのうちの処理を要求したプロセスを示すプロセス識別子を指定するパラメータとを含む。

ストレージデバイス３は、第１タイプコマンドを受信したことに応じて、受信された第１タイプコマンドによって指定されたメモリリソース識別子およびプロセス識別子と同じメモリリソース識別子およびプロセス識別子をそれぞれ指定する第２タイプコマンドをプールから取得する。この場合、ストレージデバイス３は、まず、第１タイプコマンドによって指定されたメモリリソース識別子によって示される処理対象メモリリソースに対応するプールを選択する。そして、ストレージデバイス３は、選択したプールから、受信された第１タイプコマンドによって指定されたプロセス識別子と同じプロセス識別子を指定する第２タイプコマンドを取得する。

受信された第１タイプコマンドによって指定されたプロセス識別子と同じプロセス識別子を指定する複数の第２タイプコマンドが選択したプールに存在している場合には、ストレージデバイス３は、これら複数の第２タイプコマンドのうち、最後にホスト２から受信された第２タイプコマンドを取得する（後入れ先出し）。あるいは、ストレージデバイス３は、これら複数の第２タイプコマンドのうち、最初にホスト２から受信された第２タイプコマンドを取得してもよい（先入れ先出し）。

次に、ストレージデバイス３は、取得した第２タイプコマンドを完了させ、取得した第２タイプコマンドに対する完了応答を、ステップＳ１２で受信された第１タイプコマンドに対する先行応答としてホスト２に送信する（ステップＳ１３）。ステップＳ１３では、ストレージデバイス３は、ステップＳ１２で受信された第１タイプコマンドに対する先行応答を表す情報を含む、第２タイプコマンドに対するコマンド完了応答を、一つのコンプリーションキューエントリに格納してもよい。あるいは、第２タイプコマンドとして一種のリードコマンドが使用されるケースにおいては、ストレージデバイス３は、第２タイプコマンドに対するコマンド完了応答をホスト２に送信する動作と、第１タイプコマンドの処理に関する情報を、第１タイプコマンドに対する先行応答として、第２タイプコマンドに関連付けられたメモリ１０２内のバッファ領域に転送する動作と、を実行する。第２タイプコマンドに対するコマンド完了応答は、コンプリーションキュー（ＣＱ）に格納される。

ステップＳ１３でストレージデバイス３から送信された、第２タイプコマンドに対するコマンド完了応答を受信すると、ホスト２は、次の第１タイプコマンドをストレージデバイス３に発行する前に、追加の第２タイプコマンドを、サブミッションキュー（ＳＱ）を介してストレージデバイス３に事前に発行する（ステップＳ１４）。追加の第２タイプコマンドは、ステップＳ１２でストレージデバイス３に発行された第１タイプコマンドによって指定されるメモリリソース識別子およびプロセス識別子と同一のメモリリソース識別子およびプロセス識別子を含む。先行応答の送信のために一つの第２タイプコマンドが完了されるので、未完了の第２タイプコマンドの数は１つ減少する。追加の第２タイプコマンドを発行することにより、未完了の第２タイプコマンドの数を、先行応答が送信される前の未完了の第２タイプコマンドの数に戻すことができる。

ストレージデバイス３は、第１タイプコマンドの処理を完了すると、第１タイプコマンドに対するコマンド完了応答をホスト２に送信する（ステップＳ１５）。ステップＳ１５で送信された第１タイプコマンドに対するコマンド完了応答は、第１タイプコマンドの処理が正常に実行されたか否を示すステータス等を含む。第１タイプコマンドに対するコマンド完了応答は、コンプリーションキュー（ＣＱ）に格納される。

以上の動作によって、ストレージデバイス３は、一つの第１タイプコマンドに対して、先行応答とコマンド完了応答とを含む二つの応答をホスト２に送信することができる。また、第２タイプコマンドが、情報が転送されるべきメモリ１０２内のバッファ領域を示すポインタを含む場合には、第１の先行応答としてホスト２に通知可能な情報の量を増やすことが可能となる。

また、ストレージデバイス３は、あらかじめ１以上の第２タイプコマンドを保持しているため、第１タイプコマンドの受信後に第２タイプコマンドを受信する場合と比べて、より迅速に先行応答をホスト２に送信することができる。

ここでは、事前に複数の第２タイプコマンドがホスト２によって発行される場合について説明したが、ホスト２は、第１タイプコマンドを発行する直前に一つの第２タイプコマンドを発行してもよい。

次に、第１タイプコマンドを発行する直前に一つの第２タイプコマンドを発行する場合のマルチフェーズコンプリーション応答処理の手順について説明する。図７は、実施形態に係るストレージデバイスにおいて実行される、ホストから事前に送信される１つの第２タイプコマンドをプール内に維持する動作と、プール内の第２タイプコマンドに対する完了応答を、ホストから送信される第１タイプコマンドに対する先行応答としてホストに送信する動作と、第１タイプコマンドの完了に応答して、第１タイプコマンドの完了を示す完了応答をホストに送信する動作とを示す図である。

まず、ホスト２は、一つの第２タイプコマンドを、サブミッションキュー（ＳＱ）を介してストレージデバイス３に事前に発行する（ステップＳ２１）。第２タイプコマンドは、ストレージデバイス３に含まれる複数のメモリリソースのうちの処理対象のメモリリソースを指定するパラメータと、第２タイプコマンドに関連付けられたプロセスを示すプロセス識別子を指定するパラメータとを含む。あるメモリリソースへの書き込みを開始する場合においては、このメモリリソースへの書き込み開始を要求したプロセスを示すプロセス識別子が、第２タイプコマンドに関連付けられたプロセスとして使用され得る。図７に示されるマルチフェーズコンプリーション応答処理では、ホスト２は、第１タイプコマンドをストレージデバイス３に発行する直前に、第２タイプコマンドをストレージデバイス３に発行する。したがって、この第２タイプコマンドは、対応する第１タイプコマンドによって指定されるリソース識別子およびプロセス識別子と同じリソース識別子およびプロセス識別子をそれぞれ含む。

第２タイプコマンドを受信した場合、ストレージデバイス３は、受信した第２タイプコマンドをプールに格納する。ストレージデバイス３は、ＮＡＮＤ型フラッシュメモリ５に含まれるメモリリソース毎にプールを管理する。ストレージデバイス３は、受信した第２タイプコマンドに含まれる、処理対象メモリリソースを指定するパラメータに基づいて、受信した第２タイプコマンドを格納すべきプールを決定する。ストレージデバイス３は、受信した第２タイプコマンドを完了せずに、決定したプール内に維持する。

その後、ホスト２は、第１タイプコマンドを、サブミッションキュー（ＳＱ）を介してストレージデバイス３に発行する（ステップＳ２２）。第１タイプコマンドは、第２タイプコマンドと同様に、ＮＡＮＤ型フラッシュメモリ５に含まれる複数のメモリリソースのうちの処理対象のメモリリソースを指定するパラメータと、ホスト２によって実行される複数のプロセスのうちの処理を要求したプロセスを示すプロセス識別子を指定するパラメータとを含む。

ストレージデバイス３は、第１タイプコマンドを受信したことに応じて、受信した第１タイプコマンドによって指定されたメモリリソース識別子およびプロセス識別子と同じメモリリソース識別子およびプロセス識別子をそれぞれ指定する第２タイプコマンドをプールから取得する。この場合、ストレージデバイス３は、まず、第１タイプコマンドによって指定されたメモリリソース識別子によって示される処理対象メモリリソースに対応するプールを選択する。そして、ストレージデバイス３は、選択したプールから、受信された第１タイプコマンドによって指定されたプロセス識別子と同じプロセス識別子を指定する第２タイプコマンドを取得する。

ここでは、ストレージデバイス３は、例えば、後入れ先出し方式で第２タイプコマンドを取得する。この場合、ストレージデバイス３は、選択したプールに維持されている第２タイプコマンドのうち、受信した第１タイプコマンドによって指定されたプロセス識別子と同一のプロセス識別子を含み、且つ、ホスト２から最後に受信された第２タイプコマンドを取得する。図７に示されるマルチフェーズコンプリーション応答処理では、受信した第１タイプコマンドの直前に発行された第２タイプコマンドが、受信した第１タイプコマンドによって指定されたプロセス識別子と同一のプロセス識別子を含み、且つ、ホスト２から最後に受信された第２タイプコマンドとして、取得される。

そして、ストレージデバイス３は、取得した第２タイプコマンドを完了させ、完了された第２タイプコマンドに対するコマンド完了応答を、ステップＳ２２で受信された第１タイプコマンドに対する先行応答としてホスト２に送信する（ステップＳ２３）。ステップＳ２３では、ストレージデバイス３は、ステップＳ２２で受信された第１タイプコマンドに対する先行応答を表す情報を含む、第２タイプコマンドに対するコマンド完了応答を、一つのコンプリーションキューエントリに格納してもよい。あるいは、第２タイプコマンドとして一種のリードコマンドが使用されるケースにおいては、ストレージデバイス３は、第２タイプコマンドに対するコマンド完了応答をホスト２に送信する動作と、第１タイプコマンドの処理に関する情報を、第２タイプコマンドに関連付けられたメモリ１０２内のバッファ領域に第１タイプコマンドに対する先行応答して転送する動作とを実行してもよい。第２タイプコマンドに対するコマンド完了応答は、コンプリーションキュー（ＣＱ）に格納される。

ステップＳ２３でストレージデバイス３から送信された、第２タイプコマンドに対するコマンド完了応答を受信すると、ホスト２は、次の第１タイプコマンドをストレージデバイス３に発行する前に、追加の第２タイプコマンドを、サブミッションキュー（ＳＱ）を介してストレージデバイス３に事前に発行してもよい（ステップＳ２４）。追加の第２タイプコマンドは、ステップＳ２２でストレージデバイス３に発行された第１タイプコマンドによって指定されるメモリリソース識別子およびプロセス識別子と同一のメモリリソース識別子およびプロセス識別子を含む。

あるいは、ホスト２は、次の第１タイプコマンドをストレージデバイス３に発行する直前に、次の第２タイプコマンドを、サブミッションキュー（ＳＱ）を介してストレージデバイス３に発行してもよい。次の第２タイプコマンドは、次の第１タイプコマンドによって指定されるリソース識別子およびプロセス識別子と同じリソース識別子およびプロセス識別子をそれぞれ含む。また、ステップＳ２４の処理が実行されるタイミングは、次の第１タイプコマンドをストレージデバイス３に発行する直前に変更される。そして、次の第１タイプコマンドをストレージデバイス３に発行する直前に、次の第１タイプコマンドに対応する次の第２タイプコマンドがストレージデバイス３に発行される。

ストレージデバイス３は、第１タイプコマンドの処理を完了すると、第１タイプコマンドに対するコマンド完了応答をホスト２に送信する（ステップＳ２５）。ステップＳ２５で送信された第１タイプコマンドに対するコマンド完了応答は、第１タイプコマンドの処理が正常に実行されたか否を示すステータス等を含む。第１タイプコマンドに対するコマンド完了応答は、コンプリーションキュー（ＣＱ）に格納される。

次に、ホスト２からストレージデバイス３に送信されるコマンドの具体例について説明する。

図８は、第１タイプコマンドとして実施形態に係るストレージデバイスに発行されるライトコマンドの構成例を示す図である。

ライトコマンド（ネームレスライトコマンド：ＮＬＷ）は、第１タイプコマンドとして使用されるライトコマンドである。このライトコマンドは、コマンドＩＤ、ＱｏＳドメインＩＤ、プレースメントＩＤ、ユーザアドレスタグ（ＵＡタグ）、プロセスＩＤ、長さ、データポインタ、等を含んでいてもよい。

コマンドＩＤはこのコマンド（このライトコマンド）を識別するための識別子である。ＱｏＳドメインＩＤは、データが書き込まれるべきＱｏＳドメインを一意に識別可能な識別子である。あるエンドユーザに対応するアプリケーションからのライト要求に応じてホスト２から送信されるライトコマンドは、このエンドユーザに対応するＱｏＳドメインを指定するＱｏＳドメインＩＤを含む。プレースメントＩＤは、データが書き込まれるべき、ＱｏＳドメイン内の記憶領域を一意に識別可能な識別子である。各ＱｏＳドメインにおいては、異なるプレースメントＩＤに関連付けられたデータは、そのＱｏＳドメインに現在割り当てられている異なる書き込み先スーパーブロックに書き込まれる。このため、ＱｏＳドメインＩＤとプレースメントＩＤとの組み合わせは、データが書き込まれるべき書き込み先スーパーブロックを指定するパラメータとして使用される。ライトコマンド（ＮＬＷ）をＮＶＭｅ規格で規定された既存のライトコマンドを用いて実現する場合には、ＮＶＭｅ規格で規定された既存のライトコマンドに含まれるネームスペース識別子フィールドおよびストリーム識別子フィールドが、ＱｏＳドメインＩＤを指定するフィールドおよびプレースメントＩＤを指定するフィールドとしてそれぞれ使用され得る。

ＵＡタグは、書き込まれるべきライトデータを識別するための識別子である。このＵＡタグは、ＬＢＡのような論理アドレスであってもよいし、キー・バリュー・ストアのキーであってもよいし、このキーのハッシュ値であってもよい。プロセスＩＤは、ライトデータの書き込みを要求したプロセスを一意に識別するための識別子である。

長さは、書き込まれるべきライトデータの長さを示す。この長さ（データ長）は、ＬＢＡの数によって指定されてもよいし、あるいはバイトによって指定されてもよい。

データポインタは、書き込まれるべきライトデータが格納されているホスト２のライトバッファ内の記憶位置を示す記憶位置情報である。ホスト２に設けられたメモリ１０２の記憶領域の一部がホスト２のライトバッファとして使用される。データポインタは、ライトバッファアドレスとしても参照される。

図９は、第２タイプコマンドとして実施形態に係るストレージデバイス３に発行されるフラッシュアドレスリードコマンドの構成例を示す図である。

フラッシュアドレスリードコマンド（ＦＡＲ）は、ライトコマンド（ＮＬＷ）に対して割り当てられた物理アドレスをホスト２に通知するために使用される。このＦＡＲは、ライトコマンド（ＮＬＷ）に対応する先行応答がコントローラ４によってホスト２に送信されることを可能にするための第２タイプコマンドとして使用される。このＦＡＲは、コマンドＩＤ、ＱｏＳドメインＩＤ、プレースメントＩＤ、プロセスＩＤ、データポインタ、サイズを含んでいてもよい。

コマンドＩＤは、このコマンド（このＦＡＲ）を識別するための識別子である。ＱｏＳドメインＩＤは、このＦＡＲに関連付けられたＱｏＳドメインを識別する識別子である。プレースメントＩＤは、このＦＡＲに関連付けられたＱｏＳドメイン内の記憶領域を識別する識別子である。プロセスＩＤは、このＦＡＲに関連付けられた一つのプロセスを識別する識別子である。

データポインタは、このＦＡＲに対するコマンド完了応答に関連付けられたリードデータ、つまりライトコマンド（ＮＬＷ）に対する先行応答に関連付けられた情報、が転送されるべき、ホスト２のメモリ１０２内の位置（バッファ領域）を示すバッファアドレスである。サイズは、このバッファ領域のサイズを示す。

図１０は、実施形態に係るストレージデバイス３によってホスト２に先行応答として送信される情報の例を示す図である。

ライトコマンド（ＮＬＷ）がコントローラ４によって受け付けられた場合、コントローラ４は、図１０に示すアドレス記録要求（ＡＲＲ）を、ライトコマンド（ＮＬＷ）に対する先行応答としてホスト２に送信する。アドレス記録要求（ＡＲＲ）は、フラッシュアドレスリードコマンド（ＦＡＲ）に関連付けられたリードデータに対応する。アドレス記録要求（ＡＲＲ）は、このライトコマンド（ＮＬＷ）に対してＮＡＮＤ型フラッシュメモリ５内の物理アドレスが割り当てられた際に、ストレージデバイス３からホスト２に送信される。

先行応答つまりアドレス記録要求（ＡＲＲ）には、ＵＡタグ、物理アドレス、識別情報が含まれる。

ＵＡタグは、この先行応答に対応するライトコマンドに含まれるＵＡタグである。物理アドレスは、この先行応答に対応するライトコマンドに割り当てられた物理アドレスである。物理アドレスは、ライトコマンドに関連付けられたデータが書き込まれるべき書き込み先位置を示す。物理アドレスは、データが書き込まれるべきスーパーブロックを示すスーパーブロック識別子と、このスーパーブロックの先頭から書き込み先位置までのオフセットとによって表される。

識別情報は、先行応答に対応するライトコマンドを識別するための識別情報である。識別情報は、例えば、ＱｏＳドメインＩＤ、プレースメントＩＤ、サブミッションキューＩＤ、ライトコマンドのコマンドＩＤ等である。

また、ライトコマンド（ＮＬＷ）およびＦＡＲは、ＱｏＳドメインＩＤと、プレースメントＩＤとの代わりに、スーパーブロックＩＤを含んでいてもよい。

図１１は、第１タイプコマンドとして実施形態に係るストレージデバイス３に発行されるライトコマンドの別の構成例を示す図である。

ライトコマンド（ＮＬＷ）は、コマンドＩＤ、スーパーブロックＩＤ、ユーザアドレスタグ（ＵＡタグ）、プロセスＩＤ、長さ、データポインタ、等を含んでいてもよい。
スーパーブロックＩＤは、データが書き込まれるべきスーパーブロックを一意に識別可能な識別子である。

図１２は、第２タイプコマンドとして実施形態に係るストレージデバイス３に発行されるフラッシュアドレスリードコマンドの別の構成例を示す図である。

このフラッシュアドレスリードコマンド（ＦＡＲ）は、図１１で説明したライトコマンド（ＮＬＷ）の構成に対応している。このフラッシュアドレスリードコマンド（ＦＡＲ）は、コマンドＩＤ、スーパーブロックＩＤ、プロセスＩＤ、データポインタ、サイズを含んでいる。スーパーブロックＩＤは、このＦＡＲに関連付けられたスーパーブロックを識別する識別子である。

図１３は、実施形態に係るストレージデバイス３によってホスト２に先行応答として送信される情報の別の構成例を示す図である。

図１３に示されるアドレス記録要求（ＡＲＲ）は、図１１で説明したライトコマンド（ＮＬＷ）の構成に対応している。この先行応答つまりアドレス記録要求（ＡＲＲ）は、ＵＡタグ、物理アドレス、識別情報を含む。識別情報は、先行応答に関連付けられたライトコマンドを識別するための識別情報である。識別情報は、例えば、スーパーブロックＩＤ、サブミッションキューＩＤ、ライトコマンドのコマンドＩＤ等である。

図１４は、実施形態に係るストレージデバイスに発行されるリードコマンドの構成例を示す図である。

リードコマンドは、ストレージデバイス３にデータの読み出しを要求するコマンドである。このリードコマンドは、コマンドＩＤ、ＱｏＳドメインＩＤ、物理アドレス、長さ、リードバッファアドレスを含んでもよい。

コマンドＩＤはこのコマンド（このリードコマンド）を識別するための識別子である。ＱｏＳドメインＩＤは、読み出されるべきデータが格納されているＱｏＳドメインを識別する識別子である。物理アドレスは、読み出されるべきデータが格納されている物理記憶位置を示す。物理アドレスは、スーパーブロック識別子とオフセットとによって表される。長さは、読み出されるべきデータの長さを示す。リードバッファアドレスは、読み出されたデータが転送されるべきホスト２のリードバッファ内の位置を示す。ホスト２に設けられたメモリ１０２の記憶領域の一部がホスト２のリードバッファとして使用される。

図１５は、実施形態に係るストレージデバイスに発行されるＱｏＳドメインクリエートコマンドの構成例を示す図である。

ＱｏＳドメインクリエートコマンドは、ＱｏＳドメインを作成するためのコマンドである。このＱｏＳドメインクリエートコマンドは、コマンドＩＤ、ＱｏＳドメインＩＤ、容量を含んでもよい。

コマンドＩＤはこのコマンド（このＱｏＳドメインクリエートコマンド）を識別するための識別子である。ＱｏＳドメインＩＤは、作成すべきＱｏＳドメインの識別子である。容量は、作成すべきＱｏＳドメイン用に確保すべき容量を示す。コントローラ４は、この容量に対応する個数のフリースーパーブロックを共通フリーブロックプール６０２から確保し、このＱｏＳドメインＩＤを指定するライトコマンドに応じて、この確保されたフリースーパーブロックのうちの一つのスーパーブロックをこのＱｏＳドメイン用の書き込み先スーパーブロックとして割り当てる。

図１６は、ブロックグループ（スーパーブロック）の識別子とオフセットとの関係を示す図である。

ここでは、図示を簡単化するために、ある一つのスーパーブロックＳＢ＃１が４つのブロックＢＬＫ＃１１、ＢＬＫ＃２１、ＢＬＫ＃３１、ＢＬＫ＃４１から構成されている場合が想定されている。スーパーブロックＳＢ＃１の識別子（スーパーブロックアドレス）はＳＢ＃１である。４つのブロックＢＬＫ＃１１、ＢＬＫ＃２１、ＢＬＫ＃３１、ＢＬＫ＃４１は、異なる４個のＮＡＮＤ型フラッシュメモリダイからそれぞれ選択されたブロックであってもよい。

各ブロックＢＬＫは、複数のページ（ここでは、ページ０～ページｎ）を含む。ページサイズ（各ページのユーザデータ格納領域）が１６Ｋバイトであり、セクタサイズが４Ｋバイトであるケースにおいては、このブロックＢＬＫは、４×（ｎ＋１）個の領域に論理的に分割される。

コントローラ４は、ブロックＢＬＫ＃１１のページ０、ブロックＢＬＫ＃２１のページ０、ブロックＢＬＫ＃３１のページ０、ブロックＢＬＫ＃４１のページ０、ブロックＢＬＫ＃１１のページ１、ブロックＢＬＫ＃２１のページ１、ブロックＢＬＫ＃３１のページ１、ブロックＢＬＫ＃４１のページ１、…という順序でデータを書き込む。

オフセット＋０はブロックＢＬＫ＃１１のページ０の最初の４ＫＢ領域を示し、オフセット＋１はブロックＢＬＫ＃１１のページ０の２番目の４ＫＢ領域を示し、オフセット＋２はブロックＢＬＫ＃１１のページ０の３番目の４ＫＢ領域を示し、オフセット＋３はブロックＢＬＫ＃１１のページ０の４番目の４ＫＢ領域を示す。

オフセット＋４はブロックＢＬＫ＃２１のページ０の最初の４ＫＢ領域を示し、オフセット＋５はブロックＢＬＫ＃２１のページ０の２番目の４ＫＢ領域を示し、オフセット＋６はブロックＢＬＫ＃２１のページ０の３番目の４ＫＢ領域を示し、オフセット＋７はブロックＢＬＫ＃２１のページ０の４番目の４ＫＢ領域を示す。

同様に、オフセット＋１２はブロックＢＬＫ＃４１のページ０の最初の４ＫＢ領域を示し、オフセット＋１３はブロックＢＬＫ＃４１のページ０の２番目の４ＫＢ領域を示し、オフセット＋１４はブロックＢＬＫ＃４１のページ０の３番目の４ＫＢ領域を示し、オフセット＋１５はブロックＢＬＫ＃４１のページ０の４番目の４ＫＢ領域を示す。

オフセット＋１６はブロックＢＬＫ＃１１のページ１の最初の４ＫＢ領域を示し、オフセット＋１７はブロックＢＬＫ＃１１のページ１の２番目の４ＫＢ領域を示し、オフセット＋１８はブロックＢＬＫ＃１１のページ１の３番目の４ＫＢ領域を示し、オフセット＋１９はブロックＢＬＫ＃１１のページ１の４番目の４ＫＢ領域を示す。

オフセット＋２０はブロックＢＬＫ＃２１のページ１の最初の４ＫＢ領域を示し、オフセット＋２１はブロックＢＬＫ＃２１のページ１の２番目の４ＫＢ領域を示し、オフセット＋２２はブロックＢＬＫ＃２１のページ１の３番目の４ＫＢ領域を示し、オフセット＋２３はブロックＢＬＫ＃２１のページ１の４番目の４ＫＢ領域を示す。

同様に、オフセット＋２８はブロックＢＬＫ＃４１のページ１の最初の４ＫＢ領域を示し、オフセット＋２９はブロックＢＬＫ＃４１のページ１の２番目の４ＫＢ領域を示し、オフセット＋３０はブロックＢＬＫ＃４１のページ１の３番目の４ＫＢ領域を示し、オフセット＋３１はブロックＢＬＫ＃４１のページ１の４番目の４ＫＢ領域を示す。

例えば、あるＬＢＡ（ＬＢＡｘ）を指定するライトコマンドに対応する４Ｋバイトデータをオフセット＋８に対応する位置に書き込む場合には、コントローラ４は、ＵＡタグ（＝ＬＢＡｘ）、スーパーブロックアドレス（＝ＳＢ＃１）、オフセット（＝＋８）、長さ（＝１）をアドレス記録要求ＡＲＲとしてホスト２に返してもよい。

図１７は、実施形態に係るストレージデバイス３において管理される複数のＱｏＳドメインを示す図である。

図１７では、ＱｏＳドメイン＃０、ＱｏＳドメイン＃１、ＱｏＳドメイン＃２が既に作成されている場合が明示されている。図１７では、これらＱｏＳドメインは四角によって表されている。あるＱｏＳドメインを表す四角の縦幅は、このＱｏＳドメインの容量を表している。

ユーザアプリケーション＃０は、ＱｏＳドメイン＃０のＱｏＳドメインＩＤ＃０を含むリード／ライトコマンドを使用して、ＱｏＳドメイン＃０をリード／ライトアクセスすることができる。同様に、ユーザアプリケーション＃１は、ＱｏＳドメイン＃１のＱｏＳドメインＩＤ＃１を含むリード／ライトコマンドを使用して、ＱｏＳドメイン＃１をリード／ライトアクセスすることができる。

ユーザアプリケーション＃２、およびユーザアプリケーション＃３は、ＱｏＳドメイン＃２のＱｏＳドメインＩＤ＃２を含むリード／ライトコマンドを使用して、ＱｏＳドメイン＃２をリード／ライトアクセスすることができる。

図１８は、実施形態に係るストレージデバイス３において管理される、複数のＱｏＳドメインと共通フリーブロックプールとの関係を示すブロック図である。

コントローラ４は、共通フリーブロックプール６０２に加え、各プレースメントＩＤに対応するアクティブブロックリスト（アクティブブロックプール）も管理することができる。

各スーパーブロックの状態は、有効データを格納しているアクティブブロック（クローズ状態のスーパーブロック）と、有効データを格納しておらず書き込み先スーパーブロックとして使用可能なフリーブロックとに大別される。例えば、ＱｏＳドメイン＃０内のプレースメントＩＤ＃１においては、アクティブブロックである各スーパーブロックは、プレースメントＩＤ＃１に対応するアクティブブロックプール８１１によって管理される。一方、各プレースメントＩＤの書き込み先スーパーブロックに割り当て可能な各フリーブロックは、共通フリーブロックプール６０２によって管理される。

ＱｏＳドメイン＃０およびプレースメントＩＤ＃１を指定するライトコマンドをホスト２から受信した時、コントローラ４は、共通フリーブロックプール６０２内の一つのスーパーブロック（フリーブロック）を選択し、選択されたスーパーブロックを、ＱｏＳドメイン＃０のプレースメントＩＤ＃１に書き込み先スーパーブロックとして割り当てる。さらに、コントローラ４は、この書き込み先スーパーブロック内の位置（書き込み先位置）を決定する。書き込み先スーパーブロック内の書き込み先位置は、ページ書き込み順序の制約および不良ページ等を考慮して決定される。そして、コントローラ４は、ライトコマンドに関連付けられたデータを、書き込み先ブロック内の書き込み先位置に書き込む。

プレースメントＩＤ＃１の書き込み先スーパーブロック全体がユーザデータで満たされたならば、コントローラ４は、この書き込み先スーパーブロックをＱｏＳドメイン＃０のプレースメントＩＤ＃１のアクティブブロックプール８１１に移動させる。そして、コントローラ４は、共通フリーブロックプール６０２内の一つのスーパーブロック（フリーブロック）を再び選択し、選択されたスーパーブロックをＱｏＳドメイン＃０のプレースメントＩＤ＃１の新たな書き込み先スーパーブロックとして割り当てる。

ＱｏＳドメイン＃０およびプレースメントＩＤ＃２を指定するライトコマンドをホスト２から受信した時、コントローラ４は、共通フリーブロックプール６０２内の一つのスーパーブロック（フリーブロック）を選択し、選択されたスーパーブロックを、ＱｏＳドメイン＃０のプレースメントＩＤ＃２に書き込み先スーパーブロックとして割り当てる。さらに、コントローラ４は、この書き込み先スーパーブロック内の位置（書き込み先位置）を決定する。そして、コントローラ４は、ライトコマンドに関連付けられたデータを、書き込み先ブロック内の書き込み先位置に書き込む。

プレースメントＩＤ＃２の書き込み先スーパーブロック全体がユーザデータで満たされたならば、コントローラ４は、この書き込み先スーパーブロックをＱｏＳドメイン＃０のプレースメントＩＤ＃２のアクティブブロックプール８１２に移動させる。そして、コントローラ４は、共通フリーブロックプール６０２内の一つのスーパーブロック（フリーブロック）を再び選択し、選択されたスーパーブロックをＱｏＳドメイン＃０のプレースメントＩＤ＃２の新たな書き込み先スーパーブロックとして割り当てる。

図１９は、実施形態に係るストレージデバイス３とホスト２とによって実行されるデータ書き込み処理を説明するためのブロック図である。

（１）ホスト２においては、ホストＦＴＬ３０１が実行される。このホストＦＴＬ３０１は、ＬＢＡのようなＵＡタグそれぞれとＮＡＮＤ型フラッシュメモリ５の物理アドレスそれぞれとの間のマッピングを、ＬＵＴを使用して管理する。あるユーザアプリケーションからのライト要求に応じて、ホストＦＴＬ３０１は、ＱｏＳドメインＩＤおよびプレースメントＩＤの組（または、スーパーブロックＩＤ）、プロセスＩＤ、ＵＡタグ、データポインタ、長さを指定するライトコマンドをストレージデバイス３に送信する。ホストＦＴＬ３０１は、ＱｏＳドメインＩＤおよびプレースメントＩＤ（またはスーパーブロックＩＤ）のみを処理対象メモリリソースのリソース識別子として指定すればよく、処理対象メモリリソース内の書き込み先位置を指定する必要は無い。このため、ホストＦＴＬ３０１は、ストレージデバイス３内の不良ブロック、不良ページなどを管理する必要がなくなる。

（２）ストレージデバイス３のコントローラ４は、複数のＱｏＳドメイン６０１によって共有される共通フリーブロックプール６０２のうちの一つのスーパーブロックを選択する。コントローラ４は、この選択したスーパーブロックを、受信されたライトコマンドによって指定されたプレースメントＩＤを有するプレースメントＩＤ用の書き込み先スーパーブロックとして割り当てる。共通フリーブロックプール６０２においては、不良ブロック以外のフリーブロック群のみが管理されていてもよい。例えば、最小プログラム／イレーズサイクル数を有するブロックが共通フリーブロックプール６０２から選択されてもよい。そして、コントローラ４は、この書き込み先スーパーブロックをデータが書き込まれるべきスーパーブロックとして決定し、さらに、データが書き込まれるべき、この書き込み先スーパーブロック内の書き込み先位置を決定する。なお、既にこのプレースメントＩＤ用の書き込み先スーパーブロックが割り当てられているならば、コントローラ４は、この既に割り当てられている書き込み先スーパーブロックをデータが書き込まれるべきスーパーブロックとして決定すればよく、共通フリーブロックプール６０２から一つのスーパーブロックをこのプレースメントＩＤ用の書き込み先スーパーブロックとして割り当てる動作を実行する必要は無い。

（３）コントローラ４は、ライトデータのＵＡタグと、決定された書き込み先スーパーブロックを示すブロックアドレスと、決定した書き込み先位置を示すオフセットとを含む先行応答をホスト２に送信して、このライトコマンドに関連付けられたライトデータが書き込まれる物理アドレスをホスト２に通知する。

（４）コントローラ４は、ライトコマンドに含まれるライトバッファアドレスに基づいて、ホスト２のライトバッファ４０４からライトデータを取得する。ライトバッファ４０４からのライトデータの取得はＤＭＡコントローラ１５を使用して実行されてもよい。そして、コントローラ４は、ライトデータを書き込み先スーパーブロック内の書き込み先位置に書き込むデータ書き込み動作を実行する。

（５）ライトデータの書き込みが終了してこのライトデータがＮＡＮＤ型フラッシュメモリ５から読み出し可能になった後、コントローラ４は、このライトデータが格納されているライトバッファ４０４内の領域を解放するための解放要求としてライトコマンドに対するコマンド完了応答をホスト２に送出する。ホスト２は、このコマンド完了応答に応じて、このライトデータが格納されているライトバッファ４０４内の領域を解放する。このライトバッファ４０４内の解放された領域は他のライトデータの格納等のために利用可能となる。
次に、図６を参照して説明したマルチフェーズコンプリーション応答処理の具体例について説明する。以下では、第１タイプコマンドとしてライトコマンドが使用され、第２タイプコマンドとしてフラッシュアドレスリードコマンド（ＦＡＲ）が使用される場合を想定する。図２０は、実施形態に係るストレージデバイス３において実行される、ホスト２から事前に送信される１以上のフラッシュアドレスリードコマンド（ＦＡＲ）をＦＡＲプール内に維持する動作と、ＦＡＲプール内のＦＡＲの一つに対する完了応答を、ホスト２から送信されるライトコマンドに対する先行応答としてホスト２に送信する動作と、ライトコマンドの完了に応答して、ライトコマンドの完了を示す完了応答をホスト２に送信する動作とを示す図である。

まず、ホスト２は、一つ以上のＦＡＲを、サブミッションキュー（ＳＱ）を介してストレージデバイス３に事前に発行する（ステップＳ３１）。ＦＡＲは、コマンドＩＤと、プロセスＩＤと、データポインタと、サイズとを含む。また、ＦＡＲは、ＱｏＳドメインＩＤおよびプレースメントＩＤの組、またはスーパーブロックＩＤのいずれかをリソース識別子として含む。以降では、ＦＡＲがスーパーブロックＩＤをリソース識別子として含む場合について説明する。

一つ以上のＦＡＲを受信した場合、ストレージデバイス３は、受信したＦＡＲそれぞれをプールに格納する。ストレージデバイス３は、ＮＡＮＤ型フラッシュメモリ５に含まれるスーパーブロック（書き込み先スーパーブロック）毎にＦＡＲプールを管理する。ストレージデバイス３は、受信したＦＡＲの各々に含まれる、スーパーブロックＩＤを指定するパラメータに基づいて、受信したＦＡＲの各々を格納すべきＦＡＲプールを決定する。ストレージデバイス３は、受信した各ＦＡＲを完了せずに、決定したＦＡＲプール内に維持する。

その後、ホスト２は、ライトコマンド（ＮＬＷ）をストレージデバイス３に送信する（ステップＳ３２）。ライトコマンド（ＮＬＷ）は、コマンドＩＤ、ＵＡタグ、プロセスＩＤ、長さ、データポインタを含む。また、ライトコマンド（ＮＬＷ）は、ＱｏＳドメインＩＤおよびプレースメントＩＤの組、またはスーパーブロックＩＤのいずれかをリソース識別子として含む。以降では、ライトコマンド（ＮＬＷ）がスーパーブロックＩＤをリソース識別子として含む場合について説明する。

ストレージデバイス３は、ライトコマンド（ＮＬＷ）を受信したことに応じて、受信したライトコマンド（ＮＬＷ）に対して、受信したライトコマンド（ＮＬＷ）に関連付けられたデータが書き込まれるべきＮＡＮＤ型フラッシュメモリ５内の物理的な記憶位置（書き込み先位置）を示す物理アドレスを割り当てる。

ストレージデバイス３は、受信したライトコマンド（ＮＬＷ）によって指定されたスーパーブロックＩＤおよびプロセスＩＤと同じスーパーブロックＩＤおよびプロセスＩＤをそれぞれ指定するＦＡＲを取得する。この場合、ストレージデバイス３は、まず、受信したライトコマンド（ＮＬＷ）によって指定されたスーパーブロックＩＤによって示される書き込み先スーパーブロックに対応するプールを選択する。そして、ストレージデバイス３は、選択したプールから、受信したライトコマンド（ＮＬＷ）によって指定されたプロセスＩＤと同じプロセスＩＤを指定するＦＡＲを取得する。

そして、ストレージデバイス３は、取得したＦＡＲを完了させる。ストレージデバイス３は、完了されたＦＡＲに対するコマンド完了応答を、受信したライトコマンド（ＮＬＷ）に対する先行応答としてホスト２に送信する（ステップＳ３３）。ステップＳ３３では、ストレージデバイス３は、完了されたＦＡＲに対するコマンド完了応答をホスト２に送信する。また、ステップＳ３３では、ストレージデバイス３は、完了されたＦＡＲのデータポインタによって指定されるリードバッファにＡＲＲを転送する。ＡＲＲは、受信したライトコマンド（ＮＬＷ）に割り当てられた物理アドレスと、受信したライトコマンド（ＮＬＷ）によって指定されるＵＡタグと、受信したライトコマンド（ＮＬＷ）に含まれる識別情報とを含む。

ステップＳ３３でストレージデバイス３から送信された、ＦＡＲに対する完了応答を受信すると、ホスト２は、Ｓ３２で発行したライトコマンド（ＮＬＷ）によって指定されたスーパーブロックＩＤと同じスーパーブロックＩＤを指定する次のライトコマンド（ＮＬＷ）をストレージデバイス３に発行する前に、追加のＦＡＲを、サブミッションキュー（ＳＱ）を介してストレージデバイス３に事前に発行する（ステップＳ３４）。追加のＦＡＲは、ステップＳ３２でストレージデバイス３に発行されたライトコマンド（ＮＬＷ）によって指定されるスーパーブロックＩＤおよびプロセスＩＤと同一のスーパーブロックＩＤおよびプロセスＩＤを含む。

ストレージデバイス３は、ステップＳ３２で受信したライトコマンド（ＮＬＷ）に関連付けられているライトデータをホスト２のライトバッファから取得する。ストレージデバイス３は、受信したライトコマンド（ＮＬＷ）に割り当てられた物理アドレスに基づいて、ライトデータをＮＡＮＤ型フラッシュメモリ５内の書き込み先位置に書き込むプログラム動作を実行する。このプログラム動作が終了すると、ストレージデバイス３は、受信したライトコマンド（ＮＬＷ）に対するコマンド完了応答をホスト２に送信する（ステップＳ３５）。ステップＳ３５で送信された、ライトコマンド（ＮＬＷ）に対するコマンド完了応答は、ライトコマンド（ＮＬＷ）に関連付けられたデータの書き込み処理が正常に実行されたか否を示すステータス等を含む。ライトコマンド（ＮＬＷ）に対するコマンド完了応答は、コンプリーションキュー（ＣＱ）に格納される。

以上の動作によって、ストレージデバイス３は、ライトコマンド（ＮＬＷ）に対して、先行応答とコマンド完了応答とを含む二つの応答をホスト２に送信することができる。また、ＦＡＲが、情報が転送されるべきメモリ１０２内のバッファ領域を示すポインタを含んでいるので、比較的大きなサイズを有するＡＲＲをライトコマンド（ＮＬＷ）に対する先行応答としてホスト２に通知することができる。

次に、図７を参照して説明したマルチフェーズコンプリーション応答処理の具体例について説明する。以下では、第１タイプコマンドとしてライトコマンドが使用され、第２タイプコマンドとしてフラッシュアドレスリードコマンド（ＦＡＲ）が使用される場合を想定する。図２１は、実施形態に係るストレージデバイス３において実行される、ホスト２から事前に送信される１つのフラッシュアドレスリードコマンド（ＦＡＲ）をＦＡＲプール３１内に維持する動作と、ＦＡＲプール３１内の１つのＦＡＲに対する完了応答を、ホスト２から送信されるライトコマンドに対する先行応答としてホスト２に送信する動作と、ライトコマンドの完了に応答して、ライトコマンドの完了を示す完了応答をホスト２に送信する動作とを示す図である。

まず、ホスト２は、一つのＦＡＲをストレージデバイス３に送信する（ステップＳ４１）。ＦＡＲは、コマンドＩＤと、ＱｏＳドメインＩＤと、プレースメントＩＤと、プロセスＩＤと、データポインタと、サイズとを含む。また、ＦＡＲは、ＱｏＳドメインＩＤおよびプレースメントＩＤの代わりにスーパーブロックＩＤをリソース識別子として含んでいてもよい。以下では、ＦＡＲが、スーパーブロックＩＤをリソース識別子として含む場合を想定する。図２１に示されるマルチフェーズコンプリーション応答処理では、ホスト２は、ライトコマンド（ＮＬＷ）をストレージデバイス３に発行する直前に、ＦＡＲをストレージデバイス３に発行する。したがって、このＦＡＲは、対応するライトコマンド（ＮＬＷ）によって指定されるリソース識別子（スーパーブロックＩＤ）およびプロセスＩＤと同じリソース識別子（スーパーブロックＩＤ）およびプロセスＩＤをそれぞれ含む。

ＦＡＲを受信した場合、ストレージデバイス３は、受信したＦＡＲをＦＡＲプールに格納する。ストレージデバイス３は、ＮＡＮＤ型フラッシュメモリ５に含まれるスーパーブロック（書き込み先スーパーブロック）毎にＦＡＲプールを管理する。ストレージデバイス３は、受信したＦＡＲに含まれるスーパーブロックＩＤに基づいて、受信したＦＡＲを格納すべきＦＡＲプールを決定する。ストレージデバイス３は、受信したＦＡＲを完了せずに、決定したＦＡＲプール内に維持する。

その後、ホスト２は、ライトコマンド（ＮＬＷ）を、サブミッションキュー（ＳＱ）を介してストレージデバイス３に発行する（ステップＳ４２）。ライトコマンド（ＮＬＷ）は、コマンドＩＤ、ＵＡタグ、プロセスＩＤ、長さ、データポインタを含む。また、ライトコマンド（ＮＬＷ）は、ＱｏＳドメインＩＤおよびプレースメントＩＤの組、またはスーパーブロックＩＤのいずれかをリソース識別子として含む。以降では、ライトコマンド（ＮＬＷ）がスーパーブロックＩＤをリソース識別子として含む場合について説明する。

ストレージデバイス３は、ライトコマンド（ＮＬＷ）を受信したことに応じて、受信したライトコマンド（ＮＬＷ）に対して、受信したライトコマンド（ＮＬＷ）に関連付けられたデータが書き込まれるべきＮＡＮＤ型フラッシュメモリ５内の物理的な記憶位置（書き込み先位置）を示す物理アドレスを割り当てる。

ストレージデバイス３は、受信したライトコマンド（ＮＬＷ）によって指定されたスーパーブロックＩＤおよびプロセスＩＤと同じスーパーブロックＩＤおよびプロセスＩＤをそれぞれ指定するＦＡＲを取得する。この場合、ストレージデバイス３は、まず、受信したライトコマンド（ＮＬＷ）によって指定されたスーパーブロックＩＤによって示される書き込み先スーパーブロックに対応するプールを選択する。そして、ストレージデバイス３は、選択したプールから、受信したライトコマンド（ＮＬＷ）によって指定されたプロセスＩＤと同じプロセスＩＤを指定するＦＡＲを取得する。図２１に示されるマルチフェーズコンプリーション応答処理では、受信したライトコマンド（ＮＬＷ）の直前に発行されたＦＡＲが、受信したライトコマンド（ＮＬＷ）によって指定されたスーパーブロックＩＤおよびプロセスＩＤと同じスーパーブロックＩＤおよびプロセスＩＤをそれぞれ指定するＦＡＲとして、取得される。

そして、ストレージデバイス３は、取得したＦＡＲを完了させる。ストレージデバイス３は、完了されたＦＡＲに対するコマンド完了応答を、受信したライトコマンド（ＮＬＷ）に対する先行応答としてホスト２に送信する（ステップＳ４３）。ステップＳ４３では、ストレージデバイス３は、完了されたＦＡＲに対するコマンド完了応答をホスト２に送信する。また、ステップＳ４３では、ストレージデバイス３は、完了されたＦＡＲのデータポインタによって指定されるリードバッファにＡＲＲを転送する。ＡＲＲは、受信したライトコマンド（ＮＬＷ）に割り当てられた物理アドレスと、受信したライトコマンド（ＮＬＷ）によって指定されるＵＡタグと、受信したライトコマンド（ＮＬＷ）に含まれる識別情報とを含む。

ステップＳ４３でストレージデバイス３から送信された、ＦＡＲに対する完了応答を受信すると、ホスト２は、Ｓ４２で発行したライトコマンド（ＮＬＷ）によって指定されたスーパーブロックＩＤと同じスーパーブロックＩＤを指定する次のライトコマンド（ＮＬＷ）をストレージデバイス３に発行する前に、追加のＦＡＲを、サブミッションキュー（ＳＱ）を介してストレージデバイス３に事前に発行してもよい（ステップＳ４４）。追加のＦＡＲは、ステップＳ４２でストレージデバイス３に発行されたライトコマンド（ＮＬＷ）によって指定されるスーパーブロックＩＤおよびプロセスＩＤと同一のスーパーブロックＩＤおよびプロセスＩＤを含む。

あるいは、ホスト２は、次のライトコマンド（ＮＬＷ）をストレージデバイス３に発行する直前に、次のＦＡＲを、サブミッションキュー（ＳＱ）を介してストレージデバイス３に発行してもよい。次のＦＡＲは、次のライトコマンド（ＮＬＷ）によって指定されるスーパーブロックＩＤおよびプロセスＩＤと同じスーパーブロックＩＤおよびプロセスＩＤをそれぞれ含む。また、ステップＳ４４が実行されるタイミングは、次のライトコマンド（ＮＬＷ）をストレージデバイス３に発行する直前に変更される。そして、次のライトコマンド（ＮＬＷ）をストレージデバイス３に発行する直前に、次のライトコマンド（ＮＬＷ）に対応する次のＦＡＲがストレージデバイス３に発行される。

ストレージデバイス３は、ステップＳ４２で受信したライトコマンド（ＮＬＷ）に関連付けられているライトデータをホスト２のライトバッファから取得する。ストレージデバイス３は、受信したライトコマンド（ＮＬＷ）に割り当てられた物理アドレスに基づいて、ライトデータをＮＡＮＤ型フラッシュメモリ５内の書き込み先位置に書き込むプログラム動作を実行する。このプログラム動作が終了すると、ストレージデバイス３は、受信したライトコマンド（ＮＬＷ）に対するコマンド完了応答をホスト２に送信する（ステップＳ４５）。ステップＳ４５で送信された、ライトコマンド（ＮＬＷ）に対するコマンド完了応答は、ライトコマンド（ＮＬＷ）に関連付けられたデータの書き込み処理が正常に実行されたか否を示すステータス等を含む。ライトコマンド（ＮＬＷ）に対するコマンド完了応答は、コンプリーションキュー（ＣＱ）に格納される。

図２２は、実施形態に係るストレージデバイス３において実行される、同じメモリリソースを指定する１以上のフラッシュアドレスリードコマンド（ＦＡＲ）を同じＦＡＲプール３１に維持する動作と、ライトコマンドによって指定されたメモリリソースに対応するＦＡＲプール３１に維持されているＦＡＲを使用して、ライトコマンドに対する先行応答をホストに送信する動作と、ライトコマンドに対する完了応答をホストに送信する動作とを示すブロック図である。

まず、ホスト２は、ストレージデバイス３に送信すべきコマンドをサブミッションキュー（ＳＱ）に格納する。サブミッションキューに格納されるコマンドは、ライトコマンド、フラッシュアドレスリードコマンド（ＦＡＲ）、リードコマンド等、いずれのコマンドであってもよい。

ストレージデバイス３のコマンドフェッチ部２１は、サブミッションキュー（ＳＱ）からコマンドをフェッチする。ここで、フェッチされたコマンドがＦＡＲである場合、コマンドフェッチ部２１は、フェッチされたＦＡＲに含まれるスーパーブロックＩＤに基づいて、書き込み先スーパーブロックを特定する。特定された書き込み先スーパーブロックに対応するＦＡＲプールが、フェッチされたＦＡＲを格納すべきＦＡＲプールとして決定される。

例えば、特定された書き込み先スーパーブロックが書き込み先スーパーブロックＳＢ＃１である場合、コマンドフェッチ部２１は、書き込み先スーパーブロックＳＢ＃１に対応するＦＡＲプール３１－１に、フェッチされたＦＡＲを格納する。また、特定された書き込み先スーパーブロックが書き込み先スーパーブロックＳＢ＃２である場合、コマンドフェッチ部２１は、書き込み先スーパーブロックＳＢ＃２に対応するＦＡＲプール３１－２に、フェッチされたＦＡＲを格納する。

フェッチされたコマンドがライトコマンド（ＮＬＷ）である場合、コマンドフェッチ部２１は、コマンド処理部２２にライトコマンド（ＮＬＷ）を送信する。ライトコマンドを受信したことに応じて、コマンド処理部２２は、ライトコマンド（ＮＬＷ）に関連付けられたデータが書き込まれるべきＮＡＮＤ型フラッシュメモリ５内の記憶領域を示す物理アドレスを決定する。そして、コマンド処理部２２は、ライトコマンド（ＮＬＷ）に含まれるスーパーブロックＩＤおよびプロセスＩＤを取得する。

例えば、ライトコマンド（ＮＬＷ）がスーパーブロックＳＢ＃２を含む場合、コマンド処理部２２は、ＦＡＲプール３１－２の中から、ライトコマンド（ＮＬＷ）に含まれるプロセスＩＤと同じプロセスＩＤを含むＦＡＲを取得する。

コマンド処理部２２は、取得したＦＡＲを完了させる。そして、コマンド処理部２２は、完了されたＦＡＲに対するコマンド完了応答（ＦＡＲ ｃｏｍｐｌｅｔｉｏｎ）を、受信したライトコマンド（ＮＬＷ）に対する先行応答（第１の先行応答）としてホスト２に送信する。この場合、コマンド処理部２２は、完了されたＦＡＲに対するコマンド完了応答（ＦＡＲ ｃｏｍｐｌｅｔｉｏｎ）をコンプリーションキュー（ＣＱ）に格納する動作と、完了されたＦＡＲのデータポインタによって示されるリードバッファ７０１内の位置に、受信したライトコマンド（ＮＬＷ）に対応するＡＲＲを転送する動作とを実行する。

受信したライトコマンド（ＮＬＷ）に対応するＡＲＲは、受信したライトコマンド（ＮＬＷ）に割り当てられた物理アドレス、受信したライトコマンド（ＮＬＷ）に含まれているＵＡタグ、受信したライトコマンド（ＮＬＷ）を識別するための識別情報を含む。

ホスト２は、完了されたＦＡＲに対するコマンド完了応答（ＦＡＲ ｃｏｍｐｌｅｔｉｏｎ）を処理する。これにより、ホスト２は、このＦＡＲによって指定されたメモリリソース（例えば、スーパーブロック）にデータを書き込むためのライトコマンド（ＮＬＷ）に対するＡＲＲが先行応答としてストレージデバイス３によってリードバッファに格納されたことを認識する。そして、ホスト２は、ＡＲＲを処理し、ＡＲＲに含まれるＵＡタグにＡＲＲに含まれる物理アドレスが関連付けられるようにＬＵＴを更新する。

完了されたＦＡＲに対するコマンド完了応答（ＦＡＲ ｃｏｍｐｌｅｔｉｏｎ）を先行応答（第１の先行応答）としてホスト２に送信した後、コマンド処理部２２は、受信したライトコマンド（ＮＬＷ）に関連付けられたライトデータをホスト２のライトバッファ４０４から取得し、ＮＡＮＤ型フラッシュメモリ５に書き込む。そして、コマンド処理部２２は、受信したライトコマンド（ＮＬＷ）に対するコマンド完了応答をホスト２に送信する。コマンド完了応答は、コンプリーションキュー（ＣＱ）に格納される。

図２３は、あるスーパーブロックを指定する１以上のフラッシュアドレスリードコマンド（ＦＡＲ）をこのスーパーブロックに対応するＦＡＲプールに維持する動作と、このスーパーブロックを指定するライトコマンドに対する先行応答をホスト２に送信する動作と、このライトコマンドに対する完了応答をホスト２に送信する動作とを示すブロック図である。

ホスト２から送信されたＦＡＲを受信すると、コントローラ４は、受信したＦＡＲに含まれるスーパーブロックＩＤを取得する。受信したＦＡＲに含まれるスーパーブロックＩＤがＳＢ＃１を示す場合、コントローラ４は、ＳＢ＃１に関連付けられたＦＡＲプール３１－１にＦＡＲを格納する。ＦＡＲプール３１－１は、格納されたＦＡＲを維持する。

そして、ＳＢ＃１を示すスーパーブロックＩＤを含むライトコマンド（ＮＬＷ）を受信すると、コマンド処理部２２は、フラッシュアドレス割り当て処理を実行する。フラッシュアドレス割り当て処理では、コマンド処理部２２は、ライトコマンド（ＮＬＷ）に関連付けられたデータが格納されるべきＳＢ＃１内の書き込み先位置を決定する。そして、コマンド処理部２２は、ライトコマンド（ＮＬＷ）に対して、決定した書き込み先位置を示す物理アドレス（スーパーブロックＩＤ、オフセット）を割り当てる。

また、コマンド処理部２２は、ＦＡＲプール３１－１からＦＡＲを取得する。このとき、コマンド処理部２２は、受信したライトコマンド（ＮＬＷ）に含まれるプロセスＩＤと同じプロセスＩＤを含むＦＡＲをＦＡＲプール３１－１の中から取得する。

コントローラ４は、取得したＦＡＲに関連付けられたリードデータとして、ライトコマンド（ＮＬＷ）に割り当てられた物理アドレスと、ライトコマンド（ＮＬＷ）に含まれるＵＡタグと、ライトコマンド（ＮＬＷ）を識別するための識別情報とをホスト２に送信する。そして、コントローラ４は、ＦＡＲに対するコマンド完了応答をホスト２に送信する。つまり、コントローラ４は、ＦＡＲに対するコマンド完了応答と、ＦＡＲに関連付けられたリードデータ（ＡＲＲ）を、ライトコマンド（ＮＬＷ）に対する先行応答としてホスト２に送信する。

そして、コマンド処理部２２は、ライトコマンド（ＮＬＷ）に関連付けられたデータをＮＡＮＤ型フラッシュメモリ５に書き込むフラッシュ書き込み処理を実行する。その後、コントローラ４は、ライトコマンド（ＮＬＷ）に対するコマンド完了応答をホスト２に送信する。

図２４は、実施形態に係るストレージデバイス３において実行される、フラッシュアドレスリードコマンド（ＦＡＲ）に対する処理の手順を示すフローチャートである。

ホスト２からコマンドを受信した場合、つまりホスト２によって発行されたコマンドをサブミッションキュー（ＳＱ）からフェッチした場合、コントローラ４は、受信したコマンドがＦＡＲであるか否かを判定する（ステップＳ５１）。

受信したコマンドがＦＡＲではない場合（ステップＳ５１でＮｏ）、コントローラ４は、ＦＡＲに対する処理を終了する。

受信したコマンドがＦＡＲである場合（ステップＳ５１でＹｅｓ）、コントローラ４は、受信したＦＡＲに含まれるリソース識別子に基づいて、受信したＦＡＲを複数のＦＡＲグループのうちの一つのＦＡＲグループに分類する（ステップＳ５２）。ここで、ＦＡＲに含まれるリソース識別子は、例えば、ＱｏＳドメインＩＤであってもよいし、ＱｏＳドメインＩＤとプレースメントＩＤとの組であってもよいし、スーパーブロックＩＤであってもよい。また、複数のＦＡＲグループは、複数のメモリリソース（例えば、複数の書き込み先スーパーブロック、または複数のＱｏＳドメイン）にそれぞれ関連付けられている。

コントローラ４は、複数のＦＡＲグループに対応する複数のＦＡＲプールのうち、ステップＳ５１で受信したＦＡＲが分類されたＦＡＲグループに対応するＦＡＲプールがフル状態であるか否かを判定する（ステップＳ５３）。

受信したＦＡＲが分類されたＦＡＲグループに対応するＦＡＲプールがフル状態である場合（ステップＳ５３でＹｅｓ）、コントローラ４は、このＦＡＲプールに既に維持されており、且つ、未完了のＦＡＲのうち、最も古いＦＡＲをエラーとして完了する（ステップＳ５４）。ステップＳ５４では、コントローラ４は、未完了の最も古いＦＡＲのコマンドＩＤ、未完了の最も古いＦＡＲがフェッチされたサブミッションキューＩＤ、エラーを示すステータス、等を含むコマンド完了応答をコンプリーションキュー（ＣＱ）に格納する。

サブミッションキューから一度にフェッチされる新たなコマンドの数は１以上である。このため、サブミッションキューから同じＦＡＲグループに属するＮ個（Ｎ＞１）の新たなＦＡＲがフェッチされる場合もある。この場合、コントローラ４は、このＦＡＲプールに維持されている未完了のＦＡＲのうち、最も古いＮ個のＦＡＲをエラーとして完了する。

このように、あるＦＡＲプールに維持されるべきＦＡＲの数が、各ＦＡＲプールに維持可能なＦＡＲの数の上限を超過した場合には、コントローラ４は、このＦＡＲプールに既に維持されており、且つ未完了のＦＡＲのうち、超過分の数のＦＡＲをエラーとして完了させる。

受信したＦＡＲが分類されたＦＡＲグループに対応するＦＡＲプール３１がフル状態でない場合（ステップＳ５５でＮｏ）、または、ステップＳ５４の処理が終了した場合、コントローラ４は、ステップＳ５１で受信したＦＡＲを、このＦＡＲが分類されたＦＡＲグループに対応するＦＡＲプールに格納する（ステップＳ５５）。

この動作によって、コントローラ４は、ホスト２から受信したＦＡＲを完了させずに、複数のＦＡＲプールのうちの一つに維持することができる。

図２５は、実施形態に係るストレージデバイス３において実行される、ライトコマンド（ＮＬＷ）に対する処理の手順を示すフローチャートである。

ホスト２からコマンドを受信した場合、つまりホスト２によって発行されたコマンドをサブミッションキュー（ＳＱ）からフェッチした場合、コントローラ４は、受信したコマンドがライトコマンド（ＮＬＷ）であるか否かを判定する（ステップＳ６１）。

受信したコマンドがライトコマンド（ＮＬＷ）ではない場合（ステップＳ６１でＮｏ）、コントローラ４は、ライトコマンド（ＮＬＷ）に対する処理を終了する。

受信したコマンドがライトコマンド（ＮＬＷ）である場合（ステップＳ６１でＹｅｓ）、コントローラ４は、受信したライトコマンド（ＮＬＷ）に関連付けられたデータが書き込まれるべきＮＡＮＤ型フラッシュメモリ５内の書き込み先位置を決定する（ステップＳ６２）。ステップＳ６２では、コントローラ４は、受信したライトコマンド（ＮＬＷ）によって指定されるリソース識別子によって示されるメモリリソース内の書き込み先位置を決定する。そして、コントローラ４は、決定した書き込み先位置を示す物理アドレス（書き込み先スーパーブロックのスーパーブロックＩＤ、書き込み先スーパーブロック先頭から書き込み先位置までのオフセット）を、受信したライトコマンド（ＮＬＷ）に割り当てる。

次いで、コントローラ４は、受信したライトコマンド（ＮＬＷ）によって指定されたリソース識別子に関連付けられたＦＡＲグループを選択する（ステップＳ６３）。コントローラ４は、ライトコマンド（ＮＬＷ）によって指定されたプロセス識別子と同一のプロセス識別子を含むＦＡＲが、選択されたＦＡＲグループに対応するＦＡＲプール３１内に存在するか否かを判定する（ステップＳ６４）。

受信したライトコマンド（ＮＬＷ）によって指定されたプロセス識別子と同一のプロセス識別子を含むＦＡＲが、選択されたＦＡＲグループに対応するＦＡＲプール３１内に存在する場合（ステップＳ６４でＹｅｓ）、コントローラ４は、受信したライトコマンド（ＮＬＷ）によって指定されたプロセス識別子と同一のプロセス識別子を含むＦＡＲを、選択されたＦＡＲグループに対応するＦＡＲプール３１から取得する（ステップＳ６５）。ステップＳ６５では、コントローラ４は、受信したライトコマンド（ＮＬＷ）によって指定されたプロセス識別子と同一のプロセス識別子を含み、且つ、ホスト２から最後に受信されたＦＡＲを、選択されたＦＡＲグループに対応するＦＡＲプール３１から取得する。

コントローラ４は、取得したＦＡＲを完了させ、完了されたＦＡＲに対するコマンド完了応答を、受信したライトコマンド（ＮＬＷ）に対する先行応答としてホスト２に送信する（ステップＳ６６）。ステップＳ６６では、コントローラ４は、完了されたＦＡＲに対するコマンド完了応答をホスト２に送信する動作と、受信したライトコマンド（ＮＬＷ）に対するＡＲＲをホスト２のリードバッファ内の位置に転送する動作とを実行する。ＡＲＲをホスト２のリードバッファ内の位置に転送する動作では、例えば、コントローラ４は、ホスト２のリードバッファ内の位置を指定するメモリライト要求をホスト２に送信する。これにより、コントローラ４は、ホスト２のプロセッサ１０１を介して、ＡＲＲをホスト２のリードバッファ内の位置に格納させる。

コントローラ４は、受信したライトコマンド（ＮＬＷ）に関連付けられたデータをホスト２のライトバッファから取得する。そして、コントローラ４は、取得したデータをＮＡＮＤ型フラッシュメモリ５に書き込む書き込み動作を実行する（ステップＳ６７）。書き込み動作が終了すると、コントローラ４は、受信したライトコマンド（ＮＬＷ）に対するコマンド完了応答をホスト２に送信する（ステップＳ６８）。

受信したライトコマンド（ＮＬＷ）によって指定されたプロセス識別子と同一のプロセス識別子を含むＦＡＲが、選択されたＦＡＲグループに対応するＦＡＲプール３１内に存在しない場合（ステップＳ６４でＮｏ）、コントローラ４は、受信したライトコマンド（ＮＬＷ）をエラーとして完了する（ステップＳ６９）。ステップＳ６９では、コントローラ４は、受信したライトコマンド（ＮＬＷ）のエラーを示すステータスを含む、受信したライトコマンド（ＮＬＷ）に対するコマンド完了応答をホスト２に送信する。これにより、ライトコマンド（ＮＬＷ）がエラーとして完了されたことがホスト２に通知される。

図２６は、ホスト２において実行される処理の手順を示すフローチャートである。

まず、ホスト２は、ＮＡＮＤ型フラッシュメモリ５内のあるメモリリソースへの書き込みが開始されるべき場合、このメモリリソースを書き込み先リソース（書き込み先メモリリソース）として特定する（ステップＳ１０１）。例えば、あるアプリケーションに対応するプロセスが起動されると、このプロセス（アプリケーション）に割り当てられているＮＡＮＤ型フラッシュメモリ５内のメモリリソースが、書き込みが開始されるべきメモリリソースとして、つまり書き込み先リソースとして、決定されてもよい。書き込み先リソースのリソース識別子は、ＱｏＳドメインＩＤとプレースメントＩＤとの組によって表されてもよいし、スーパーブロックＩＤによって表されてもよい。そして、ホスト２は、各々が、書き込み先リソースのリソース識別子と、この書き込み先リソースが割り当てられたプロセスのプロセスＩＤとを、含む１以上のＦＡＲをサブミッションキュー（ＳＱ）に格納する（ステップＳ１０２）。このようにして、１以上のＦＡＲがサブミッションキュー（ＳＱ）を介してストレージデバイス３に事前に発行される。

ホスト２は、このプロセス（アプリケーション）から書き込み要求（ＵＡタグ、長さ、データポインタ）が発行されるまで待つ（ステップＳ１０３）。

アプリケーションからの書き込み要求が発行されない場合（ステップＳ１０３でＮｏ）、ホスト２は、アプリケーションからの書き込み要求が発行されるまで待機する。このプロセス（アプリケーション）から書き込み要求が発行された場合（ステップＳ１０３でＹｅｓ）、ホスト２は、書き込み要求に基づいて、ライトコマンド（ＮＬＷ）をサブミッションキュー（ＳＱ）に格納する（ステップＳ１０４）。ライトコマンド（ＮＬＷ）は、書き込み先リソースのリソース識別子、書き込み要求を発行したプロセスを識別するプロセスＩＤ、書き込み要求に含まれるＵＡタグ、書き込み要求に含まれる長さ、書き込み要求に含まれるデータポインタ、等を含む。このようにして、ホスト２は、このプロセス（アプリケーション）から書き込み要求に、リソース識別子とプロセスＩＤとを追加することによって、ライトコマンド（ＮＬＷ）を生成する。そして、ホスト２は、生成したライトコマンド（ＮＬＷ）を、サブミッションキュー（ＳＱ）を介してストレージデバイス３に発行する。

ホスト２から発行されたライトコマンド（ＮＬＷ）を受信すると、ストレージデバイス３は、ライトコマンド（ＮＬＷ）によって指定されたリソース識別子およびプロセスＩＤと同一のリソース識別子およびプロセスＩＤを指定する１つのＦＡＲを選択し、選択した１つのＦＡＲを完了させる。そして、ストレージデバイス３は、完了したＦＡＲに対するコマンド完了応答を、受信したライトコマンド（ＮＬＷ）に対する先行応答としてホスト２に送信する。この場合、ストレージデバイス３は、完了したＦＡＲに対するコマンド完了応答をコンプリーションキュー（ＣＱ）に格納する動作と、完了したＦＡＲによって指定されたリードバッファ内の位置に、受信したライトコマンド（ＮＬＷ）に関連付けられたＡＲＲを転送する動作とを実行する。

ホスト２は、ストレージデバイス３から、ＦＡＲに対するコマンド完了応答（先行応答）を受信したか否かを判定する（ステップＳ１０５）。ストレージデバイス３からＦＡＲに対するコマンド完了応答（先行応答）を受信していない場合（ステップＳ１０５でＮｏ）、ホスト２は、ストレージデバイス３からＦＡＲに対するコマンド完了応答（先行応答）を受信するまで待つ。ＦＡＲに対するコマンド完了応答を受信した場合、より詳しくは受信したＦＡＲに対するコマンド完了応答がＦＡＲの成功を示すステータスを含む場合（ステップＳ１０５でＹｅｓ）、ホスト２は、完了したＦＡＲによって指定されたリードバッファからＡＲＲを取得し、取得したＡＲＲによって示されるＵＡタグに、取得したＡＲＲによって示される物理アドレスが関連付けられるように、ＬＵＴを更新する（ステップＳ１０６）。

ホスト２は、追加のＦＡＲをサブミッションキュー（ＳＱ）に格納する（ステップＳ１０７）。追加のＦＡＲは、ステップＳ１０１で特定された書き込み先リソースのリソース識別子と、この書き込み先リソースが割り当てられたプロセスのプロセスＩＤとを、含む。これにより、ホスト２は、ステップＳ１０１で特定した書き込み先リソースを指定するＦＡＲを１つ補充する。

ホスト２は、ステップＳ１０４で発行したライトコマンド（ＮＬＷ）に対するコマンド完了応答を受信したか否かを判定する（ステップＳ１０８）。

ライトコマンド（ＮＬＷ）に対するコマンド完了応答を受信しない場合（ステップＳ１０８でＮｏ）、ホスト２は、ライトコマンド（ＮＬＷ）に対するコマンド完了応答を受信するまで待機する。

ライトコマンド（ＮＬＷ）に対するコマンド完了応答を受信した場合（ステップＳ１０８でＹｅｓ）、ホスト２は、ライトコマンド（ＮＬＷ）に関連付けられたライトデータが格納されているライトバッファ内の領域を解放する（ステップＳ１０９）。

以上説明したように、本実施形態によれば、コントローラ４は、各々が、１以上の先行応答の一つがストレージデバイス３によってホスト２に送信されることを可能にするための１以上の第２タイプコマンドを、ホスト２から受信したことに応じて、受信した１以上の第２タイプコマンドを完了させずにストレージデバイス３内のメモリ領域であるＦＡＲプールに維持する。コントローラ４は、ホスト２から第１タイプコマンドを受信したことに応じて、メモリ領域から１以上の第２タイプコマンドのうちの一つの第２タイプコマンドを取得し、取得した一つの第２タイプコマンドを完了させ、完了させた一つの第２タイプコマンドに対するコマンド完了応答を、受信した第１タイプコマンドに対する第１の先行応答としてホスト２に送信する。そして、コントローラ４は、第１タイプコマンドの処理の完了に応じて、完了した第１タイプコマンドに対するコマンド完了応答をホスト２に送信する。

したがって、一つのコマンドに対して１つの応答のみを返す論理インタフェース規格に従ってホスト２との通信を行うケースであっても、第１タイプコマンドに対して、１以上の先行応答と、コマンド完了応答とを含む２以上の応答を返すことができる。

また、１以上の第２タイプコマンドの各々は、情報が転送されるべき、ホスト２に設けられたメモリ１０２内のバッファ領域を示すポインタを含む。コントローラ４は、完了された一つの第２タイプコマンドに対するコマンド完了応答をホスト２に送信する動作と、第１タイプコマンドに対する第１の先行応答をポインタによって指定されるメモリ１０２内のバッファ領域に転送する動作と、を実行する。このように、メモリ１０２のバッファ領域に第１の先行応答を転送することにより、第１の先行応答としてホスト２に通知可能な情報の量を増やすことが可能となる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…ストレージシステム、２…ホスト、３…ストレージデバイス、４…コントローラ、５…ＮＡＮＤ型フラッシュメモリ、６…ＤＲＡＭ、１０…バス、１１…ホストインタフェース、１２…ＣＰＵ、１３…ＮＡＮＤインタフェース、１４…ＤＲＡＭインタフェース、１５…ＤＭＡＣ、１６…ＳＲＡＭ、１７…ＥＣＣエンコード／デコード部、２１…コマンドフェッチ部、２２…コマンド処理部、３１…ＦＡＲプール、３２…ブロック管理テーブル、１０１…プロセッサ、メモリ…１０２。

Claims (19)

1. ホストから発行される１つのコマンドに対して１つの完了応答がストレージデバイスによってホストに送信されることが許容された論理インタフェース規格に準拠してホストとの通信を実行するストレージデバイスであって、
   不揮発性メモリと、
   前記ストレージデバイスに対して所定の動作の実行を要求する第１タイプコマンドに対する１以上の先行応答と、前記第１タイプコマンドが完了したことを示すコマンド完了応答とを前記ホストに送信するように構成されたコントローラと、
   を具備し、
   前記１以上の先行応答は、前記第１タイプコマンドを受け付けたことを示す第１の先行応答を少なくとも含み、前記１以上の先行応答の各々は、前記コマンド完了応答の前に前記ストレージデバイスによって前記ホストに送信される応答であり、
   前記コントローラは、
   前記１以上の先行応答の一つが前記ストレージデバイスによって前記ホストに送信されることを可能にするための１以上の第２タイプコマンドを、前記ホストから受信したことに応じて、前記受信した１以上の第２タイプコマンドを完了させずに前記ストレージデバイス内のメモリ領域に維持し、
   前記ホストから前記第１タイプコマンドを受信したことに応じて、前記メモリ領域から前記１以上の第２タイプコマンドのうちの一つの第２タイプコマンドを取得し、前記取得した一つの第２タイプコマンドを完了させ、前記完了した一つの第２タイプコマンドに対するコマンド完了応答を前記第１タイプコマンドに対する前記第１の先行応答として前記ホストに送信し、
   前記第１タイプコマンドの処理の完了に応じて、前記完了した第１タイプコマンドに対する前記コマンド完了応答を前記ホストに送信するように構成されている
   ストレージデバイス。
2. 前記１以上の第２タイプコマンドの各々は、情報が転送されるべき、前記ホストに設けられたメモリ内のバッファ領域を示すポインタを含み、
   前記コントローラは、
   前記完了した一つの第２タイプコマンドに対する前記コマンド完了応答を前記ホストに送信する動作と、前記ホストに設けられた前記メモリ内の前記バッファ領域に、前記第１の先行応答として、前記第１タイプコマンドの処理に関する情報を転送する動作と、を実行する
   請求項１に記載のストレージデバイス。
3. 前記第１タイプコマンドは、前記不揮発性メモリに含まれる複数のメモリリソースのうちの処理対象メモリリソースを指定するパラメータと、前記ホストによって実行される複数のプロセスのうち、前記第１タイプコマンドに対応する処理の実行を要求したプロセスを示すプロセス識別子を指定するパラメータと、を含み、
   前記コントローラは、
   前記複数のメモリリソースに対応する複数のメモリ領域を管理し、
   複数の第２タイプコマンドであって、前記複数のメモリリソースのうちの一つのメモリリソースを指定するパラメータと、前記複数のプロセスのうちの一つのプロセスを示すプロセス識別子を指定するパラメータと、をそれぞれ含む複数の第２タイプコマンドを前記ホストから受信し、
   同じメモリリソースを指定する第２タイプコマンドそれぞれが同じメモリ領域内に維持されるように、前記受信した複数の第２タイプコマンドの各々によって指定されるメモリリソースに基づいて、前記受信した複数の第２タイプコマンドの各々を、前記複数のメモリ領域のうちの一つのメモリ領域内に維持し、
   前記ホストから前記第１タイプコマンドを受信したことに応じて、
   前記複数のメモリ領域から、前記受信した第１タイプコマンドによって指定される前記処理対象メモリリソースに対応するメモリ領域を選択し、
   前記選択したメモリ領域内に維持されている前記第２タイプコマンドのうち、前記受信した第１タイプコマンドによって指定される前記プロセス識別子と同一のプロセス識別子を指定する第２タイプコマンドを取得し、
   前記取得した第２タイプコマンドを完了させ、前記完了した第２タイプコマンドに対するコマンド完了応答を前記受信した第１タイプコマンドに対する前記第１の先行応答として前記ホストに送信するように構成されている
   請求項１に記載のストレージデバイス。
4. 前記コントローラは、前記選択した第１のメモリ領域内に維持されている前記１以上の第２タイプコマンドに、前記受信した第１タイプコマンドによって指定される前記プロセス識別子と同一のプロセス識別子を指定する第２タイプコマンドが存在しない場合、前記受信した第１タイプコマンドをエラーとして完了させるように構成されている
   請求項３に記載のストレージデバイス。
5. 前記コントローラは、
   前記複数のメモリリソースの各々について、利用可能状態または利用不可能状態のいずれであるかを管理し、
   前記複数のメモリリソースのうちの第１のメモリリソースを指定する複数の第１タイプコマンドが前記コントローラによって受信および処理されることによって前記第１のメモリリソースが前記利用可能状態から前記利用不可能状態に遷移した場合、前記複数のメモリ領域のうち、前記第１のメモリリソースに対応する一つのメモリ領域内に維持されており、且つ、未完了である第２タイプコマンドの各々をエラーとして完了させるように構成されている
   請求項３に記載のストレージデバイス。
6. 前記不揮発性メモリは、各々がデータ消去動作の単位である複数のブロックを含み、
   前記コントローラは、各々が１つ以上のブロックを含む複数のブロックグループを管理するように構成され、
   前記複数のメモリリソースの各々は、前記複数のブロックグループの一つである
   請求項３に記載のストレージデバイス。
7. 前記第１タイプコマンドは、前記不揮発性メモリにデータを書き込むためのライトコマンドであり、
   前記ライトコマンドは、前記複数のメモリリソースのうちの一つのメモリリソースを、前記データが書き込まれるべき処理対象メモリリソースとして指定するパラメータと、前記データを識別するためのデータ識別子を指定するパラメータと、を含む
   請求項３に記載のストレージデバイス。
8. 前記１以上の第２タイプコマンドの各々は、情報が転送されるべき、前記ホストに設けられたメモリ内のバッファ領域を示すポインタを含み、
   前記コントローラは、
   前記ホストから前記ライトコマンドを受信したことに応じて、
   前記ライトコマンドに対して、前記ライトコマンドに関連付けられたデータが書き込まれるべき前記処理対象メモリリソース内の物理的な記憶位置を示す物理アドレスを割り当て、
   前記取得した一つの第２タイプコマンドを完了させ、
   前記完了した一つの第２タイプコマンドに対する前記コマンド完了応答を前記ホストに送信する動作と、前記割り当てられた物理アドレスと前記データ識別子とを前記ホストに設けられた前記メモリ内の前記バッファ領域に前記第１の先行応答として転送する動作と、を実行するように構成されている
   請求項７に記載のストレージデバイス。
9. 前記不揮発性メモリは、各々がデータ消去動作の単位である複数のブロックを含み、
   前記コントローラは、各々が１つ以上のブロックを含む複数のブロックグループを管理するように構成され、
   前記複数のメモリリソースの各々は、前記複数のブロックグループのうちの１つのブロックグループであり、
   前記複数のメモリリソースの各々の前記利用可能状態は、対応するブロックグループへの新たなデータの書き込みが可能な状態を示し、
   前記複数のメモリリソースの各々の前記利用不可能状態は、対応するブロックグループ全体がデータで満たされている状態を示す
   請求項５に記載のストレージデバイス。
10. 前記１以上の先行応答の各々は、前記第１タイプコマンドに含まれる識別情報を含む
    請求項１に記載のストレージデバイス。
11. 前記第１タイプコマンドは、前記不揮発性メモリに含まれる複数のメモリリソースのうちの処理対象メモリリソースを識別するためのリソース識別子を含み、
    前記１以上の先行応答の各々に含まれる前記識別情報は、前記第１タイプコマンドに含まれる前記リソース識別子を含む
    請求項１０に記載のストレージデバイス。
12. 前記１以上の先行応答の各々に含まれる前記識別情報は、前記第１タイプコマンドがフェッチされたサブミッションキューを識別するため識別子、前記第１タイプコマンドを識別するためのコマンド識別子、または前記ホストによって前記第１タイプコマンドに付与された任意の数値、の少なくとも１つを含む
    請求項１０に記載のストレージデバイス。
13. 前記コントローラは、
    前記選択した第１のメモリ領域内に維持されている第２タイプコマンドのうち、前記受信した第１タイプコマンドに含まれる前記プロセス識別子と同一のプロセス識別子を含み、且つ、前記ホストから最後に受信された第２タイプコマンドを取得し、
    前記取得した第２タイプコマンドを完了させ、前記完了された一つの第２タイプコマンドに対するコマンド完了応答を前記受信した第１タイプコマンドに対する前記第１の先行応答として前記ホストに送信するように構成されている
    請求項３に記載のストレージデバイス。
14. 前記コントローラは、
    前記複数のメモリ領域のうちの一つのメモリ領域に維持されるべき第２タイプコマンドの数が、前記複数のメモリ領域の各々に維持可能なコマンド数の上限を超過した場合、前記一つのメモリ領域に既に維持されており、且つ未完了の第２タイプコマンドのうち、前記上限を超過した数の第２タイプコマンドをエラーとして完了させるように構成されている
    請求項３に記載のストレージデバイス。
15. 前記コントローラは、
    前記一つのメモリ領域に既に維持されており、且つ、未完了の第２タイプコマンドのうち、最も古い１つ以上の第２タイプコマンドをエラーとして完了させるように構成されている
    請求項１４に記載のストレージデバイス。
16. 前記論理インタフェース規格はＮＶＭ ｅｘｐｒｅｓｓ規格であり、
    前記コントローラは、前記ＮＶＭ ｅｘｐｒｅｓｓ規格に準拠して前記ホストとの通信を実行するように構成されている
    請求項１に記載のストレージデバイス。
17. ホストとストレージデバイスとを含み、前記ホストと前記ストレージデバイスとの間の通信が、前記ホストから発行される１つのコマンドに対して１つの完了応答が前記ストレージデバイスによって前記ホストに送信されることが許容された論理インタフェース規格に従って実行される、ストレージシステムであって、
    前記ストレージデバイスは、
    不揮発性メモリと、
    前記不揮発性メモリにデータを書き込むためのライトコマンドに対する１以上の先行応答と、前記ライトコマンドが完了したことを示すコマンド完了応答とを前記ホストに送信するように構成されたコントローラと、
    を具備し、
    前記ライトコマンドは、前記データを識別するためのデータ識別子を指定するパラメータを含み、前記１以上の先行応答は、前記ライトコマンドを受け付けたことを示す第１の先行応答を少なくとも含み、前記１以上の先行応答の各々は、前記コマンド完了応答の前に前記ストレージデバイスによって前記ホストに送信される応答であり、
    前記ホストは、
    前記１以上の先行応答の一つが前記ストレージデバイスによって前記ホストに送信されることを可能にするための１以上の第２タイプコマンドを、前記ストレージデバイスに発行し、
    前記１以上の第２タイプコマンドの各々は、情報が転送されるべき、前記ホストに設けられたメモリ内のバッファ領域を示すポインタを含み、
    前記ストレージデバイスに前記１以上の第２タイプコマンドを発行した後に、前記ライトコマンドを前記ストレージデバイスに発行するように構成され、
    前記コントローラは、
    前記１以上の第２タイプコマンドを前記ホストから受信したことに応じて、前記１以上の第２タイプコマンドを前記ストレージデバイス内のメモリ領域に格納し、
    前記ホストから前記ライトコマンドを受信したことに応じて、
    前記ライトコマンドに対して、前記ライトコマンドに関連付けられたデータが書き込まれるべき前記不揮発性メモリ内の物理的な記憶位置を示す物理アドレスを割り当て、
    前記メモリ領域から前記１以上の第２タイプコマンドのうちの一つの第２タイプコマンドを取得し、
    前記取得した一つの第２タイプコマンドを完了させ、
    前記完了した一つの第２タイプコマンドに対する前記コマンド完了応答を前記ホストに送信する動作と、前記ホストに設けられた前記メモリ内の前記バッファ領域に前記第１の先行応答として前記割り当てられた物理アドレスと前記データ識別子とを転送する動作と、を実行し、
    前記ライトコマンドに関連付けられた前記データを前記ホストの前記メモリから取得し、前記割り当てられた前記物理アドレスに基づいて、前記取得したデータを前記不揮発性メモリに書き込み、
    前記不揮発性メモリへの前記データの書き込みの完了に応じて、前記ライトコマンドの完了を示す前記コマンド完了応答を前記ホストに送信するように構成されている
    ストレージシステム。
18. 前記ライトコマンドは、前記不揮発性メモリに含まれる複数のメモリリソースのうち、前記ライトコマンドに関連付けられた前記データが書き込まれるべき処理対象メモリリソースを指定するパラメータと、前記ホストによって実行される複数のプロセスのうち、前記処理対象メモリリソースに対する処理を要求したプロセスを示すプロセス識別子を指定するパラメータと、を含み、
    前記コントローラは、
    前記複数のメモリリソースに対応する複数のメモリ領域を管理し、
    複数の第２タイプコマンドであって、前記複数のメモリリソースのうちの一つのメモリリソースを指定するパラメータと、前記複数のプロセスのうちの一つのプロセスを示すプロセス識別子を指定するパラメータと、をそれぞれ含む複数の第２タイプコマンドを前記ホストから受信し、
    同じメモリリソースを指定する第２タイプコマンドそれぞれが同じメモリ領域内に維持されるように、前記受信した複数の第２タイプコマンドの各々によって指定されるメモリリソースに基づいて、前記受信した複数の第２タイプコマンドの各々を、前記複数のメモリ領域のうちの一つのメモリ領域内に維持し、
    前記ホストから前記ライトコマンドを受信したことに応じて、
    前記複数のメモリ領域から前記受信したライトコマンドによって指定される前記処理対象メモリリソースに対応するメモリ領域を選択し、
    前記選択したメモリ領域内に維持されている第２タイプコマンドのうち、前記受信したライトコマンドによって指定される前記プロセス識別子と同一のプロセス識別子を指定する第２タイプコマンドを取得し、
    前記取得した１つの第２タイプコマンドを完了させ、
    前記完了した一つの第２タイプコマンドに対する前記コマンド完了応答を前記ホストに送信する動作と、前記ホストに設けられた前記メモリ内の前記バッファ領域に前記第１の先行応答として前記割り当てられた物理アドレスと前記データ識別子とを転送する動作と、を実行するように構成され、
    前記ホストは、前記ライトコマンドを前記ストレージデバイスに発行した後、前記処理対象メモリリソースを指定するパラメータと、前記複数のプロセスのうちの一つのプロセスを示すプロセス識別子を指定するパラメータと、を含む新たな第２タイプコマンドを前記ストレージデバイスに発行するように構成されている
    請求項１７に記載のストレージシステム。
19. 前記ホストは、
    データ識別子それぞれと前記不揮発性メモリの物理アドレスそれぞれとの間のマッピングを管理するアドレス変換テーブルを管理し、
    前記ストレージデバイスから送信される前記データ識別子に前記ストレージデバイスから送信される前記物理アドレスが関連付けられるように前記アドレス変換テーブルを更新するように構成されている
    請求項１７に記載のストレージシステム。

Images