JP2023106653A - アクティブペン - Google Patents

Abstract

【課題】アップリンク信号の受信に遅延が発生することを防止する。【解決手段】アクティブペン２は、互いに異なる位置に設けられたペン先電極２１及びリング電極２２と、昇圧回路を用いてペン先電極２１に変化を与えることでダウンリンク信号ＤＳを送信する送信回路と、リング電極２２を用いてアップリンク信号ＵＳを検出する受信回路と、ペン先電極２１の電位の変化が受信回路により検出されたアップリンク信号ＵＳの電位に影響することを阻止するストップフィルタ２６と、を含む。【選択図】図１

Description

本発明はアクティブペンに関し、特に、送信と受信の両方を行うアクティブペンに関する。

センサコントローラが送信するアップリンク信号の受信を行う一方、センサコントローラに対してダウンリンク信号の送信を行うよう構成されたアクティブペンが知られている。特許文献１には、この種のアクティブペンの例が開示されている。

特許文献１には各種のアクティブペンが開示されているが、そのうちデュアルモードスタイラスは、双方向通信である第１の通信方法と、アクティブペンからセンサコントローラへの一方向通信である第２の通信方法との両方に対応しているアクティブペンである。デュアルモードスタイラスは、アップリンク信号を受信すると第１の通信方法で動作し、アップリンク信号を受信しないままペンタッチ操作を検出すると第２の通信方法で動作するよう構成される。

特許文献２～５のそれぞれには、アクティブペンの通信方法の例が開示されている。

特許第６０５９４１０号公報 国際公開第２０１７／０２９８３６号公報 国際公開第２０１５／１１１１５９号公報 米国特許第８５３６４７１号明細書 米国特許出願公開第２０１２－０１０５３６２号明細書

ところで、特許文献１に記載のデュアルモードスタイラスは、アップリンク信号の受信とダウンリンク信号の送信とを時分割で行うよう構成されている。しかしながら、このように送信と受信とを時分割で行うこととすると、ダウンリンク信号を送信している間（例えば約４ｍｓｅｃの期間）にはアップリンク信号を受信できないことになる。そうすると、アップリンク信号の受信に遅延が発生し、第１の通信方法での動作開始が遅延してしまう場合があるので、改善が必要とされていた。

したがって、本発明の目的の一つは、アップリンク信号の受信に遅延が発生することを防止できるアクティブペンを提供することにある。

本発明の第１の側面によるアクティブペンは、互いに異なる位置に設けられた第１及び第２の電極と、昇圧回路を用いて前記第１の電極に変化を与えることでダウンリンク信号を送信する送信回路と、前記第２の電極を用いてアップリンク信号を検出する受信回路と、前記第１の電極の電位の変化が前記受信回路により検出された前記アップリンク信号の電位に影響することを阻止するストップフィルタと、を含むアクティブペンである。

本発明の第２の側面によるアクティブペンは、第１の電極からダウンリンク信号を送信しているときに第２の電極に到来したアップリンク信号を検出する処理を行う第１の動作モードと、前記第１の電極からの前記ダウンリンク信号の送信と前記第２の電極に到来した前記アップリンク信号の検出とを時分割で行う第２の動作モードと、を含み、前記第１の動作モードでの動作中に前記アップリンク信号が検出された場合に、前記第２の動作モードに遷移する、アクティブペンである。

本発明の第１の側面によれば、アクティブペンは、アップリンク信号の受信とダウンリンク信号の送信とを、時分割ではなく同時に行うことができる。したがって、アップリンク信号の受信に遅延が発生することの防止が可能になる。

本発明の第２の側面によれば、センサコントローラを未だ検出しておらず、センサコントローラによるアップリンク信号の送信タイミングが分からないアクティブペンは、アップリンク信号の受信とダウンリンク信号の送信とを同時に行うことができる一方、一旦アップリンク信号を検出し、センサコントローラによるアップリンク信号の送信タイミングを知ったアクティブペンは、アップリンク信号の受信とダウンリンク信号の送信とを時分割で行うことができる。したがって、アップリンク信号の受信に遅延が発生することを防止しつつ、一旦アップリンク信号が検出された後には、ノイズの少ない状態でアップリンク信号の検出を行うことが可能になる。

本発明の実施の形態による位置検出システム１の構成を示す図である。 図１に示した集積回路２５の状態遷移図である。 センサコントローラ３１が第１の通信方法に対応するセンサコントローラ３１－１である場合に関して、アクティブペン２及びセンサコントローラ３１の動作を説明する図である。 センサコントローラ３１が第２の通信方法に対応するセンサコントローラ３１－２である場合に関して、アクティブペン２及びセンサコントローラ３１の動作を説明する図である。 図１に示したアクティブペン２内の構成を模式的に示す図である。 図５に示したストップフィルタ２６の第１の例であるストップフィルタ２６ａの構成を示す図である。 図６の構成を用いて各信号のシミュレーションを行った結果を示す図である。 アップリンク信号ＵＳ１のエッジのみを抽出してなるエッジ信号によりアップリンク信号ＵＳ１を受信するために集積回路２５内に設けられる受信回路の構成を示す図である。 図８に示した受信回路によって生成される出力信号ＦＯの例を示す図である。 図５に示したストップフィルタ２６の第２の例であるストップフィルタ２６ｂの構成を示す図である。 図１０の構成を用いて各信号のシミュレーションを行った結果を示す図である。 図１０の構成を用いて各信号のシミュレーションを行った結果を示す図である。 図５に示したストップフィルタ２６の第３の例であるストップフィルタ２６ｃの構成を示す図である。 図１３の構成を用いて各信号のシミュレーションを行った結果を示す図である。 図５に示したストップフィルタ２６の第４の例であるストップフィルタ２６ｄの構成を示す図である。 図１５の構成を用いて各信号のシミュレーションを行った結果を示す図である。 図５に示したストップフィルタ２６の第５の例であるストップフィルタ２６ｅの構成を示す図である。

以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。

図１は、本発明の実施の形態による位置検出システム１の構成を示す図である。同図に示すように、位置検出システム１は、アクティブペン２と、アクティブペン２を検出する位置検出装置である電子機器３とを備えて構成される。電子機器３の例としては、タブレットコンピュータやデジタイザを備えたデバイスが挙げられる。

電子機器３は、タッチ面３ａと、タッチ面３ａの直下に配置されたセンサ電極群３０と、センサ電極群３０に接続されたセンサコントローラ３１と、これらを含むセンサコントローラ３１の各部を制御するホストプロセッサ３２とを有している。センサコントローラ３１は、センサ電極群３０を介してアクティブペン２と通信することによって、タッチ面３ａ内におけるアクティブペン２の位置を導出するとともに、アクティブペン２からデータを取得し、導出した位置及び取得したデータを、都度ホストプロセッサ３２に供給する機能を有する集積回路である。ホストプロセッサ３２は、電子機器３の中央処理装置であり、描画アプリケーションを含む各種のプログラムを実行可能に構成される。描画アプリケーションは、センサコントローラ３１から供給された位置及びデータに基づいてデジタルインクを生成し、電子機器３内のメモリに記憶するとともに、ディスプレイに表示する機能を有するプログラムである。

アクティブペン２がタッチ面３ａに接近しているとき、アクティブペン２とセンサ電極群３０の間には静電容量ＣＸが生ずる。センサコントローラ３１は、この静電容量ＣＸを通じてアクティブペン２との間で電荷をやり取りする（静電結合する）ことにより、アクティブペン２と通信可能に構成される。

アクティブペン２は、双方向通信である第１の通信方法と、アクティブペン２からセンサコントローラ３１への一方向通信である第２の通信方法との両方に対応しているアクティブ型の静電スタイラス（デュアルスタイラス）である。第１の通信方法は、例えば特許文献２に記載された通信方法（ＡＥＳ２．０方式）であり、第２の通信方法は、例えば、特許文献３に記載された通信方法（ＡＥＳ１．０方式）、特許文献４に記載された通信方法、又は、特許文献５に記載された通信方法である。

以下では、センサコントローラ３１からアクティブペン２に対して送信される信号をアップリンク信号ＵＳと称し、アクティブペン２からセンサコントローラ３１に対して送信される信号をダウンリンク信号ＤＳと称する。アップリンク信号ＵＳは、各送信ビットを所定チップ長のチップ列（拡散符号）により拡散してなるパルス波（矩形波）によって構成される。アップリンク信号ＵＳ１のチップ長（＝アップリンク信号ＵＳ１のパルス周期）は例えば１μｓｅｃ又は２μｓｅｃなどの時間であり、エッジ期間（立ち上がり期間又は立ち下がり期間）は例えば１０ｎｓｅｃである。ＡＥＳ２．０で言えば、マンチェスター符号化後のパルス波のパルス周期が２μｓｅｃとなる。一方、ダウンリンク信号ＤＳは、パルス波（矩形波）、若しくは、正弦波を基にした信号（所定周波数の正弦波信号と、該正弦波信号を変調してなる信号とを含む）によって構成される。ダウンリンク信号ＤＳの詳細については、後述する。

図１に示すように、アクティブペン２は、芯体２０と、ペン先電極２１（第１の電極）と、リング電極２２（第２の電極）と、圧力センサ２３と、バッテリー２４と、集積回路２５と、ストップフィルタ２６とを有して構成される。芯体２０は、アクティブペン２のペン軸を構成する部材である。芯体２０の先端はアクティブペン２のペン先を構成し、末端は圧力センサ２３に当接している。ペン先電極２１及びリング電極２２は互いに異なる位置に設けられた導電体であり、ペン先電極２１はアクティブペン２のペン先に配置され、リング電極２２は、ペン先電極２１よりもアクティブペン２の中央寄りの位置に、芯体２０を取り囲むように配置される。

圧力センサ２３は、芯体２０の先端に加わる圧力を検出するセンサである。圧力センサ２３が検出した圧力は、筆圧値として集積回路２５に供給される。バッテリー２４は、集積回路２５が動作するために必要な電力を供給する役割を果たす。

集積回路２５は、昇圧回路、送信回路、受信回路、及び処理回路を含む各種の回路によって構成される集積回路である。送信回路はペン先電極２１及びリング電極２２に接続されており、昇圧回路を用いてペン先電極２１又はリング電極２２に変化を与えることによって、ダウンリンク信号ＤＳを送信する役割を果たす。受信回路はリング電極２２に接続されており、リング電極２２を用いてアップリンク信号ＵＳの検出動作を行うことによって、アップリンク信号ＵＳを受信する役割を果たす。処理回路は、ダウンリンク信号ＤＳを生成し、生成したダウンリンク信号ＤＳを送信回路に送信させる処理を行う。第１の通信方法を行う場合においては、このダウンリンク信号ＤＳの生成は、受信回路によって受信されたアップリンク信号ＵＳに基づいて行われる。

ストップフィルタ２６は、リング電極２２と集積回路２５の間に挿入されるフィルタ回路である。ストップフィルタ２６の詳しい構成については後述するが、ストップフィルタ２６は、リング電極２２を用いたアップリンク信号ＵＳの検出と、ペン先電極２１からのダウンリンク信号ＤＳの送信とを同時に行えるようにするために設けている回路である。

詳しく説明すると、ダウンリンク信号ＤＳを送信するために用いる昇圧回路による電位の上昇幅は１８～２０Ｖにも達するため、ダウンリンク信号ＤＳの送信に伴うペン先電極２１の電位の変化は受信回路にも影響を及ぼす。結果として、受信回路により検出されるアップリンク信号ＵＳの電位にダウンリンク信号ＤＳが重畳されてしまうことから、ダウンリンク信号ＤＳの送信と同時にはアップリンク信号ＵＳを検出することが難しくなってしまう。アクティブペン２がホバー状態にあり、リング電極２２がセンサ電極群３０から遠い場合には、アップリンク信号ＵＳの受信強度が小さくなることから、アップリンク信号ＵＳの検出はさらに困難になる。ストップフィルタ２６は、ダウンリンク信号ＤＳの送信に伴うペン先電極２１の電位の変化が集積回路２５内の受信回路により検出されたアップリンク信号ＵＳの電位に影響することを阻止し、それによって、リング電極２２を用いたアップリンク信号ＵＳの検出と、ペン先電極２１からのダウンリンク信号ＤＳの送信とを同時に行えるようにする役割を果たす。

図２は、集積回路２５の状態遷移図である。同図に示すように、集積回路２５は、ディスカバリモード（第１の動作モード）と、第１のモード（第２の動作モード）と、第２のモードとのいずれかで動作するよう構成される。

ディスカバリモードは、集積回路２５がまだ電子機器３を検出していない場合の動作モードである。集積回路２５は、電源が投入されるとまずディスカバリモードにエントリするよう構成される。また、第１及び第２のモードはそれぞれ、集積回路２５が第１及び第２の通信方法に対応するセンサコントローラ３１と通信を行うための動作モードである。

ここで、以下の説明では、第１の通信方法において用いられるアップリンク信号ＵＳをアップリンク信号ＵＳ１と称し、第１の通信方法において用いられるダウンリンク信号ＤＳのうちペン先電極２１から送信される信号をダウンリンク信号ＤＳ１ａ、リング電極２２から送信される信号をダウンリンク信号ＤＳ１ｂとそれぞれ称する場合がある。また、第２の通信方法においてにおいて用いられるダウンリンク信号ＤＳのうちペン先電極２１から送信される信号をダウンリンク信号ＤＳ２ａと称し、リング電極２２から送信される信号をダウンリンク信号ＤＳ２ｂと称する場合がある。

さて、ディスカバリモードにエントリしている集積回路２５は、リング電極２２を用いてアップリンク信号ＵＳ１の検出動作を行うとともに、ペン先電極２１からダウンリンク信号ＤＳ２ａの送信を行う（ステップＳ１）。この検出動作と送信とは、時分割ではなく同時に実行される。

ステップＳ１においてアップリンク信号ＵＳ１を検出した集積回路２５は、第１のモードにエントリし（ステップＳ２）、第１の通信方法による通信を開始する。具体的には、まず検出したアップリンク信号ＵＳ１の受信タイミングに基づいて、アップリンク信号ＵＳ１及びダウンリンク信号ＤＳ１ａ，ＤＳ１ｂの送受信スケジュールを取得する。そして集積回路２５は、送受信スケジュールに従ってまずダウンリンク信号ＤＳ１ａ，ＤＳ１ｂの送信を行い（ステップＳ１０）、アップリンク信号ＵＳ１の受信タイミングが到来すると（ステップＳ１１）、アップリンク信号ＵＳ１の検出動作を実行する（ステップＳ１２）。ステップＳ１０の送信とステップＳ１２の検出動作とは、時分割により実行される。

ここで、アップリンク信号ＵＳ１は、アクティブペン２に対する命令を示すコマンドによって変調された信号である。また、ダウンリンク信号ＤＳ１ａは、例えば無変調のパルス波又は正弦波である位置信号と、アクティブペン２が有しているデータによって変調されたデータ信号とを含む信号である。

位置信号は、センサコントローラ３１がアクティブペン２のペン先の位置を導出するために使用される。一方、データ信号は、センサコントローラ３１がアクティブペン２から各種のデータを取得するために使用される。データ信号に関して集積回路２５は、センサコントローラ３１から受信したアップリンク信号ＵＳ１に含まれるコマンドに従い、データ信号により送信するデータを取得するよう構成される。こうして取得されるデータには、上述した筆圧値の他、集積回路２５の内蔵メモリに格納されるペンＩＤ、アクティブペン２の表面に設けられるスイッチのオンオフ状態を示すスイッチ情報などが含まれ得る。

ダウンリンク信号ＤＳ１ｂは、無変調のパルス波又は正弦波である位置信号のみによって構成される。ただし、ダウンリンク信号ＤＳ１ｂを構成するパルス波又は正弦波は、ダウンリンク信号ＤＳ１ａのそれとは異なる周波数（パルス周期）によって構成される。これは、センサコントローラ３１がダウンリンク信号ＤＳ１ａとダウンリンク信号ＤＳ１ｂとを区別して受信できるようにするためである。センサコントローラ３１は、ダウンリンク信号ＤＳ１ｂに基づいてリング電極２２の位置を導出し、ダウンリンク信号ＤＳ１ａ内の位置信号に基づいて導出したペン先の位置との間の距離を導出することにより、アクティブペン２の傾きを取得する。

ステップＳ１２でアップリンク信号ＵＳ１の検出動作を実行した結果としてアップリンク信号ＵＳ１を検出した場合、集積回路２５は第１のモードを維持し、ステップＳ１０に戻ってダウンリンク信号ＤＳ１ａ，ＤＳ１ｂの送信を行う（ステップＳ１３）。一方、アップリンク信号ＵＳ１を検出しなかった場合、集積回路２５は第１のモードを抜けてディスカバリモードに戻り、処理を継続する（ステップＳ１４）。なお、集積回路２５は、アップリンク信号ＵＳ１を所定回数にわたり検出しなかった場合に、第１のモードを抜けてディスカバリモードに戻ることとしてもよい。

集積回路２５は、ディスカバリモードにエントリしている間、筆圧値の監視も行う。その結果として筆圧値が０より大きい値となったことを検出した場合、集積回路２５は、アクティブペン２のペン先がタッチ面３ａに接触した（ペンタッチが発生した）と判断して第２のモードにエントリし（ステップＳ３）、第２の通信方法による通信を開始する。

具体的に説明すると、集積回路２５はまず、変数Ｃｏｕｎｔを１ずつ増加させながら（ステップＳ２１）、繰り返しダウンリンク信号ＤＳ２ａ，ＤＳ２ｂの送信を行う（ステップＳ２０）。

ここで、ダウンリンク信号ＤＳ２ａ，ＤＳ２ｂは、ダウンリンク信号ＤＳ１ａ，ＤＳ１ｂと同様の信号である。センサコントローラ３１はダウンリンク信号ＤＳ２ａ，ＤＳ２ｂに基づいて、第１の通信方法の場合と同様に、アクティブペン２の位置及び傾きを取得するとともに、アクティブペン２から各種のデータを取得する。ただし、アップリンク信号ＵＳ１が存在しないので、アクティブペン２が送信するデータをセンサコントローラ３１側から要求することはできない。

変数Ｃｏｕｎｔが所定値Ｎに達した場合、集積回路２５は、変数Ｃｏｕｎｔを１に戻すとともに（ステップＳ２２）、ペンタッチ判定を行う（ステップＳ２３）。ペンタッチ判定は、要するに筆圧値が０であるか否かの判定であり、集積回路２５は、筆圧値が０でない場合にアクティブペン２がペンタッチ状態にあると判定する一方、筆圧値が０である場合にアクティブペン２がペンタッチ状態にない（すなわち、ホバー状態である）と判定する。アクティブペン２がペンタッチ状態にあると判定した場合、集積回路２５は第２のモードを維持し、ステップＳ２０に戻ってダウンリンク信号ＤＳ２ａ，ＤＳ２ｂの送信を続ける（ステップＳ２４）。一方、アクティブペン２がペンタッチ状態にないと判定した場合、集積回路２５は第２のモードを抜けてディスカバリモードに戻り、処理を継続する（ステップＳ２５）。

図３及び図４は、アクティブペン２及びセンサコントローラ３１の動作を説明する図である。図３に示すセンサコントローラ３１－１は第１の通信方法に対応するセンサコントローラ３１を示し、図３に示すセンサコントローラ３１－２は第２の通信方法に対応するセンサコントローラ３１を示している。以下、この図３及び図４を参照しながら、アクティブペン２及びセンサコントローラ３１の動作について、改めて詳しく説明する。

初めに図３を参照すると、センサコントローラ３１をまだ発見していない集積回路２５はディスカバリモードにエントリしており、ペン先電極２１からダウンリンク信号ＤＳ２ａを送信しているときに、リング電極２２に到来したアップリンク信号ＵＳ１の検出も行う。なお、同図に示す「Ｒ」は、信号の検出動作（受信動作）を表している。一方、センサコントローラ３１－１は、所定の周期ＵｐＩｎｔｖでアップリンク信号ＵＳ１を送信するとともに、アップリンク信号ＵＳ１を送信していないときにはダウンリンク信号ＤＳ１ａ，ＤＳ１ｂの検出動作を行う。

時刻ｔ１でアクティブペン２がアップリンク信号ＵＳ１の受信可能エリアに入る（ペンダウン）と、その後の時刻ｔ２において、集積回路２５はアップリンク信号ＵＳ１を受信することになる。こうしてアップリンク信号ＵＳ１を受信した集積回路２５は第１のモードにエントリし、その後は、アップリンク信号ＵＳ１の受信タイミングにより決定される送受信スケジュールにより、ダウンリンク信号ＤＳ１ａ，ＤＳ１ｂの送信と、アップリンク信号ＵＳ１の検出動作とを時分割で繰り返し実行する。図３には示していないが、アップリンク信号ＵＳ１の検出動作を行ってもアップリンク信号ＵＳ１を受信しなかった場合、集積回路２５は自身の動作モードをディスカバリモードに戻す。

次に図４を参照すると、アップリンク信号ＵＳ１を受信しないまま時刻ｔ３で筆圧値が０になったことを検出した集積回路２５は、第２のモードにエントリする。そして、第２のモードにエントリしている間、ダウンリンク信号ＤＳ２ａ，ＤＳ２ｂの送信を繰り返し実行する。時刻ｔ４でペンアップが発生すると、集積回路２５は、時刻ｔ４から時間Ｔが経過した時刻ｔ５に、第２のモードを抜けてディスカバリモードに戻る。時間Ｔの時間長は、図２に示した所定値Ｎによって決定される。時間Ｔの間にペンタッチ状態に戻った場合、集積回路２５は、ディスカバリモードに戻らず第２のモードを継続する。

次に、リング電極２２を用いたアップリンク信号ＵＳの検出と、ペン先電極２１からのダウンリンク信号ＤＳの送信とを同時に実行できるようにするためのストップフィルタ２６について、図面を参照しながら詳細に説明する。

図５は、アクティブペン２内の構成を模式的に示す図である。同図に示すように、ストップフィルタ２６は、リング電極２２と集積回路２５とを結ぶ配線に間挿される。したがって、リング電極２２に到来したアップリンク信号ＵＳ１は、ストップフィルタ２６を介して集積回路２５に供給されることになる。

図５に示した静電容量ＣＹは、ペン先電極２１及びペン先電極２１と集積回路２５とを結ぶ配線と、リング電極２２及びリング電極２２と集積回路２５との間に発生する寄生容量を表している。この寄生容量ＣＹが存在しているため、リング電極２２にアップリンク信号ＵＳ１が到来しているときにペン先電極２１からダウンリンク信号ＤＳ２ａを送信すると、アップリンク信号ＵＳ１にダウンリンク信号ＤＳ２ａが重畳することになる。ストップフィルタ２６は、こうしてダウンリンク信号ＤＳ２ａが重畳したアップリンク信号ＵＳ１からダウンリンク信号ＤＳ２ａのみを除去し、アップリンク信号ＵＳ１のみが集積回路２５に供給されるようにする役割を果たす。

ストップフィルタ２６の具体的な構成としては、各種の構成を採用することが可能である。そこで以下では、５種類のストップフィルタ２６ａ～２６ｅを例示し、それぞれについて詳しく説明することとする。

図６は、ストップフィルタ２６の第１の例であるストップフィルタ２６ａの構成を示す図である。同図には、ダウンリンク信号ＤＳ２ａが所定周波数の正弦波を基にした信号により構成される場合の例を示している。このようなダウンリンク信号ＤＳ２ａは例えばＡＥＳ１．０で使用されるもので、その場合の上記所定周波数は１．８ＭＨｚとなる。

ここで、同図及び後掲の図１０及び図１３においては、アクティブペン２及びセンサコントローラ３１の構成を等価回路によって示している。具体的に説明すると、まず発振器Ｖ１はセンサコントローラ３１に対応しており、アップリンク信号ＵＳ１を生成する。発振器Ｖ２は集積回路２５内の送信回路に対応しており、ダウンリンク信号ＤＳ２ａを生成する。静電容量ＣＸは、リング電極２２とセンサ電極群３０（図１を参照）との間に形成される静電容量を表している。静電容量Ｃ１は、リング電極２２及びリング電極２２と集積回路２５とを結ぶ配線と、接地端との間に形成される静電容量を表している。電圧Ｖｒｉｎｇは、リング電極２２に現れる信号（ダウンリンク信号ＤＳ２ａが重畳した状態のアップリンク信号ＵＳ１）に対応しており、電圧Ｖｆｉｌｔｏｕｔはストップフィルタ２６の出力信号に対応している。電圧Ｖｆｉｌｔｏｕｔが供給される集積回路２５内の回路は実際には受信回路であるが、図６及び後掲の図１０及び図１３においては、簡易的に静電容量Ｃ２と抵抗Ｒ１の直列回路のみを図示している。電圧Ｖｒｘｉｎは、電圧Ｖｆｉｌｔｏｕｔの入力を受けた受信回路によって受信される信号に対応している。

さて、図６の例によるストップフィルタ２６ａは、上記所定周波数（ダウンリンク信号ＤＳ２ａの搬送波周波数）を含む特定の周波数帯域を阻止するバンドストップフィルタ（ノッチフィルタ）によって構成される。具体的に説明すると、図６に示すように、ストップフィルタ２６ａは、それぞれ抵抗値Ｒの２つの抵抗素子が直列に接続され、該２つの抵抗素子の接続点が容量値２Ｃのキャパシタを介して接地されてなる第１の回路と、それぞれ容量値Ｃの２つのキャパシタが直列に接続され、該２つのキャパシタの接続点が抵抗値Ｒ／２の抵抗素子を介して接地されてなる第２の回路とを含んで構成される。第１の回路及び第２の回路は、リング電極２２と集積回路２５との間に並列に接続され、容量値Ｃ及び抵抗値Ｒは、ノッチ周波数１／２πＣＲが上記所定周波数に等しくなるように設定される。

図７は、図６の構成を用いて各信号のシミュレーションを行った結果を示す図である。同図には、アップリンク信号ＵＳ１、電圧Ｖｒｉｎｇ、電圧Ｖｆｉｌｔｏｕｔ、電圧Ｖｒｘｉｎを示している。このシミュレーションにおいて、上記所定周波数は１．８ＭＨｚとし、アップリンク信号ＵＳ１のパルス周期は２μｓｅｃとした。電圧Ｖｒｉｎｇのうち図示した期間Ｘの部分には、ダウンリンク信号ＤＳ２ａがアップリンク信号ＵＳ１に重畳されない状態で現れている。

図７に示されるように、電圧Ｖｒｉｎｇにおいてはアップリンク信号ＵＳ１にダウンリンク信号ＤＳ２ａが重畳されている一方で、電圧Ｖｆｉｌｔｏｕｔ，Ｖｒｘｉｎにはアップリンク信号ＵＳ１が単独で現れている。この結果から、ストップフィルタ２６ａによってダウンリンク信号ＤＳ２ａが選択的に阻止されていることが理解される。

ただし、図７から理解されるように、電圧Ｖｆｉｌｔｏｕｔ，Ｖｒｘｉｎに現れるアップリンク信号ＵＳ１は、元のパルス波ではなく、パルス波のエッジのみを抽出してなるエッジ信号となっている。したがって、集積回路２５内の受信回路は、このエッジ信号によりアップリンク信号ＵＳ１を受信できるように構成する必要がある。以下、そのように構成された受信回路の構成について、詳しく説明する。

図８は、上記エッジ信号によりアップリンク信号ＵＳ１を受信するために集積回路２５内に設けられる受信回路の構成を示す図である。同図に示すように、この場合の集積回路２５は、増幅回路４０と、ΔΣ変調部４１と、パルス密度検出部４２と、ゲイン制御部４３と、エッジマッチドフィルタ４４と、パターン記憶部４５と、アップリンク信号復元部４６とを有して構成される。

増幅回路４０は、図６に示したストップフィルタ２６ａから出力された電圧Ｖｆｉｌｔｏｕｔを増幅し、出力信号ＤＯとしてΔΣ変調部４１に供給する回路である。増幅回路４０は、ゲイン制御部４３により増幅率を制御可能に構成された可変ゲインの増幅器により構成される。

ΔΣ変調部４１は、増幅回路４０の出力信号ＤＯに対して、少なくとも正、負それぞれに対応する２つの基準電位ＶＴＰ，ＶＴＮ（ＶＴＰ＝－ＶＴＮ＞０）を用いた比較を行い、比較結果のフィードバック処理を行う機能部であり、図８に示すように、減算回路４１ａと、加算回路４１ｂと、比較回路４１ｃと、遅延回路４１ｄ，４１ｅとを有して構成される。

比較回路４１ｃは、加算回路４１ｂの出力信号ＩＯと基準電位ＶＴＰ，ＶＴＮとを比較する回路であり、比較結果の出力端子、正側出力端子（＋１）、負側出力端子（－１）という３つの出力端子を有して構成される。このうち比較結果の出力端子から出力される信号は、ΔΣ変調部４１の出力信号ＣＯを構成する。

比較回路４１ｃの動作は次のとおりである。すなわち、比較回路４１ｃは、加算回路４１ｂの出力信号ＩＯが基準電位ＶＴＰを上回っている場合に、出力信号ＣＯとして＋１を出力するとともに、正側出力端子の電位をハイ、負側出力端子の電位をローとする。また、比較回路４１ｃは、加算回路４１ｂの出力信号ＩＯが基準電位ＶＴＮを下回っている場合に、出力信号ＣＯとして－１を出力するとともに、負側出力端子の電位をハイ、正側出力端子の電位をローとする。その他の場合、比較回路４１ｃは、出力信号ＣＯとして０を出力するとともに、正側出力端子及び負側出力端子の電位をともにローとする。このような比較回路４１ｃの動作の結果として、比較回路４１ｃの出力信号ＣＯは、＋１，０，－１のいずれかの値を取る３値のパルス信号となる。

比較回路４１ｃは、アップリンク信号ＵＳ１を構成するチップ列のチップ長よりも短い周期で動作するよう構成される。したがって、出力信号ＣＯは、アップリンク信号ＵＳ１を構成するチップ列の１チップに対して複数のチップ（例えば４つのチップ）を含むパルス信号となる。

遅延回路４１ｄは、比較回路４１ｃの正側出力端子の電位をΔ倍したうえで、例えば１クロック分（出力信号ＣＯの１チップ分）だけ遅延させて減算回路４１ａにフィードバックする回路である。同様に、遅延回路４１ｅは、比較回路４１ｃの負側出力端子の電位を－Δ倍したうえで、例えば１クロック分だけ遅延させて減算回路４１ａにフィードバックする回路である。なお、Δの具体的な値は、基準電位ＶＴＰに等しい値とすることが好適である。

減算回路４１ａは、増幅回路４０の出力信号ＤＯから遅延回路４１ｄ，４１ｅの出力信号に応じた量の電位を減じてなる信号を出力する回路である。この減算によれば、１クロック前の出力信号ＩＯが基準電位ＶＴＰを上回っていた場合には、加算回路４１ｂの入力信号の電位レベルが下がり、１クロック前の出力信号ＩＯが基準電位ＶＴＮを下回っていた場合には、加算回路４１ｂの入力信号の電位レベルが上がるので、加算回路４１ｂの出力信号ＩＯの電位レベルを一定の範囲内に収めるという効果が得られる。

加算回路４１ｂは、減算回路４１ａの出力信号を積分してなる信号を出力する回路である。加算回路４１ｂの出力信号ＩＯは、１クロック前の加算回路４１ｂの出力信号に減算回路４１ａの出力信号を加算したものとなる。

パルス密度検出部４２は、ΔΣ変調部４１の出力信号ＣＯのパルス密度を検出し、その結果をゲイン制御部４３に通知する機能部である。ゲイン制御部４３は、パルス密度検出部４２から通知されたパルス密度に基づいて増幅回路４０のゲインを制御することにより、出力信号ＤＯの絶対値が大きすぎたり小さすぎたりすることによって出力信号ＣＯが固定されてしまうことを防止する役割を担う。

パターン記憶部４５は、センサコントローラ３１がアップリンク信号ＵＳの送信に使用する可能性のある複数の拡散符号（２値のチップ列）のそれぞれについて、＋１、０、１のいずれかの値を取る複数のチップにより構成される３値のチップ列を既知のパターンとして記憶する記憶回路により構成される。

エッジマッチドフィルタ４４は、１つの拡散符号に対応するチップ数分のチップ列を格納可能に設定された先入れ先出し方式のシフトレジスタを有しており、ΔΣ変調部４１の出力信号ＣＯを１チップ取得する都度、このシフトレジスタに格納していく。そして、新たな１チップを格納する都度、その時点でシフトレジスタに格納されているチップ列と、パターン記憶部４５に記憶される複数の既知のパターンのそれぞれとの相関を算出し、その結果を逐次、出力信号ＦＯとしてアップリンク信号復元部４６に供給する。

アップリンク信号復元部４６は、出力信号ＦＯが所定値以上となった場合に、その出力信号ＦＯの算出に用いたパターンに対応する拡散符号が検出されたと判定する。そして、次々に検出される拡散符号に基づいてアップリンク信号ＵＳ１を復元する。集積回路２５は、こうして復元されたアップリンク信号ＵＳを復調することにより、センサコントローラ３１が送信したコマンドを受信する。

図９は、図８に示した受信回路によって生成される出力信号ＦＯの例を示す図である。ただし、同図には、受信したアップリンク信号ＵＳ１のチップ列に対応するパターンを用いて相関を算出した場合を示している。また、図９（ｃ）は電圧Ｖｆｉｌｔｏｕｔを受信回路に入力した場合であるが、比較のため、図９（ａ）にはノイズなしの理想的なアップリンク信号ＵＳを受信回路に入力した場合を、図９（ｂ）には電圧Ｖｒｉｎｇを受信回路に入力した場合をそれぞれ示している。図９に示す結果から、図６に示したストップフィルタ２６ａと図８に示した受信回路とを組み合わせることにより、ノイズなしの理想的なアップリンク信号ＵＳを受信回路に入力した場合と同様に、アップリンク信号ＵＳ１を正しく受信可能になることが理解される。

図１０は、ストップフィルタ２６の第２の例であるストップフィルタ２６ｂの構成を示す図である。同図には、ダウンリンク信号ＤＳ２ａがパルス波によって構成される場合の例を示している。ただし、同じくパルス波であるアップリンク信号ＵＳ１に比べると、ダウンリンク信号ＤＳ２ａのパルス周期は大幅に長く、また、エッジ期間の時間長も長くなる。具体的な例を挙げると、パルス周期は例えば４μｓｅｃ～４０μｓｅｃとなり、エッジ期間は例えば１００ｎｓｅｃ～５μｓｅｃとなる。

ストップフィルタ２６ｂは、アップリンク信号ＵＳ１を構成するパルス波（第１のパルス波）を通過させる一方、ダウンリンク信号ＤＳ２ａを構成するパルス波（第２のパルス波）を阻止するよう構成されたハイパスフィルタ５０によって構成される。ハイパスフィルタ５０の具体的な構成は、例えば図１０に示すとおり、一端がリング電極２２に接続され、他端が集積回路２５に接続された容量値Ｃのキャパシタと、該キャパシタの他端と接地端の間に接続された抵抗値Ｒの抵抗素子とによって構成されたＣＲフィルタとすることが好適である。容量値Ｃ及び抵抗値Ｒは、ストップフィルタ２６ｂがアップリンク信号ＵＳ１を通過させる一方、ダウンリンク信号ＤＳ２ａを阻止することとなるように設定される。

図１１は、図１０の構成を用いて各信号のシミュレーションを行った結果を示す図である。同図には、アップリンク信号ＵＳ１、ダウンリンク信号ＤＳ２ａ、電圧Ｖｒｉｎｇ、電圧Ｖｆｉｌｔｏｕｔを示している。図１１の例においては、アップリンク信号ＵＳ１のパルス周期を２μｓｅｃとし、ダウンリンク信号ＤＳ２ａのパルス周期を４０μｓｅｃとした。また、アップリンク信号ＵＳ１のエッジ期間Ｅ１の時間長を１０ｎｓｅｃとし、ダウンリンク信号ＤＳ２ａのエッジ期間Ｅ２の時間長を２μｓｅｃとした。

図１１に示されるように、電圧Ｖｒｉｎｇにおいてはアップリンク信号ＵＳ１にダウンリンク信号ＤＳ２ａが重畳されている一方で、電圧Ｖｆｉｌｔｏｕｔにおいてはダウンリンク信号ＤＳ２ａがほぼ消えている。この結果から、ストップフィルタ２６ｂによっても、ダウンリンク信号ＤＳ２ａが選択的に阻止されていることが理解される。ただし、図１１の例においても電圧Ｖｆｉｌｔｏｕｔに現れるアップリンク信号ＵＳ１は、元のパルス波ではなくパルス波のエッジのみを抽出してなるエッジ信号となっている。したがって、集積回路２５内の受信回路としては、第１の例と同様に、図８を参照して説明した構成を有する受信回路を用いることが好ましい。

ここで、図１０に示した構成のストップフィルタ２６ｂを用いる場合、ダウンリンク信号ＤＳ２ａのエッジ期間Ｅ２の時間長とアップリンク信号ＵＳ１のエッジ期間Ｅ１の時間長との差が小さくなると、電圧Ｖｒｉｎｇからダウンリンク信号ＤＳ２ａを除去することが困難になる場合がある。以下、具体的な例を挙げて説明する。

図１２は、図１１と同様、図１０の構成を用いて各信号のシミュレーションを行った結果を示す図である。図１１との違いは、ダウンリンク信号ＤＳ２ａのエッジ期間Ｅ２の時間長を２００ｎｓｅｃとした点にある。図１２に示すように、この場合、ダウンリンク信号ＤＳ２ａのエッジが電圧Ｖｆｉｌｔｏｕｔに明確に残ってしまっている。

図１３は、ストップフィルタ２６の第３の例であるストップフィルタ２６ｃの構成を示す図である。このストップフィルタ２６ｃを用いれば、上述したストップフィルタ２６ｂの課題を解決することが可能になる。以下、詳しく説明する。

ストップフィルタ２６ｃは、図１０にも示したハイパスフィルタ５０の後段にミュート回路５１を設けた構成を有している。ミュート回路５１は、ハイパスフィルタ５０を構成するキャパシタの他端と接地端の間に接続されたスイッチ素子ＳＷと、クロック回路ＣＬＫとを有して構成される。スイッチ素子ＳＷは、非反転入力端子と反転入力端子とを有しており、非反転入力端子の電位と反転入力端子の電位の差が所定値以上である場合にストップフィルタ２６ｃの出力端を接地する一方、そうでない場合にこの接地を行わないよう構成される。また、クロック回路ＣＬＫは、ダウンリンク信号ＤＳ２ａのエッジ期間にハイとなり、その他の期間にローとなる信号を出力し、スイッチ素子ＳＷの非反転入力端子に供給するよう構成される。このようなスイッチ素子ＳＷ及びクロック回路ＣＬＫの動作により、ダウンリンク信号ＤＳ２ａのエッジ期間にストップフィルタ２６ｃの出力（＝電圧Ｖｆｉｌｔｏｕｔ）がミュートされることになる。

図１４は、図１３の構成を用いて各信号のシミュレーションを行った結果を示す図である。アップリンク信号ＵＳ１及びダウンリンク信号ＤＳ２ａの波形は、図１２の例と同様である。図１４と図１２とを比較すると理解されるように、図１４の例では、電圧Ｖｆｉｌｔｏｕｔからダウンリンク信号ＤＳ２ａのエッジが消えている。この結果から、ミュート回路５１が電圧Ｖｒｉｎｇからダウンリンク信号ＤＳ２ａを除去する役割を果たしていることが理解される。

ここで、ミュート回路５１を用いると、アップリンク信号ＵＳ１のパルスが一部欠けてしまう可能性がある。そこで、第１及び第２の例と同様に第３の例においても、集積回路２５内の受信回路としては、図８を参照して説明した構成を有する受信回路を用いることが好ましい。こうすることで、エッジマッチドフィルタ４４による相関演算によってアップリンク信号ＵＳ１を復元することができるので、ミュート回路５１の作用によってアップリンク信号ＵＳ１のパルスが多少欠けたとしても、アップリンク信号ＵＳ１を正しく受信することが可能になる。

図１５は、ストップフィルタ２６の第４の例であるストップフィルタ２６ｄの構成を示す図である。同図に示すように、ストップフィルタ２６ｄは、ゲイン回路５２と、差動回路５３とを含んで構成される。

ゲイン回路５２は、ダウンリンク信号ＤＳ２ａの振幅を制御して出力する回路である。ゲイン回路５２の入力端は集積回路２５内の送信回路の出力端に接続され、出力端は差動回路５３の反転入力端子に接続される。ゲイン回路５２は、寄生容量ＣＹを介してアップリンク信号ＵＳ１に重畳されるダウンリンク信号ＤＳ２ａと同程度にまで、ダウンリンク信号ＤＳ２ａの振幅を減衰する役割を果たす。

差動回路５３は、リング電極２２に到来したアップリンク信号ＵＳ１からゲイン回路５２の出力信号を減じてなる出力を行う回路である。差動回路５３の非反転入力端子はリング電極２２に接続されており、したがって差動回路５３の非反転入力端子には、寄生容量ＣＹを介してダウンリンク信号ＤＳ２ａが重畳した状態のアップリンク信号ＵＳ１が入力される。上述したように、ゲイン回路５２の出力信号は、アップリンク信号ＵＳ１に重畳されるダウンリンク信号ＤＳ２ａと同程度の振幅にまで減衰したダウンリンク信号ＤＳ２ａとなっているので、差動回路５３の出力信号は、ダウンリンク信号ＤＳ２ａが重畳していない状態のアップリンク信号ＵＳ１となる。

図１６は、図１５の構成を用いて各信号のシミュレーションを行った結果を示す図である。図１６（ａ）は、センサコントローラ３１によって生成されるアップリンク信号ＵＳ１を示し、図１６（ｂ）～（ｄ）はそれぞれ、図１５に示したノードｎ１～ｎ３に現れる信号を示している。なお、図１６には、アップリンク信号ＵＳ１及びダウンリンク信号ＤＳ２ａがともにパルス波によって構成され、かつ、ダウンリンク信号ＤＳ２ａのパルス周期がアップリンク信号ＵＳ１のパルス周期よりも大幅に長い例を示している。

図１６から理解されるように、ノードｎ１に現れる信号は、センサコントローラ３１によって生成されるアップリンク信号ＵＳ１と、ノードｎ２に現れるダウンリンク信号ＤＳ２ａとが重畳したものとなっている。そして、ノードｎ３に現れる信号は、ノードｎ１に現れる信号からノードｎ２に現れるダウンリンク信号ＤＳ２ａが除去された結果、元のアップリンク信号ＵＳ１と同様の波形を有する信号となっている。この結果から、ストップフィルタ２６ｄがリング電極２２に到来した信号からダウンリンク信号ＤＳ２ａを除去する役割を果たしていることが理解される。

ここで、図１５及び図１６の例では考慮していないが、実際のゲイン回路５２の入力には、寄生容量ＣＹを介してペン先電極２１側に回り込んだアップリンク信号ＵＳ１が重畳することになる。この重畳の影響が無視できない場合には、ストップフィルタ２６内において、ダウンリンク信号ＤＳ２ａからアップリンク信号ＵＳ１の成分を除去する必要がある。次に説明する第５の例では、この除去を可能にするストップフィルタ２６について説明する。

図１７は、ストップフィルタ２６の第５の例であるストップフィルタ２６ｅの構成を示す図である。同図に示すように、ストップフィルタ２６ｅは、ＦＩＲ(Finite Impulse Response)フィルタ５４と、引き算器５５と、フィードバック回路５６とを含んで構成される。

ＦＩＲフィルタ５４は、特定の信号成分のみを抽出するように構成されたデジタルフィルタである。ストップフィルタ２６ｅにおいてＦＩＲフィルタ５４は、集積回路２５内の送信回路から出力されるダウンリンク信号ＤＳ２ａからアップリンク信号ＵＳ１の成分を除去するフィルタ回路、及び、ダウンリンク信号ＤＳ２ａの振幅を制御して出力するゲイン回路としての役割を果たす。引き算器５５は、図１５に示した差動回路５３と同様に、リング電極２２に到来したアップリンク信号ＵＳ１からＦＩＲフィルタ５４の出力信号を減じてなる出力を行う差動回路である。

フィードバック回路５６は、引き算器５５の出力信号の振幅が小さくなるように（すなわち、出力エネルギーが小さくなるように）、ＦＩＲフィルタ５４によるダウンリンク信号ＤＳ２ａの振幅の制御量を制御する回路である。具体的には、ＬＭＳ(least mean squares)アルゴリズムを用いて、ＦＩＲフィルタ５４の伝達関数に含まれる各係数の値を制御することが好ましい。フィードバック回路５６による制御の結果として、ＦＩＲフィルタ５４から出力される信号は、アップリンク信号ＵＳ１の成分を有しない純粋なダウンリンク信号ＤＳ２ａに近い信号となる。したがって、ストップフィルタ２６ｅによれば、寄生容量ＣＹを介してＦＩＲフィルタ５４の入力にアップリンク信号ＵＳ１が重畳したとしても、リング電極２２に到来した信号からダウンリンク信号ＤＳ２ａを効果的に除去することが実現される。

以上説明したように、本実施の形態によるアクティブペン２によれば、リング電極２２と集積回路２５の間にストップフィルタ２６を設けたので、アップリンク信号ＵＳ１の受信とダウンリンク信号ＤＳ２ａの送信とを、時分割ではなく同時に行うことができる。したがって、アップリンク信号ＵＳ１の受信に遅延が発生することを防止できるようになる。

また、本実施の形態によるアクティブペン２によれば、センサコントローラ３１を未だ検出しておらず、センサコントローラ３１によるアップリンク信号ＵＳの送信タイミングが分からない段階（ディスカバリモード）では、アップリンク信号ＵＳの受信とダウンリンク信号ＤＳの送信とを同時に行うことができる一方、一旦アップリンク信号ＵＳを検出し、センサコントローラ３１によるアップリンク信号ＵＳの送信タイミングが判明した段階（第１のモード）では、アップリンク信号ＵＳの受信とダウンリンク信号ＤＳの送信とを時分割で行うことができる。したがって、アップリンク信号ＵＳの受信に遅延が発生することを防止しつつ、一旦アップリンク信号ＵＳが検出された後には、ノイズの少ない状態でアップリンク信号ＵＳの検出を行うことが可能になる。また、ペン先電極２１とリング電極２２の両方からダウンリンク信号ＤＳを送信することができるので、アクティブペン２の傾きを利用することが可能になる。

以上、本発明の好ましい実施の形態について説明したが、本発明はこうした実施の形態に何等限定されるものではなく、本発明が、その要旨を逸脱しない範囲において、種々なる態様で実施され得ることは勿論である。

例えば、上記実施の形態では、パルス波であるアップリンク信号ＵＳ１を用いる場合を取り上げて説明したが、本発明は、正弦波を基にした信号により構成されるアップリンク信号ＵＳを用いる場合にも好適に適用可能である。この場合において、図６に示したストップフィルタ２６ａを用いる場合、アップリンク信号ＵＳは、ストップフィルタ２６ａによって阻止される特定の周波数帯域に含まれない周波数の正弦波を基にした信号とすればよい。

また、上記実施の形態では、リング電極２２と集積回路２５の間にストップフィルタ２６を固定的に挿入する例を説明したが、ストップフィルタ２６を経由する第１の経路と、ストップフィルタ２６を経由しない第２の経路と、これらを切り替えるスイッチとを設け、集積回路２５からこのスイッチを制御することにより、アップリンク信号ＵＳ１の検出動作とダウンリンク信号ＤＳ２ａの送信とを同時に行う場合（ディスカバリモード）には第１の経路を有効化し、その他の場合（第１及び第２のモード）には第２の経路を有効化することとしてもよい。

また、上記実施の形態では、デュアルモードスタイラスであるアクティブペン２に本発明を適用した例を説明したが、本発明は、ダウンリンク信号ＤＳの送信とアップリンク信号ＵＳの受信とを同時に行う必要のあるアクティブペン２に対して、広く適用可能である。

１ 位置検出システム
２ アクティブペン
３ 電子機器
３ａ タッチ面
２０ 芯体
２１ ペン先電極
２２ リング電極
２３ 圧力センサ
２４ バッテリー
２５ 集積回路
２６，２６ａ～２６ｅ ストップフィルタ
３０ センサ電極群
３１ センサコントローラ
３２ ホストプロセッサ
４０ 増幅回路
４１ ΔΣ変調部
４１ａ 減算回路
４１ｂ 加算回路
４１ｃ 比較回路
４１ｄ，４１ｅ 遅延回路
４２ パルス密度検出部
４３ ゲイン制御部
４４ エッジマッチドフィルタ
４５ パターン記憶部
４６ アップリンク信号復元部
５０ ハイパスフィルタ
５１ ミュート回路
５２ ゲイン回路
５３ 差動回路
５４ ＦＩＲフィルタ
５５ 引き算器
５６ フィードバック回路
Ｃ２ 静電容量
ＣＬＫ クロック回路
ＣＸ 静電容量
ＣＹ 寄生容量
ＤＳ，ＤＳ１ａ，ＤＳ１ｂ，ＤＳ２ａ，ＤＳ２ｂ ダウンリンク信号
Ｅ１，Ｅ２ エッジ期間
ＳＷ スイッチ素子
ＵＳ，ＵＳ１ アップリンク信号

Claims (18)

1. 互いに異なる位置に設けられた第１及び第２の電極と、
   昇圧回路を用いて前記第１の電極に変化を与えることでダウンリンク信号を送信する送信回路と、
   前記第２の電極を用いてアップリンク信号を検出する受信回路と、
   前記第１の電極の電位の変化が前記受信回路により検出された前記アップリンク信号の電位に影響することを阻止するストップフィルタと、
   を含むアクティブペン。
2. 前記ダウンリンク信号は、所定周波数の正弦波を基にした信号であり、
   前記ストップフィルタは、前記所定周波数を含む特定の周波数帯域を阻止するバンドストップフィルタである、
   請求項１に記載のアクティブペン。
3. 前記アップリンク信号は、パルス波によって構成される、
   請求項２に記載のアクティブペン。
4. 前記アップリンク信号は、前記特定の周波数帯域に含まれない周波数の正弦波を基にした信号である、
   請求項２に記載のアクティブペン。
5. 前記アップリンク信号は、第１のパルス波であり、
   前記ダウンリンク信号は、前記第１のパルス波とはエッジ期間の時間長が異なる第２のパルス波であり、
   前記ストップフィルタは、前記第１のパルス波を通過させる一方、前記第２のパルス波を阻止するよう構成されたハイパスフィルタである、
   請求項１に記載のアクティブペン。
6. 前記アップリンク信号及び前記ダウンリンク信号はそれぞれパルス波であり、
   前記ストップフィルタは、
   前記アップリンク信号を構成するパルス波を通過させる一方、前記ダウンリンク信号を構成するパルス波を阻止するよう構成されたハイパスフィルタと、
   前記ダウンリンク信号のエッジ期間に前記受信回路への入力をミュートするミュート回路と、を含む、
   請求項１に記載のアクティブペン。
7. 前記ミュート回路は、前記ハイパスフィルタと前記受信回路の間に設けられる、
   請求項６に記載のアクティブペン。
8. 前記受信回路は、相関演算により前記アップリンク信号を受信するよう構成される、
   請求項６又は７に記載のアクティブペン。
9. 前記ストップフィルタは、
   前記ダウンリンク信号の振幅を制御して出力するゲイン回路と、
   前記第２の電極に到来した前記アップリンク信号から前記ゲイン回路の出力信号を減じてなる出力を行う差動回路と、を含む、
   請求項１に記載のアクティブペン。
10. 前記ストップフィルタは、前記差動回路の出力信号の振幅が小さくなるように前記ゲイン回路による前記ダウンリンク信号の振幅の制御量を制御するフィードバック回路、をさらに含む、
    請求項９に記載のアクティブペン。
11. 前記送信回路及び前記受信回路を含む集積回路、をさらに含み、
    前記集積回路は、前記送信回路が前記第１の電極から前記ダウンリンク信号を送信しているときに前記第２の電極に到来した前記アップリンク信号を検出するよう前記受信回路を制御する、
    請求項１乃至１０のいずれか一項に記載のアクティブペン。
12. 第１の電極からダウンリンク信号を送信しているときに第２の電極に到来したアップリンク信号を検出する処理を行う第１の動作モードと、
    前記第１の電極からの前記ダウンリンク信号の送信と前記第２の電極に到来した前記アップリンク信号の検出とを時分割で行う第２の動作モードと、を含み、
    前記第１の動作モードでの動作中に前記アップリンク信号が検出された場合に、前記第２の動作モードに遷移する、
    アクティブペン。
13. 前記第１の電極は、前記アクティブペンのペン先に配置された電極であり、
    前記第２の電極は、前記アクティブペンのペン軸を取り囲むように配置されたリング電極である、
    請求項１２に記載のアクティブペン。
14. 前記第２の動作モードへのエントリ中、前記アップリンク信号が所定回数にわたり検出されなかった場合に、前記第１の動作モードに遷移する、
    請求項１２又は１３に記載のアクティブペン。
15. 昇圧回路を用いて前記第１の電極に変化を与えることで前記ダウンリンク信号を送信する送信回路と、
    前記第２の電極を用いて前記アップリンク信号を検出する受信回路と、
    前記第１の電極の電位の変化が前記受信回路により検出された前記アップリンク信号の電位に影響することを阻止するストップフィルタと、
    を含む請求項１２乃至１４のいずれか一項に記載のアクティブペン。
16. 前記ダウンリンク信号は、所定周波数の正弦波を基にした信号であり、
    前記ストップフィルタは、前記所定周波数を含む特定の周波数帯域を阻止するバンドストップフィルタである、
    請求項１５に記載のアクティブペン。
17. 前記アップリンク信号は、第１のパルス波であり、
    前記ダウンリンク信号は、前記第１のパルス波とはエッジ期間の時間長が異なる第２のパルス波であり、
    前記ストップフィルタは、前記第１のパルス波を通過させる一方、前記第２のパルス波を阻止するよう構成されたハイパスフィルタである、
    請求項１５に記載のアクティブペン。
18. 前記ストップフィルタは、
    前記ダウンリンク信号の振幅を制御して出力するゲイン回路と、
    前記第２の電極に到来した前記アップリンク信号から前記ゲイン回路の出力信号を減じてなる出力を行う差動回路と、を含む、
    請求項１５に記載のアクティブペン。

Images