JP2023099005A - Mounting substrate and mounting substrate manufacturing method - Google Patents
Mounting substrate and mounting substrate manufacturing method Download PDFInfo
- Publication number
- JP2023099005A JP2023099005A JP2023065181A JP2023065181A JP2023099005A JP 2023099005 A JP2023099005 A JP 2023099005A JP 2023065181 A JP2023065181 A JP 2023065181A JP 2023065181 A JP2023065181 A JP 2023065181A JP 2023099005 A JP2023099005 A JP 2023099005A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- insulating layer
- housing
- housing substrate
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 244
- 238000004519 manufacturing process Methods 0.000 title abstract description 15
- 230000000149 penetrating effect Effects 0.000 claims abstract description 19
- 239000011368 organic material Substances 0.000 claims abstract description 13
- 239000011347 resin Substances 0.000 claims description 42
- 229920005989 resin Polymers 0.000 claims description 42
- 239000000463 material Substances 0.000 claims description 21
- 229920001721 polyimide Polymers 0.000 claims description 7
- 239000009719 polyimide resin Substances 0.000 claims description 7
- 239000003822 epoxy resin Substances 0.000 claims description 6
- 229920000647 polyepoxide Polymers 0.000 claims description 6
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 4
- 239000011737 fluorine Substances 0.000 claims description 4
- 229910052731 fluorine Inorganic materials 0.000 claims description 4
- 229920001955 polyphenylene ether Polymers 0.000 claims description 4
- 239000004925 Acrylic resin Substances 0.000 claims description 3
- 229920000178 Acrylic resin Polymers 0.000 claims description 3
- 238000006073 displacement reaction Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 22
- 239000011521 glass Substances 0.000 description 12
- 238000012986 modification Methods 0.000 description 11
- 230000004048 modification Effects 0.000 description 11
- 238000004806 packaging method and process Methods 0.000 description 9
- 229910010272 inorganic material Inorganic materials 0.000 description 5
- 239000011147 inorganic material Substances 0.000 description 5
- 229920001187 thermosetting polymer Polymers 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 4
- 239000002585 base Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004308 accommodation Effects 0.000 description 2
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 2
- 230000036211 photosensitivity Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- -1 polytetrafluoroethylene Polymers 0.000 description 2
- 239000004810 polytetrafluoroethylene Substances 0.000 description 2
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910000287 alkaline earth metal oxide Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- KGBXLFKZBHKPEV-UHFFFAOYSA-N boric acid Chemical compound OB(O)O KGBXLFKZBHKPEV-UHFFFAOYSA-N 0.000 description 1
- 239000004327 boric acid Substances 0.000 description 1
- BRPQOXSCLDDYGP-UHFFFAOYSA-N calcium oxide Chemical compound [O-2].[Ca+2] BRPQOXSCLDDYGP-UHFFFAOYSA-N 0.000 description 1
- ODINCKMPIJJUCX-UHFFFAOYSA-N calcium oxide Inorganic materials [Ca]=O ODINCKMPIJJUCX-UHFFFAOYSA-N 0.000 description 1
- 239000000292 calcium oxide Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009820 dry lamination Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 239000011591 potassium Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000010948 rhodium Substances 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000010897 surface acoustic wave method Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本開示の実施形態は、実装基板及び実装基板の製造方法に関する。 An embodiment of the present disclosure relates to a mounting substrate and a manufacturing method of the mounting substrate.
素子などの素子をパッケージングする技術として、ウェハレベルパッケージング(WLP:Wafer-Level-Packaging)が知られている。ウェハレベルパッケージングとは、素子をパッケージングする工程をウェハの状態で実施する技術である。例えば特許文献1は、ファンアウト型ウェハレベルパッケージング(FOWLP:Fan Out Wafer-Level-Packaging)を改善するための技術を開示している。ファンアウト型ウェハレベルパッケージングとは、ウェハの状態で素子をパッケージングする工程において、素子の領域を超える領域にわたって再配線層を形成する技術である。なお、本明細書においては、再配線層のことを単に配線層とも称する。
Wafer-Level-Packaging (WLP) is known as a technique for packaging elements such as elements. Wafer level packaging is a technology that implements the process of packaging elements in a wafer state. For example,
従来のファンアウト型ウェハレベルパッケージングにおいては、まず、複数の素子を準備し、次に、キャリア上に複数の素子を載置する。その後、キャリア及び素子を覆うように樹脂材料を供給し、樹脂材料を硬化させることにより、各素子を樹脂で封止する。続いて、樹脂で封止された複数の素子を含む樹脂封止部材をキャリアから取り外す。次に、樹脂封止部材を裏返して、樹脂封止部材の上に配線層を形成する。その後、樹脂封止部材及び配線層を、1つの素子を含む区画ごとに切断して、素子がパッケージングされた電子デバイスを得る。 In conventional fan-out type wafer level packaging, first, a plurality of devices are prepared, and then a plurality of devices are mounted on a carrier. Thereafter, a resin material is supplied so as to cover the carrier and the elements, and the resin material is cured to seal each element with the resin. Subsequently, the resin sealing member including a plurality of resin-sealed elements is removed from the carrier. Next, the resin sealing member is turned over and a wiring layer is formed on the resin sealing member. After that, the resin sealing member and the wiring layer are cut into sections each containing one element to obtain an electronic device in which the element is packaged.
樹脂材料は、温度変化に応じて膨張したり収縮したりする。また、樹脂材料の硬化の際には硬化収縮が生じる。このため、樹脂材料によって覆われている素子の位置が、樹脂材料の膨張や収縮に起因してキャリア上でずれてしまうことが考えられる。 The resin material expands and contracts according to temperature changes. In addition, curing shrinkage occurs when the resin material is cured. For this reason, it is conceivable that the position of the element covered with the resin material may shift on the carrier due to the expansion or contraction of the resin material.
本開示の実施形態は、このような課題を効果的に解決し得る実装基板を提供することを目的とする。 An object of the embodiments of the present disclosure is to provide a mounting substrate that can effectively solve such problems.
本開示の一実施形態は、第1面及び前記第1面の反対側に位置する第2面を含み、前記第1面側に凹部が設けられ、且つ有機材料を有する収容基板と、前記収容基板の前記凹部に位置し、端子を有する素子と、前記第1面側において前記収容基板及び前記素子を少なくとも部分的に覆うとともに、前記収容基板の前記凹部の壁面と前記素子との間の隙間に少なくとも部分的に位置する絶縁層と、前記絶縁層上に位置する第1部分と、前記絶縁層を貫通し、前記第1部分と前記素子の前記端子とを電気的に接続する第2部分と、を有する導電層と、を備える、実装基板である。 An embodiment of the present disclosure includes a housing substrate including a first surface and a second surface opposite to the first surface, provided with a recess on the side of the first surface, and having an organic material; an element positioned in the recess of the substrate and having a terminal; and a gap between the housing substrate and the element and a wall surface of the recess of the housing substrate at least partially covering the housing substrate and the element on the first surface side. a first portion overlying the insulating layer; and a second portion penetrating through the insulating layer and electrically connecting the first portion to the terminal of the element. and a conductive layer having and a mounting substrate.
本開示の一実施形態による実装基板は、前記収容基板の前記第2面側に位置し、無機材料を有する支持基板を更に備えていてもよい。 The mounting substrate according to an embodiment of the present disclosure may further include a support substrate located on the second surface side of the housing substrate and having an inorganic material.
本開示の一実施形態による実装基板において、前記導電層は、前記第1部分に接続され、前記絶縁層及び前記収容基板を貫通する第3部分を更に有していてもよい。 In the mounting substrate according to an embodiment of the present disclosure, the conductive layer may further have a third portion connected to the first portion and penetrating through the insulating layer and the housing substrate.
本開示の一実施形態による実装基板において、前記収容基板の前記凹部は、前記素子の面のうち前記収容基板の前記第2面側に位置する面を支持する段部と、前記素子の前記面と前記収容基板の前記第2面との間において前記収容基板を貫通する貫通部と、を有していてもよい。 In the mounting substrate according to an embodiment of the present disclosure, the concave portion of the housing substrate includes a stepped portion that supports a surface of the element located on the second surface side of the housing substrate, and the surface of the element. and the second surface of the housing substrate.
本開示の一実施形態による実装基板において、前記素子の面のうち前記収容基板の前記第2面側に位置する面にセンサ部が形成されていてもよい。 In the mounting substrate according to an embodiment of the present disclosure, a sensor section may be formed on a surface of the element located on the second surface side of the housing substrate.
本開示の一実施形態は、第1面及び前記第1面の反対側に位置する第2面を含み、前記第1面側に凹部が設けられ、且つ有機材料を有する収容基板と、前記収容基板の前記凹部に位置し、端子を有する素子と、前記第1面側において前記収容基板及び前記素子を少なくとも部分的に覆うとともに、前記収容基板の前記凹部の壁面と前記素子との間の隙間に少なくとも部分的に位置する絶縁層と、前記収容基板の前記第1面側に位置する基板と、前記基板及び前記絶縁層を貫通するとともに前記素子の前記端子に電気的に接続された貫通電極と、を有する貫通電極基板と、を備える、実装基板である。 An embodiment of the present disclosure includes a housing substrate including a first surface and a second surface opposite to the first surface, provided with a recess on the side of the first surface, and having an organic material; an element positioned in the recess of the substrate and having a terminal; and a gap between the housing substrate and the element and a wall surface of the recess of the housing substrate at least partially covering the housing substrate and the element on the first surface side. a substrate located on the first surface side of the housing substrate; and through electrodes penetrating through the substrate and the insulation layer and electrically connected to the terminals of the device. and a through electrode substrate having and.
本開示の一実施形態による実装基板において、前記絶縁層の表面のうち前記収容基板の前記第1面の法線方向に沿って見た場合に前記凹部の壁面と前記素子との間の隙間と重なる部分には窪みが形成されていてもよい。 In the mounting substrate according to an embodiment of the present disclosure, a gap between the wall surface of the recess and the element when viewed from the surface of the insulating layer along the normal direction of the first surface of the housing substrate, and A depression may be formed in the overlapping portion.
本開示の一実施形態による実装基板において、前記収容基板の前記有機材料は、ポリイミド樹脂、エポキシ系樹脂、ポリフェニレンエーテル系樹脂又はフッ素系樹脂を含んでいてもよい。 In the mounting substrate according to an embodiment of the present disclosure, the organic material of the housing substrate may contain polyimide resin, epoxy resin, polyphenylene ether resin, or fluorine resin.
本開示の一実施形態による実装基板において、前記絶縁層を構成する材料は、ポリイミド樹脂、エポキシ系樹脂又はアクリル樹脂を含んでいてもよい。 In the mounting substrate according to an embodiment of the present disclosure, the material forming the insulating layer may contain polyimide resin, epoxy resin, or acrylic resin.
本開示の一実施形態は、無機材料を有する支持基板を準備する工程と、前記支持基板から遠い側に位置する第1面及び前記支持基板側に位置する第2面を含み、前記第1面側に凹部が設けられ、且つ有機材料を有する収容基板を、前記支持基板上に形成する工程と、前記収容基板の前記凹部に、端子を有する素子を配置する工程と、第1面側において前記収容基板及び前記素子を少なくとも部分的に覆うとともに、前記収容基板の前記凹部の壁面と前記素子との間の隙間に少なくとも部分的に位置する絶縁層を形成する絶縁層形成工程と、前記絶縁層上に位置する第1部分と、前記絶縁層を貫通し、前記第1部分と前記素子の前記端子とを電気的に接続する第2部分と、を有する導電層を形成する導電層形成工程と、を備える、実装基板の製造方法である。 An embodiment of the present disclosure includes the steps of providing a support substrate having an inorganic material, a first surface located farther from the support substrate and a second surface located closer to the support substrate, the first surface a step of forming, on the supporting substrate, a housing substrate having a concave portion on the side thereof and containing an organic material; a step of arranging an element having a terminal in the concave portion of the housing substrate; an insulating layer forming step of forming an insulating layer that at least partially covers the housing substrate and the element and is at least partially located in a gap between the wall surface of the recess of the housing substrate and the element; a conductive layer forming step of forming a conductive layer having a first portion located thereon and a second portion penetrating the insulating layer and electrically connecting the first portion and the terminal of the element; and a manufacturing method of a mounting substrate.
本開示の一実施形態による実装基板の製造方法は、前記支持基板を前記収容基板から分離する工程を更に備えていてもよい。 The method for manufacturing a mounting substrate according to an embodiment of the present disclosure may further include separating the support substrate from the housing substrate.
本開示の一実施形態による実装基板の製造方法において、前記支持基板には、前記支持基板を貫通する電極が設けられており、前記導電層形成工程は、前記絶縁層及び前記収容基板を貫通し、前記第1部分と前記支持基板の前記電極とを電気的に接続する第3部分を形成する工程を含んでいてもよい。 In the method for manufacturing a mounting substrate according to an embodiment of the present disclosure, the support substrate is provided with electrodes penetrating the support substrate, and the conductive layer forming step penetrates the insulating layer and the housing substrate. and forming a third portion electrically connecting the first portion and the electrode of the support substrate.
本開示の一実施形態による実装基板の製造方法において、前記支持基板は、ガラスを有していてもよい。 In the mounting substrate manufacturing method according to an embodiment of the present disclosure, the support substrate may have glass.
本開示の一実施形態は、無機材料を有する支持基板を準備する工程と、前記支持基板から遠い側に位置する第1面及び前記支持基板側に位置する第2面を含み、前記第1面側に凹部が設けられ、且つ有機材料を有する収容基板を、前記支持基板上に形成する工程と、前記収容基板の前記凹部に、端子を有する素子を配置する工程と、第1面側において前記収容基板及び前記素子を少なくとも部分的に覆うとともに、前記収容基板の前記凹部の壁面と前記素子との間の隙間に少なくとも部分的に位置する絶縁層を形成する絶縁層形成工程と、前記収容基板の前記第1面側に位置する基板と、前記基板を貫通する貫通電極と、を有する貫通電極基板を準備し、前記貫通電極基板の前記貫通電極が前記素子の前記端子に接触するよう前記貫通電極基板を前記絶縁層上に配置する工程と、を備える、実装基板の製造方法である。 An embodiment of the present disclosure includes the steps of providing a support substrate having an inorganic material, a first surface located farther from the support substrate and a second surface located closer to the support substrate, the first surface a step of forming, on the supporting substrate, a housing substrate having a concave portion on the side thereof and containing an organic material; a step of arranging an element having a terminal in the concave portion of the housing substrate; an insulating layer forming step of forming an insulating layer that at least partially covers the housing substrate and the element and is at least partially located in a gap between the wall surface of the recess of the housing substrate and the element; and the housing substrate. and a through electrode penetrating through the substrate, the penetrating electrode substrate is provided so that the through electrode of the through electrode substrate is in contact with the terminal of the element. and disposing an electrode substrate on the insulating layer.
本開示の一実施形態による実装基板の製造方法において、前記絶縁層形成工程は、前記絶縁層を前記収容基板の前記凹部の壁面と前記素子との間の隙間に吸引する工程を含んでいてもよい。 In the method for manufacturing a mounting substrate according to an embodiment of the present disclosure, the insulating layer forming step may include a step of sucking the insulating layer into a gap between the wall surface of the concave portion of the housing substrate and the element. good.
本開示の実施形態によれば、素子の位置ずれが生じることを抑制することができる。 According to the embodiments of the present disclosure, it is possible to suppress the occurrence of positional deviation of the element.
以下、一実施形態に係る実装基板の構成及びその製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本開示の実施形態の一例であって、本開示はこれらの実施形態に限定して解釈されるものではない。また、本明細書において、「基板」、「基材」、「シート」や「フィルム」など用語は、呼称の違いのみに基づいて、互いから区別されるものではない。例えば、「基板」や「基材」は、シートやフィルムと呼ばれ得るような部材も含む概念である。更に、本明細書において用いる、形状や幾何学的条件並びにそれらの程度を特定する、例えば、「平行」や「直交」等の用語や長さや角度の値等については、厳密な意味に縛られることなく、同様の機能を期待し得る程度の範囲を含めて解釈することとする。また、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。 A configuration of a mounting substrate and a method of manufacturing the same according to one embodiment will be described below in detail with reference to the drawings. The embodiments shown below are examples of the embodiments of the present disclosure, and the present disclosure should not be construed as being limited to these embodiments. Also, in this specification, terms such as "substrate", "base material", "sheet" and "film" are not to be distinguished from each other based only on the difference in designation. For example, "substrate" and "base material" are concepts that include members that can be called sheets and films. Furthermore, terms used herein to specify shapes and geometric conditions and their degrees, such as terms such as "parallel" and "perpendicular", length and angle values, etc., are bound by strict meanings. However, it is interpreted to include the extent to which similar functions can be expected. In addition, in the drawings referred to in this embodiment, the same reference numerals or similar reference numerals may be assigned to the same portions or portions having similar functions, and repeated description thereof may be omitted. Also, the dimensional ratios in the drawings may differ from the actual ratios for convenience of explanation, and some of the configurations may be omitted from the drawings.
〔実装基板〕
まず、図1を参照して、一実施形態に係る実装基板1の構成について説明する。図1は、本実施形態による実装基板1を示す断面図である。
[Mounting board]
First, the configuration of a
図1に示すように、実装基板1は、収容基板10、素子50、絶縁層20、導電層25及び支持基板30を備える。以下、実装基板1の各構成要素について説明する。
As shown in FIG. 1, the
(収容基板)
収容基板10は、支持基板30から遠い側に位置する第1面11、及び、第1面11の反対側に、すなわち支持基板30側に位置する第2面12を含む。また、収容基板10の第1面11側には凹部13が設けられている。凹部13は、底面131及び底面131から第1面11へ広がる壁面132を含む。収容基板10の厚みt1は、例えば50μm以上であり、また、例えば700μm以下である。
(accommodating substrate)
The
凹部13は、素子50を収容するための空間を画成する。凹部13の深さdは、例えば30μm以上であり、また、例えば400μm以下である。凹部13の幅wは、例えば300μm以上であり、また、例えば20000μm以下である。
凹部13が設けられた収容基板10は、有機材料を成形することによって作製される。収容基板10を構成する有機材料としては、例えば、ポリイミド樹脂、エポキシ系樹脂、ポリフェニレンエーテル系樹脂、ポリテトラフルオロエチレン樹脂等のフッ素系樹脂等を用いることができる。また、収容基板10の絶縁性および機械的強度を向上させるため、収容基板10は、ガラス繊維等の繊維や、無機材料のフィラーを更に含んでいてもよい。
The
(素子)
素子50は、例えば、LSI(Large-Scale Integration)、MEMS(Micro Electro Mechanical Systems)およびディスクリート部品などのデバイスチップを含む。MEMSとは、機械要素部品、センサ、アクチュエータ、電子回路などが1つの基板上に集積化された電子デバイスである。また、素子50は、パワーアンプ、表面弾性波フィルタ、スイッチ、撮像素子等を含んでいてもよい。
(element)
The
図1に示すように、素子50は、収容基板10の凹部13の内部に位置する。また、素子50は、端子51を有する。図1に示す例において、素子50は、端子51が第1面11側に位置するように凹部13に配置されている。図示はしないが、素子50は、端子51が第2面12側に位置するように配置されていてもよい。素子50は、ダイアタッチメント材などの図示しない接着材によって凹部13の底面131に接着されていてもよい。
As shown in FIG. 1, the
図1に示す例において、素子50の第1面11側の面は、第1面11と同一平面上に位置している。しかしながら、これに限られることはなく、素子50の第1面11側の面は、第1面11よりも第2面12側に、すなわち内側に位置していてもよく、反対に、第1面11よりも外側に位置していてもよい。
In the example shown in FIG. 1 , the surface of the
(絶縁層)
絶縁層20は、収容基板10の第1面11側において収容基板10及び素子50を少なくとも部分的に覆う、絶縁性を有する層である。図1に示す例において、絶縁層20は、素子50を第1面11側から全域にわたって覆うよう、第1面11上及び素子50上に位置している。絶縁層20の厚みt2は、例えば5μm以上であり、また、例えば50μm以下である。
(insulating layer)
The insulating
図2は、図1に示す実装基板1の収容基板10の凹部13を拡大して示す断面図である。図2に示すように、絶縁層20は、素子50上だけでなく、凹部13の壁面132と素子50との間の隙間にも少なくとも部分的に位置している。これにより、凹部13の内部において素子50の位置がずれることを抑制することができる。また、凹部13の隙間に液や異物などが入り込むことを抑制することができる。凹部13の隙間の寸法sは、例えば5μm以上であり、また、例えば100μm以下である。
FIG. 2 is a cross-sectional view showing an
絶縁層20を構成する材料としては、凹部13の壁面132と素子50との間の隙間に充填され得る程度の流動性、柔軟性等を有する材料が用いられる。絶縁層20を構成する材料としては、例えば、ポリイミド樹脂、エポキシ系樹脂、ポリフェニレンエーテル系樹脂、ポリテトラフルオロエチレン樹脂等のフッ素系樹脂等を用いることができる。
As a material for forming the insulating
(導電層)
導電層25は、素子50の端子51に電気的に接続される、導電性を有する層である。導電層25は、絶縁層20上に位置する第1部分26と、絶縁層20を貫通し、第1部分26と素子50の端子51とを電気的に接続する第2部分27と、を少なくとも有する。図1及び図2に示す例において、導電層25の第2部分27は、素子50の端子51に物理的に接続されている。
(Conductive layer)
The
導電層25が導電性を有する限りにおいて、導電層25の構成は特に限定されない。例えば、導電層25は、導電性を有する単一の層から構成されていてもよく、または、導電性を有する複数の層から構成されていてもよい。例えば、導電層25は、導電性を有する第1層と、電解めっき処理によって第1層上に形成される第2層と、を有していてもよい。この場合、第1層は、めっき層である第2層を成長させるための土台となるシード層として機能する。
The configuration of the
導電層25が上述の第1層及び第2層を含む場合、第1層の材料は、第2層の材料と同一であってもよく、異なっていてもよい。例えば、第1層は、チタンと銅を順に積層した積層膜や、クロムなどであってもよい。第1層は、例えば、スパッタリング法、蒸着法、無電解めっき法、ゾルゲル法などによって形成され得る。第2層は、例えば銅を含む。第2層は、例えば主成分としての銅を含み、より具体的には80質量%以上の銅を含む。また、第2層は、金、銀、白金、ロジウム、スズ、アルミニウム、ニッケル、クロムなどの金属又はこれらを用いた合金を含んでいてもよい。
When
(支持基板)
支持基板30は、収容基板10の第2面12側に位置する基板である。図1及び図2に示す例において、支持基板30は、収容基板10の第2面12に接している。実装基板1が支持基板30を備えることにより、実装基板1全体の剛性を高めることができる。支持基板30の厚みは、例えば0.05mm以上であり、また、例えば0.7mm以下である。
(support substrate)
The
支持基板30は、一定の絶縁性を有する無機材料を含んでいる。例えば、支持基板30は、ガラス基板、石英基板、サファイア基板、樹脂基板、シリコン基板、炭化シリコン基板、アルミナ(Al2O3)基板、窒化アルミ(AlN)基板、酸化ジルコニア(ZrO2)基板、ニオブ酸リチウム基板、ニオブ酸タンタル基板など、又は、これらの基板が積層されたものである。支持基板30は、アルミニウム基板、ステンレス基板など、導電性を有する材料から構成された基板を部分的に含んでいてもよい。
The
支持基板30で用いるガラスの例としては、無アルカリガラスなどを挙げることができる。無アルカリガラスとは、ナトリウムやカリウムなどのアルカリ成分を含まないガラスである。無アルカリガラスは、例えば、アルカリ成分の代わりにホウ酸を含む。また、無アルカリガラスは、例えば、酸化カルシウムや酸化バリウムなどのアルカリ土類金属酸化物を含む。無アルカリガラスの例としては、旭硝子製のEN-A1や、コーニング製のイーグルXGなどを挙げることができる。
Examples of the glass used for the
〔実装基板の製造方法〕
以下、実装基板1の製造方法の一例について、図3乃至図5を参照して説明する。
[Method for manufacturing mounting board]
An example of a method for manufacturing the mounting
(収容基板の形成工程)
まず、支持基板30を準備する。続いて、支持基板30上に、有機材料を含む樹脂層を設ける。樹脂層を設ける方法としては、ドライラミネート法、印刷法などを用いることができる。続いて、樹脂層を成形して、樹脂層の表面に凹部を形成する。これにより、図3に示すように、第1面11側に凹部13が設けられた収容基板10を支持基板30上に形成することができる。樹脂層を成形して収容基板10を作製する方法としては、例えば、樹脂層に型を押し付ける方法を用いることができる。また、有機材料が感光性を有する場合、露光処理及び現像処理を施すことによって樹脂層を成形してもよい。
(Step of forming housing substrate)
First, the
若しくは、3Dプリンタなどを用いて、凹部13となるべき部分以外の部分に樹脂層を設けることにより、第1面11側に凹部13が設けられた収容基板10を支持基板30上に形成してもよい。
Alternatively, by using a 3D printer or the like to provide a resin layer on a portion other than the portion to be the
(素子の配置工程)
続いて、図4に示すように、収容基板10の凹部13に素子50を配置する。例えば、素子50の端子51が第1面11側に位置するように素子50を配置する。素子50は、ダイアタッチメント材などの図示しない接着材によって凹部13の底面131に接着されていてもよい。
(Device Arrangement Process)
Subsequently, as shown in FIG. 4, the
(絶縁層の形成工程)
続いて、収容基板10の第1面11上及び素子50上に絶縁層20を形成する。例えば、支持基材及び絶縁層20を含む図示しない樹脂フィルムを収容基板10の第1面11及び素子50に貼り付ける。また、絶縁層20を収容基板10の凹部13の壁面132と素子50との間の隙間に吸引する。例えば、真空ラミネータを用いて絶縁層20を収容基板10の第1面11及び素子50上に設けることにより、貼り付け及び凹部13の隙間への吸引を実現することができる。このようにして、図5に示すように、凹部13の隙間に位置するとともに第1面11及び素子50を覆う絶縁層20を形成することができる。
(Step of forming insulating layer)
Subsequently, the insulating
また、硬化性樹脂を用いて絶縁層20を形成してもよい。例えば、熱硬化性樹脂を用いる場合、支持基材及び熱硬化性樹脂の層を含む図示しない樹脂フィルムを収容基板10の第1面11及び素子50に貼り付ける。例えば、真空ラミネータを用いて熱硬化性樹脂の層を収容基板10の第1面11及び素子50上に設けることにより、貼り付け及び凹部13の隙間への吸引を実現することができる。その後、
熱硬化性樹脂の層を加熱して絶縁層20を形成する。光硬化性樹脂を用いる場合については、光硬化性樹脂に紫外線などの光や電子線を照射して絶縁層20を形成する以外は熱硬化性樹脂を用いる場合と同様である。
Alternatively, the insulating
A layer of thermosetting resin is heated to form the insulating
また、上述の導電層25の第2部分27が設けられる貫通孔を絶縁層20に形成する加工工程を実施してもよい。例えば、絶縁層20が感光性を有する場合、絶縁層20に露光処理及び現像処理を施すことによって貫通孔を形成することができる。
Further, a processing step of forming a through hole in the insulating
なお、上述のように収容基板10の凹部13の壁面132と素子50との間の隙間に絶縁層20を吸引により引き込む場合、凹部13の隙間の近傍においては、その他の部分に比べて、絶縁層20の厚みが小さくなることが考えられる。例えば、図2に示すように、絶縁層20の表面のうち収容基板10の第1面11の法線方向に沿って見た場合に凹部13の壁面132と素子50との間の隙間と重なる部分には窪み21が形成されることがある。窪み21の深さは、例えば5μm以上であり、また、例えば10μm以下である。窪みが形成されることで、応力の集中が回避され得る。
When the insulating
(導電層の形成工程)
続いて、絶縁層20上に位置する第1部分26と、絶縁層20を貫通し、第1部分26と素子50の端子51とを電気的に接続する第2部分27と、を有する導電層25を形成する。これにより、図1に示す実装基板1を得ることができる。
(Step of forming conductive layer)
Subsequently, a conductive layer having a
本実施の形態においては、上述のように、収容基板10の凹部13に素子50を配置する。このため、素子50を覆う絶縁層20に膨脹や収縮が生じた場合であっても、素子50の位置ずれの範囲を凹部13の内部に制限することができる。これにより、実装基板1の製造工程において、許容範囲を超える素子50の位置ずれが生じることを防ぐことができる。
In this embodiment, the
なお、上述した実施の形態に対して様々な変更を加えることが可能である。以下、必要に応じて図面を参照しながら、変形例について説明する。以下の説明および以下の説明で用いる図面では、上述の実施の形態と同様に構成され得る部分について、上述の実施の形態における対応する部分に対して用いた符号と同一の符号を用いることとし、重複する説明を省略する。また、上述の実施の形態において得られる作用効果が変形例においても得られることが明らかである場合、その説明を省略することもある。 Various modifications can be made to the above-described embodiment. Modifications will be described below with reference to the drawings as necessary. In the following description and the drawings used in the following description, the same reference numerals as those used for the corresponding portions in the above-described embodiment are used for the parts that can be configured in the same manner as in the above-described embodiment, Duplicate explanations are omitted. Further, when it is clear that the effects obtained in the above-described embodiment can also be obtained in the modified example, the explanation thereof may be omitted.
(第1の変形例)
上述の実施の形態においては、実装基板1が、絶縁層20を第2面12側から支持する支持基板30を備える例を示した。しかしながら、これに限られることはなく、図6に示すように、実装基板1が支持基板30を備えていなくてもよい。このような実装基板1は、例えば、上述の図1に示す実装基板1を製造した後、支持基板30を収容基板10の第2面12から分離する工程を更に実施することによって得られる。
(First modification)
In the embodiment described above, an example in which the mounting
(第2の変形例)
図7に示すように、絶縁層20を第2面12側から支持する支持基板30には、支持基板30を貫通する電極35が設けられていてもよい。この場合、図7に示すように、導電層25は、第1部分26及び第2部分27に加えて、絶縁層20及び収容基板10を貫通し、第1部分26と支持基板30の電極35とを電気的に接続する第3部分28を更に有していてもよい。これにより、素子50の端子51と支持基板30の電極35とを電気的に接続することができる。支持基板30の電極35には、素子50との間で電気信号を送受信するその他の電子部品が電気的に接続される。
(Second modification)
As shown in FIG. 7 ,
導電層25の第3部分28が設けられる収容基板10の貫通孔は、収容基板10に凹部13を形成する工程において形成されてもよい。若しくは、収容基板10の貫通孔は、収容基板10に凹部13を形成した後に形成されてもよい。
The through hole of the
(第3の変形例)
図8に示すように、収容基板10の凹部13は、素子50の面のうち収容基板10の第2面12側に位置する面52を支持する段部133と、素子50の面52と支持基板30との間において絶縁層20を貫通する貫通部134と、を有していてもよい。図8に示す例において、段部133は、凹部13の底面131の一部に支持基板30側まで貫通する貫通部134を形成することによって形成されている。本変形例において、素子50は、第2面12側に位置する面52に形成されたセンサ部53を有する。例えば、素子50は、撮像素子を含み、センサ部53は、光を検出する光検出部である。
(Third modification)
As shown in FIG. 8 , the
本変形例においては、素子50の面52の少なくとも一部が収容基板10に接触しないようになる。この場合、素子50の面52のうち収容基板10に接触しない部分にセンサ部53を設けることが好ましい。これにより、収容基板10との接触によってセンサ部53の精度が低下することを抑制することができる。
In this modification, at least part of the
(第4の変形例)
上述の実施の形態及び各変形例においては、絶縁層20上に設けられた導電層25が素子50の端子51に電気的に接続している例を示した。本変形例においては、収容基板10の第1面11側に位置する貫通電極基板40の貫通電極45が素子50の端子51に電気的に接続する例について説明する。
(Fourth modification)
In the above-described embodiment and each modified example, an example in which the
図9は、本変形例に係る実装基板1を示す断面図である。図9に示すように、実装基板1は、収容基板10、素子50、絶縁層20及び貫通電極基板40を備える。
FIG. 9 is a cross-sectional view showing the mounting
貫通電極基板40は、収容基板10の第1面11側に位置する基板41と、基板41を貫通するとともに基板41の表面から収容基板10側へ突出した貫通電極45と、を有する。図9に示すように、貫通電極45は、素子50の端子51に電気的に接続されるよう、絶縁層20を貫通している。図9に示す例においては、導電層25の先端が素子50の端子51に接触している。
The through
基板41は、一定の絶縁性を有する無機材料を含んでいる。例えば、基板41は、支持基板30と同様に、ガラス基板、石英基板、サファイア基板、樹脂基板、シリコン基板、炭化シリコン基板、アルミナ(Al2O3)基板、窒化アルミ(AlN)基板、酸化ジルコニア(ZrO2)基板、ニオブ酸リチウム基板、ニオブ酸タンタル基板など、又は、これらの基板が積層されたものである。支持基板30は、アルミニウム基板、ステンレス基板など、導電性を有する材料から構成された基板を部分的に含んでいてもよい。基板41で用いるガラスの例としては、支持基板30の場合と同様に、無アルカリガラスなどを挙げることができる。基板41の厚みは、例えば0.05mm以上であり、また、例えば0.5mm以下である。
The
貫通電極45が導電性を有する限りにおいて、貫通電極45の構成は特に限定されない。例えば、貫通電極45は、上述の導電層25と同様に、導電性を有する単一の層から構成されていてもよく、または、導電性を有する複数の層から構成されていてもよい。貫通電極45の材料としては、導電層25と同様の金属材料を用いることができる。
The configuration of the through
以下、図9に示す実装基板1の製造方法の一例について、図10を参照して説明する。
An example of a method for manufacturing the mounting
まず、上述の実施の形態の場合と同様にして、凹部13が設けられた収容基板10を支持基板30上に形成し、凹部13に素子50を配置し、素子50を絶縁層20で覆う。絶縁層20としては、例えば、接着剤を用いることができ、具体的には、ポリイミド樹脂、エポキシ系樹脂、アクリル樹脂などを用いることができる。また、図10に示すように、収容基板10側に突出した貫通電極45を有する貫通電極基板40を準備する。続いて、貫通電極基板40の貫通電極45が素子50の端子51に接触するよう貫通電極基板40を絶縁層20上に配置する。例えば、貫通電極基板40の貫通電極45が絶縁層20を貫通して素子50の端子51に接触するよう、貫通電極基板40を絶縁層20に向けて押圧する。このようにして、図9に示す実装基板1を得ることができる。
First, in the same manner as in the above embodiment, the
なお、上述した実施の形態に対するいくつかの変形例を説明してきたが、当然に、複数の変形例を適宜組み合わせて適用することも可能である。 Although several modifications of the above-described embodiment have been described, it is of course possible to apply a plurality of modifications in appropriate combination.
1 実装基板
10 収容基板
11 第1面
12 第2面
13 凹部
131 底面
132 壁面
133 段部
134 貫通部
20 絶縁層
21 窪み
25 導電層
26 第1部分
27 第2部分
28 第3部分
30 支持基板
35 電極
40 貫通電極基板
41 基板
45 貫通電極
50 素子
51 端子
53 センサ部
1 Mounting
Claims (6)
前記収容基板の前記凹部に位置し、端子を有する素子と、
前記第1面側において前記収容基板及び前記素子を少なくとも部分的に覆うとともに、前記収容基板の前記凹部の壁面と前記素子との間の隙間に少なくとも部分的に位置する絶縁層と、
前記絶縁層上に位置する第1部分と、前記絶縁層を貫通し、前記第1部分と前記素子の前記端子とを電気的に接続する第2部分と、を有する導電層と、を備え、
前記導電層は、前記第1部分に接続され、前記絶縁層及び前記収容基板を貫通する第3部分を更に有する、実装基板。 a receiving substrate including a first surface and a second surface located opposite to the first surface, the first surface being provided with recesses, and having an organic material;
an element positioned in the recess of the housing substrate and having a terminal;
an insulating layer that at least partially covers the housing substrate and the element on the first surface side and is at least partially positioned in a gap between the wall surface of the recess of the housing substrate and the element;
a conductive layer having a first portion located on the insulating layer and a second portion penetrating the insulating layer and electrically connecting the first portion and the terminal of the element;
A mounting substrate, wherein the conductive layer further includes a third portion connected to the first portion and penetrating the insulating layer and the housing substrate.
前記収容基板の前記凹部に位置し、端子を有する素子と、
前記第1面側において前記収容基板及び前記素子を少なくとも部分的に覆うとともに、前記収容基板の前記凹部の壁面と前記素子との間の隙間に少なくとも部分的に位置する絶縁層と、
前記絶縁層上に位置する第1部分と、前記絶縁層を貫通し、前記第1部分と前記素子の前記端子とを電気的に接続する第2部分と、を有する導電層と、を備え、
前記収容基板の前記凹部は、前記素子の面のうち前記収容基板の前記第2面側に位置する面を支持する段部と、前記素子の前記面と前記収容基板の前記第2面との間において前記収容基板を貫通する貫通部と、を有する、 実装基板。 a receiving substrate including a first surface and a second surface located opposite to the first surface, the first surface being provided with recesses, and having an organic material;
an element positioned in the recess of the housing substrate and having a terminal;
an insulating layer that at least partially covers the housing substrate and the element on the first surface side and is at least partially positioned in a gap between the wall surface of the recess of the housing substrate and the element;
a conductive layer having a first portion located on the insulating layer and a second portion penetrating the insulating layer and electrically connecting the first portion and the terminal of the element;
The concave portion of the housing substrate includes a stepped portion that supports a surface of the element that is located on the second surface side of the housing substrate, and a step formed by the surface of the element and the second surface of the housing substrate. a through portion penetrating the containing substrate therebetween.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023065181A JP2023099005A (en) | 2021-11-04 | 2023-04-12 | Mounting substrate and mounting substrate manufacturing method |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021180529A JP7265728B2 (en) | 2017-09-21 | 2021-11-04 | Mounting substrate and mounting substrate manufacturing method |
JP2023065181A JP2023099005A (en) | 2021-11-04 | 2023-04-12 | Mounting substrate and mounting substrate manufacturing method |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021180529A Division JP7265728B2 (en) | 2017-09-21 | 2021-11-04 | Mounting substrate and mounting substrate manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023099005A true JP2023099005A (en) | 2023-07-11 |
Family
ID=80216304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023065181A Pending JP2023099005A (en) | 2021-11-04 | 2023-04-12 | Mounting substrate and mounting substrate manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023099005A (en) |
-
2023
- 2023-04-12 JP JP2023065181A patent/JP2023099005A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10763423B2 (en) | MEMS piezoelectric transducer formed at a PCB support structure | |
TWI360850B (en) | Semiconductor device and method of manufacturing t | |
JP5621155B2 (en) | Method for vertically interconnecting 3D electronic modules by vias | |
JP5215853B2 (en) | Method of manufacturing semiconductor device having planar contact forming portion and semiconductor device | |
KR20070012656A (en) | Sensor device, sensor system and methods for manufacturing them | |
JP2007201260A (en) | Sealing structure, method of manufacturing sealing structure, semiconductor device, and method of manufacturing semiconductor device | |
JP2011142374A (en) | Piezoelectric device and method for manufacturing the same | |
US20200279801A1 (en) | Foil-based package with distance compensation | |
KR20090115191A (en) | Functional element package and fabrication method therefor | |
TWI708316B (en) | Molded circuit substrates | |
US9899360B2 (en) | Semiconductor device | |
JP4548799B2 (en) | Semiconductor sensor device | |
JP5827845B2 (en) | Surface acoustic wave device and manufacturing method thereof | |
US10076031B2 (en) | Electronic device and method of manufacturing electronic device | |
JP7265728B2 (en) | Mounting substrate and mounting substrate manufacturing method | |
JP2018506171A (en) | Easy-to-manufacture electrical components and methods for manufacturing electrical components | |
JP2023099005A (en) | Mounting substrate and mounting substrate manufacturing method | |
JP5006429B2 (en) | Semiconductor sensor device and manufacturing method thereof | |
JP6972829B2 (en) | Mounting board and manufacturing method of mounting board | |
JP7176103B2 (en) | ELECTRONIC DEVICE MOUNTING SUBSTRATE AND ELECTRONIC DEVICE | |
JP2018186173A (en) | Substrate for mounting electronic element, electronic apparatus, and electronic module | |
JP7210191B2 (en) | Electronic device mounting board, electronic device, and electronic module | |
JP6245086B2 (en) | Package and package manufacturing method | |
JP2019134014A (en) | Motherboard for mounting electronic device, board for mounting electronic device, and electronic apparatus | |
JP2013036829A (en) | Silicone embedded glass substrate and manufacturing method therefor, silicone embedded glass multilayer substrate and manufacturing method therefor, and electrostatic acceleration sensor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230412 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240220 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20240422 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240529 |