JP2023098859A - Ｃｔｌｅフィルタの自動選択方法及び試験測定装置 - Google Patents

Abstract

【課題】連続時間線形等化（ＣＴＬＥ）フィルタを自動的に選択する。【解決手段】この方法は、８０でＣＴＬＥ候補のセットを生成するために被試験デバイス（ＤＵＴ）の通信リンクのチャンネルに関する応答波形を捕捉し、８２でＣＴＬＥ候補夫々についての時間領域インパルス応答を求め、８４で応答波形からチャンネル・インパルス応答を計算し、８６でチャンネル・インパルス応答とＣＴＬＥ候補夫々の時間領域インパルス応答とを使用してＣＴＬＥ候補夫々の等化インパルス応答を生成し、８８でＣＴＬＥ候補夫々の等化インパルス応答からステップ波形と周波数応答のセットを生成し、９０と９２でセット内のＣＴＬＥ候補の数を削減し、９４でオリジナルのチャンネル応答に最も近い定常状態の値を持つＣＴＬＥを選択する。【選択図】図１７

Description

本発明は、概して、トランスミッタ・リンクの連続時間線形イコライザ（ＣＴＬＥ：Continuous Time Linear Equalizer）に関し、より詳細には、チャンネル・ステップ応答を用いたＣＴＬＥの推定方法と、この方法を用いた試験測定装置に関する。

一般に、１６ＧＴ/ｓ（ギガ転送毎秒、GTpsとも）、３２ＧＴ/ｓ以上の速度で動作する高速転送装置の試験には、プロトコル応答時間の試験が必要である。これらの装置としては、ＰＣＩｅデバイス、イーサネット（登録商標）ネットワーク用のIEEE802.3x規格などのIEEE規格に従って製造されたデバイスが含まれることがある。大まかに言えば、プロトコル応答時間は、リンク・トレーニング処理中に、転送装置が、プロトコルにおける変更要求にどれだけ迅速に応答できるかを示す。データ・レートの増加とこれに伴うチャンネル損失の増加に伴い、波形形状が歪み、このために、論理ビット・レベルを適切に特定できないことが原因で、プロトコルの応答時間を特定することが困難になっている。

一例として、トランスミッタ・リンク等化試験（Tx LEQ試験と呼ばれる）のカテゴリの中のＰＣＩｅコンプライアンス試験の一部として、プロトコル応答時間の計算がある。プロトコル応答時間を評価するため、プロトコルのトラフィックが、プロトコル・デコーダを使用して、リアルタイム・オシロスコープ（RT-Scope）で分析される。プロトコル・トラフィックの忠実性によっては、デコーダのパフォーマンスが制限される。リアルタイム・オシロスコープのデータ・アクイジション・モジュールにつながる経路で発生する損失が、トラフィックの忠実度に影響する。

特開２０１８-０７７２１２号公報

現在、プロトコル・トラフィックをデコードする上で面倒なのは、ビット遷移のエッジが改善するために、最も効果的なソフトウェアのチャンネル・イコライザ又はＣＴＬＥを手作業で探し、次いで、プロトコル・トラフィックをこれに通すことである。これにより、ビットの論理レベルの特定は容易になる。別のアプローチでは、ハードウェアＣＴＬＥを使用するが、これは損失が多いだけでなく、等化処理の動作レンジが非常に限られているので、本願では検討しないこととする。

ソフトウェアＣＴＬＥは、ハードウェアＣＴＬＥよりも柔軟性が高く、高速でのプロトコル・トラフィック分析が可能である。しかし、これも依然として、（１）チャンネルの動作と、（２）（１）の知識を使用してチャンネルを補償する「最適な」ＣＴＬＥとについて、ユーザが先験的な知識を持っている必要があるという欠点がある。

図１は、ＣＴＬＥを使用せずにリンク試験を実行するプロセスを示している。試験は、１０から始まり、被試験デバイス（ＤＵＴ）と１台の試験装置（この場合では、ビット・エラー・レート・テスタ（ＢＥＲＴ））との間のリンク・トレーニングは、１２から始まる。リンク・トレーニングには、通常、物理層のプロセスがあり、これは、通常のトラフィックが続行できるように、デバイスの物理層、ポート及び関連するリンクを設定するものである。オシロスコープは、１４において、プロトコル・トラフィックをアクイジション（データ・サンプルの取り込み）し、デコーダを動作させてプロトコル応答時間を特定する。チャンネル損失が大きい場合、ＣＴＬＥを適用しないと不利であり、間違った結果につながる。このため、図１の処理では、不十分である。

図２に、上述した手作業での処理のフローチャートを示す。ある仕様に関して試験を行う場合、その仕様が、チャンネルを等化処理するのに推奨するＣＴＬＥのセット（set：組、一式）を規定していることがある。推奨されるＣＴＬＥを直接適用しても、試験中に実際に遭遇する広いレンジのチャンネルを扱うものではない。更に、ユーザには、チャンネルの過剰な等化処理のリスクを冒すことなく、プロトコル・トラフィックの波形を改善する最適なＣＴＬＥを決定する方法がない。過剰な等化処理は、送信開始時のデータを回復するレシーバ（受信機）の機能と干渉する可能性がある。過剰な等化処理を考慮した適切なＣＴＬＥを選択するのは、自動化なしでは難しい問題である。

推奨されるＣＴＬＥセットをオシロスコープにロードして、試験は、図２の２０において始まり、リンク・トレーニングは、２２において始まる。リアルタイム・オシロ・オシロスコープは、２４において、トラフィックをアクイジション（データ取り込み）する。ユーザは、２６において、トラフィックに適用するＣＴＬＥを手作業で選択し、２８で等化処理した後にプロトコル・トラフィックを分析して、プロトコル・トラフィックが改善されたかどうかを確認する。ユーザは、「最良」又は最適なＣＴＬＥを特定するまで、このプロセスを繰り返す。次に、プロセスは、３０において、このＣＴＬＥをプロトコル・トラフィックに適用し、３２において、デコーダを動作させてプロトコル応答時間を求める。

こうしたことから、当技術分野では、ＣＴＬＥを推定するプロセスを改善する方法及びシステムに対するニーズがある。

様々な実施形態では、ＰＣＩｅ（Peripheral Component Interconnect Express）、IEEEイーサネット規格８０２.３x及びＵＳＢ（ユニバーサル・シリアル・バス）のような様々な規格に定められたトランスミッタ・リンク等化処理試験のためのチャンネル・ステップ応答を用いた自動ＣＴＬＥ（連続時間線形イコライザ）推定のシステム及び方法が説明される。

しかし、これらシステム及び方法は、本願に記載される特定の実施形態に限定されない。また、図に示す構造及び装置は、本開示の例示的な実施形態の例示であり、本開示が不明瞭になることを避けるためのものである。

本実施形態は、自由度の１つ、特にＤＣ（直流又は定常状態）利得「ＡＤＣ利得」を制御することで、高速、自動、かつ高精度のソフトウェアＣＴＬＥの推定を可能にする方法を提供する。これは、極（pole）やゼロなどの他の自由度を制御するためのわずかな拡張であり、ＣＴＬＥ伝達関数を与えるものである。しかしながら、本願の実施形態及び検討中の要因については、ＤＣ利得の制御で十分である。

これら実施形態は、チャンネル等化処理を含む広範囲の用途を有し、チューニング可能なパラメータである極（pole）、ゼロ及びＡＤＣ利得を有する最適なＣＴＬＥを求められる。

本願の使用では、ＣＴＬＥという用語は、等化処理（equalization）の全体的なプロセスを指す場合がある。信号に適用されるＣＴＬＥの個々の例、ＣＴＬＥ機能で使用する極及びゼロの特定のセットを、ＣＴＬＥ又は個々のＣＴＬＥと呼ぶことがある。

これら実施形態では、ソフトウェアＣＴＬＥの選択手順の全体が、完全に自動化され、過剰な等化処理を避けるためのＣＴＬＥの要件と、ＣＴＬＥを必要としない場合を特定することについて、ソフトウェア的に判断される。仕様によっては、チャンネルを等化処理するのに推奨されるＣＴＬＥのセットが与えられる場合もあるが、Tx LEQ 試験において、これらＣＴＬＥを直接適用するには、２つの課題がある。第１に、推奨されるＣＴＬＥのセットは、試験中に実際に遭遇する多種多様なチャンネルには対応していない。第２に、ユーザは、チャンネルの過剰な等化処理のリスクを冒すことなく、プロトコル・トラフィックの波形を改善する最適なＣＴＬＥを推測することができない。

図１は、連続時間線形イコライザＣＴＬＥを適用せずに、通信リンク上でプロトコル応答時間を求める方法の一例のフローチャートを示す。 図２は、手作業で求めたＣＴＬＥを適用して通信リンク上のプロトコル応答時間を求める方法の一例のフローチャートを示す。 図３は、複数のアナログ・デジタル・コンバータ（ＡＤＣ）利得の様々な利得に関するＣＴＬＥ周波数応答のグラフである。 図４は、自動化したＣＴＬＥを用いてプロトコル応答時間を求める方法の一実施形態のフローチャートを示す。 図５は、プロトコル・トラフィックに自動化したＣＴＬＥを適用するための試験測定装置の実施形態を示す。 図６は、正規化したチャンネル・ステップ応答Ｓ(ｔ)のグラフを示す。 図７は、正規化したチャンネル・インパルス応答ｒ(ｔ)のグラフを示す。 図８は、様々なソフトウェアＣＴＬＥを用いた正規化及び等化されたインパルス応答のグラフを示す。 図９は、様々なソフトウェアＣＴＬＥを用いた正規化及び等化されたステップ応答と、オリジナルのチャンネル・ステップ応答のグラフを示す。 図１０は、様々なソフトウェアＣＴＬＥを用いた正規化及び等化された周波数応答と、オリジナルのチャンネル・ステップ応答のグラフを示す。 図１１は、オリジナルのステップ応答及び等化されたステップ応答を用いて、遷移から離れたところで計算した平均レベルのグラフを示す。 図１２は、オリジナルの周波数応答Ｒ(ω)と周波数応答候補との差の大きさを算出したグラフを示す。 図１３は、周波数領域において、オリジナルのＣＴＬＥと比較した２つのＣＴＬＥ候補間の定常状態応答の比較を示す。 図１４は、複数の等化したステップ応答の例を、オリジナルのステップ応答と共に示す。 図１５は、選択されたＣＴＬＥの出力における最適化されたステップ応答を示す。 図１６は、選択されたＣＴＬＥの出力におけるチャンネルの最適化されたインパルス応答を示す。 図１７は、ＣＴＬＥを自動選択する処理全体の一実施形態を示す。

以下の説明では、実施形態を理解するために、ＰＣＩｅ規格に基づくチャンネルの等化処理を利用する。しかし、このような特定の実施形態に限定することを意図するものではない。チャンネルのステップ応答波形を見つけることができ、ＣＴＬＥ候補のリストを有する任意のシステムであれば、これら実施形態を利用できる。

仕様で提供されている３２ＧＴ/ｓでのＰＣＩｅ Gen５の動作ＣＴＬＥモデルを、以下では例として言及する。ゼロ（ｆ_Z2）は、ＡＤＣ利得の関数であり、他のものは固定されていると認められる。

ここで、次の定義が使用される。
ａ）ｆ_P1＝１.６５×ｆ_Z1
ｂ）ｆ_P2＝９.５ＧＨｚ
ｃ）ｆ_P3＝２８ＧＨｚ
ｄ）ｆ_P4＝２８ＧＨｚ
ｅ）ｆ_Z1＝４５０ＭＨｚ
ｆ）ｆ_Z2＝|ＡＤＣ利得|×ｆ_P2

図３は、－９ｄＢ、－１１ｄＢ及び－１３ｄＢのＡＤＣ利得についての標準的なＣＴＬＥ周波数応答を示している。ＡＤＣ利得が変化すると、ゼロ（ｆ_Z2）の位置がシフトして、応答曲線における傾きの最初の上昇部分が変化する。ＣＴＬＥ周波数応答は、ＡＤＣ利得と共に、調整可能な極（poles）とゼロ（zeros）によって特定されるが、課題としているこの処理では、目的の結果を達成するのには、ＡＤＣ利得だけの変化で充分である。なお、ＡＤＣ利得が変化すると、ｆ_Z2の位置も変更する。従って、最適なＣＴＬＥを特定する問題は、最適なＡＤＣ利得を選択する処理として表現することができる。

図４は、プロトコル・トラフィック分析をしながら、最適なＣＴＬＥを自動的に選択する手順の一実施形態のフローチャートを示す。このシーケンスは、４０において、トランスミッタ・リンク等化処理試験の開始で始まり、４２において、ＢＥＲＴとＤＵＴ間のリンク・トレーニングを開始する。概して、ＢＥＲＴは、ＤＵＴにプロトコルの変更を要求する信号を生成する。試験測定装置（典型的には、オシロスコープであるが、この装置に限定することを意図するものではない）は、ループバックと呼ばれる、ＢＥＲＴとＤＵＴの両方の側と通信を行う。このプロセスは、４４において、ＤＵＴとＢＥＲＴ間のループバックを確立し、チャンネルのステップ応答のデータを取り込む。次に、システムは、ソフトウェアＣＴＬＥの自動選択を実行するが、これは、測定装置のユーザ・インタフェースのメニュー・オプションとしても良い。選択されたら、４８において、最適なＣＴＬＥがプロトコル・トラフィックに適用され、５０において、プロトコル・デコーダを動作させる。

図５は、最適なＣＴＬＥを自動的に選択できる試験測定装置の実施例を示す。試験測定装置６０は、１つ以上のポート６２を含み、これは、任意の電気信号媒体であるか又は光から電気への変換回路を有していても良い。各ポート６２は、試験測定装置６０のチャンネルを構成していても良い。

各ポート６２は、被試験デバイス（ＤＵＴ）から信号を受信し、それをサンプラ・トラック・アンド・ホールド回路６４に送信する。トラック・アンド・ホールド回路６４は、１つ以上の高分解能アナログ・デジタル・コンバータ（ＡＤＣ）６８によるアナログ・デジタル変換を可能にするのに十分な時間、各信号をトラックし、一定に保持する。ＡＤＣは、１つ以上のプロセッサ７２の制御下でクロック・シンセサイザ６６からサンプル・クロックを受信しても良い。

ＡＤＣ６８は、トラック・アンド・ホールド回路６４からのアナログ信号をデジタル信号に変換する。ＡＤＣ６８にはサンプリング・レートがあり、これについては以下で詳しく説明する。例えば、ＡＤＣ６８は数ＧＳ/ｓ（ギガ・サンプル毎秒）から数百ＧＳ/ｓまでの信号をサンプリングできる。ある構成では、ＡＤＣ６８は、１ＧＳ/sから２００ＧＳ/sの間でアナログ信号をサンプリングできる。他の構成では、ＡＤＣ６８は、２ＧＳ/ｓから２５ＧＳ/ｓの間でアナログ信号をサンプリングできる。ＡＤＣ６８からのデジタル化された信号は、その後、アクイジション・メモリ７０に格納できる。

１つ以上のプロセッサ７２は、メモリ６９からの命令を実行するように構成されてもよく、そのような命令によって示される任意の方法や関連するステップを実行しても良い。一実施形態では、１つ以上のプロセッサは、デジタル化された波形を用いてＣＴＬＥ値を生成し、それらをメモリ６９又は試験測定装置６０上の任意の他のメモリに記憶する。メモリは、プロセッサ・キャッシュ、ランダム・アクセス・メモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）、ソリッド・ステート・メモリ、ハード・ディスク・ドライブ又はその他の任意のメモリ形式として実装できる。メモリは、データ、コンピュータ・プログラム・プロダクト及びその他の命令を記憶するための媒体として機能する。

ユーザ・インタフェース（ＵＩ）７４は、１つ以上のプロセッサ７２に結合される。ユーザ・インタフェース７４は、ディスプレイ７６上のＧＵＩでインタラクティブな操作を行うようにユーザが利用できるキーボード、マウス、トラックボール、タッチスクリーン、その他の任意の操作装置を有していても良い。ディスプレイ７６は、波形、測定値及び他のデータをユーザに表示するためのデジタル・スクリーン、ブラウン管ベースのディスプレイ、又は、他の任意のモニタであっても良い。

試験測定装置のユーザ・インタフェースは、この試験のためのユーザのためのオプションのメニューを提供しても良い。そのうちの１つとして、ＣＴＬＥ選択を自動化する選択があっても良い。これにより、図４に示すように、プロセス４６が開始される。この手順の開始時に、仕様に基づいてＣＴＬＥのリストが生成され、最適化手順で使用されるＣＴＬＥ候補としてメモリに記憶される。これを実現するため、装置のユーザ・インタフェース上で指定できるユーザが定義する分解能（granularity：細かさ）でＡＤＣ利得を、レンジ全体にわたって変化させる。

この自動プロセスが開始されると、対応するＣＴＬＥ周波数応答（ＣＴＬＥ候補の夫々について１つ）Ｈ_i(ｓ) ∀ i:１→Ｎが計算され、保存される。逆高速フーリエ変換（ＩＦＦＴ）を使用して、ＣＴＬＥの夫々について、時間領域インパルス応答が、次に示すように計算される。
［数Ｂ］
ｈ_i(ｔ)＝ＩＦＦＴ{Ｈ_i(ｓ)} ∀ i:１→Ｎ

チャンネルに関する情報は、チャンネルのステップ応答を通して取得される。これは、更なる処理のための全ての関連情報を含んでいるためである。

十分に長い定常状態部分を持つ時間領域チャンネル・ステップ応答波形を検討する。ステップ応答波形に対して以下の処理を行う。本願で使用されるチャンネルの応答はステップ応答であり、これは、チャンネルのインパルス応答を求めるために使用されることに注意されたい。しかし、他のタイプの応答を使用して、チャンネルのインパルス応答を求めることもできる。チャンネルのインパルス応答を求めるために使用されるチャンネル応答を限定する意図はなく、示唆するものでもない。第１に、ステップ応答波形の過渡状態と定常状態部分を捕捉（キャプチャ）したサンプルのみを分析対象として検討する。第２に、y軸は、［0, 1］の範囲（レンジ）内に収まるように正規化される。第３に、インパルス応答ｒ(ｔ)が、次の関係式を利用して算出される。

図６と図７は、ＰＣＩｅ Ｇｅｎ５で一般的な３２ＧＴ/ｓのチャンネルについて、それぞれ処理されたステップ波形と、これに対応するインパルス応答を示している。

第２段階として、Ｓ(ｔ)から導出された、チャンネルの時間領域インパルス応答であるｒ(ｔ)は、ＣＴＬＥ候補夫々の時間領域インパルス応答「ｈ_i(ｔ) ∀ ｉ:１→Ｎ」と畳み込み演算され、Ｎ個の等化処理された結果「ｐ_i(ｔ) ｉ:１→Ｎ」を生成する。
［数１]
ｐ_i(ｔ)=ｒ(ｔ)＊ｈ_i(ｔ) ∀ ｉ:１→Ｎ

チャンネルが正確に等化されている場合、つまり、ｈ_k(ｔ)が、ｒ(ｔ)の「逆（Inverse）」である場合、あるｉ＝ｋについて、ｐ_k(ｔ)＝δ(ｔ)のインパルスであり、これは、立ち上がり時間のない対応するステップ応答を生成する。実際には、これを実現することは不可能であり、このため、全体の応答ｐ_i(ｔ)は、チャンネルの等化処理が改善されるにつれて、δ(ｔ)の理論上の結果に近づく傾向がある。この挙動が、ＣＴＬＥが－９ｄＢ、－１２ｄＢ及び－１５ｄＢの実際の物理チャンネルに関して、図８に示されている。

これらＣＴＬＥは、２つの異なる側面を強調するように選択されている。第１に、ＣＴＬＥを適用したときに、チャンネルのインパルス応答の期待される改善を示すものであり、第２に、ＣＴＬＥの|ＡＤＣ利得|が増加すると、アンダーシュートの増加が現れるものである。これは、過剰な等化処理を示し、よって、望ましいものではない。

第３段階としては、以下に説明するように、数式１の等化インパルス応答から等化ステップ応答を導出し、最適性についての２つの異なる指標を評価する処理がある。更なる処理のために、等化インパルス応答の代わりに等化ステップ応答を検討する理由は、図８に見られるように、等化インパルス応答は反射、アンダーシュートなどの存在を受けて歪みに悩まされる一方、ステップ応答は、最適性指標を評価するためのより実用的な方法を提供する。

先に数式１で得られたｐ_i(ｔ) ∀ ｉ:１→Ｎを利用して、このプロセスは、次に示すように、等化されたインパルス応答ｐ_i(ｔ)から計算されるステップ波形Ｑ_i(ｔ)を再作成して記憶する。

次に、このプロセスは、高速フーリエ変換（ＦＦＴ）を使用して、以下に示すように、等化インパルス応答ｐ_i(ｔ)から周波数応答を計算する。
［数３］
Ｐ_i(ω)＝ＦＦＴ{ｐ_i(ｔ)} ∀ ｉ:１→Ｎ

図８と図９は、ＣＴＬＥ－９ｄＢ、－１２ｄＢ及び－１５ｄＢを比較するために、オリジナル（元）のチャンネル・ステップ及び周波数応答とともに、再生成されたステップ応答と周波数応答のセットを示している。

図８は、様々なＣＴＬＥを使用した正規化及び等化ステップ応答Ｑ_i(ｔ)：ｉ＝１，２及び３と、オリジナルのチャンネル・ステップ応答Ｓ(ｔ)を示す。図１０は、様々なソフトウェアＣＴＬＥを使用した正規化及び等化周波数応答Ｐ_i(ω)：ｉ＝１，２及び３と、オリジナルのチャンネル周波数応答を示す。

本願の実施形態は、等化ステップ応答及び等化周波数応答を使用して最適なＣＴＬＥに到達するのに、３つの指標を使用する。第１の指標は、遷移部分を避けて、数式２から得られるＱ_i(ｔ)を分析し、過剰等化処理をチェックすることから構成される。この指標に基づいて、オリジナルのステップ応答のセットから再作成された全てのＣＴＬＥ候補に関するステップ応答について、遷移部分から離れた応答の部分において十分に高い振幅を持つステップ応答のみが保持される。

過剰な等化処理は、遷移部分から離れたところのＱ_i(ｔ)の振幅を減少させ、図１１に見られるようなアンダーシュートをもたらすが、このようなものは、望ましいものではない。この工程では、遷移部分から離れている、オリジナルのチャンネル・ステップ応答Ｓ(ｔ)の平均レベルと、ｉ＝１からＮのＱ_i(ｔ)の平均レベルとを計算する。Ｍ個のサンプルについて、平均が計算されるとする。図１１は、開始インデックスと終了インデックスの間のＭ個のサンプルが、測定を行うのに利用される例を示す。

図１１は、オリジナルのステップ応答Ｓ(ｔ)と等化ステップ応答Ｑ_i(ｔ)：ｉ＝１から３を用いて、遷移から離れたところでの平均レベルの計算をそれぞれ示している。

平均_S(t)と平均_Qi(t) ∀ ｉ:１→Ｎとの間の正規化差分（Normalized Difference）は、次に示すように計算される。

正規化差分パラメータが特定の閾値より小さいＡＤＣ利得を有するＣＴＬＥのみが、以降の処理のために保持される。この方法によれば、この最初の一連の工程が終わると、ＣＴＬＥ候補の数が減少し（例えば、Ｎ₁＜Ｎ）、これらは、等化インパルス応答のアンダーシュートの挙動を非常によく抑制している。

第２の指標は、オリジナルの周波数応答に対する等化周波数応答Ｐ_i(ω)の誤差エネルギーの分析で構成される。理論的には、等化周波数応答は、少なくとも関心のある周波数レンジまでは、周波数領域において、フラットなラインある必要がある。しかし、図８に示すように、実際に実現できるのは、限られた範囲だけの改善である。オリジナルのチャンネル周波数応答を、Ｒ(ω)＝ＦＦＴ{ｒ(ｔ)}で表すとする。ここで、ｒ(ｔ)は、オリジナルのチャンネル・インパルス応答である。この工程では、特定の周波数区間にわたって、オリジナルの周波数応答の大きさと、等化周波数応答Ｐ_i(ω)：ｉ＝１からＮ₁の夫々との間の差分の２乗が、例として、図１１に示すように計算される。

図１１は、オリジナルの周波数応答Ｒ(ω)と周波数応答の候補Ｐ_i(ω)：ｉ＝１からＮ₁の差分の大きさの計算を示す。この手順は、図１１に示す区間におけるＫ個の周波数ビンにわたって、以下に示すように、Ｒ(ω)とＰ_i(ω)との間の差分の２乗、つまり、誤差エネルギー（error energy）を計算する。

また、最大誤差エネルギー：＝maximum（誤差エネルギー(ｉ))を定義する。

誤差エネルギー(ｉ) ∀ ｉ：１→Ｎと、最大誤差エネルギーとの間の正規化された差分を、以下に示すように計算する。

この正規化エネルギー差分(ｉ) ∀ ｉ：１→Ｎは、事前定義された閾値と比較されて、ＣＴＬＥ候補のセットから不要なものを取り除いて、Ｎ₂個のＣＴＬＥから成る更に減数されたセットにする。この方法によれば、この第２の一連の工程の最後において、Ｎ₂個（Ｎ₂＜Ｎ₁＜Ｎ）のＣＴＬＥがあり、これらは、等化インパルス応答のアンダーシュートの挙動を非常に良く抑制するのに加えて、チャンネル応答に関して、事前に定義された周波数区間について、チャンネルをより適切に等化処理を行う。

第３の指標では、最高の定常状態の性能を得るために、Ｐ_i(ω) ∀ ｉ:１→Ｎ₂について、ＤＣ（つまり、定常状態）レベルの最大化処理を利用する。ω＝０において、Ｒ(ω)とＰ_i(ω) ∀ ｉ:１→Ｎ₂とを比較すると、等化チャンネル・ステップ応答の定常状態の値がオリジナルの定常状態の値と、どの程度一致しているかが示される。この工程は、ＤＣ又はこれに非常に近い周波数でピークを生じさせるＣＴＬＥの候補を排除するために重要である。この点を強調するために、－９ｄＢ及び－１５ｄＢのＣＴＬＥを使用した後の等化周波数応答の例を、オリジナルのチャンネル周波数応答と共に含む周波数応答のプロットを図１２に示す。

図１２は、周波数領域において、オリジナルと比較した２つのＣＴＬＥの候補間の定常状態の応答の比較を示す。周波数応答Ｐ_i(ω)のＤＣ値は、その最大値と共に、以下に示すように測定される。
[数Ｉ]
ＤＣ値(ｉ)＝Ｐ_i(０) ∀ ｉ：１→Ｎ₂
[数Ｊ]
最大ＤＣ値＝maximum(ＤＣ値(ｉ)) ∀ ｉ：１→Ｎ₂

最大ＤＣ値とＤＣ値(ｉ)の夫々との間の正規化された差分が計算され、閾値と比較することで、既に減数されているＣＴＬＥ候補のセットから不要なものを取り除く。

第３の一連の工程の最後では、最小の|ＡＤＣ利得|を有するＣＴＬＥが、最適なＣＴＬＥとして選択される。

例として、図１３に示すように、－０.１ｄＢの分解能で－１０ｄＢから－１２ｄＢの間で、ＰＣＩｅ Gen５、３２ＧＴ/ｓの物理チャンネルを最適に等化するＣＴＬＥの候補を検討し、これらの等化ステップ応答を重ね合わせている。図１４は、等化ステップ応答の例を、オリジナルのステップ応答と共に示している。

実施形態のアプリケーションは、ほとんど区別できない等化ステップ応答を有する初期セットから最適なＣＴＬＥを自動的に選択する。最終的に選択されたＣＴＬＥは－１０.９ｄＢで、その応答は、図１５及び図１６に示すとおりである。

図１５は、選択されたＣＴＬＥの出力における最適化されたステップ応答を示す。図１６は、選択されたＣＴＬＥの出力におけるチャンネルの最適化されたインパルス応答を示す。

図１７は、ＣＴＬＥを自動選択するための全体的なプロセスの実施形態を示す。このプロセスは、８０において、ＣＴＬＥ候補のセット（set：組、一式）を生成することから始まる。この生成の一実施形態としては、ユーザが定義する分解能でＡＤＣ利得を変化させる処理がある。

プロセスは、８２において、ＣＴＬＥ夫々の時間領域インパルス応答を求める。一実施形態は、ｈ_i(ｔ)の逆高速フーリエ変換を利用し、そのセットをメモリに保存する。プロセスは、８４において、ステップ応答波形Ｓ(ｔ)を捕捉（キャプチャ）し、これを正規化して、そのインパルス応答ｒ(ｔ)を計算する。

プロセスは、８６において、複数の等化された結果ｐ_i(ｔ)を生成する。一実施形態では、これには、数式１を用いてチャンネルのインパルス応答とＮ個のＣＴＬＥを畳み込み演算する処理を含む。このプロセスは、８８において、全てのＣＴＬＥ候補の等化インパルス応答からステップ波形と周波数応答のセットを生成する。一実施形態では、これは、数式２及び数式３を用いて実現される。

このプロセスは、ＣＴＬＥ候補夫々の個別のステップ波形と周波数応答を得ると、最適なＣＴＬＥの絞り込みを始める。９０では、過剰な等化処理を生じるＣＴＬＥの候補がセットから削除又は除去され、第１減数候補セットが生成される。一実施形態では、除去すべき候補は、上述のように、等化ステップ波形Ｑ_i(ｔ)を分析することによって特定される。

次いで、プロセスは、セットに残っているＣＴＬＥ候補の中で、９０の等化インパルス応答について、アンダーシュートの挙動を抑制するものをセットとして選択することで、ＣＴＬＥ候補のセットを更に減数する。こうした挙動を生じないＣＴＬＥ候補はセットから除去され、こうした挙動を生じるＣＴＬＥ候補は維持される。一実施形態では、このプロセスは、等化周波数応答Ｐ_i(ω)を分析する。これにより、９２において、第２減数セットが生成される。

このプロセスは、このセットから、ＤＣ又はＤＣに非常に近い周波数以外でピークを生じさせるＣＴＬＥ候補を除去する。一実施形態では、これは、等化周波数応答Ｐ_i(ω)を分析することによって行われる。９４において、オリジナルのチャンネル・ステップ応答に一致する定常状態値を持つＣＴＬＥが選択されるが、これは、最小値の|ＡＤＣ利得|を有するＣＴＬＥが最適なＣＴＬＥとして選択されるというものである。最適なＣＴＬＥが求められたら、プロセスは、続いて、この最適なＣＴＬＥをプロトコル・トラフィックに適用し、プロトコル・トラフィックをデコードしても良い。

このようにして、実施形態は、規格に準拠する必要があるデバイスにおける通信チャンネルに対するトランスミッタ・リンク等化試験のための最適なＣＴＬＥを決定する自動化された方法を提供する。実施形態は、デバイスを検証するための試験の時間とコストを増加させる長い手動プロセスを排除する。

本開示技術の態様は、特別に作成されたハードウェア、ファームウェア、デジタル・シグナル・プロセッサ又はプログラムされた命令に従って動作するプロセッサを含む特別にプログラムされた汎用コンピュータ上で動作できる。本願における「コントローラ」又は「プロセッサ」という用語は、マイクロプロセッサ、マイクロコンピュータ、ＡＳＩＣ及び専用ハードウェア・コントローラ等を意図する。本開示技術の態様は、１つ又は複数のコンピュータ（モニタリング・モジュールを含む）その他のデバイスによって実行される、１つ又は複数のプログラム・モジュールなどのコンピュータ利用可能なデータ及びコンピュータ実行可能な命令で実現できる。概して、プログラム・モジュールとしては、ルーチン、プログラム、オブジェクト、コンポーネント、データ構造などを含み、これらは、コンピュータその他のデバイス内のプロセッサによって実行されると、特定のタスクを実行するか、又は、特定の抽象データ形式を実現する。コンピュータ実行可能命令は、ハードディスク、光ディスク、リムーバブル記憶媒体、ソリッド・ステート・メモリ、ＲＡＭなどのコンピュータ可読記憶媒体に記憶しても良い。当業者には理解されるように、プログラム・モジュールの機能は、様々な実施例において必要に応じて組み合わせられるか又は分散されても良い。更に、こうした機能は、集積回路、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）などのようなファームウェア又はハードウェア同等物において全体又は一部を具体化できる。特定のデータ構造を使用して、本開示技術の１つ以上の態様をより効果的に実施することができ、そのようなデータ構造は、本願に記載されたコンピュータ実行可能命令及びコンピュータ使用可能データの範囲内と考えられる。

開示された態様は、場合によっては、ハードウェア、ファームウェア、ソフトウェア又はこれらの任意の組み合わせで実現されても良い。開示された態様は、１つ以上のプロセッサによって読み取られ、実行され得る１つ又は複数のコンピュータ可読媒体によって運搬されるか又は記憶される命令として実現されても良い。そのような命令は、コンピュータ・プログラム・プロダクトと呼ぶことができる。本願で説明するコンピュータ可読媒体は、コンピューティング装置によってアクセス可能な任意の媒体を意味する。限定するものではないが、一例としては、コンピュータ可読媒体は、コンピュータ記憶媒体及び通信媒体を含んでいても良い。

コンピュータ記憶媒体とは、コンピュータ読み取り可能な情報を記憶するために使用することができる任意の媒体を意味する。限定するものではないが、例としては、コンピュータ記憶媒体としては、ランダム・アクセス・メモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、電気消去可能プログラマブル読み出し専用メモリ（ＥＥＰＲＯＭ）、フラッシュメモリやその他のメモリ技術、コンパクト・ディスク読み出し専用メモリ（ＣＤ-ＲＯＭ）、ＤＶＤ（Digital Video Disc）やその他の光ディスク記憶装置、磁気カセット、磁気テープ、磁気ディスク記憶装置やその他の磁気記憶装置、及び任意の技術で実装された任意の他の揮発性又は不揮発性の取り外し可能又は取り外し不能の媒体を含んでいても良い。コンピュータ記憶媒体としては、信号そのもの及び信号伝送の一時的な形態は除外される。

通信媒体とは、コンピュータ可読情報の通信に利用できる任意の媒体を意味する。限定するものではないが、例としては、通信媒体には、電気、光、無線周波数（ＲＦ）、赤外線、音又はその他の形式の信号の通信に適した同軸ケーブル、光ファイバ・ケーブル、空気又は任意の他の媒体を含んでも良い。

加えて、本願の説明は、特定の特徴に言及している。本明細書における開示には、これらの特定の特徴の全ての可能な組み合わせが含まれると理解すべきである。ある特定の特徴が特定の態様又は実施例に関連して開示される場合、その特徴は、可能である限り、他の態様及び実施例との関連においても利用できる。

また、本願において、２つ以上の定義されたステップ又は工程を有する方法に言及する場合、これら定義されたステップ又は工程は、状況的にそれらの可能性を排除しない限り、任意の順序で又は同時に実行しても良い。

実施例

以下では、本願で開示される技術の理解に有益な実施例が提示される。この技術の実施形態は、以下で記述する実施例の１つ以上及び任意の組み合わせを含んでいても良い。

実施例１は、連続時間線形等化（ＣＴＬＥ）フィルタを自動的に選択する方法であって、被試験デバイス（ＤＵＴ）の通信リンクに関するチャンネルの応答波形を捕捉（キャプチャ）する処理と、複数のＣＴＬＥ候補からなるセットを生成する処理と、ステップ応答波形を使用して複数のＣＴＬＥ候補からなるセットからＣＴＬＥを自動的に選択する処理とを具える。

実施例２は、実施例１の方法であって、上記ＣＴＬＥを自動的に選択する処理が、上記ＣＴＬＥ候補夫々の時間領域インパルス応答を求める処理と、上記応答波形からチャンネル・インパルス応答を計算する処理と、上記チャンネル・インパルス応答を上記ＣＴＬＥ候補夫々の上記時間領域インパルス応答とともに使用して上記ＣＴＬＥ候補夫々に関する等化インパルス応答を生成する処理と、上記ＣＴＬＥ候補夫々に関する上記等化インパルス応答からステップ波形及び周波数応答のセットを生成する処理と、上記セット内の上記ＣＴＬＥ候補の数を減らす処理と、オリジナルのチャンネル応答に最も近い定常状態の値を持つＣＴＬＥを選択する処理とを有する。

実施例３は、実施例１又は２のいずれかの方法であって、複数のＣＴＬＥ候補からなるセットを生成する処理が、ユーザ入力に基づく値のステップ・サイズで、値のレンジにわたってアナログ・デジタル・コンバータ利得を変化させる処理を含む。

実施例４は、実施例２の方法であって、上記ＣＴＬＥ候補夫々についての上記時間領域インパルス応答を求める処理が、上記ＣＴＬＥ候補夫々に逆高速フーリエ変換を適用する処理を含む。

実施例５は、実施例１から４のいずれかの方法であって、上記応答波形を捕捉する処理が、上記チャンネルのステップ応答波形を捕捉する処理と、分析のために上記ステップ応答波形の過渡部分及び定常状態部分を捕捉するサンプルだけを上記ステップ応答波形から選択することによって上記ステップ応答波形を正規化する処理と、レンジ［0, 1］内に入るようにｙ軸を正規化する処理とを有する。

実施例６は、実施例２の方法であって、上記チャンネル・インパルス応答と上記ＣＴＬＥ候補夫々の上記インパルス応答とを使用する処理が、上記チャンネル・インパルス応答を上記ＣＴＬＥ候補夫々に関する時間領域インパルス応答と畳み込み演算する処理を有する。

実施例７は、実施例２の方法であって、上記等化インパルス応答から上記ステップ波形のセットを生成する処理が、上記ＣＴＬＥ候補夫々に関するステップ波形を上記ＣＴＬＥ候補に関する上記等化インパルス応答から再作成する処理を含む。

実施例８は、実施例２の方法であって、上記セット内の上記ＣＴＬＥ候補の数を減らす処理が、過剰な等化処理を引き起こすＣＴＬＥ候補を上記セットから削除する処理と、上記セット内に残っている上記ＣＴＬＥ候補の中からアンダーシュートの挙動を抑制するＣＴＬＥ候補のみを維持する処理とを有する。

実施例９は、実施例２の方法であって、オリジナルのチャンネル・ステップ応答に最も近い定常状態値を有する上記ＣＴＬＥを選択する処理が、上記ＣＴＬＥ候補夫々に関する上記周波数応答の定常状態値を見つける処理と、上記ＣＴＬＥ候補の上記定常状態値の中から最大定常状態値を求める処理と、上記最大定常状態値と上記ＣＴＬＥ候補夫々の定常状態値との間の正規化差分を求める処理と、最小のアナログ・デジタル・コンバータ利得を持つＣＴＬＥ候補を選択する処理とを有する。

実施例１０は、実施例１から９のいずれかに記載の方法であって、被試験デバイス（ＤＵＴ）に関するトランスミッタ・リンク等化試験を開始する処理と、上記ＤＵＴのリンク・トレーニングを開始する処理とを更に具える。

実施例１１は、試験測定装置であって、ユーザ・インタフェースと、上記試験測定装置が被試験デバイス（ＤＵＴ）に接続できるようにするポートと、１つ以上のプロセッサとを具え、該１つ以上のプロセッサは、複数のＣＴＬＥ候補からなるセットを生成する処理と、チャンネルの応答波形を捕捉する処理と、上記応答波形を使用して上記複数のＣＴＬＥ候補からなるセットからＣＴＬＥを自動的に選択する処理とを上記１つ以上のプロセッサに行わせるプログラムを実行するよう構成される。

実施例１２は、実施例１１の試験測定装置であって、上記複数のＣＴＬＥ候補からなるセットからＣＴＬＥを自動的に選択する処理を上記１つ以上のプロセッサに行わせるプログラムは、上記ＣＴＬＥ候補夫々の時間領域インパルス応答を求める処理と、上記チャンネルの上記応答波形からチャンネル・インパルス応答を計算する処理と、上記チャンネル・インパルス応答を上記ＣＴＬＥ候補夫々の上記時間領域インパルス応答とともに使用して上記ＣＴＬＥ候補夫々に関する等化インパルス応答を生成する処理と、上記ＣＴＬＥ候補夫々に関する上記等化インパルス応答からステップ波形及び周波数応答のセットを生成する処理と、上記セット内の上記ＣＴＬＥ候補の数を減らす処理と、上記チャンネル・ステップ応答に最も近い定常状態値を持つＣＴＬＥ候補を、選択されたＣＴＬＥとして選択する処理とを上記１つ以上のプロセッサに行わせる。

実施例１３は、実施例１１又は１２のいずれかの試験測定装置であって、上記複数のＣＴＬＥ候補からなる上記セットを生成する処理を上記１つ以上のプロセッサに行わせるプログラムが、ユーザ入力に基づく値のステップ・サイズで、値のレンジにわたってアナログ・デジタル・コンバータ利得を変化させる処理を上記１つ以上のプロセッサに行わせるプログラムを含む。

実施例１４は、実施例１２の試験測定装置であって、上記ＣＴＬＥ候補夫々の時間領域インパルス応答を求める処理を上記１つ以上のプロセッサに行わせるプログラムは、上記ＣＴＬＥ候補夫々に逆高速フーリエ変換を適用する処理を上記１つ以上のプロセッサに行わせるプログラムを含む。

実施例１５は、実施例１１から１４のいずれかの試験測定装置であって、上記チャンネルの上記応答波形を捕捉する処理を上記１つ以上のプロセッサに行わせるプログラムは、上記チャンネルのステップ応答波形を捕捉する処理と、上記チャンネルの上記ステップ応答波形を正規化する処理とを上記１つ以上のプロセッサに行わせる。

実施例１６は、実施例１２の試験測定装置であって、上記チャンネル・インパルス応答を上記ＣＴＬＥ候補夫々の上記インパルス応答とともに使用する処理を上記１つ以上のプロセッサに行わせるプログラムは、上記チャンネル・インパルス応答を上記ＣＴＬＥ候補夫々の上記時間領域インパルス応答と畳み込み演算する処理を上記１つ以上のプロセッサに行わせるプログラムを含む。

実施例１７は、実施例１２の試験測定装置であって、上記等化インパルス応答から上記ステップ波形の上記セットを生成する処理を上記１つ以上のプロセッサに行わせるプログラムは、上記ＣＴＬＥ候補夫々の上記ステップ波形を上記ＣＴＬＥ候補に関する等化インパルス応答から再作成する処理を上記１つ以上のプロセッサに行わせるプログラムを含む。

実施例１８は、実施例１２の試験測定装置であって、上記ＣＴＬＥ候補夫々に関する上記周波数応答を生成する処理を上記１つ以上のプロセッサに行わせるプログラムは、上記ＣＴＬＥ候補夫々に関する上記等化インパルス応答に高速フーリエ変換を適用する処理を上記１つ以上のプロセッサに行わせるプログラムを含む。

実施例１９は、実施例１２の試験測定装置であって、上記セット内の上記ＣＴＬＥ候補の数を減少させる処理を上記１つ以上のプロセッサに行わせるプログラムは、上記セット内の過剰等化処理を引き起こすＣＴＬＥ候補を削除する処理と、アンダーシュートの挙動を抑制するＣＴＬＥ候補のみを維持する処理とを上記１つ以上のプロセッサに行わせるプログラムを含む。

実施例２０は、実施例１１から１９のいずれかの試験測定装置であって、上記チャンネル・ステップ応答に最も近い定常状態値を持つ上記ＣＴＬＥ候補を選択する処理を上記１つ以上のプロセッサに行わせるプログラムは、上記ＣＴＬＥ候補夫々に関する上記周波数応答の定常状態値を見つける処理と、上記ＣＴＬＥ候補の上記定常状態値の中から最大定常状態値を求める処理と、上記最大定常状態値と上記ＣＴＬＥ候補夫々の上記定常状態値との間の正規化差分を求める処理と、最小のアナログ・デジタル・コンバータ利得を有するＣＴＬＥ候補を上記選択されたＣＴＬＥとして特定する処理とを上記１つ以上のプロセッサに行わせるプログラムを含む。

明細書、要約書、特許請求の範囲及び図面に開示される全ての機能、並びに開示される任意の方法又はプロセスにおける全てのステップは、そのような機能やステップの少なくとも一部が相互に排他的な組み合わせである場合を除いて、任意の組み合わせで組み合わせることができる。明細書、要約書、特許請求の範囲及び図面に開示される機能の夫々は、特に明記されない限り、同じ、等価、又は類似の目的を果たす代替の機能によって置き換えることができる。

説明の都合上、本開示技術の具体的な態様を図示し、説明してきたが、本発明の要旨と範囲から離れることなく、種々の変更が可能なことが理解できよう。従って、本開示技術は、添付の請求項以外では、限定されるべきではない。

６０ 試験測定装置
６２ ポート
６４ サンプラ・トラック及びホールド回路
６６ クロック・シンセサイザ
６８ アナログ・デジタル・コンバータ
６９ メモリ
７０ アクイジション・メモリ
７２ プロセッサ
７４ ユーザ・インタフェース（ＵＩ）
７６ ディスプレイ

Claims (20)

1. 連続時間線形等化（ＣＴＬＥ）フィルタを自動的に選択する方法であって、
   被試験デバイス（ＤＵＴ）の通信リンクに関するチャンネルの応答波形を捕捉する処理と、
   複数のＣＴＬＥ候補からなるセットを生成する処理と、
   上記応答波形を使用して上記複数のＣＴＬＥ候補からなる上記セットからＣＴＬＥを自動的に選択する処理と
   を具えるＣＴＬＥフィルタを自動的に選択する方法。
2. 上記ＣＴＬＥを自動的に選択する処理が、
   上記ＣＴＬＥ候補夫々の時間領域インパルス応答を求める処理と、
   上記応答波形からチャンネル・インパルス応答を計算する処理と、
   上記ＣＴＬＥ候補夫々の上記時間領域インパルス応答とともに上記チャンネル・インパルス応答を使用して、上記ＣＴＬＥ候補夫々に関する等化インパルス応答を生成する処理と、
   上記ＣＴＬＥ候補夫々に関する上記等化インパルス応答からステップ波形及び周波数応答のセットを生成する処理と、
   上記セット内の上記ＣＴＬＥ候補の数を減らす処理と、
   オリジナルの上記チャンネル応答に最も近い定常状態の値を持つＣＴＬＥを選択する処理と
   を有する請求項１記載のＣＴＬＥフィルタを自動的に選択する方法。
3. 複数のＣＴＬＥ候補からなるセットを生成する処理が、ユーザ入力に基づく値のステップ・サイズで、値のレンジにわたってアナログ・デジタル・コンバータ利得を変化させる処理を含む請求項１記載のＣＴＬＥフィルタを自動的に選択する方法。
4. 上記ＣＴＬＥ候補夫々についての上記時間領域インパルス応答を求める処理が、上記ＣＴＬＥ候補夫々に逆高速フーリエ変換を適用する処理を含む請求項２記載のＣＴＬＥフィルタを自動的に選択する方法。
5. 上記応答波形を捕捉する処理が、
   上記チャンネルのステップ応答波形を捕捉する処理と、
   分析のために上記ステップ応答波形の過渡部分及び定常状態部分を捕捉するサンプルだけを上記ステップ応答波形から選択することによって上記ステップ応答波形を正規化する処理と、
   レンジ［0, 1］内に入るようにｙ軸を正規化する処理と
   を有する請求項１記載のＣＴＬＥフィルタを自動的に選択する方法。
6. 上記チャンネル・インパルス応答と上記ＣＴＬＥ候補夫々の上記インパルス応答とを使用する処理が、上記チャンネル・インパルス応答を上記ＣＴＬＥ候補夫々に関する時間領域インパルス応答と畳み込み演算する処理を有する請求項２記載のＣＴＬＥフィルタを自動的に選択する方法。
7. 上記等化インパルス応答から上記ステップ波形のセットを生成する処理が、上記ＣＴＬＥ候補夫々に関するステップ波形を上記ＣＴＬＥ候補に関する上記等化インパルス応答から再作成する処理を含む請求項２記載のＣＴＬＥフィルタを自動的に選択する方法。
8. 上記セット内の上記ＣＴＬＥ候補の数を減らす処理が、
   過剰な等化処理を引き起こすＣＴＬＥ候補を上記セットから削除する処理と、
   上記セット内に残っている上記ＣＴＬＥ候補の中からアンダーシュートの挙動を抑制するＣＴＬＥ候補のみを維持する処理と
   を有する請求項２記載のＣＴＬＥフィルタを自動的に選択する方法。
9. 上記オリジナルのチャンネル応答に最も近い定常状態値を有する上記ＣＴＬＥを選択する処理が、
   上記ＣＴＬＥ候補夫々に関する上記周波数応答の定常状態値を見つける処理と、
   上記ＣＴＬＥ候補の上記定常状態値の中から最大定常状態値を求める処理と、
   上記最大定常状態値と上記ＣＴＬＥ候補夫々の定常状態値との間の正規化差分を求める処理と、
   最小のアナログ・デジタル・コンバータ利得を持つＣＴＬＥ候補を選択する処理と
   を有する請求項２記載のＣＴＬＥフィルタを自動的に選択する方法。
10. 被試験デバイス（ＤＵＴ）に関するトランスミッタ・リンク等化試験を開始する処理と、
    上記ＤＵＴのリンク・トレーニングを開始する処理と
    を更に具える請求項１記載のＣＴＬＥフィルタを自動的に選択する方法。
11. 試験測定装置であって、
    ユーザ・インタフェースと、
    上記試験測定装置が被試験デバイス（ＤＵＴ）に接続できるようにするポートと、
    １つ以上のプロセッサと
    を具え、該１つ以上のプロセッサが、
    複数のＣＴＬＥ候補からなるセットを生成する処理と、
    チャンネルの応答波形を捕捉する処理と、
    上記応答波形を使用して上記複数のＣＴＬＥ候補からなるセットからＣＴＬＥを自動的に選択する処理と
    を上記１つ以上のプロセッサに行わせるプログラムを実行するよう構成される試験測定装置。
12. 上記複数のＣＴＬＥ候補からなるセットからＣＴＬＥを自動的に選択する処理を上記１つ以上のプロセッサに行わせるプログラムは、
    上記ＣＴＬＥ候補夫々の時間領域インパルス応答を求める処理と、
    上記チャンネルの上記応答波形からチャンネル・インパルス応答を計算する処理と、
    上記チャンネル・インパルス応答を上記ＣＴＬＥ候補夫々の上記時間領域インパルス応答とともに使用して上記ＣＴＬＥ候補夫々に関する等化インパルス応答を生成する処理と、
    上記ＣＴＬＥ候補夫々に関する上記等化インパルス応答からステップ波形及び周波数応答のセットを生成する処理と、
    上記セット内の上記ＣＴＬＥ候補の数を減らす処理と、
    上記チャンネル応答に最も近い定常状態値を持つＣＴＬＥ候補を、選択されたＣＴＬＥとして選択する処理と
    を上記１つ以上のプロセッサに行わせる請求項１１記載の試験測定装置。
13. 上記複数のＣＴＬＥ候補からなる上記セットを生成する処理を上記１つ以上のプロセッサに行わせるプログラムが、ユーザ入力に基づく値のステップ・サイズで、値のレンジにわたってアナログ・デジタル・コンバータ利得を変化させる処理を上記１つ以上のプロセッサに行わせるプログラムを含む請求項１１記載の試験測定装置。
14. 上記ＣＴＬＥ候補夫々の上記時間領域インパルス応答を求める処理を上記１つ以上のプロセッサに行わせるプログラムは、上記ＣＴＬＥ候補夫々に逆高速フーリエ変換を適用する処理を上記１つ以上のプロセッサに行わせるプログラムを含む請求項１２記載の試験測定装置。
15. 上記チャンネルの上記応答波形を捕捉する処理を上記１つ以上のプロセッサに行わせるプログラムは、上記チャンネルのステップ応答波形を捕捉する処理と、上記チャンネルの上記ステップ応答波形を正規化する処理とを上記１つ以上のプロセッサに行わせる請求項１１記載の試験測定装置。
16. 上記チャンネル・インパルス応答を上記ＣＴＬＥ候補夫々の上記インパルス応答とともに使用する処理を上記１つ以上のプロセッサに行わせるプログラムは、上記チャンネル・インパルス応答を上記ＣＴＬＥ候補夫々の上記時間領域インパルス応答と畳み込み演算する処理を上記１つ以上のプロセッサに行わせるプログラムを含む請求項１２記載の試験測定装置。
17. 上記等化インパルス応答から上記ステップ波形の上記セットを生成する処理を上記１つ以上のプロセッサに行わせるプログラムは、上記ＣＴＬＥ候補夫々の上記ステップ波形を上記ＣＴＬＥ候補に関する等化インパルス応答から再作成する処理を上記１つ以上のプロセッサに行わせるプログラムを含む請求項１２記載の試験測定装置。
18. 上記ＣＴＬＥ候補夫々に関する上記周波数応答を生成する処理を上記１つ以上のプロセッサに行わせるプログラムは、上記ＣＴＬＥ候補夫々に関する上記等化インパルス応答に高速フーリエ変換を適用する処理を上記１つ以上のプロセッサに行わせるプログラムを含む請求項１２記載の試験測定装置。
19. 上記セット内の上記ＣＴＬＥ候補の数を減少させる処理を上記１つ以上のプロセッサに行わせるプログラムは、上記セット内の過剰等化処理を引き起こすＣＴＬＥ候補を削除する処理と、アンダーシュートの挙動を抑制するＣＴＬＥ候補のみを維持する処理とを上記１つ以上のプロセッサに行わせるプログラムを含む請求項１２記載の試験測定装置。
20. 上記チャンネル応答に最も近い定常状態値を持つ上記ＣＴＬＥ候補を選択する処理を上記１つ以上のプロセッサに行わせるプログラムは、
    上記ＣＴＬＥ候補夫々に関する上記周波数応答の定常状態値を見つける処理と、
    上記ＣＴＬＥ候補の上記定常状態値の中から最大定常状態値を求める処理と、
    上記最大定常状態値と上記ＣＴＬＥ候補夫々の上記定常状態値との間の正規化差分を求める処理と、
    最小のアナログ・デジタル・コンバータ利得を有するＣＴＬＥ候補を上記選択されたＣＴＬＥとして特定する処理と
    を上記１つ以上のプロセッサに行わせるプログラムを含む請求項１１記載の試験測定装置。

Images