JP2023168323A - 試験測定装置及びイコライザ・タップ値を求める方法 - Google Patents

試験測定装置及びイコライザ・タップ値を求める方法 Download PDF

Info

Publication number
JP2023168323A
JP2023168323A JP2023080062A JP2023080062A JP2023168323A JP 2023168323 A JP2023168323 A JP 2023168323A JP 2023080062 A JP2023080062 A JP 2023080062A JP 2023080062 A JP2023080062 A JP 2023080062A JP 2023168323 A JP2023168323 A JP 2023168323A
Authority
JP
Japan
Prior art keywords
equalized
waveform
waveforms
processors
aligned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023080062A
Other languages
English (en)
Inventor
カン・タン
Kan Tan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of JP2023168323A publication Critical patent/JP2023168323A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0058—Detection of the synchronisation error by features other than the received signal transition detection of error based on equalizer tap values
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

【課題】１つのユニット・インターバル（ＵＩ）パルス高さを正確に測定する。【解決手段】試験測定装置１０は、装置１０を被試験デバイス（ＤＵＴ）１２に接続するための１つ以上の入力ポート１４と、１つ以上のプロセッサ１６とを有し、１つ以上のプロセッサが、ＤＵＴからの等化処理波形及び非等化処理波形を、これら波形に対応するデジタル・パターンを知ることなく、波形からデジタル・パターンを抽出することなしに入力ポートを介して受信する処理と、等化処理波形及び非等化処理波形を時間的に揃えて、揃えた等化処理波形及び揃えた非等化処理波形を生成する処理と、揃えた等化処理波形及び揃えた非等化処理波形を使用して、イコライザ・タップ値を求める処理とを１つ以上のプロセッサに行わせるプログラムを実行するよう構成される。【選択図】図１４

Description

本開示は、試験測定システムに関し、特に、デジタル通信システムにおけるトランスミッタ・イコライザ・タップ値を抽出するための技術に関する。
デジタル通信システムでは、信号速度が上がると、システム性能を改善するために、トランスミッタ（Ｔｘ）とレシーバ（Ｒｘ）においてイコライザが広く使用されている。例えば、表１に示すように、ＰＣＩｅ（Peripheral Component Interconnect Express）システムの世代について、伝送速度が３２ＧＴ／ｓから６４ＧＴ／ｓに増加するにつれて、Ｔｘのフィード・フォワード・イコライザ（ＦＦＥ：Feed Forward Equalizer）タップの数は、第５世代（Gen5）の３から第６世代（Gen6）の４に増加している。加えて、信号変調方式は、第６世代より前の世代のＮＲＺ（ノン・リターン・トゥ・ゼロ）から、第６世代のＰＡＭ４（４値パルス振幅変調）に変更されている。
Figure 2023168323000002
図１は、第６世代ＰＣＩｅのＴｘ ＦＦＥの構造を示しており、メイン・カーソル・タップｃ0と、１個のポスト・カーソル・タップｃ+1と、２個のプリ・カーソル・タップｃ-1、ｃ-2とがある。
図２は、パターン波形に対するＴｘ ＦＦＥの影響を示す。ＦＦＥタップは、ディエンファシス、プリシュート１、プリシュート２、ブーストの４つの値を定める。これらの４つの値は、パルスの高さＶa、Ｖb、Ｖc1、Ｖc2、Ｖdを測定できれば計算できる。４個のＴｘ ＦＦＥタップは、計算された４つの値（ディエンファシス、プリシュート１、プリシュート２、ブースト）から導き出すことができる。図２に示す４つの式は、Ｔｘ ＦＦＥタップの値を求めるのに十分な条件を与える。
特開２０２２－１８３１４２公報
「テクトロニクス社製オシロスコープ」の紹介サイト、テクトロニクス、［online］、［２０２３年５月１４日検索］、インターネット<https://www.tek.com/ja/products/oscilloscopes>
しかし、第６世代ＰＣＩｅのシグナリングの高周波特性により、単一のユニット・インターバル（ＵＩ）のパルスの高さを正確に測定することは実用的ではない。信号が高速になると、高い周波数での高い挿入損失によって引き起こされるシンボル間干渉のような障害が大幅に増加し、単一のＵＩパルスが単一のＵＩ内でセトリング（settle：落ち着く、安定する）できない可能性があるため、障害の影響なしにパルス高さを測定することはできない。
パルス高さ測定の制限を回避するために、図３に示す方法を使用することもできる。オシロスコープ（「スコープ」とも呼ばれる）又は他の試験測定装置は、トランスミッタ・イコライザをオンにした場合とオンにしない場合で、被試験トランスミッタ・デバイスのパターン波形を捕捉し、１つ以上のプロセッサで動作している後処理ソフトウェアが、トランスミッタ・イコライザをオンにした場合とオンにしない場合のステップ応答波形を抽出する。トランスミッタは、トランスミッタ・イコライザをオンにするかどうかを設定できる。トランスミッタのイコライザ・タップは、測定された等化ステップ応答波形と再構築された等化ステップ応答波形との間の平均二乗誤差（MSE：mean squared error）を最小化する最良適合（Best Fit）によって得ることができる。再構築された等化ステップ応答波形は、トランスミッタ・イコライザをオフにした状態でステップ応答波形に適用されるトランスミッタ・イコライザである。この方法の他のバリエーションでも平均二乗誤差手法が使用されるが、抽出されたステップ応答を使用する代わりに抽出されたパルス応答を使用しても良い。いずれの場合も、システムはパターン情報を持っているか、波形からパターン情報を抽出することができる。
本願の実施形態は、入力波形データからのイコライザ・タップの抽出を含む。実施形態は、波形によって表されるデジタル・パターンの知識なしに、そしてパターン検出を用いることなく、これを達成する。これにより、重大な障害が発生するパターンの検出を試みるときに発生する可能性のある問題が軽減される。
上記の方法は、パターン波形に対応するデジタル・パターンの知識に依存している。これらデジタル・パターンとしては、ＮＲＺ信号の場合は、ビット０、１のシーケンスとすることができ、ＰＡＭ４信号の場合は、シンボル０、１、２、３のシーケンスとすることができる。
図１は、第６世代ＰＣＩｅのトランスミッタＦＦＥ構造の図を示す。 図２は、トランスミッタＦＦＥが波形に与える影響の図を示す。 図３は、トランスミッタＦＦＥの測定の図を示す。 図４は、デジタル・パターン入力とパターン波形を出力とする線形システムの図を示す。 図５は、パターン検出によるＦＦＥ抽出の図を示す。 図６は、イコライズされていない波形に適用されるトランスミッタ・イコライザの図を示す。 図７は、パターン知識なしでのスペクトル領域イコライザ・タップ抽出の一実施形態を示す。 図８は、２つの波形間の相互相関関数のグラフを示す。 図９は、揃えた波形のグラフを示す。 図１０は、波形期待比と構成スペクトル比のグラフを示す。 図１１は、一実施例を用いて抽出したトランスミッタＦＦＥタップの図を示す。 図１２は、他の実施例を用いて抽出したトランスミッタＦＦＥタップを示す。 図１３は、他の実施例を用いて抽出したトランスミッタＦＦＥタップの図を示す。 図１４は、試験測定装置の実施形態を示す。
図４に示すように、デジタル・パターンが既知であれば、パターン波形からステップ応答又はパルス応答を抽出できる。図４の中央のブロックは線形システムを表しており、これは、インパルス応答、ステップ応答又はパルス応答によって等価的に表すことができる。
デジタル・パターンが不明な場合、プロセスは、パターン波形からパターンを検出する必要がある。図５は、このワークフローの一例を示す。しかし、測定パターン波形に著しい障害がある場合、デジタル・パターンを正しく検出できない場合がある。デジタル・パターン検出の誤差は、検出されたデジタル・パターンに基づくステップ応答又はパルス応答の抽出の精度に影響を与えるため、ステップ応答又はパルス応答に基づいてＦＦＥタップを抽出するときに、トランスミッタ・イコライザ・タップ値の精度が低下する。
本願の実施形態は、パターン検出なしで波形からイコライザ・タップを抽出できる手法を提供する。波形からデジタル・パターンを正確に検出することが実行不可能な場合、説明される手法は、図５に示すようなパターン検出を伴わずにタップを抽出できる。
図６に示すように、リアルタイム・オシロスコープ又は等価時間サンプリング・オシロスコープによって取得された２つの波形は、トランスミッタ・イコライザによって互いに関連づけられる。
本願の実施形態は、等化処理（equalized）波形スペクトルと非等化処理（un-equalized）波形スペクトルとの比として、トランスミッタ・イコライザの周波数領域伝達関数を導出できる。図７に示すように、Ｔｘ ＦＦＥタップは、デジタル・パターンを知ることなしに抽出される。図７は、デジタル・パターンの知識なしにＦＦＥタップを求めるための１つの手法を示しており、従来の手法のようにデジタル・パターンを抽出する必要はない。このアプリケーションでは、短時間高速フーリエ変換（ＦＦＴ）を使用して２つの信号のスペクトルを分析し、ＦＦＥタップを抽出する。
オシロスコープ又はその他の試験測定装置は、非等化処理波形と等化処理波形をアクイジション（波形データとして取り込み）する。試験測定装置は、例として、リアルタイム・オシロスコープ又は等価時間サンプリング・オシロスコープから構成されても良い。次いで、この装置は、ユニット・インターバルに同期して波形を再サンプリング（re-sample）する。例えば、再サンプリングは、ユニット・インターバル当たり３２個以上のサンプルを有しても良い。このプロセスでは、ソフトウェアとハードウェアのいずれか又は両方のクロック・リカバリを利用しても良い。
次に、相互相関を実行して２つの波形を揃える（アライメントする）。図８は、相互相関関数を示す。丸で囲まれた点で示されるピーク位置は、２つの波形間の水平オフセットを示す。図９は、図９に示される揃えた（アライメントされた）波形の一部を示している。この例では、これら波形は、５３.１２５ギガ・ボー（GBaud）のＰＡＭ４光信号のペアを表している。５３.１２５ギガ・ボーのレートは、信号のシンボル・レートである。
このプロセスでは、ウィンドウ・サイズ（例えば、４０ＵＩ）が選択される。プロセスは、パターン波形を複数の工程で処理し、これら工程の夫々で、平均値を取り除き、次いで、ウィンドウ関数（例えば、テューキー（Tukey）ウィンドウ）を適用する。次に、短時間ＦＦＴを実行して、２つの波形の波形スペクトルを取得する。
波形スペクトルを使用すると、等化処理波形スペクトルと非等化処理波形スペクトルの比率を計算できる。このプロセスは、パターン波形を複数の工程で処理し、これら工程の夫々でスペクトル比を計算し、次いで、全てのこれら工程でのスペクトル比の平均を取得する。図１０は、ＤＣ周波数に相当する周波数から、５３.１２５ＧＨｚのシンボル・レートの周波数までの平均スペクトル比を示す。
次いで、プロセスは、平均化されたスペクトル比の初期低周波ポイントを多数外挿し、図１０に、ＤＣにおいて破線で示すように、修正されたＤＣ値を得る。本願で使用される低周波数とは、グラフの左側にある低周波数を意味する。ＦＦＥ ＤＣ利得から大幅に逸脱したＤＣ利得をもたらす可能性のある他の制御回路を備えたトランスミッタの場合、２つの波形スペクトルの比に基づいて、実際のＤＣ利得を別途検討しても良い。
ＤＣにおける修正された値を用いて、プロセスは、図１０に示すように、ＤＣからｆナイキストまでのスペクトル比を複素共役としてミラーリングすることによって、ｆナイキストからｆシンボル・レートまでのスペクトル比を再構築しても良い。ＤＣからｆシンボル・レートまでの周波数ポイントは、トランスミッタ・イコライザの周波数応答を完全に表現している。一実施形態では、ＤＣからこのシンボル・レートまでの周波数応答のポイントを、シンボル・レートの倍数にわたって繰り返しても良い。例えば、１６倍のシンボル・レートで、ＵＩ設定ごとに３２サンプルでトランスミッタ・イコライザの周波数応答を得る。
第２に、取得した波形は、デジタル通信システムのＮＲＺ、ＰＡＭ４及びその他の高速信号についてのｆナイキストよりも高い周波数よりも、ＤＣからｆナイキストまでの信号ノイズ比が高くなる。スペクトル比の再構築には、観測された対称性に基づいて完全な周波数応答を生成するために、より高い信号雑音比を有するこれらデータ・ポイントを使用すると良い。図１０に示されるように、ｆナイキストよりも高い周波数における、より低い信号ノイズ比からでは、ｆナイキスト周波数からシンボル・レートまでのトランスミッタ・イコライザ周波数応答を表しても、正確性が低下したものが生じてしまう。
時間領域のインパルス応答を得るために、プロセスは、修正されたスペクトル比に対してＩＦＦＴ（inverse FFT：逆ＦＦＴ）を実行して、時間領域のインパルス応答を得る。これにより、ＦＦＴタップ値を抽出できる。図１１は、５タップＦＦＥについての値を示す。ＤＣ値の修正とスペクトル比の再構築は、いくつかの観察に基づく、この手法の精度に貢献する。まず、トランスミッタのイコライザＦＦＥは、ディスクリートの１ＵＩ間隔のＦＩＲフィルタであるため、ｆナイキストからシンボル・レートまでに沿ってミラーリングされ（mirrored：鏡像の）、繰り返される対称的な周波数応答を有する。
従来の方法では、デジタル・パターンの知識が必要とされる。もしデジタル・パターンが利用できない場合には、パターンの検出に余分な時間がかかる。この従来の方法には、ＭＳＥ手法に基づく時間領域ステップ応答又はパルス抽出が含まれる。比較すると、実施形態の中には、パターンを検出する必要がないため、場合によっては、パターンを検出又は抽出しないものがある。また、これらの実施形態は、ＦＦＴを使用しても良く、その結果、このプロセスは、現在の手法よりも著しく速く実行される。例えば、ある例では、１０倍以上の速度向上が見られた。
図６に戻ると、非等化処理波形及び等化処理波形は、トランスミッタ・イコライザを表す、線形システムの入力信号及び出力信号から構成される。出力波形は、時間領域において、ＦＦＥタップと畳み込み演算された入力波形の結果である。ＦＦＥタップの抽出は、畳み込み演算の関係に関して、ＭＳＥを最小化する最良適合（Best Fit）によって実現できる。この手法は、図５に示す従来の手法のようなデジタル・パターンを伴わない。
図１２は、このプロセスの一実施形態を示す。本実施形態は、先の実施形態と同じアクイジション（取得）、再サンプリング及び相互相関プロセスを用いる。揃えた（アライメントされた）波形を使用して、プロセスは、上述の畳み込み演算を表す行列を構築する。このプロセスでは、平均二乗誤差（MSE：mean squared error）を最小化するオフセットを見つける。上述したように、このプロセスは、従来の線形フィット・プロセスではデジタル・パターンを使用するので、従来の線形フィットプロセスとは異なる。これらの実施形態は、デジタル・パターンを使用せず、非等化処理波形と等化処理波形とを用いる。次に、プロセスは、ＭＳＥを最小化するオフセットに対応するタップ値を求める。
行列方程式は、Ａｘ＝ｂのようになり、このとき、Ａとｂは、波形のペアから構成される。ｘは、ＦＦＥタップを表す。行列方程式の「平均二乗誤差」を最小化する解は、ｘ＝（Ａ'ｘＡ）＼（Ａ'ｘｂ）である。
Ｔｘ ＦＦＥタップの抽出に使用したのと同じ波形の場合、この手法では、図１３に示すようにタップが生成される。
図１３に示すＭＳＥ最良適合の手法に基づくタップは、図１１に示す短時間ＦＦＴベースの手法に基づくタップと一致する。次の表は、これら２つの手法のタップ値（それぞれ「ＦＦＴ」及び「ＭＳＥ」とラベル付け）が、線形フィット・パルス（「ＬＦＰ」とラベル付け）に基づいて取得されたタップ値と一致することを示している。線形フィット・パルス（linear fit pulse）手法は、検出可能な又は既知のデジタル・パターンに依存する。
Figure 2023168323000003
これら実施形態は、デジタル・パターン（既知であるか又は抽出可能であるかにかかわらず）を伴わずにＴｘ ＦＦＥタップを抽出する手法の２つの実施形態を説明する。１つの手法は、短時間ＦＦＴに基づいており、もう１つの手法は、ＭＳＥを最小化する最良適合に基づいている。デジタル・パターンが未知であり、信号の著しい障害のためにパターン検出が実行不可能な場合、これら実施形態は、図５と比較して、図７及び図１２に示すように、デジタル・パターンと関係なしに、２つの波形について直接演算処理をするので、Ｔｘ ＦＦＥタップの正確な値を得ることができる。
上述したように、オシロスコープやその他の試験測定装置は、トランスミッタ・イコライザがある場合と無い場合の試験対象のトランスミッタ・デバイス（ＤＵＴ）からのパターン波形を捕捉する。図１４は、オシロスコープ１０などの試験測定装置を示し、これは、被試験デバイス（ＤＵＴ）１２の一部としてのトランスミッタから入力ポート（１４など）で信号を受信する。入力ポート１４は、１つ以上の入力ポートから構成されても良い。差動信号には、正のレッグ信号と負のレッグ信号の信号ペアを表す２つのレッグ（leg）信号がある。ほとんどの高速シリアル・データ・リンクでは、信号は差動である。本願のＴｘ ＦＦＥの実施形態は、シングル・エンド信号と差動信号の両方に適用される。差動信号の場合、２つの信号がアクイジションされてから、signal_diff＝signal_positive － signal_negative の差動演算が行われる。装置内の１つ以上のプロセッサ（１６など）は、波形が表すデジタル・パターンを知ることなく、波形からパターンを抽出することなし、非等化処理波形と等化処理波形に対して演算を行い、ＤＵＴからＦＦＥタップを抽出する。
本願でのイコライザ・タップの抽出は、IEEE及びＰＣＩｅ規格に基づくＦＦＥタップに焦点を当てているが、本願で開示される装置と方法は、他の規格、他のシグナリング及びその他のイコライザに適用しても良いことに注意されたい。
本開示技術の態様は、特別に作成されたハードウェア、ファームウェア、デジタル・シグナル・プロセッサ又はプログラムされた命令に従って動作するプロセッサを含む特別にプログラムされた汎用コンピュータ上で動作できる。本願における「コントローラ」又は「プロセッサ」という用語は、マイクロプロセッサ、マイクロコンピュータ、ＡＳＩＣ及び専用ハードウェア・コントローラ等を意図する。本開示技術の態様は、１つ又は複数のコンピュータ（モニタリング・モジュールを含む）その他のデバイスによって実行される、１つ又は複数のプログラム・モジュールなどのコンピュータ利用可能なデータ及びコンピュータ実行可能な命令で実現できる。概して、プログラム・モジュールとしては、ルーチン、プログラム、オブジェクト、コンポーネント、データ構造などを含み、これらは、コンピュータその他のデバイス内のプロセッサによって実行されると、特定のタスクを実行するか、又は、特定の抽象データ形式を実現する。コンピュータ実行可能命令は、ハードディスク、光ディスク、リムーバブル記憶媒体、ソリッド・ステート・メモリ、ＲＡＭなどのコンピュータ可読記憶媒体に記憶しても良い。当業者には理解されるように、プログラム・モジュールの機能は、様々な実施例において必要に応じて組み合わせられるか又は分散されても良い。更に、こうした機能は、集積回路、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）などのようなファームウェア又はハードウェア同等物において全体又は一部を具体化できる。特定のデータ構造を使用して、本開示技術の１つ以上の態様をより効果的に実施することができ、そのようなデータ構造は、本願に記載されたコンピュータ実行可能命令及びコンピュータ使用可能データの範囲内と考えられる。
開示された態様は、場合によっては、ハードウェア、ファームウェア、ソフトウェア又はこれらの任意の組み合わせで実現されても良い。開示された態様は、１つ以上のプロセッサによって読み取られ、実行され得る１つ又は複数のコンピュータ可読媒体によって運搬されるか又は記憶される命令として実現されても良い。そのような命令は、コンピュータ・プログラム・プロダクトと呼ぶことができる。本願で説明するコンピュータ可読媒体は、コンピューティング装置によってアクセス可能な任意の媒体を意味する。限定するものではないが、一例としては、コンピュータ可読媒体は、コンピュータ記憶媒体及び通信媒体を含んでいても良い。
コンピュータ記憶媒体とは、コンピュータ読み取り可能な情報を記憶するために使用することができる任意の媒体を意味する。限定するものではないが、例としては、コンピュータ記憶媒体としては、ランダム・アクセス・メモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、電気消去可能プログラマブル読み出し専用メモリ（ＥＥＰＲＯＭ）、フラッシュメモリやその他のメモリ技術、コンパクト・ディスク読み出し専用メモリ（ＣＤ-ＲＯＭ）、ＤＶＤ（Digital Video Disc）やその他の光ディスク記憶装置、磁気カセット、磁気テープ、磁気ディスク記憶装置やその他の磁気記憶装置、及び任意の技術で実装された任意の他の揮発性又は不揮発性の取り外し可能又は取り外し不能の媒体を含んでいても良い。コンピュータ記憶媒体としては、信号そのもの及び信号伝送の一時的な形態は除外される。
通信媒体とは、コンピュータ可読情報の通信に利用できる任意の媒体を意味する。限定するものではないが、例としては、通信媒体には、電気、光、無線周波数（ＲＦ）、赤外線、音又はその他の形式の信号の通信に適した同軸ケーブル、光ファイバ・ケーブル、空気又は任意の他の媒体を含んでも良い。
加えて、本願の説明は、特定の特徴に言及している。本明細書における開示には、これらの特定の特徴の全ての可能な組み合わせが含まれると理解すべきである。ある特定の特徴が特定の態様又は実施例に関連して開示される場合、その特徴は、可能である限り、他の態様及び実施例との関連においても利用できる。
また、本願において、２つ以上の定義されたステップ又は工程を有する方法に言及する場合、これら定義されたステップ又は工程は、状況的にそれらの可能性を排除しない限り、任意の順序で又は同時に実行しても良い。
開示された本件の上述のバージョンは、記述したか又は当業者には明らかであろう多くの効果を有する。それでも、開示された装置、システム又は方法のすべてのバージョンにおいて、これらの効果又は特徴のすべてが要求されるわけではない。

実施例
以下では、本願で開示される技術の理解に有益な実施例が提示される。この技術の実施形態は、以下で記述する実施例の１つ以上及び任意の組み合わせを含んでいても良い。
実施例１は、試験測定装置であって、該試験測定装置を被試験デバイス（ＤＵＴ）に接続するための１つ以上の入力ポートと、１つ以上のプロセッサとを具え、該１つ以上のプロセッサが、上記ＤＵＴからの等化処理波形及び非等化処理波形を、これら波形に対応するデジタル・パターンを知ることなく、上記波形から上記デジタル・パターンを抽出することなしに上記入力ポートを介して受信する処理と、上記等化処理波形及び上記非等化処理波形を時間的に揃えて（アライメントして）、揃えた等化処理波形及び揃えた非等化処理波形を生成する処理と、上記揃えた等化処理波形及び上記揃えた非等化処理波形を使用して、イコライザ・タップ値を求める処理とを上記１つ以上のプロセッサに行わせるプログラムを実行するよう構成される。
実施例２は、実施例１の試験測定装置であって、上記等化処理波形及び上記非等化処理波形を揃える処理を上記１つ以上のプロセッサに行わせるプログラムは、ユニット・インターバルに同期して上記等化処理波形及び上記非等化処理波形をリサンプリングし、リサンプリングされた等化処理波形及びリサンプリングされた非等化処理波形を生成する処理と、上記リサンプリングされた等化処理波形及び上記リサンプリングされた非等化処理波形を相互相関させて水平オフセットを求める処理と、上記水平オフセットを利用して上記揃えた等化処理波形及び上記揃えた非等化処理波形を生成する処理とを上記１つ以上のプロセッサに行わせる。
実施例３は、実施例１又は２のいずれかの試験測定装置であって、上記揃えた等化処理波形及び上記揃えた非等化処理波形を使用して、イコライザ・タップ値を求める処理を上記１つ以上のプロセッサに行わせるプログラムが、上記揃えた等化処理波形及び上記揃えた非等化処理波形をスペクトルに変換して、等化処理波形スペクトル及び非等化処理波形スペクトルを生成する処理と、上記等化処理波形スペクトル及び上記非等化処理波形スペクトルの平均スペクトル比を求める処理と、ナイキスト周波数からシンボル・レート周波数までの範囲の上記平均スペクトル比を修正して、修正スペクトルを生成する処理と、逆高速フーリエ変換を使用して上記修正スペクトルを時間領域に変換し、時間領域インパルス応答を生成する処理と、上記時間領域インパルス応答からイコライザ・タップ値を抽出する処理とを上記１つ以上のプロセッサに行わせるプログラムを含む。
実施例４は、実施例３の試験測定装置であって、上記揃えた等化処理波形及び上記揃えた非等化処理波形を変換する処理を上記１つ以上のプロセッサに行わせるプログラムが、ユニット・インターバルの個数の単位でウィンドウ・サイズを選択する処理と、上記揃えた等化処理波形及び上記揃えた非等化処理波形を処理する工程の夫々で平均値を除去する処理と、ウィンドウ関数を適用する処理と、短時間高速フーリエ変換を実行して上記等化処理波形及び上記非等化処理波形のスペクトルを取得する処理とを上記１つ以上のプロセッサに行わせるプログラムを更に含む。
実施例５は、実施例３の試験測定装置であって、上記平均スペクトル比を求める処理を上記１つ以上のプロセッサに行わせるプログラムが、上記等化処理波形スペクトル及び上記非等化処理波形スペクトルのスペクトル比を計算する処理と、これら波形を処理する工程の夫々でスペクトル比を計算する処理と、全ての上記工程にわたる上記スペクトル比の平均を求めて平均スペクトル比を生成する処理とを上記１つ以上のプロセッサに行わせるプログラムを含む。
実施例６は、実施例３の試験測定装置であって、上記スペクトル比を修正する処理を上記１つ以上のプロセッサに行わせるプログラムが、複数の初期低周波数ポイントに基づいて修正ＤＣ値を求める処理と、ナイキスト周波数からシンボル・レート周波数までの上記スペクトル比を再構築する処理とを上記１つ以上のプロセッサに行わせるプログラムを含む。
実施例７は、実施例６の試験測定装置であって、上記１つ以上のプロセッサが、更に、ＤＣからシンボル・レートまでの周波数範囲の周波数応答ポイントを、シンボル・レートの倍数にわたって繰り返す処理を上記１つ以上のプロセッサに行わせるプログラムを実行するように構成される。
実施例８は、実施例６の試験測定装置であって、上記スペクトル比を再構築する処理を上記１つ以上のプロセッサに行わせるプログラムが、ＤＣとナイキスト周波数との間のより高い信号対ノイズ比を有するデータ・ポイントを使用して、上記ナイキスト周波数から上記シンボル・レート周波数との間のより低い信号対ノイズ比のデータ・ポイントを置き換える処理を上記１つ以上のプロセッサに行わせるプログラムを含む。
実施例９は、実施例６の試験測定装置であって、上記スペクトル比を再構築する処理を上記１つ以上のプロセッサに行わせるプログラムが、ＤＣとナイキスト周波数との間の比をミラーリングさせてナイキスト周波数とシンボル・レート周波数との間の比を構築する処理を上記１つ以上のプロセッサに行わせるプログラムを含む。
実施例１０は、実施例１～９のいずれかの試験測定装置であって、上記揃えた等化処理波形及び上記揃えた非等化処理波形を使用して、イコライザ・タップ値を求める処理を上記１つ以上のプロセッサに行わせるプログラムが、上記等化処理波形を生成する、上記非等化処理波形と上記イコライザ・タップ値の畳み込み演算を表す行列方程式を構築する処理と、平均二乗誤差を最小化する上記行列方程式の解を見つけることによって上記イコライザ・タップ値を計算する処理とを上記１つ以上のプロセッサに行わせるプログラムを含む。
実施例１１は、イコライザ・タップ値を求める方法であって、被試験デバイス（ＤＵＴ）からの等化処理波形及び非等化処理波形を、これら波形に対応するデジタル・パターンを知ることなく、上記波形から上記デジタル・パターンを抽出することなしに１つ以上の入力ポートを介して受信する処理と、上記等化処理波形及び上記非等化処理波形を時間的に揃えて（アライメントして）、揃えた等化処理波形及び揃えた非等化処理波形を生成する処理と、上記揃えた等化処理波形及び上記揃えた非等化処理波形を使用してイコライザ・タップ値を求める処理とを具える。
実施例１２は、実施例１１の方法であって、上記等化処理波形と上記非等化処理波形とを揃える（アライメントする）処理が、ユニット・インターバルに同期して、上記等化処理波形と上記非等化処理波形とをリサンプリングして、リサンプリングされた等化処理波形とリサンプリングされた非等化処理波形とを生成する処理と、上記リサンプリングされた等化処理波形と上記リサンプリングされた非等化処理波形とを相互相関させて水平オフセットを決定する処理と、上記水平オフセットを使用して上記揃えた等化処理波形及び上記揃えた非等化処理波形を生成する処理とを有する。
実施例１３は、実施例１１又は１２のいずれかの方法であって、上記揃えた等化処理波形及び上記揃えた非等化処理波形を使用してタップ値を求める処理が、上記揃えた等化処理波形及び上記揃えた非等化処理波形をスペクトルに変換して、等化処理波形スペクトル及び非等化処理波形スペクトルを生成する処理と、上記等化処理波形スペクトル及び上記非等化処理波形スペクトルの平均スペクトル比を求める処理と、ナイキスト周波数からシンボル・レート周波数までの範囲の上記平均スペクトル比を修正して、修正スペクトルを生成する処理と、逆高速フーリエ変換を使用して上記修正スペクトルを時間領域に変換し、時間領域インパルス応答を生成する処理と、上記時間領域インパルス応答から上記イコライザ・タップ値を抽出する処理とを更に有する。
実施例１４は、実施例１３の方法であって、上記揃えた等化処理波形及び上記揃えた非等化処理波形を変換する処理が、ユニット・インターバルの個数の単位でウィンドウ・サイズを選択する処理と、上記揃えた波形を処理する工程の夫々で平均値を除去する処理と、ウィンドウ関数を適用する処理と、短時間高速フーリエ変換を実行して上記等化処理波形及び上記非等化処理波形のスペクトルを取得する処理とを更に有する。
実施例１５は、実施例１３の方法であって、上記平均スペクトル比を求める処理が、上記等化処理波形スペクトル及び上記非等化処理波形スペクトルのスペクトル比を計算する処理と、これら波形を処理する工程の夫々でスペクトル比を計算する処理と、全ての上記工程にわたる上記スペクトル比の平均を求める処理とを有する。
実施例１６は、実施例１３の方法であって、上記スペクトル比を修正する処理が、複数の初期低周波数ポイントに基づいて修正ＤＣ値を求める処理と、ナイキスト周波数からシンボル・レート周波数までの上記スペクトル比を再構築する処理とを有する。
実施例１７は、実施例１６の方法であって、ＤＣからシンボル・レートまでの周波数範囲の周波数応答ポイントを、シンボル・レートの倍数にわたってを繰り返す処理を更に含む。
実施例１８は、実施例１６の方法であって、上記スペクトル比を再構築する処理が、ＤＣとナイキスト周波数との間のより高い信号対ノイズ比を有するデータ・ポイントを使用して、上記ナイキスト周波数から上記シンボル・レート周波数との間のより低い信号対ノイズ比のデータ・ポイントを置き換える処理を含む。
実施例１９は、実施例１６の方法であって、上記スペクトル比を修正する処理が、ＤＣとナイキスト周波数との間の比をミラーリングして、ナイキスト周波数とシンボル・レート周波数との間の比を構築する処理を含む。
実施例２０は、実施例１１～１９のいずれかの方法であって、上記揃えた等化処理波形及び上記揃えた非等化処理波形を使用して、イコライザ・タップ値を求める処理が、上記等化処理波形を生成する、上記非等化処理波形と上記イコライザ・タップ値の畳み込み演算を表す行列方程式を構築する処理と、平均二乗誤差を最小化する上記行列方程式の解を見つけることによって上記イコライザ・タップ値を計算する処理とを有する。
説明の都合上、本発明の具体的な実施例を図示し、説明してきたが、本発明の要旨と範囲から離れることなく、種々の変更が可能なことが理解できよう。従って、本発明は、添付の請求項以外では、限定されるべきではない。
１０ オシロスコープ（スコープ）
１２ 被試験デバイス（ＤＵＴ）
１４ 入力ポート
１６ １つ以上のプロセッサ

Claims (20)

  1. 試験測定装置であって、
    該試験測定装置を被試験デバイス（ＤＵＴ）に接続するための１つ以上の入力ポートと、
    １つ以上のプロセッサと
    を具え、該１つ以上のプロセッサが、
    上記ＤＵＴからの等化処理波形及び非等化処理波形を、これら波形に対応するデジタル・パターンを知ることなく、上記波形から上記デジタル・パターンを抽出することなしに上記入力ポートを介して受信する処理と、
    上記等化処理波形及び上記非等化処理波形を時間的に揃え、揃えた等化処理波形及び揃えた非等化処理波形を生成する処理と、
    上記揃えた等化処理波形及び上記揃えた非等化処理波形を使用して、イコライザ・タップ値を求める処理と
    を上記１つ以上のプロセッサに行わせるプログラムを実行するよう構成される試験測定装置。
  2. 上記等化処理波形及び上記非等化処理波形を揃える処理を上記１つ以上のプロセッサに行わせるプログラムが、
    ユニット・インターバルに同期して上記等化処理波形及び上記非等化処理波形をリサンプリングし、リサンプリングされた等化処理波形及びリサンプリングされた非等化処理波形を生成する処理と、
    上記リサンプリングされた等化処理波形及び上記リサンプリングされた非等化処理波形を相互相関させて水平オフセットを求める処理と、
    上記水平オフセットを利用して上記揃えた等化処理波形及び上記揃えた非等化処理波形を生成する処理と
    を上記１つ以上のプロセッサに行わせる請求項１に記載の試験測定装置。
  3. 上記揃えた等化処理波形及び上記揃えた非等化処理波形を使用して、イコライザ・タップ値を求める処理を上記１つ以上のプロセッサに行わせるプログラムが、
    上記揃えた等化処理波形及び上記揃えた非等化処理波形をスペクトルに変換して、等化処理波形スペクトル及び非等化処理波形スペクトルを生成する処理と、
    上記等化処理波形スペクトル及び上記非等化処理波形スペクトルの平均スペクトル比を求める処理と、
    ナイキスト周波数からシンボル・レート周波数までの範囲の上記平均スペクトル比を修正して、修正スペクトルを生成する処理と、
    逆高速フーリエ変換を使用して上記修正スペクトルを時間領域に変換し、時間領域インパルス応答を生成する処理と、
    上記時間領域インパルス応答からイコライザ・タップ値を抽出する処理と
    を上記１つ以上のプロセッサに行わせるプログラムを含む請求項１に記載の試験測定装置。
  4. 上記揃えた等化処理波形及び上記揃えた非等化処理波形を変換する処理を上記１つ以上のプロセッサに行わせるプログラムが、
    ユニット・インターバルの個数の単位でウィンドウ・サイズを選択する処理と、
    上記揃えた等化処理波形及び上記揃えた非等化処理波形を処理する工程の夫々で平均値を除去する処理と、
    ウィンドウ関数を適用する処理と、
    短時間高速フーリエ変換を実行して上記等化処理波形及び上記非等化処理波形のスペクトルを取得する処理と
    を上記１つ以上のプロセッサに行わせるプログラムを更に含む請求項３に記載の試験測定装置。
  5. 上記平均スペクトル比を求める処理を上記１つ以上のプロセッサに行わせるプログラムが、
    上記等化処理波形スペクトル及び上記非等化処理波形スペクトルのスペクトル比を計算する処理と、
    これら波形を処理する工程の夫々でスペクトル比を計算する処理と、
    全ての上記工程にわたる上記スペクトル比の平均を求めて平均スペクトル比を生成する処理と
    を上記１つ以上のプロセッサに行わせるプログラムを含む請求項３に記載の試験測定装置。
  6. 上記スペクトル比を修正する処理を上記１つ以上のプロセッサに行わせるプログラムが、複数の初期低周波数ポイントに基づいて修正ＤＣ値を求める処理と、ナイキスト周波数からシンボル・レート周波数までの上記スペクトル比を再構築する処理とを上記１つ以上のプロセッサに行わせるプログラムを含む請求項３に記載の試験測定装置。
  7. 上記１つ以上のプロセッサが、更に、ＤＣからシンボル・レートまでの周波数範囲の周波数応答ポイントを、シンボル・レートの倍数にわたって繰り返す処理を上記１つ以上のプロセッサに行わせるプログラムを実行するように構成される請求項６に記載の試験測定装置。
  8. 上記スペクトル比を再構築する処理を上記１つ以上のプロセッサに行わせるプログラムが、ＤＣとナイキスト周波数との間のより高い信号対ノイズ比を有するデータ・ポイントを使用して、上記ナイキスト周波数から上記シンボル・レート周波数との間のより低い信号対ノイズ比のデータ・ポイントを置き換える処理を上記１つ以上のプロセッサに行わせるプログラムを含む請求項６に記載の試験測定装置。
  9. 上記スペクトル比を再構築する処理を上記１つ以上のプロセッサに行わせるプログラムが、ＤＣとナイキスト周波数との間の比をミラーリングさせてナイキスト周波数とシンボル・レート周波数との間の比を構築する処理を上記１つ以上のプロセッサに行わせるプログラムを含む請求項６に記載の試験測定装置。
  10. 上記揃えた等化処理波形及び上記揃えた非等化処理波形を使用して、イコライザ・タップ値を求める処理を上記１つ以上のプロセッサに行わせるプログラムが、
    上記等化処理波形を生成する、上記非等化処理波形と上記イコライザ・タップ値の畳み込み演算を表す行列方程式を構築する処理と、
    平均二乗誤差を最小化する上記行列方程式の解を見つけることによって上記イコライザ・タップ値を計算する処理と
    を上記１つ以上のプロセッサに行わせるプログラムを含む請求項１に記載の試験測定装置。
  11. イコライザ・タップ値を求める方法であって、
    被試験デバイス（ＤＵＴ）からの等化処理波形及び非等化処理波形を、これら波形に対応するデジタル・パターンを知ることなく、上記波形から上記デジタル・パターンを抽出することなしに１つ以上の入力ポートを介して受信する処理と、
    上記等化処理波形及び上記非等化処理波形を時間的に揃えて、揃えた等化処理波形及び揃えた非等化処理波形を生成する処理と、
    上記揃えた等化処理波形及び上記揃えた非等化処理波形を使用してイコライザ・タップ値を求める処理と
    を具えるイコライザ・タップ値を求める方法。
  12. 上記等化処理波形と上記非等化処理波形とを揃える処理が、
    ユニット・インターバルに同期して、上記等化処理波形と上記非等化処理波形とをリサンプリングして、リサンプリングされた等化処理波形とリサンプリングされた非等化処理波形とを生成する処理と、
    上記リサンプリングされた等化処理波形と上記リサンプリングされた非等化処理波形とを相互相関させて水平オフセットを決定する処理と、
    上記水平オフセットを使用して上記揃えた等化処理波形及び上記揃えた非等化処理波形を生成する処理と
    を有する請求項１１記載のイコライザ・タップ値を求める方法。
  13. 上記揃えた等化処理波形及び上記揃えた非等化処理波形を使用してタップ値を求める処理が、
    上記揃えた等化処理波形及び上記揃えた非等化処理波形をスペクトルに変換して、等化処理波形スペクトル及び非等化処理波形スペクトルを生成する処理と、
    上記等化処理波形スペクトル及び上記非等化処理波形スペクトルの平均スペクトル比を求める処理と、
    ナイキスト周波数からシンボル・レート周波数までの範囲の上記平均スペクトル比を修正して、修正スペクトルを生成する処理と、
    逆高速フーリエ変換を使用して上記修正スペクトルを時間領域に変換し、時間領域インパルス応答を生成する処理と、
    上記時間領域インパルス応答から上記イコライザ・タップ値を抽出する処理と
    を更に有する請求項１１記載のイコライザ・タップ値を求める方法。
  14. 上記揃えた等化処理波形及び上記揃えた非等化処理波形を変換する処理が、
    ユニット・インターバルの個数の単位でウィンドウ・サイズを選択する処理と、
    上記揃えた波形を処理する工程の夫々で平均値を除去する処理と、
    ウィンドウ関数を適用する処理と、
    短時間高速フーリエ変換を実行して上記等化処理波形及び上記非等化処理波形のスペクトルを取得する処理と
    を更に有する請求項１３記載のイコライザ・タップ値を求める方法。
  15. 上記平均スペクトル比を求める処理が、
    上記等化処理波形スペクトル及び上記非等化処理波形スペクトルのスペクトル比を計算する処理と、
    これら波形を処理する工程の夫々でスペクトル比を計算する処理と、
    全ての上記工程にわたる上記スペクトル比の平均を求める処理と
    を有する請求項１３記載のイコライザ・タップ値を求める方法。
  16. 上記スペクトル比を修正する処理が、複数の初期低周波数ポイントに基づいて修正ＤＣ値を求める処理と、ナイキスト周波数からシンボル・レート周波数までの上記スペクトル比を再構築する処理とを有する請求項１３記載のイコライザ・タップ値を求める方法。
  17. ＤＣからシンボル・レートまでの周波数範囲の周波数応答ポイントを、上記シンボル・レートの倍数にわたってを繰り返す処理を更に含む請求項１６記載のイコライザ・タップ値を求める方法。
  18. 上記スペクトル比を再構築する処理が、ＤＣとナイキスト周波数との間のより高い信号対ノイズ比を有するデータ・ポイントを使用して、上記ナイキスト周波数から上記シンボル・レート周波数との間のより低い信号対ノイズ比のデータ・ポイントを置き換える処理を含む請求項１６記載のイコライザ・タップ値を求める方法。
  19. 上記スペクトル比を修正する処理が、ＤＣとナイキスト周波数との間の比をミラーリングして、ナイキスト周波数とシンボル・レート周波数との間の比を構築する処理を含む請求項１６記載のイコライザ・タップ値を求める方法。
  20. 上記揃えた等化処理波形及び上記揃えた非等化処理波形を使用して、イコライザ・タップ値を求める処理が、
    上記等化処理波形を生成する、上記非等化処理波形と上記イコライザ・タップ値の畳み込み演算を表す行列方程式を構築する処理と、
    平均二乗誤差を最小化する上記行列方程式の解を見つけることによって上記イコライザ・タップ値を計算する処理と
    を有する請求項１１記載のイコライザ・タップ値を求める方法。
JP2023080062A 2022-05-13 2023-05-15 試験測定装置及びイコライザ・タップ値を求める方法 Pending JP2023168323A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263341989P 2022-05-13 2022-05-13
US63/341,989 2022-05-13
US18/141,438 2023-04-30
US18/141,438 US20230370242A1 (en) 2022-05-13 2023-04-30 Transmitter equalizer tap extraction

Publications (1)

Publication Number Publication Date
JP2023168323A true JP2023168323A (ja) 2023-11-24

Family

ID=88510115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023080062A Pending JP2023168323A (ja) 2022-05-13 2023-05-15 試験測定装置及びイコライザ・タップ値を求める方法

Country Status (3)

Country Link
US (1) US20230370242A1 (ja)
JP (1) JP2023168323A (ja)
DE (1) DE102023111499A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12028190B1 (en) * 2022-12-22 2024-07-02 Advanced Micro Devices, Inc. Lookup table optimization for high speed transmit feed-forward equalization link

Also Published As

Publication number Publication date
US20230370242A1 (en) 2023-11-16
DE102023111499A1 (de) 2023-11-16

Similar Documents

Publication Publication Date Title
US8374231B2 (en) Equalization simulator with training sequence detection for an oscilloscope
EP2680452B1 (en) Re-Sampling S-Parameters for Serial Data Link Analysis
US7295642B2 (en) Jitter compensation and generation in testing communication devices
US8855186B2 (en) Methods and systems for providing optimum decision feedback equalization of high-speed serial data links
JP2023168323A (ja) 試験測定装置及びイコライザ・タップ値を求める方法
US20040136450A1 (en) Method for decomposing timing jitter on arbitrary serial data sequences
US11449697B2 (en) Combined higher order statistics and artificial intelligence signal analysis
US9442136B2 (en) Real-time oscilloscope for generating a fast real-time eye diagram
JP2016033513A (ja) ジッタ及びノイズの決定方法及び試験測定機器
EP3089397B1 (en) Improved clock recovery for data signals
US10862717B2 (en) Multirate data for S-parameter extraction
EP2985610A1 (en) Method for determining a correlated waveform on a real time oscilloscope
EP3285447B1 (en) Jitter and eye contour at ber measurements after dfe
US10476704B2 (en) Equalizer for limited intersymbol interference
CN117061018A (zh) 发射机均衡器抽头提取
US9673862B1 (en) System and method of analyzing crosstalk without measuring aggressor signal
CN108574652B (zh) 用于受限符号间干扰的均衡器
US10033554B1 (en) System and method of analyzing crosstalk and intersymbol interference for serial data signals
US10895588B1 (en) Apparatus and method for de-embedding a combiner from a balanced signal
US20230204629A1 (en) Method of ctle estimation using channel step-response for transmitter link equalization test
CN116366407A (zh) 使用信道阶跃响应进行发射机链路均衡测试的ctle估计方法
JP2024001002A (ja) 試験測定装置及び測定方法
Guenther Ward et al.