JP2023095278A - ディスク装置 - Google Patents

Abstract

【課題】フレキシブルプリント回路板の剥離を抑制可能なディスク装置を提供する。【解決手段】ディスク装置は、磁気ディスクと、磁気ヘッドと、第１のフレキシブルプリント回路板と、第２のフレキシブルプリント回路板であるＦＰＣ１９を備える。第１のフレキシブルプリント回路板は、複数の第１の端子を有する。第２のフレキシブルプリント回路板は、表面と、表面に設けられるとともに接合体によって複数の第１の端子に接合される複数の第２の端子と、表面と直交する方向に複数の第２の端子のうち少なくとも一つを覆う第１のベタグランドとを有する。複数の第２の端子は、第１のリード端子を含む。第１のベタグランドは、表面に沿う方向において第１のリード端子の少なくとも一部から離間している。【選択図】図４

Description

本発明の実施形態は、ディスク装置に関する。

ハードディスクドライブ（ＨＤＤ）のようなディスク装置は、磁気ディスクと、当該磁気ディスクに対して情報を読み書きする磁気ヘッドとを有する。例えば、複数のフレキシブルプリント回路板（ＦＰＣ）が、ＨＤＤを制御する制御装置と磁気ヘッドとの間を電気的に接続する。一方のＦＰＣの端子と他方のＦＰＣの端子とが半田によって接合されることで、二つのＦＰＣが互いに接続される。

特開昭６４－０６４３８９号公報

二つのＦＰＣの端子が半田によって接合されるとき、半田は例えばレーザ光によって加熱される。半田を通じて端子周辺が過剰に加熱されると、ＦＰＣに剥離が生じてしまう虞がある。

本発明が解決する課題の一例は、フレキシブルプリント回路板の剥離を抑制可能なディスク装置を提供することである。

一つの実施形態に係るディスク装置は、磁気ディスクと、磁気ヘッドと、第１のフレキシブルプリント回路板と、第２のフレキシブルプリント回路板と、を備える。前記磁気ヘッドは、前記磁気ディスクに対して情報を読み書きするよう構成される。前記第１のフレキシブルプリント回路板は、複数の第１の端子を有し、前記磁気ヘッドが実装され、前記複数の第１の端子のうち少なくとも一つと前記磁気ヘッドとが電気的に接続される。前記第２のフレキシブルプリント回路板は、表面と、前記表面に設けられるとともにそれぞれが導電性の接合体によって前記複数の第１の端子のうち対応する一つに接合される複数の第２の端子と、前記表面と直交する方向に前記複数の第２の端子のうち少なくとも一つを覆う第１のベタグランドと、を有する。前記複数の第２の端子は、前記磁気ヘッドが前記磁気ディスクから読み出した情報の電気信号が流れる第１のリード端子を含む。前記第１のベタグランドは、前記表面に沿う方向において前記第１のリード端子の少なくとも一部から離間している。

図１は、一つの実施形態に係るハードディスクドライブを概略的に示す例示的な斜視図である。 図２は、上記実施形態のＦＰＣ及びフレキシャを模式的に示す例示的な図である。 図３は、上記実施形態のＦＰＣの一部とフレキシャの一部とを模式的に示す例示的な平面図である。 図４は、上記実施形態のＦＰＣの一部を模式的に示す例示的な平面図である。 図５は、上記実施形態のＦＰＣの一部及びフレキシャの一部を図４のＦ５－Ｆ５線に沿って模式的に示す例示的な断面図である。

以下に、一つの実施形態について、図１乃至図５を参照して説明する。なお、本明細書において、実施形態に係る構成要素及び当該要素の説明が、複数の表現で記載されることがある。構成要素及びその説明は、一例であり、本明細書の表現によって限定されない。構成要素は、本明細書におけるものとは異なる名称でも特定され得る。また、構成要素は、本明細書の表現とは異なる表現によっても説明され得る。

図１は、一つの実施形態に係るハードディスクドライブ（ＨＤＤ）１を概略的に示す例示的な斜視図である。ＨＤＤ１は、ディスク装置の一例である。なお、ディスク装置は、ＨＤＤ１に限らず、ハイブリッドハードディスクドライブのような他のディスク装置であっても良い。

図１に示すように、ＨＤＤ１は、筐体１１と、複数の磁気ディスク１２と、スピンドルモータ１３と、クランプバネ１４と、複数の磁気ヘッド１５と、アクチュエータアセンブリ１６と、ボイスコイルモータ（ＶＣＭ）１７と、ランプロード機構１８と、フレキシブルプリント回路板（ＦＰＣ）１９と、を有する。ＦＰＣ１９は、第２のフレキシブルプリント回路板の一例である。

筐体１１は、板状に形成された底壁１１ａと、底壁１１ａの外縁から突出した側壁１１ｂとを有する。筐体１１は、さらに、側壁１１ｂに取り付けられて筐体１１の内部を覆うカバーを有する。筐体１１に、磁気ディスク１２、スピンドルモータ１３、クランプバネ１４、磁気ヘッド１５、アクチュエータアセンブリ１６、ＶＣＭ１７、ランプロード機構１８、及びＦＰＣ１９の少なくとも一部が収容される。

磁気ディスク１２は、例えば、上面及び下面のうち少なくとも一方に設けられた磁気記録層を有するディスクである。磁気ディスク１２の直径は、例えば、３．５インチであるが、この例に限られない。

スピンドルモータ１３は、間隔を介して重ねられた複数の磁気ディスク１２を支持するとともに回転させる。クランプバネ１４は、複数の磁気ディスク１２をスピンドルモータ１３のハブに保持する。

磁気ヘッド１５は、磁気ディスク１２の記録層に対して、情報の記録及び再生を行う。言い換えると、磁気ヘッド１５は、磁気ディスク１２に対して情報を読み書きする。磁気ヘッド１５は、アクチュエータアセンブリ１６に支持される。

アクチュエータアセンブリ１６は、磁気ディスク１２から離間した位置に配置された支持軸２１に、回転可能に支持される。ＶＣＭ１７は、アクチュエータアセンブリ１６を回転させ、所望の位置に配置する。ＶＣＭ１７によるアクチュエータアセンブリ１６の回転により、磁気ヘッド１５が磁気ディスク１２の最外周に移動すると、ランプロード機構１８は、磁気ディスク１２から離間したアンロード位置に磁気ヘッド１５を保持する。

筐体１１の底壁１１ａの外部に、プリント回路板（ＰＣＢ）が取り付けられている。当該ＰＣＢに、スピンドルモータ１３、磁気ヘッド１５、及びＶＣＭ１７を制御する制御装置が実装されている。

制御装置は、例えば、リードライトチャネル（ＲＷＣ）、ハードディスクコントローラ（ＨＤＣ）、プロセッサ、ＲＡＭ、ＲＯＭ、バッファメモリ、及びサーボコンボＩＣのような、種々の電子部品を含む。当該制御装置は、ＦＰＣ１９を介して、磁気ヘッド１５及びＶＣＭ１７に電気的に接続される。

アクチュエータアセンブリ１６は、アクチュエータブロック３１と、複数のアーム３２と、複数のヘッドサスペンションアセンブリ３３とを有する。ヘッドサスペンションアセンブリ３３は、ヘッドジンバルアセンブリ（ＨＧＡ）とも称され得る。

アクチュエータブロック３１は、例えば、軸受を介して、支持軸２１に回転可能に支持される。複数のアーム３２は、アクチュエータブロック３１から、支持軸２１と略直交する方向に突出している。なお、アクチュエータアセンブリ１６が分割され、複数のアクチュエータブロック３１のそれぞれから複数のアーム３２が突出しても良い。

複数のアーム３２は、支持軸２１が延びる方向に、間隔を介して配置される。アーム３２はそれぞれ、隣り合う磁気ディスク１２の間に進入可能な板状に形成される。複数のアーム３２は、略平行に延びている。

アクチュエータブロック３１から突出した突起に、ＶＣＭ１７のボイスコイルが設けられる。ＶＣＭ１７は、一対のヨークと、当該ヨークの間に配置されたボイスコイルと、ヨークに設けられた磁石と、を有する。

ヘッドサスペンションアセンブリ３３は、対応するアーム３２の先端部分に取り付けられ、当該アーム３２から突出する。これにより、複数のヘッドサスペンションアセンブリ３３は、支持軸２１が延びる方向に、間隔を介して配置される。

図２は、本実施形態のＦＰＣ１９及びフレキシャ４３を模式的に示す例示的な図である。複数のヘッドサスペンションアセンブリ３３はそれぞれ、図１に示すベースプレート４１及びロードビーム４２と、図２に示すフレキシャ４３、プリアンプ４４、及びＨＤＩセンサ４５とを有する。さらに、ヘッドサスペンションアセンブリ３３に磁気ヘッド１５が取り付けられる。フレキシャ４３は、第１のフレキシブルプリント回路板の一例であり、中継ＦＰＣとも称され得る。プリアンプ４４は、ヘッドＩＣ又はヘッドアンプとも称され得る。

図１のベースプレート４１は、板状に形成され、アーム３２の先端部に取り付けられる。ロードビーム４２は、ベースプレート４１よりも薄い板状に形成される。ロードビーム４２は、ベースプレート４１の先端部に取り付けられ、ベースプレート４１から突出する。

図２に示すように、フレキシャ４３は、細長い帯状に形成される。なお、フレキシャ４３の形状は、この例に限られない。フレキシャ４３は、例えば、ステンレス等の金属板（裏打ち層）と、金属板上に形成された絶縁層と、絶縁層上に形成され複数の配線（配線パターン）を構成する導電層と、導電層を覆う保護層（絶縁層）と、を有する積層板である。フレキシャ４３は、第１の取付部５１と、第２の取付部５２と、中間部５３とを有する。

第１の取付部５１は、フレキシャ４３の一方の端部に設けられる。第２の取付部５２は、フレキシャ４３の他方の端部に設けられる。中間部５３は、第１の取付部５１と第２の取付部５２との間で延びている。

第１の取付部５１は、ベースプレート４１及びロードビーム４２に取り付けられる。第１の取付部５１は、ロードビーム４２の上に位置するとともに変位可能なジンバル部（弾性支持部）を有する。磁気ヘッド１５は、当該ジンバル部に実装される。

中間部５３は、第１の取付部５１から、ベースプレート４１の側縁の外側に張り出す。中間部５３は、ベースプレート４１の外側において、アーム３２の側縁に沿って、アクチュエータブロック３１に向かって延びている。

第２の取付部５２は、中間部５３の長手方向に延びる矩形状に形成される。第２の取付部５２は、複数のパッド５５を有している。パッド５５は、第１の端子の一例である。パッド５５は、第２の取付部５２の長手方向に間隔を介して並べられ、フライングリードを構成する。

フレキシャ４３は、複数の配線５６をさらに有する。パッド５５及び配線５６は、フレキシャ４３の導電層に設けられる。配線５６は、中間部５３を通って、第１の取付部５１と第２の取付部５２との間で延びている。複数の配線５６は、複数のパッド５５の少なくとも一つと、磁気ヘッド１５のリード素子、ライト素子、ヒータ、又は他の部品とを電気的に接続する。言い換えると、配線５６は、パッド５５と、磁気ヘッド１５に接続される電極と、の間で延び、パッド５５と磁気ヘッド１５との間の電気的経路の少なくとも一部を形成する。

図３は、本実施形態のＦＰＣ１９の一部とフレキシャ４３の一部とを模式的に示す例示的な平面図である。図３に示すように、ＦＰＣ１９は、接合部６１と、延部６２と、複数の凸部６３とを有する。

接合部６１は、例えば複数のネジ６５によって、アクチュエータブロック３１に取り付けられる。接合部６１に、ネジ６５が通る複数の挿通孔６６が設けられる。延部６２は、接合部６１と、上述の制御装置が実装されたＰＣＢとの間で延びている。複数の凸部６３は、接合部６１から突出する。

ＦＰＣ１９の接合部６１に、複数のフレキシャ４３の第２の取付部５２が取り付けられる。ＦＰＣ１９は、上述の制御装置が実装されたＰＣＢと、フレキシャ４３とを電気的に接続する。すなわち、制御装置は、ＰＣＢ、ＦＰＣ１９、及びフレキシャ４３を介して、磁気ヘッド１５に電気的に接続される。

図４は、本実施形態のＦＰＣ１９の一部を模式的に示す例示的な平面図である。図５は、本実施形態のＦＰＣ１９の一部及びフレキシャ４３の一部を図４のＦ５－Ｆ５線に沿って模式的に示す例示的な断面図である。

図５に示すように、ＦＰＣ１９は、例えば、ベース層７１と、二つの導電層７２，７３と、二つのカバー層７４，７５とを有する。また、ＦＰＣ１９の複数の層の間には、接着剤の層が介在する。なお、ＦＰＣ１９はこの例に限られず、より少ない層を有しても良いし、より多い層を有しても良い。

ベース層７１及びカバー層７４，７５は、例えば、可撓性及び絶縁性を有するフィルムであり、ポリエステル又はポリイミドのような合成樹脂によって作られる。ベース層７１は、互いに反対側に設けられた二つの面７１ａ，７１ｂを有する。面７１ｂは、アクチュエータブロック３１に向く。

導電層７２，７３は、例えば、銅のような導電性の金属により作られる。導電層７２は、ベース層７１の面７１ａに積層される。導電層７３は、ベース層７１の面７１ｂに積層される。このため、ベース層７１は、二つの導電層７２，７３の間に位置する。

カバー層７４は、ベース層７１の面７１ａ及び導電層７２に積層される。すなわち、カバー層７４は、ベース層７１の面７１ａの少なくとも一部と、導電層７２の少なくとも一部とを覆う。

カバー層７５は、ベース層７１の面７１ｂ及び導電層７３に積層される。すなわち、カバー層７５は、ベース層７１の面７１ｂの少なくとも一部と、導電層７３の少なくとも一部とを覆う。このため、ベース層７１は、二つのカバー層７４，７５の間に位置する。なお、図４は、説明のため、カバー層７４を省略している。

接合部６１において、ＦＰＣ１９のカバー層７５に、アルミニウム等の金属板（裏打ち層）が取り付けられる。これにより、接合部６１は、略平坦に形成される。接合部６１は、金属板を介して、アクチュエータブロック３１に取り付けられる。図１に示すように、延部６２は、撓むことでアクチュエータアセンブリ１６の回転に伴う接合部６１の変位を吸収できる。

図３に示すように、ＦＰＣ１９の接合部６１は、表面６１ａと、二つの縁６１ｂ，６１ｃとを有する。表面６１ａは、接合部６１の一方の表面であり、例えば、カバー層７４や、当該カバー層７４の孔によって露出された導電層７２及びベース層７１によって形成される。なお、表面６１ａは、他の部分によって形成されても良い。

図３を含む複数の図面に示されるように、表面６１ａが平坦であると仮定して、本明細書では便宜上、Ｘ軸、Ｙ軸及びＺ軸が定義される。Ｘ軸とＹ軸とＺ軸とは、互いに直交する。Ｘ軸は、表面６１ａの幅に沿って設けられる。Ｙ軸は、表面６１ａの長さに沿って設けられる。Ｚ軸は、表面６１ａと直交して設けられる。

さらに、本明細書において、Ｘ方向、Ｙ方向及びＺ方向が定義される。Ｘ方向は、Ｘ軸に沿う方向であって、Ｘ軸の矢印が示す＋Ｘ方向と、Ｘ軸の矢印の反対方向である－Ｘ方向とを含む。Ｙ方向は、Ｙ軸に沿う方向であって、Ｙ軸の矢印が示す＋Ｙ方向と、Ｙ軸の矢印の反対方向である－Ｙ方向とを含む。Ｚ方向は、Ｚ軸に沿う方向であって、Ｚ軸の矢印が示す＋Ｚ方向と、Ｚ軸の矢印の反対方向である－Ｚ方向とを含む。

Ｘ方向及びＹ方向は、表面６１ａに沿う方向である。Ｘ方向及びＹ方向は、互いに交差（本実施形態では直交）する。Ｚ方向は、表面６１ａと直交する方向である。Ｘ方向は、第２の方向の一例である。Ｙ方向は、第１の方向及び第３の方向の一例である。なお、以下の説明における、表面６１ａに沿う方向においての各要素の配置は、表面６１ａと直交する方向に見た場合における各要素の配置に等しい。

接合部６１は、表面６１ａが曲面状になるように、又は表面６１ａが凹凸を有するように撓んでも良い。この場合、Ｘ方向は、表面６１ａに沿う接合部６１の幅方向であり、Ｙ方向は表面６１ａに沿う接合部６１の長さ方向となる。

接合部６１の縁６１ｂは、＋Ｙ方向における接合部６１の端に設けられる。接合部６１の縁６１ｃは、－Ｙ方向における接合部６１の端に設けられる。二つの縁６１ｂ，６１ｃは、略平行にＸ方向に延びている。複数の凸部６３は、縁６１ｂから略＋Ｙ方向に突出する。複数の凸部６３は、Ｘ方向に互いに間隔を介して配置される。延部６２は、縁６１ｃから略－Ｙ方向に延びている。

図４に示すように、接合部６１において、導電層７２は、複数の接続パッド８１と、複数の実装パッド８２と、複数の配線８３と、複数のベタグランド８４とを有する。ベタグランド８４は、第２のベタグランドの一例である。ベタグランド８４は、ベタパターン又はグランドプレーンとも称され得る。

接続パッド８１及び実装パッド８２は、表面６１ａに設けられる。具体的には、図５に示すように、接続パッド８１及び実装パッド８２は、カバー層７４に設けられた複数の孔７４ａを通じて、ＦＰＣ１９の外部に露出される。これにより、接続パッド８１及び実装パッド８２が表面６１ａに設けられる。

図４に示すように、複数の実装パッド８２よりも、複数の接続パッド８１は、接合部６１の縁６１ｂに近い。複数の実装パッド８２は、複数の接続パッド８１と延部６２との間に位置する。また、ネジ６５よりも、複数の接続パッド８１は、接合部６１の縁６１ｂに近い。

図３の例において、複数の接続パッド８１は、六列でＹ方向に並べられる。言い換えると、複数の接続パッド８１は六つの列Ｌを形成する。図３の例では、列Ｌのそれぞれは、複数の接続パッド８１のうちＹ方向に並べられた六つを含む。なお、接続パッド８１の列Ｌの数と、各列Ｌに含まれる複数の接続パッド８１の数とは、この例に限られない。

各列Ｌにおいて、複数の接続パッド８１は、Ｙ方向に間隔を介して並べられる。また、接続パッド８１の複数の列Ｌは、Ｘ方向に間隔を介して並べられる。各列Ｌの接続パッド８１の数は、例えば、磁気ヘッド１５の機能に対応する。

図４に示すように、以下、各列に含まれる接続パッド８１を、接続パッド８１Ａ，８１Ｂ，８１Ｃ，８１Ｄ，８１Ｅ，８１Ｆと個別に称することがある。別の表現によれば、複数の接続パッド８１のそれぞれは、複数の接続パッド８１Ａ，８１Ｂ，８１Ｃ，８１Ｄ，８１Ｅ，８１Ｆを含む。

接続パッド８１Ｂは、ライト端子の一例である。接続パッド８１Ｅは、ＨＤＩ端子の一例である。接続パッド８１Ｆは、第１のリード端子の一例である。

複数の接続パッド８１Ａ，８１Ｂ，８１Ｃ，８１Ｄ，８１Ｅ，８１Ｆは、Ｙ方向に順に並べられる。接続パッド８１Ａは、他の複数の接続パッド８１Ｂ，８１Ｃ，８１Ｄ，８１Ｅ，８１Ｆよりも、接合部６１の縁６１ｂに近い。接続パッド８１Ｆは、他の複数の接続パッド８１Ａ，８１Ｂ，８１Ｃ，８１Ｄ，８１Ｅよりも、接合部６１の縁６１ｃに近い。

複数の接続パッド８１Ａは、Ｘ方向に間隔を介して並べられる。複数の接続パッド８１Ｂは、複数の接続パッド８１Ａから－Ｙ方向に離間するとともに、Ｘ方向に間隔を介して並べられる。同じく、複数の接続パッド８１Ｃ，８１Ｄ，８１Ｅ，８１Ｆは、隣接する複数の接続パッド８１から－Ｙ方向に離間するとともに、Ｘ方向に間隔を介して並べられる。

一つの接続パッド８１Ａと、対応する接続パッド８１Ｂ，８１Ｃ，８１Ｄ，８１Ｅ，８１Ｆは、Ｘ方向において略同一位置に配置される。なお、互いに対応する接続パッド８１Ａ，８１Ｂ，８１Ｃ，８１Ｄ，８１Ｅ，８１ＦのＸ方向における位置が、互いに異なっても良い。また、各列Ｌにおける接続パッド８１の数が異なっても良い。

図５に示すように、ＦＰＣ１９の複数の接続パッド８１のそれぞれは、半田８７によって、フレキシャ４３の複数のパッド５５のうち対応する一つに接合される。半田８７は、導電性を有し、接合体の一例である。半田８７は、有鉛半田又は無鉛半田である。導電性接着剤は、半田８７に限らず、例えば、銀ペースト、鑞、又は導電性接着剤であっても良い。

図３に示すように、フレキシャ４３の第２の取付部５２は、接合部６１の縁６１ｂを横断してＹ方向に延び、対応する接続パッド８１の列Ｌを覆う。一つのフレキシャ４３の複数のパッド５５は、一つの列Ｌに含まれる複数の接続パッド８１に接続される。

プリアンプ４４は、接合部６１の表面６１ａに実装される。具体的には、プリアンプ４４の電極が、複数の実装パッド８２に、例えば半田によって接合される。すなわち、複数の実装パッド８２は、プリアンプ４４に接続される。このため、複数の接続パッド８１は、表面６１ａに沿う方向において、縁６１ｂとプリアンプ４４との間に位置する。

図４に示すように、複数の配線８３はそれぞれ、複数の接続パッド８１Ｂ，８１Ｃ，８１Ｄ，８１Ｅ，８１Ｆのうち対応する一つと、複数の実装パッド８２のうち対応する一つと、を接続する。なお、接続パッド８１と実装パッド８２との間の電気経路は、配線８３と、導電層７３に含まれる配線と、バイアとを含んでも良い。

プリアンプ４４は、実装パッド８２、配線８３、接続パッド８１、半田８７、パッド５５、及び配線５６を通じて、磁気ヘッド１５に電気的に接続される。一方で、複数の接続パッド８１Ａは、例えば、他の配線８９によって互いに接続されるとともに、例えばＦＰＣ１９に実装されたドライバを介してＰＣＢに接続される。

プリアンプ４４は、接続パッド８１Ｂを通じて、磁気ヘッド１５のライト素子に電気的に接続される。すなわち、接続パッド８１Ｂは、磁気ヘッド１５が磁気ディスク１２に書き込む情報の電気信号（ライト信号）に割り当てられる。

プリアンプ４４は、制御装置が出力したライト信号を増幅する。プリアンプ４４は、増幅したライト信号を、接続パッド８１Ｂを通じて磁気ヘッド１５のライト素子へ出力する。ライト素子は、当該ライト信号に基づき、情報を磁気ディスク１２に書き込む。このように、ライト信号は、プリアンプ４４から磁気ヘッド１５へ向かって、接続パッド８１Ｂを流れる。

プリアンプ４４は、接続パッド８１Ｃを通じて、磁気ヘッド１５のヒータに電気的に接続される。磁気ヘッド１５のヒータは、磁気ヘッド１５の温度を調整することで、磁気ディスク１２に対する磁気ヘッド１５のライト素子及びリード素子の位置を調整する。

プリアンプ４４は、接続パッド８１Ｄを通じて、磁気ヘッド１５のｍｉｃｒｏｗａｖｅ‐ａｓｓｉｓｔｅｄ ｍａｇｎｅｔｉｃ ｒｅｃｏｒｄｉｎｇ（ＭＡＭＲ）素子に電気的に接続される。磁気ヘッド１５のＭＡＭＲ素子は、ライト素子の記録磁界にマイクロ波を重畳させて磁気ディスク１２に印加する。

プリアンプ４４は、接続パッド８１Ｅを通じて、磁気ヘッド１５に内蔵されたＨＤＩセンサ４５に電気的に接続される。すなわち、接続パッド８１Ｅは、ＨＤＩセンサ４５に電気的に接続される。磁気ヘッド１５に内蔵されたＨＤＩセンサ４５は、フレキシャ４３に実装される。

ＨＤＩセンサ４５は、例えば熱電対を有し、磁気ディスク１２と磁気ヘッド１５との間の接触を検知して電気信号（検知信号）を出力する。例えば、磁気ディスク１２と磁気ヘッド１５との間の接触によって生じる熱に応じて、熱電対の抵抗値が変化する。ＨＤＩセンサ４５は、熱電対の抵抗値に応じた検知信号を出力する。なお、ＨＤＩセンサ４５は、この例に限られない。検知信号は、接続パッド８１Ｅを通り、プリアンプ４４を介して制御装置へ伝送される。

プリアンプ４４は、接続パッド８１Ｆを通じて、磁気ヘッド１５のリード素子に電気的に接続される。すなわち、接続パッド８１Ｆは、磁気ヘッド１５が磁気ディスク１２から読み出した情報の電気信号（リード信号）に割り当てられる。

磁気ヘッド１５のリード素子は、接続パッド８１Ｆを通じて、プリアンプ４４にリード信号を入力する。プリアンプ４４は、リード信号を増幅し、制御装置へ伝送する。このように、リード信号は、磁気ヘッド１５からプリアンプ４４へ向かって、接続パッド８１Ｆを流れる。

制御装置は、接続パッド８１Ａを通じて、Ｇｉｍｂａｌ Ｍｉｃｒｏ Ａｃｔｕａｔｏｒ（ＧＭＡ）に電気的に接続される。すなわち、接続パッド８１Ａは、ＧＭＡに割り当てられる。制御装置は、例えば、ＧＭＡを駆動することでロードビーム４２を変形させ、磁気ヘッド１５の位置を微調整する。

ベタグランド８４は、表面６１ａに沿って広がる金属膜である。ベタグランド８４は、グランド電位に設定される。ベタグランド８４は、表面６１ａに沿う方向において、接続パッド８１、実装パッド８２、及び配線８３から離間している。なお、ベタグランド８４は、グランドに割り当てられた接続パッド８１、実装パッド８２、及び配線８３に接続されても良い。

ベタグランド８４は、例えば、隣り合う二つの列Ｌの間であって、配線８３が設けられない領域に配置される。言い換えると、ベタグランド８４の少なくとも一部は、表面６１ａに沿う方向において、複数の接続パッド８１のうち二つの間に位置する。なお、ベタグランド８４は、他の位置に設けられても良い。

ベタグランド８４は、接合部６１の縁６１ｃよりも縁６１ｂに近い。ベタグランド８４は、凸部６３から離間している。なお、ベタグランド８４は、縁６１ｂよりも縁６１ｃに近い領域に設けられても良いし、凸部６３に設けられても良い。

接合部６１において、導電層７３は、ベタグランド９１を有する。ベタグランド９１は、第１のベタグランドの一例である。ベタグランド９１は、表面６１ａに沿って広がる金属膜である。ベタグランド９１は、グランド電位に設定される。

ベタグランド９１は、複数の接続パッド８１Ａ，８１Ｃ，８１ＤをＺ方向に覆う。言い換えると、ベタグランド９１は、複数の接続パッド８１Ａ，８１Ｃ，８１ＤとＺ方向に重なる。

さらに、ベタグランド９１は、接続パッド８１Ａ，８１Ｃ，８１Ｄに接続された実装パッド８２及び配線８３をＺ方向に覆う。また、ベタグランド９１は、ベタグランド８４をＺ方向に覆う。このように、ベタグランド９１は、複数の接続パッド８１のうち少なくとも一つ、複数の実装パッド８２のうち少なくとも一つ、及び複数の配線８３のうち少なくとも一つを、Ｚ方向に覆う。

Ｙ方向において、ベタグランド９１の一部は、接続パッド８１Ａと、接合部６１の縁６１ｂとの間に位置する。＋Ｙ方向におけるベタグランド９１の端は、縁６１ｂの近傍に位置する。また、Ｙ方向において、ベタグランド９１の他の一部は、接続パッド８１Ｆと、接合部６１の縁６１ｃとの間に位置する。―Ｙ方向におけるベタグランド９１の端は、縁６１ｃの近傍に位置する。

ベタグランド９１に、複数の孔９２と、複数の第１の開口部９３と、複数の第２の開口部９４とが設けられる。孔９２、第１の開口部９３、及び第２の開口部９４は、ベタグランド９１をＺ方向に貫通する孔である。なお、第１の開口部９３及び第２の開口部９４は、切り欠きであっても良い。

複数の孔９２は、複数の孔９２Ｂ，９２Ｅを含む。複数の孔９２Ｂのそれぞれは、対応する接続パッド８１Ｂの少なくとも一部と、当該接続パッド８１Ｂに接続された実装パッド８２及び配線８３の少なくとも一部と、にＺ方向に重なる。言い換えると、複数の孔９２Ｂのそれぞれは、対応する接続パッド８１Ｂの少なくとも一部とＺ方向に重なる部分と、一つの実装パッド８２の少なくとも一部とＺ方向に重なる部分と、一つの配線８３の少なくとも一部とＺ方向に重なる部分と、を有する。

他の表現によれば、表面６１ａに沿う方向において、接続パッド８１Ｂの少なくとも一部と、当該接続パッド８１Ｂに接続された実装パッド８２及び配線８３の少なくとも一部とは、孔９２Ｂの縁の内側に位置する。以上より、ベタグランド９１は、表面６１ａに沿う方向において、接続パッド８１Ｂの少なくとも一部と、当該接続パッド８１Ｂに接続された実装パッド８２及び配線８３の少なくとも一部とから離間している。

複数の孔９２Ｅのそれぞれは、対応する接続パッド８１Ｅの少なくとも一部と、当該接続パッド８１Ｅに接続された実装パッド８２及び配線８３の少なくとも一部と、にＺ方向に重なる。言い換えると、表面６１ａに沿う方向において、接続パッド８１Ｅの少なくとも一部と、当該接続パッド８１Ｅに接続された実装パッド８２及び配線８３の少なくとも一部とは、孔９２Ｅの縁の内側に位置する。このため、ベタグランド９１は、表面６１ａに沿う方向において、接続パッド８１Ｅの少なくとも一部と、当該接続パッド８１Ｅに接続された実装パッド８２及び配線８３の少なくとも一部とから離間している。

さらに、複数の孔９２Ｅのそれぞれは、対応する接続パッド８１Ｆの少なくとも一部と、当該接続パッド８１Ｆに接続された実装パッド８２及び配線８３の少なくとも一部と、にもＺ方向に重なる。言い換えると、表面６１ａに沿う方向において、接続パッド８１Ｆの少なくとも一部と、当該接続パッド８１Ｆに接続された実装パッド８２及び配線８３の少なくとも一部とは、孔９２Ｅの縁の内側に位置する。このため、ベタグランド９１は、表面６１ａに沿う方向において、接続パッド８１Ｆの少なくとも一部と、当該接続パッド８１Ｆに接続された実装パッド８２及び配線８３の少なくとも一部とから離間している。

接続パッド８１Ｆに接続された配線８３は、リード配線の一例である。当該配線８３を介して接続パッド８１Ｆに接続された実装パッド８２は、第２のリード端子の一例である。なお、孔９２Ｅとは異なる孔が、対応する接続パッド８１Ｆの少なくとも一部と、当該接続パッド８１Ｆに接続された実装パッド８２及び配線８３の少なくとも一部と、にＺ方向に重なっても良い。

孔９２の代わりに、切り欠き、又は二つに分割されたベタグランド９１の間の領域が設けられても良い。当該切欠き又は領域は、対応する接続パッド８１の少なくとも一部と、当該接続パッド８１に接続された実装パッド８２及び配線８３の少なくとも一部と、にもＺ方向に重なる。

以上のように、ベタグランド９１は、表面６１ａに沿う方向において、所定の配線８３と、当該所定の配線８３に接続された接続パッド８１（８１Ｂ，８１Ｅ，８１Ｆ）及び実装パッド８２と、から少なくとも部分的に離間している。また、ベタグランド９１は、表面６１ａに沿う方向において、複数の列Ｌのそれぞれの接続パッド８１Ｂ，８１Ｅ，８１Ｆの少なくとも一部から離間している。すなわち、いずれの列Ｌにおいても、接続パッド８１Ｂ，８１Ｅ，８１Ｆの少なくとも一部は、ベタグランド９１に覆われない。なお、ベタグランド９１は、複数の列Ｌの接続パッド８１Ｂ，８１Ｅ，８１Ｆのうち少なくとも一つをＺ方向に覆っても良い。

また、複数の接続パッド８１のうち一つは、ｈｅａｔ‐ａｓｓｉｓｔｅｄ ｍａｇｎｅｔｉｃ ｒｅｃｏｒｄｉｎｇ（ＨＭＡＲ）素子に電気的に接続されても良い。ベタグランド９１は、複数の接続パッド８１のうち当該一つをＺ方向に覆う。

第１の開口部９３は、表面６１ａに沿う方向において、複数の接続パッド８１のうち一つと、プリアンプ４４との間に位置する。すなわち、表面６１ａに沿う方向において、複数の接続パッド８１のうち一つの中の一点と、プリアンプ４４の中の一点と、を結ぶ仮想的な直線が、第１の開口部９３を横断する。

第２の開口部９４は、表面６１ａに沿う方向において、複数の接続パッド８１のうち最も挿通孔６６に近い一つと、当該挿通孔６６との間に位置する。すなわち、表面６１ａに沿う方向において、複数の接続パッド８１のうち最も挿通孔６６に近い一つの中の一点と、当該挿通孔６６の中の一点と、を結ぶ仮想的な直線が、第２の開口部９４を横断する。

ベタグランド９１は、表面６１ａに沿う方向において、複数の凸部６３から離間している。このため、ベタグランド８４，９１のいずれも、凸部６３から離間している。なお、ベタグランド９１は、凸部６３に設けられても良い。また、配線８９のような導体が凸部６３に設けられても良い。

接合部６１は、複数のバイア９９をさらに有する。バイア９９は、例えば、スルーホールである。複数のバイア９９のそれぞれは、ベース層７１を貫通し、ベタグランド９１と、複数のベタグランド８４のうち対応する一つと、を接続する。

以上のＨＤＤ１の組み立て時において、フレキシャ４３のパッド５５が、半田８７によって、ＦＰＣ１９の接続パッド８１に接合される。例えば、パッド５５及び接続パッド８１のうち一方に、半田８７を含むペーストが塗布される。次に、フレキシャ４３の第２の取付部５２とＦＰＣ１９の接合部６１が重ねられ、ペーストがパッド５５及び接続パッド８１のうち他方に付着する。

次に、例えば、レーザ光が、図５のフレキシャ４３に設けられた孔４３ａを通じてペーストに照射される。これにより、ペーストが溶融し、半田８７によってパッド５５と接続パッド８１とが接合される。

レーザ光がペーストに照射されるとき、当該ペースト（半田８７）が加熱されるとともに、当該ペーストの周りも加熱される。例えば、半田８７から接続パッド８１に伝熱することで、ＦＰＣ１９のうち当該接続パッド８１の周りの部分が加熱される。

ＦＰＣ１９において、金属の導電層７２，７３のそれぞれは、ベース層７１及びカバー層７４，７５のいずれよりも、熱伝導率が高い。言い換えると、導電層７２，７３は、熱を逃がしやすい。このため、ＦＰＣ１９において、導電層７２，７３の密度が高い部分は、導電層７２，７３の密度が低い部分よりも、熱を逃がしやすい。

ＦＰＣ１９の接合部６１のうちプリアンプ４４の周りでは、配線８３の密度が高くなる。一方、接合部６１のうち縁６１ｂの周りでは、配線８３の密度が低くなる。このため、プリアンプ４４の周りでは、多くの配線８３が熱を逃がすことができる。

一般的に、接合部６１のうち縁６１ｂの周りにおいて導電層７２，７３の密度が低い場合、縁６１ｂの周りの部分は、熱を逃がしにくくなる。このため、プリアンプ４４の周りの部分と同一条件でレーザ光が照射されると、縁６１ｂの周りの部分は、過剰に加熱される虞がある。ＦＰＣ１９が過剰に加熱されると、例えば、導電層７２，７３がベース層７１から剥離する可能性が有る。

一方で、本実施形態では、縁６１ｂの周りにベタグランド８４，９１が設けられる。例えば、ベタグランド９１は、縁６１ｂの近傍に位置する接続パッド８１ＡをＺ方向に覆う。これにより、縁６１ｂの周りの部分も熱を逃がしやすくなり、縁６１ｂの周りの部分とプリアンプ４４の周りの部分とにおける熱伝導率が、より平準化される。従って、縁６１ｂの周りの部分は、プリアンプ４４の周りの部分と同一条件でレーザ光が照射されたとしても、過剰に加熱されることを抑制できる。

第１の開口部９３は、ベタグランド９１を貫通することで、当該第１の開口部９３を横断する熱伝導を妨げる。第１の開口部９３は、接続パッド８１とプリアンプ４４との間に位置することで、接続パッド８１の周りからプリアンプ４４の周りに伝導する熱の量を低減する。このため、第１の開口部９３は、プリアンプ４４に比較的近い接続パッド８１Ｆの周りが温度上昇し難くなることを抑制できる。

第２の開口部９４は、ベタグランド９１を貫通することで、当該第２の開口部９４を横断する熱伝導を妨げる。また、ネジ６５は、金属によって作られるとともに、導電層７２，７３よりも体積が大きい。このため、ネジ６５の周りの部分は、熱を逃がしやすい。第２の開口部９４は、接続パッド８１と挿通孔６６との間に位置することで、接続パッド８１の周りからネジ６５の周りに伝導する熱の量を低減する。これにより、第２の開口部９４は、挿通孔６６に最も近い接続パッド８１Ｆの周りが温度上昇し難くなることを抑制できる。

複数の凸部６３は、体積当たりの表面積が大きく、熱を放出しやすい。ベタグランド８４，９１は、凸部６３から離間しているため、複数の凸部６３の周りが温度上昇し難くなることを抑制できる。

ベタグランド９１が接続パッド８１、実装パッド８２、及び配線８３をＺ方向に覆うと、寄生容量が発生し、接続パッド８１、実装パッド８２、及び配線８３にインピーダンスが生じる可能性が有る。当該インピーダンスは、接続パッド８１、実装パッド８２、及び配線８３を流れる電気信号に影響する虞がある。

一方で、本実施形態では、ベタグランド９１は、表面６１ａに沿う方向において、接続パッド８１Ｂ，８１Ｅ，８１Ｆの少なくとも一部と、対応する実装パッド８２及び配線８３の少なくとも一部と、から離間する。すなわち、ベタグランド９１は、ライト信号、検知信号、及びリード信号が流れる導体の少なくとも一部を覆わない。

ベタグランド９１は、接続パッド８１Ｂと対応する実装パッド８２及び配線８３とを覆わないため、寄生容量によるライト信号への影響を生じることを抑制できる。ベタグランド９１は、接続パッド８１Ｅと対応する実装パッド８２及び配線８３とを覆わないため、寄生容量による検知信号への影響を生じることを抑制できる。また、ベタグランド９１は、接続パッド８１Ｆと対応する実装パッド８２及び配線８３とを覆わないため、寄生容量によるリード信号への影響を生じることを抑制できる。

なお、ベタグランド９１は、接続パッド８１Ｂ，８１Ｅと、対応する実装パッド８２及び配線８３と、の全体をＺ方向に覆っても良い。例えば、インピーダンスのライト信号及び検知信号への影響が小さい場合、ベタグランド９１は、接続パッド８１Ｂ，８１Ｅと、対応する実装パッド８２及び配線８３と、の全体をＺ方向に覆い、熱が逃げやすくする。

本実施形態では、ベタグランド９１は、接続パッド８１Ｆに接続された配線８３の全体から、表面６１ａに沿う方向に離間している。一方で、ベタグランド９１は、接続パッド８１Ｂ，８１Ｅに接続された配線８３の一部を、Ｚ方向に覆っても良い。例えば、ベタグランド９１の一部と他の一部とを接続する部分が、接続パッド８１Ｂに接続された配線８３の一部を横断するように延びても良い。これにより、ベタグランド９１は、当該ベタグランド９１の一部と他の一部との電位に差が生じることを抑制できる。

以上説明された本実施形態に係るＨＤＤ１において、ＦＰＣ１９は、表面６１ａと、当該表面６１ａに設けられる複数の接続パッド８１と、ベタグランド９１と、を有する。複数の接続パッド８１のそれぞれは、半田８７によって複数のパッド５５のうち対応する一つに接合される。ベタグランド９１は、表面６１ａと直交するＺ方向に複数の接続パッド８１のうち少なくとも一つを覆う。これにより、ベタグランド９１は、接続パッド８１が半田８７によってパッド５５に接合されるとき、レーザ光のような熱源によって加熱された半田８７から接続パッド８１に伝達する熱を逃がすことができる。従って、ＨＤＤ１は、接続パッド８１が過剰に加熱されることによりＦＰＣ１９に剥離が生じることを抑制できる。また、複数の接続パッド８１は、接続パッド８１Ｆを含む。接続パッド８１Ｆには、磁気ヘッド１５が磁気ディスク１２から読み出した情報の電気信号（リード信号）が流れる。ベタグランド９１は、表面６１ａに沿う方向において接続パッド８１Ｆのうち少なくとも一部から離間している。一般的に、電気信号が流れる端子や配線のような導電体にベタグランドが近接すると、当該導電体にインピーダンスが発生し、電気信号に影響が生じる。リード信号が流れる接続パッド８１Ｆにインピーダンスが生じる場合、当該インピーダンスは、ＨＤＤ１における情報の読み書きに影響を生じる虞がある。一方で、接続パッド８１Ｃ，８１Ｄにインピーダンスが生じたとしても、ＨＤＤ１における情報の読み書きへの影響は少ない。本実施形態のＨＤＤ１は、ベタグランド９１が接続パッド８１Ｆから離間することで、接続パッド８１Ｆとベタグランド９１との近接により接続パッド８１Ｆにインピーダンスが生じることを抑制できる。従って、ＨＤＤ１は、ＦＰＣ１９に剥離が生じることをベタグランド９１によって抑制するとともに、当該ベタグランド９１がリード信号に影響することを抑制でき、ひいてはＨＤＤ１の性能が低下することを抑制できる。

また、以上説明された本実施形態に係るＨＤＤ１において、ＦＰＣ１９は、表面６１ａと、当該表面６１ａに設けられる複数の接続パッド８１と、表面６１ａに設けられる複数の実装パッド８２と、複数の配線８３と、ベタグランド９１と、を有する。複数の接続パッド８１はそれぞれ、半田８７によって複数のパッド５５のうち対応する一つに接合される。複数の配線８３は、複数の接続パッド８１と複数の実装パッド８２とを接続する。ベタグランド９１は、表面６１ａと直交するＺ方向に、複数の接続パッド８１のうち少なくとも一つ、複数の実装パッド８２のうち少なくとも一つ、及び複数の配線８３のうち少なくとも一つを覆う。これにより、ベタグランド９１は、接続パッド８１が半田８７によってパッド５５に接合されるとき、レーザ光のような熱源によって加熱された半田８７から接続パッド８１に伝達する熱を逃がすことができる。従って、ＨＤＤ１は、接続パッド８１が過剰に加熱されることによりＦＰＣ１９に剥離が生じることを抑制できる。また、プリアンプ４４は、複数の実装パッド８２に接続される。ベタグランド９１は、表面６１ａに沿う方向において、複数の配線８３のうち一つと、当該複数の配線８３のうち一つに接続された複数の接続パッド８１のうち一つ及び複数の実装パッド８２のうち一つと、から少なくとも部分的に離間している。本実施形態のＨＤＤ１は、ベタグランド９１が互い接続された接続パッド８１、実装パッド８２、及び配線８３から離間することで、これらの接続パッド８１、実装パッド８２、及び配線８３にインピーダンスが生じることを抑制できる。従って、ＨＤＤ１は、ベタグランド９１によりＦＰＣ１９に剥離が生じることを抑制するとともに、当該ベタグランド９１が接続パッド８１、実装パッド８２、及び配線８３を流れる電気信号に影響することを抑制でき、ひいてはＨＤＤ１の性能が低下することを抑制できる。

接続パッド８１Ｂには、磁気ヘッド１５が磁気ディスク１２に書き込む情報の電気信号（ライト信号）が流れる。ベタグランド９１は、表面６１ａに沿う方向において、接続パッド８１Ｂから離間している。ＨＤＤ１は、ベタグランド９１が接続パッド８１Ｂから離間することで、接続パッド８１Ｂとベタグランド９１との近接により接続パッド８１Ｂにインピーダンスが生じることを抑制できる。従って、ＨＤＤ１は、ベタグランド９１によりＦＰＣ１９に剥離が生じることを抑制するとともに、当該ベタグランド９１がライト信号に影響することを抑制でき、ひいてはＨＤＤ１の性能が低下することを抑制できる。

ＨＤＩセンサ４５は、フレキシャ４３に実装され、磁気ディスク１２と磁気ヘッド１５との間の接触を検知して電気信号（検知信号）を出力する。接続パッド８１Ｅは、ＨＤＩセンサ４５に電気的に接続される。ベタグランド９１は、表面６１ａに沿う方向において、接続パッド８１Ｅから離間している。ＨＤＤ１は、ベタグランド９１が接続パッド８１Ｅから離間することで、接続パッド８１Ｅとベタグランド９１との近接により接続パッド８１Ｅにインピーダンスが生じることを抑制できる。従って、ＨＤＤ１は、ベタグランド９１によりＦＰＣ１９に剥離が生じることを抑制するとともに、当該ベタグランド９１が検知信号に影響することを抑制でき、ひいてはＨＤＤ１の性能が低下することを抑制できる。

複数の接続パッド８１は、複数の列Ｌを形成する。当該複数の列Ｌはそれぞれ、複数の接続パッド８１のうち表面６１ａに沿うＹ方向に並べられた二つ以上を含む。複数の列Ｌのそれぞれが接続パッド８１Ｆを含む。ベタグランド９１は、表面６１ａに沿う方向において複数の列Ｌのそれぞれの接続パッド８１Ｆの少なくとも一部から離間している。これにより、ベタグランド９１は、複数の列Ｌのそれぞれの接続パッド８１Ｆにインピーダンスが生じることを抑制できる。

ＦＰＣ１９は、プリアンプ４４に接続される実装パッド８２と、接続パッド８１Ｆと実装パッド８２とを接続する配線８３と、を有する。ベタグランド９１は、表面６１ａに沿う方向において、上記実装パッド８２及び配線８３の少なくとも一部から離間している。これにより、本実施形態のＨＤＤ１は、接続パッド８１Ｆ、配線８３、及び実装パッド８２とベタグランド９１との近接により接続パッド８１Ｆ、配線８３、及び実装パッド８２にインピーダンスが生じることを抑制できる。従って、ＨＤＤ１は、ベタグランド９１がリード信号に影響することをより効果的に抑制でき、ひいてはＨＤＤ１の性能が低下することを抑制できる。

ベタグランド９１に、孔９２が設けられる。表面６１ａに沿う方向において、接続パッド８１Ｆ、配線８３、及び実装パッド８２の少なくとも一部は、孔９２の縁の内側に位置する。すなわち、接続パッド８１Ｆ、配線８３、及び実装パッド８２の周りには、ベタグランド９１が存在する。これにより、ベタグランド９１は、接続パッド８１がパッド５５に接合されるとき、より効果的に熱を逃がすことができる。従って、ＨＤＤ１は、接続パッド８１が過剰に加熱されることによりＦＰＣ１９に剥離が生じることを抑制できる。

ベタグランド９１に、第１の開口部９３が設けられる。第１の開口部９３は、表面６１ａに沿う方向において、複数の接続パッド８１のうち一つとプリアンプ４４との間に位置する。第１の開口部９３は、接続パッド８１とプリアンプ４４との間でベタグランド９１を通じて伝わる熱を低減することができる。これにより、本実施形態のＨＤＤ１は、接続パッド８１がパッド５５に接合されるとき、複数の接続パッド８１の間における温度の不均衡を低減することができる。従って、ＨＤＤ１は、一部の接続パッド８１が過剰に加熱されることによりＦＰＣ１９に剥離が生じることを抑制できる。

ＦＰＣ１９は、表面６１ａに沿うＸ方向に延びる縁６１ｂと、表面６１ａに沿うとともにＸ方向と交差するＹ方向に当該縁６１ｂから突出する凸部６３と、を有する。複数の接続パッド８１は、表面６１ａに沿う方向において、縁６１ｂとプリアンプ４４との間に位置する。ベタグランド９１は、表面６１ａに沿う方向において、凸部６３から離間している。縁６１ｂから突出する凸部６３は、ＦＰＣ１９のうち縁６１ｂを含む接合部６１よりも熱を放出しやすい。ベタグランド９１は、凸部６３から離間しているため、凸部６３から過剰に熱を放出することを抑制できる。従って、本実施形態のＨＤＤ１は、接続パッド８１がパッド５５に接合されるとき、ＦＰＣ１９における温度の不均衡を低減することができる。従って、ＨＤＤ１は、一部の接続パッド８１が過剰に加熱されることによりＦＰＣ１９に剥離が生じることを抑制できる。

ＦＰＣ１９は、ベース層７１と、当該ベース層７１に積層された導電層７２と、を有する。導電層７２は、複数の接続パッド８１と、表面６１ａに沿う方向において当該複数の接続パッド８１から離間するベタグランド８４と、を有する。ベタグランド８４の少なくとも一部は、表面６１ａに沿う方向において複数の接続パッド８１のうち二つの間に位置する。すなわち、ベタグランド８４は、複数の接続パッド８１の近傍に設けられる。これにより、ベタグランド８４は、接続パッド８１がパッド５５に接合されるとき、接続パッド８１の熱を逃がすことができる。従って、ＨＤＤ１は、接続パッド８１が過剰に加熱されることによりＦＰＣ１９に剥離が生じることを抑制できる。

ＦＰＣ１９は、ベタグランド９１とベタグランド８４とを接続するバイア９９を有する。これにより、本実施形態のＨＤＤ１は、ベタグランド９１とベタグランド８４とを同電位とすることができる。従って、ＨＤＤ１は、ベタグランド９１及びベタグランド８４がアンテナのように機能したり、望まぬインピーダンスを発生させたり、ノイズを発生させたりすることを抑制でき、ひいてはＨＤＤ１の性能が低下することを抑制できる。

ＦＰＣ１９に、ネジ６５が通る挿通孔６６が設けられる。ベタグランド９１に、第２の開口部９４が設けられる。第２の開口部９４は、表面６１ａに沿う方向において、複数の接続パッド８１のうち挿通孔６６に最も近い一つと当該挿通孔６６との間に位置する。第２の開口部９４は、接続パッド８１と挿通孔６６を通るネジ６５との間でベタグランド９１を通じて伝わる熱を低減することができる。これにより、本実施形態のＨＤＤ１は、接続パッド８１がパッド５５に接合されるとき、複数の接続パッド８１の間における温度の不均衡を低減することができる。従って、ＨＤＤ１は、一部の接続パッド８１が過剰に加熱されることによりＦＰＣ１９に剥離が生じることを抑制できる。

以上の説明において、抑制は、例えば、事象、作用、若しくは影響の発生を防ぐこと、又は事象、作用、若しくは影響の度合いを低減させること、として定義される。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…ハードディスクドライブ（ＨＤＤ）、１２…磁気ディスク、１５…磁気ヘッド、１９…フレキシブルプリント回路板（ＦＰＣ）、４３…フレキシャ、４４…プリアンプ、４５…ＨＤＩセンサ、５５…パッド、６１ａ…表面、６１ｂ…縁、６３…凸部、６５…ネジ、６６…挿通孔、７１…ベース層、７２…導電層、８１，８１Ａ，８１Ｂ，８１Ｃ，８１Ｄ，８１Ｅ，８１Ｆ…接続パッド、８２…実装パッド、８３…配線、８４…ベタグランド、８７…半田、９１…ベタグランド、９２，９２Ｂ，９２Ｅ…孔、９３…第１の開口部、９４…第２の開口部、９９…バイア、Ｌ…列。

Claims (12)

1. 磁気ディスクと、
   前記磁気ディスクに対して情報を読み書きするよう構成された磁気ヘッドと、
   複数の第１の端子を有し、前記磁気ヘッドが実装され、前記複数の第１の端子のうち少なくとも一つと前記磁気ヘッドとが電気的に接続された、第１のフレキシブルプリント回路板と、
   表面と、前記表面に設けられるとともにそれぞれが導電性の接合体によって前記複数の第１の端子のうち対応する一つに接合される複数の第２の端子と、前記表面と直交する方向に前記複数の第２の端子のうち少なくとも一つを覆う第１のベタグランドと、を有する第２のフレキシブルプリント回路板と、
   を具備し、
   前記複数の第２の端子は、前記磁気ヘッドが前記磁気ディスクから読み出した情報の電気信号が流れる第１のリード端子を含み、
   前記第１のベタグランドは、前記表面に沿う方向において前記第１のリード端子の少なくとも一部から離間している、
   ディスク装置。
2. 前記複数の第２の端子は、前記磁気ヘッドが前記磁気ディスクに書き込む情報の電気信号が流れるライト端子を含み、
   前記第１のベタグランドは、前記表面に沿う方向において、前記ライト端子から離間している、
   請求項１のディスク装置。
3. 前記磁気ディスクと前記磁気ヘッドとの間の接触を検知して電気信号を出力するＨＤＩセンサ、
   をさらに具備し、
   前記複数の第２の端子は、前記ＨＤＩセンサに電気的に接続されるＨＤＩ端子を含み、
   前記第１のベタグランドは、前記表面に沿う方向において、前記ＨＤＩ端子から離間している、
   請求項１又は請求項２のディスク装置。
4. 前記複数の第２の端子は、当該複数の第２の端子のうち前記表面に沿う第１の方向に並べられた二つ以上をそれぞれが含む複数の列を形成し、
   前記複数の列のそれぞれが前記第１のリード端子を含み、
   前記第１のベタグランドは、前記表面に沿う方向において前記複数の列のそれぞれの前記第１のリード端子の少なくとも一部から離間している、
   請求項１乃至請求項３のいずれか一つのディスク装置。
5. 前記第２のフレキシブルプリント回路板に実装され、前記磁気ヘッドが前記磁気ディスクに書き込む情報の電気信号を当該磁気ヘッドへ出力し、前記磁気ヘッドが前記磁気ディスクから読み出した情報の電気信号を当該磁気ヘッドから入力される、プリアンプ、
   をさらに具備し、
   前記第２のフレキシブルプリント回路板は、前記プリアンプに接続される第２のリード端子と、前記第１のリード端子と前記第２のリード端子とを接続するリード配線と、を有し、
   前記第１のベタグランドは、前記表面に沿う方向において、第２のリード端子及び前記リード配線の少なくとも一部から離間している、
   請求項１乃至請求項４のいずれか一つのディスク装置。
6. 前記第１のベタグランドに、孔が設けられ、
   前記表面に沿う方向において、前記第１のリード端子、前記リード配線、及び前記第２のリード端子の少なくとも一部は、前記孔の縁の内側に位置する、
   請求項５のディスク装置。
7. 磁気ディスクと、
   前記磁気ディスクに対して情報を読み書きするよう構成された磁気ヘッドと、
   複数の第１の端子を有し、前記磁気ヘッドが実装され、前記複数の第１の端子のうち少なくとも一つと前記磁気ヘッドとが電気的に接続された、第１のフレキシブルプリント回路板と、
   表面と、前記表面に設けられるとともにそれぞれが導電性の接合体によって前記複数の第１の端子のうち対応する一つに接合される複数の第２の端子と、前記表面に設けられる複数の第３の端子と、前記複数の第２の端子と前記複数の第３の端子とを接続する複数の配線と、前記表面と直交する方向に前記複数の第２の端子のうち少なくとも一つ、前記複数の第３の端子のうち少なくとも一つ、及び前記複数の配線のうち少なくとも一つを覆う第１のベタグランドと、を有する第２のフレキシブルプリント回路板と、
   前記複数の第３の端子に接続され、前記磁気ヘッドが前記磁気ディスクに書き込む情報の電気信号を当該磁気ヘッドへ出力し、前記磁気ヘッドが前記磁気ディスクから読み出した情報の電気信号を当該磁気ヘッドから入力される、プリアンプと、
   を具備し、
   前記第１のベタグランドは、前記表面に沿う方向において、前記複数の配線のうち一つと、当該複数の配線のうち一つに接続された前記複数の第２の端子のうち一つ及び前記複数の第３の端子のうち一つと、から少なくとも部分的に離間している、
   ディスク装置。
8. 前記第１のベタグランドに、前記表面に沿う方向において前記複数の第２の端子のうち一つと前記プリアンプとの間に位置する第１の開口部が設けられた、請求項５乃至請求項７のいずれか一つのディスク装置。
9. 前記第２のフレキシブルプリント回路板は、前記表面に沿う第２の方向に延びる縁と、前記表面に沿うとともに前記第２の方向と交差する第３の方向に前記縁から突出する凸部と、を有し、
   前記複数の第２の端子は、前記表面に沿う方向において、前記縁と前記プリアンプとの間に位置し、
   前記第１のベタグランドは、前記表面に沿う方向において、前記凸部から離間している、
   請求項５乃至請求項８のいずれか一つのディスク装置。
10. 前記第２のフレキシブルプリント回路板は、ベース層と、当該ベース層に積層された導電層と、を有し、
    前記導電層は、前記複数の第２の端子と、前記表面に沿う方向において当該複数の第２の端子から離間する第２のベタグランドと、を有し、
    前記第２のベタグランドの少なくとも一部は、前記表面に沿う方向において前記複数の第２の端子のうち二つの間に位置する、
    請求項１乃至請求項９のいずれか一つのディスク装置。
11. 前記第２のフレキシブルプリント回路板は、前記第１のベタグランドと前記第２のベタグランドとを接続するバイアを有する、請求項１０のディスク装置。
12. 前記第２のフレキシブルプリント回路板に、ネジが通る挿通孔が設けられ、
    前記第１のベタグランドに、前記表面に沿う方向において前記複数の第２の端子のうち前記挿通孔に最も近い一つと前記挿通孔との間に位置する、第２の開口部が設けられた、
    請求項１乃至請求項１１のいずれか一つのディスク装置。

Images