JP2023087221A - Logarithmic conversion processing device - Google Patents
Logarithmic conversion processing device Download PDFInfo
- Publication number
- JP2023087221A JP2023087221A JP2021201481A JP2021201481A JP2023087221A JP 2023087221 A JP2023087221 A JP 2023087221A JP 2021201481 A JP2021201481 A JP 2021201481A JP 2021201481 A JP2021201481 A JP 2021201481A JP 2023087221 A JP2023087221 A JP 2023087221A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- count value
- integrated circuit
- logarithmic conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Measurement Of Radiation (AREA)
Abstract
Description
本願は、対数変換処理装置に関するものである。 The present application relates to a logarithmic conversion processing device.
放射性物質から放射される中性子などの放射線の計測において、比例係数管などの放射線検出器は、計測される放射線の放射線強度に応じたパルス数をもつパルス信号を出力する。そして、このパルス信号は、そのパルス数に応じた電流信号に変換され、放射線解析を行う対数変換回路に入力される。一般的にこのような放射線検出器から出力される信号は、その計数率のレンジが6桁以上の広範囲であるため、後段における信号処理を容易にするための対数変換による信号圧縮を行っている。さらに、放射線の不感時間等の放射線検出器の特性に起因し、測定されるパルス信号の計数率が高計数率状態になるにつれて放射線の数え落としが発生するため、この計数率の補正を行う数え落とし補正を行う必要がある。この数え落とし補正は、一般に以下の式に表される演算により行われる。
数え落とし補正式:N=N0/(1-N0×τ)
但し、 N:実際に発生するパルス数
N0:放射線検出器からのパルス数
τ:放射線検出器の分解能
そして、トランジスタによる対数特性を利用して、上記のような対数変換と数え落とし補正とを行う、以下のような対数変換処理装置としての対数変換回路が開示されている。
In measuring radiation such as neutrons emitted from radioactive substances, a radiation detector such as a proportional coefficient tube outputs a pulse signal having a pulse number corresponding to the radiation intensity of the radiation to be measured. Then, this pulse signal is converted into a current signal corresponding to the number of pulses, and is input to a logarithmic conversion circuit for radiation analysis. Signals output from such radiation detectors generally have a wide range of count rates of 6 digits or more, so signal compression is performed by logarithmic conversion to facilitate subsequent signal processing. . Furthermore, due to the characteristics of radiation detectors such as the dead time of radiation, as the count rate of the pulse signal being measured increases, the radiation count is lost. It is necessary to perform drop correction. This counting loss correction is generally performed by the calculation represented by the following equation.
Count drop correction formula: N=N0/(1-N0×τ)
However, N: Number of pulses actually generated
N0: number of pulses from the radiation detector
τ: resolution of the radiation detector Then, the following logarithmic conversion circuit is disclosed as a logarithmic conversion processing device that performs the above logarithmic conversion and counting loss correction using the logarithmic characteristics of the transistor. .
即ち、従来の対数変換回路は、演算増幅器、NPN形の第1、第2のトランジスタ、および抵抗を備える。そして、演算増幅器の入力端側(負極性端子)に第1のトランジスタのコレクタが接続され、演算増幅器の他方の入力端側(正極性端子)は接地され、演算増幅器の出力端側(出力端子)には第2のトランジスタのベースが接続されている。第1、第2のトランジスタのエミッタには抵抗の一端側が共通に接続され、この抵抗の他端側には直流電源の負極が接続されている。第1のトランジスタのベースは接地され、また第2のトランジスタのコレクタには直流電源の正極が接続されている。抵抗に流れる電流をIfとし、入力電流をIin、第2のトランジスタに流れる電流をIcとすると、Ic=If-Iinであり、第1、第2のトランジスタの対数特性により、対数変換回路の出力電圧をVout、lnを自然対数とすると、Vout=-ln{Iin/(If-Iin)}・・・(2)となる。一方、パルス系検出器における数え落とし補正式は、次式で与えられる。N=Nx/(1-Nx・τ)・・・(3)。ここに、Nは数え落とし補正されたパルス数、Nxはパルス系検出器で検出されるパルス数、τはパルス系検出器の分解能である。(3)式の両辺の対数をとると、ln(N)=ln{(Nx)/(1/τ-Nx)}-ln(τ)・・・(4)となる。上記(2)式と(4)式の右辺の第1項とを比較すると、Iin=Nx、If=1/τとみなせば、両者は正負の極性の違いを除くと等価となる(例えば、特許文献1参照)。 That is, a conventional logarithmic conversion circuit includes an operational amplifier, NPN first and second transistors, and a resistor. The collector of the first transistor is connected to the input terminal side (negative terminal) of the operational amplifier, the other input terminal side (positive terminal) of the operational amplifier is grounded, and the output terminal side (output terminal) of the operational amplifier is grounded. ) is connected to the base of the second transistor. One end of a resistor is commonly connected to the emitters of the first and second transistors, and the other end of the resistor is connected to the negative electrode of a DC power source. The base of the first transistor is grounded, and the collector of the second transistor is connected to the positive terminal of the DC power supply. If the current flowing through the resistor is If, the input current is Iin, and the current flowing through the second transistor is Ic, then Ic=If−Iin. Assuming that the voltage is Vout and ln is the natural logarithm, Vout=-ln{Iin/(If-Iin)} (2). On the other hand, the counting loss correction formula in the pulse system detector is given by the following formula. N=Nx/(1−Nx·τ) (3). Here, N is the number of pulses corrected for counting down, Nx is the number of pulses detected by the pulse system detector, and τ is the resolution of the pulse system detector. Taking the logarithm of both sides of equation (3), ln(N)=ln{(Nx)/(1/τ−Nx)}−ln(τ) (4). Comparing the first term on the right side of the above formula (2) and formula (4), if Iin = Nx and If = 1/τ, both are equivalent except for the difference in positive and negative polarities (for example, See Patent Document 1).
上記従来の対数変換処理装置としての対数変換回路は、個々の単体部品である抵抗、トランジスタ等のディスクリート部品を用いて構成されている。そして、対数変換回路の出力が、数え落とし補正における演算式と等価になることを利用して、この対数変換回路において、対数変換と数え落とし補正とを同時に一括で行っている。
しかしながら、このような構成の対数変換回路では、例えば、近年の半導体の供給不足、あるいは生産中止等に起因し、単体部品である各ディスクリート部品に入手困難な状況が発生し、例えば、異なる半導体製造メーカーから供給される代替のディスクリート部品を用いる必要が生じた場合において、代替部品の特性ばらつきにより、回路全体を見直す必要が生じるため、新規制作が困難となる。また、代替部品の特性ばらつきにより、対数変換、数え落とし補正の両方の処理に誤差が生じる場合がある。そのため、生産性および性能が低下するという課題があった。
本願は、上記のような課題を解決するための技術を開示するものであり、生産性が高く、且つ、高性能の対数変換処理装置を提供することを目的とする。
The logarithmic conversion circuit as the conventional logarithmic conversion processing device is constructed using discrete parts such as resistors and transistors, which are individual single parts. Utilizing the fact that the output of the logarithmic conversion circuit is equivalent to the calculation formula for the counting loss correction, the logarithmic conversion circuit simultaneously performs the logarithmic conversion and the counting loss correction collectively.
However, in the logarithmic conversion circuit with such a configuration, for example, due to the shortage of supply of semiconductors in recent years or the discontinuation of production, etc., it is difficult to obtain discrete parts that are single parts. When it becomes necessary to use alternative discrete parts supplied by the manufacturer, it is necessary to review the entire circuit due to variations in the characteristics of the alternative parts, making new production difficult. In addition, due to variations in the characteristics of the substitute parts, errors may occur in both the logarithmic conversion and counting correction. Therefore, there is a problem that productivity and performance are lowered.
The present application discloses a technique for solving the above problems, and an object of the present application is to provide a highly productive and high-performance logarithmic conversion processing apparatus.
本願に開示される対数変換処理装置は、
入射される放射線のエネルギーに対応する検出信号の計数値に応じた第1信号を受信し、該第1信号を対数変換して第2信号として出力する集積回路と、
前記集積回路の後段において該集積回路から独立して設けられ、前記集積回路が出力した前記第2信号における前記計数値の数え落としを補正する制御部を有する計数値補正回路と、を備え、
前記計数値補正回路において、前記計数値の数え落としを補正する補正命令が記憶装置に格納され、
前記制御部は、設定された分解能に基づいて、前記第2信号をディジタル信号にA/D変換し、該ディジタル信号に対して前記補正命令を用いたディジタル処理を行って前記計数値の数え落としを補正する、
ものである。
The logarithmic conversion processing device disclosed in the present application is
an integrated circuit for receiving a first signal corresponding to a count value of a detection signal corresponding to the energy of incident radiation, logarithmically transforming the first signal and outputting it as a second signal;
a count value correction circuit provided after the integrated circuit and independently of the integrated circuit, and having a control unit that corrects the counting loss of the count value in the second signal output by the integrated circuit;
In the count value correction circuit, a correction command for correcting the counting loss of the count value is stored in a storage device,
The control unit A/D-converts the second signal into a digital signal based on the set resolution, performs digital processing on the digital signal using the correction command, and counts down the count value. to correct the
It is.
本願に開示される対数変換処理装置によれば、生産性が高く、且つ、高性能の対数変換処理装置が得られる。 According to the logarithmic conversion processing device disclosed in the present application, a high-productivity and high-performance logarithmic conversion processing device can be obtained.
実施の形態1.
図1は、実施の形態1による対数変換処理装置50の概略構成を示すブロック図である。
図2は、図1に示す対数変換処理装置50が備える対数変換回路10の回路構成を示す回路ブロック図である。
図3は、図1に示す対数変換処理装置50が備える増幅回路30の回路構成を示す回路ブロック図である。
図4は、図1に示す数え落とし補正回路20の処理フローを示すフロー図である。
本実施の形態の対数変換処理装置50は、放射性物質から放射される中性子等の放射線を検出した検出信号を、対数変換により信号圧縮し、且つ、放射線検出器の特性等に起因する、放射線の計数率の数え落としを補正するものである。
Embodiment 1.
FIG. 1 is a block diagram showing a schematic configuration of a logarithmic
FIG. 2 is a circuit block diagram showing the circuit configuration of the
FIG. 3 is a circuit block diagram showing the circuit configuration of the
FIG. 4 is a flowchart showing the processing flow of the counting
The logarithmic
図1に示すように、本実施の形態の対数変換処理装置50は、その入力側において、放射線を検出する検出器1と、プリアンプ2と、波高弁別整形器3とが設けられている。
検出器1は例えば比例係数管であり、放射線が入射されると、その入射放射線のエネルギーに対応する波高を有する、検出信号としてのパルス信号1aを出力する。
こうして出力されるパルス信号1aは、その一秒間あたりの放射線の計数率が約1~10^6cpsのダイナミックレンジを有する。
As shown in FIG. 1, the logarithmic
The detector 1 is, for example, a proportional coefficient tube, and when radiation is incident, it outputs a
The
プリアンプ2は、入力された各パルス信号1aを増幅してパルス信号2aとして出力する。
波高弁別整形器3は、入力された各パルス信号2aのエネルギー値ごとの計数を示す、100pA~0.1mA程度の、第1信号としての電流信号3aを出力する。出力された電流信号3aは、対数変換処理装置50に入力される。
The
The wave height discrimination shaper 3 outputs a
次に、本実施の形態1の要部である対数変換処理装置50の構成について説明する。
図1に示すように、対数変換処理装置50は、対数変換回路10と、この対数変換回路10とは独立して設けられる計数値補正回路としての数え落とし補正回路20と、これら対数変換回路10と数え落とし補正回路20との間に設けられる増幅回路30と、テスト回路40と、を備える。
Next, the configuration of the logarithmic
As shown in FIG. 1, the logarithmic
対数変換回路10には、汎用の集積回路である対数変換IC(Integrated Circuti)が用いられている。
図2にこの対数変換ICが有する対数変換回路10の構成を示すように、対数変換ICは、電子部品である入力抵抗10Rinと、演算増幅器10Ampと、コンデンサ10Cと、対数変換用トランジスタ10Trとを有し、これら複数の電子部品をシリコンウエハ上に形成して集積して構成されている。
A logarithmic conversion IC (Integrated Circuit), which is a general-purpose integrated circuit, is used for the
As shown in FIG. 2, the logarithmic conversion IC includes an input resistor 10Rin, an operational amplifier 10Amp, a
演算増幅器10Ampの負極側入力端子には、入力抵抗10Rinが直列接続されている。
対数変換用トランジスタ10Trは、そのコレクタ側が、入力抵抗10Rinと演算増幅器10Ampの負極側入力端子との接続点に接続され、そのエミッタ側は、演算増幅器10Ampの出力端子に接続されている。また、演算増幅器10Ampの正極側入力端子は接地されている。また、対数変換用トランジスタ10Trに対して、コンデンサ10Cが並列接続されている。
An input resistor 10Rin is connected in series to the negative input terminal of the operational amplifier 10Amp.
The logarithmic conversion transistor 10Tr has its collector side connected to the connection point between the input resistor 10Rin and the negative input terminal of the operational amplifier 10Amp, and its emitter side connected to the output terminal of the operational amplifier 10Amp. A positive input terminal of the operational amplifier 10Amp is grounded. A
このように構成された対数変換回路10は、入力された電流信号3aを対数変換し、0~2.5V程度の、第2信号としての電圧信号10aとして出力する。
また、応答時間の調整のため、図示しないコンデンサが対数変換回路10に外付けで取り付けられている。
なお、対数変換回路10は、図2に示す回路構成を有する対数変換ICに限定するものではなく、入力される信号を対数変換により信号圧縮できる回路構成を有していればよい。
対数変換回路10により信号圧縮された電圧信号10aは、後段の増幅回路30に入力される。
The
A capacitor (not shown) is externally attached to the
Note that the
A
図3に増幅回路30の回路構成を示すように、増幅回路30は、演算増幅器30Ampと、入力抵抗30Rsと、帰還抵抗30Rfとを有する。そして、増幅回路30は、入力抵抗30Rsと、帰還抵抗30Rfとで定まる設定された増幅率で、入力信号である電圧信号10aを、後段の数え落とし補正回路20内における処理に応じた0~10V程度の電圧に増幅する。増幅回路30により増幅された第2信号としての電圧信号30aは、後段の数え落とし補正回路20に入力される。
As the circuit configuration of the
図1に示すように、計数値補正回路としての数え落とし補正回路20は、制御部としてのA/D変換回路21と、制御部としてのプロセッサ22と、制御部としてのD/A変換回路23と、記憶装置25と、を備える。
As shown in FIG. 1, the count
ここで、記憶装置25は、図示していないランダムアクセスメモリ等の揮発性記憶装置と、フラッシュメモリ等の不揮発性のEEPROM等の補助記憶装置とを備える。
また、フラッシュメモリの代わりにハードディスクの補助記憶装置を備えてもよい。
プロセッサ22は、記憶装置25から入力された、後述するプログラムを実行する。この場合、EEPROM等の補助記憶装置から揮発性記憶装置を介してプロセッサ22にプログラムが入力される。また、プロセッサ22は、演算結果等のデータを記憶装置25の揮発性記憶装置に出力してもよいし、揮発性記憶装置を介して補助記憶装置にデータを保存してもよい。
Here, the
Also, an auxiliary storage device such as a hard disk may be provided instead of the flash memory.
The
以下、上記のように構成された数え落とし補正回路20が行う処理の詳細を説明する。
この処理の説明において、図4に示すフロー図を用いる。
先ず、A/D変換回路に電圧信号30aが入力される(ステップS001)。
Details of the processing performed by the counting
In describing this process, the flow chart shown in FIG. 4 will be used.
First, the
A/D変換回路21は、設定された分解能に基づいて、入力された電圧信号30aに対してA/D変換を行い、入力0~10VDの電圧信号30aを、0~32767(0000h~7FFFh)の16bitのディジタル信号に変換する。
ここで、記憶装置25内には、入力される電圧信号30aの大きさに応じた、A/D変換における分解能が予め記録された第1データ25Dが格納されている。A/D変換回路21は、この第1データ25Dに基づきA/D変換における分解能を決定する(ステップS002、S003)。例えば、A/D変換回路21は、入力される電圧信号30aの振幅が大きい場合には、第1データ25Dに基づき高い分解能にてA/D変換を行い、電圧信号30aの振幅が小さい場合には、低い分解能にてA/D変換を行う。
The A/
Here, the
プロセッサ22は、A/D変換された後のディジタル信号21aに対して、計数率の数え落としを補正するディジタル処理演算を行う(ステップS004)。
数え落とし補正を行う補正命令は、記憶装置25内にプログラムとして格納されており、以下式で表される。
N=N0/(1-N0×τ))
但し、N :実際に発生するパルス信号の数
N0:放射線検出器から計測されるパルス数信号の数
τ:放射線を検出する検出器の分解能
The
A correction command for correcting the counting loss is stored as a program in the
N=N0/(1-N0×τ))
However, N: Number of pulse signals actually generated
N0: the number of pulse number signals measured from the radiation detector
τ: Resolution of the detector that detects radiation
ここで、プロセッサ22による数え落とし補正の演算は、A/D変換された各ビット値のそれぞれに対して行われる。よって、入力される電圧信号30aが、A/D変換回路21によって、より高い分解能でA/D変換されるほど、補正演算も多く行われ、数え落とし補正の補正精度も高くなる。
In this case, the calculation for the counting loss correction by the
数え落とし補正が行われたディジタル信号22aは、後段のD/A変換回路23に出力される。
D/A変換回路23は、入力されたディジタル信号22aに対してD/A変換を行い、ディジタル信号をアナログ信号に変換して出力する(ステップS005)。
こうして、対数変換と数え落とし補正処理とが行われたアナログ信号が、対数変換処理装置50から出力される。
The
The D/
In this way, the logarithmic
なお、D/A変換回路23によりディジタル信号をアナログ信号に変換することで、アナログ信号を用いることが多い既存の放射線測定器への適用が可能となるが、D/A変換回路23を設けない構成として、ディジタル信号を出力させる構成としてもよい。
By converting a digital signal into an analog signal by the D/
次に、対数変換処理装置50が備えるテスト回路40について、図1、図5を用いて説明する。
図5は、本実施の形態のテスト回路40を説明するための、対数変換回路10の入力端子の周辺回路構成の一例を示す図である。
図1に示すように、テスト回路40は、テスト入力回路41と、調整回路42とを備える。テスト回路40は、実際の放射線測定において用いられるものではなく、対数変換処理装置50の事前の動作確認と、回路定数の調整の為等に用いられる。
Next, the
FIG. 5 is a diagram showing an example of the peripheral circuit configuration of the input terminals of the
As shown in FIG. 1,
テスト入力回路41は、波高弁別整形器3から出力された第1信号である電流信号3aに模したテスト信号41tを、対数変換回路10に入力する。
また、調整回路42は、テスト信号41tの入力に応じて出力された対数変換回路10からの電圧信号10a、あるいは、増幅回路30から出力された電圧信号30aの少なくとも一方に対して、バイアス、ゲイン、ゼロ調整を行う。
The
Further, the
なお、テスト信号41tの入力により得られた電圧信号10a、30aの少なくとも一方の値に応じて、増幅回路30における増幅率の調整を行ってもよい。
また、テスト信号41tの入力により得られた電圧信号10a、30aの少なくとも一方の値に応じて、図5に示されるように、対数変換回路10の入力端子、出力端子の少なくとも一方に対して、外付けで接続される抵抗10R等の電子部品の値を調整してもよい。
The amplification factor of the
Further, according to the value of at least one of the
このようにテスト入力回路41により、擬似的に放射線が検出された状態として、対数変換回路10の動作の確認を行う。そして、調整回路42により、対数変換回路10あるいは増幅回路30の少なくとも一方からの電圧信号を調整して数え落とし補正回路20に入力させる。こうして擬似的に放射線が検出された状態における数え落とし補正回路20の動作確認が可能となる。
これにより、例えば、対数変換回路10に用いられる対数変換ICの供給不足が生じて、他の汎用の対数変換ICに置き換える場合等においても、置き換えた汎用ICを用いて容易に対数変換処理装置50の動作確認が行えると共に、置き換えた汎用ICに応じた対数変換処理装置50の調整が可能となる。
In this way, the
As a result, for example, even when the logarithmic conversion IC used in the
上記のように構成された本実施の形態の対数変換処理装置は、
入射される放射線のエネルギーに対応する検出信号の計数値に応じた第1信号を受信し、該第1信号を対数変換して第2信号として出力する集積回路と、
前記集積回路の後段において該集積回路から独立して設けられ、前記集積回路が出力した前記第2信号における前記計数値の数え落としを補正する制御部を有する計数値補正回路と、を備え、
前記計数値補正回路において、前記計数値の数え落としを補正する補正命令が記憶装置に格納され、
前記制御部は、設定された分解能に基づいて、前記第2信号をディジタル信号にA/D変換し、該ディジタル信号に対して前記補正命令を用いたディジタル処理を行って前記計数値の数え落としを補正する、
ものである。
The logarithmic conversion processing device of this embodiment configured as described above is
an integrated circuit for receiving a first signal corresponding to a count value of a detection signal corresponding to the energy of incident radiation, logarithmically transforming the first signal and outputting it as a second signal;
a count value correction circuit provided after the integrated circuit and independently of the integrated circuit, and having a control unit that corrects the counting loss of the count value in the second signal output by the integrated circuit;
In the count value correction circuit, a correction command for correcting the counting loss of the count value is stored in a storage device,
The control unit A/D-converts the second signal into a digital signal based on the set resolution, performs digital processing on the digital signal using the correction command, and counts down the count value. to correct the
It is.
このように、本実施の形態の対数変換処理装置は、入射放射線の計数値に応じた第1信号の対数変換を集積回路を用いて行っている。そしてこの集積回路の後段において、数え落とし補正を行う計数値補正回路を、集積回路から独立して設けている。
このように、対数変換を行う回路と、数え落とし補正を行う回路とを互いに独立した構成とし、その機能を分離させることで、例えば、対数変換を行う集積回路を、他の半導体メーカの集積回路に置き換えた場合でも、数え落とし補正回路側における補正精度に誤差が生じることを抑制できる。こうして対数変換処理装置全体の回路の見直しを不要として、高い生産継続性を確保できると同時に、高い補正精度を維持できる。
As described above, the logarithmic conversion processing apparatus of the present embodiment uses an integrated circuit to perform logarithmic conversion of the first signal according to the count value of the incident radiation. In the subsequent stage of this integrated circuit, a count value correction circuit for correcting counting loss is provided independently of the integrated circuit.
In this way, the circuit that performs logarithmic conversion and the circuit that performs count-off correction are configured independently of each other, and their functions are separated. , it is possible to suppress errors in the correction accuracy on the counting loss correction circuit side. In this way, it is possible to eliminate the need to review the circuit of the entire logarithmic conversion processing device, thereby ensuring high production continuity and at the same time maintaining high correction accuracy.
また一般に、ディクリート部品のトランジスタの対数特性は温度によって変化するが、本実施の形態の対数変換回路は、温度依存性の高いディスクリート部品のトランジスタを用いず、集積回路を用いた構成としている。そのため、ディスクリート部品の特性ばらつきに起因する比例電圧の不安定化を抑制できる。
これにより、放射線測定を行う場所の気温等の周辺環境に依存することなく、高い対数変換特性を維持して信号圧縮を行える。そのため、広範なエネルギーレンジを有する中性子線の計測に適した信頼性の高い対数変換処理装置を得ることができる。
また、温度依存性を補償するための回路を別途設ける必要がない。これにより、対数変換処理装置の小型化、低コスト化が可能になる。
In general, the logarithmic characteristics of discrete component transistors change with temperature, but the logarithmic conversion circuit of the present embodiment does not use discrete component transistors that are highly temperature dependent, but uses an integrated circuit. Therefore, it is possible to suppress the instability of the proportional voltage due to the characteristic variation of the discrete components.
As a result, signal compression can be performed while maintaining high logarithmic conversion characteristics without depending on the ambient environment such as the temperature of the place where radiation measurement is performed. Therefore, it is possible to obtain a highly reliable logarithmic conversion processing apparatus suitable for measuring neutron beams having a wide energy range.
Also, there is no need to separately provide a circuit for compensating temperature dependence. This makes it possible to reduce the size and cost of the logarithmic conversion processor.
また集積回路を用いるため、ノイズ等の影響の低減を考慮して、素子間の接続方法を、例えば空中配線等の加工性の悪い接続方法とする必要がない。これにより、ノイズ低減効果を確実に確保できると共に、高い生産性、および加工性を得られる。また、リーク電流の影響をなくして性能を向上できる。
さらに、対数変換回路の後段において、数え落とし補正回路を設ける構成としているため、数え落とし補正回路は、計数率のレンジが圧縮された処理容易な信号を元に数え落とし補正を行える。
In addition, since an integrated circuit is used, it is not necessary to use a poorly workable connection method such as aerial wiring as a connection method between elements in consideration of reducing the influence of noise and the like. As a result, the noise reduction effect can be ensured, and high productivity and workability can be obtained. In addition, performance can be improved by eliminating the influence of leakage current.
Furthermore, since the counting loss correction circuit is provided after the logarithmic conversion circuit, the counting loss correction circuit can perform the counting loss correction based on the easy-to-process signal with a compressed counting rate range.
また、計数値の数え落としを補正する補正命令が記憶装置に格納されている。そして、制御部は、設定された分解能に基づいて、信号圧縮された第2信号をディジタル信号にA/D変換し、この補正命令を用いたディジタル処理を行って計数値の数え落としを補正している。こうしてディジタル信号を用いることにより、ノイズ、歪み、干渉の少ない信号を伝達できる。
更に、このディジタル信号に対してディジタル処理による数え落とし補正演算を行うことで、温度、湿度、雑音等に依存しない、数え落とし補正式:N=N0/(1-N0×τ)の理想的な曲線補正が可能となる。
In addition, a correction command for correcting counting loss of the count value is stored in the storage device. Then, the control unit A/D-converts the signal-compressed second signal into a digital signal based on the set resolution, performs digital processing using this correction command, and corrects counting loss of the count value. ing. By using digital signals in this way, signals with less noise, distortion and interference can be transmitted.
Furthermore, by performing a count-off correction calculation by digital processing on this digital signal, an ideal count-off correction formula: N=N0/(1-N0×τ) that does not depend on temperature, humidity, noise, etc. Curve correction becomes possible.
また、上記のように構成された本実施の形態の対数変換処理装置においては、
前記記憶装置には、前記第2信号の大きさに応じた、前記A/D変換における前記分解能が記録された第1データが格納され、
前記制御部は、前記第2信号の前記A/D変換において、前記第2信号の大きさに応じて、前記第1データに基づき前記分解能を決定し、A/D変換された各ビットの値のそれぞれに対して前記補正命令を用いたディジタル処理を実行する、
ものである。
Further, in the logarithmic conversion processing device of the present embodiment configured as described above,
The storage device stores first data in which the resolution in the A/D conversion is recorded according to the magnitude of the second signal,
In the A/D conversion of the second signal, the control unit determines the resolution based on the first data according to the magnitude of the second signal, and the value of each bit after A/D conversion. performing digital processing using the correction instructions on each of
It is.
このように、第2信号の大きさに応じた分解能が記録された第1データが記憶装置に格納されている。そして、制御部は、第2信号の大きさに応じて、第1データに基づき分解能を決定している。これにより、例えば、入力される第2信号の振幅が大きい場合には、高い分解能にてA/D変換を行うことができるため、分解能に依存した誤差の発生を抑制できる。
そして誤差を抑制してA/D変換された各ビットの値のそれぞれに対して補正命令を用いたディジタル処理を行っている。これにより、高計数率領域においても高い数え落としの補正精度が得られる。
In this way, the first data in which the resolution corresponding to the magnitude of the second signal is recorded is stored in the storage device. Then, the control unit determines the resolution based on the first data according to the magnitude of the second signal. As a result, for example, when the amplitude of the second signal to be input is large, A/D conversion can be performed with high resolution, thereby suppressing the occurrence of resolution-dependent errors.
Then, digital processing using a correction command is performed on each bit value that has been A/D converted while suppressing the error. As a result, a high counting loss correction accuracy is obtained even in a high counting rate region.
また、例えば、対数変換を行う集積回路を、他の半導体メーカの集積回路に置き換えた場合にその出力電圧、電流の大きさが変化した場合でも、適正な分解能を用いてA/D変換できる。そのため、置き換えた集積回路の特性に依存せず、高い補正精度の維持が可能になる。 Also, for example, when an integrated circuit that performs logarithmic conversion is replaced with an integrated circuit of another semiconductor manufacturer, even if the magnitude of the output voltage and current changes, A/D conversion can be performed using an appropriate resolution. Therefore, high correction accuracy can be maintained without depending on the characteristics of the replaced integrated circuit.
また、上記のように構成された本実施の形態の対数変換処理装置においては、
前記集積回路と、前記計数値補正回路との間に、前記第2信号の増幅率を調整する増幅回路を備えた、
ものである。
Further, in the logarithmic conversion processing device of the present embodiment configured as described above,
An amplifier circuit that adjusts the amplification factor of the second signal is provided between the integrated circuit and the count value correction circuit,
It is.
このように、集積回路と計数値補正回路との間に、増幅回路を備えた構成とすることで、上記と同様に、例えば、対数変換を行う集積回路を、他の半導体メーカの集積回路に置き換えた場合でも、その出力を調整することができる。これにより、置き換えた集積回路の特性に依存せず、高い補正精度の維持が可能になる。 In this way, by providing an amplifier circuit between the integrated circuit and the count value correction circuit, in the same manner as described above, for example, an integrated circuit that performs logarithmic conversion can be used as an integrated circuit of another semiconductor manufacturer. Even if it is replaced, its output can be adjusted. This makes it possible to maintain high correction accuracy without depending on the characteristics of the replaced integrated circuit.
また、上記のように構成された本実施の形態の対数変換処理装置においては、
前記第1信号を模したテスト信号を前記計数値補正回路に入力するテスト回路を備え、
前記テスト信号の入力により出力された前記集積回路からの前記第2信号に基づき、前記増幅回路の増幅率が調整される、
ものである。
Further, in the logarithmic conversion processing device of the present embodiment configured as described above,
A test circuit for inputting a test signal simulating the first signal to the count value correction circuit,
an amplification factor of the amplifier circuit is adjusted based on the second signal output from the integrated circuit in response to the input of the test signal;
It is.
このように、テスト回路からのテスト信号の入力により、擬似的に放射線が検出された状態とできる。そして、このテスト信号の入力により出力された出力信号に応じて、増幅回路の増幅率の調整を行う。
これにより、例えば、対数変換を行う集積回路を、他の半導体メーカの集積回路に置き換えた場合でも、容易に対数変換処理装置の動作確認を行え、これに応じて対数変換処理装置の回路を調整できる。そのため、集積回路の特性に依存せず、高い補正精度の維持が可能になる。
In this way, a pseudo-detection of radiation can be achieved by inputting the test signal from the test circuit. Then, the amplification factor of the amplifier circuit is adjusted according to the output signal output by the input of this test signal.
As a result, for example, even if the integrated circuit that performs logarithmic conversion is replaced with an integrated circuit from another semiconductor manufacturer, the operation of the logarithmic conversion processing device can be easily checked, and the circuit of the logarithmic conversion processing device can be adjusted accordingly. can. Therefore, high correction accuracy can be maintained without depending on the characteristics of the integrated circuit.
また、上記のように構成された本実施の形態の対数変換処理装置においては、
前記テスト信号の入力により出力された前記集積回路からの前記第2信号に基づき、
前記集積回路における、前記第1信号が入力される入力端子、あるいは、前記第2信号を出力する出力端子の少なくとも一方に接続される電子部品の構成が調整される、
ものである。
Further, in the logarithmic conversion processing device of the present embodiment configured as described above,
Based on the second signal from the integrated circuit output by the input of the test signal,
A configuration of an electronic component connected to at least one of an input terminal for inputting the first signal and an output terminal for outputting the second signal in the integrated circuit is adjusted;
It is.
これにより、例えば、対数変換を行う集積回路を、他の半導体メーカの集積回路に置き換えた場合でも、容易に対数変換処理装置の動作確認を行え、置き換えた集積回路の入力、出力端子に接続される、抵抗等の電子部品の回路定数等が調整される。そのため、集積回路の特性に依存せず、高い補正精度の維持が可能になる。 As a result, for example, even when an integrated circuit that performs logarithmic conversion is replaced with an integrated circuit of another semiconductor manufacturer, the operation of the logarithmic conversion processing device can be easily checked, and the input and output terminals of the replaced integrated circuit can be connected. In addition, circuit constants of electronic components such as resistors are adjusted. Therefore, high correction accuracy can be maintained without depending on the characteristics of the integrated circuit.
本願は、例示的な実施の形態が記載されているが、実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも1つの構成要素を変形する場合、追加する場合または省略する場合が含まれるものとする。
Although the present application has described exemplary embodiments, the various features, aspects, and functions described in the embodiments are not limited to application of particular embodiments, alone or Various combinations are applicable to the embodiments.
Therefore, countless modifications not illustrated are envisioned within the scope of the technology disclosed in the present application. For example, the modification, addition, or omission of at least one component shall be included.
1a パルス信号(検出信号)、3a 電流信号(第1信号)、
10 対数変換回路(集積回路)、10a 電圧信号(第2信号)、
21 A/D変換回路(制御部)、22 プロセッサ(制御部)、
23 D/A変換回路(制御部)、25 記憶装置、30 増幅回路、
30a 電圧信号(第2信号)、40 テスト回路、50 対数変換処理装置。
1a pulse signal (detection signal), 3a current signal (first signal),
10 logarithmic conversion circuit (integrated circuit), 10a voltage signal (second signal),
21 A/D conversion circuit (control unit), 22 processor (control unit),
23 D/A conversion circuit (control unit), 25 storage device, 30 amplifier circuit,
30a voltage signal (second signal), 40 test circuit, 50 logarithmic conversion processor.
Claims (5)
前記集積回路の後段において該集積回路から独立して設けられ、前記集積回路が出力した前記第2信号における前記計数値の数え落としを補正する制御部を有する計数値補正回路と、を備え、
前記計数値補正回路において、前記計数値の数え落としを補正する補正命令が記憶装置に格納され、
前記制御部は、設定された分解能に基づいて、前記第2信号をディジタル信号にA/D変換し、該ディジタル信号に対して前記補正命令を用いたディジタル処理を行って前記計数値の数え落としを補正する、
対数変換処理装置。 an integrated circuit for receiving a first signal corresponding to a count value of a detection signal corresponding to the energy of incident radiation, logarithmically transforming the first signal and outputting it as a second signal;
a count value correction circuit provided after the integrated circuit and independently of the integrated circuit, and having a control unit that corrects the counting loss of the count value in the second signal output by the integrated circuit;
In the count value correction circuit, a correction command for correcting the counting loss of the count value is stored in a storage device,
The control unit A/D-converts the second signal into a digital signal based on the set resolution, performs digital processing on the digital signal using the correction command, and counts down the count value. to correct the
Logarithmic conversion processor.
前記制御部は、前記第2信号の前記A/D変換において、前記第2信号の大きさに応じて、前記第1データに基づき前記分解能を決定し、A/D変換された各ビットの値のそれぞれに対して前記補正命令を用いたディジタル処理を実行する、
請求項1に記載の対数変換処理装置。 The storage device stores first data in which the resolution in the A/D conversion is recorded according to the magnitude of the second signal,
In the A/D conversion of the second signal, the control unit determines the resolution based on the first data according to the magnitude of the second signal, and the value of each bit after A/D conversion. performing digital processing using the correction instructions on each of
2. A logarithmic transformation processing device according to claim 1.
請求項1または請求項2に記載の対数変換処理装置。 An amplifier circuit that adjusts the amplification factor of the second signal is provided between the integrated circuit and the count value correction circuit,
3. A logarithmic conversion processing device according to claim 1.
前記テスト信号の入力により出力された前記集積回路からの前記第2信号に基づき、前記増幅回路の増幅率が調整される、
請求項3に記載の対数変換処理装置。 A test circuit for inputting a test signal simulating the first signal to the count value correction circuit,
an amplification factor of the amplifier circuit is adjusted based on the second signal output from the integrated circuit in response to the input of the test signal;
4. A logarithmic transformation processing device according to claim 3.
前記集積回路における、前記第1信号が入力される入力端子、あるいは、前記第2信号を出力する出力端子の少なくとも一方に接続される電子部品の構成が調整される、
請求項4に記載の対数変換処理装置。 Based on the second signal from the integrated circuit output by the input of the test signal,
A configuration of an electronic component connected to at least one of an input terminal for inputting the first signal and an output terminal for outputting the second signal in the integrated circuit is adjusted;
5. A logarithmic transformation processing device according to claim 4.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021201481A JP2023087221A (en) | 2021-12-13 | 2021-12-13 | Logarithmic conversion processing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021201481A JP2023087221A (en) | 2021-12-13 | 2021-12-13 | Logarithmic conversion processing device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023087221A true JP2023087221A (en) | 2023-06-23 |
Family
ID=86851051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021201481A Pending JP2023087221A (en) | 2021-12-13 | 2021-12-13 | Logarithmic conversion processing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023087221A (en) |
-
2021
- 2021-12-13 JP JP2021201481A patent/JP2023087221A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8928329B2 (en) | Cold cathode gauge fast response signal circuit | |
CN112104417B (en) | Optical power detection and parameter calibration method and device, electronic equipment and storage medium | |
US9806685B1 (en) | Trans-impedance amplifier with increased dynamic range | |
CN105242104A (en) | Current detection method, current detection device, and current detector | |
CN108334143A (en) | A kind of the SiPM gain control systems and its control method of temperature self-adaptation | |
JP4201261B2 (en) | Signal processing apparatus and adjustment method thereof | |
CN109743025B (en) | Wide-input charge sensitive amplifier based on charge distribution network | |
US7755348B1 (en) | Current sensor output measurement system and method | |
JP2023087221A (en) | Logarithmic conversion processing device | |
CN203772910U (en) | Oscilloscope with constant temperature change amplitude | |
JPH10197639A (en) | Environmental radiation monitor | |
CN101299638A (en) | Optical power detection apparatus and method | |
EP3509217B1 (en) | Method and circuit for compensating for degradation of electronics due to radiation vulnerable components | |
KR102008654B1 (en) | Method for measuring dust data | |
CN115015824B (en) | Logarithmic detector calibration circuit and calibration method and logarithmic detector | |
CN107490438B (en) | Sensor circuit and method of use | |
Smith et al. | A Fast, Low Jitter, and Low Time-Walk Multi-Channel Front-End IC for Diamond and Silicon Radiation Detectors | |
CN112229521B (en) | Infrared detector electronics system with temperature self-correction function and correction method | |
CN117665363A (en) | Micro-current detection system based on Pian-class logarithmic amplification module | |
US8972474B2 (en) | Logarithmic/inverse-logarithmic conversion circuit | |
TWI750841B (en) | High linearity digital controlling light sensor and method | |
JP2009300293A (en) | Logarithmic conversion circuit | |
US20080278717A1 (en) | Contamination-inspecting apparatus and detection circuit | |
CN113406483B (en) | Anti-interference detection system of metering chip and computer readable storage medium | |
JP2018054342A (en) | Radiation measurement device |