JP2023084791A - 集積回路および電源回路 - Google Patents

Abstract

【課題】交流電源の電圧の位相に関わらず、負荷状態に応じて力率を改善可能な集積回路及び電源回路を提供する。
【解決手段】ＡＣ－ＤＣコンバータは、第１インダクタ、ＭＯＳトランジスタ及びトランジスタを制御する力率改善ＩＣを含む。力率改善ＩＣは、インダクタ電流に応じた第１電圧Ｖｚｃｄに基づいて、インダクタ電流が第１所定値となったか否かを検出する比較回路４０、インダクタ電流が第１所定値となると、トランジスタをオンする信号を出力する第１モード又はインダクタ電流が第１所定値となり第１期間経過すると、信号を出力する第２モードで動作する信号出力回路、インダクタ電流が第１所定値となった後の第１電圧の振幅が、第２所定値より小さい場合に、信号出力回路を第１モードで動作させ、振幅が第２所定値より大きい場合、信号出力回路を第１モード又は第２モードで動作させる制御回路及びトランジスタをオン、オフする駆動回路を備える。
【選択図】図９

Description

本発明は、集積回路および電源回路に関する。

従来、交流電源から目的レベルの直流電圧を負荷に対して出力する電源回路において、力率を改善するようスイッチング素子を制御する集積回路が設けられている（例えば特許文献１，２を参照）。

特開２０１４－１３１４５５号公報 特開２０１７－２２５２６０号公報

このような集積回路には、一般に、負荷が軽負荷状態である場合に、スイッチング損失を低減すべく、スイッチング周波数を低減する動作を行う回路がある。具体的には、集積回路は、スイッチング素子をオフしてインダクタ電流がゼロとなった後、スイッチング素子をオンするまでの待機期間を長くする。

しかし、交流電源の電圧が高位相角になると、集積回路の内部において待機期間が適切に設定されず、リスタートタイマにより、所望よりも長い待機期間でスイッチング素子がオンすることがある。この場合、出力電流にノイズが発生し、力率が悪化することがある。

本発明は、交流電源の電圧の位相に関わらず、力率を改善可能な集積回路および電源回路を提供する。

上記課題を解決するために、本発明の第１の態様においては、交流電圧に応じた整流電圧が印可される第１インダクタと、前記第１インダクタに流れるインダクタ電流を制御するトランジスタと、を備え、前記交流電圧から目的レベルの出力電圧を生成する電源回路の前記トランジスタのスイッチングを制御する集積回路を提供する。前記集積回路は、前記インダクタ電流に応じた第１電圧に基づいて、前記インダクタ電流が第１所定値となったか否かを検出する第１検出回路と、前記インダクタ電流が前記第１所定値となると、前記トランジスタをオンする信号を出力する第１モード、または前記インダクタ電流が前記第１所定値となり第１期間経過すると、前記信号を出力する第２モードで動作する信号出力回路と、前記インダクタ電流が前記第１所定値となった後の前記第１電圧の振幅が、第２所定値より小さい場合に、前記信号出力回路を前記第１モードで動作させ、前記振幅が前記第２所定値より大きい場合、前記信号出力回路を前記第１モードまたは前記第２モードで動作させる制御回路と、前記信号に基づいて、前記トランジスタをオンし、前記出力電圧に応じた帰還電圧に基づいて、前記トランジスタをオフする駆動回路と、を備える。前記信号出力回路は、前記振幅が前記第２所定値より大きい場合、前記第１モードおよび前記第２モードのうち、前記電源回路の負荷の状態に応じたモードで動作する。

また、本発明の第２の態様においては、交流電圧から目的レベルの出力電圧を生成する電源回路を提供する。前記電源回路は、前記交流電圧に応じた整流電圧が印可される第１インダクタと、前記インダクタ電流を制御するトランジスタと、前記トランジスタのスイッチングを制御する集積回路と、を備える。前記集積回路は、前記インダクタ電流に応じた第１電圧に基づいて、前記インダクタ電流が第１所定値となったか否かを検出する第１検出回路と、前記第１インダクタに流れるインダクタ電流が前記第１所定値となると、前記トランジスタをオンする信号を出力する第１モード、または前記インダクタ電流が前記第１所定値となり第１期間経過すると、前記信号を出力する第２モードで動作する信号出力回路と、前記インダクタ電流が前記第１所定値となった後の前記第１電圧の振幅が、第２所定値より小さい場合に、前記信号出力回路を前記第１モードで動作させ、前記振幅が前記第２所定値より大きい場合、前記信号出力回路を前記第１モードまたは前記第２モードで動作させる制御回路と、前記信号に基づいて、前記トランジスタをオンし、前記出力電圧に応じた帰還電圧に基づいて、前記トランジスタをオフする駆動回路と、を含む。前記信号出力回路は、前記振幅が前記第２所定値より大きい場合、前記第１モードおよび前記第２モードのうち、前記電源回路の負荷の状態に応じたモードで動作する。

交流電源の電圧の位相に関わらず、力率を改善可能な集積回路および電源回路を提供できる。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

一般的なＡＣ－ＤＣコンバータ１０ａの構成の一例を示す。 一般的な力率改善ＩＣ２９ａの構成の一例を示す。 周波数低減回路５０ａの構成の一例を示す。 信号出力回路４１ａの臨界モードにおける動作波形の一例を示す。 信号出力回路４１ａのボトムスキップモードにおける動作波形の一例を示す。 信号出力回路４１ａおよびリスタートタイマ４２の動作波形の一例を示す。 ＡＣ－ＤＣコンバータ１０ａのインダクタ電流の波形の一例を示す。 ＡＣ－ＤＣコンバータ１０ｂの構成の一例を示す。 力率改善ＩＣ２９ｂの構成の一例を示す。 周波数低減回路５０ｂおよび制御回路８２の構成の一例を示す。 力率改善ＩＣ２９ｂの動作における主要波形の一例を示す図である。 ＡＣ－ＤＣコンバータ１０ｂのインダクタ電流の波形の一例を示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

本明細書においては、「接続」の語を用いるが、特に断りのない場合には「接続」とは「電気的に接続」することを意味するものとする。本明細書においては、電圧または信号について、論理レベルがハイ（High）レベルである場合は“Ｈ”レベルと称し、論理レベルがロー（Low）レベルである場合を“Ｌ”レベルと称する。

図１は、一般的なＡＣ－ＤＣコンバータ１０ａの構成の一例を示す。ＡＣ－ＤＣコンバータ１０ａは、交流電源１１の交流電圧Ｖａｃから目的レベルの出力電圧Ｖｏｕｔを生成する昇圧チョッパー型の電源回路である。ＡＣ－ＤＣコンバータ１０ａは、出力電圧Ｖｏｕｔにより負荷１２を駆動する。

ここで、交流電源１１は、ＡＣ－ＤＣコンバータ１０ａに交流電圧Ｖａｃを供給するための商用交流電源である。交流電圧Ｖａｃは、例えば１００～２７７Ｖ、周波数が５０～６０Ｈｚの電圧である。また、負荷１２は、例えば、ＤＣ－ＤＣコンバータや直流電圧で動作する電子機器である。

＜＜ＡＣ－ＤＣコンバータ１０ａの構成＞＞
ＡＣ－ＤＣコンバータ１０ａは、チョークコイル２１、キャパシタ２２，２４，２８，３６，３７、全波整流回路２３、トランス２５、抵抗２６，３１～３５、ダイオード２７、力率改善ＩＣ２９ａ、およびＭＯＳトランジスタ３０を備える。

＝＝全波整流回路２３への入力＝＝
チョークコイル２１およびキャパシタ２２は、交流電源１１から全波整流回路２３へと供給される電圧Ｖａｃおよび電流からノイズを除去する。交流電源１１からチョークコイル２１およびキャパシタ２２を介して、全波整流回路２３には、電圧Ｖａｃからノイズが除去された電圧と、入力電流Ｉｉｎと、が供給される。

＝＝全波整流回路２３から負荷１２までの構成＝＝
全波整流回路２３は、ノイズが除去された所定の交流電圧Ｖａｃを全波整流し、整流電圧Ｖｒｅｃとして、キャパシタ２４およびトランス２５の主コイルＬ１に印加する。

キャパシタ２４は、全波整流回路２３から供給される整流電圧Ｖｒｅｃを平滑化する。

トランス２５は、主コイルＬ１と、主コイルＬ１に磁気的に結合された補助コイルＬ２と、を含む。なお、本実施形態の補助コイルＬ２は、補助コイルＬ２に生じる電圧の極性が主コイルＬ１に生じる電圧の極性と逆になるように巻かれている。

補助コイルＬ２は、力率改善ＩＣ２９ａ（後述）の端子ＺＣＤに抵抗２６を介して接続される。補助コイルＬ２には、主コイルＬ１に流れるインダクタ電流ＩＬに応じた電流が流れるので、端子ＺＣＤには、インダクタ電流ＩＬに応じた電圧Ｖｚｃｄが印加される。

トランス２５の主コイルＬ１は、ダイオード２７およびキャパシタ２８とともに昇圧チョッパー回路を構成する。これにより、キャパシタ２８の充電電圧は、直流の出力電圧Ｖｏｕｔに昇圧されて、負荷１２に供給される。

力率改善ＩＣ２９ａは、ＡＣ－ＤＣコンバータ１０ａの力率を改善しつつ、出力電圧Ｖｏｕｔのレベルが目的レベル（例えば、４００Ｖ）となるよう、ＭＯＳトランジスタ３０のスイッチングを制御する集積回路である。力率改善ＩＣ２９ａは、主コイルＬ１に流れるインダクタ電流ＩＬと、出力電圧Ｖｏｕｔとに基づいて、ＭＯＳトランジスタ３０を駆動する。

力率改善ＩＣ２９ａは、端子ＣＳ，ＣＯＭＰ，ＦＢ，ＲＴ，ＯＵＴ，ＺＣＤを含む。なお、力率改善ＩＣ２９ａは、端子ＣＳ，ＣＯＭＰ，ＦＢ，ＲＴ，ＯＵＴ，ＺＣＤ以外の端子（例えば、電源端子、ＧＮＤ端子等）を有しているが、図中他の端子は省略されている。

ＭＯＳトランジスタ３０は、ＡＣ－ＤＣコンバータ１０ａの負荷１２への電力を制御するためのパワートランジスタである。具体的には、ＭＯＳトランジスタ３０は、トランス２５の主コイルＬ１に流れるインダクタ電流ＩＬを制御する。

本実施形態のＭＯＳトランジスタ３０は、Ｎ型のＭＯＳ（Metal Oxide Semiconductor）トランジスタであるが、これに限定されない。即ち、ＭＯＳトランジスタ３０は、電力を制御できるトランジスタであればよく、例えば、バイポーラトランジスタであってもよい。ここで、ＭＯＳトランジスタ３０のゲート電極は、力率改善ＩＣ２９ａの端子ＯＵＴに接続される。

図２で後述する通り、ＭＯＳトランジスタ３０のゲート電極には、力率改善ＩＣ２９ａから電圧Ｖｄｒが印加される。力率改善ＩＣ２９ａは、電圧Ｖｄｒの電圧レベルを変化させるタイミングを制御することにより、負荷１２への電力を制御する。

抵抗３１は、ＭＯＳトランジスタ３０のドレイン－ソース電流に応じた電圧Ｖｃｓを生成する。ＭＯＳトランジスタ３０のドレイン－ソース電流は、インダクタ電流ＩＬに応じて変化するので、抵抗３１に生じる電圧Ｖｃｓを検出することにより、インダクタ電流ＩＬを検出できる。抵抗３１は、一端がＭＯＳトランジスタ３０のソース電極に接続され、他端が接地される。抵抗３１の両端に生じる電圧Ｖｃｓが端子ＣＳに印加される。

抵抗３２は、発振回路４４（図２において後述）の発振周波数を調整するための抵抗である。抵抗３２は端子ＲＴに接続され、抵抗３２の抵抗値に応じて発振周波数が調整される。

抵抗３３，３４は出力電圧Ｖｏｕｔに応じて、ＭＯＳトランジスタ３０をスイッチングする際に用いられる帰還電圧Ｖｆｂを生成する。抵抗３３，３４により構成される分圧回路は、分圧した電圧Ｖｆｂを帰還電圧として、力率改善ＩＣ２９ａの端子ＦＢに印可する。

抵抗３５およびキャパシタ３６，３７は、フィードバック制御に用いられる位相補償用の素子である。抵抗３５およびキャパシタ３６は、端子ＣＯＭＰおよび接地の間に直列に設けられる。また、キャパシタ３７は、抵抗３５およびキャパシタ３６に並列に設けられる。

＝＝力率改善ＩＣ２９ｂの構成＝＝
図２は、一般的な力率改善ＩＣ２９ａの構成の一例を示す。力率改善ＩＣ２９ａは、比較回路４０、信号出力回路４１ａ、リスタートタイマ４２、駆動回路４３、発振回路４４、誤差増幅回路４５、および比較回路４６～４８を含む。

比較回路４０は、端子ＺＣＤに印加される電圧Ｖｚｃｄに基づいて、インダクタ電流ＩＬが“０”となったか否かを検出する。補助コイルＬ２は主コイルＬ１に電磁的に結合しているので、端子ＺＣＤに印加される電圧Ｖｚｃｄは、主コイルに流れるインダクタ電流ＩＬに応じた電圧となる。ここで、“０”（ゼロ）とは、「ほぼゼロ」であることを示し、以下では適宜「ほぼゼロ」であることを単に“０”（ゼロ）と称する。

具体的な動作として、比較回路４０は、電圧Ｖｚｃｄと、インダクタ電流ＩＬが０を示す場合の閾値Ｖｔｈｌとを比較する。比較回路４０は、インダクタ電流ＩＬが０となった場合、“Ｈ”レベルの信号Ｖｃｏｍｐ１を出力する。

ここで、インダクタ電流ＩＬは、ＭＯＳトランジスタ３０がオフされ０を示した後、トランス２５のインダクタンスと、ＭＯＳトランジスタ３０等の回路の寄生キャパシタンスと、による共振に起因して正弦波的に振動する。これにより、電圧Ｖｚｃｄも、ＭＯＳトランジスタ３０がオフされて閾値Ｖｔｈｌを示した後に、正弦波的に振動する。

力率改善ＩＣ２９ａにおいて、比較回路４０は、ヒステリシスコンパレータである。即ち、比較回路４０は、印加される電圧Ｖｈｃに応じて、閾値Ｖｔｈｌの他に、ヒステリシスに応じて定まる異なる閾値Ｖｔｈｈを有する。比較回路４０は、電圧Ｖｚｃｄの振動について、閾値Ｖｔｈｈに基づく比較も行う。なお、閾値電圧Ｖｔｈｌおよび閾値Ｖｔｈｈについては、図５および図６を参照して後に詳述する。

比較回路４０は、電圧Ｖｚｃｄと、閾値Ｖｔｈｈとを比較し、比較結果に応じた信号Ｖｃｏｍｐ１を信号出力回路４１ａおよびリスタートタイマ４２に出力する。

信号出力回路４１ａは、インダクタ電流ＩＬが０となった後、臨界モード、ボトムスキップモード、または、リスタートタイマ４２の動作モードのいずれかのモードで、ＭＯＳトランジスタ３０をオンする信号Ｖｏｎを出力する。

リスタートタイマ４２は、例えば、負荷１２が軽負荷状態となり比較回路４０により電圧Ｖｚｃｄが閾値Ｖｔｈｈを超えたことの検出ができなくなった場合に、ＭＯＳトランジスタ３０をオンする信号を出力する。リスタートタイマ４２の動作については、図６を参照して後に詳しく説明する。

なお、負荷１２が「軽負荷状態」とは、例えば、負荷１２に流れる電流が所定値（例えば、１００ｍＡ）以下となった状態である。この場合、「軽負荷状態」でない状態とは、負荷１２に流れる電流が１００ｍＡより大きくなった状態を指す。さらに負荷１２が「重負荷状態」とは、負荷１２に流れる電流が異なる所定値（例えば、１．０Ａ）以上となった状態である。

具体的には、リスタートタイマ４２は、信号Ｖｃｏｍｐ１に基づいて、インダクタ電流ＩＬが０となった後の期間を計時する。そして、リスタートタイマ４２は、“Ｈ”レベルの信号Ｖｃｏｍｐ１が期間Ｔｒｓｔ（例えば１０～２０μｓ）を超えて出力され続ける場合に、ＭＯＳトランジスタ３０をオンする信号を出力する。

駆動回路４３は、信号出力回路４１ａの出力する信号Ｖｏｎに基づいて、ＭＯＳトランジスタ３０をオンし、後述する通り、例えば、出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂに基づいて、ＭＯＳトランジスタ３０をオフする。具体的に、駆動回路４３は、ＭＯＳトランジスタ３０をオンする場合には、端子ＯＵＴに“Ｈ”レベルの電圧Ｖｄｒを印加し、ＭＯＳトランジスタ３０をオフする場合には、端子ＯＵＴに“Ｌ”レベルの電圧Ｖｄｒを印加する。駆動回路４３は、ＯＲ回路５２、ＲＳフリップフロップ５３、およびバッファ回路５４を含む。

発振回路４４は、抵抗３１の抵抗値に応じた発振周波数のランプ波Ｖｒを比較回路４６へと出力する。

誤差増幅回路４５は、トランスコンダクタンスアンプであり、帰還電圧Ｖｆｂと、基準電圧Ｖｅとの差に応じた電流Ｉｅを出力する。この結果、端子ＣＯＭＰに接続されたキャパシタ３６，３７は電流Ｉｅにより充電される。ここで、基準電圧Ｖｅは、目的レベルの出力電圧Ｖｏｕｔに応じて定められる電圧である。また、誤差増幅回路４５の出力が接続された端子ＣＯＭＰの電圧を、電圧Ｖｃｍｐとする。

比較回路４６は、発振回路４４が出力するランプ波Ｖｒと、端子ＣＯＭＰに印加される電圧Ｖｃｍｐとを比較する。比較回路４６は、ランプ波Ｖｒのレベルが電圧Ｖｃｍｐより低い場合、“Ｌ”レベルの信号Ｖｃｏｍｐ２を駆動回路４３の出力し、ランプ波Ｖｒのレベルが電圧Ｖｃｍｐより高くなると、トランジスタをオフするための“Ｈ”レベルの信号Ｖｃｏｍｐ２をＯＲ回路５２に出力する。

比較回路４７は、帰還電圧Ｖｆｂに基づいて、出力電圧Ｖｏｕｔが過電圧となったか否かを判定する。具体的には、比較回路４６は、出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂと、出力電圧Ｖｏｕｔが過電圧状態となったことを示す閾値電圧Ｖｏｖとを比較する。

比較回路４７は、帰還電圧Ｖｆｂが閾値電圧Ｖｏｖより高い場合、過電圧であると判定し、ＭＯＳトランジスタ３０をオフする“Ｈ”レベルの信号Ｖｃｏｍｐ３をＯＲ回路５２に出力する。また、比較回路４６は、帰還電圧Ｖｆｂが閾値電圧Ｖｏｖより低い場合、過電圧でないと判定し、“Ｌ”レベルの信号Ｖｃｏｍｐ３をＯＲ回路５２に出力する。

比較回路４８は、電圧Ｖｃｓに基づいて、インダクタ電流ＩＬが過電流となったか否かを判定する。具体的には、比較回路４７は、電圧Ｖｃｓと、インダクタ電流ＩＬが過電流状態となったことを示す閾値電圧Ｖｏｃとを比較する。

比較回路４８は、電圧Ｖｃｓが閾値電圧Ｖｏｃより高い場合、過電流であると判定し、ＭＯＳトランジスタ３０をオフする“Ｈ”レベルの信号Ｖｃｏｍｐ４を出力する。また、比較回路４６は、帰還電圧Ｖｆｂが閾値電圧Ｖｏｃより低い場合、過電流でないと判定し、“Ｌ”レベルの信号Ｖｃｏｍｐ４を出力する。

＝＝信号出力回路４１ａの構成＝＝
さらに信号出力回路４１ａの内部構成について説明する。信号出力回路４１ａは、周波数低減回路５０ａおよびＯＲ回路５１を含む。

周波数低減回路５０ａは、インダクタ電流ＩＬが０となった後、臨界モード、または、ボトムスキップモードによりＭＯＳトランジスタ３０をオンする信号をＯＲ回路５１へと出力する。なお、周波数低減回路５０ａのさらなる具体的な構成に関しては、図３を参照して後述する。

ＯＲ回路５１は、周波数低減回路５０ａまたはリスタートタイマ４２のいずれかからの信号が“Ｈ”レベルとなった場合に、ＭＯＳトランジスタ３０をオンするための“Ｈ”レベルの信号Ｖｏｎを駆動回路４３のＲＳフリップフロップ５３へと出力する。

＝＝駆動回路４３の詳細＝＝
ＯＲ回路５２は、信号Ｖｃｏｍｐ２，Ｖｃｏｍｐ３，Ｖｃｏｍｐ４のいずれかが“Ｈ”レベルである場合に、ＭＯＳトランジスタ３０をオフするための“Ｈ”レベルの信号をＲＳフリップフロップ５３のＲ入力へと供給する。

ＲＳフリップフロップ５３は、Ｒ入力に“Ｌ”レベルの信号が入力されている場合、Ｓ入力に入力される信号のレベルに応じて、Ｑ出力からＭＯＳトランジスタ３０をオンオフする信号Ｖｑ１を出力する。一方、ＲＳフリップフロップ５３は、Ｒ入力にＭＯＳトランジスタ３０をオフするための“Ｈ”レベルの信号が入力されている場合には、Ｑ出力からＭＯＳトランジスタ３０をオフするための“Ｌ”レベルの信号Ｖｑ１を出力する。

バッファ回路５４は、ＲＳフリップフロップ５３から出力される信号Ｖｑ１のレベルに応じて、ＭＯＳトランジスタ３０をオンオフする。具体的には、バッファ回路５４は、“Ｈ”レベルの信号Ｖｑ１に基づいて、電圧Ｖｄｒを“Ｈ”レベルに変化させ、ＭＯＳトランジスタ３０をオンする。一方、バッファ回路５４は、“Ｌ”レベルの信号Ｖｑ１に基づいて、電圧Ｖｄｒを“Ｌ”レベルに変化させ、ＭＯＳトランジスタ３０をオフする。

結果として、駆動回路４３は、出力電圧Ｖｏｕｔを目的レベルとすべく電圧Ｖｄｒを変化させるとともに、過電流等の異常が検出されるとＭＯＳトランジスタ３０をオフする。

＝＝周波数低減回路５０ａの詳細＝＝
図３は、周波数低減回路５０ａの構成の一例を示す。周波数低減回路５０ａは、負荷状態判定回路６０および出力回路６１を含む。

負荷状態判定回路６０は、ＭＯＳトランジスタ３０がオンした後、インダクタ電流ＩＬが０となるまでの期間に基づいて、負荷１２が軽負荷状態であるか否かを判定する。

ここで、負荷１２が軽負荷状態である場合には、負荷１２で消費される電力が低下する。この場合、全波整流回路２３からトランス２５、および昇圧チョッパー回路を介して、負荷１２へと送られる電力が低下する。従って、トランス２５における主コイルＬ１を流れるインダクタ電流ＩＬも減少する。

即ち、負荷１２が軽負荷状態である場合には、インダクタ電流ＩＬのピークが低くなるので、ＭＯＳトランジスタ３０をオンしたタイミングから、ＭＯＳトランジスタ３０をオフし、インダクタ電流ＩＬが０となるまでの期間が短くなる。従って、負荷１２が軽負荷状態である場合には、ＭＯＳトランジスタ３０のスイッチング周波数が増大する。

逆に、負荷１２が重負荷状態である場合には、インダクタ電流ＩＬのピークが高くなる。従って、負荷１２が重負荷状態である場合には、ＭＯＳトランジスタ３０をオンしたタイミングから、ＭＯＳトランジスタ３０をオフした後、インダクタ電流ＩＬが０となるタイミングまでの期間が長くなる。負荷状態判定回路６０は、この期間を検出することにより、負荷１２の状態を判定する。

＝＝＝負荷状態判定回路６０の詳細＝＝＝
負荷状態判定回路６０は、タイミング検出回路７０、計時回路７１、およびＤフリップフロップ７２を含む。

タイミング検出回路７０は、ＭＯＳトランジスタ３０がオフした後、インダクタ電流ＩＬが０を示すタイミングを検出する。

具体的には、タイミング検出回路７０は、ＭＯＳトランジスタ３０がオンするタイミングを示す“Ｈ”レベルの信号Ｖｑ１により、Ｄフリップフロップ７２のＤ入力へと“Ｌ”レベルの信号を出力する。この後、タイミング検出回路７０は、ＭＯＳトランジスタ３０がオフしてから、インダクタ電流ＩＬが０となるタイミングを示す “Ｈ”レベルの信号Ｖｃｏｍｐ１に基づいて、Ｄフリップフロップ７２のＤ入力へと出力する信号を“Ｈ”レベルに変化させる。

計時回路７１は、ＭＯＳトランジスタ３０がオンした後、負荷１２が軽負荷状態にあるか否かを判定するための期間Ｔａを計時する。具体的には、計時回路７１は、信号Ｖｑ１が“Ｈ”レベルになったタイミングから計時を開始し、Ｄフリップフロップ７２のＣＫ入力に“Ｈ”レベルの信号を出力する。この後、計時回路７１は、負荷１２の状態を判定するための所定の期間Ｔａが経過したタイミングで、Ｄフリップフロップ７２のＣＫ入力に出力する信号を“Ｌ”レベルに変化させる。

Ｄフリップフロップ７２は、ＭＯＳトランジスタ３０がオンした後インダクタ電流ＩＬが０となる期間が、期間Ｔａより長いか否かを判定する。負荷１２が軽負荷状態にあるか否かを判定するためのタイミングより早いか否かを判定する。

具体的には、Ｄフリップフロップ７２は、計時回路７１がＣＫ入力に出力する信号が“Ｌ”レベルに変化したタイミングにおいて、タイミング検出回路７０がＤ入力へと出力する信号のレベルに応じた信号をＱ出力から出力する。従って、Ｄフリップフロップ７２がＱ出力から出力する信号のレベルにより、負荷１２の状態が判定できる。

この結果、負荷状態判定回路６０は、ＭＯＳトランジスタ３０がオンしたタイミングからインダクタ電流ＩＬが０となったタイミングまでの期間と、期間Ｔａとを比較する。期間Ｔａの方が長い場合には、負荷状態判定回路６０は、負荷１２が軽負荷状態であると判定し、期間Ｔａの方が短い場合には、負荷状態判定回路６０は、負荷１２が軽負荷状態でないと判定する。

＝＝出力回路６１＝＝
出力回路６１は、信号Ｖｃｏｍｐ１に基づいて、主コイルＬ１を流れるインダクタ電流ＩＬが０となったことを検出する。その後、出力回路６１は、負荷状態判定回路６０により負荷１２が軽負荷状態であることを示す判定結果を出力する場合、ボトムスキップモードによって、ＭＯＳトランジスタ３０をオンする信号を出力する。一方、出力回路６１は、負荷状態判定回路６０が負荷１２の状態が軽負荷状態でないことを示す判定結果を出力する場合、臨界モードによって、ＭＯＳトランジスタ３０をオンする信号を出力する。

＝＝＝臨界モード＝＝＝
ここで、「臨界モード」とは、ＭＯＳトランジスタ３０がオフしてから、電圧Ｖｚｃｄが、インダクタ電流ＩＬが０を示す電圧Ｖｔｈｌとなった場合、出力回路６１がＭＯＳトランジスタ３０をオンする信号を出力するモードである。この結果、臨界モードでは、インダクタ電流ＩＬが不連続となる期間は実質的にゼロとなる。

なお、負荷が軽負荷状態でない場合には、ＡＣ－ＤＣコンバータ１０ａの出力回路６１は、臨界モードでＭＯＳトランジスタ３０をオンする信号を出力する。以下、臨界モードの詳細について、図４を参照して説明する。

ここでは、ＭＯＳトランジスタ３０がオフした後、ＭＯＳトランジスタ３０をオンすべく、駆動回路４３が“Ｈ”レベルの信号Ｖｑ１を出力した時刻ｔ１から説明する。

時刻ｔ１において、図２の信号出力回路４１ａは、図１のＭＯＳトランジスタ３０をオンすべく、パルス状の信号Ｖｏｎを出力する。これにより、駆動回路４３のＲＳフリップフロップ５３は、 “Ｈ”レベルの信号Ｖｑ１を出力する。ＭＯＳトランジスタ３０がオンすると、インダクタ電流ＩＬは上昇し始める。

ここで、ＭＯＳトランジスタ３０がオンすると、ＭＯＳトランジスタ３０のドレイン－ソース間に電流が流れるので、トランス２５の主コイルＬ１の電圧は上昇する。一方、主コイルＬ１の極性とは逆となる補助コイルＬ２の電圧は、低下する。これにより、端子ＺＣＤに印加される電圧Ｖｚｃｄも低下し、閾値電圧Ｖｔｈｌより低くなる。従って、時刻ｔ１において、比較回路４０は、信号Ｖｃｏｍｐ１のレベルを“Ｈ”レベルに変化させる。

さらに、発振回路４４は、ＭＯＳトランジスタ３０がオンしたタイミングから、徐々に電圧レベルが上昇するランプ波Ｖｒを出力する。

時刻ｔ２において、発振回路４４の出力するランプ波Ｖｒのレベルが、端子ＣＯＭＰに印加される電圧Ｖｃｍｐより高くなる。この場合、比較回路４６は、“Ｈ”レベルの信号Ｖｃｏｍｐ２を出力する。

“Ｈ”レベルの信号Ｖｃｏｍｐ２に応じて、駆動回路４３のＲＳフリップフロップ５３は、ＭＯＳトランジスタ３０をオンするための“Ｌ”レベルの信号Ｖｑ１を出力できる。また、バッファ回路５４は、電圧Ｖｄｒを低下させる。

従って、時刻ｔ２において、ＭＯＳトランジスタ３０がオフする。ＭＯＳトランジスタ３０がオフするので、トランス２５の主コイルＬ１の電圧が低下し、逆極性を有する電圧Ｖｚｃｄが増大する。

時刻ｔ３において、主コイルＬ１を流れるインダクタ電流ＩＬが小さくなると、主コイルのインダクタンスと、ＭＯＳトランジスタ３０の寄生容量等の回路の寄生容量との共振により、回路に電流が流れる。この場合、主コイルＬ１の両端の電圧が増大し、電圧Ｖｚｃｄが減少する。

時刻ｔ４において、比較回路４０は、端子ＺＣＤに印加される電圧Ｖｚｃｄが閾値電圧Ｖｔｈｌ以下となったことを判定する。これにより、主コイルＬ１を流れるインダクタ電流ＩＬが０となったことが検出される。検出結果に応じて、比較回路４０は、出力する信号Ｖｃｏｍｐ１のレベルを“Ｌ”レベルから“Ｈ”レベルへと変化させる。

臨界モードでは、主コイルを流れるインダクタ電流ＩＬが０となったことが検出されると、信号出力回路４１ａがＭＯＳトランジスタ３０をオンするための“Ｈ”レベルの信号Ｖｏｎを出力する。

これに応じて、ＲＳフリップフロップ５３は、“Ｈ”レベルの信号Ｖｑ１を出力する。また、バッファ回路５４は、ＭＯＳトランジスタ３０のゲート電極に印加される電圧Ｖｄｒを上昇させる。

時刻ｔ４において、時刻ｔ１と同様に駆動回路４３は、ＭＯＳトランジスタ３０をオンする。時刻ｔ４以降、時刻ｔ１から時刻ｔ４までの期間と同様の動作が繰り返される。なお、負荷１２が軽負荷状態ではないので、図中、時刻ｔ１から時刻ｔ４までの期間（ＭＯＳトランジスタ３０をオンした後に、ＭＯＳトランジスタ３０をオフし、インダクタ電流ＩＬが０となるまでの期間）は、期間Ｔａより長いことが示されている。

＝＝＝ボトムスキップモード＝＝＝
一方、図３の出力回路６１がボトムスキップモードで動作する場合について、図５を参照して説明する。「ボトムスキップモード」とは、ＭＯＳトランジスタ３０をオフしてから、電圧Ｖｚｃｄが、インダクタ電流ＩＬが０を示す電圧Ｖｔｈｌとなった場合、一定期間待機した後に、出力回路６１がＭＯＳトランジスタ３０をオンする信号を出力するモードである。

即ち、ボトムスキップモードにおいては、ＭＯＳトランジスタ３０がオフしてから、インダクタ電流ＩＬが０を示し、ＭＯＳトランジスタ３０が再びオンするタイミングが、電圧Ｖｚｃｄの振動による最低値（ボトム）を示す最初のタイミング経過後となる。

なお、インダクタ電流ＩＬ、信号Ｖｏｎ、およびランプ波Ｖｒについては、図４と同様であるため、図５以降の波形図においては図示を省略している。また、動作波形図は説明の目的のためのものであり、時間方向等の寸法について、図４と、図５以降の図とでは相違する。

負荷状態判定回路６０により負荷１２が軽負荷状態であることが判定された場合には、出力回路６１は、ボトムスキップモードで動作する。即ち、ＭＯＳトランジスタ３０をオンしたタイミングから、ＭＯＳトランジスタ３０をオフし、インダクタ電流ＩＬが０となるタイミングまでの期間が、期間Ｔａより短い場合における負荷状態判定回路６０の動作となる。

ここで、ＭＯＳトランジスタ３０をオンした時刻ｔ１１から、ＭＯＳトランジスタ３０をオフし、電圧Ｖｚｃｄが閾値Ｖｔｈｌを示す時刻ｔ１２までの出力回路６１の動作は図４と共通となる。以下では、時刻ｔ１２以降の力率改善ＩＣ２９ａに含まれる回路の動作について説明する。

時刻ｔ１２において、比較回路４０は、端子ＺＣＤに印加される電圧Ｖｚｃｄが閾値電圧Ｖｔｈｌより小さくなったことを判定する。これにより、主コイルＬ１を流れるインダクタ電流ＩＬが０となったことが検出される。検出結果に応じて、比較回路４０は、出力する信号Ｖｃｏｍｐ１のレベルを“Ｌ”レベルから“Ｈ”レベルへと変化させる。

ボトムスキップモードにおいては、ＭＯＳトランジスタ３０をオフして、比較回路４０によりインダクタ電流ＩＬが０となったことが検出された後、所定期間Ｔｂｓ待機後に、信号出力回路４１ａが、ＭＯＳトランジスタ３０をオンするための信号Ｖｏｎを出力する。

時刻ｔ１２以降、インダクタ電流ＩＬおよび電圧Ｖｚｃｄは、トランス２５のインダクタンスと、ＭＯＳトランジスタ３０等による回路の寄生容量とによる共振に起因して、インダクタ電流ＩＬが０となってから正弦波的に振動する。なお、電圧Ｖｚｃｄの振幅は、主コイルＬ１、ダイオード２７、およびキャパシタ２８の構成する昇圧チョッパー回路における昇圧比に依存する。電圧Ｖｚｃｄの振幅は、昇圧比が大きいほど大きくなり、昇圧比が小さいほど小さくなる。

ここで、電圧Ｖｚｃｄの振幅が｜閾値Ｖｔｈｈ－閾値Ｖｔｈｌ｜より大きいので、比較回路４０は、電圧Ｖｚｃｄが閾値Ｖｔｈｌを示した後に、電圧Ｖｚｃｄが振動して、閾値Ｖｚｃｄｈを示したことを検出する。比較回路４０は、電圧Ｖｚｃｄが示したことを検出すると、出力する信号Ｖｃｏｍｐ１のレベルを“Ｌ”レベルに変化させる。

即ち、比較回路４０は、電圧Ｖｚｃｄが閾値Ｖｔｈｌを下回ってから閾値Ｖｔｈｈを上回るまでの間、“Ｈ”レベルの信号Ｖｃｏｍｐ１を出力する。一方、比較回路４０は、電圧Ｖｚｃｄが閾値Ｖｔｈｈを上回ってから、再び閾値Ｖｔｈｌを下回るまでの間、“Ｌ”レベルの信号Ｖｃｏｍｐ１を出力する。

時刻ｔ１３において、電圧Ｖｚｃｄが閾値Ｖｔｈｈを示したことに応じて、比較回路４０は出力する信号Ｖｃｏｍｐ１を“Ｌ”レベルに変化させる。

信号出力回路４１ａは、インダクタ電流ＩＬが０となったことが検出された後、電圧Ｖｚｃｄの振動により、電圧Ｖｚｃｄが閾値Ｖｔｈｈとなった後に閾値Ｖｔｈｌとなる回数が予め定められた回数となるまで待機する。

即ち、信号出力回路４１ａのボトムスキップモードにおいて、インダクタ電流ＩＬが０となった後に信号出力回路４１ａが待機する所定期間Ｔｂｓは、電圧Ｖｚｃｄが閾値Ｖｔｈｈとなった後に閾値Ｖｔｈｌとなる回数に基づく。図５の例では、予め定められた回数が１の例が示されており、時刻ｔ１１から時刻ｔ１３の期間が期間Ｔｂｓに相当する。この回数は、軽負荷時のスイッチング周波数をより低減したければ、より大きい数に設定することができる。

時刻ｔ１４において、信号出力回路４１ａは、ＭＯＳトランジスタ３０をオンするための信号Ｖｏｎを出力する。これにより、駆動回路４３のＲＳフリップフロップ５３は、“Ｈ”レベルの信号Ｖｑ１を出力する。また、時刻ｔ１６において、比較回路４０は、信号Ｖｃｏｍｐ１のレベルを“Ｈ”レベルに変化させる。

時刻ｔ１４において、ＭＯＳトランジスタ３０がオンする。時刻ｔ１４以降、時刻ｔ１１から時刻ｔ１４までの動作が繰り返される。なお、負荷１２が軽負荷状態であるので、図中、時刻ｔ１１から時刻ｔ１２までの期間（ＭＯＳトランジスタ３０をオンした後に、ＭＯＳトランジスタ３０をオフし、インダクタ電流ＩＬが０となるまでの期間）は、期間Ｔａより短いことが示されている。

ボトムスキップモードにおいて、出力回路６１は、ＭＯＳトランジスタ３０がオンしたタイミングから、ＭＯＳトランジスタ３０をオフした後、再びＭＯＳトランジスタ３０をオンするまでのタイミングまでの期間を長くしている。これにより、出力回路６１は、スイッチング周波数を減少させ、スイッチング損失を低減している。

＝＝リスタートタイマ４２の動作＝＝
図６は、リスタートタイマ４２および周波数低減回路５０ａの動作波形の一例を示す。図６では、図５と同様、信号出力回路４１ａは、ボトムスキップモードで動作しようとする。

ここで、ＭＯＳトランジスタ３０をオフした後、インダクタ電流ＩＬおよび電圧Ｖｚｃｄの振幅は、昇圧チョッパー回路における昇圧比が大きいほど大きくなり、昇圧比が小さいほど小さくなる。図６では、昇圧比が小さくなり、電圧Ｖｚｃｄの振幅が小さくなる場合が説明される。

信号出力回路４１ａがボトムスキップモードで動作する場合において、“Ｈ”レベルの信号Ｖｃｏｍｐ１が期間Ｔｒｓｔより長い期間出力され続けると、リスタートタイマ４２により、ＭＯＳトランジスタ３０をオンする信号Ｖｑ１が出力される。

ここで、ＭＯＳトランジスタ３０をオンした時刻ｔ２１から、ＭＯＳトランジスタ３０をオフし、電圧Ｖｚｃｄが閾値Ｖｔｈｌを示す時刻ｔ２２までの出力回路６１の動作は図５と共通となる。以下では、時刻ｔ２２以降の力率改善ＩＣ２９ａに含まれる回路の動作について説明する。

時刻ｔ２２において、比較回路４０は、端子ＺＣＤに印加される電圧Ｖｚｃｄが閾値電圧Ｖｔｈｌより小さくなったことを判定する。これにより、主コイルＬ１を流れるインダクタ電流ＩＬが０となったことが検出される。検出結果に応じて、比較回路４０は、出力する信号Ｖｃｏｍｐ１のレベルを“Ｌ”レベルから“Ｈ”レベルへと変化させる。

インダクタ電流ＩＬが０となった後、電圧Ｖｚｃｄは、正弦波的に振動する。しかし、電圧Ｖｚｃｄの振幅は、昇圧チョッパー回路の昇圧比が小さい場合には、｜閾値Ｖｔｈｈ―閾値Ｖｔｈｌ｜より小さくなる。

例えば、全波整流回路２３への入力電流Ｉｉｎの位相角が高位相角である範囲においては、昇圧チョッパー回路の昇圧比は小さくなる。従って、入力電流Ｉｉｎの位相角が高位相角となる範囲で、電圧Ｖｚｃｄの振動の振幅が、｜閾値Ｖｔｈｈ―閾値Ｖｔｈｌ｜を下回ることがある。

なお、入力電流Ｉｉｎおよび交流電圧Ｖａｃの位相角が「高位相角」であるとは、角度が、例えば９０±１０＋１８０ｎ度の範囲、即ち、（８０～１００）＋１８０ｎ度の範囲にあることをいう。一方、「低位相角」とは、角度が、例えば０±１０＋１８０ｎ度の範囲、即ち、（－１０～＋１０）＋１８０ｎ度の範囲にあることをいう。ここで、ｎは整数である。

図５と同様のボトムスキップモードの場合、信号出力回路４１ａは、インダクタ電流ＩＬが０となったことが検出された後、電圧Ｖｚｃｄの振動により、電圧Ｖｚｃｄが閾値Ｖｔｈｈとなった後に閾値Ｖｔｈｌとなる回数が予め定められた回数となるまで待機する。

しかし、電圧Ｖｚｃｄの振動の振幅が、｜閾値Ｖｔｈｈ―閾値Ｖｔｈｌ｜を下回ると、時刻ｔ２２以降どれだけ時間が経過しても、電圧Ｖｚｃｄが閾値Ｖｔｈｈを超えなくなることがある。この場合、信号出力回路４１ａは、時刻ｔ２２以降どれだけ時間が経過してもＭＯＳトランジスタ３０をオンする信号を出力しなくなる。また、時刻ｔ２２以降、比較回路４０は、“Ｈ”レベルの信号を出力し続ける。

そこで、リスタートタイマ４２は、比較回路４０が“Ｈ”レベルの信号Ｖｃｏｍｐ１を出力し始めてからの期間を計時する。比較回路４０が期間Ｔｒｓｔの間、“Ｈ”レベルの信号Ｖｃｏｍｐ１を出力し続けた場合に、リスタートタイマ４２は、ＭＯＳトランジスタ３０をオンするための信号を出力する。

即ち、時刻ｔ２２から期間Ｔｒｓｔが経過した時刻ｔ２３において、リスタートタイマ４２は、ＭＯＳトランジスタ３０をオンするための信号を出力する。これにより、時刻ｔ２３において、ＭＯＳトランジスタ３０がオンする。

時刻ｔ２３以降、時刻ｔ２１から時刻ｔ２３までの動作が繰り返される。なお、図５と同様、負荷１２が軽負荷状態であるので、図中、時刻ｔ２１から時刻ｔ２２までの期間（ＭＯＳトランジスタ３０をオンした後に、ＭＯＳトランジスタ３０をオフし、インダクタ電流ＩＬが０となるまでの期間）は、期間Ｔａより短いことが示されている。

＝＝＝リスタートタイマ４２の動作の入力電流Ｉｉｎへの影響＝＝＝
負荷１２が軽負荷状態であれば、信号出力回路４１ａは、ボトムスキップモードで動作する。図７を参照して、負荷１２が軽負荷状態である場合に、リスタートタイマ４２の動作が入力電流Ｉｉｎに与える影響について説明する。

ＡＣ－ＤＣコンバータ１０ａでは、交流電圧Ｖａｃおよび入力電流Ｉｉｎの位相角が高位相角である場合に、交流電圧Ｖａｃの瞬時値が大きくなるので、昇圧チョッパー回路の昇圧比が小さくなる。従って、交流電圧Ｖａｃおよび入力電流Ｉｉｎの位相角が高位相角となる範囲において、主コイルＬ１を流れるインダクタ電流ＩＬが０となった後の電圧Ｖｚｃｄの振幅が小さくなる。

電圧Ｖｚｃｄの振動の振幅が、｜閾値Ｖｔｈｈ―閾値Ｖｔｈｌ｜を下回ると、インダクタ電流ＩＬが０となった後、どれだけ時間が経過しても、電圧Ｖｚｃｄが閾値Ｖｔｈｈを超えなくなる。従って、図６で説明したリスタートタイマ４２の動作により、ＭＯＳトランジスタ３０がオンする。

この場合、期間Ｔｒｓｔは待機期間として長いので、ＭＯＳトランジスタ３０のオフ期間が長くなる。従って、負荷１２が軽負荷状態である場合、図７に示されるように、交流電圧Ｖａｃ入力電流Ｉｉｎが高位相角となる範囲において、入力電流Ｉｉｎは、正弦波から歪んでしまう。これにより、ＡＣ－ＤＣコンバータ１０ａでは、力率が悪化することがある。

＜＜実施形態＞＞
＝＝ＡＣ－ＤＣコンバータ１０ｂの構成＝＝
図８は、実施形態におけるＡＣ－ＤＣコンバータ１０ｂの構成の一例を示す。なお、図８において、図１のＡＣ－ＤＣコンバータ１０ａにおける構成と同じ符号が付された構成は、同じ構成に対応する。

ＡＣ－ＤＣコンバータ１０ｂは、チョークコイル２１、キャパシタ２２，２４，２８，３６，３７、全波整流回路２３、トランス２５、抵抗２６，３１～３５、ダイオード２７，３８，３９、力率改善ＩＣ２９ａ、およびＭＯＳトランジスタ３０を備える。即ち、ＡＣ－ＤＣコンバータ１０ｂは、力率改善ＩＣ２９ａに代えて、力率改善ＩＣ２９ｂを備え、さらにダイオード３８，３９を備える点でＡＣ－ＤＣコンバータ１０ａと相違する。

力率改善ＩＣ２９ｂは、端子ＣＳ，ＣＯＭＰ，ＦＢ，ＲＴ，ＯＵＴ，ＶＨ，ＺＣＤを有する。即ち、力率改善ＩＣ２９ｂは、力率改善ＩＣ２９ａの有する端子に加え、端子ＶＨを有する。なお、力率改善ＩＣ２９ｂは、力率改善ＩＣ２９ａと同様、他の端子（例えば、電源端子、ＧＮＤ端子等）を有しているが、図中他の端子は省略されている。

ダイオード３８，３９は、力率改善ＩＣ２９ｂの端子ＶＨに交流電圧Ｖａｃに応じた電圧Ｖｈを印加する。ダイオード３８，３９は、全波整流回路２３の前段において、全波整流回路を構成している。ダイオード３８，３９が全波整流回路２３より前段に設けられるので、電圧Ｖｈはキャパシタ２４の影響を受けない。これにより、電圧Ｖｈの正確な位相角の検出が可能となる。

なお、本実施形態において、ＡＣ－ＤＣコンバータ１０ｂは、「電源回路」に相当する。また、主コイルＬ１は、「第１インダクタ」に相当し、補助コイルＬ２は「第２インダクタ」に相当する。また、ＭＯＳトランジスタ３０は「トランジスタ」に相当する。

端子ＶＨは、「第１端子」に相当し、端子ＶＨに印加される電圧Ｖｈは、「第２電圧」に相当する。また、端子ＺＣＤは、「第２端子」に相当する。また、端子ＺＣＤに印加される電圧Ｖｚｃｄは、「第１電圧」に相当する。

＝＝力率改善ＩＣ２９ｂの構成＝＝
図９は、実施形態における力率改善ＩＣ２９ｂの構成の一例を示す。なお、図９において、図２の力率改善ＩＣ２９ｂにおける構成と同じ符号が付された構成は、同じ構成に対応する。

力率改善ＩＣ２９ｂは、比較回路４０、信号出力回路４１ｂ、リスタートタイマ４２、駆動回路４３、発振回路４４、誤差増幅回路４５、比較回路４６～４８、分圧回路８０、比較回路８１、および制御回路８２を含む。力率改善ＩＣ２９ｂは、信号出力回路４１ａに代えて信号出力回路４１ｂを含み、さらに、分圧回路８０、比較回路８１、および制御回路８２を含む点で、力率改善ＩＣ２９ａと相違する。

＝＝＝分圧回路８０および比較回路８１＝＝＝
端子ＶＨには、分圧回路８０および比較回路８１が接続される。

分圧回路８０は、端子ＶＨに印加された電圧Ｖｈを分圧し、比較回路８１へと電圧Ｖｈｄｉｖを供給する。なお、分圧回路８０は、抵抗９１，９２を含む。

比較回路８１は、電圧Ｖｈｄｉｖと、基準電圧Ｖｒｅｆとを比較して、交流電圧Ｖａｃが高位相角であるか否かを判定する。比較回路８１は、判定結果に応じた信号Ｖｃｏｍｐ５を、制御回路８２へと出力する。

比較回路８１は、交流電圧Ｖａｃが高位相角である場合に“Ｌ”レベルの信号Ｖｃｏｍｐ５を出力する。一方、比較回路８１は、交流電圧Ｖａｃが高位相角でない場合に“Ｈ”レベルの信号Ｖｃｏｍｐ５を出力する。

＝＝＝制御回路８２および信号出力回路４１ｂの概要＝＝＝
制御回路８２は、交流電圧Ｖａｃが高位相角である場合に信号出力回路４１ｂを制御する。特に、制御回路８２は、負荷１２が軽負荷状態である場合であって、かつ、電圧Ｖｚｃｄの振幅が｜電圧Ｖｔｈｈ－電圧Ｖｔｈｌ｜より小さくなる程に交流電圧Ｖａｃが高位相角である場合、信号出力回路４１ｂが臨界モードで動作するよう制御する。

一方、制御回路８２は、電圧Ｖｚｃｄの振幅が｜電圧Ｖｔｈｈ－電圧Ｖｔｈｌ｜より大きい場合、信号出力回路４１ｂを臨界モードまたはボトムスキップモードで動作させる。

信号出力回路４１ｂは、周波数低減回路５０ｂおよびＯＲ回路５１を備える。周波数低減回路５０ｂは、周波数低減回路５０ａと異なり、制御回路８２から出力される信号Ｖｃｔｒが入力されるＡＮＤ回路７３を有する。ＡＮＤ回路７３については、図１０を参照して後述する。

ここで、インダクタ電流ＩＬの０（またはほぼ０）の値は、「第１所定値」に相当し、その際の比較回路４０の閾値Ｖｔｈｌは「第１閾値」に相当する。さらに、比較回路４０は、インダクタ電流が０となったことを検出する「第１検出回路」に相当する。

また、電圧Ｖｚｃｄの振幅について、｜閾値Ｖｔｈｈ－閾値Ｖｔｈｌ｜は「第２所定値」に相当する。閾値Ｖｔｈｌとともに、｜閾値Ｖｔｈｈ－閾値Ｖｔｈｌ｜を定める閾値Ｖｔｈｈは「第２閾値」に相当する。

また、臨界モードは「第１モード」に相当し、ボトムスキップモードは、「第２モード」に相当する。信号出力回路４１ｂがボトムスキップモードの際に待機する期間Ｔｂｓは、「第１期間」に相当する。

リスタートタイマ４２は、「第２計時回路」に相当し、リスタートタイマ４２が計時する期間Ｔｒｓｔは、「第３期間」に相当する。

比較回路８１は、「第２検出回路」に相当し、交流電圧Ｖａｃが高位相角の範囲であることは、交流電圧Ｖａｃが「所定範囲」に入っていることに相当する。

＝＝周波数低減回路５０ｂおよび制御回路８２の詳細＝＝
図１０は、周波数低減回路５０ｂおよび制御回路８２の構成の一例を示す。なお、図１０の周波数低減回路５０ｂにおいて、図３の周波数低減回路５０ａにおける構成と同じ符号が付された構成は、同じ構成に対応する。

＝＝＝制御回路８２＝＝＝
制御回路８２は、図９の比較回路８１が“Ｌ”レベルの信号Ｖｃｏｍｐ５を出力する場合に交流電圧Ｖａｃが高位相角であるとして動作する。制御回路８２は、電圧Ｖｚｃｄの振動の振幅の判定結果に応じた信号Ｖｃｔｒを出力し、周波数低減回路５０ｂの動作を制御する。制御回路８２は、振幅判定回路６３、ＲＳフリップフロップ６４、およびインバータ６５を含む。

＝＝＝＝振幅判定回路６３＝＝＝＝
振幅判定回路６３は、信号Ｖｃｏｍｐ１に基づいて、主コイルＬ１を流れるインダクタ電流ＩＬが０を示した後の電圧Ｖｚｃｄの振動の振幅が｜閾値Ｖｔｈｈ－閾値Ｖｔｈｌ｜より大きいか否かを判定する。振幅が｜閾値Ｖｔｈｈ－閾値Ｖｔｈｌ｜より大きければ“Ｌ”レベルの信号を出力し、振幅が｜閾値Ｖｔｈｈ－閾値Ｖｔｈｌ｜より小さければ“Ｈ”レベルの信号を出力する。

振幅判定回路６３は、インバータ７５、遅延回路７６、計時回路７７、およびＤフリップフロップ７８を含む。振幅判定回路６３は、図９の比較回路４０が出力する信号Ｖｃｏｍｐ１に基づいて、電圧Ｖｚｃｄの振幅が｜閾値Ｖｔｈｈ－閾値Ｖｔｈｌ｜より大きいか否かを判定する。

ＭＯＳトランジスタ３０がオフとなった後、インダクタ電流ＩＬが０となると、電圧Ｖｚｃｄが閾値Ｖｔｈｌを下回り、比較回路４０は、“Ｈ”レベルの信号Ｖｃｏｍｐ１を出力する。この後、電圧Ｖｚｃｄの振動により、図５および図６で説明したように、電圧Ｖｚｃｄが閾値Ｖｔｈｈを超えると、比較回路４０は、“Ｌ”レベルの信号Ｖｃｏｍｐ１を出力する。また、比較回路４０は、電圧Ｖｚｃｄが閾値Ｖｔｈｈを超えた後、再び電圧Ｖｚｃｄが閾値Ｖｔｈｌを下回ると、“Ｈ”レベルの信号Ｖｃｏｍｐ１を出力する。

インバータ７５は、信号Ｖｃｏｍｐ１のレベルを反転する。即ち、電圧Ｖｚｃｄが閾値Ｖｔｈｌを下回った場合に出力される“Ｈ”レベルの信号Ｖｃｏｍｐ１を“Ｌ”レベルに反転する。また、インバータ７５は、電圧Ｖｚｃｄが閾値Ｖｔｈｈを超えた場合に出力される“Ｌ”レベルの信号Ｖｃｏｍｐ１を“Ｈ”レベルに反転する。

遅延回路７６は、インバータ７５から出力される信号を遅延する。これにより、計時回路７７へと入力される信号が遅延し、計時回路７７がＤフリップフロップ７８のＣＬＫ入力へと出力する信号も遅延される。

計時回路７７は、インダクタ電流ＩＬが０となった後、電圧Ｖｚｃｄのレベルが閾値Ｖｔｈｈより小さい期間を計時する。具体的には、遅延回路７６がインバータ７５からの“Ｌ”レベルに基づく信号を出力すると、計時回路７７は、計時を開始し、“Ｈ”レベルの信号Ｖｔｉｍｅｒを出力する。その後、期間Ｔｂを計時し、期間Ｔｂを計時し終わると信号Ｖｔｉｍｅｒを“Ｌ”レベルに変化させる。

ここで、期間Ｔｂは、リスタートタイマ４２が計時する期間Ｔｒｓｔ（例えば１０～２０μｓ）より短い期間に設定される。

また、上述のように、信号出力回路４１ｂは、ボトムスキップモードにおいて、電圧Ｖｚｃｄが閾値Ｖｔｈｈとなった後に閾値Ｖｔｈｌとなる回数が予め定められた回数となるまで待機する。

期間Ｔｂは、電圧Ｖｚｃｄの振動の典型的な周期に対して、（予め定められた回数）×（振動の典型的な周期）より長く設定される。例えば、予め設定された数が１であり、典型的な周期が２μｓであれば、１．５周期（３μｓ）に設定されてよく、２周期（４μｓ）に設定されてもよい。

Ｄフリップフロップ７８は、計時回路７７がＣＫ入力に出力する信号が“Ｌ”レベルに変化したタイミングにおいて、比較回路４０からＤ入力へと出力する信号Ｖｃｏｍｐ１のレベルに応じた信号ＶｄをＱ出力から出力する。従って、Ｄフリップフロップ７８がＱ出力から出力する信号Ｖｄのレベルにより、電圧Ｖｚｃｄの振幅が｜閾値Ｖｔｈｈ－閾値Ｖｔｈｌ｜より小さい期間が期間Ｔｂより長いか否かを判定できる。

Ｄフリップフロップ７８のＱ出力から出力される信号Ｖｄが“Ｈ”レベルであれば、“Ｈ”レベルの信号Ｖｃｏｍｐ１が出力される期間が期間Ｔｂより長いこととなる。これは、電圧Ｖｚｃｄの振幅が、｜閾値Ｖｔｈｈ－閾値Ｖｔｈｌ｜より小さい期間が期間Ｔｂより長いことを意味する。

従って、Ｄフリップフロップ７８から出力される信号Ｖｄが“Ｈ”レベルであれば、電圧Ｖｚｃｄの振動の振幅が｜閾値Ｖｔｈｈ－閾値Ｖｔｈｌ｜より小さいと判定できる。一方、信号Ｖｄが“Ｈ”レベルであれば、電圧Ｖｚｃｄの振動の振幅が｜閾値Ｖｔｈｈ－閾値Ｖｔｈｌ｜より大きいと判定できる。

なお、遅延回路７６が設けられることで、計時回路７７は、インダクタ電流が０となって信号Ｖｃｏｍｐ１が“Ｈ”レベルに変化したタイミングより、わずかに遅いタイミングから期間Ｔｂを計時する。従って、信号Ｖｃｏｍｐ１が“Ｈ”レベルに変化したタイミングから期間Ｔｂを経過したタイミングで、ちょうどＤ入力に信号Ｖｃｏｍｐ１の立ち下がりエッジが入力される場合にも“Ｌ”レベルの信号Ｖｄが出力される。

即ち、インダクタ電流が０となったタイミングから期間Ｔｂが経過したタイミングに、Ｄ入力に入力される信号Ｖｃｏｍｐ１がいずれのレベルにあるかが、信号Ｖｄに確実に反映されることとなる。

また、Ｄフリップフロップ７８のＲ入力に対し、比較回路８１が出力する信号Ｖｃｏｍｐ５のレベルに応じて、交流電圧Ｖａｃが高位相角の場合にＤフリップフロップ７８が動作する。

具体的には、Ｄフリップフロップ７８のＲ入力に対し、交流電圧Ｖａｃが高位相角である場合には、比較回路８１は“Ｌ”レベルの信号Ｖｃｏｍｐ５を出力する。この場合に、Ｄフリップフロップ７８は、ＣＫ入力のレベルの変化するタイミングでＤ入力のレベルをＱ出力に反映する。

＝＝＝ＲＳフリップフロップ６４およびインバータ６５＝＝＝
ここで、制御回路８２の構成の説明に戻る。ＲＳフリップフロップ６４は、振幅判定回路６３が電圧Ｖｚｃｄの振動の振幅が｜閾値Ｖｔｈｈ－閾値Ｖｔｈｌ｜より小さいことを判定すると、振幅判定回路６３の判定結果を保持する。

ＲＳフリップフロップ６４は、振幅判定回路６３が出力する“Ｈ”レベルの信号Ｖｄをラッチする。一度電圧Ｖｚｃｄの振幅が｜閾値Ｖｔｈｈ－閾値Ｖｔｈｌ｜より小さいことが判定されると、Ｒ入力に“Ｈ”レベルの信号Ｖｃｏｍｐ５が入力されるまで、ＲＳフリップフロップ６４は、Ｑ出力から“Ｈ”レベルの信号を出力し続ける。

これにより、入力電圧Ｖａｃが高位相角に近づき、電圧Ｖｚｃｄの振動の振幅が｜閾値Ｖｔｈｈ－閾値Ｖｔｈｌ｜を超えるか超えないかの境界領域において、一度、信号出力回路４１ｂの動作が臨界モードに切り替えられると臨界モードで動作し続けることとなる。即ち、電圧Ｖｚｃｄの振動の振幅が｜閾値Ｖｔｈｈ－閾値Ｖｔｈｌ｜を超えるか超えないかの境界領域において、ボトムスキップモードと、臨界モードとの間の切り替えが頻繁に起きることを防ぐことができる。

なお、交流電圧Ｖａｃが高位相角でない場合には、ＲＳフリップフロップ６４のＲ入力に対し、比較回路８１から“Ｈ”レベルの信号Ｖｃｏｍｐ５が出力される場合には、ＲＳフリップフロップ６４のＱ出力からは“Ｌ”レベルの信号が出力される。

インバータ６５は、ＲＳフリップフロップ６４がＱ出力から出力する信号のレベルを反転する。即ち、交流電圧Ｖａｃが高位相角である場合に、振幅判定回路６３が電圧Ｖｚｃｄの振動の振幅が｜閾値Ｖｔｈｈ－閾値Ｖｔｈｌ｜より小さいと判定した場合には、インバータ６５から“Ｌ”レベルの信号Ｖｃｔｒが出力される。

結果として、制御回路８２のインバータ６５から一度“Ｌ”レベルの信号が出力されると、制御回路８２は、“Ｌ”レベルの信号Ｖｃｔｒを出力し続けることとなる。ＲＳフリップフロップ６４のＲ入力に対し、比較回路８１から“Ｈ”レベルの信号Ｖｃｏｍｐ５が出力されると、その状態が解除され、電圧Ｖｚｃｄの振動の振幅の大きさが判定される。

また、交流電圧Ｖａｃが高位相角である場合に、振幅判定回路６３が電圧Ｖｚｃｄの振動の振幅が｜閾値Ｖｔｈｈ－閾値Ｖｔｈｌ｜より大きいと判定した場合には、インバータ６５から“Ｈ”レベルの信号Ｖｃｔｒが出力される。一方、交流電圧Ｖａｃが高位相角でないと判定された場合には、“Ｌ”レベルの信号Ｖｃｔｒが出力される。

＝＝＝周波数低減回路５０ｂ＝＝＝
周波数低減回路５０ｂは、負荷状態判定回路６０および駆動信号出力回路６２を含む。周波数低減回路５０ｂは、周波数低減回路５０ａの出力回路６１に代えて、駆動信号出力回路６２を含む点で、周波数低減回路５０ａと相違する。

また、駆動信号出力回路６２は、ＡＮＤ回路７３および出力回路７４を含む。ここで、出力回路７４は、周波数低減回路５０ａにおける出力回路６１と同様の回路である。結果として、周波数低減回路５０ｂは、出力回路７４の前段にＡＮＤ回路７３を含む点において、周波数低減回路５０ａと相違している。

ＡＮＤ回路７３は、負荷１２が軽負荷状態であることが示され、かつ、インダクタ電流ＩＬが０となった後の電圧Ｖｚｃｄの振幅が｜閾値Ｖｔｈｈ－閾値Ｖｔｈｌ｜より大きいことが示される場合に、出力回路７４をボトムスキップモードで動作させる信号を出力する。

即ち、ＡＮＤ回路７３は、Ｄフリップフロップ７２からの信号Ｖｂと、制御回路８２からの信号Ｖｃｔｒとの論理積を演算する。従って、ＡＮＤ回路７３は、負荷状態判定回路６０のＤフリップフロップ７２からの信号Ｖｂと、制御回路８２からの信号Ｖｃｔｒとが共に“Ｈ”レベルである場合に、“Ｈ”レベルの信号を出力回路７４へと出力する。入力される信号のレベルのいずれかが“Ｌ”レベルである場合には、“Ｌ”レベルの信号を出力回路７４へと出力する。

出力回路７４は、ＡＮＤ回路７３の出力が“Ｈ”レベルの場合、ボトムスキップモードによってＭＯＳトランジスタ３０をオンするための信号を出力する。一方、出力回路７４は、ＡＮＤ回路７３の出力が“Ｌ”レベルの場合に、臨界モードによって、ＭＯＳトランジスタ３０をオンするための信号を出力する。

なお、出力回路７４は、ボトムスキップモードで動作している間に、ＡＮＤ回路７３の出力が“Ｌ”レベルに変化すると、ＭＯＳトランジスタ３０をオンするための信号を出力する。これにより、制御回路８２からの信号Ｖｃｔｒが“Ｈ”レベルから“Ｌ”レベルに変化した場合、直ちにＭＯＳトランジスタ３０をオンさせる。

ここで、振幅判定回路６３は、「第１判定回路」に相当し、振幅判定回路６３による、電圧Ｖｚｃｄが｜閾値Ｖｔｈｈ－閾値Ｖｔｈｌ｜より大きいか否かの判定結果および対応する信号Ｖｄのレベルは、「第１判定結果」に相当する。

計時回路７７は、「第１計時回路」に相当し、Ｄフリップフロップ７８は、「第１出力回路」に相当する。また、計時回路７７が計時する期間Ｔｂは、「第２期間」に相当する。さらに、ＲＳフリップフロップ６４は、「保持回路」に相当する。

また、負荷状態判定回路６０は、「第２判定回路」に相当し、負荷１２の状態が軽負荷状態であるか否かの判定結果および対応する信号Ｖｂのレベルは、「第２判定結果」に相当する。

また、駆動信号出力回路６２は、「第２出力回路」に相当する。

＝＝＝力率改善ＩＣ２９ｂの主要波形図＝＝＝
図１１は、力率改善ＩＣ２９ｂの動作における主要波形を示す図である。図８～図１０の回路の動作が波形を参照して説明される。

図中、負荷１２が軽負荷状態でありＶｃｏｍｐ５が“Ｈ”レベルである時刻からの波形が示される。また、比較回路８１により交流電圧Ｖａｃが高位相角である（Ｖｃｏｍｐ５が“Ｌ”レベルである）と判定される場合の波形が示される。

なお、インダクタ電流ＩＬが０となった後の電圧Ｖｚｃｄの振動の振幅が｜閾値Ｖｔｈｈ－閾値Ｖｔｈｌ｜より大きい時点からの波形が示される。従って、図中に示される最初の時点において、振幅判定回路６３は、“Ｌ”レベルの信号Ｖｄを出力しており、制御回路８２は、“Ｈ”レベルの信号Ｖｃｔｒを出力している。

さらに、図中、表示の便宜上、計時回路７７が出力する信号Ｖｔｉｍｅｒについて、レベルの変化するタイミングを信号Ｖｃｏｍｐ１のレベルの変化するタイミングと同様に描かれている箇所がある。ただし、本実施形態の制御回路８２においては、遅延回路７６が設けられるので、信号Ｖｔｉｍｅｒのレベルが変化するタイミングは、実際には、信号Ｖｃｏｍｐ１のレベルの変化するタイミングに対してわずかに遅れたタイミングとなる。

時刻ｔ３１において、負荷１２が軽負荷状態であるので、負荷状態判定回路６０は“Ｈ”レベルの信号Ｖｂを出力する。駆動回路４３がＭＯＳトランジスタ３０をオンすると、端子ＺＣＤに印加される電圧Ｖｚｃｄも低下する。

その後、ＭＯＳトランジスタ３０をオフし、時刻ｔ３２において、比較回路４０は、電圧Ｖｚｃｄが閾値Ｖｔｈｌを下回ったことを判定する。“Ｌ”レベルの信号Ｖｄに応じて、信号出力回路４１ｂは、ボトムスキップモードでの動作を行う。時刻ｔ３３において、信号出力回路４１ｂは、ＭＯＳトランジスタ３０をオンする信号Ｖｏｎを出力する。従って、時刻ｔ３１から時刻ｔ３３までの期間において、図５の時刻ｔ１１から時刻ｔ１４までの期間と同様の動作が実行される。

時刻ｔ３３において、駆動回路４３は、ＭＯＳトランジスタ３０をオンする。時刻ｔ３３から、ＭＯＳトランジスタをオフした後、電圧Ｖｚｃｄが閾値Ｖｔｈｌを下回る時刻ｔ３４までの動作は、時刻ｔ３１から時刻ｔ３２までの動作と同様である。

時刻ｔ３４において、比較回路４０は、電圧Ｖｚｃｄが閾値電圧Ｖｔｈｌを下回ったことを判定する。これにより、主コイルＬ１を流れるインダクタ電流ＩＬが０となったことが検出される。

比較回路４０は、出力する信号Ｖｃｏｍｐ１のレベルを“Ｈ”レベルに変化させる。また、計時回路７７は、信号Ｖｔｉｍｅｒのレベルを“Ｈ”レベルに変化させる。

図中、インダクタ電流ＩＬが０を下回った後の電圧Ｖｚｃｄの振動における振幅の変化は、便宜上強調して描かれている。時刻ｔ３４以降の振動においては、電圧Ｖｚｃｄの振幅は、｜閾値Ｖｔｈｈ－閾値Ｖｔｈｌ｜より小さくなる。従って、比較回路４０は、“Ｈ”レベルの信号Ｖｃｏｍｐ１を出力し続ける。

時刻ｔ３５において、時刻ｔ３４に比較回路４０が“Ｈ”レベルの信号Ｖｃｏｍｐ１を出力し始めてから、期間Ｔｂが経過し、計時回路７７は、信号Ｖｔｉｍｅｒのレベルを“Ｌ”レベルに変化させる。

Ｄフリップフロップ７８のＤ入力の信号Ｖｃｏｍｐ５が“Ｈ”レベルであるので、振幅判定回路６３は、電圧Ｖｚｃｄの振幅が｜閾値Ｖｔｈｈ－閾値Ｖｔｈｌ｜より小さいことを判定し、出力する信号Ｖｄのレベルを“Ｈ”レベルへと変化させる。

また、ＲＳフリップフロップ６４は、信号Ｖｃｏｍｐ５が“Ｌ”レベルである限り、Ｑ出力のレベルを“Ｈ”レベルにラッチする。さらに、制御回路８２は、出力する信号Ｖｃｔｒのレベルを“Ｌ”レベルへと変化させる。

ＡＮＤ回路７３に“Ｌ”レベルの信号Ｖｃｔｒが入力されるので、駆動信号出力回路６２は、臨界モードで動作するようになる。これに伴い、駆動信号出力回路６２は、ＭＯＳトランジスタ３０をオンする信号を出力する。

時刻ｔ３５から、駆動回路４３がＭＯＳトランジスタ３０をオフした後、電圧Ｖｚｃｄが閾値Ｖｔｈｌを下回るまでの時刻ｔ３６までの動作は、時刻ｔ３３から時刻ｔ３４までの動作と同様である。

時刻ｔ３６において、インダクタ電流ＩＬが０となり、電圧Ｖｚｃｄが閾値Ｖｔｈｌを下回る。制御回路８２が“Ｌ”レベルの信号Ｖｃｔｒを出力しているので、信号出力回路４１ｂは、臨界モードによりＭＯＳトランジスタ３０をオンする信号Ｖｏｎを出力する。従って、時刻ｔ３６から、駆動回路４３は、ＭＯＳトランジスタ３０をオンする。

時刻ｔ３７において、信号出力回路４１ｂが一定の期間、臨界モードで動作し続けた後、比較回路８１は、交流電圧Ｖａｃが高位相角ではなくなったことを判定する。これにより、比較回路８１は、信号Ｖｃｏｍｐ５のレベルを“Ｈ”レベルに変化させる。

従って、Ｄフリップフロップ７８およびＲＳフリップフロップ６４は、Ｑ出力から出力する信号Ｖｄのレベルを“Ｌ”レベルへと変化させる。これにより、制御回路８２は、“Ｈ”レベルの信号Ｖｃｔｒを出力する。

時刻ｔ３７においても、負荷１２が軽負荷であり、負荷状態判定回路６０は、“Ｈ”レベルの信号Ｖｂを出力している。従って、時刻ｔ３７以降では、信号出力回路４１は、時刻ｔ３１から時刻ｔ３３までと同様、ボトムスキップモードでの動作を行う。

＝＝ＡＣ－ＤＣコンバータ１０ｂにおける入力電流Ｉｉｎの波形＝＝
図１２は、ＡＣ－ＤＣコンバータ１０ｂの入力電流Ｉｉｎの波形の一例を示す。図７と同様に、負荷１２が軽負荷状態である場合において、信号出力回路４１ｂがボトムスキップモードで動作する際の、ＡＣ－ＤＣコンバータ１０ｂにおける波形の一例が示される。

本実施形態においては、主コイルＬ１を流れるインダクタ電流ＩＬが０を示した後の電圧Ｖｚｃｄの振動の振幅が、｜閾値Ｖｔｈｈ－閾値Ｖｔｈｌ｜を下回った場合、制御回路８２が信号出力回路４１ｂを臨界モードで動作させる。

これにより、ＡＣ－ＤＣコンバータ１０ｂにおいては、入力電圧Ｖａｃおよび入力電流Ｉｉｎが高位相角となった場合にも、インダクタ電流ＩＬが０となった後のＭＯＳトランジスタ３０の起動が早くなる。従って、入力電流Ｉｉｎにおける波形の歪みがなくなり、波形が正弦波状となる。結果として、ＡＣ－ＤＣコンバータ１０ｂの電力において力率が改善する。

＝＝まとめ＝＝
以上、本実施形態の、ＡＣ－ＤＣコンバータ１０ｂ、および力率改善ＩＣ２９ｂについて説明した。

交流電圧Ｖａｃに応じた整流電圧Ｖｒｅｃが印可される主コイルＬ１と、主コイルＬ１に流れるインダクタ電流ＩＬを制御するＭＯＳトランジスタ３０と、を備え、交流電圧Ｖａｃから目的レベルの出力電圧Ｖｏｕｔを生成するＡＣ－ＤＣコンバータ１０ｂのＭＯＳトランジスタ３０のスイッチングを制御する力率改善ＩＣ２９ｂを提供する。力率改善ＩＣ２９ｂは、比較回路４０と、臨界モード、またはボトムスキップモードで動作する信号出力回路４１ｂと、インダクタ電流ＩＬが０となった後の電圧Ｖｚｃｄの振幅が、｜電圧Ｖｔｈｈ－電圧Ｖｔｈｌ｜より小さい場合に、信号出力回路４１ｂを臨界モードで動作させ、振幅が｜電圧Ｖｔｈｈ－電圧Ｖｔｈｌ｜より大きい場合、信号出力回路４１ｂを臨界モードまたはボトムスキップモードで動作させる制御回路８２と、駆動回路４３と、を備える。信号出力回路４１ｂは、振幅が｜電圧Ｖｔｈｈ－電圧Ｖｔｈｌ｜より大きい場合、臨界モードおよびボトムスキップモードのうち、ＡＣ－ＤＣコンバータ１０ｂの負荷１２の状態に応じたモードで動作する。

これにより、負荷１２が軽負荷状態で、交流電圧Ｖａｃおよび入力電流Ｉｉｎが高位相角となっても、力率を悪化させない力率改善ＩＣ２９ｂを提供できる。特に、力率改善ＩＣ２９ｂでは、信号出力回路４１ｂをボトムスキップモードで動作させる場合に、インダクタ電流ＩＬが０となった後の電圧Ｖｚｃｄの振幅が、｜電圧Ｖｔｈｈ－電圧Ｖｔｈｌ｜より小さい場合でも適切なタイミングでＭＯＳトランジスタ３０をオンオフできる。

また、制御回路８２は、電圧Ｖｚｃｄの振幅が｜電圧Ｖｔｈｈ－電圧Ｖｔｈｌ｜より大きいか否かを判定する振幅判定回路６３と、振幅判定回路６３の判定結果を保持するＲＳフリップフロップ６４と、を含む。

これにより、電圧Ｖｚｃｄの振動の振幅が｜閾値Ｖｔｈｈ－閾値Ｖｔｈｌ｜を超えるか超えないかの境界領域において、ボトムスキップモードと、臨界モードとの間の切り替えが頻繁に起きることを防ぐことができる。従って、力率改善ＩＣ２９ｂの動作が安定する。

また、力率改善ＩＣ２９ｂは、交流電圧Ｖａｃに応じた電圧Ｖｈが印可される端子ＶＨと、電圧Ｖｈに基づいて、交流電圧Ｖａｃの位相角が高位相角を示す範囲に入っているか否かを検出する比較回路８１と、を備える。ＲＳフリップフロップ６４は、交流電圧Ｖａｃの位相角が高位相角を示す範囲に入っている場合に、振幅が｜電圧Ｖｔｈｈ－電圧Ｖｔｈｌ｜より小さいことを示す判定結果が振幅判定回路６３から出力されると、振幅判定回路６３の判定結果を保持する。

これにより、電圧Ｖｚｃｄの振動の振幅が｜閾値Ｖｔｈｈ－閾値Ｖｔｈｌ｜を超えることが判定されると、交流電圧Ｖａｃの位相角が低位相角となり、電圧Ｖｚｃｄの振幅が｜電圧Ｖｔｈｈ－電圧Ｖｔｈｌ｜より大きいことが判定されるまで判定結果が保持される。従って、力率改善ＩＣ２９ｂの動作が安定する。

また、比較回路４０は、０を示す閾値Ｖｔｈｌ、および閾値Ｖｔｈｌとともに｜電圧Ｖｔｈｈ－電圧Ｖｔｈｌ｜を定める閾値Ｖｔｈｈのそれぞれと、電圧Ｖｚｃｄと、を比較するヒステリシスコンパレータである。振幅判定回路６３は、インダクタ電流ＩＬが０となった後、電圧Ｖｚｃｄの振幅が｜電圧Ｖｔｈｈ－電圧Ｖｔｈｌ｜より小さい期間を計時する計時回路７７と、電圧Ｖｚｃｄの振幅が｜電圧Ｖｔｈｈ－電圧Ｖｔｈｌ｜より小さい期間が期間Ｔｂとなると、電圧Ｖｚｃｄの振幅が｜電圧Ｖｔｈｈ－電圧Ｖｔｈｌ｜より小さいことを示す判定結果を出力するＤフリップフロップ７８と、を含む。

これにより、振幅判定回路６３は、電圧Ｖｚｃｄの振幅が｜電圧Ｖｔｈｈ－電圧Ｖｔｈｌ｜より小さい期間が期間Ｔｂを超えることを判定できる。期間Ｔｂに基づいて、信号出力回路４１ｂは、ボトムスキップモードから臨界モードに切り替えることができる。従って、力率改善ＩＣ２９ｂは、負荷１２が軽負荷状態で、交流電圧Ｖａｃおよび入力電流Ｉｉｎが高位相角となっても、適切なタイミングでＭＯＳトランジスタ３０をオンオフできる。

また、力率改善ＩＣ２９ｂは、インダクタ電流ＩＬが０となった後の期間を計時するリスタートタイマ４２を備え、信号出力回路４１ｂは、リスタートタイマ４２が、期間Ｔｂより長い期間Ｔｒｓｔを計時すると、ＭＯＳトランジスタ３０をオンする信号を出力する。

このように、期間Ｔｂは、期間Ｔｒｓｔより短い。従って、力率改善ＩＣ２９ｂでは、負荷１２が軽負荷状態で、交流電圧Ｖａｃおよび入力電流Ｉｉｎが高位相角となった場合に、リスタートタイマ４２より早いタイミングでＭＯＳトランジスタ３０をオンオフできる。

また、信号出力回路４１ｂは、ＭＯＳトランジスタ３０がオンした後、インダクタ電流ＩＬが０となるまでの期間に基づいて、負荷１２の状態が軽負荷状態であるか否かを判定する負荷状態判定回路６０と、振幅が｜電圧Ｖｔｈｈ－電圧Ｖｔｈｌ｜より大きい場合、負荷状態判定回路６０が負荷１２の状態が軽負荷状態を示す判定結果を出力すると、ボトムスキップモードに対応する信号を出力し、負荷状態判定回路６０が負荷１２の状態が軽負荷状態でないことを示す判定結果を出力すると、臨界モードに対応する信号を出力し、振幅が｜電圧Ｖｔｈｈ－電圧Ｖｔｈｌ｜より小さい場合、臨界モードに対応する信号を出力する駆動信号出力回路６２と、を含む。

これにより、信号出力回路４１ｂでは、負荷状態による臨界モードおよびボトムスキップモードの間の切り替えだけでなく、電圧Ｖｚｃｄの振幅に応じたモードの切り替えを実行できる。従って、力率改善ＩＣ２９ｂは、適切なタイミングでＭＯＳトランジスタ３０をオンオフできる。

また、力率改善ＩＣ２９ｂは、主コイルＬ１に磁気的に結合された補助コイルＬ２からの電圧Ｖｚｃｄが印加される端子ＺＣＤを備え、比較回路４０が検出する電圧は、端子ＺＣＤに印可される電圧Ｖｚｃｄである。

これにより、補助コイルＬ２からの電圧Ｖｚｃｄに基づいて、感度よくインダクタ電流ＩＬの変化を検知できる。従って、力率改善ＩＣ２９ｂは、適切なタイミングでＭＯＳトランジスタ３０をオンオフできる。

交流電圧Ｖａｃから目的レベルの出力電圧Ｖｏｕｔを生成するＡＣ－ＤＣコンバータ１０ｂを提供する。ＡＣ－ＤＣコンバータ１０ｂは、交流電圧Ｖａｃに応じた整流電圧Ｖｒｅｃが印可される主コイルＬ１と、主コイルＬ１に流れるインダクタ電流ＩＬを制御するＭＯＳトランジスタ３０と、ＭＯＳトランジスタ３０のスイッチングを制御する力率改善ＩＣ２９ｂと、を備える。力率改善ＩＣ２９ｂは、比較回路４０と、臨界モード、またはボトムスキップモードで動作する信号出力回路４１ｂと、インダクタ電流ＩＬが０となった後の電圧Ｖｚｃｄの振幅が、｜電圧Ｖｔｈｈ－電圧Ｖｔｈｌ｜より小さい場合に、信号出力回路４１ｂを臨界モードで動作させ、振幅が｜電圧Ｖｔｈｈ－電圧Ｖｔｈｌ｜より大きい場合、信号出力回路４１ｂを臨界モードまたはボトムスキップモードで動作させる制御回路８２と、駆動回路４３と、を含む。信号出力回路４１ｂは、振幅が｜電圧Ｖｔｈｈ－電圧Ｖｔｈｌ｜より大きい場合、臨界モードおよびボトムスキップモードのうち、ＡＣ－ＤＣコンバータ１０ｂの負荷１２の状態に応じたモードで動作する。

これにより、負荷１２が軽負荷状態で、交流電圧Ｖａｃおよび入力電流Ｉｉｎが高位相角となっても、力率を悪化させない力率改善ＩＣ２９ｂを備えたＡＣ－ＤＣコンバータ１０ｂが提供される。従って、ＡＣ－ＤＣコンバータ１０ｂから提供される電力の力率が改善する。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。本発明の技術的範囲には、その趣旨を逸脱することなく、その様な変更または改良を加えた形態およびその均等物も含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１０ ＡＣ－ＤＣコンバータ
１１ 交流電源
１２ 負荷
２１ チョークコイル
２２，２４ キャパシタ
２３ 全波整流回路
２５ トランス
２６ 抵抗
２７ ダイオード
２８ キャパシタ
２９ 力率改善ＩＣ
３０ ＭＯＳトランジスタ
３１～３５ 抵抗
３６，３７ キャパシタ
３８，３９ ダイオード
４０，４６～４８ 比較回路
４１ 信号出力回路
４２ リスタートタイマ
４３ 駆動回路
４４ 発振回路
４５ 誤差増幅回路
５０ 周波数低減回路
５１，５２ ＯＲ回路
５３ ＲＳフリップフロップ
５４ バッファ回路
６０ 負荷状態判定回路
６１ 出力回路
６２ 駆動信号出力回路
６３ 振幅判定回路
６４ ＲＳフリップフロップ
６５ インバータ
７０ タイミング検出回路
７１ 計時回路
７２，７８ Ｄフリップフロップ
７３ ＡＮＤ回路
７４ 出力回路
７５ インバータ
７６ 遅延回路
７７ 計時回路
８０ 分圧回路
８１ 比較回路
８２ 制御回路
９１，９２ 抵抗

Claims (8)

1. 交流電圧に応じた整流電圧が印可される第１インダクタと、前記第１インダクタに流れるインダクタ電流を制御するトランジスタと、を備え、前記交流電圧から目的レベルの出力電圧を生成する電源回路の前記トランジスタのスイッチングを制御する集積回路であって、
   前記インダクタ電流に応じた第１電圧に基づいて、前記インダクタ電流が第１所定値となったか否かを検出する第１検出回路と、
   前記インダクタ電流が前記第１所定値となると、前記トランジスタをオンする信号を出力する第１モード、または前記インダクタ電流が前記第１所定値となり第１期間経過すると、前記信号を出力する第２モードで動作する信号出力回路と、
   前記インダクタ電流が前記第１所定値となった後の前記第１電圧の振幅が、第２所定値より小さい場合に、前記信号出力回路を前記第１モードで動作させ、前記振幅が前記第２所定値より大きい場合、前記信号出力回路を前記第１モードまたは前記第２モードで動作させる制御回路と、
   前記信号に基づいて、前記トランジスタをオンし、前記出力電圧に応じた帰還電圧に基づいて、前記トランジスタをオフする駆動回路と、
   を備え、
   前記信号出力回路は、
   前記振幅が前記第２所定値より大きい場合、前記第１モードおよび前記第２モードのうち、前記電源回路の負荷の状態に応じたモードで動作する、
   集積回路。
2. 請求項１に記載の集積回路であって、
   前記制御回路は、
   前記振幅が前記第２所定値より大きいか否かを判定する第１判定回路と、
   前記第１判定回路の第１判定結果を保持する保持回路と、
   を含む、
   集積回路。
3. 請求項２に記載の集積回路であって、
   前記交流電圧に応じた第２電圧が印可される第１端子と、
   前記第２電圧に基づいて、前記交流電圧の位相が所定範囲に入っているか否かを検出する第２検出回路と、
   を備え、
   前記保持回路は、
   前記交流電圧の位相が前記所定範囲に入っている場合に、前記振幅が前記第２所定値より小さいことを示す前記第１判定結果が前記第１判定回路から出力されると、前記第１判定結果を保持する、
   集積回路。
4. 請求項２または３に記載の集積回路であって、
   前記第１検出回路は、
   前記第１所定値を示す第１閾値、および前記第１閾値とともに前記第２所定値を定める第２閾値のそれぞれと、前記第１電圧と、を比較する比較回路であり、
   前記第１判定回路は、
   前記インダクタ電流が前記第１所定値となった後、前記振幅が前記第２所定値より小さい期間を計時する第１計時回路と、
   前記振幅が前記第２所定値より小さい期間が第２期間となると、前記振幅が前記第２所定値より小さいことを示す前記第１判定結果を出力する第１出力回路と、
   を含む、
   集積回路。
5. 請求項４に記載の集積回路であって、
   前記インダクタ電流が前記第１所定値となった後の期間を計時する第２計時回路を備え、
   前記信号出力回路は、前記第２計時回路が、前記第２期間より長い第３期間を計時すると、前記信号を出力する、
   集積回路。
6. 請求項１～５のいずれか一項に記載の集積回路であって、
   前記信号出力回路は、
   前記トランジスタがオンした後、前記インダクタ電流が前記第１所定値となるまでの期間に基づいて、前記負荷の状態が軽負荷であるか否かを判定する第２判定回路と、
   前記振幅が前記第２所定値より大きい場合、前記第２判定回路が前記負荷の状態が軽負荷であることを示す第２判定結果を出力すると、前記第２モードに対応する前記信号を出力し、前記第２判定回路が前記負荷の状態が軽負荷でないことを示す前記第２判定結果を出力すると、前記第１モードに対応する前記信号を出力し、前記振幅が前記第２所定値より小さい場合、前記第１モードに対応する前記信号を出力する第２出力回路と、
   を含む、
   集積回路。
7. 請求項１～６のいずれか一項に記載の集積回路であって、
   前記第１インダクタに磁気的に結合された第２インダクタからの電圧が印加される第２端子を備え、
   前記第１電圧は、前記第２端子に印可される電圧である、
   集積回路。
8. 交流電圧から目的レベルの出力電圧を生成する電源回路であって、
   前記交流電圧に応じた整流電圧が印可される第１インダクタと、
   前記第１インダクタに流れるインダクタ電流を制御するトランジスタと、
   前記トランジスタのスイッチングを制御する集積回路と、
   を備え、
   前記集積回路は、
   前記インダクタ電流に応じた第１電圧に基づいて、前記インダクタ電流が第１所定値となったか否かを検出する第１検出回路と、
   前記インダクタ電流が前記第１所定値となると、前記トランジスタをオンする信号を出力する第１モード、または前記インダクタ電流が前記第１所定値となり第１期間経過すると、前記信号を出力する第２モードで動作する信号出力回路と、
   前記インダクタ電流が前記第１所定値となった後の前記第１電圧の振幅が、第２所定値より小さい場合に、前記信号出力回路を前記第１モードで動作させ、前記振幅が前記第２所定値より大きい場合、前記信号出力回路を前記第１モードまたは前記第２モードで動作させる制御回路と、
   前記信号に基づいて、前記トランジスタをオンし、前記出力電圧に応じた帰還電圧に基づいて、前記トランジスタをオフする駆動回路と、
   を含み、
   前記信号出力回路は、
   前記振幅が前記第２所定値より大きい場合、前記第１モードおよび前記第２モードのうち、前記電源回路の負荷の状態に応じたモードで動作する、
   電源回路。

Images