JP2023081467A - Ｉｉｉ族窒化物積層体 - Google Patents

Ｉｉｉ族窒化物積層体 Download PDF

Info

Publication number
JP2023081467A
JP2023081467A JP2021195190A JP2021195190A JP2023081467A JP 2023081467 A JP2023081467 A JP 2023081467A JP 2021195190 A JP2021195190 A JP 2021195190A JP 2021195190 A JP2021195190 A JP 2021195190A JP 2023081467 A JP2023081467 A JP 2023081467A
Authority
JP
Japan
Prior art keywords
layer
concentration
upper layer
lower layer
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021195190A
Other languages
English (en)
Inventor
僚多 磯野
Ryota Isono
丈士 田中
Takeshi Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2021195190A priority Critical patent/JP2023081467A/ja
Priority to US17/992,880 priority patent/US20230167585A1/en
Priority to CN202211511035.2A priority patent/CN116207136A/zh
Priority to TW111145583A priority patent/TW202323573A/zh
Publication of JP2023081467A publication Critical patent/JP2023081467A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】ＨＥＭＴのバッファ／チャネル層における不純物の濃度が所定範囲に制御されたＩＩＩ族窒化物積層体を提供する。【解決手段】ＩＩＩ族窒化物積層体は、窒化ガリウムで構成された第１層と、第１層上に形成され、窒化ガリウムよりも電子親和力の小さいＩＩＩ族窒化物で構成された第２層と、を有し、第１層は、下層と、下層上に形成された上層と、を有し、上層における炭素濃度は、下層における炭素濃度よりも低く、上層における水素濃度は、下層における水素濃度よりも低く、上層における炭素濃度は、５×１０１６ｃｍ－３以下であり、上層における水素濃度は、１×１０１７ｃｍ－３以下である。【選択図】図２

Description

本発明は、ＩＩＩ族窒化物積層体に関する。
炭化シリコン基板上にＩＩＩ族窒化物層を成長させたエピタキシャル基板の開発が進められている。このようなエピタキシャル基板は、例えば、高電子移動度トランジスタ（ＨＥＭＴ）等の半導体装置を作製するための材料として用いられる（例えば特許文献１参照）。
ＨＥＭＴのバッファ／チャネル層は、例えばＧａＮで構成される。バッファ／チャネル層における、炭素等の不純物の濃度は、ＨＥＭＴの性能に影響する。
特開２０１６－４８７９０号公報
本発明の一目的は、ＨＥＭＴのバッファ／チャネル層における不純物の濃度が所定範囲に制御されたＩＩＩ族窒化物積層体を提供することである。
本発明の一態様によれば
窒化ガリウムで構成された第１層と、
前記第１層上に形成され、窒化ガリウムよりも電子親和力の小さいＩＩＩ族窒化物で構成された第２層と、
を有し、
前記第１層は、下層と、前記下層上に形成された上層と、を有し、
前記上層における炭素濃度は、前記下層における炭素濃度よりも低く、
前記上層における水素濃度は、前記下層における水素濃度よりも低く、
前記上層における炭素濃度は、５×１０１６ｃｍ－３以下であり、
前記上層における水素濃度は、１×１０１７ｃｍ－３以下である、ＩＩＩ族窒化物積層体
が提供される。
ＨＥＭＴのバッファ／チャネル層（第１層）における不純物の濃度が所定範囲に制御されたＩＩＩ族窒化物積層体が提供される。
図１は、本発明の一実施形態によるＩＩＩ族窒化物積層体を示す概略断面図である。 図２は、実施形態によるバッファ／チャネル層の下層および上層におけるＣ濃度、Ｈ濃度およびＳｉ濃度を示すＳＩＭＳプロファイルの第１例である。 図３は、実施形態によるバッファ／チャネル層の下層および上層におけるＣ濃度、Ｈ濃度およびＳｉ濃度を示すＳＩＭＳプロファイルの第２例である。 図４は、実施形態によるバッファ／チャネル層の下層と上層との成長条件の相違を模式的に例示するタイミングチャートである。
＜一実施形態＞
本発明の一実施形態によるＩＩＩ族窒化物積層体１００（以下、積層体１００ともいう）について説明する。図１は、積層体１００を例示する概略断面図である。積層体１００は、基板１０と、ＩＩＩ族窒化物で構成され基板１０上に形成されたＩＩＩ族窒化物層６０（以下、エピ層６０ともいう）と、を有する。図１に例示するエピ層６０は、核生成層２０と、バッファ／チャネル層３０と、バリア層４０と、キャップ層５０と、を有する。以下説明するように、本実施形態による積層体１００は、バッファ／チャネル層３０における、炭素等の不純物の濃度が、所定範囲に制御されていることを、１つの特徴とする。
積層体１００は、例えば、基板１０とエピ層６０とを有するエピタキシャル基板７０（以下、エピ基板７０ともいう）の態様であってよい。積層体１００は、また例えば、エピ基板７０を材料として形成された半導体装置の態様、より具体的には、エピ層６０上に電極２１０（ソース電極２１１、ゲート電極２１２およびドレイン電極２１３）が設けられることで形成された高電子移動度トランジスタ（ＨＥＭＴ）２００の態様であってよい。図１は、ＨＥＭＴ２００の態様の積層体１００を例示する。ＨＥＭＴ２００の態様の積層体１００は、ウエハの態様であってもよいし、ウエハが分割されたチップの態様であってもよい。
基板１０は、炭化シリコン（ＳｉＣ）で構成されており、エピ層６０をヘテロエピタキシャル成長させるための下地基板である。基板１０を構成するＳｉＣとして、例えば、ポリタイプ４Ｈまたはポリタイプ６Ｈの半絶縁性ＳｉＣが用いられる。ここで「半絶縁性」とは、例えば、比抵抗が１０５Ωｃｍ以上である状態をいう。基板１０の、エピ層６０を成長させる下地となる表面は、例えば（０００１）面（ｃ面のシリコン面）である。
基板１０上に、核生成層２０が形成されている。核生成層２０は、窒化アルミニウム（ＡｌＮ）で構成されており、バッファ／チャネル層３０の結晶成長のための核を生成する核生成層として機能する。核生成層２０の厚さは、例えば、１ｎｍ以上２００ｎｍ以下であることが好ましい。
核生成層２０上に、バッファ／チャネル層３０が形成されている。バッファ／チャネル層３０は、窒化ガリウム（ＧａＮ）で構成されている。バッファ／チャネル層３０における下側の部分である下層３１は、バッファ／チャネル層３０における上側の部分である上層３２を成長させる下地であり、上層３２の結晶性を向上させるためのバッファ層として機能する。また、上層３２は、ＨＥＭＴ２００の動作時に電子が走行するチャネル層として機能する。上層３２を成長させる下地として好適な結晶性を有するように、下層３１の厚さは、例えば１００ｎｍ以上であることが好ましい。また、上層３２がチャネル層として好適に機能するように、上層３２の厚さは、例えば５０ｎｍ以上であることが好ましい。下層３１および上層３２は、過度に厚いと不要なコスト増を招くため、下層３１の厚さは、例えば８００ｎｍ以下であることが好ましく、上層３２の厚さは、例えば３００ｎｍ以下であることが好ましい。
バッファ／チャネル層３０上に、バリア層４０が形成されている。バリア層４０は、バッファ／チャネル層３０を構成するＧａＮよりも電子親和力の小さいＩＩＩ族窒化物、例えば、ＩＩＩ族元素としてアルミニウム（Ａｌ）およびガリウム（Ｇａ）を含む窒化アルミニウムガリウム（ＡｌＧａＮ）で構成されている。バリア層４０は、バッファ／チャネル層３０の上層３２に２次元電子ガス（２ＤＥＧ）を生成させるとともに、２ＤＥＧを上層３２内に空間的に閉じ込めるバリア層として機能する。バリア層４０の厚さは、例えば、１ｎｍ以上５０ｎｍ以下であることが好ましい。
バリア層４０上に、キャップ層５０が形成されている。キャップ層５０は、例えばＧａＮで構成されており、ＨＥＭＴ２００のデバイス特性（閾値電圧の制御性等）を向上させるために、バリア層４０と電極２１０との間に介在する。キャップ層５０は、必要に応じて形成され、省略されてもよい。
エピ層６０上に、ＨＥＭＴ２００の電極２１０として、ソース電極２１１、ゲート電極２１２およびドレイン電極２１３が形成されている。ゲート電極２１２は、例えば、ニッケル（Ｎｉ）層と金（Ａｕ）層とが積層されたＮｉ／Ａｕ層で構成されている。なお、本明細書で、積層をＸ／Ｙと記載した場合、キャップ層５０の上に（キャップ層５０が省略された場合はバリア層４０の上に）、Ｘ、Ｙの順で積層されていることを示す。ソース電極２１１およびドレイン電極２１３のそれぞれは、例えば、チタン（Ｔｉ）層とＡｌ層とが積層されたＴｉ／Ａｌ層で構成されている。ソース電極２１１およびドレイン電極２１３のそれぞれは、また例えば、Ｔｉ／Ａｌ層上にＮｉ／Ａｕ層が積層されることで構成されていてもよい。
以下、さらに、バッファ／チャネル層３０の下層３１および上層３２における不純物の濃度について説明する。図２および図３は、それぞれ、下層３１および上層３２における不純物の濃度として、炭素（Ｃ）濃度、水素（Ｈ）濃度およびシリコン（Ｓｉ）濃度を示す２次イオン質量分析（ＳＩＭＳ）プロファイルである。下層３１および上層３２のＳＩＭＳプロファイルとして、図２に第１例を示し、図３に第２例を示す。なお、図２および図３は、下層３１および上層３２におけるＣ濃度、Ｈ濃度およびＳｉ濃度を所定の濃度に制御する試験において作製された試料に対して測定されたＳＩＭＳプロファイルであり、これらのＳＩＭＳプロファイルにおける深さの値は、積層体１００における深さの値を直接的に示すものではない。
下層３１と、（下層３１の直上に形成されている）上層３２と、について、Ｃ、ＨおよびＳｉの濃度の相違を説明するため、下層３１と上層３２との界面近傍のＳＩＭＳプロファイルを示す。下層３１と上層３２との境界３３から下側および上側のそれぞれに、所定厚さ（本例では１００ｎｍ）の部分３４、３５を設定する。下側の所定厚さ部分３４のうち、Ｃ濃度の変化が大きい傾斜部３６の外側（下側）に配置された、Ｃ濃度の変化が小さい一定部３７における、Ｃ濃度、Ｈ濃度およびＳｉ濃度のそれぞれの平均値を、下層３１におけるＣ濃度、Ｈ濃度およびＳｉ濃度とする。同様に、上側の所定厚さ部分３５のうち、Ｃ濃度の変化が大きい傾斜部３６の外側（上側）に配置された、Ｃ濃度の変化が小さい一定部３８における、Ｃ濃度、Ｈ濃度およびＳｉ濃度のそれぞれの平均値を、上層３２におけるＣ濃度、Ｈ濃度およびＳｉ濃度とする。境界３３は、例えば、Ｃ濃度が、下層３１におけるＣ濃度および上層３２におけるＣ濃度のちょうど中間（平均）となる位置に、設定される。
下側の一定部３７、上側の一定部３８のそれぞれにおいて、Ｃ濃度の平均値からの、Ｃ濃度の変動の目安は、例えば±２５％以下であり、また例えば±２０％以下である。第１例、第２例において、下側の一定部３７、上側の一定部３８は、いずれも、厚さ５０ｎｍ以上にわたり、当該変動が±２０％以下である領域となっている。
第１例（図２）において、各不純物の濃度は、以下のようなものである。下層３１におけるＣ濃度は、９．１×１０１６ｃｍ－３であり、上層３２におけるＣ濃度は、１．１×１０１６ｃｍ－３である。下層３１におけるＨ濃度は、１．１×１０１７ｃｍ－３であり、上層３２におけるＨ濃度は、７．２×１０１６ｃｍ－３である。下層３１におけるＳｉ濃度は、３．６×１０１４ｃｍ－３であり、上層３２におけるＳｉ濃度は、１．４×１０１５ｃｍ－３である。
第２例（図３）において、各不純物の濃度は、以下のようなものである。下層３１におけるＣ濃度は、３．３×１０１６ｃｍ－３であり、上層３２におけるＣ濃度は、８．９×１０１５ｃｍ－３である。下層３１におけるＨ濃度は、７．７×１０１６ｃｍ－３であり、上層３２におけるＨ濃度は、６．５×１０１６ｃｍ－３である。下層３１におけるＳｉ濃度は、２．７×１０１４ｃｍ－３であり、上層３２におけるＳｉ濃度は、１．２×１０１５ｃｍ－３である。
第１例および第２例のＳＩＭＳプロファイルから理解されるように、下層３１および上層３２における、各不純物の濃度は、例えば以下のような特徴を有する。また、これにより、例えば以下のような効果を得ることができる。
上層３２におけるＣ濃度は、下層３１におけるＣ濃度よりも低い。上層３２におけるＣ濃度が低いことで、上層３２の結晶性を、下層３１の結晶性よりも高くすることができる。上層３２は、２ＤＥＧが形成されてＨＥＭＴ２００のチャネルとなる部分であるため、上層３２の結晶性が高いことで、ＨＥＭＴ２００の性能を高めることができる。上層３２におけるＣ濃度は、具体的には、５×１０１６ｃｍ－３以下であることが好ましい。
上層３２におけるＨ濃度は、下層３１におけるＨ濃度よりも低い。上層３２におけるＨ濃度が低いことで、上層３２が含むＨのバリア層４０への拡散を抑制することができ、上層３２におけるＨ濃度の経時的な変動を抑制することができる。上層３２に形成された２ＤＥＧ中の電子は、水素イオン（Ｈ＋イオン）に引き付けられやすいので、上層３２におけるＨ濃度の経時的な変動が大きいと、２ＤＥＧ濃度の経時的な変動が大きくなる。上層３２におけるＨ濃度の経時的な変動が抑制されていることで、２ＤＥＧ濃度の経時的な変動を抑制することができるため、ＨＥＭＴ２００の性能の経時的な変動を抑制することができる。上層３２におけるＨ濃度は、具体的には、１×１０１７ｃｍ－３以下であることが好ましい。
上層３２におけるＣ濃度は、下層３１におけるＣ濃度よりも低く、換言すると、下層３１におけるＣ濃度は、上層３２におけるＣ濃度よりも高い。下層３１におけるＣ濃度が高いことで、下層３１の導電性を、上層３２の導電性よりも低下させることができる。これにより、ＨＥＭＴ２００のリーク電流を抑制することができる。下層３１におけるＣ濃度は、具体的には、上層３２におけるＣ濃度よりも、２×１０１６ｃｍ－３以上高いことが好ましい。
ただし、本実施形態では、下層３１におけるＣ濃度を抑制している。下層３１におけるＣ濃度は、具体的には、５×１０１７ｃｍ－３以下であることが好ましく、１×１０１７ｃｍ－３以下であることがより好ましい。下層３１におけるＣ濃度を抑制することで、下層３１にＣを添加しつつ、Ｃの添加に起因する下層３１の結晶性低下を抑制することができる。これにより、バッファ層として形成する下層３１を、薄くても結晶性の高いものにできる。
上層３２におけるＨ濃度は、下層３１におけるＨ濃度よりも低く、換言すると、下層３１におけるＨ濃度は、上層３２におけるＨ濃度よりも高い。後述のように、下層３１の成長期間に用いるキャリアガスにおける水素ガスの比率を、（上層３２の成長期間に用いるキャリアガスにおける水素ガスの比率と比べて）高くすることで、下層３１にＣが添加されている状況において、下層３１の結晶性低下を抑制することができる。そして、これにより、下層３１におけるＨ濃度が、上層３２におけるＨ濃度よりも高くなる。
ただし、下層３１におけるＨ濃度が、上層３２におけるＨ濃度よりも過度に高いと、下層３１が含むＨの拡散に起因して、上層３２におけるＨ濃度が高くなる懸念がある。このため、下層３１におけるＨ濃度の上層３２におけるＨ濃度に対する比率は、小さいことが好ましい。下層３１におけるＨ濃度の上層３２におけるＨ濃度に対する比率は、第１例では１．５倍であり、第２例では１．２倍である。下層３１におけるＨ濃度の上層３２におけるＨ濃度に対する比率は、例えば、５倍以下であることが好ましく、３倍以下であることがより好ましく、２倍以下であることがさらに好ましい。下層３１におけるＨ濃度は、具体的には、１×１０１８ｃｍ－３以下であることが好ましく、５×１０１７ｃｍ－３以下であることがより好ましい。
その他、第１例および第２例のＳＩＭＳプロファイルから観察される、Ｃ濃度およびＨ濃度についての特徴として、例えば、上層３２におけるＣ濃度が、上層３２におけるＨ濃度よりも低いことが挙げられる。また例えば、下層３１におけるＣ濃度が、下層３１におけるＨ濃度よりも低いことが挙げられる。
上層３２におけるＳｉ濃度は、下層３１におけるＳｉ濃度よりも高い。上層３２におけるＳｉ濃度が高いことで、チャネルにおける電子トラップが補償されるため、電流コラプスを抑制することができる。また、上層３２におけるＳｉ濃度が高いことで、電子が上層３２側に集まるように縦方向（厚さ方向）の電子分布が制御されるため、遮断特性を向上させることができる。上層３２におけるＳｉ濃度は、具体的には、５×１０１４ｃｍ－３以上であることが好ましく、１×１０１５ｃｍ－３以上であることがより好ましい。ただし、上層３２におけるＳｉ濃度が過度に高いと、リーク電流の増大を引き起こす。このため、上層３２におけるＳｉ濃度は、１×１０１６ｃｍ－３以下であることが好ましい。
上層３２におけるＳｉ濃度は、下層３１におけるＳｉ濃度よりも高く、換言すると、下層３１におけるＳｉ濃度は、上層３２におけるＳｉ濃度よりも低い。下層３１におけるＳｉ濃度が低いことで、下層３１の導電性を、上層３２の導電性よりも低下させることができる。これにより、ＨＥＭＴ２００のリーク電流を抑制することができる。下層３１におけるＳｉ濃度は、具体的には、５×１０１４ｃｍ－３未満であることが好ましい。
第１例および第２例において、以下のような、各不純物の濃度が得られている。上層３２におけるＣ濃度は、５×１０１６ｃｍ－３以下となっており、より具体的には、２×１０１６ｃｍ－３以下となっている。上層３２におけるＨ濃度は、１×１０１７ｃｍ－３以下となっており、より具体的には、８×１０１６ｃｍ－３以下となっている。下層３１におけるＣ濃度は、５×１０１７ｃｍ－３以下となっており、より具体的には、１×１０１７ｃｍ－３以下となっている。下層３１におけるＨ濃度は、５×１０１７ｃｍ－３以下となっており、より具体的には、２×１０１７ｃｍ－３以下となっている。上層３２におけるＳｉ濃度は、（１×１０１６ｃｍ－３以下、より具体的には５×１０１５ｃｍ－３以下であって、）５×１０１４ｃｍ－３以上となっており、より具体的には、１×１０１５ｃｍ－３以上となっている。下層３１におけるＳｉ濃度は、５×１０１４ｃｍ－３未満となっており、より具体的には、４×１０１４ｃｍ－３以下となっている。
次に、実施形態による積層体１００の製造方法について説明する。ここでは、ＨＥＭＴ２００の態様である積層体１００の製造方法について例示する。まず、エピ基板７０の製造方法について説明する。基板１０としてＳｉＣ基板を準備する。基板１０の上方に、エピ層６０を構成する各層である、核生成層２０、バッファ／チャネル層３０、バリア層４０および（必要に応じて）キャップ層５０を、有機金属気相成長（ＭＯＶＰＥ）により成長させることで、エピ基板７０を形成する。
ＩＩＩ族原料ガスのうちＡｌ原料ガスとしては、例えばトリメチルアルミニウム（Ａｌ（ＣＨ３）３、ＴＭＡ）ガスが用いられる。ＩＩＩ族原料ガスのうちＧａ原料ガスとしては、例えばトリメチルガリウム（Ｇａ（ＣＨ３）３、ＴＭＧ）ガスが用いられる。Ｖ族原料ガスである窒素（Ｎ）原料ガスとしては、例えばアンモニア（ＮＨ３）ガスが用いられる。キャリアガスとしては、例えば、窒素ガス（Ｎ２ガス）および水素ガス（Ｈ２ガス）の少なくとも一方が用いられる。成長温度は、例えば、９００℃～１４００℃の範囲で選択可能であり、ＩＩＩ族原料ガスに対するＶ族原料ガスの流量比であるＶ／ＩＩＩ比は、例えば、１０～５０００の範囲で選択可能である。形成する各層の組成に応じて、各原料ガスの供給量の比率が調整される。形成する各層の厚さは、たとえば予備実験で得た成長速度から設計厚さに対応する成長時間を算出することで、成長時間により制御できる。
以下、特に、バッファ／チャネル層３０の形成工程について説明する。図４は、バッファ／チャネル層３０の下層３１と上層３２との成長条件の相違を模式的に例示するタイミングチャートである。下層３１および上層３２は、ＧａＮで構成され、Ｇａ原料ガスおよびＮ原料ガスをキャリアガスとともに供給することで成長される。下層３１および上層３２における各不純物の濃度を上述のように制御するために、下層３１と上層３２とで成長条件を変化させる。
本実施形態では、図４に示すように、上層３２の成長期間における上層３２の成長速度を、下層３１の成長期間における下層３１の成長速度よりも、低く（遅く）する。具体的には例えば、下層３１の成長期間よりも、上層３２の成長期間において、成長温度および成長圧力を高くすることで、上層３２の成長速度を、下層３１の成長速度よりも、低くする。また、さらに、上層３２の成長期間に用いるキャリアガスにおけるＨ２ガスの比率を、下層３１の成長期間に用いるキャリアガスにおけるＨ２ガスの比率よりも、低く（少なく）する。
例えば、下層３１の成長期間では、成長温度を、所定の温度範囲内で低め（例えば９００℃以上１０４０℃未満）にし、また、成長圧力を、所定の圧力範囲内で低め（例えば６．７ｋＰａ以上１３．３ｋＰａ未満）にする。さらに、下層３１の成長期間では、キャリアガスをＨ２ガスとＮ２ガスとの混合ガスとして、当該混合ガスおけるＨ２ガスの比率を高め（例えば、Ｎ２ガスの分圧／Ｈ２ガスの分圧が０．５以上１．０未満）にする。
例えば、上層３２の成長期間では、成長温度を、所定の温度範囲内で高め（例えば１０４０℃以上１２００℃以下）にし、また、成長圧力を、所定の圧力範囲内で高め（例えば１３．３ｋＰａ以上６６．７ｋＰａ以下）にする。さらに、上層３２の成長期間では、キャリアガスをＮ２ガスのみとするか、キャリアガスをＨ２ガスとＮ２ガスとの混合ガスとして、当該混合ガスおけるＨ２ガスの比率を低め（例えば、Ｎ２ガスの分圧／Ｈ２ガスの分圧が１．０以上３．０以下）にする。
上層３２の成長期間において、成長温度および成長圧力を高くすることで、上層３２の成長速度を下層３１の成長速度よりも低くすることにより、Ｇａ原料の分解が、上層３２の成長期間において相対的に促進され、下層３１の成長期間において相対的に抑制される。これにより、Ｃ濃度が、上層３２において相対的に低くなり、下層３１において相対的に高くなる。
下層３１の成長期間には、キャリアガスにおけるＨ２ガスの比率を高くすることで、下層３１を構成するＧａＮの結晶性を高めることができる。これにより、下層３１にＣを添加しつつ、Ｃの添加に起因する下層３１の結晶性低下を抑制することができる。一方、上層３２の成長期間には、キャリアガスにおけるＨ２ガスの比率を低くすることで、上層３２へのＨの混入を抑制することができる。このようにして、Ｈ濃度が、上層３２において相対的に低くなり、下層３１において相対的に高くなる。また、上層３２におけるＨ濃度を、１×１０１７ｃｍ－３以下とすることができる。
Ｓｉは、例えば、ＭＯＶＰＥ装置の炉壁から、一定のレートで成長層に供給される（混入する）。このため、成長速度が低いほど、成長層におけるＳｉ濃度は高くなる。このため、上層３２の成長速度を、下層３１の成長速度よりも低くすることで、Ｓｉ濃度が、上層３２において相対的に高くなり、下層３１において相対的に低くなる。
なお、各不純物について所定の濃度を得るための、下層３１の成長期間、および、上層３２の成長期間それぞれにおける、成長温度、成長圧力、Ｖ／ＩＩＩ比、キャリアガスの組成、等の成長条件は、ＭＯＶＰＥ装置等によって、適宜調整されてよい。
エピ基板７０が製造された後、エピ層６０上に電極２１０（ソース電極２１１、ゲート電極２１２およびドレイン電極２１３）を形成することで、ＨＥＭＴ２００を製造する。なお、ＨＥＭＴ２００の製造の際、必要に応じ、保護膜等の他の部材を形成してもよい。電極２１０、保護膜等は、公知の手法で形成されてよい。このようにして、本実施形態による積層体１００が製造される。
以上説明したように、本実施形態によれば、ＨＥＭＴ２００のバッファ／チャネル層３０における（下層３１および上層３２における）不純物の濃度が所定範囲に制御された積層体１００を得ることができる。例えば、上層３２におけるＣ濃度を、下層３１（バッファ層）におけるＣ濃度よりも低く、５×１０１６ｃｍ－３以下とすることで、下層３１において導電性を上層３２よりも低下させてリーク電流を抑制しつつ、上層３２の結晶性を高めることができる。また例えば、上層３２におけるＨ濃度を、下層３１におけるＨ濃度よりも低く、１×１０１７ｃｍ－３以下とすることで、ＨＥＭＴ２００の性能の経時的な変動を抑制することができる。
＜本発明の好ましい態様＞
以下、本発明の好ましい態様について付記する。
（付記１）
窒化ガリウムで構成された第１層と、
前記第１層上に形成され、窒化ガリウムよりも電子親和力の小さいＩＩＩ族窒化物で構成された第２層と、
を有し、
前記第１層は、下層と、前記下層上に形成された上層と、を有し、
前記上層における炭素濃度は、前記下層における炭素濃度よりも低く、
前記上層における水素濃度は、前記下層における水素濃度よりも低く、
前記上層における炭素濃度は、５×１０１６ｃｍ－３以下であり、
前記上層における水素濃度は、１×１０１７ｃｍ－３以下である、ＩＩＩ族窒化物積層体。
（付記２）
前記下層における炭素濃度は、前記上層における炭素濃度よりも、２×１０１６ｃｍ－３以上高い、付記１に記載のＩＩＩ族窒化物積層体。
（付記３）
前記下層における炭素濃度は、５×１０１７ｃｍ－３以下（より好ましくは１×１０１７ｃｍ－３以下）である、付記１または２に記載のＩＩＩ族窒化物積層体。
（付記４）
前記下層における水素濃度の前記上層における水素濃度に対する比率は、５倍以下（より好ましくは３倍以下、さらに好ましくは２倍以下）である、付記１～３のいずれか１つに記載のＩＩＩ族窒化物積層体。
（付記５）
前記下層における水素濃度は、１×１０１８ｃｍ－３以下（より好ましくは５×１０１７ｃｍ－３以下）である、付記１～４のいずれか１つに記載のＩＩＩ族窒化物積層体。
（付記６）
前記上層における炭素濃度は、前記上層における水素濃度よりも低い、付記１～５のいずれか１つに記載のＩＩＩ族窒化物積層体。
（付記７）
前記下層における炭素濃度は、前記下層における水素濃度よりも低い、付記１～６のいずれか１つに記載のＩＩＩ族窒化物積層体。
（付記８）
前記上層におけるシリコン濃度は、前記下層におけるシリコン濃度よりも高い、付記１～７のいずれか１つに記載のＩＩＩ族窒化物積層体。
（付記９）
前記上層におけるシリコン濃度は、（１×１０１６ｃｍ－３以下であって、）５×１０１４ｃｍ－３以上（より好ましくは１×１０１５ｃｍ－３以上）である、付記１～８のいずれか１つに記載のＩＩＩ族窒化物積層体。
（付記１０）
前記下層におけるシリコン濃度は、５×１０１４ｃｍ－３未満である、付記１～９のいずれか１つに記載のＩＩＩ族窒化物積層体。
１０…基板、２０…核生成層、３０…バッファ／チャネル層、３１…（バッファ／チャネル層の）下層、３２…（バッファ／チャネル層の）上層、４０…バリア層、５０…キャップ層、６０…ＩＩＩ族窒化物層、７０…エピタキシャル基板、１００…ＩＩＩ族窒化物積層体、２００…ＨＥＭＴ、２１０…電極、２１１…ソース電極、２１２…ゲート電極、２１３…ドレイン電極

Claims (10)

  1. 窒化ガリウムで構成された第１層と、
    前記第１層上に形成され、窒化ガリウムよりも電子親和力の小さいＩＩＩ族窒化物で構成された第２層と、
    を有し、
    前記第１層は、下層と、前記下層上に形成された上層と、を有し、
    前記上層における炭素濃度は、前記下層における炭素濃度よりも低く、
    前記上層における水素濃度は、前記下層における水素濃度よりも低く、
    前記上層における炭素濃度は、５×１０１６ｃｍ－３以下であり、
    前記上層における水素濃度は、１×１０１７ｃｍ－３以下である、ＩＩＩ族窒化物積層体。
  2. 前記下層における炭素濃度は、前記上層における炭素濃度よりも、２×１０１６ｃｍ－３以上高い、請求項１に記載のＩＩＩ族窒化物積層体。
  3. 前記下層における炭素濃度は、５×１０１７ｃｍ－３以下である、請求項１または２に記載のＩＩＩ族窒化物積層体。
  4. 前記下層における水素濃度の前記上層における水素濃度に対する比率は、５倍以下である、請求項１～３のいずれか１項に記載のＩＩＩ族窒化物積層体。
  5. 前記下層における水素濃度は、１×１０１８ｃｍ－３以下である、請求項１～４のいずれか１項に記載のＩＩＩ族窒化物積層体。
  6. 前記上層における炭素濃度は、前記上層における水素濃度よりも低い、請求項１～５のいずれか１項に記載のＩＩＩ族窒化物積層体。
  7. 前記下層における炭素濃度は、前記下層における水素濃度よりも低い、請求項１～６のいずれか１項に記載のＩＩＩ族窒化物積層体。
  8. 前記上層におけるシリコン濃度は、前記下層におけるシリコン濃度よりも高い、請求項１～７のいずれか１項に記載のＩＩＩ族窒化物積層体。
  9. 前記上層におけるシリコン濃度は、５×１０１４ｃｍ－３以上である、請求項１～８のいずれか１項に記載のＩＩＩ族窒化物積層体。
  10. 前記下層におけるシリコン濃度は、５×１０１４ｃｍ－３未満である、請求項１～９のいずれか１項に記載のＩＩＩ族窒化物積層体。
JP2021195190A 2021-12-01 2021-12-01 Ｉｉｉ族窒化物積層体 Pending JP2023081467A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021195190A JP2023081467A (ja) 2021-12-01 2021-12-01 Ｉｉｉ族窒化物積層体
US17/992,880 US20230167585A1 (en) 2021-12-01 2022-11-22 Group iii nitride stack
CN202211511035.2A CN116207136A (zh) 2021-12-01 2022-11-29 Iii族氮化物层叠体
TW111145583A TW202323573A (zh) 2021-12-01 2022-11-29 Iii族氮化物積層體

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021195190A JP2023081467A (ja) 2021-12-01 2021-12-01 Ｉｉｉ族窒化物積層体

Publications (1)

Publication Number Publication Date
JP2023081467A true JP2023081467A (ja) 2023-06-13

Family

ID=86500844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021195190A Pending JP2023081467A (ja) 2021-12-01 2021-12-01 Ｉｉｉ族窒化物積層体

Country Status (4)

Country Link
US (1) US20230167585A1 (ja)
JP (1) JP2023081467A (ja)
CN (1) CN116207136A (ja)
TW (1) TW202323573A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023053387A (ja) * 2022-02-04 2023-04-12 株式会社三洋物産 遊技機
JP2023053388A (ja) * 2018-03-08 2023-04-12 株式会社三洋物産 遊技機
JP2023054222A (ja) * 2019-03-28 2023-04-13 株式会社三洋物産 遊技機
JP2023054225A (ja) * 2019-04-11 2023-04-13 株式会社三洋物産 遊技機
JP2023054227A (ja) * 2018-02-15 2023-04-13 株式会社三洋物産 遊技機
JP2023054224A (ja) * 2019-04-11 2023-04-13 株式会社三洋物産 遊技機
JP2023054223A (ja) * 2019-03-28 2023-04-13 株式会社三洋物産 遊技機
JP2023060269A (ja) * 2022-04-01 2023-04-27 株式会社三洋物産 遊技機
JP2023060270A (ja) * 2022-04-01 2023-04-27 株式会社三洋物産 遊技機
JP2023063369A (ja) * 2022-01-07 2023-05-09 株式会社三洋物産 遊技機
JP2023071934A (ja) * 2019-02-15 2023-05-23 株式会社三洋物産 遊技機

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023054227A (ja) * 2018-02-15 2023-04-13 株式会社三洋物産 遊技機
JP2023053388A (ja) * 2018-03-08 2023-04-12 株式会社三洋物産 遊技機
JP2023071934A (ja) * 2019-02-15 2023-05-23 株式会社三洋物産 遊技機
JP2023054222A (ja) * 2019-03-28 2023-04-13 株式会社三洋物産 遊技機
JP2023054223A (ja) * 2019-03-28 2023-04-13 株式会社三洋物産 遊技機
JP2023054225A (ja) * 2019-04-11 2023-04-13 株式会社三洋物産 遊技機
JP2023054224A (ja) * 2019-04-11 2023-04-13 株式会社三洋物産 遊技機
JP2023063369A (ja) * 2022-01-07 2023-05-09 株式会社三洋物産 遊技機
JP2023053387A (ja) * 2022-02-04 2023-04-12 株式会社三洋物産 遊技機
JP2023060269A (ja) * 2022-04-01 2023-04-27 株式会社三洋物産 遊技機
JP2023060270A (ja) * 2022-04-01 2023-04-27 株式会社三洋物産 遊技機

Also Published As

Publication number Publication date
TW202323573A (zh) 2023-06-16
US20230167585A1 (en) 2023-06-01
CN116207136A (zh) 2023-06-02

Similar Documents

Publication Publication Date Title
JP2023081467A (ja) Ｉｉｉ族窒化物積層体
JP5546514B2 (ja) 窒化物半導体素子及び製造方法
JP4577460B2 (ja) 半導体素子およびその製造方法
KR20150120357A (ko) 헤테로기판 상의 iii족-질화물 버퍼 층 구조의 p-도핑
JPWO2005015642A1 (ja) 半導体装置及びその製造方法
JP2010239034A (ja) 半導体装置の製造方法および半導体装置
US20160308039A1 (en) Nitride semiconductor device and a process to form the same
JP2013008938A (ja) 窒化物半導体基板及びその製造方法
JP2006303475A (ja) 電界効果トランジスタ
JP6305137B2 (ja) 窒化物半導体積層物および半導体装置
US7554132B2 (en) Electronic device containing group-III element based nitride semiconductors
JP2024019212A (ja) Ｉｉｉ族窒化物積層体
JP2006179861A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP5746927B2 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
JP2006114655A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP2018101701A (ja) 半導体基板およびその製造方法
JP2014090065A (ja) 窒化物系半導体エピタキシャルウエハ及び窒化物系電界効果型トランジスタ
JP6917798B2 (ja) 窒化物半導体エピタキシャル基板および半導体装置
JP2004289005A (ja) エピタキシャル基板、半導体素子および高電子移動度トランジスタ
JP6519920B2 (ja) 半導体基板の製造方法、及び半導体装置の製造方法
JP7384580B2 (ja) Ｉｉｉ族窒化物積層体
JP5581471B2 (ja) 半導体装置およびその製造方法
WO2019069364A1 (ja) 窒化物系電界効果トランジスタ
JP6416705B2 (ja) 電界効果トランジスタおよびその製造方法
US20230054861A1 (en) Epitaxial wafer, semiconductor device, and method for manufacturing epitaxial wafer

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20221223