JP2023077787A - Wiring circuit board and manufacturing method thereof - Google Patents

Wiring circuit board and manufacturing method thereof Download PDF

Info

Publication number
JP2023077787A
JP2023077787A JP2021191227A JP2021191227A JP2023077787A JP 2023077787 A JP2023077787 A JP 2023077787A JP 2021191227 A JP2021191227 A JP 2021191227A JP 2021191227 A JP2021191227 A JP 2021191227A JP 2023077787 A JP2023077787 A JP 2023077787A
Authority
JP
Japan
Prior art keywords
insulating layer
conductor layer
thickness direction
circuit board
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021191227A
Other languages
Japanese (ja)
Inventor
佳菜代 澤岻
Kanayo Sawaji
亮人 松富
Akihito Matsutomi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2021191227A priority Critical patent/JP2023077787A/en
Priority to KR1020220151167A priority patent/KR20230077653A/en
Priority to US18/056,095 priority patent/US20230189440A1/en
Priority to CN202211471312.1A priority patent/CN116170942A/en
Priority to TW111145032A priority patent/TW202321032A/en
Publication of JP2023077787A publication Critical patent/JP2023077787A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light

Abstract

To provide a wiring circuit board comprising a conduction section having high adhesiveness and high connection reliability, and a manufacturing method thereof.SOLUTION: A wiring circuit board 1 comprises: an insulation layer 2 including a via 20 penetrating in a thickness direction; a first conductor layer 3 disposed on one surface 27 of the insulation layer 2 in the thickness direction; a second conductor layer 4 disposed on another surface 28 of the insulation layer 2 in the thickness direction; and a conduction section 5 which is disposed on an inner side face 25 of the via 20 and electrically connects the first conductor layer 3 and the second conductor layer 4. A length L measured as follows is 1 μm or longer and 10 μm or shorter. In a cross-sectional view, for the length L, a line segment S is drawn, the line segment connecting a first connection point C1 where the one surface 27 of the insulation layer 2 is connected with the inner side face 25 in the thickness direction and a second connection point C2 where the other surface 28 of the insulation layer 2 is connected with the inner side face 25 in the thickness direction. In the cross-sectional view, an outermost position P separated most outside from the line segment S is identified on the inner side face 25. The length L is measured as a shortest distance from the line segment S to the outermost position P.SELECTED DRAWING: Figure 1

Description

本発明は、配線回路基板およびその製造方法に関する。 TECHNICAL FIELD The present invention relates to a printed circuit board and a manufacturing method thereof.

第1導体層と、絶縁層と、第2導体層とを厚み方向に順に備える配線回路基板が知られている(例えば、下記特許文献1参照。)。特許文献1に記載の配線回路基板では、絶縁層は、ブラインドビアを有する。配線回路基板は、導通部をさらに備える。導通部は、絶縁層においてブラインドビアに面する内側面に配置される。配線回路基板では、導通部によって、第1導体層および第2導体層が電気的に接続される。 A wired circuit board is known that includes a first conductor layer, an insulating layer, and a second conductor layer in order in the thickness direction (see, for example, Patent Document 1 below). In the printed circuit board described in Patent Document 1, the insulating layer has blind vias. The printed circuit board further includes a conductive portion. The conducting portion is arranged on the inner surface of the insulating layer facing the blind via. In the printed circuit board, the conductive portion electrically connects the first conductor layer and the second conductor layer.

特開2019-123851号公報JP 2019-123851 A

配線回路基板において、導通部の内側面に対する高い密着性が求められる。また、配線回路基板では、導通部の高い接続信頼性が求められる。 In the printed circuit board, high adhesion to the inner surface of the conductive portion is required. In addition, in the printed circuit board, high connection reliability of the conductive portion is required.

しかし、特許文献1に記載の配線回路基板は、上記した要求を満足できない場合がある。 However, the printed circuit board described in Patent Document 1 may not satisfy the above requirements.

本発明は、高い密着性および高い接続信頼性を有する導通部を備える配線回路基板およびその製造方法を提供する。 SUMMARY OF THE INVENTION The present invention provides a printed circuit board having a conductive portion with high adhesion and high connection reliability, and a method for manufacturing the printed circuit board.

本発明(1)は、厚み方向を貫通するビアを有する絶縁層と、前記厚み方向の前記絶縁層の一方面に配置される第1導体層と、前記厚み方向の前記絶縁層の他方面に配置される第2導体層と、前記ビアの内側面に配置され、前記第1導体層および前記第2導体層を電気的に接続する導通部とを備え、下記で測定される長さLが、1μm以上、10μm以下である、配線回路基板を含む。 The present invention (1) comprises an insulating layer having vias penetrating in the thickness direction, a first conductor layer disposed on one side of the insulating layer in the thickness direction, and a conductor layer on the other side of the insulating layer in the thickness direction. a second conductor layer disposed; and a conductive portion disposed on the inner side surface of the via and electrically connecting the first conductor layer and the second conductor layer, and the length L measured below is , 1 μm or more and 10 μm or less.

長さL:断面視において、前記厚み方向における前記絶縁層の前記一方面および前記内側面が接続する第1接続点C1と、前記厚み方向における前記絶縁層の前記他方面および前記内側面が接続する第2接続点C2とを結ぶ線分Sを引く。断面視で、前記内側面において、前記線分Sから最も外側に離れた最外位置Pを特定する。前記線分Sから前記最外位置Pまでの最短距離として長さLを測定する。 Length L: In a cross-sectional view, a first connection point C1 where the one surface and the inner side surface of the insulating layer in the thickness direction are connected, and the other surface and the inner side surface of the insulating layer in the thickness direction are connected. A line segment S connecting the second connection point C2 is drawn. In a cross-sectional view, an outermost position P farthest from the line segment S is specified on the inner surface. A length L is measured as the shortest distance from the line segment S to the outermost position P.

この配線回路基板では、長さLが1μm以上であるので、導通部の内側面に対する高いアンカー効果に基づいて、導通部の内側面に対する密着性に優れる。 In this printed circuit board, since the length L is 1 μm or more, the adhesion to the inner surface of the conductive portion is excellent based on the high anchor effect to the inner surface of the conductive portion.

この配線回路基板では、長さLが10μm以下であるので、導通部の形成不良が抑制されることから、導通部の第1導体層および第2導体層に対する接続信頼性に優れる。 In this printed circuit board, since the length L is 10 μm or less, defective formation of the conductive portion is suppressed, so that the connection reliability of the conductive portion to the first conductor layer and the second conductor layer is excellent.

本発明(2)は、前記絶縁層は、多孔質絶縁層を含む、(1)に記載の配線回路基板を含む。 The present invention (2) includes the printed circuit board according to (1), wherein the insulating layer includes a porous insulating layer.

この配線回路基板では、絶縁層は、多孔質絶縁層を含むので、長さLを1μm以上に確実にできる。 In this printed circuit board, since the insulating layer includes a porous insulating layer, the length L can be ensured to be 1 μm or more.

本発明(3)は、前記内側面は、断面を巨視的に視たときに、テーパ形状である、(1)または(2)に記載の配線回路基板を含む。 The present invention (3) includes the printed circuit board according to (1) or (2), wherein the inner surface has a tapered shape when the cross section is viewed macroscopically.

この配線回路基板では、内側面は、断面を巨視的に視たときに、テーパ形状であるので、導通部の形成不良をより一層抑制できる。 In this wired circuit board, since the inner surface has a tapered shape when the cross section is viewed macroscopically, it is possible to further suppress formation defects of the conductive portions.

本発明(4)は、(1)から(3)のいずれか一項に記載の配線回路基板の製造方法であり、第2導体層と、絶縁層と、下地導体層とを備える積層体を準備する工程と、前記積層体に前記厚み方向の一方側からレーザを照射して、ビアを前記下地導体層および前記絶縁層に形成する工程と、追加導体層を、前記積層体の前記一方面に形成するとともに、導通部を前記ビアの内側面に形成する工程とを備え、前記ビアを形成する工程は、1J/cm以上、20J/cm以下のエネルギー密度でレーザを照射する工程を含む、配線回路基板の製造方法を含む。 The present invention (4) is a method for manufacturing a wired circuit board according to any one of (1) to (3), wherein a laminate comprising a second conductor layer, an insulating layer, and a base conductor layer is provided. irradiating the laminate with a laser from one side in the thickness direction to form vias in the underlying conductor layer and the insulating layer; forming an additional conductor layer on the one side of the laminate; and forming a conductive portion on the inner side surface of the via, wherein the step of forming the via includes a step of irradiating a laser at an energy density of 1 J/cm 2 or more and 20 J/cm 2 or less. including a method of manufacturing a printed circuit board.

この製造方法によれば、ビアを形成する工程は、1J/cm以上、20J/cm以下のエネルギー密度でレーザを照射する工程を含むので、製造効率を良好にしながら、内側面における長さLを10μm以下にコントロールできる。 According to this manufacturing method, the step of forming the via includes the step of irradiating the laser with an energy density of 1 J/cm 2 or more and 20 J/cm 2 or less. L can be controlled to 10 μm or less.

本発明(5)は、前記ビアを形成する工程では、前記厚み方向に視たとき、前記レーザを、前記ビアが形成される領域内において、内側から外側に向かいながら旋回させる、(4)に記載の配線回路基板の製造方法を含む。 According to the present invention (5), in the step of forming the via, when viewed in the thickness direction, the laser is rotated from the inside toward the outside in the region where the via is formed, according to (4). It includes a method of making the wired circuit board described.

この方法によれば、レーザを内側から外側に向かいながら旋回させるので、内側面にテーパ形状を形成し易い。 According to this method, the laser is rotated from the inside toward the outside, so that the inner surface can be easily formed into a tapered shape.

本発明(6)は、前記積層体を準備する工程では、前記絶縁層は、接着絶縁層と、多孔質絶縁層とを厚み方向において順に備える、(4)または(5)に記載の配線回路基板の製造方法を含む。 The present invention (6) is the wiring circuit according to (4) or (5), wherein in the step of preparing the laminate, the insulating layer includes an adhesive insulating layer and a porous insulating layer in order in the thickness direction. Including the method of manufacturing the substrate.

本発明の配線回路基板およびその製造方法は、高い密着性および高い接続信頼性を有する導通部を備える。 The printed circuit board and the method for manufacturing the same of the present invention are provided with a conductive portion having high adhesion and high connection reliability.

図1は、本発明の配線回路基板の一実施形態の断面図である。FIG. 1 is a cross-sectional view of one embodiment of the wired circuit board of the present invention. 図2Aおよび図2Bは、いずれも、図1に示す配線回路基板の平面図である。図2Aは、ビアが形成される領域内において、レーザを内側から外側に向かいながら旋回させる態様を表す。図2Bは、ビアが形成される領域内において、レーザを外側から内側に向かいながら旋回させる態様を表す。2A and 2B are both plan views of the printed circuit board shown in FIG. FIG. 2A shows how the laser is rotated from the inside to the outside in the region where the via is formed. FIG. 2B shows how the laser is rotated from the outside to the inside in the region where the via is formed. 図3は、巨視的に内側面を視たときの断面図である。FIG. 3 is a cross-sectional view of the inner surface viewed macroscopically. 図4Aから図4Cは、図1に示す配線回路基板の製造工程図である。図4Aは、積層体を準備する工程である。図4Bは、ビアを形成する工程である。図4Cは、追加導体層および導通部を形成する工程である。4A to 4C are manufacturing process diagrams of the printed circuit board shown in FIG. FIG. 4A is a step of preparing a laminate. FIG. 4B is a step of forming vias. FIG. 4C is the step of forming additional conductor layers and conducting portions. 図5は、第1変形例の断面図である。FIG. 5 is a cross-sectional view of a first modified example. 図6は、第2変形例の断面図である。FIG. 6 is a cross-sectional view of a second modified example. 図7は、実施例1の内側面のSEM写真の画像処理図である。7 is an image-processed SEM photograph of the inner surface of Example 1. FIG.

1. 配線回路基板1
本発明の配線回路基板の一実施形態を、図1から図4Cを参照して説明する。図1に示すように、配線回路基板1は、シート形状を有する。配線回路基板1は、厚みを有する。配線回路基板1は、面方向に延びる。面方向は、厚み方向に直交する。配線回路基板1は、絶縁層2と、第1導体層3と、第2導体層4と、導通部5とを備える。
1. Wiring circuit board 1
One embodiment of the wired circuit board of the present invention will be described with reference to FIGS. 1 to 4C. As shown in FIG. 1, the printed circuit board 1 has a sheet shape. The printed circuit board 1 has a thickness. The printed circuit board 1 extends in the planar direction. The plane direction is perpendicular to the thickness direction. The printed circuit board 1 includes an insulating layer 2 , a first conductor layer 3 , a second conductor layer 4 , and a conductive portion 5 .

1.2 絶縁層2
絶縁層2は、シート形状を有する。絶縁層2は、面方向に延びる。絶縁層2は、配線回路基板1と同一の平面視における外形形状を有する。絶縁層2は、厚み方向において互いに対向する一方面27と他方面28とを備える。一方面27と他方面28とのそれぞれは、平坦である。他方面28は、一方面27に対して平行である。
1.2 Insulating layer 2
The insulating layer 2 has a sheet shape. The insulating layer 2 extends in the planar direction. The insulating layer 2 has the same outline shape as the wired circuit board 1 in plan view. The insulating layer 2 has one surface 27 and the other surface 28 facing each other in the thickness direction. Each of the one surface 27 and the other surface 28 is flat. The other surface 28 is parallel to the one surface 27 .

絶縁層2の材料としては、樹脂が挙げられる。樹脂としては、例えば、ポリイミド樹脂、フッ素樹脂、および、液晶ポリマーが挙げられる。樹脂は、接着剤を含む。接着剤としては、例えば、アクリル系接着剤、エポキシ系接着剤、および、シリコーン系接着剤が挙げられる。これらは、単独使用または併用できる。絶縁層2の厚みは、例えば、2μm以上、好ましくは、5μm以上であり、また、例えば、1,000μm以下、好ましくは、500μm以下である。 A material for the insulating layer 2 is resin. Examples of resins include polyimide resins, fluororesins, and liquid crystal polymers. Resins include adhesives. Examples of adhesives include acrylic adhesives, epoxy adhesives, and silicone adhesives. These can be used alone or in combination. The thickness of the insulating layer 2 is, for example, 2 μm or more, preferably 5 μm or more, and is, for example, 1,000 μm or less, preferably 500 μm or less.

絶縁層2は、接着絶縁層21と、多孔質絶縁層22とを厚み方向の一方側に向かって順に備える。本実施形態では、好ましくは、絶縁層2は、接着絶縁層21と、多孔質絶縁層22とのみを備える。 The insulating layer 2 includes an adhesive insulating layer 21 and a porous insulating layer 22 in order toward one side in the thickness direction. In this embodiment, the insulating layer 2 preferably comprises only the adhesive insulating layer 21 and the porous insulating layer 22 .

1.2.1 接着絶縁層21
接着絶縁層21は、絶縁層2における厚み方向の他方側部分である。接着絶縁層21は、絶縁層2の他方面28を形成する。接着絶縁層21は、緻密質であり、多孔質ではない。接着絶縁層21は、多孔質絶縁層22と第2導体層4とを接着する。接着絶縁層21の材料は、例えば、上記した接着剤である。接着絶縁層21の厚みは、例えば、2μm以上、好ましくは、5μm以上であり、また、例えば、50μm以下、好ましくは、25μm以下である。絶縁層2の厚みにおける接着絶縁層21の厚みの比率は、例えば、1%以上、好ましくは、3%以上であり、また、例えば、70%以下、好ましくは、50%以下である。接着絶縁層21の材料および物性は、特開2020-049905号公報に記載される。
1.2.1 Adhesive insulating layer 21
The adhesive insulating layer 21 is the other side portion of the insulating layer 2 in the thickness direction. The adhesive insulating layer 21 forms the other side 28 of the insulating layer 2 . The adhesive insulating layer 21 is dense and not porous. The adhesive insulating layer 21 bonds the porous insulating layer 22 and the second conductor layer 4 together. The material of the adhesive insulating layer 21 is, for example, the adhesive described above. The thickness of the adhesive insulating layer 21 is, for example, 2 μm or more, preferably 5 μm or more, and is, for example, 50 μm or less, preferably 25 μm or less. The ratio of the thickness of the adhesive insulating layer 21 to the thickness of the insulating layer 2 is, for example, 1% or more, preferably 3% or more, and is, for example, 70% or less, preferably 50% or less. The material and physical properties of the adhesive insulating layer 21 are described in JP-A-2020-049905.

1.2.2 多孔質絶縁層22
多孔質絶縁層22は、絶縁層2における厚み方向の一方側部分である。多孔質絶縁層22は、絶縁層2の一方面27を形成する。多孔質絶縁層22は、厚み方向における接着絶縁層21の一方面に配置されている。詳しくは、多孔質絶縁層22は、厚み方向における接着絶縁層21の一方面の全部に接触している。多孔質絶縁層22は、微細な空孔(気孔)を多数有する。多孔質絶縁層22の厚みは、例えば、2μm以上、好ましくは、5μm以上であり、また、例えば、1,000μm以下、好ましくは、500μm以下である。絶縁層2の厚みにおける多孔質絶縁層22の厚みの比率は、例えば、20%以上、好ましくは、50%以上であり、また、例えば、95%以下、好ましくは、90%以下である。接着絶縁層21の厚みに対する多孔質絶縁層22の厚みの比は、例えば、0.5以上、好ましくは、1以上であり、また、例えば、50以下、好ましくは、20以下である。多孔質絶縁層22の材料としては、上記した樹脂が挙げられる。多孔質絶縁層22における平均孔径は、例えば、10μm以下であり、また、例えば、0.1μm以上である。多孔質絶縁層22の空孔率は、例えば、60%以上、好ましくは、70%以上であり、また、例えば、99%以下、好ましくは、90%以下である。多孔質絶縁層22の材料および物性は、特開2018-021171号公報、および、特開2020-049905号公報に記載される。
1.2.2 Porous insulating layer 22
The porous insulating layer 22 is one side portion of the insulating layer 2 in the thickness direction. Porous insulating layer 22 forms one side 27 of insulating layer 2 . The porous insulating layer 22 is arranged on one side of the adhesive insulating layer 21 in the thickness direction. Specifically, the porous insulating layer 22 is in contact with the entire one surface of the adhesive insulating layer 21 in the thickness direction. The porous insulating layer 22 has many fine pores (pores). The thickness of the porous insulating layer 22 is, for example, 2 μm or more, preferably 5 μm or more, and is, for example, 1,000 μm or less, preferably 500 μm or less. The ratio of the thickness of the porous insulating layer 22 to the thickness of the insulating layer 2 is, for example, 20% or more, preferably 50% or more, and is, for example, 95% or less, preferably 90% or less. The ratio of the thickness of the porous insulating layer 22 to the thickness of the adhesive insulating layer 21 is, for example, 0.5 or more, preferably 1 or more, and is, for example, 50 or less, preferably 20 or less. Materials for the porous insulating layer 22 include the resins described above. The average pore size of the porous insulating layer 22 is, for example, 10 μm or less, and is, for example, 0.1 μm or more. The porosity of the porous insulating layer 22 is, for example, 60% or more, preferably 70% or more, and is, for example, 99% or less, preferably 90% or less. The material and physical properties of the porous insulating layer 22 are described in JP-A-2018-021171 and JP-A-2020-049905.

上記した接着絶縁層21と、多孔質絶縁層22とを備える絶縁層2は、特開2020-049905号公報に記載される。 The insulating layer 2 including the adhesive insulating layer 21 and the porous insulating layer 22 described above is described in JP-A-2020-049905.

1.2.3 ビア20
絶縁層2は、ビア20をさらに備える。ビア20は、単数または複数、絶縁層2に備えられる。ビア20は、絶縁層2において、厚み方向を貫通する。また、ビア20は、第1導体層3も貫通する。他方、ビア20は、第2導体層4を貫通しない。ビア20は、厚み方向の一方側から視認可能であり、他方側から視認不能である。そのため、ビア20は、ブラインドビアと称呼される。図2Aおよび図2Bの鎖線で示すように、本実施形態では、ビア20は、厚み方向の一方側から視たとき、略円形状を有する。図1に示すように、絶縁層2は、ビア20に臨む内側面25を有する。内側面25は、後述する。
1.2.3 Via 20
The insulating layer 2 further comprises vias 20 . One or more vias 20 are provided in the insulating layer 2 . The via 20 penetrates through the insulating layer 2 in the thickness direction. The via 20 also penetrates the first conductor layer 3 . On the other hand, the vias 20 do not penetrate the second conductor layer 4 . The via 20 is visible from one side in the thickness direction and invisible from the other side. Therefore, the via 20 is called a blind via. 2A and 2B, in this embodiment, the via 20 has a substantially circular shape when viewed from one side in the thickness direction. As shown in FIG. 1, insulating layer 2 has an inner surface 25 facing via 20 . The inner surface 25 will be described later.

1.3 第1導体層3
第1導体層3は、厚み方向の絶縁層2の一方面に配置される。第1導体層3は、厚み方向の絶縁層2の一方面の全部に接触する。第1導体層3の材料としては、例えば、金属が挙げられ、好ましくは、銅が挙げられる。第1導体層3の厚みは、例えば、0.1μm以上、好ましくは、1μm以上であり、また、例えば、100μm以下、好ましくは、50μm以下である。第1導体層3は、特開2020-049905号公報に記載される。
1.3 First conductor layer 3
The first conductor layer 3 is arranged on one surface of the insulating layer 2 in the thickness direction. The first conductor layer 3 contacts the entire one surface of the insulating layer 2 in the thickness direction. Examples of the material of the first conductor layer 3 include metal, preferably copper. The thickness of the first conductor layer 3 is, for example, 0.1 μm or more, preferably 1 μm or more, and is, for example, 100 μm or less, preferably 50 μm or less. The first conductor layer 3 is described in JP-A-2020-049905.

1.4 第2導体層4
第2導体層4は、厚み方向の絶縁層2の他方面に配置される。第2導体層4は、厚み方向の絶縁層2の他方面の全部に接触する。さらに、第2導体層4は、絶縁層2のビア20の下端部を塞ぐ。第2導体層4の材料は、例えば、第1導体層3の材料と同一であり、具体的には、銅が挙げられる。第2導体層4の厚みは、例えば、0.1μm以上、好ましくは、1μm以上であり、また、例えば、100μm以下、好ましくは、50μm以下である。第2導体層4は、特開2020-049905号公報に記載される。
1.4 Second conductor layer 4
The second conductor layer 4 is arranged on the other side of the insulating layer 2 in the thickness direction. The second conductor layer 4 contacts the entire other surface of the insulating layer 2 in the thickness direction. Furthermore, the second conductor layer 4 closes the lower ends of the vias 20 in the insulating layer 2 . The material of the second conductor layer 4 is, for example, the same as the material of the first conductor layer 3, specifically copper. The thickness of the second conductor layer 4 is, for example, 0.1 μm or more, preferably 1 μm or more, and is, for example, 100 μm or less, preferably 50 μm or less. The second conductor layer 4 is described in JP-A-2020-049905.

1.5 導通部5
導通部5は、ビア20の内部に配置される。詳しくは、導通部5は、ビア20に臨む絶縁層2の内側面25に配置される。導通部5は、第1導体層3において、厚み方向におけるビア20の一端部に臨む部分と、第2導体層4においてビア20を塞ぐ部分の周端部とに連続する。つまり、導通部5は、第1導体層3および第2導体層4に連続する。これによって、導通部5は、第1導体層3および第2導体層4を電気的に接続する。導通部5は、内側面25に追従する膜形状を有する。導通部5の材料は、例えば、第1導体層3の材料と同一であり、具体的には、銅が挙げられる。
1.5 Continuity part 5
The conducting portion 5 is arranged inside the via 20 . Specifically, the conducting portion 5 is arranged on the inner side surface 25 of the insulating layer 2 facing the via 20 . The conducting portion 5 is continuous with a portion of the first conductor layer 3 facing one end of the via 20 in the thickness direction and a peripheral end portion of a portion of the second conductor layer 4 closing the via 20 . That is, the conductive portion 5 is continuous with the first conductor layer 3 and the second conductor layer 4 . Thereby, the conducting portion 5 electrically connects the first conductor layer 3 and the second conductor layer 4 . The conductive portion 5 has a film shape that follows the inner surface 25 . The material of the conductive portion 5 is, for example, the same as the material of the first conductor layer 3, specifically copper.

1.6 内側面25
内側面25は、例えば、微細な凹凸形状を有する。凹凸形状は、例えば、上記した絶縁層2の物性(例えば、多孔質絶縁層22における微細な空孔など)および配線回路基板1の製造方法によって、形成される。そして、内側面25において、下記によって測定される長さL1は、1μm以上、10μm以下である。
1.6 Inner surface 25
The inner side surface 25 has, for example, fine unevenness. The uneven shape is formed, for example, by the physical properties of the insulating layer 2 (for example, fine pores in the porous insulating layer 22 ) and the manufacturing method of the wired circuit board 1 . Further, on the inner surface 25, the length L1 measured by the following is 1 μm or more and 10 μm or less.

長さL:断面視において、厚み方向における絶縁層2の一方面27および内側面25が接続する第1接続点C1と、厚み方向における絶縁層2の他方面28および内側面25が接続する第2接続点C2とを結ぶ線分Sを引く。断面視で、内側面25において、線分Sから最も外側に離れた最外位置Pを特定する。線分Sから最外位置Pまでの最短距離として長さLを測定する。 Length L: In a cross-sectional view, a first connection point C1 where the one surface 27 and the inner side surface 25 of the insulating layer 2 in the thickness direction connect, and a first connection point C1 where the other surface 28 and the inner side surface 25 of the insulating layer 2 in the thickness direction connect. 2 draw a line segment S connecting the connection point C2. The outermost position P farthest from the line segment S is specified on the inner surface 25 in a cross-sectional view. A length L is measured as the shortest distance from the line segment S to the outermost position P.

長さL1が1μm未満であれば、導通部5の内側面25に対するアンカー効果が低く、そのため、導通部5の内側面25に対する密着性が低くなる。 If the length L1 is less than 1 μm, the anchoring effect on the inner surface 25 of the conductive portion 5 is low, so that the adhesion of the conductive portion 5 to the inner surface 25 is low.

長さL1が10μm超過すれば、後述する製造方法において、導通部5の形成不良を生じ易く、導通部5の第1導体層3および第2導体層4に対する接続信頼性が低くなる。 If the length L1 exceeds 10 μm, formation defects of the conductive portion 5 are likely to occur in the manufacturing method described later, and the connection reliability of the conductive portion 5 to the first conductor layer 3 and the second conductor layer 4 is lowered.

長さL1は、好ましくは、2μm以上、より好ましくは、4μm以上、さらに好ましくは、5μm以上である。長さL1が上記した下限以上であれば、導通部5の内側面25に対するアンカー効果を高め、それによって、導通部5の内側面25に対する密着性をより一層向上できる。 The length L1 is preferably 2 μm or more, more preferably 4 μm or more, still more preferably 5 μm or more. If the length L1 is equal to or greater than the above-described lower limit, the anchoring effect of the conductive portion 5 to the inner surface 25 can be enhanced, thereby further improving the adhesion of the conductive portion 5 to the inner surface 25 .

長さL1は、好ましくは、9μm以下、より好ましくは、8μm以下、さらに好ましくは、7μm以下である。長さL1が上記した上限以下であれば、製造方法において、導通部5の形成不良がより一層抑制され、導通部5の第1導体層3および第2導体層4に対する接続信頼性をより一層向上できる。 The length L1 is preferably 9 μm or less, more preferably 8 μm or less, even more preferably 7 μm or less. If the length L1 is equal to or less than the upper limit described above, defective formation of the conductive portion 5 is further suppressed in the manufacturing method, and connection reliability of the conductive portion 5 to the first conductor layer 3 and the second conductor layer 4 is further improved. can improve.

長さL1は、多孔質絶縁層22の平均孔径、空孔率、および/または、レーザ(後述)の照射条件によって、調整する。 The length L1 is adjusted according to the average pore diameter, porosity, and/or laser irradiation conditions (described later) of the porous insulating layer 22 .

本実施形態において、好ましくは、最外位置Pは、多孔質絶縁層22に存在する。 In this embodiment, the outermost position P preferably exists in the porous insulating layer 22 .

断面視は、例えば、図7に示すように、SEM写真の画像処理図の観察によって実施される。 The cross-sectional view is performed by observing an image-processed SEM photograph, for example, as shown in FIG.

図3に示すように、内側面25は、断面を巨視的に視たときに、テーパ形状である。「巨視的に視た」とは、上記した凹凸をならして、内側面25の形状を大意的に把握したことを意味する。上記したテーパ形状では、断面を巨視的に視たときに、厚み方向の一方側に向かって、開口面積が次第に大きくなる。 As shown in FIG. 3, the inner surface 25 has a tapered shape when the cross section is viewed macroscopically. "Macroscopically viewed" means that the shape of the inner surface 25 is roughly grasped by smoothing out the unevenness described above. In the tapered shape described above, when the cross section is viewed macroscopically, the opening area gradually increases toward one side in the thickness direction.

1.7 配線回路基板1の製造方法
次に、配線回路基板1の製造方法を説明する。配線回路基板1の製造方法は、積層体6を準備する工程と、ビア20を形成する工程と、導通部5を形成する工程と、を順に備える。
1.7 Method for Manufacturing Wired Circuit Board 1 Next, a method for manufacturing the wired circuit board 1 will be described. The method for manufacturing the printed circuit board 1 includes, in order, a step of preparing the laminate 6, a step of forming the vias 20, and a step of forming the conducting portions 5. As shown in FIG.

1.7.1 積層体6を準備する工程
図4Aに示すように、積層体6は、第2導体層4と、絶縁層2と、下地導体層31とを、厚み方向の一方側に向かって順に備える。積層体6における絶縁層2は、ビア20(図1参照)をまだ有さない。下地導体層31は、厚み方向における絶縁層2の一方面に配置されている。下地導体層31は、厚み方向における第1導体層3の他方側部分に相当する。本実施形態では、下地導体層31は、追加導体層32(後述、図4C参照)をめっきで形成するための下地である。積層体6およびその準備方法は、特開2020-049905号公報に記載される。
1.7.1 Step of Preparing Layered Body 6 As shown in FIG. 4A, the layered body 6 includes the second conductor layer 4, the insulating layer 2, and the base conductor layer 31, which are arranged in one direction in the thickness direction. Prepare in order. The insulating layer 2 in the stack 6 does not yet have vias 20 (see FIG. 1). The underlying conductor layer 31 is arranged on one side of the insulating layer 2 in the thickness direction. The underlying conductor layer 31 corresponds to the other side portion of the first conductor layer 3 in the thickness direction. In this embodiment, the base conductor layer 31 is a base for forming an additional conductor layer 32 (see FIG. 4C, which will be described later) by plating. Laminate 6 and its preparation method are described in JP-A-2020-049905.

1.7.2 ビア20を形成する工程
図4Bに示すように、次いで、積層体6に厚み方向の一方側からレーザを照射して、ビア20を下地導体層31および絶縁層2に形成する。
1.7.2 Step of Forming Via 20 Next, as shown in FIG. 4B, the laminated body 6 is irradiated with a laser from one side in the thickness direction to form the via 20 in the base conductor layer 31 and the insulating layer 2. .

レーザとしては、例えば、YAGレーザ、および、炭酸ガスレーザーが挙げられる。レーザの照射工程は、単数または複数であり、好ましくは、高い製造効率とビア20の形状を良好にすることとの観点から、2である。つまり、ビア20を形成する工程は、第1照射工程と、第2照射工程とを順に含む。第1照射工程および第2照射工程のいずれにおいても、レーザを積層体6に照射する。 Examples of lasers include YAG lasers and carbon dioxide lasers. The number of laser irradiation steps may be singular or plural, preferably two from the viewpoint of high production efficiency and favorable shape of via 20 . That is, the process of forming the via 20 includes a first irradiation process and a second irradiation process in this order. In both the first irradiation step and the second irradiation step, the laminated body 6 is irradiated with the laser.

第1照射工程におけるエネルギー密度は、例えば、1J/cm以上、好ましくは、10J/cm以上であり、また、例えば、20J/cm以下、好ましくは、18J/cm以下である。第1照射工程におけるエネルギー密度が上記した下限以上であれば、製造効率を良好にできる。第1照射工程におけるエネルギー密度が上記した上限以下であれば、長さLを上記した上限以下にコントロールでき、さらには、ビア20をテーパ形状にできる。 The energy density in the first irradiation step is, for example, 1 J/cm 2 or more, preferably 10 J/cm 2 or more, and is, for example, 20 J/cm 2 or less, preferably 18 J/cm 2 or less. If the energy density in the first irradiation step is equal to or higher than the above lower limit, the production efficiency can be improved. If the energy density in the first irradiation step is equal to or less than the above upper limit, the length L can be controlled to be equal to or less than the above upper limit, and the via 20 can be tapered.

第2照射工程におけるエネルギー密度は、例えば、第1照射工程におけるエネルギー密度より、低い。第2照射工程のエネルギー密度を第1照射工程におけるエネルギー密度より低くすることで、下地導体層31を残したまま絶縁層2を除去できる The energy density in the second irradiation step is, for example, lower than the energy density in the first irradiation step. By making the energy density in the second irradiation step lower than the energy density in the first irradiation step, the insulating layer 2 can be removed while leaving the underlying conductor layer 31.

具体的には、第1照射工程におけるエネルギー密度に対する第2照射工程におけるエネルギー密度の比は、例えば、0.01以上、好ましくは、0.02以上であり、また、例えば、0.4以下、好ましくは、0.1以下である。具体的には、第2照射工程におけるエネルギー密度は、例えば、0.01J/cm以上であり、また、例えば、0.1J/cm以下である。 Specifically, the ratio of the energy density in the second irradiation step to the energy density in the first irradiation step is, for example, 0.01 or more, preferably 0.02 or more, and for example, 0.4 or less, Preferably, it is 0.1 or less. Specifically, the energy density in the second irradiation step is, for example, 0.01 J/cm 2 or more and, for example, 0.1 J/cm 2 or less.

ビア20を形成する工程では、厚み方向に視たとき、レーザを、ビア20が形成される領域内において、図2Aの矢印で示すように、内側から外側に向かいながら旋回させる照射方法、および、図2Bの矢印で示すように、外側から内側に向かいながら旋回させる照射方法が用いられる。旋回回数は、複数である。好ましくは、厚み方向に視たとき、レーザを、ビア20が形成される領域内において、図2Aの矢印で示すように、内側から外側に向かいながら旋回させる。この照射方法であれば、レーザ照射において最もエネルギーの大きなスポットが照射時間において前半の長時間、ビア20の壁面に存在することから、内側面25を、断面を巨視的に視たときに、テーパ形状にできる。他方、図Bの矢印で示すように、外側から内側に向かいながらレーザを旋回させれば、ビア20の内側面25になる部分より内側のエリアにおいて、レーザが照射されているときの漏れ光が上記した部分にも影響し、後述する第1変形例のように、内側面25が厚み方向における中間部が外側に膨らむ形状となる場合がある。 In the step of forming the via 20, an irradiation method in which the laser is swirled from the inside toward the outside as shown by the arrow in FIG. 2A in the region where the via 20 is formed when viewed in the thickness direction; As indicated by the arrow in FIG. 2B, an irradiation method is used in which the direction is turned from the outside to the inside. The number of turns is plural. Preferably, when viewed in the thickness direction, the laser is swirled from the inside to the outside, as indicated by the arrow in FIG. 2A, within the region where the via 20 is formed. With this irradiation method, the spot with the highest energy in the laser irradiation exists on the wall surface of the via 20 for a long time in the first half of the irradiation time. can be shaped. On the other hand, if the laser is rotated from the outside toward the inside as indicated by the arrow in FIG. The above-described portions are also affected, and the inner side surface 25 may have a shape in which an intermediate portion in the thickness direction bulges outward, as in a first modified example described later.

図4Bに示すように、この工程によって、下地導体層31および絶縁層2にビア20が形成される。一方、第2導体層4には、ビア20が形成されない。 As shown in FIG. 4B, vias 20 are formed in the underlying conductor layer 31 and the insulating layer 2 by this step. On the other hand, no vias 20 are formed in the second conductor layer 4 .

1.7.3 導通部5を形成する工程
図4Cに示すように、次いで、追加導体層32を、厚み方向における積層体6の一方面に形成するとともに、導通部5をビア20の内側面25に形成する。
1.7.3 Step of forming conductive portion 5 Next, as shown in FIG. 25.

追加導体層32は、厚み方向における第1導体層3の一方側部分に相当する。追加導体層32が下地導体層31に追加されて、第1導体層3が形成される。この工程では、例えば、めっき、または、スパッタリングが実施され、好ましくは、めっきが実施される。この工程によって、追加導体層32と導通部5とが同時に形成される。なお、追加導体層32は、第2導体層4においてビア20の下端部を塞ぐ部分にも追加される。追加導体層32および下地導体層31が、同一材料であれば、それらの境界は、不明瞭となる。 The additional conductor layer 32 corresponds to one side portion of the first conductor layer 3 in the thickness direction. An additional conductor layer 32 is added to the underlying conductor layer 31 to form the first conductor layer 3 . In this step, for example, plating or sputtering is performed, preferably plating is performed. Through this process, the additional conductor layer 32 and the conductive portion 5 are formed at the same time. The additional conductor layer 32 is also added to the portion of the second conductor layer 4 that closes the lower end of the via 20 . If the additional conductor layer 32 and the underlying conductor layer 31 are made of the same material, their boundary becomes unclear.

導通部5は、内側面25における凹凸部分に入り込み、導通部5の内側面25に対するアンカー効果を奏する。 The conductive portion 5 enters the uneven portion of the inner surface 25 and has an anchoring effect on the inner surface 25 of the conductive portion 5 .

2. 一実施形態の作用効果
この配線回路基板1では、長さLが1μm以上であるので、導通部5の内側面25に対する高いアンカー効果に基づいて、導通部5の内側面25に対する密着性に優れる。
2. Advantages of One Embodiment In this wired circuit board 1, since the length L is 1 μm or more, the adhesion of the conducting portion 5 to the inner side surface 25 is excellent based on the high anchor effect to the inner side surface 25 of the conducting portion 5. .

この配線回路基板1では、長さLが10μm以下であるので、導通部5の形成不良が抑制されることから、導通部5の第1導体層3および第2導体層4に対する接続信頼性に優れる。導通部5の形成不良は、クラック、および/または、ボイドを含む。 In this printed circuit board 1, since the length L is 10 μm or less, defective formation of the conductive portion 5 is suppressed. Excellent. The malformation of the conductive portion 5 includes cracks and/or voids.

この配線回路基板1では、絶縁層2は、多孔質絶縁層22を含むので、長さLを1μm以上に確実にできる。 In the wired circuit board 1, the insulating layer 2 includes the porous insulating layer 22, so that the length L can be ensured to be 1 μm or more.

図3に示すように、この配線回路基板1では、内側面25は、断面を巨視的に視たときに、テーパ形状であるので、導通部5の形成不良をより一層抑制できる。 As shown in FIG. 3 , in this wired circuit board 1 , the inner side surface 25 has a tapered shape when viewed macroscopically in cross section, so that formation defects of the conductive portions 5 can be further suppressed.

この製造方法によれば、ビア20を形成する工程は、1J/cm以上、20J/cm以下のエネルギー密度でレーザを照射する第1照射工程を含むので、製造効率を良好にしながら、内側面25における長さLを10μm以下にコントロールできる。 According to this manufacturing method, the step of forming the via 20 includes the first irradiation step of irradiating the laser with an energy density of 1 J/cm 2 or more and 20 J/cm 2 or less. The length L at the side surface 25 can be controlled to 10 μm or less.

3. 変形例
変形例において、一実施形態と同様の部材および工程については、同一の参照符号を付し、その詳細な説明を省略する。また、変形例は、特記する以外、一実施形態と同様の作用効果を奏することができる。さらに、一実施形態およびその変形例を適宜組み合わせることができる。
3. Modified Example In the modified example, the same reference numerals are given to the same members and steps as in the embodiment, and detailed description thereof will be omitted. In addition, the modified example can have the same effects as the one embodiment, unless otherwise specified. Furthermore, one embodiment and its modifications can be combined as appropriate.

3.1 第1変形例
図5に示すように、内側面25は、断面を巨視的に視たときに、厚み方向における中間部が外側に膨らむ。そのため、ビア20は、断面視略壺形状を有する。
3.1 First Modification As shown in FIG. 5, the inner side surface 25 bulges outward at an intermediate portion in the thickness direction when the cross section is viewed macroscopically. Therefore, the via 20 has a substantially pot-like cross-sectional view.

一実施形態と第1変形例とを対比すると、一実施形態が好適である。図3に示すように、一実施形態は、内側面25は、断面を巨視的に視たときに、テーパ形状であるので、例えば、めっきで導通部5を均一な膜として安定して形成できる。 When one embodiment is compared with the first modified example, one embodiment is preferred. As shown in FIG. 3, in one embodiment, the inner side surface 25 has a tapered shape when the cross section is viewed macroscopically. .

3.2 第2変形例
図6に示すように、絶縁層2は、多孔質絶縁層22と、接着絶縁層21とを厚み方向の一方側に向かって順に備える。
3.2 Second Modification As shown in FIG. 6, the insulating layer 2 includes a porous insulating layer 22 and an adhesive insulating layer 21 in order toward one side in the thickness direction.

3.3 第3変形例
図示しないが、絶縁層2は、多孔質絶縁層22のみを備える。
3.3 Third Modification Although not shown, the insulating layer 2 includes only the porous insulating layer 22 .

3.4 第4変形例
図示しないが、絶縁層2は、接着絶縁層21(図1参照)と、多孔質絶縁層22と、接着絶縁層21(図6参照)と、を厚み方向の一方側に向かって順に備える。
3.4 Fourth Modification Although not shown, the insulating layer 2 consists of an adhesive insulating layer 21 (see FIG. 1), a porous insulating layer 22, and an adhesive insulating layer 21 (see FIG. 6). Prepare side by side.

3.5 第5変形例
多孔質絶縁層22の一方面および他方面のいずれか一方または両方に図示しないスキン層が設けられていてもよい。スキン層は、平滑である。スキン層は、非多孔質層である。多孔質絶縁層22の他方面のみにスキン層が設けられる場合には、絶縁層2は、接着絶縁層21と、図示しないスキン層と、多孔質絶縁層22とを、厚み方向の一方側に向かって順に備える。
3.5 Fifth Modification One or both of the one surface and the other surface of the porous insulating layer 22 may be provided with a skin layer (not shown). The skin layer is smooth. A skin layer is a non-porous layer. When the skin layer is provided only on the other surface of the porous insulating layer 22, the insulating layer 2 consists of the adhesive insulating layer 21, the skin layer (not shown), and the porous insulating layer 22 on one side in the thickness direction. Prepare in order.

以下に実施例および比較例を示し、本発明をさらに具体的に説明する。なお、本発明は、何ら実施例および比較例に限定されない。また、以下の記載において用いられる配合割合(含有割合)、物性値、パラメータなどの具体的数値は、上記の「発明を実施するための形態」において記載されている、それらに対応する配合割合(含有割合)、物性値、パラメータなど該当記載の上限値(「以下」、「未満」として定義されている数値)または下限値(「以上」、「超過」として定義されている数値)に代替することができる。 EXAMPLES Examples and comparative examples are shown below to describe the present invention more specifically. It should be noted that the present invention is by no means limited to Examples and Comparative Examples. In addition, specific numerical values such as the mixing ratio (content ratio), physical property values, and parameters used in the following description are the corresponding mixing ratios ( Content ratio), physical properties, parameters, etc. be able to.

実施例1
図4Aに示すように、積層体6を、特開2020-049905号公報の記載に従って、準備した。積層体6は、第2導体層4と、絶縁層2と、下地導体層31とを備える。第2導体層4は、厚みが18μmであり、銅からなる。絶縁層2は、厚みが20μmである接着絶縁層21と、厚みが45μmである多孔質絶縁層22とを備える。多孔質絶縁層22は、ポリイミド樹脂からなり、平均孔径は、4.5μm、空孔率は、75%である。下地導体層31は、厚みが18μmであり、銅からなる。
Example 1
As shown in FIG. 4A, a laminate 6 was prepared according to the description of JP-A-2020-049905. The laminate 6 includes a second conductor layer 4 , an insulating layer 2 and an underlying conductor layer 31 . The second conductor layer 4 has a thickness of 18 μm and is made of copper. The insulating layer 2 includes an adhesive insulating layer 21 with a thickness of 20 μm and a porous insulating layer 22 with a thickness of 45 μm. The porous insulating layer 22 is made of polyimide resin, has an average pore diameter of 4.5 μm, and a porosity of 75%. The underlying conductor layer 31 has a thickness of 18 μm and is made of copper.

図4Bに示すように、積層体6に厚み方向の一方側からYAGレーザを照射して、ビア20を下地導体層31および絶縁層2に形成した。ビア20の数は、複数であった。第1照射工程のレーザのエネルギー密度は、17.2J/cm以上であった。第2照射工程のレーザのエネルギー密度は、0.05J/cm以上であった。厚み方向に視たとき、レーザを、ビア20が形成される領域内において、図2Aの矢印で示すように、内側から外側に向かいながら旋回させた。図3に示すように、内側面25は、断面を巨視的に視たときに、テーパ形状であった。 As shown in FIG. 4B, the laminated body 6 was irradiated with a YAG laser from one side in the thickness direction to form vias 20 in the underlying conductor layer 31 and the insulating layer 2 . The number of vias 20 was plural. The energy density of the laser in the first irradiation step was 17.2 J/cm 2 or more. The energy density of the laser in the second irradiation step was 0.05 J/cm 2 or more. When viewed in the thickness direction, the laser was swirled from the inside to the outside, as indicated by the arrow in FIG. 2A, within the region where the via 20 is to be formed. As shown in FIG. 3, the inner surface 25 had a tapered shape when viewed macroscopically in cross section.

図4Cに示すように、次いで、追加導体層32を、厚み方向における積層体6の一方面に形成するとともに、導通部5をビア20の内側面25に形成した。この工程では、銅めっきを実施した。追加導体層32の厚みは、6μmであった。そのため、第1導体層3の厚みは、24μmであった。 Next, as shown in FIG. 4C , an additional conductor layer 32 was formed on one side of the laminate 6 in the thickness direction, and the conductive portion 5 was formed on the inner side surface 25 of the via 20 . Copper plating was performed in this step. The thickness of the additional conductor layer 32 was 6 μm. Therefore, the thickness of the first conductor layer 3 was 24 μm.

図1に示すように、これによって、絶縁層2と、第1導体層3と、第2導体層4と、導通部5とを備える配線回路基板1を製造した。 As shown in FIG. 1, a wired circuit board 1 including an insulating layer 2, a first conductor layer 3, a second conductor layer 4, and a conductive portion 5 was thereby manufactured.

実施例2、比較例2、比較例3
実施例1と同様に処理して、配線回路基板1を製造した。但し、表1に記載されるとおり、第1照射工程の条件を変更した。
Example 2, Comparative Example 2, Comparative Example 3
A printed circuit board 1 was manufactured in the same manner as in Example 1. However, as described in Table 1, the conditions of the first irradiation step were changed.

比較例1
実施例1と同様に処理して、配線回路基板1を製造した。但し、絶縁層2は、緻密質のポリイミドシートのみを備えていた。また、図2Bに示すように、厚み方向に視たとき、レーザを、ビア20が形成される領域内において、図2Aの矢印で示すように、外側から内側に向かいながら旋回させた。
Comparative example 1
A printed circuit board 1 was manufactured in the same manner as in Example 1. However, the insulating layer 2 was provided only with a dense polyimide sheet. Also, as shown in FIG. 2B, when viewed in the thickness direction, the laser was swirled from the outside toward the inside as indicated by the arrow in FIG. 2A within the region where the via 20 is formed.

<測定>
実施例1、2および比較例1~3のそれぞれの配線回路基板1の内側面25の断面SEM写真を撮影し、画像処理図を取得して、上記した長さLを測定した。その結果を表1に示す。また、実施例1の断面SEM写真の画像処理図を図7に示す。
<Measurement>
Cross-sectional SEM photographs of the inner surface 25 of the wired circuit board 1 of each of Examples 1 and 2 and Comparative Examples 1 to 3 were taken, image-processed drawings were obtained, and the length L described above was measured. Table 1 shows the results. Further, FIG. 7 shows an image processing diagram of a cross-sectional SEM photograph of Example 1. As shown in FIG.

<導通部5の接続信頼性の評価>
実施例1、2および比較例1~3のそれぞれの配線回路基板1について熱衝撃試験を実施して、導通部5の接続信頼性を評価した。熱衝撃試験では、配線回路基板1を、2つの液槽に交互に浸漬した。一方の液槽の温度は、-65℃である。他方の液槽の温度は、150℃である。一の液槽に配線回路基板1を浸漬する時間は、5分であった。2つの液槽にそれぞれ浸漬するサイクルを1,000回実施した。
<Evaluation of Connection Reliability of Conducting Portion 5>
A thermal shock test was performed on each of the printed circuit boards 1 of Examples 1 and 2 and Comparative Examples 1 to 3 to evaluate the connection reliability of the conductive portions 5 . In the thermal shock test, the printed circuit board 1 was alternately immersed in two baths. The temperature of one liquid bath is -65°C. The temperature of the other liquid bath is 150°C. The time for immersing the printed circuit board 1 in one liquid tank was 5 minutes. A cycle of immersion in each of the two baths was performed 1,000 times.

その後、10個の導通部5のそれぞれについて断面SEM観察を実施した。下記の基準に従って、導通部5の接続信頼性を評価した。その結果を表1に示す。 After that, cross-sectional SEM observation was performed for each of the ten conductive portions 5 . The connection reliability of the conductive portion 5 was evaluated according to the following criteria. Table 1 shows the results.

〇:10個の導通部5からも、1つのクラックも、1つのボイドも確認されなかった。
△:1つのクラック、または、1つのボイドが確認された。
×:クラックおよびボイドが確認され、それらの合計は、2つ以上であった。
◯: Neither one crack nor one void was confirmed from ten conductive portions 5 .
Δ: One crack or one void was confirmed.
x: Cracks and voids were confirmed, and the total number of cracks and voids was two or more.

Figure 2023077787000002
Figure 2023077787000002

1 配線回路基板
2 絶縁層
3 第1導体層
4 第2導体層
5 導通部
20 ビア
22 多孔質絶縁層
25 内側面
27 一方面
28 他方面
31 下地導体層
32 追加導体層
C1 第1接続点
C2 第2接続点
P1 最外位置
S 線分
1 Wiring circuit board 2 Insulation layer 3 First conductor layer 4 Second conductor layer 5 Conductive part 20 Via 22 Porous insulation layer 25 Inner surface 27 One surface 28 Other surface 31 Underlying conductor layer 32 Additional conductor layer C1 First connection point C2 Second connection point P1 Outermost position S Line segment

Claims (6)

厚み方向を貫通するビアを有する絶縁層と、
前記厚み方向の前記絶縁層の一方面に配置される第1導体層と、
前記厚み方向の前記絶縁層の他方面に配置される第2導体層と、
前記ビアの内側面に配置され、前記第1導体層および前記第2導体層を電気的に接続する導通部とを備え、
下記で測定される長さLが、1μm以上、10μm以下である、配線回路基板。
長さL:断面視において、前記厚み方向における前記絶縁層の前記一方面および前記内側面が接続する第1接続点C1と、前記厚み方向における前記絶縁層の前記他方面および前記内側面が接続する第2接続点C2とを結ぶ線分Sを引く。断面視で、前記内側面において、前記線分Sから最も外側に離れた最外位置Pを特定する。前記線分Sから前記最外位置Pまでの最短距離として長さLを測定する。
an insulating layer having vias penetrating in the thickness direction;
a first conductor layer disposed on one side of the insulating layer in the thickness direction;
a second conductor layer disposed on the other side of the insulating layer in the thickness direction;
a conductive portion disposed on the inner side surface of the via and electrically connecting the first conductor layer and the second conductor layer;
A printed circuit board having a length L measured below of 1 μm or more and 10 μm or less.
Length L: In a cross-sectional view, a first connection point C1 where the one surface and the inner side surface of the insulating layer in the thickness direction are connected, and the other surface and the inner side surface of the insulating layer in the thickness direction are connected. A line segment S connecting the second connection point C2 is drawn. In a cross-sectional view, an outermost position P farthest from the line segment S is specified on the inner surface. A length L is measured as the shortest distance from the line segment S to the outermost position P.
前記絶縁層は、多孔質絶縁層を含む、請求項1に記載の配線回路基板。 2. The wired circuit board according to claim 1, wherein said insulating layer includes a porous insulating layer. 前記内側面は、断面を巨視的に視たときに、テーパ形状である、請求項1または請求項2に記載の配線回路基板。 3. The printed circuit board according to claim 1, wherein said inner surface has a tapered shape when viewed macroscopically in cross section. 請求項1から請求項3のいずれか一項に記載の配線回路基板の製造方法であり、
第2導体層と、絶縁層と、下地導体層とを備える積層体を準備する工程と、
前記積層体に前記厚み方向の一方側からレーザを照射して、ビアを前記下地導体層および前記絶縁層に形成する工程と、
追加導体層を、前記積層体の前記一方面に形成するとともに、導通部を前記ビアの内側面に形成する工程とを備え、
前記ビアを形成する工程は、1J/cm以上、20J/cm以下のエネルギー密度でレーザを照射する工程を含む、配線回路基板の製造方法。
A method for manufacturing the printed circuit board according to any one of claims 1 to 3,
preparing a laminate comprising a second conductor layer, an insulating layer, and a base conductor layer;
a step of irradiating the laminate with a laser from one side in the thickness direction to form vias in the underlying conductor layer and the insulating layer;
forming an additional conductor layer on the one surface of the laminate and forming a conductive portion on the inner surface of the via;
The method for manufacturing a printed circuit board, wherein the step of forming the via includes the step of irradiating laser with an energy density of 1 J/cm 2 or more and 20 J/cm 2 or less.
前記ビアを形成する工程では、前記厚み方向に視たとき、前記レーザを、前記ビアが形成される領域内において、内側から外側に向かいながら旋回させる、請求項4に記載の配線回路基板の製造方法。 5. The printed circuit board manufacturing method according to claim 4, wherein in the step of forming the vias, the laser is rotated from the inside toward the outside in the region where the vias are formed when viewed in the thickness direction. Method. 前記積層体を準備する工程では、前記絶縁層は、接着絶縁層と、多孔質絶縁層とを厚み方向において順に備える、請求項4または請求項5に記載の配線回路基板の製造方法。
6. The method of manufacturing a printed circuit board according to claim 4, wherein in the step of preparing the laminate, the insulating layer includes an adhesive insulating layer and a porous insulating layer in order in the thickness direction.
JP2021191227A 2021-11-25 2021-11-25 Wiring circuit board and manufacturing method thereof Pending JP2023077787A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2021191227A JP2023077787A (en) 2021-11-25 2021-11-25 Wiring circuit board and manufacturing method thereof
KR1020220151167A KR20230077653A (en) 2021-11-25 2022-11-14 Wiring circuit board and method of producing the same
US18/056,095 US20230189440A1 (en) 2021-11-25 2022-11-16 Wiring circuit board and method of producing the same
CN202211471312.1A CN116170942A (en) 2021-11-25 2022-11-23 Wired circuit board and method for manufacturing the same
TW111145032A TW202321032A (en) 2021-11-25 2022-11-24 Printed circuit board and manufacturing method thereof for providing conductive portion having higher adhesion and higher connection reliability

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021191227A JP2023077787A (en) 2021-11-25 2021-11-25 Wiring circuit board and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2023077787A true JP2023077787A (en) 2023-06-06

Family

ID=86410032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021191227A Pending JP2023077787A (en) 2021-11-25 2021-11-25 Wiring circuit board and manufacturing method thereof

Country Status (5)

Country Link
US (1) US20230189440A1 (en)
JP (1) JP2023077787A (en)
KR (1) KR20230077653A (en)
CN (1) CN116170942A (en)
TW (1) TW202321032A (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6567722B2 (en) 2017-04-06 2019-08-28 日東電工株式会社 Film for millimeter wave antenna

Also Published As

Publication number Publication date
TW202321032A (en) 2023-06-01
KR20230077653A (en) 2023-06-01
CN116170942A (en) 2023-05-26
US20230189440A1 (en) 2023-06-15

Similar Documents

Publication Publication Date Title
KR101734795B1 (en) Roughened copper foil, copper-clad laminate, and printed wiring board
TWI704048B (en) Surface-treated copper foil and copper clad laminate made of it
KR20060105412A (en) Double-sided wiring board fabrication method, double-sided wiring board, and base material therefor
TW200904291A (en) Laminated wiring board and method for manufacturing the same
TW201335068A (en) Graphite composite film
JPWO2012161162A1 (en) High frequency circuit board
WO2020133965A1 (en) Metal base copper foil-coated laminate and preparation method therefor
JP6241641B2 (en) Manufacturing method of multilayer wiring board
SG184814A1 (en) Laminate for flexible wiring
JP2023077787A (en) Wiring circuit board and manufacturing method thereof
JP2015170769A (en) Printed wiring board and manufacturing method of the same
TWI585245B (en) Method for producing single sided thin metal clad laminate
JP3940617B2 (en) Wiring board and manufacturing method thereof
TWI573508B (en) Printed circuit board manufacturing method and printed circuit board
JP4430020B2 (en) Copper foil for flexible printed wiring board, manufacturing method thereof and flexible printed wiring board
TWI747620B (en) Surface-treated copper foil, manufacturing method thereof, copper foil laminate including the same, and printed wiring board including the same
JP2019036607A (en) Glass substrate containing multilayer wiring board with circuit and manufacturing method thereof
JP2012244056A (en) Method for manufacturing fluororesin substrate
JP2015090980A (en) Composite metal film, and method of circuit pattern formation of printed circuit board using the same
JP2007036098A (en) Printed wiring board and manufacturing method therefor
US20070048507A1 (en) Laminated circuit board
JP2005217052A (en) Wiring board and method for manufacturing same
CN113005484B (en) Surface-treated copper foil, method for producing same, copper foil laminate comprising same, and printed wiring board comprising copper foil laminate
JP2019029610A (en) Wiring board and manufacturing method thereof
JP2007042721A (en) Multilayer wiring substrate and method of manufacturing same