JP2023077232A - 圧力センサ、圧力センサを作製する方法 - Google Patents
圧力センサ、圧力センサを作製する方法 Download PDFInfo
- Publication number
- JP2023077232A JP2023077232A JP2021190455A JP2021190455A JP2023077232A JP 2023077232 A JP2023077232 A JP 2023077232A JP 2021190455 A JP2021190455 A JP 2021190455A JP 2021190455 A JP2021190455 A JP 2021190455A JP 2023077232 A JP2023077232 A JP 2023077232A
- Authority
- JP
- Japan
- Prior art keywords
- support base
- sensor chip
- semiconductor sensor
- bump
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Measuring Fluid Pressure (AREA)
- Pressure Sensors (AREA)
Abstract
【課題】圧力の検知ばらつきを低減できる圧力センサを提供する。【解決手段】圧力センサは、ピエゾ抵抗素子を含む基板と、前記基板の第1面上に設けられ圧力を受けるための受圧構造物とを有する半導体センサチップと、複数のバンプ構造体と、前記バンプ構造体によって前記半導体センサチップから隔てられて前記バンプ構造体を介して前記半導体センサチップを支持する支持体ベースを備える。前記バンプ構造体の各々は、銅バンプと、銅バンプ上の金被覆膜とを含み、前記バンプ構造体は、前記基板の前記第1面の反対側にある第2面と前記支持体ベースの主面とを接続する。【選択図】図1
Description
本発明は、圧力センサ、及び圧力センサを作製する方法に関する。
特許文献1は、金ワイヤを用いて形成された金ボールバンプにより基板と電子部品とを接続する方法を開示する。
特許文献1の接合構造は、ワイヤボンディングから形成された金バンプを用いて、ピエゾ抵抗素子を含むシリコンチップの圧力センサをシリコン基板と組み立てて、電子部品を形成する。電子部品が圧力を受けると、圧力センサのシリコンチップとバンプ接続部との接続部に歪みが生じて、この歪みは、ピエゾ抵抗素子の抵抗値の変化を引き起こす。
検討によれば、この電子部品において、圧力の検知ばらつきは、シリコンチップとシリコン基板との離間距離のばらつきに起因する。離間距離のばらつきは、ワイヤボンディングを用いて形成された金バンプのボールの高さのばらつきに帰着する。
本発明は、上述した課題に鑑み、圧力の検知ばらつきを低減できる圧力センサ、及び圧力センサを作製する方法を提供することを目的とする。
本発明の第1態様に係る圧力センサは、ピエゾ抵抗素子を含む基板と、前記基板の第1面上に設けられ圧力を受けるための受圧構造物とを有する半導体センサチップと、複数のバンプ構造体と、前記バンプ構造体によって前記半導体センサチップから隔てられて前記バンプ構造体を介して前記半導体センサチップを支持する支持体ベースと、を備え、前記バンプ構造体の各々は、銅バンプと、前記銅バンプの上の金被覆膜とを含み、前記バンプ構造体は、前記基板の前記第1面の反対側にある第2面と前記支持体ベースの主面とを接続する。
本発明の第2態様に係る圧力センサは、第1態様に係る圧力センサであって、前記ピエゾ抵抗素子は、ブリッジ回路を構成するように前記基板の前記第1面に設けられた複数の抵抗体と、前記ブリッジ回路の前記抵抗体を繋ぐ複数の金属導体を含む。
本発明の第3態様に係る圧力センサは、第2態様に係る圧力センサであって、前記半導体センサチップ及び前記支持体ベースを収容するハウジングと、前記基板の前記第1面に交差する方向に、前記ハウジングの貫通孔を通して前記半導体センサチップの前記受圧構造物まで延在する伝達体と、を更に備え、前記受圧構造物は、複数の前記抵抗体によって囲まれる。
本発明の第4態様に係る圧力センサは、第2態様又は第3態様のいずれか一態様に係る圧力センサであって、前記支持体ベースの前記主面のサイズは、前記半導体センサチップの前記第2面のサイズより大きく、前記支持体ベースは、前記支持体ベースの前記主面の少なくとも一部分の上に設けられた銅膜を有し、前記バンプ構造体の前記銅バンプは、前記支持体ベースの前記銅膜上に位置し、前記バンプ構造体の前記銅バンプは、側面及び上面を有し、前記金被覆膜は、前記銅バンプの前記上面に設けられ、前記基板の前記第2面はシリコンを備え、前記金被覆膜の少なくとも一部は、前記バンプ構造体の前記銅バンプと前記基板の前記第2面との間に延在する。
本発明の第5態様に係る圧力センサを作製する方法は、ピエゾ抵抗素子を含む基板と、前記基板の第1面の上に設けられ圧力を受けるための受圧構造物とを有する半導体センサチップを準備することと、前記半導体センサチップを支持するための支持体ベースを準備することと、複数のバンプ構造体を用いて、前記半導体センサチップ及び前記支持体ベースを組み立てることと、を含み、支持体ベースを準備することは、複数の区画を含む支持体基板と該支持体基板の主面上に設けられた金属層とを含むベース基板を準備することと、前記ベース基板の前記金属層の上に複数の銅バンプをメッキ法により堆積すると共に前記ベース基板の各銅バンプ上に金被覆膜をメッキ法により堆積して、前記区画毎に前記バンプ構造体を形成することであって、前記バンプ構造体の各々は、前記銅バンプ及び前記金被覆膜を含む、前記バンプ構造体を形成することと、前記バンプ構造体を形成した後に、前記ベース基板の前記区画から支持体ベースを作製することと、を含み、前記半導体センサチップ及び前記支持体ベースを組み立てることは、前記半導体センサチップの前記第1面の反対側の第2面に前記支持体ベースの前記バンプ構造体を固定することを含む。
第6態様に係る圧力センサを作製する方法は、第5態様に係る方法であって、前記半導体センサチップ及び前記支持体ベースを組み立てることに先立って、ハウジング内において前記支持体ベースを位置決めすることと、前記支持体ベースを位置決めした後に、前記支持体ベースを前記ハウジングにダイボンドすることと、を更に含み、前記半導体センサチップの前記第1面の反対側の第2面に前記支持体ベースの前記バンプ構造体を固定することは、前記半導体センサチップを前記支持体ベース又は前記ハウジングに対して位置決めすることと、前記支持体ベースの前記バンプ構造体を前記半導体センサチップの前記基板の前記第2面に接合させること、を含み、前記半導体センサチップの前記第2面はシリコン面を含む。
本発明の第7態様に係る圧力センサを作製する方法は、ピエゾ抵抗素子を含む基板と、前記基板の第1面の上に設けられ圧力を受けるための受圧構造物とを有する半導体センサチップを準備することと、前記半導体センサチップを支持するための主面を有する支持体ベースを準備することと、複数のバンプ構造体を用いて、前記半導体センサチップ及び前記支持体ベースを組み立てることと、を含み、半導体センサチップを準備することは、素子区画を含むベース基板を準備することであって、前記ベース基板の前記素子区画は、ピエゾ抵抗素子と、前記ベース基板の第1面上に設けられ圧力を受けるための受圧構造物と、を有する、ベース基板を準備することと、前記ベース基板の前記第1面の反対側の第2面の少なくとも一部に金属層を形成することと、前記ベース基板の前記金属層の上に複数の銅バンプをメッキ法により前記素子区画毎に形成すると共に各銅バンプ上に金被覆膜をメッキ法により形成して、前記ベース基板の前記第2面の上に前記バンプ構造体を形成することであって、前記バンプ構造体の各々は、前記銅バンプ及び前記金被覆膜を含む、前記バンプ構造体を形成することと、前記ベース基板の前記素子区画から前記半導体センサチップを作製することと、を含み、前記半導体センサチップ及び前記支持体ベースを組み立てることは、前記支持体ベースの前記主面に前記半導体センサチップの前記バンプ構造体を固定することを含む。
本発明の第8態様に係る圧力センサを作製する方法は、第7態様に係る方法であって、前記半導体センサチップ及び前記支持体ベースを組み立てることに先立って、ハウジング内において前記支持体ベースを位置決めすることと、前記支持体ベースを位置決めした後に、前記支持体ベースを前記ハウジングにダイボンドすることとを更に含み、前記支持体ベースの前記主面のサイズは、前記半導体センサチップの前記第2面のサイズより大きく、前記支持体ベースの前記主面に前記半導体センサチップの前記バンプ構造体を固定することは、前記半導体センサチップを前記支持体ベースに対して位置決めすることと、前記半導体センサチップの前記バンプ構造体を前記支持体ベースの主面に接合させること、を含み、前記支持体ベースの前記主面は、シリコン面又は金属層からなる。
第1態様に係る圧力センサによれば、銅バンプ及び金被覆膜を含むバンプ構造体は、支持体ベースの主面と基板の第2面との間隔に関して優れた精度で間隔の値を提供する。優れた精度は、銅がバンプ構造体に採用される一方で、銅バンプ上の金被覆膜がばらつきの小さい接合を可能にする。銅バンプ及び金被覆膜の組み合わせのバンプ構造体は、圧力センサに加わる圧力の不均一を低減できる。また、銅バンプは、金のワイヤバンプに比べて、複数のバンプ構造体間の高さばらつきを小さくすることを可能にする。
第2態様に係る圧力センサによれば、ブリッジ回路は、圧力により変化する抵抗体の抵抗変化を高精度で検出することを可能にする。
第3態様に係る圧力センサによれば、半導体センサチップは、半導体センサチップの基板の第1面上の受圧構造物に伝達体からの圧力を受ける。受圧構造物に受けた力は、受圧構造物の周囲に配置されたピエゾ抵抗素子の抵抗体の抵抗値を変化させる。
第4態様に係る圧力センサによれば、金被覆膜は、半導体センサチップの第2面のシリコンに接合を成す。
第5態様に係る作製方法によれば、メッキ法により形成される銅バンプは、小さい高さばらつきの点で優れる。銅バンプの上面に形成された金被覆膜は、半導体センサチップの基板とバンプ構造体との接合を容易にする。
第6態様に係る作製方法によれば、支持体ベースのバンプ構造体は、半導体センサチップの第2面のシリコンに接合を成す。半導体センサチップ及び支持体ベースを組み立てるに際して、半導体センサチップはハウジング又は支持体ベースに対して位置決めされると、受圧構造物がハウジングに位置決めされる。
第7態様に係る作製方法によれば、メッキ法により形成される銅バンプは、小さい高さばらつきの点で優れる。銅バンプの上面に形成された金被覆膜は、半導体センサチップのバンプ構造体と支持体ベースとの接合を容易にする。
第8態様に係る作製方法によれば、半導体センサチップのバンプ構造体は、支持体ベースの主面のシリコン面又は金属層に接合を成す。半導体センサチップが支持体ベース及びハウジングに対して位置決めされると、受圧構造物がハウジングに位置決めされる。
以下、図面を参照して本発明を実施するための各実施の形態について説明する。
図1は、本実施の形態に係る圧力センサを模式的に示す図面である。図2は、本実施の形態に係る圧力センサのための半導体センサチップを示す平面図である。図3は、本実施の形態に係る圧力センサのための支持体ベース15を示す平面図である。
圧力センサ11は、半導体センサチップ13、支持体ベース15、及び複数のバンプ構造体17を含む。半導体センサチップ13は、基板21、及び受圧構造物23を有する。受圧構造物23は、基板21の第1面21a上に設けられ、当該圧力センサ11に加えられる圧力を受けるために設けられる。基板21は、一又は複数のピエゾ抵抗素子25を含む。
半導体センサチップ13は、ピエゾ抵抗効果により圧力を検知することを可能にするために、支持体ベース15から隔置される。バンプ構造体17は、この隔置を可能にすると共に外部からの圧力に応じて半導体センサチップ13にひずみ生成を可能にする。バンプ構造体17は、基板21の第1面21aの反対側にある第2面21bと支持体ベース15の主面15aとを互いに接続する。バンプ構造体17の各々は、銅バンプ27と、銅バンプ27上の金被覆膜29とを含む。半導体センサチップ13及び支持体ベース15は、バンプ構造体17を介して固定される。銅バンプ27は、銅塊であって、この銅塊は、金被覆膜29で被覆された上面、上面と反対側の底面、及び上面の縁から底面の縁に上面の縁から底面への方向に延在する側面を有する。金被覆膜29は、銅塊の側面及び底面には設けられない。銅塊の底面は、下地構造物に固定されている。銅塊の厚さ(上面と底面との間隔)は、厚さの10%程度のばらつきを有する。銅塊の形成は、精度良い厚さを提供でき、また銅塊上面上の金被覆膜29は、良好な接合及び接合の信頼性を提供できる。
圧力センサ11によれば、銅バンプ27及び金被覆膜29を含むバンプ構造体17は、支持体ベース15の主面15aと基板21の第2面21bとの間隔に関して優れた精度で間隔の値を提供する。優れた精度は、銅がバンプ構造体17に採用される一方で、銅バンプ27上の金被覆膜29が安定した接合を可能にし、これ故に、接合に関してばらつきが小さい。銅バンプ27及び金被覆膜29の組み合わせのバンプ構造体17は、圧力センサ11に加わる圧力の不均一を低減できる。また、銅バンプ27は、金ワイヤバンプに比べて、複数のバンプ構造体17間の高さばらつきを小さくすることを可能にする。支持体ベース15及び半導体センサチップ13は、複数のバンプ構造体17によって隔置されて、支持体ベース15と半導体センサチップ13との間に空隙を形成する。この空隙の一部及び全部には、良好な圧力検知を可能にするために、詰め物が設けられていない。支持体ベース15及び半導体センサチップ13の両方には複数のバンプ構造体17のみが接している。
半導体センサチップ13は、シリコン半導体領域を含む基板21、例えばシリコン基板を用いて作製されることができる。ピエゾ抵抗素子25は、シリコン半導体領域にp型又はn型のドーパントを添加して作製されることができる。
図2(a)及び図2(b)を参照すると、基板21のピエゾ抵抗素子25は、複数の抵抗体25a、25b、25c、25dを含むことができる。これらの抵抗体25a~25dは、基板21の第1面21aに設けられることができ、またブリッジ回路24を構成するように金属導体26、具体的には複数の金属導体26a、26b、26c、26dによって接続されることができる。
この圧力センサ11によれば、ブリッジ回路24は、圧力により変化する抵抗体25a~25dの抵抗値変化を高精度で検出することを可能にする。受圧構造物23は、抵抗体25a~25dによって囲まれることができ、又は金属導体26a~26dによって囲まれることができる。
図1に示されるように、圧力センサ11は、ハウジング31を更に含むことができる。ハウジング31は、半導体センサチップ13及び支持体ベース15を収容する。ハウジング31は、底部31aと、壁部31bと、天井部31cとを含む。
底部31aは、その底面31d上に、半導体センサチップ13及び支持体ベース15を搭載する。壁部31bは、底部31aに交差する方向に底部31aから延在するように設けられ、また底面31d上に搭載された半導体センサチップ13及び支持体ベース15を囲む。天井部31cは、壁部31bによって形成された開口を覆い、また貫通孔31eを有する。
圧力センサ11は、また、伝達体33を更に含む。伝達体33は、基板21の第1面21aに交差する方向に、ハウジング31の貫通孔31eを通して半導体センサチップ13の受圧構造物23まで延在する。伝達体33は、例えば、貫通孔31eから受圧構造物23までの部分において棒形状を有する。伝達体33の材料は、ステンレスなど金属であることができる。伝達体33は、受圧構造物23に固定される。
圧力センサ11によれば、半導体センサチップ13は、半導体センサチップ13の基板21の第1面21a上の受圧構造物23に伝達体33からの圧力を受ける。受圧構造物23に受けた力は、受圧構造物23の周囲に配置されたピエゾ抵抗素子25の抵抗体25a~25dの抵抗値を変化させる。
受圧構造物23は、銅バンプを含むことができる。受圧構造物23が銅バンプを含むと、高さバラツキを低減することができることである。
圧力センサ11を作製する方法において、バンプ構造体17の各々は、銅バンプ27及び金被覆膜29を含むバンプ構造体17は、半導体センサチップ13及び支持体ベース15のいずれか一方に設けられることができる。
支持体ベース15は、図1に示されるように、基板40を含み、基板40は、絶縁膜42によって覆われている。絶縁膜42上には、バンプ構造体17の配列が設けられている。基板40は、例えばシリコン基板といったシリコン領域を有することができる。図3を参照すると、バンプ構造体17を有する支持体ベース15が示されている。
可能な場合には、支持体ベース15は、図3に示されるように、主面15aに設けられた半導体集積回路20を含むことができる。半導体集積回路20は、半導体センサチップ13からのセンサ信号を処理するように構成されることができる。半導体集積回路20は、層間絶縁膜によって覆われ、また層間絶縁膜上を延在する配線導体44aを介して複数のパッド電極44bに接続される。配線導体44aは、パッド電極44bの位置に開口を有する保護膜46(例えば、シリコン系無機絶縁膜)によって覆われる。保護膜46上には、バンプ構造体17が設けられる。
図1に示されるように、圧力センサ11は、支持体ベース15、バンプ構造体17の銅バンプ27、バンプ構造体17の金被覆膜29、及び半導体センサチップ13の順の配列を含むことができる。この配列では、基板21の第2面21bはシリコンを含むことができる。また、金被覆膜29の少なくとも一部は、各バンプ構造体17の銅バンプ27と基板21の第2面21bとの間に延在する。圧力センサ11によれば、金被覆膜29は、半導体センサチップ13の第2面21bのシリコンに接合を形成できる。
支持体ベース15は、支持体ベース15の主面15aの少なくとも一部分の上に設けられた銅膜37を有することができる。バンプ構造体17の銅バンプ27は、銅膜37の上に位置する。バンプ構造体17の金被覆膜29は、銅膜37から露出された銅バンプ27の表面の少なくとも一部、例えば上面を覆う。圧力センサ11によれば、バンプ構造体17は、支持体ベース15の製造工程において銅膜37上にメッキ法によって形成される。
しかしながら、図3に示された支持体ベース15に限定されることなく、本実施の形態に係る圧力センサ11は、支持体ベース15、バンプ構造体17の金被覆膜29、バンプ構造体17の銅バンプ27、及び半導体センサチップ13の順の配列を含むことができる。この配列では、支持体ベース15の主面15aは、シリコン面又は金属パッドを含むことができる。また、金被覆膜29の少なくとも一部は、各バンプ構造体17の銅バンプ27と支持体ベース15の主面15aとの間に延在する。バンプ構造体17は、半導体センサチップ13の第2面21b上に設けられる。バンプ構造体17は、支持体ベース15の主面15aのシリコン面又は金属パッドに接合を形成できる。
半導体センサチップ13における圧力の安定した検知を可能にするために、支持体ベース15の主面15aのサイズは、半導体センサチップ13の基板21の第2面21bのサイズより大きいことがよい。例えば、図3には、第2面21bの形状が破線で描かれている。また、半導体センサチップ13の厚さは、例えば100から300μmであり、支持体ベース15の厚さは、例えば100μm以上である。
引き続き、圧力センサ11を作製する方法を説明する。理解を容易にするために、可能な場合には、図1から図3に示された圧力センサ11の構成物の参照符号を製造方法の説明においても使用する。
図4は、本実施の形態に係る圧力センサを作製する方法の主要な工程を示す製造フローを示す図面である。
S101では、支持体ベース15を準備する。この準備は、製造すること、又は製造とは異なる方法によって入手することを含む。支持体ベース15を製造する方法については、後述する。
S102では、半導体センサチップ13を準備する。この準備は、製造すること、又は製造とは異なる方法によって入手することを含む。半導体センサチップ13を製造する方法については、後述する。
図5を参照すると、支持体ベース15には、バンプ構造体17が設けられている。しかしながら、バンプ構造体17は、半導体センサチップ13の基板21の第2面に設けられることができる。基板21の第2面にバンプ構造体17を有する半導体センサチップ13を用いる場合には、引き続く製造フローと同様な手順により圧力センサ11の作製に適用される。具体的には、バンプ構造体17は、半導体センサチップ13の製造又は支持体ベース15の作製において形成される。これらの作製方法によれば、銅バンプ27は、メッキ法により形成され、また小さい高さばらつきの点で優れる。また、銅バンプ27の上面に形成された金被覆膜29は、接合相手の半導体面又は金属面に接合を容易にし、また良好な接合を形成する。
S103では、図5に示されるように、ハウジング31に支持体ベース15を位置決めする。具体的には、支持体ベース15は、ハウジング31の底部31a上に配置される。ハウジング31の所定の目印を基準にして位置決めされる。
S104では、位置決めの後に、図5に示されるように、支持体ベース15は、ハウジング31の底部31aに接着材39(例えば、半田又は銀ペースト)によって固定される。この固定は、例えばダイボンドによって行われる。
S105では、複数のバンプ構造体17を用いて半導体センサチップ13及び支持体ベース15を組み立てる。
図6に示されるように、支持体ベース15に設けられたバンプ構造体17を用いる場合、半導体センサチップ13の第2面21bに支持体ベース15のバンプ構造体17を固定する。固定のために、半導体センサチップ13を支持体ベース15又はハウジング31に対して位置決めする。位置決めの後に、支持体ベース15のバンプ構造体17を半導体センサチップ13の第2面21bに接合させる。具体的には、半導体センサチップ13の第2面21bはシリコンを含み、支持体ベース15のバンプ構造体17は、半導体センサチップ13の第2面21bのシリコン面に接合を成す。接合面が、支持体ベース15から離れて半導体センサチップ13に近い。センサチップ13内に形成した応力感知領域の不純物拡散領域に近い領域に形成することで、圧力による検知能力の向上を図っている。
この作製方法では、半導体センサチップ13及び支持体ベース15の組み立てに際して、半導体センサチップ13がハウジング31又は支持体ベース15に対して位置決めされると、半導体センサチップ13の受圧構造物23がハウジング31に位置決めされる。
接合の形成に際して、半導体センサチップ13及び支持体ベース15の一方から他方への方向に圧力を加えることができ、及び/又はバンプ構造体17を加熱することができる。圧力はバンプ構造体17の金被覆膜29の金の再配置を促す。また、加熱はバンプ構造体17の金被覆膜29の金に熱接合を容易に発現させることができる。圧力は、例えば、10kPaから100MPaであって、例えば、100kPaであることができる。加圧の方法は、例えば気圧、水圧などであることができる。
或いは、半導体センサチップ13に設けられたバンプ構造体17を用いる場合、支持体ベース15の主面15aに半導体センサチップ13のバンプ構造体17を固定する。この固定のために、半導体センサチップ13を支持体ベース15に対して位置決めする。具体的には、半導体センサチップ13を支持体ベース15のバンプ接合エリアに対して位置決めする。この位置決めの後に、半導体センサチップ13のバンプ構造体17を支持体ベース15の主面15aに接合させる。バンプ接合エリアにおいて、支持体ベース15の主面15aは、シリコン面又は金属層からなる。具体的には、半導体センサチップ13のバンプ構造体17は、支持体ベース15の主面15aのシリコン面又は金属層に接合を成す。接合面が、半導体センサチップ13から離れて支持体ベース15に近い。センサチップ13内に形成した応力感知領域の不純物拡散領域に近い領域に形成することで、圧力による検知能力の向上を図っている。
この作製方法によれば、支持体ベース15の主面15aのサイズは、半導体センサチップ13の第2面21bのサイズより大きい。半導体センサチップ13及び支持体ベース15を組み立てるに際して、半導体センサチップ13が支持体ベース15に対して位置決めされると、受圧構造物23がハウジング31に位置決めされる。
接合の形成に際して、半導体センサチップ13及び支持体ベース15の一方から他方への方向に圧力を加えることができ、及び/又はバンプ構造体17を加熱することができる。圧力はバンプ構造体17の金被覆膜29の金の再配置を促す。また、加熱はバンプ構造体17の金被覆膜29の金に熱接合を容易に発現させることができる。圧力は、例えば、10kPaから100MPaであって、例えば、100kPaであることができる。加圧の方法は、例えば気圧、水圧などであることができる。
S106では、半導体センサチップ13及び支持体ベース15の少なくともいずれかのパッド電極をハウジング31の導電体41に接続する。
具体的には、図7に示されるように、半導体センサチップ13のピエゾ抵抗素子25及び/又は支持体ベース15の半導体集積回路20をハウジング31の導電体41に金属細線43を介して電気的に接続する。半導体センサチップ13のピエゾ抵抗素子25が導電体41(41a、41b)に金属細線(43a、43b)を用いて接続される。
S107では、図8に示されるように、半導体センサチップ13の受圧構造物23にハウジング31の貫通孔31eを通して伝達体33を突き当てる。伝達体33は、受圧構造物23に固定される。
S108では、伝達体33をハウジング31に組み上げた後に、図9に示されるように、ハウジング31の天井部31cで壁部31bによって形成された開口を覆い、天井部31cを壁部31bに固定部45によって固定する。この固定部45の形成は、接着材(例えば、半田又は銀ペースト)又は溶接によって行われる。
図10(a)~図10(d)、及び図11(a)~図11(d)を参照しながら、半導体センサチップ13を作製する方法を説明する。半導体センサチップ13は、例えばシリコンウエハを用いて作製される。引き続く説明では、作製されるべき半導体センサチップ13の一素子区画を参照すると共に、可能な場合には、半導体センサチップ13の同一又は類似の構成物には、図1又は図2と同一又は類似の参照符号を付する。
図10(a)に示されるように、基板21、例えばp型シリコンウエハを準備する。基板21にドーパント(例えばn型ドーパント)の導入を行って、ピエゾ抵抗素子25のための抵抗体領域25eを形成する。ドーパントの導入は、例えばイオン注入により行われることができる。
図10(b)に示されるように、基板21上に絶縁膜22、例えばシリコン系無機絶縁膜を化学的気相成長法により成長して、基板21の第1面21aを被覆する。フォトリソグフィ及びエッチングを用いて、抵抗体領域25e上に位置する開口22aを絶縁膜22に形成する。
図10(c)に示されるように、スパッタリング法、フォトリソグラフィ及びエッチングを用いて金属導体26を形成する。金属導体26は、抵抗体領域25eに接触を成す。
図10(d)に示されるように、金属導体26及び絶縁膜22を覆う保護膜28を形成する。保護膜28は、例えばシリコン系無機絶縁膜を化学的気相成長法により成長して、金属導体26及び絶縁膜22を被覆する。フォトリソグフィ及びエッチングを用いて、金属導体26上に位置する開口28aを保護膜28に形成する。この開口28aは、金属導体26のパッド電極上に位置する。
図11(a)に示されるように、金属導体26及び保護膜28上に銅膜30をスパッタリング法により堆積する。銅膜30は、開口28aを介して金属導体26に接続され、また金属導体26は、開口22aを介して抵抗体領域25eに接続される。
図11(b)に示されるように、フォトリソグラフィを用いて、中間生産物SP1上に受圧構造物23のためのマスク47を形成する。マスク47は、例えばレジストからなり、また開口47aを有する。開口47aには、銅膜30が現れている。
図11(c)に示されるように、マスク47を伴う中間生産物SP1にメッキ法により銅バンプ32を含む受圧構造物23を形成する。受圧構造物23のための銅バンプ32の厚さは、例えば5μm以上20μm以下の範囲であることができる。
図11(d)に示されるように、メッキの終了の後に、マスク47を除去すると共に、受圧構造物23をマスクとして用いて、銅膜30を除去する。この除去は、具体的には、硝酸など酸系の薬品によって行われる。銅膜30の除去により、金属導体26及び絶縁膜22が現れる。
これらの工程により、半導体センサチップ13の素子区画のアレイが形成される。半導体センサチップ13は、素子区画のアレイを分離することによって得られる。
図12(a)~図12(d)を参照しながら、バンプ構造体17を有する支持体ベース15を作製する方法を説明する。支持体ベース15は、例えばシリコンウエハを用いて作製される。引き続く説明では、作製されるべき支持体ベース15の一素子区画を参照すると共に、可能な場合には、支持体ベース15の同一又は類似の構成物には、同一又は類似の参照符号を付する。
図12(a)に示されるように、シリコン半導体集積回路の製造工程を用いて、基板40、例えばシリコンウエハに以下の構造を形成する。具体的には、バンプ構造体17を設けるための支持体ベース15が示されている。支持体ベース15は、基板40を含み、基板40は、絶縁膜42によって覆われている。絶縁膜42上には、バンプ構造体17の配列が設けられている。基板40は、例えばシリコン領域を有することができる。支持体ベース15は、シリコン領域に設けられた半導体集積回路20を含むことができる。半導体集積回路20は、半導体センサチップ13からのセンサ信号を処理するように構成されることができる。半導体集積回路20は、層間絶縁膜18によって覆われ、また層間絶縁膜18上を延在する配線導体44aを介して複数のパッド電極44bに接続される。配線導体44aは、パッド電極44bの位置に開口を有する保護膜46(例えば、シリコン系無機絶縁膜)によって覆われる。保護膜46上には、引き続く工程によって、バンプ構造体17が設けられる。これらのプロセスによって、複数の区画を含む支持体基板が提供される。
図12(b)に示されるように、パッド電極44b及び保護膜46上に金属膜(例えば銅膜48)をスパッタリング法により堆積する。これまでのプロセスによって、支持体基板の主面上に設けられた金属層を含むベース基板が準備される。銅膜48は、保護膜46の開口を介して配線導体44aに接続され、また配線導体44aは、層間絶縁膜18の開口を介して半導体集積回路20に接続される。
次いで、区画毎にバンプ構造体17を形成する。具体的には、図12(c)に示されるように、フォトリソグラフィを用いて、バンプ構造体17の平面形状及び位置を規定するマスク49を銅膜48上に形成する。マスク49は、例えばレジストからなり、また開口49aを有する。開口49aには、銅膜48が現れている。
マスク49を用いてメッキ法により銅バンプ27のための銅塊を形成する。銅バンプ27の後に、メッキ法により銅バンプ27の上面に金被覆膜29を形成する。銅バンプ27の厚さは、例えば5μm以上20μm以下の範囲であることができる。金被覆膜29の厚さは、例えば0.01μm以上0.1μm以下の範囲であることができる。
図11(d)に示されるように、これらのメッキ工程の終了の後に、マスク49を除去すると共に、金被覆膜29をマスクとして用いて、銅膜48を除去する。この除去は、具体的には、エッチング(例えば、硝酸など酸系の薬品)によって行われる。銅膜48の除去により、パッド電極44b及び保護膜46が現れる。銅バンプ27の銅塊の下には銅膜48が残される。上記の説明から理解されるように、銅バンプ27は、銅塊であって、この銅塊は、金被覆膜29で被覆された上面、上面と反対側の底面、及び上面の縁から底面の縁に上面の縁から底面への方向に延在する側面を有する。銅塊の底面は、下地構造(本実施例では、銅膜48)に接合を成す。上面及び底面のサイズ及び形状は、マスク49の開口サイズによって規定される。金被覆膜29は、銅塊の側面及び底面には設けられない。バンプ構造体17は、金被覆膜29、銅塊及び、銅塊の下に残された銅膜48を含む。
これらの工程により、支持体ベース15の素子区画のアレイが形成される。支持体ベース15は、素子区画のアレイを分離することによって得られる。支持体ベース15上において、バンプ構造体17のための銅塊の厚さ(上面と底面との間隔)は、厚さの10%程度のばらつきを有する。
図13(a)~図13(d)を参照しながら、バンプ構造体17を有する半導体センサチップ13を作製する方法を説明する。
図13(a)に示されるように、図11(d)に示された工程によって、半導体センサチップ13の素子区画のアレイが形成される。アレイを保護膜、例えば厚膜レジスト51によって覆う。支持体ベース15と同様の製造工程により、半導体センサチップ13の素子区画に合わせてバンプ構造体17が、半導体センサチップ13の素子区画の裏面に作製される。
次いで、区画毎にバンプ構造体17を形成する。具体的には、図13(b)に示されるように、半導体センサチップ13の第2面21bに、銅膜50をスパッタリング法により堆積する。銅膜50は、第2面21bのシリコンに接触する。
図13(c)に示されるように、フォトリソグラフィを用いて、銅膜50上にバンプ構造体17の上面形状及び位置を規定するマスク52を形成する。マスク52は、例えばレジストからなり、また開口52aを有する。開口52aには、銅膜59が現れている。
マスク52を用いてメッキ法により銅バンプ27のための銅塊を形成する。この後に、メッキ法により銅バンプ27のための銅塊の上面に金被覆膜29を形成する。銅バンプ27のための銅塊の厚さは、例えば5μm以上20μm以下の範囲であることができる。金被覆膜29の厚さは、例えば0.01μm以上0.1μm以下の範囲であることができる。
これらのメッキ工程の終了の後に図13(d)に示されるように、マスク52及び厚膜レジスト51を除去すると、裏面には銅膜50が現れる。銅膜50は、金被覆膜29をマスクとして用いてエッチング(硝酸など酸系の薬品)により除去される。この除去は、具体的には、エッチングによって行われる。銅膜50の除去により、第2面21bが現れる。銅バンプ27のための銅塊の下には銅膜50が残される。銅バンプ27は、銅塊であって、この銅塊は、金被覆膜29で被覆された上面、上面と反対側の底面、及び上面の縁から底面の縁に上面の縁から底面への方向に延在する側面を有する。銅塊の底面は、下地構造(本実施例では、銅膜50)に接合を成す。上面及び底面のサイズ及び形状は、マスク49の開口サイズによって規定される。金被覆膜29は、銅塊の側面及び底面には設けられない。バンプ構造体17は、金被覆膜29、銅塊及び、銅塊の下に残された銅膜50を含む。
第2面21bにバンプ構造体17を形成した後に、素子区画のアレイを分離することによって半導体センサチップ13を得ることができる。半導体センサチップ13上において、バンプ構造体17のための銅塊の厚さ(上面と底面との間隔)は、厚さの10%程度のばらつきを有する。
本発明は上述した実施の形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。そして、それらはすべて、本発明の技術思想に含まれるものである。
11・・・圧力センサ、13・・・半導体センサチップ、15・・・支持体ベース、15a・・・主面、17・・・バンプ構造体、18・・・層間絶縁膜、20・・・半導体集積回路、21・・・基板、21a・・・第1面、21b・・・第2面、22・・・絶縁膜、22a・・・開口、23・・・受圧構造物、24・・・ブリッジ回路、25・・・ピエゾ抵抗素子、25a、25b、25c、25d・・・抵抗体、25e・・・抵抗体領域、26・・・金属導体、26a、26b、26c、26d・・・金属導体、27・・・銅バンプ、28・・・保護膜、28a・・・開口、29・・・金被覆膜、30・・・銅膜、31・・・ハウジング、31a・・・底部、31b・・・壁部、31c・・・天井部、31d・・・底面、31e・・・貫通孔、32・・・銅バンプ、33・・・伝達体、37・・・銅膜、39・・・接着材、40・・・基板、41・・・導電体、42・・・絶縁膜、43・・・金属細線、44a・・・配線導体、44b・・・パッド電極、45・・・接着材、46・・・保護膜、47・・・マスク、47a・・・開口、48・・・銅膜、49・・・マスク、49a・・・開口、50・・・銅膜、51・・・厚膜レジスト、52・・・マスク、52a・・・開口、59・・・銅膜。
Claims (8)
- ピエゾ抵抗素子を含む基板と、前記基板の第1面の上に設けられ圧力を受けるための受圧構造物と、を有する半導体センサチップと、
複数のバンプ構造体と、
前記バンプ構造体によって前記半導体センサチップから隔てられて前記バンプ構造体を介して前記半導体センサチップを支持する支持体ベースと、
を備え、
前記バンプ構造体の各々は、銅バンプと、前記銅バンプの上の金被覆膜とを含み、
前記バンプ構造体は、前記基板の前記第1面の反対側にある第2面と前記支持体ベースの主面とを接続する、
圧力センサ。 - 前記ピエゾ抵抗素子は、ブリッジ回路を構成するように前記基板の前記第1面に設けられた複数の抵抗体と、前記ブリッジ回路の前記抵抗体を繋ぐ複数の金属導体を含む、
請求項1に記載された圧力センサ。 - 前記半導体センサチップ及び前記支持体ベースを収容するハウジングと、
前記基板の前記第1面に交差する方向に、前記ハウジングの貫通孔を通して前記半導体センサチップの前記受圧構造物まで延在する伝達体と、
を更に備え、
前記受圧構造物は、複数の前記抵抗体によって囲まれる、
請求項2に記載された圧力センサ。 - 前記支持体ベースの前記主面のサイズは、前記半導体センサチップの前記第2面のサイズより大きく、
前記支持体ベースは、前記支持体ベースの前記主面の少なくとも一部分の上に設けられた銅膜を有し、
前記バンプ構造体の前記銅バンプは、前記支持体ベースの前記銅膜の上に位置し、
前記バンプ構造体の前記銅バンプは、側面及び上面を有し、
前記金被覆膜は、前記銅バンプの前記上面に設けられ、
前記基板の前記第2面はシリコンを備え、
前記金被覆膜の少なくとも一部は、前記バンプ構造体の前記銅バンプと前記基板の前記第2面との間に延在する、
請求項1から請求項3のいずれか一項に記載された圧力センサ。 - ピエゾ抵抗素子を含む基板と、前記基板の第1面の上に設けられ圧力を受けるための受圧構造物とを有する半導体センサチップを準備することと、
前記半導体センサチップを支持するための支持体ベースを準備することと、
複数のバンプ構造体を用いて、前記半導体センサチップ及び前記支持体ベースを組み立てることと、
を含み、
支持体ベースを準備することは、
複数の区画を含む支持体基板と該支持体基板の主面上に設けられた金属層とを含むベース基板を準備することと、
前記ベース基板の前記金属層の上に複数の銅バンプをメッキ法により堆積すると共に前記ベース基板の各銅バンプ上に金被覆膜をメッキ法により堆積して、前記区画毎に前記バンプ構造体を形成することであって、前記バンプ構造体の各々は、前記銅バンプ及び前記金被覆膜を含む、前記バンプ構造体を形成することと、
前記バンプ構造体を形成した後に、前記ベース基板の前記区画から支持体ベースを作製することと、
を含み、
前記半導体センサチップ及び前記支持体ベースを組み立てることは、前記半導体センサチップの前記第1面の反対側の第2面に前記支持体ベースの前記バンプ構造体を固定することを含む、
圧力センサを作製する方法。 - 前記半導体センサチップ及び前記支持体ベースを組み立てることに先立って、ハウジング内において前記支持体ベースを位置決めすることと、
前記支持体ベースを位置決めした後に、前記支持体ベースを前記ハウジングにダイボンドすることと
を更に含み、
前記半導体センサチップの前記第1面の反対側の第2面に前記支持体ベースの前記バンプ構造体を固定することは、
前記半導体センサチップを前記支持体ベース又は前記ハウジングに対して位置決めすることと、
前記支持体ベースの前記バンプ構造体を前記半導体センサチップの前記基板の前記第2面に接合させること、を含み、
前記半導体センサチップの前記第2面はシリコン面を含む、
請求項5に記載された、圧力センサを作製する方法。 - ピエゾ抵抗素子を含む基板と、前記基板の第1面の上に設けられ圧力を受けるための受圧構造物とを有する半導体センサチップを準備することと、
前記半導体センサチップを支持するための主面を有する支持体ベースを準備することと、
複数のバンプ構造体を用いて、前記半導体センサチップ及び前記支持体ベースを組み立てることと、
を含み、
半導体センサチップを準備することは、
素子区画を含むベース基板を準備することであって、前記ベース基板の前記素子区画は、ピエゾ抵抗素子と、前記ベース基板の第1面上に設けられ圧力を受けるための受圧構造物とを有する、ベース基板を準備することと、
前記ベース基板の前記第1面の反対側の第2面の少なくとも一部に金属層を形成することと、
前記ベース基板の前記金属層の上に複数の銅バンプをメッキ法により前記素子区画毎に形成すると共に各銅バンプ上に金被覆膜をメッキ法により形成して、前記ベース基板の前記第2面の上に前記バンプ構造体を形成することであって、前記バンプ構造体の各々は、前記銅バンプ及び前記金被覆膜を含む、前記バンプ構造体を形成することと、
前記ベース基板の前記素子区画から前記半導体センサチップを作製することと、
を含み、
前記半導体センサチップ及び前記支持体ベースを組み立てることは、前記支持体ベースの前記主面に前記半導体センサチップの前記バンプ構造体を固定することを含む、
圧力センサを作製する方法。 - 前記半導体センサチップ及び前記支持体ベースを組み立てることに先立って、ハウジング内において前記支持体ベースを位置決めすることと、
前記支持体ベースを位置決めした後に、前記支持体ベースを前記ハウジングにダイボンドすることと
を更に含み、
前記支持体ベースの前記主面のサイズは、前記半導体センサチップの前記第2面のサイズより大きく、
前記支持体ベースの前記主面に前記半導体センサチップの前記バンプ構造体を固定することは、
前記半導体センサチップを前記支持体ベースに対して位置決めすることと、
前記半導体センサチップの前記バンプ構造体を前記支持体ベースの主面に接合させること、を含み、
前記支持体ベースの前記主面は、シリコン面又は金属層からなる、
請求項7に記載された、圧力センサを作製する方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021190455A JP2023077232A (ja) | 2021-11-24 | 2021-11-24 | 圧力センサ、圧力センサを作製する方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021190455A JP2023077232A (ja) | 2021-11-24 | 2021-11-24 | 圧力センサ、圧力センサを作製する方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023077232A true JP2023077232A (ja) | 2023-06-05 |
Family
ID=86610191
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021190455A Pending JP2023077232A (ja) | 2021-11-24 | 2021-11-24 | 圧力センサ、圧力センサを作製する方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023077232A (ja) |
-
2021
- 2021-11-24 JP JP2021190455A patent/JP2023077232A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7026223B2 (en) | Hermetic electric component package | |
US6376280B1 (en) | Microcap wafer-level package | |
TWI375321B (en) | Electronic device wafer level scale packages and fabrication methods thereof | |
US6444487B1 (en) | Flexible silicon strain gage | |
US6228675B1 (en) | Microcap wafer-level package with vias | |
US5674785A (en) | Method of producing a single piece package for semiconductor die | |
US20020001873A1 (en) | Chip scale surface-mountable packaging method for electronic and MEMS devices | |
US20020017713A1 (en) | Microcap wafer-level package | |
JP4896963B2 (ja) | ウエハ状計測装置及びその製造方法 | |
TW200910472A (en) | Electronic device wafer level scale packages and fabrication methods thereof | |
JP2023036718A (ja) | Mems素子およびmemsモジュール | |
CN114852948A (zh) | 基于硅通孔的mems传感器集成装置及其制造方法 | |
US20110115079A1 (en) | Wafter and substructure for use in manufacturing electronic component packages | |
JP2023077232A (ja) | 圧力センサ、圧力センサを作製する方法 | |
CN114877917B (zh) | 基于晶圆级封装的薄膜型传感器及其制造方法 | |
CN114789987B (zh) | 用于感测的封装结构及其制作方法 | |
JP2001320015A (ja) | 半導体装置およびその製造方法 | |
KR101753087B1 (ko) | 미소 전자 기계 디바이스 및 제조 방법 | |
EP1199744A1 (en) | Microcap wafer-level package | |
JP3394696B2 (ja) | 半導体装置及びその製造方法 | |
JPH09116173A (ja) | 半導体センサおよびその製造方法 | |
US7816176B2 (en) | Method of manufacturing electronic component package | |
US20240096525A1 (en) | Sensor element and method for producing a sensor element | |
US8387459B2 (en) | MEMS sensor | |
US6236095B1 (en) | Carrier structure for semiconductor transducers |