JP2023068642A - 強誘電体メモリとＯｘＲＡＭ抵抗変化型メモリの同時製造方法および強誘電体メモリとＯｘＲＡＭ抵抗変化型メモリを同時集積したデバイス - Google Patents

強誘電体メモリとＯｘＲＡＭ抵抗変化型メモリの同時製造方法および強誘電体メモリとＯｘＲＡＭ抵抗変化型メモリを同時集積したデバイス Download PDF

Info

Publication number
JP2023068642A
JP2023068642A JP2022174113A JP2022174113A JP2023068642A JP 2023068642 A JP2023068642 A JP 2023068642A JP 2022174113 A JP2022174113 A JP 2022174113A JP 2022174113 A JP2022174113 A JP 2022174113A JP 2023068642 A JP2023068642 A JP 2023068642A
Authority
JP
Japan
Prior art keywords
layer
conductive layer
oxram
memory
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022174113A
Other languages
English (en)
Inventor
ローラン・グルヌイエ
Grenouillet Laurent
ジャン・コニュ
Coignus Jean
エリザ・ビアネッロ
Vianello Elisa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JP2023068642A publication Critical patent/JP2023068642A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/043—Modification of switching materials after formation, e.g. doping by implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】ＦｅＲＡＭとＯｘＲＡＭとを同時製造する方法を提供する【解決手段】方法は、区画Ｚ１及び区画Ｚ２について全く等しく行われる第１の電極の層２０１を堆積させるステップ、Ｚ１とＺ２について全く等しく行われる二酸化ハフニウムベースの活性材料の層を堆積させるステップ、Ｚ１とＺ２について全く等しく行われる第１の導電層２０４を堆積させるステップ、Ｚ１を空けたままにしてＺ２においてマスクを作製するステップ、Ｚ２がマスクによって保護された状態でＺ１における層２０４を除去するステップ、Ｚ２におけるマスクを除去するステップ、Ｚ２において層２０４と接触し、Ｚ１において層２０３と接触する、材料が活性層に酸素空乏を作り出すように選定される第２の導電層２０６を堆積させるステップと、Ｚ１とＺ２とについてまったく等しく行われる第３の導電層を堆積させるステップと、を含む。【選択図】図１０

Description

本発明は、メモリの製造に関し、より具体的には、両方のメモリのそれぞれが二酸化ハフニウムベースの活性材料の層を有する、ＦｅＲＡＭ強誘電体メモリとＯｘＲＡＭ抵抗変化型メモリとの同時製造（ｃｏ－ｍａｎｕｆａｃｔｕｒｅ）に関する。本発明は、ＯｘＲＡＭメモリとＦｅＲＡＭメモリとを同時集積（ｃｏ－ｉｎｔｅｇｒａｔｅ）したデバイスにも関する。
人工知能（ＡＩ）に関連する開発は、長い間、ソフトウェア部分に限定されてきた。しかし、ＡＩは、組み込み電子機器においても多くの用途があり、ＡＩベースの計算のためにもっぱらクラウドのみに依存するのはもはや不可能である。組み込みＡＩの出現とコンポーネントにおいてアルゴリズムを直接処理する必要により、ハードウェアの問題がこれまで以上に提起される。その場合、ＡＩはコンポーネントの中核でローカルに処理されることが必要になる。このために、ある種の超小型メモリの使用が特に有望なソリューションである。しかし、ＡＩベースのシステムはデータ使用量が多く、したがって、ネットワーク状態およびパラメータを記憶するために単一チップ上で大量のメモリ量を必要とする。また、計算そのものだけではなく、きわめて大量のエネルギーを消費するのがプロセッサとメモリとの間のデータ転送である。このため、読み出しおよび書き込み中のエネルギー散失ができる限り最小限の、小型で高速なメモリを使用する傾向がある。
ＡＩで使用されるニューラルネットワークはすべて、少なくとも２つの段階を必要とする：
－ データセットからモデルのパラメータまたは重みのセットを最適化することである、第１のいわゆる学習およびトレーニング段階；この第１の段階は、メモリにおける多数の書き込み動作を必要とし、したがってメモリは高い書き込み耐久性を有する必要がある。
－ トレーニング済みモデルに対してテストデータセットを提示し、予測を待つことである、第２のいわゆる推論段階；この場合、前の段階とは異なり、メモリにおける多数の読み出し動作を必要とし、したがってメモリはきわめてすぐれた読み出し耐久性を有する必要がある。
上記の要件を部分的に満たすことができる異なる種類のメモリがある。
たとえば、強誘電体メモリまたはＦｅＲＡＭメモリは、不揮発性、すなわち電圧が遮断されても記憶情報を維持し、エネルギーをわずかしか消費せず、ＦＬＡＳＨメモリなどの他の種類の不揮発性メモリと比較して書き込み時間および読み出し時間がかからず、低動作電圧のチップ上に大規模に集積可能であり、低レイテンシでアクセス可能であり、放射耐性がすぐれているという主要な特質を有する。さらに、この種のメモリは、１０１０サイクルを超えるきわめて高い書き込み耐久性を有する。
強誘電体メモリは、２つの残留分極状態＋Ｐｒおよび－Ｐｒを有する容量性メモリである。図２５に、強誘電体メモリの動作を示す。この動作は、２つの電極の間に置かれた活性材料の強誘電特性に基づく。両電極間に正の保磁場（ｃｏｅｒｃｉｖｅ ｆｉｅｌｄ）＋Ｅｃより高い値を有する電界を作り出す電位差を印加することによって、強誘電体メモリは高残留分極状態＋Ｐｒになり、負の保持場－Ｅｃより低い値を有する電界を作り出す電位差を印加することによって、強誘電体メモリは低残留分極状態－Ｐｒになる。この場合、高残留分極状態＋Ｐｒは二値論理状態「０」に対応し、低残留分極状態－Ｐｒは二値論理状態「１」に対応し、これによって情報を記憶することができる。電位差の印加が停止されても残留分極状態は残り：これにより強誘電体メモリの不揮発性の性質の説明がつくことに留意されたい。強誘電体メモリを読み出すとき、メモリがどちらの分極状態にあるか先験的にはわからない。したがって、読み出しの場合、所与の状態および電圧が存在すること、たとえば正の保磁場＋Ｅｃよりも高い値を有する電界を作り出す電圧を超える正電圧が印加されることが前提とされる：メモリがすでに高残留分極＋Ｐｒの状態にあった場合、この分極状態は変化せず、ピーク電流は観察されないことになる（またはごくわずかなピーク電流が観察されることになる）。逆に、メモリが低不揮発バイアス状態－Ｐｒだった場合、はるかに高い電流ピークが観察されることになる。この読み出し動作の結果は、分極状態にとって破壊的であるということである。したがって、強誘電体メモリは、学習およびトレーニング段階に必要な大量書き込み基準を満たすが、きわめてすぐれた読み出し耐久性を必要とする推論段階には適応しないことが容易にわかる。
ＯｘＲＡＭメモリすなわち「酸化物抵抗変化ＲＡＭ（Ｏｘｉｄｅ Ｒｅｓｉｓｔｉｖｅ ＲＡＭｓ）」などの、別の種類のいわゆる抵抗変化型メモリが知られている。これらのメモリは、電圧が印加されると、高抵抗状態（「ＨＲＳ」）と低抵抗状態（「ＬＲＳ」）とに対応する少なくとも２つの抵抗状態を有することができる。
ＯｘＲＡＭメモリの主要な特質は、不揮発性、すなわち電圧が遮断されても記憶情報を保持し、ＦＬＡＳＨメモリなどの他の種類の不揮発性メモリと比較して書き込み時間と読み込み時間がかからず、チップ上に大規模に集積可能であり、低レイテンシでアクセス可能であり、放射および温度に対してすぐれた耐性を有することである。したがって、ＯｘＲＡＭメモリは、ＡＩ用途のすぐれた候補であると思われる。しかし、それらの書き込みおよび消去耐久性はかなり限られており（約１０５サイクル）、これはＯｘＲＡＭメモリを学習およびトレーニング段階中においてあまり効率的でないものにしている。
ＯｘＲＡＭメモリは、２つの金属電極の間に配設された、可変電気抵抗を有する活性材料、一般には遷移金属酸化物（たとえばＷＯ３、ＨｆＯ２、Ｔａ２Ｏ５、ＴｉＯ２など）を含む、Ｍ－Ｉ－Ｍ（金属－絶縁体－金属）構造を有する。「ＨＲＳ」状態から「ＬＲＳ」状態への遷移は、両電極間の導電性フィラメントの形成と破断によって支配される。この導電性フィラメントは、メモリの活性層における酸素空乏の存在によって作り出される。電極に印加される電位を変化させることによって、フィラメントの分布を変化させることができ、したがって両電極間の電気伝導を変化させることができる。活性層において、導電性フィラメントは、このセルの書き込みとその後のリセットのサイクル中にメモリセルの抵抗レベルを変動させるように破断されるかまたは逆に再形成される（それぞれセット、ＶＳＥＴ、またはリセット、ＶＲＥＳＥＴ、電圧を電極端子に印加することによる、ＬＲＳ状態を生じさせるフィラメントが再形成されるときのセット動作と、フィラメントが再び破断されるときのＨＲＳ状態を生じさせるリセット動作）。フィラメントメモリの製造は、最初はフィラメントがない活性層において初めてフィラメントが形性される、いわゆる「形成」ステップを含む。活性層は、最初は完全に電気的に絶縁である。初期形成ステップ時、活性層において一種の制御された絶縁破壊を行うことによって、活性層に導電性フィラメントが形成される。形成されたフィラメントは次に活性層を通して延び、下部電極と上部電極を電気的に接続する。この形成ステップを行うために、対象メモリセルの下部電極と上部電極の間に電圧を印加することができ、次にこの電圧の値を漸進的に、それを超えると活性層の絶縁破壊が起こる形成電圧Ｖｆｏｒｍｉｎｇと呼ばれる閾値電圧まで増加させることができる。この形成ステップの後、メモリセルは使用の準備が整う。導電性フィラメントは次に破断可能であり、次に再形成可能であり、次に形成電圧Ｖｆｏｒｍｉｎｇを下回る電圧値で再び破断されるという具合に続く。
上記を読めば、強誘電体メモリもＯｘＲＡＭも、読み出し（ＦｅＲＡＭの場合）または書き込み（ＯｘＲＡＭの場合）の限界により、ＡＩベースのシステム要件を完全には満たさないことがわかる。
特許出願第ＦＲ３０９０１９６号は、ＡＩ用途に明示的には関係していないとしても、同一チップ上でＯｘＲＡＭメモリとＦｅＲＡＭメモリとを同時集積、それによって両方のメモリの書き込みと読み出しの利点を組み合わせることを可能にすることが説明されている。この同時集積は、同じ活性材料ＨｆＯ２がＯｘＲＡＭとＦｅＲＡＭの活性層に使用されることを利用する。
しかし、特許出願ＦＲ３０９０１９６号に説明されている、この同時集積を実現する製造方法は、ＦｅＲＡＭに使用される活性層のドーピングをＯｘＲＡＭに使用される活性層のドーピングと異ならせるためのマスキングレベルが必要である限り、実装が複雑である。この方法はさらに、ドープされた活性材料の加熱時間を削減するためと、下層を過熱させずに強誘電特性をもたせる形態への二酸化ハフニウムの十分な結晶化を確実にするために、サブマイクロ秒のレーザーアニーリングの使用を伴う。また、この方法によって得られるＯｘＲＡＭの電気効率は完全には満足のいくものではない。
仏国特許出願公開第３０９０１９６号明細書
本発明は、ＦｅＲＡＭメモリとＯｘＲＡＭメモリの効率的特性を保ちながら、ＯｘＲＡＭ抵抗変化型メモリとともに同時集積された強誘電体メモリを製造することをより容易にすることによって、上述の問題の解決策を提供する。
この目的のために、本発明の１つの目的は特に、第１の電極と、第２の電極と、第１の電極と第２の電極との間に配設された二酸化ハフニウム活性ベースの材料の層とを含む強誘電体メモリ、および、第１の電極と、第２の電極と、第２の電極と第１の電極との間に配設された二酸化ハフニウムＨｆＯ２ベースの活性材料の層とを含むＯｘＲＡＭ抵抗変化型メモリを同時製造する方法であって、以下のステップ：
－ ＯｘＲＡＭ抵抗変化型メモリを形成するための区画と強誘電体メモリを形成するための区画とについてまったく等しく行われる第１の電極の層を堆積させるステップ；
－ ＯｘＲＡＭ抵抗変化型メモリを形成するための区画と強誘電体メモリを形成するための区画とについてまったく等しく行われる二酸化ハフニウムベースの活性材料の層を堆積させるステップ；
－ ＯｘＲＡＭ抵抗変化型メモリを形成するための区画と強誘電体メモリを形成するための区画とについてまったく等しく行われる第１の導電層を堆積させるステップ；
－ ＯｘＲＡＭ抵抗変化型メモリを形成するための第１の導電層の区画を空けたままの状態で、強誘電体メモリを形成するための第１の導電層の区画においてマスクを形成するステップ；
－ 強誘電体メモリを形成するための第１の導電層の区画がマスクによって保護され、ＯｘＲＡＭ抵抗変化型メモリを形成するための第１の導電層の区画における第１の導電層を除去するステップ；
－ 強誘電体メモリを形成するための第１の導電層の区画におけるマスクを除去するステップ；
－ 第２の導電層を堆積させるステップであって、前記第２の導電層は、強誘電体メモリを形成するための第１の導電層の区画において第１の導電層と接触し、ＯｘＲＡＭ抵抗変化型メモリを形成するための第１の導電層の区画において活性材料の層と接触し、第２の導電層の材料が、第２の導電層がＯｘＲＡＭの活性層と接触するとＯｘＲＡＭの活性層において酸素空乏を作り出すように選択される、ステップ；
－ ＯｘＲＡＭを形成するための区画と強誘電体メモリを形成するための区画とについてまったく等しく行われる第３の導電層を堆積させるステップであって、前記第３の導電層が第２の導電層と接触する、ステップ
を含む方法である。
本発明により、特許出願ＦＲ３０９０１９６号の場合とは異なり、ＦｅＲＡＭメモリとＯｘＲＡＭメモリのそれぞれの活性層における異なるドーピングを得るための追加のマスキングの必要がない。驚くべきことに、本発明人らは、（ＯｘＲＡＭメモリの活性層が強誘電体メモリの活性層よりもはるかに多くドープされていた特許出願ＦＲ３０９０１９６号とは異なり）両方のメモリの同一活性層は、ＦｅＲＡＭにおける強誘電効果と抵抗変化型メモリにおけるＯｘＲＡＭメモリ効果の両方を得ることを可能にすることを実際に認めた。したがって、ＦｅＲＡＭに必要な二酸化ハフニウム活性層のドーピングはＯｘＲＡＭの抵抗動作にとっても十分である。同じ論法は、二酸化ハフニウムベースの合金、たとえばＨｆＺｒＯ２によって形成された活性層にも当てはまる：ＨｆＺｒＯ２の場合、三元合金ＨｆＺｒＯ２は必ずしも活性層のドーピングを必要とせず、活性層はＯｘＲＡＭとＦｅＲＡＭとで同一である。一般に、活性材料の二酸化ハフニウムベースの層は、ドープされたＨｆＯ２層または必ずしもドープされていないＨｆＺｒＯ２などの二酸化ハフニウムベースの合金であるものと理解されている。
これを行うために、本発明の方法は、ＯｘＲＡＭとＦｅＲＡＭとで異なることになる上部電極の修正を有利に使用する。実際に、本発明の方法によると、上部電極はそれぞれ：
－ ＯｘＲＡＭの場合は、第２の導電層と第３の導電層とによって形成された２重層により、
－ ＦｅＲＡＭの場合は、第１の導電層と第２の導電層と第３の導電層とによって形成された３重層により
形成されることになる。
第２の導電層は、ＯｘＲＡＭのための二酸化ハフニウムベースの活性層と直接接触し、「酸素排除層（Ｏｘｙｇｅｎ ｓｃａｖｅｎｇｉｎｇ ｌａｙｅｒ）」型の層すなわち、この第２の導電層がＯｘＲＡＭの活性層と接触するとＯｘＲＡＭの二酸化ハフニウムベースの活性層に酸素空乏を作り出す層であるという特徴を有する。たとえば、これはチタンＴｉまたはハフニウムＨｆの層であってもよい。逆に、ＦｅＲＡＭ側の活性層は第２の導電層が上に堆積される、酸素空乏を作り出す層ではない、たとえばＴｉＮ層である第１の導電層と接触する。こうすることにより、ＦｅＲＡＭの二酸化ハフニウムベースの層に酸素空乏を作り出さずに、ＯｘＲＡＭの二酸化ハフニウムベースの層に酸素空乏が作り出され、それによって、ＯｘＲＡＭとＦｅＲＡＭの活性層における同一のドーピングにもかかわらず、ＯｘＲＡＭの効率的な抵抗動作を確実にする。
さらに、本発明による方法は、局在化されたサブマイクロ秒レーザーアニーリングを不要にすることができる。実際に、強誘電特性を与える斜方晶形態の二酸化ハフニウムの十分な結晶化が、特にＣＭＯＳ技術に適合する「バックエンド」集積化における様々な製造ステップの熱バジェット（ｔｈｅｒｍａｌ ｂｕｄｇｅｔ）により直接実現される。また、当業者が通常、非晶質または単結晶ＨｆＯ２を使用する活性層に、斜方晶相で結晶化されたＨｆＯ２ベースの活性層を使用することは、ＯｘＲＡＭメモリの動作を阻害しない。
前段で論じた特徴に加えて、本発明の一態様による方法は、個別にまたは任意の技術的に可能な組合せで考えられる以下のうちの１つまたはいくつかの補完的特徴を有し得る：
－ ＯｘＲＡＭ抵抗変化型メモリを形成するための第１の導電層の区画を空けたままにしておく一方で、強誘電体メモリを形成するための第１の導電層の区画においてマスクを作製するステップが、以下のステップ：
－ 強誘電体メモリを形成するための第１の導電層の区画とＯｘＲＡＭ抵抗変化型メモリを形成するための第１の導電層の区画における第１の導電層上にマスクを堆積させるステップ；
－ 強誘電体メモリを形成するための第１の導電層の区画においてマスクを残しておく一方で、ＯｘＲＡＭ抵抗変化型メモリを形成するための第１の導電層の区画におけるマスクを除去するステップ
を含む。
－ 本発明による方法は、活性材料の二酸化ハフニウムベースの層を堆積させるステップの終了時に、ＯｘＲＡＭ抵抗変化型メモリを形成するための区画と強誘電体メモリを形成するための区画とについてまったく等しく行われる活性材料の層をドーピングするステップを含む
－ ドーピングステップが、イオン注入によって、またはドーピング前駆体を使用して、または同時スパッタリングによって行われる。
－ ドーピングステップで使用されるドーパント元素が、以下の元素：Ｓｉ、Ａｌ、Ｚｒ、Ｇｄ、Ｇｅ、ＹまたはＮのうちの１つから選択される；
－ ドーパント元素がＳｉであり（ドーピングステップは好ましくはイオン注入によって行われ、好ましくは活性材料層の厚さが１０ｎｍのオーダーである）、活性材料の層が１０１４イオン／ｃｍ２と５．１０１４イオン／ｃｍ２との間のドーパントドーズ量に曝される；
－ 本発明による方法は、斜方晶相で活性材料の層を結晶化するための熱処理ステップを含む。
本発明のもう１つの目的は、第１の専用区画に配置されたＯｘＲＡＭ抵抗変化型メモリと第２の専用区画に配置された強誘電体メモリとを含むデバイスであって、
強誘電体メモリが、第１の電極と、第２の電極と、第１の電極と第２の電極の間に配設された二酸化ハフニウムベースの活性材料の層とを含み、
ＯｘＲＡＭ抵抗変化型メモリが、第１の電極と、第２の電極と、第１の電極と第２の電極との間に配設された二酸化ハフニウムベースの材料の層とを含み、
強誘電体メモリおよび抵抗変更型ＯｘＲＡＭメモリの下部電極が第１の専用区画上と第２の専用区画上とに存在する同じ第１の電極の層によって形成され、
強誘電体メモリおよび抵抗変化型ＯｘＲＡＭメモリの二酸化ハフニウムＨｆＯ２ベースの活性材料の層が、第１の専用区画上と第２の専用区画上とに存在する同じ二酸化ハフニウムベースの活性材料の層によって形成され、
強誘電体メモリの第２の電極が、第２の専用区画において、活性層と接触する第１の導電層と、第１の導電層上の第２の導電層と、第２の導電層上の第３の導電層とを含む３重層によって形成され、
ＯｘＲＡＭ抵抗変化型メモリの第２の電極が、第１の専用区画において、活性層と接触する第２の導電層と第１の導電層上の第３の導電層とを含む２重層によって形成され、
第２の導電層の材料が、第２の導電層がＯｘＲＡＭの活性層と接触するとＯｘＲＡＭ抵抗変化型メモリの活性層に酸素空乏を作り出すように選択される、
デバイスである。
本発明によるデバイスは、特に、本発明の同時製造方法によって得ることができる。
前段で論じられた特徴に加えて、本発明によるデバイスは、個別にまたは任意の技術的に可能な組合せで考えられる以下のうちの１つまたはいくつかの補完的特徴を有し得る：
－ 活性層の厚さおよび／または第２の導電層の厚さは典型的には３ｎｍと１５ｎｍの間である。
－ 第３の導電層の厚さは典型的には２０ｎｍと２００ｎｍの間である。
－ 強誘電体メモリは、第１の電極の層と、活性材料の二酸化ハフニウムベースの層、および、第１の導電層と、第２の導電層と、第２の導電層上の第３の導電層とを含む３重層が順に配置された内壁を有するピットを含む。
本発明は、本発明によるデバイスを含む人工知能システムのトレーニングと推論のための方法にも関し、トレーニング段階で強誘電体メモリが使用され、推論段階でＯｘＲＡＭ抵抗変化型メモリが使用される。
本発明とその様々な適用例は、以下の説明を読み、添付図面を検討すればよりよく理解することができるであろう。
図面は例示として記載されており、本発明を限定することはまったく目的としていない。
本発明の第１の実施形態による、強誘電体メモリとＯｘＲＡＭメモリとの同時製造のための方法の様々なステップを示す図である。 本発明の第１の実施形態による、強誘電体メモリとＯｘＲＡＭメモリとの同時製造のための方法の様々なステップを示す図である。 本発明の第１の実施形態による、強誘電体メモリとＯｘＲＡＭメモリとの同時製造のための方法の様々なステップを示す図である。 本発明の第１の実施形態による、強誘電体メモリとＯｘＲＡＭメモリとの同時製造のための方法の様々なステップを示す図である。 本発明の第１の実施形態による、強誘電体メモリとＯｘＲＡＭメモリとの同時製造のための方法の様々なステップを示す図である。 本発明の第１の実施形態による、強誘電体メモリとＯｘＲＡＭメモリとの同時製造のための方法の様々なステップを示す図である。 本発明の第１の実施形態による、強誘電体メモリとＯｘＲＡＭメモリとの同時製造のための方法の様々なステップを示す図である。 本発明の第１の実施形態による、強誘電体メモリとＯｘＲＡＭメモリとの同時製造のための方法の様々なステップを示す図である。 本発明の第１の実施形態による、強誘電体メモリとＯｘＲＡＭメモリとの同時製造のための方法の様々なステップを示す図である。 本発明の第１の実施形態による、強誘電体メモリとＯｘＲＡＭメモリとの同時製造のための方法の様々なステップを示す図である。 図１から図１０に示す本発明の第１の実施形態による方法ステップのフローチャートを示す図である。 図１１の方法の代替の実施形態を示す図である。 本発明の第２の実施形態による、強誘電体メモリとＯｘＲＡＭメモリとの同時製造のための方法の様々なステップを示す図である。 本発明の第２の実施形態による、強誘電体メモリとＯｘＲＡＭメモリとの同時製造のための方法の様々なステップを示す図である。 本発明の第２の実施形態による、強誘電体メモリとＯｘＲＡＭメモリとの同時製造のための方法の様々なステップを示す図である。 本発明の第２の実施形態による、強誘電体メモリとＯｘＲＡＭメモリとの同時製造のための方法の様々なステップを示す図である。 本発明の第２の実施形態による、強誘電体メモリとＯｘＲＡＭメモリとの同時製造のための方法の様々なステップを示す図である。 本発明の第２の実施形態による、強誘電体メモリとＯｘＲＡＭメモリとの同時製造のための方法の様々なステップを示す図である。 本発明の第２の実施形態による、強誘電体メモリとＯｘＲＡＭメモリとの同時製造のための方法の様々なステップを示す図である。 本発明の第２の実施形態による、強誘電体メモリとＯｘＲＡＭメモリとの同時製造のための方法の様々なステップを示す図である。 本発明の第２の実施形態による、強誘電体メモリとＯｘＲＡＭメモリとの同時製造のための方法の様々なステップを示す図である。 本発明の第２の実施形態による、強誘電体メモリとＯｘＲＡＭメモリとの同時製造のための方法の様々なステップを示す図である。 本発明の第２の実施形態による、強誘電体メモリとＯｘＲＡＭメモリとの同時製造のための方法の様々なステップを示す図である。 図１３から図２３に示す本発明の第２の実施形態による方法ステップのフローチャートを示す図である。 強誘電体メモリの動作を示す図である。 ＣＭＯＳトランジスタのバックエンドにおいて同時集積化されている本発明による強誘電体メモリとＯｘＲＡＭメモリとを示す図である。
特に明記されていない限り、異なる図面に現れる同じ要素は固有の参照符号を有する。
本発明は、それぞれが、二酸化ハフニウムＨｆＯ２またはたとえばＨｆＺｒＯ２合金などの二酸化ハフニウムベースの材料を活性材料として有する、ＦｅＲＡＭ強誘電体メモリとＯｘＲＡＭメモリとの同時製造方法に関する（ＨｆＺｒＯ２の場合、ＨｆＯ２による活性層を堆積させるステップおよびドーピングするステップは、３元ＨｆＺｒＯ２合金の堆積と同等と見なすことができる）。この活性材料は、適切なドーパント元素濃度を得るために特定のドーパント元素でドープされ、次に斜方晶相で結晶化されると、強誘電特性を示す。この材料は、材料が酸素空乏を有するときの導電性フィラメントの形成に基づくＯｘＲＡＭタイプの抵抗変化型メモリにも使用可能である。
図１から図１０に、本発明による同時製造方法１００の第１の実施形態の様々なステップ１０１から１１０（図１１のフローチャート）を示す。
図１は、本発明の一実施形態による方法１００の第１のステップ１０１を示す。
図２は、本発明の一態様による方法１００の第２のステップ１０２を示す。
図３は、本発明の一態様による方法１００の第３のステップ１０３を示す。
図４は、本発明の一実施形態による方法１００の第４のステップ１０４を示す。
図５は、本発明の一態様による方法１００の第５のステップ１０５を示す。
図６は、本発明の一態様による方法１００の第６のステップ１０６を示す。
図７は、本発明の一態様による方法１００の第７のステップ１０７を示す。
図８は、本発明の一態様による方法１００の第８のステップ１０８を示す。
図９は、本発明の一態様による方法１００の第９のステップ１０９を示す。
図１０は、本発明の一態様による方法１００の第１０のステップ１１０を示す。
図１１は、図１から図１０に示す本発明の一態様による方法のステップのフローチャートを示す。
本発明の一態様による方法１００は、図１に示す第１の電極の層２０１をコンフォーマルに堆積させるステップ１０１を含む。この堆積は、ＯｘＲＡＭ抵抗変化型メモリを形成するための区画Ｚ１とＦｅＲＡＭ強誘電体メモリを形成するための区画Ｚ２についてまったく等しく行われる。言い換えると、第１の電極２０１の単一の層が堆積され：第１の電極の層の第１の区画Ｚ１内に位置する部分がＯｘＲＡＭ抵抗変化型メモリの第１の電極の層２０１となり、一方、第１の電極の層の第２の区画Ｚ２に位置する部分がＦｅＲＡＭ強誘電体メモリの第１の電極の層２０１となる。図をわかりやすくするために、層２０１はＺ１とＺ２における２つの部分で表されているが、層２０１はＯｘＲＡＭメモリとＦｅＲＡＭメモリの両方を形成するために堆積される単一の層であり、その後、前記メモリ間の絶縁を実現することができることを理解されたい。
第１の電極の層２０１は、たとえばそれぞれＯｘＲＡＭメモリおよびＦｅＲＡＭメモリをより下のＣｕ金属レベルに接続するための、たとえばタングステンのビア２００ａおよび２００ｂ上に配設される。ＯｘＲＡＭとＦｅＲＡＭの両方の第１の電極２０１は下部電極と称される。当然ながら、第１の電極の層２０１は図示されていない基板上にも堆積され得る。
第１の電極の層２０１の導電材料は、たとえば窒化チタンＴｉＮである。ＴｉＮは非限定的な一例であり、ＴａＮまたはＷなどの他の導電材料も使用可能である。
堆積は、たとえば物理気相堆積すなわちＰＶＤである。
第１の電極の層２０１の厚さはたとえば１０ｎｍと２００ｎｍの間である。
本発明による方法１００は、次に、二酸化ハフニウムＨｆＯ２のコンフォーマルな堆積を行うことである図２に示す活性材料の層２０２を堆積させるステップ１０２を含む。電極層２０１を堆積させるステップ１０１と同じように、活性材料の層２０２を堆積させるステップは、活性材料の単一層２０２を堆積させることであり、活性材料のこの単一層２０２の第１の区画Ｚ１がＯｘＲＡＭ抵抗変化型メモリの活性材料の層２０２となることが意図されており、活性材料の層２０２の第２の区画Ｚ２がＦｅＲＡＭ強誘電体メモリの活性材料の層２０２となることが意図されている。
活性材料の層２０２の堆積は、第１の電極の層２０１上に直接、または第１の電極の層２０１上に前に堆積させた別の層上に行われてもよい。
堆積は、たとえば、わずかな厚さ、この場合は５ｎｍと１０ｎｍの間の層を堆積させることを可能にする、２００℃と３００℃の間の原子層堆積すなわちＡＬＤである。この種のＨｆＯ２厚さは、ＯｘＲＡＭ動作とＦｅＲＡＭ動作の両方に使用可能な活性層厚さに適応する。活性層２０２の厚さは、たとえば約１０ｎｍである。
方法１００は、活性材料の層２０２にドープするステップ１０３も含む。「層にドープする」とは、層の材料に不純物と呼ばれる別の材料の原子を導入する行為を意味する。
図３に示す一実施形態によると、ドーピングステップ１０３はイオン注入によって行われる。イオン注入ドーピングは、ドープされる材料に入るのに必要なエネルギーを不純物に与えるために、電界によってイオン化した不純物を加速することである。
使用されるドーパント元素は好ましくはシリコンＳｉである。しかし、アルミニウムＡｌ、ジルコニウムＺｒ、ゲルマニウムＧｅ、ガドリニウムＧｄ、イットリウムＹ、または窒素Ｎなどの他のドーパント元素も使用可能である。
このステップ１０３によると、層２０２全体（すなわち、ＯｘＲＡＭを作製することに専用の区画Ｚ１上とＦｅＲＡＭを作製することに専用の区画Ｚ２上の両方）にまったく等しくドープされる。
活性材料の層２０２は、たとえば、２ｋｅＶと４ｋｅＶの間のエネルギーで１０１４イオン／ｃｍ２と５．１０１４イオン／ｃｍ２との間のドーパントドーズ量に曝される。このドーピング範囲は、ＯｘＲＡＭ抵抗変化型メモリにおける活性層（以下で詳述する酸素空乏の作成を受ける）の使用だけでなく、適切な熱バジェットによる斜方晶相を得るためのＦｅＲＡＭメモリにおける活性層の使用にも適応する。区画Ｚ１の活性層が区画Ｚ２の活性層に対して相対的にオーバードープされていた特許出願ＦＲ３０９０１９６号とは異なり、この場合の活性層２０２はまったく等しくドープされる。
図示しない一実施形態によると、ドーピングステップ１０３は、ドーピング前駆体を使用して活性層の堆積と同時に行われてもよい。たとえば、ドーピング前駆体は、二酸化ハフニウムＨｆＯ２とドーパント元素の堆積のサイクルを交互にすることとサイクル数による（すなわちＡＬＤスーパーサイクルと称される）ＡＬＤ堆積中に使用される。ドーピング前駆体はたとえば二酸化シリコンＳｉＯ２である。
図示しない別の実施形態によると、ドーピングは、ＰＶＤ（気相堆積）を介する、またはＰＬＤ（パルスレーザー堆積）を介する同時スパッタリング（ｃｏ－ｓｐｕｔｔｅｒｉｎｇ）によって活性層と同時に行うこともできる。
図４のステップ１０４に示されているドーピングステップ１０３の終了時、活性材料の層２０２が、たとえばＳｉでドープされたＨｆＯ２活性材料の層２０３となっている。
本発明による方法１００は、次に、ＨｆＯ２活性材料のドープ層２０３上に第１の導電層２０４を堆積させるステップ１０５（図５）を含む。この堆積は、抵抗変化型ＯｘＲＡＭを形成するための区画Ｚ１とＦｅＲＡＭ強誘電体メモリを形成するための区画Ｚ２についてまったく等しく行われる。
第１の導電層２０４の導電材料はたとえば窒化チタンＴｉＮである。ＴｉＮは非限定的な一例であり、ＴａＮまたはＷなどの他の導電材料も使用可能である。
堆積はたとえば物理気相堆積すなわちＰＶＤである。
第１の導電層２０４の厚さは１０ｎｍ以上のオーダーである。
本発明による方法は、次に、第１の導電層２０４のＯｘＲＡＭ抵抗変化型メモリを形成するための区画Ｚ１を空けたままにして、第１の導電層２０４の強誘電体メモリを形成するための区画Ｚ２にマスク２０５を作製するステップ１０６を含む。マスク２０５は、たとえば窒化シリコンＳｉＮ、酸化シリコンＳｉＯ２または樹脂からなる。したがってマスク２０５は、区画Ｚ２に位置する第１の導電層２０４の部分を覆う。知られている方法では、マスク２０５は、たとえば：
－ 区画Ｚ１と区画Ｚ２の両方における第１の導電層を覆うハードマスクをコンフォーマルに堆積させ、
－ 区画Ｚ１におけるハードマスクの部分を、第１の導電層２０４上で停止する一方で、除去すること
によって、作製することができる。除去ステップは、たとえばリソグラフィとエッチングによって行われる。
したがって、ステップ１０６の終了時、表面上で第１の導電層２０４の区画Ｚ１のみに直接アクセス可能である。
方法１００は、強誘電メモリを形成するための第１の導電層２０４の区画Ｚ２がマスク２０５で保護された状態で、ＯｘＲＡＭ抵抗変化型メモリを形成するための第１の導電層の区画Ｚ１における第１の導電層２０４を除去するステップ１０７を含む。この除去動作は、たとえばＴｉＮの第１の導電層２０４を、たとえばプラズマエッチングすることによって行われ、ＴｉＮのプラズマエッチングは、区画Ｚ１におけるＨｆＯ２活性層２０３上でエッチングが停止するように、活性層２０３のＨｆＯ２に対してきわめて選択的である。
方法１００は次に、第１の導電層２０４上で停止した状態で、強誘電体メモリを形成するための区画Ｚ２におけるマスク２０５を除去するステップ１０８を含む。このステップ１０８の終了時、活性層２０３が区画Ｚ１において露出し、区画Ｚ２において第１の導電層２０４に被覆されている。マスク２０５を除去する動作は、たとえば、マスク２０５が樹脂製である場合は酸素プラズマ（「酸素ストリッピング」）を用いて行われる。
方法１００は次に、第２の導電層２０６をコンフォーマルに堆積させるステップ１０９を含み、第２の導電層２０６は、前記強誘電体メモリを形成するための区画Ｚ２において第１の導電層２０４に接触し、ＯｘＲＡＭ抵抗変化形メモリを形成するための区画Ｚ１において活性材料の層２０３と接触し、次に、ＯｘＲＡＭ抵抗変化型メモリを形成するための区画Ｚ１と強誘電体メモリを形成するための区画Ｚ２とにまったく等しく行われる、第３の導電層２０７のコンフォーマルに堆積させ、前記第３の導電層２０７は第２の導電層２０６と接触している。
層２０６および２０７の堆積は、たとえば物理気相堆積すなわちＰＶＤである。
第３の導電層２０７の導電材料は、たとえば窒化チタンＴｉＮである。ＴｉＮは非限定的な一例であり、ＴａＮなどの他の導電材料も使用可能である。第３の導電層２０７のために選定される材料は、第１の導電層２０４のために選定される材料とは異なってもよいことに留意されたい。
第３の導電層２０７の厚さは、たとえば２０ｎｍと２００ｎｍの間である。
第２の導電層２０６の導電材料は、第２の導電層２０６が上に堆積される区画Ｚ１に位置する活性層２０３に存在する酸素をポンピング（ｐｕｍｐ）するようになされた材料（「酸素排除層」）が選定される。活性層２０６に酸素をポンピングすることによって、第２の導電層２０６は活性層２０３のＯｘＲＡＭの作製することに専用の部分に酸素空乏を作り出すことになり、酸素空乏はＯｘＲＡＭの適正な動作のために必要である。一方、第２の導電層２０６がＦｅＲＡＭに専用の区画Ｚ２における第１の導電層２０４上に堆積されるため、区画Ｚ２において活性層２０３と接触せず、したがってＺ２側の活性層２０３には空乏をまったく作り出さない。第２の導電層２０６の材料は、第３の導電層２０７の材料がＴｉＮであるとき、たとえばチタンＴｉまたはハフニウムである。第３の導電層２０７の材料がＴａＮであるときは、タンタルＴａハフニウムであってもよい。Ｔｉ（それぞれＴａ）は、ＴｉＮ（それぞれＴａＮ）上層のためのすぐれた結合材料であることに留意されたい。
第２の導電層２０６の厚さは、活性層２０３の厚さ、たとえば５ｎｍと１０ｎｍの間と実質的に同一である。
図１０に示す方法１００のステップ１１０によると、２つの上部ビア２０８ａおよび２０８ｂが、それぞれＯｘＲＡＭに専用の区画Ｚ１とＦｅＲＡＭに専用の区画Ｚ２における第３の導電層２０７上に作製される。
図１２に、本発明の一態様による方法１００の代替形態１１１を示す。このように、ステップ１０８とステップ１０９との間で、ＯｘＲＡＭに専用の区画Ｚ１における活性層の厚さの一部（ここでは２０３ａとして参照）とＦｅＲＡＭに専用の区画Ｚ２における第１の導電層の厚さの一部（ここでは２０４ａとして参照）を除去することが可能である。このステップ１１１は、第２および第３の導電層を堆積させる前に行われる。この除去は、たとえば、化学的性質にかかわらず均一で制御されたやり方で上層の数ナノメートルを除去することを可能にするアルゴンプラズマによって行うことができる（「プレクリーン」型プラズマ）。これは、第１の導電層（たとえばＴｉＮ）上の自然酸化物の除去と、ＯｘＲＡＭ側の活性材料の厚さの減少の両方を可能にする（したがって、特にＯｘＲＡＭの形成電圧および書き込み電圧の低減を可能にする）。
活性層２０３の材料は、活性層２０３を区画Ｚ２において強誘電体メモリとして動作することができるようにするために、斜方晶相で結晶化される必要がある。これをするためには、いくつかの解決策が企図される。第１の解決策は、３００℃と５００℃の間、たとえば４５０℃のオーダーのバックエンドプロセスに適応する温度でのアニーリングである：このアニーリングは、たとえば（第１の導電層２０４の堆積の前、または好ましくは後に）ステップ１０５で行われてもよい。しかし、ここで示されていない製造方法の終わりが追加される図１１の製造方法の３００℃のオーダーでの累積熱バジェットを使用し、特に、ＣＭＯＳトランジスタの上方のメモリ点のバックエンド集積後に、スペーサによる、または絶縁体の連続層によるＯｘＲＡＭおよびＦｅＲＡＭメモリ点のカプセル化を含めることによって、このアニーリングを省くことができる。したがって、一般には、活性層２０３を斜方晶相で結晶化させるために活性層２０３の熱処理が行われ、この熱処理は、アニーリング（好ましくは第１の導電層２０４の堆積後に行われる）であるか、またはＯｘＲＡＭメモリとＦｅＲＡＭメモリのカプセル化をもたらすステップによる、特定のアニーリングを必ずしも行わずに斜方晶結晶化を確実にする熱処理のいずれかである。バックエンドにおいて集積され、酸化物層においてカプセル化された、ＣＭＯＳトランジスタレベルとＯｘＲＡＭおよびＦｅＲＡＭメモリレベルのカプセル化の一例を図２６に示す。
本発明による方法１００の終了時、このようにして専用区画Ｚ２に配置された強誘電体メモリと専用区画Ｚ１に配置されたＯｘＲＡＭメモリを同時集積したデバイスが得られる。強誘電体メモリは、第１の電極（下部電極として知られる）と、第２の電極（上部電極として知られる）と、第１の電極と第２の電極の間に配設された二酸化ハフニウムＨｆＯ２活性材料の層とを含む。同様に、ＯｘＲＡＭ抵抗変化型メモリは、第１の電極（下部電極として知られる）と、第２の電極（上部電極として知られる）と、第１の電極と第２の電極の間に配設された二酸化ハフニウムＨｆＯ２活性材料の層とを含む。ＦｅＲＡＭメモリとＯｘＲＡＭメモリの下部電極は、第１の電極の同じ層２０１によって形成される。ＦｅＲＡＭメモリとＯｘＲＡＭメモリの二酸化ハフニウムＨｆＯ２活性材料の層は、斜方晶相で結晶化されたＨｆＯ２活性材料の同じドープ層２０３によって形成される。
ＦｅＲＡＭの上部電極は、ＦｅＲＡＭに専用の区画Ｚ２において第１の導電層２０４と、第２の導電層２０６と、第３の導電層２０７とを含む３重層によって形成される。
ＯｘＲＡＭの上部電極は、ＯｘＲＡＭに専用の区画Ｚ１において第２の層２０６と第３の層２０７とを含む２重層によって形成される。
本発明によるデバイスが製造直後のオリジナル状態のとき、ＯｘＲＡＭメモリの両電極間に書き込み電圧Ｖｓｅｔより高い形成電圧Ｖｆｏｒｍｉｎｇを印加することによって初めてＯｘＲＡＭメモリのスイッチング区画（すなわち活性層）が形成される必要がある。その後、ＯｘＲＡＭは、ＯｘＲＡＭ抵抗変化型メモリの抵抗状態をスイッチするために書き込み電圧Ｖｓｅｔと消去電圧Ｖｒｅｓｅｔ（書き込み電圧とは異符号）が使用される通常動作モードになる。
ＦｅＲＡＭメモリの電極間に、正の保磁界＋Ｅｃより大きい値の電界を作り出す電圧より高いＰｕｐプログラミング電圧を印加することによって、強誘電体メモリが高残留分極状態＋Ｐｒにされる。同様に、ＦｅＲＡＭメモリに負の保磁界－Ｅｃより大きい電界作成電圧より高いＰｄｏｗｎ電圧を印加することによって、ＦｅＲＡＭが低残留分極状態－Ｐｒにされる。
図１３から図２３に、本発明による同時製造方法１００’の第２の実施形態の様々なステップ１０１’から１１１’（図２３のフローチャート）を示す。
図１３に、本発明の一態様による方法１００’の第１のステップ１０１’を示す。
図１４に、本発明の一態様による方法１００’の第２のステップ１０２’を示す。
図１５に、本発明の一態様による方法１００’の第３のステップ１０３’を示す。
図１６に、本発明の一態様による方法１００’の第４のステップ１０４’を示す。
図１７に、本発明の一態様による方法１００’の第５のステップ１０５’を示す。
図１８に、本発明の一態様による方法１００’の第６のステップ１０６’を示す。
図１９に、本発明の一態様による方法１００’の第７のステップ１０７’を示す。
図２０に、本発明の一態様による方法１００’の第８のステップ１０８’を示す。
図２１に、本発明の一態様による方法１００’の第９のステップ１０９’を示す。
図２２に、本発明の一態様による方法１００’の第１０のステップ１１０’を示す。
図２３に、本発明の一態様による方法１００’の第１１のステップ１１１’を示す。
図２４に、図１３から図２３に示す本発明の一態様による方法１００’のステップのフローチャートを示す。
本発明の第２の実施形態による方法１００’は、前に示した方法１００ときわめてよく類似しているが、同時集積ＯｘＲＡＭ抵抗変化型メモリと強誘電体メモリの３次元構造体を得ることを目的としている点が異なる。このような構成の利点は、特に超高度ノードの場合、ＦｅＲＡＭのキャパシタンスの表面積を増加させることができることである。
本発明による方法１００’は図１３に示す第１の電極の層２０１’をコンフォーマルに堆積させるステップ１０１’を含む。この堆積は、ＯｘＲＡＭ抵抗変化型メモリを形成するための区画Ｚ１とＦｅＲＡＭ強誘電体メモリを形成するための区画Ｚ２についてまったく等しく行われる。言い換えると、第１の電極の単一層２０１’が堆積され：第１の区画Ｚ１に位置する第１の電極の層２０１’の部分はＯｘＲＡＭ抵抗変化型メモリの第１の電極の層２０１’になり、第２の区画Ｚ２に位置する第１の電極の層２０１’の部分は、ＦｅＲＡＭ強誘電体メモリの第１の電極の層になる。図をわかりやすくするために、２０１’層は区画Ｚ１上とＺ２上の２つの部分で表されているが、実際には両方のメモリＯｘＲＡＭおよびＦｅＲＡＭを形成するために堆積される単一の層であり、その後、前記メモリ間に絶縁を実現することができることを理解されたい。
第１の実施形態とは異なり、第１の電極の層２０１’はたとえば区画Ｚ１内のピット３００と区画Ｚ２内のピット３０１とに堆積され、両方のピット３００および３０１はたとえば、ＯｘＲＡＭメモリおよびＦｅＲＡＭメモリを下層のＣｕの金属レベルにそれぞれ接続するための、たとえばタングステンからなるビア２００ａ’および２００ｂ’の上方に配設される。ＯｘＲＡＭとＦｅＲＡＭの両方についての第１の電極２０１’は下部電極と称される。ピット３００および３０１は、第１の電極２０１’の層が堆積されることになる導電性ビアによって置き換えることも可能である。ピット３００および３０１は、たとえばＴＥＯＳ型酸化物からなる。ＴＥＯＳまたは酸化物／ＳｉＮ２重層の堆積後、ピットをビア２００ａ’および２００ｂ’まで形成することによってエッチングするために、たとえばリソグラフィとそれに続くエッチングが行われ、次に酸素プラズマを用いて樹脂が除去される。
第１の電極の層２０１’の導電材料はたとえば窒化チタンＴｉＮである。
第１の電極２０１’の層の堆積は、層２０１’がピット３００および３０１のそれぞれの内壁にぴったりと合うように可能な限りコンフォーマルな、たとえば原子層堆積すなわちＡＬＤである。
第１の電極の層２０１’の厚さはたとえば１０ｎｍと２００ｎｍの間である。
本発明による方法１００’は次に、二酸化ハフニウムＨｆＯ２のコンフォーマルな堆積を行うことである、図１４に示す活性材料の層２０２’を堆積させるステップ１０２’を含む。電極層２０１’を堆積させるステップ１０１’と同様にして、活性層材料の層２０２’を堆積させるステップは、活性材料の単一層２０２’を堆積させることであり、活性材料のこの単一層２０２’の第１の区画Ｚ１はＯｘＲＡＭ抵抗変化型メモリの活性材料の層２０２’となることが意図されており、活性材料の層２０２’の第２の区画Ｚ２はＦｅＲＡＭ強誘電体メモリの活性材料の層２０２’となることが意図されている。
堆積は、たとえば、ここではたとえば５ｎｍと１０ｎｍの間のわずかな厚さの層を堆積させることを可能にする、２００℃と３００℃の間の原子薄膜またはＡＬＤ（原子層堆積）のきわめてコンフォーマルな堆積である。この種のＨｆＯ２厚さは、ＯｘＲＡＭ動作とＦｅＲＡＭ動作の両方に使用可能な活性層厚さに適応する。活性層２０２’の厚さは、たとえば約１０ｎｍである。ピットの使用は、活性材料の表面積、したがって強誘電体メモリの有用な容量性表面積を増加させるための３次元形状をメモリに与えることを理解されたい。
方法１００’は活性材料の層２０２’をドープするステップ１０３’も含む。
図１５に示す一実施形態によると、ドーピングステップ１０３’は、ドーピングを可能な限りコンフォーマルにするように、プラズマ浸漬イオン注入によって行われる。
使用されるドーパント元素は好ましくはシリコンＳｉである。しかし、アルミニウムＡｌ、ジルコニウムＺｒ、ゲルマニウムＧｅ、ガドリニウムＧｄ、イットリウムＹ、または窒素Ｎなどの他のドーパント元素も使用可能である。
このステップ１０３’によると、層全体２０２’（すなわち、ＯｘＲＡＭを作製することに専用の区画Ｚ１上とＦｅＲＡＭを作製することに専用の区画Ｚ２上の両方）がまったく等しくドープされる。活性材料の層２０２’は、たとえば、Ｓｉドーピングの場合、２ｋｅＶと４ｋｅＶの間のエネルギーで１０１４イオン／ｃｍ２と５．１０１４イオン／ｃｍ２との間のドーパントドーズ量に曝される。
第１の実施形態と同様、ドーピングステップ１０３’は、ドーピング前駆体を使用して活性層の堆積と同時に行われてもよい。たとえば、ドーピング前駆体は、二酸化ハフニウムＨｆＯ２とドーパント元素の堆積のサイクルを交互にすることとサイクル数による（すなわちＡＬＤスーパーサイクルと称される）ＡＬＤ堆積中に使用される。ドーピング前駆体はたとえば二酸化シリコンＳｉＯ２である。ドーピングは、ＰＶＤ（気相堆積）またはＰＬＤ（パルスレーザー堆積）を介する同時スパッタリングによって活性層と同時に行うこともできる。
図１６のステップ１０４’に示すドーピングステップ１０３’の終了時、活性材料の層２０２’はたとえばＳｉがドープされたＨｆＯ２活性材料の層２０３’になっている。
本発明による方法１００’は、次に、ドープされたＨｆＯ２活性材料の層２０３’上に第１の導電層２０４’をコンフォーマルに堆積させるステップ１０５’（図１７）を含む。この堆積は、ＯｘＲＡＭ抵抗変化型メモリを形成するための区画Ｚ１とＦｅＲＡＭ強誘電体メモリを形成するための区画Ｚ２とでまったく等しく行われる。
第１の導電層２０４の導電材料は、たとえば窒化チタンＴｉＮである。ＴｉＮは非限定的な一例であり、ＴａＮまたはＷなどの他の導電材料も使用可能である。
堆積は、たとえば物理気相体積（ＰＶＤ）または原子層堆積（ＡＬＤ）である。
第１の導電層２０４’の厚さは１０ｎｍ以上のオーダーである。
本発明による方法１００’は次に、ＯｘＲＡＭ抵抗変化型メモリを形成するための第１の導電層２０４’の区画Ｚ１を空けたままの状態で、強誘電体メモリを形成するための第１の導電層２０４’の区画Ｚ２においてマスク２０５’を作製するステップ１０６’を含む。マスク２０５’はたとえば窒化シリコンＳｉＮ、酸化シリコンＳｉＯ２または樹脂からなる。したがってマスク２０５’は第１の導電層２０４’の区画Ｚ２に位置する部分を覆う。知られている方法では、マスク２０５’たとえば：
－ 区画Ｚ１と区画Ｚ２の両方における第１の導電層を覆うハードマスクを堆積させ；、
－ 区画Ｚ１におけるハードマスクの部分を、第１の導電層２０４’上で停止した状態で除去することによって、
作製することができる。除去ステップは、たとえばリソグラフィとエッチングによって行われる。
図示のために、マスク２０５’はピット３０１の上方に浮かせて示されているが、これはピットの上方に浮かせたハードマスクを示すことを必ずしも意図していない。マスクが（スピンオフ堆積させた）樹脂製の場合、樹脂はピットを満たすことになり、これは記載の方法を変更しない。
したがって、ステップ１０６’の終了時、第１の導電層２０４’の区画Ｚ１のみが直接表面上でアクセス可能である。
方法１００’は、強誘電体メモリを形成するための第１の導電層２０４’の区画Ｚ２がマスク２０５’で保護された状態で、ＯｘＲＡＭ抵抗変化型メモリを形成するための第１の導電層の区画Ｚ１における第１の導電層２０４’を除去するステップ１０７’を含む。この除去動作は、たとえばＴｉＮの第１の導電層２０４’をたとえばプラズマエッチングすることによって行われ、ＴｉＮのプラズマエッチングは、区画Ｚ１におけるＨｆＯ２活性層２０３’上でエッチングが停止するように、活性層２０３’のＨｆＯ２に対してきわめて選択的である。
方法１００’は次に、第１の導電層２０４’上で停止した状態で、強誘電体メモリを形成するための区画Ｚ２におけるマスク２０５’を除去するステップ１０８’を含む。このステップ１０８’の終了時、活性層２０３’が区画Ｚ１において露出し、区画Ｚ２において第１の導電層２０４’に被覆されている。マスク２０５’を除去する動作は、たとえば酸素プラズマ（「酸素ストリッピング」）を用いて行われる
方法１００’は次に、第２の導電層２０６’をコンフォーマルに堆積させるステップ１０９’を含み、前記第２の導電層２０６’は、強誘電体メモリを形成するための区画Ｚ２において第１の導電層２０４’に接触し、ＯｘＲＡＭ抵抗変化形メモリを形成するための区画Ｚ１において活性材料の層２０３’と接触する。ステップ１０９’は、ＯｘＲＡＭ抵抗変化型メモリを形成するための区画Ｚ１と強誘電体メモリを形成するための区画Ｚ２とでまったく等しく行われる第３の導電層２０７’を非コンフォーマルに堆積させることも含み、前記第３の導電層２０７’は第２の導電層２０６と接触する。第３の導電層２０７’の堆積は、ピット３００および３０１のそれぞれのまだ満たされていない部分を満たすように非コンフォーマルである。
層２０６’および２０７’の堆積は、たとえば物理気相堆積すなわちＰＶＤである。堆積は、ピットの直径に応じてコンフォーマルまたは非コンフォーマルな堆積が選定されることになる。ピットの直径が典型的には１００ｎｍ未満の場合、コンフォーマルな堆積が好ましい。
第３の導電層２０７’の導電材料はたとえば窒化チタンＴｉＮである。ＴｉＮは非限定的な例であり、ＴａＮなどの他の導電材料も使用可能である。第３の導電層２０７’のために選定される材料は、第１の導電層２０４’のために選定される材料とは異なってもよいことに留意されたい。
第３の導電層２０７’の厚さは、ピット３００および３０１’が完全に満たされるような厚さである必要がある。
第２の導電層２０６’の導電材料は、上に第２の導電層２０６’が堆積される区画Ｚ１に位置する活性層２０３’に存在する酸素をポンピングするようになされた材料（「酸素排除層」）が選定される。活性層２０６’に酸素をポンピングすることによって、第２の導電層２０６’は活性層２０３’のＯｘＲＡＭを作製することに専用の部分に酸素空乏を作り出すことになり、酸素空乏はＯｘＲＡＭの適正な動作のために必要である。一方、第２の導電層２０６’がＦｅＲＡＭに専用の区画Ｚ２における第１の導電層２０４’上に堆積されるため、区画Ｚ２において活性層２０３’と接触せず、したがってＺ２側の活性層２０３’には空乏をまったく作り出さない。第２の導電層２０６’の材料は、第３の導電層２０７’の材料がＴｉＮであるとき、たとえばＴｉまたはハフニウムである。第３の導電層２０７’の材料がＴａＮであるときは、タンタルＴａハフニウムであってもよい。Ｔｉ（それぞれＴａ）は、ＴｉＮ（それぞれＴａＮ）上層のためのすぐれた結合材料であることに留意されたい。
第２の導電層２０６’の厚さは、活性層２０３’の厚さ、たとえば５ｎｍと１０ｎｍの間と実質的に同一である。
図２２に示す方法１００’のステップ１１０’によると、すべての層２０７’、２０６’、２０３’、２０１’の制御された化学機械研磨（ＣＭＰ）による除去が、ピット３００および３０１の上面で停止されて行われる。
図１０に示す方法１００のステップ１１１によると、２つの上部ビア２０８ａ’および２０８ｂ’が、それぞれＯｘＲＡＭに専用の区画Ｚ１のレベルとＦｅＲＡＭに専用の区画Ｚ２レベルの第３の導電層２０７’上に作製される。
本発明による方法１００’の終了時、このようにして、専用区画Ｚ２に配置された強誘電体メモリと専用区画Ｚ１に配置されたＯｘＲＡＭ抵抗変化型メモリとを同時集積したデバイスが得られる。強誘電体メモリは、内壁が第１の電極（下部電極と呼ばれる）と二酸化ハフニウムＨｆＯ２活性材料の層と第２の電極（上部電極と呼ばれる）とによって連続的に被覆されたピット３０１内に３次元に配置されている。同様に、ＯｘＲＡＭメモリは、内壁が第１の電極（下部電極と称される）と二酸化ハフニウムＨｆＯ２活性材料の層と第２の電極（上部電極と称される）とによって連続的に被覆されたピット３００内に３次元に配置されている。ＦｅＲＡＭメモリおよびＯｘＲＡＭメモリの下部電極は、第１の電極２０１’と同じ層によって形成される。ＦｅＲＡＭメモリおよびＯｘＲＡＭメモリの二酸化ハフニウムＨｆＯ２活性材料の層は、斜方晶相で結晶化されたドープされたＨｆＯ２活性材料２０３’の同じ層によって形成される。
ＦｅＲＡＭの上部電極は、ピット３０１内の第１の導電層２０４’と、第２の導電層２０６’と、第３の導電層２０７’とを連続的に含む３重層によって形成される。
ＯｘＲＡＭ抵抗変化型メモリの上部電極は、ピット３００内の第２の導電層２０６’と第３の導電層２０７’とを連続的に含む２重層によって形成される。
本発明の第２の実施形態による方法１００’の一代替形態によると、ステップ１０８’とステップ１０９’との間において、ＯｘＲＡＭに専用の区画Ｚ１における活性層の厚さの一部と、ＦｅＲＡＭに専用の区画Ｚ２の第１の導電層の厚さの一部とを除去することが可能である。このステップは、第２および第３の導電層の堆積の前に行われる。
第１の実施形態による方法１００の前述の場合のように、活性層２０３’を区画Ｚ２において強誘電体メモリとして動作させるために、活性層２０３’の材料は斜方晶相で結晶化される必要がある。
メモリの形成、書き込みおよび読み出しにおける動作は、前述の動作と同一である。
本発明による方法の第３の実施形態によると、第１の実施形態による方法１００を参照しながら説明したような２次元ＯｘＲＡＭ抵抗変化型メモリと、本発明の第２の実施形態による方法１００’を参照しながら説明したような（すなわち容量性表面積を増加させるためのピット内の）３次元強誘電体メモリとを作製することも可能である。
１００、１００’ 方法
１０１～１１１、１０１’～１１１’ ステップ
２００ａ、２００ｂ、２００ａ’、２００ｂ’ ビア
２０１、２０１’ 第１の電極の層
２０２、２０２’ 活性材料の層
２０３、２０３’ 活性層
２０４、２０４’ 第１の導電層
２０５、２０５’ マスク
２０６、２０６’ 第２の導電層
２０７、２０７’ 第３の導電層
２０８ａ、２０８ｂ、 ２０８ａ’、２０８ｂ’ 上部ビア
３００、３０１ ピット

Claims (11)

  1. 第１の電極と、第２の電極と、第１の電極と第２の電極との間に配設された二酸化ハフニウムベースの活性材料の層とを含む強誘電体メモリ、および、第１の電極と、第２の電極と、第１の電極と第２との電極の間に配設された二酸化ハフニウムベースの活性材料の層とを含むＯｘＲＡＭ抵抗変化型メモリを同時製造するための方法（１００、１００’）であって、
    － ＯｘＲＡＭ抵抗変化型メモリを形成するための区画（Ｚ１）と強誘電体メモリを形成するための区画（Ｚ２）とについてまったく等しく行われる第１の電極の層（２０１、２０１’）を堆積させるステップ（１０１、１０１’）、
    － ＯｘＲＡＭ抵抗変化型メモリを形成するための区画（Ｚ１）と強誘電体メモリを形成するための区画（Ｚ２）とについてまったく等しく行われる二酸化ハフニウムベースの活性材料の層（２０２、２０２’）を堆積させるステップ（１０２、１０２’）、
    － ＯｘＲＡＭ抵抗変化型メモリを形成するための区画（Ｚ１）と強誘電体メモリを形成するための区画（Ｚ２）とについてまったく等しく行われる第１の導電層（２０４、２０４’）を堆積させるステップ（１０５、１０５’）、
    － ＯｘＲＡＭ抵抗変化型メモリを形成するための第１の導電層の区画（Ｚ１）を空けたままの状態で、強誘電体メモリを形成するための第１の導電層の区画（Ｚ２）においてマスク（２０５、２０５’）を作製するステップ（１０６、１０６’）、
    － 強誘電体メモリを形成するための第１の導電層の区画（Ｚ２）がマスク（２０５、２０５’）によって保護され、ＯｘＲＡＭ抵抗変化型メモリを形成するための第１の導電層の区画（Ｚ１）における第１の導電層（２０４、２０４’）を除去するステップ（１０７、１０７’）、
    － 強誘電体メモリを形成するための第１の導電層の区画（Ｚ２）においてマスク（２０５、２０５’）を除去するステップ（１０８、１０８’）、
    － 第２の導電層（２０６、２０６’）を堆積させるステップ（１０９、１０９’）であって、前記第２の導電層（２０６、２０６’）は、強誘電体メモリを形成するための第１の導電層の区画（Ｚ２）において第１の導電層（２０４、２０４’）と接触し、ＯｘＲＡＭを形成するための第１の導電層の区画（Ｚ１）における活性材料の層（２０３、２０３’）と接触し、第２の導電層（２０６、２０６’）の材料が、第２の導電層がＯｘＲＡＭの活性層（２０３、２０３’）と接触するとＯｘＲＡＭの活性層において酸素空乏を作り出すように選択される、ステップ（１０９、１０９’）、
    － ＯｘＲＡＭを形成するための区画（Ｚ１）と強誘電体メモリを形成するための区画（Ｚ２）とについてまったく等しく行われる第３の導電層（２０７、２０７’）を堆積させるステップ（１０９、１０９’）であって、前記第３の導電層（２０７、２０７’）が第２の導電層（２０６、２０６’）と接触する、ステップ（１０９、１０９’）と
    を含む、方法（１００、１００’）。
  2. ＯｘＲＡＭ抵抗変化型メモリを形成するための第１の導電層の区画を空けたままで、強誘電体メモリを形成するための第１の導電層の区画においてマスクを作製するステップが、以下のステップ、
    － 強誘電体メモリを形成するための第１の導電層の区画とＯｘＲＡＭ抵抗変化型メモリを形成するための第１の導電層の区画とにおける第１の導電層上にマスクを堆積させるステップ、
    － 強誘電体メモリを形成するための第１の導電層の区画においてマスクを残しおく一方で、ＯｘＲＡＭ抵抗変化型メモリを形成するための第１の導電層の区画におけるマスクを除去するステップ
    を含むことを特徴とする、請求項１に記載の方法。
  3. 二酸化ハフニウムベースの活性材料の層を堆積させるステップ（１０２、１０２’）の終了時に、ＯｘＲＡＭ抵抗変化型メモリを形成するための区画（Ｚ１）と強誘電体メモリを形成するための区画（Ｚ２）についてまったく等しく行われる活性材料の層（２０２、２０２’）をドーピングするステップ（１０３、１０３’）を含むことを特徴とする、請求項１から３のいずれか一項に記載の方法。
  4. ドーピングステップが、イオン注入によって、またはドーピング前駆体を使用して、または同時スパッタリングによって行われることを特徴とする、請求項３に記載の方法。
  5. ドーピングステップで使用されるドーパント元素が、Ｓｉ、Ａｌ、Ｚｒ、Ｇｄ、Ｇｅ、ＹまたはＮのうちの１つから選択されることを特徴とする、請求項３または４に記載の方法。
  6. ドーパント元素がＳｉであり、ドーピングステップ中に、活性材料の層が１０１４イオン／ｃｍ２と５．１０１４イオン／ｃｍ２との間のドーパントドーズ量に曝されることを特徴とする、請求項３から５のいずれか一項に記載の方法。
  7. 第１の専用区画に配置されたＯｘＲＡＭ抵抗変化型メモリと第２の専用区画に配置された強誘電体メモリとを含むデバイスであって、
    － 強誘電体メモリが、第１の電極と、第２の電極と、第１の電極と第２の電極との間に配設された二酸化ハフニウムベースの活性材料の層とを含み、
    － ＯｘＲＡＭ抵抗変化型メモリが、第１の電極と、第２の電極と、第１の電極と第２の電極との間に配設された二酸化ハフニウムベースの材料の層とを含み、
    － ＯｘＲＡＭ強誘電体および抵抗変更型メモリの下部電極が第１の専用区画上と第２の専用区画上とに存在する同じ第１の電極の層によって形成され、
    － ＯｘＲＡＭ強誘電体および抵抗変化型メモリの二酸化ハフニウムベースの活性材料の層が、第１の専用区画上と第２の専用区画上とに存在する同じ二酸化ハフニウムベースの活性材料の層によって形成され、
    － 強誘電体メモリの第２の電極が、第２の専用区画において、活性層と接触する第１の導電層と、第１の導電層上の第２の導電層と、第２の導電層上の第３の導電層とを含む３重層によって形成され、
    － 抵抗変化型ＯｘＲＡＭの第２の電極が、第１の専用区画において、活性層と接触する第２の導電層と第１の導電層上の第３の導電層とを含む２重層によって形成され、
    － 第２の導電層の材料が、第２の導電層がＯｘＲＡＭ抵抗変化型メモリの活性層と接触するとＯｘＲＡＭ抵抗変化型メモリの活性層に酸素空乏を作り出すように選択される、デバイス。
  8. 活性層の厚さおよび／または第２の導電層の厚さが３ｎｍと１５ｎｍの間であることを特徴とする、請求項７に記載のデバイス。
  9. 第３の導電層の厚さが２０ｎｍと２００ｎｍの間であることを特徴とする、請求項７または８に記載のデバイス。
  10. 強誘電体メモリが、第１の電極の層と、二酸化ハフニウムベースの活性材料の層、および、第１の導電層と、第２の導電層と、第２の導電層上の第３の導電層とを含む３重層とが連続的に配置された内壁を有するピットを含むことを特徴とする、請求項７から９のいずれか一項に記載のデバイス。
  11. 請求項７から１０のいずれか一項に記載のデバイスを含む人口知能システムのトレーニングおよび推論のための方法であって、強磁性メモリがトレーニング段階で使用され、ＯｘＲＡＭ抵抗変化型メモリが推論段階で使用されることを特徴とする、トレーニングおよび推論方法。
JP2022174113A 2021-11-02 2022-10-31 強誘電体メモリとＯｘＲＡＭ抵抗変化型メモリの同時製造方法および強誘電体メモリとＯｘＲＡＭ抵抗変化型メモリを同時集積したデバイス Pending JP2023068642A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2111616 2021-11-02
FR2111616A FR3128849B1 (fr) 2021-11-02 2021-11-02 PROCEDE DE CO-FABRICATION D’UNE MEMOIRE FERROELECTRIQUE ET D’UNE MEMOIRE RESISTIVE OxRAM ET DISPOSITIF CO-INTEGRANT UNE MEMOIRE FERROELECTRIQUE ET UNE MEMOIRE RESISTIVE OxRAM

Publications (1)

Publication Number Publication Date
JP2023068642A true JP2023068642A (ja) 2023-05-17

Family

ID=81328222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022174113A Pending JP2023068642A (ja) 2021-11-02 2022-10-31 強誘電体メモリとＯｘＲＡＭ抵抗変化型メモリの同時製造方法および強誘電体メモリとＯｘＲＡＭ抵抗変化型メモリを同時集積したデバイス

Country Status (4)

Country Link
US (1) US20230133523A1 (ja)
EP (1) EP4175448B1 (ja)
JP (1) JP2023068642A (ja)
FR (1) FR3128849B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3145458A1 (fr) * 2023-01-27 2024-08-02 Commissariat A L' Energie Atomique Et Aux Energies Alternatives Matrice comportant une pluralite de cellules memoire non volatiles

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10361366B2 (en) * 2017-08-03 2019-07-23 Tokyo Electron Limited Resistive random accress memory containing a conformal titanium aluminum carbide film and method of making
FR3090196B1 (fr) 2018-12-18 2021-10-29 Commissariat Energie Atomique Procede de fabrication d’une memoire ferroelectrique et procede de co-fabrication d’une memoire ferroelectrique et d’une memoire resistive
FR3101219B1 (fr) * 2019-09-23 2021-09-17 Commissariat Energie Atomique Procédé de fabrication d’un dispositif de microélectronique intégrant une fonction physique non clonable fournie par des mémoires résistives et ledit dispositif

Also Published As

Publication number Publication date
EP4175448B1 (fr) 2024-05-08
FR3128849B1 (fr) 2023-10-27
FR3128849A1 (fr) 2023-05-05
US20230133523A1 (en) 2023-05-04
EP4175448A1 (fr) 2023-05-03

Similar Documents

Publication Publication Date Title
TWI686926B (zh) 電阻性隨機存取記憶體裝置及其形成方法
TWI600057B (zh) 鐵電電容器、鐵電場效電晶體及使用在形成包含導電材料與鐵電材料之一電子組件之方法
US11088205B2 (en) High-density field-enhanced ReRAM integrated with vertical transistors
TWI628818B (zh) 電阻式隨機存取記憶裝置的製造方法
US20160064664A1 (en) High K Scheme to Improve Retention Performance of Resistive Random Access Memory (RRAM)
US11695073B2 (en) Memory array gate structures
WO2012162867A1 (zh) 一种采用电场增强层的阻变存储器结构及其制备方法
US11778931B2 (en) Diffusion barrier layer in programmable metallization cell
US12051750B2 (en) Memory array gate structures
CN111584711B (zh) 一种rram器件及形成rram器件的方法
US11895933B2 (en) Resistive memory cell with switching layer comprising one or more dopants
CN113451507A (zh) 存储器器件、用于形成其的方法及集成芯片
JP2023068642A (ja) 強誘電体メモリとＯｘＲＡＭ抵抗変化型メモリの同時製造方法および強誘電体メモリとＯｘＲＡＭ抵抗変化型メモリを同時集積したデバイス
US9208868B2 (en) Semiconductor device including a variable resistance device, and method of controlling the semiconductor device
JP2022022181A (ja) ３次元メモリデバイス及び方法
US8822973B2 (en) Memory cells and methods of forming memory cells
CN116420436A (zh) 具有垂直沟道的垂直三维存储器
US11145663B2 (en) Method for fabricating a ferroelectric memory and method for co-fabrication of a ferroelectric memory and of a resistive memory
TWI521576B (zh) 電阻式記憶體及其製造方法
US20230052035A1 (en) Non-volatile memory device with filament confinement
CN112786780A (zh) 电阻式随机存取存储器阵列及其制造方法