JP2023066698A - アレイ基板、表示装置及びアレイ基板の製造方法 - Google Patents

アレイ基板、表示装置及びアレイ基板の製造方法 Download PDF

Info

Publication number
JP2023066698A
JP2023066698A JP2021177443A JP2021177443A JP2023066698A JP 2023066698 A JP2023066698 A JP 2023066698A JP 2021177443 A JP2021177443 A JP 2021177443A JP 2021177443 A JP2021177443 A JP 2021177443A JP 2023066698 A JP2023066698 A JP 2023066698A
Authority
JP
Japan
Prior art keywords
film
insulating film
contact hole
array substrate
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021177443A
Other languages
English (en)
Inventor
智久 青木
Tomohisa Aoki
剛志 伊藤
Tsuyoshi Ito
徹 坂田
Toru Sakata
美穂 今林
Miho Imabayashi
耕一 熊谷
Koichi Kumagai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Display Technology Corp
Original Assignee
Sharp Display Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Display Technology Corp filed Critical Sharp Display Technology Corp
Priority to JP2021177443A priority Critical patent/JP2023066698A/ja
Priority to US17/974,519 priority patent/US20230140018A1/en
Publication of JP2023066698A publication Critical patent/JP2023066698A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】短絡を防止する。【解決手段】アレイ基板２１は、ドレイン電極２３Ｃと、ドレイン電極２３Ｃの上層側に配されてドレイン電極２３Ｃと重畳する位置にコンタクトホール２１ＣＨ３が形成された第１絶縁膜２１Ｆ６，２１Ｆ７と、第１絶縁膜２１Ｆ６，２１Ｆ７の上層側に配され、少なくともコンタクトホール２１ＣＨ３内にてドレイン電極２３Ｃと重畳し、ドレイン電極２３Ｃに接続される画素電極２４と、画素電極２４よりも上層側に配され、コンタクトホール２１ＣＨ３内にて画素電極２４と重畳し、コンタクトホールＣＨ３外に延在して配される第２絶縁膜２１Ｆ９と、第２絶縁膜２１Ｆ９よりも上層側に配され、少なくともコンタクトホール２１ＣＨ３内にて画素電極２４と重畳して配される導電部３１と、画素電極２４よりも上層側で導電部３１よりも下層側に配され、コンタクトホール２１ＣＨ３内にて画素電極２４と重畳して配される絶縁部３２と、を備える。【選択図】図９

Description

本明細書が開示する技術は、アレイ基板、表示装置及びアレイ基板の製造方法に関する。
従来、液晶表示装置の一例として下記特許文献１，２に記載されたものが知られている。特許文献１に記載された液晶表示装置は、第１の絶縁性基板と、走査線と信号線の交差位置近傍に形成されたスイッチング素子と、スイッチング素子を覆う絶縁層と、該絶縁層を貫通するコンタクトホールと、該コンタクトホールを介して該スイッチング素子と電気的に接続された画素電極とを有するマトリクスアレー基板と、対向基板と、前記マトリクスアレー基板と前記対向基板との間に挟持された液晶層とを具備し、前記コンタクトホール内に該コンタクトホールを平坦化するための平坦化層が形成されている。
特許文献２に記載された液晶表示装置は、液晶装置の素子基板上には、薄膜トランジスタと、層間絶縁膜と、層間絶縁膜に形成されたコンタクトホールおよびドレイン電極を介して薄膜トランジスタに電気的に接続された画素電極と、電極間絶縁膜と、スリット状の開口部が複数、形成された共通電極とが積層されている。コンタクトホールは、画素電極の上層側に形成されたホール内絶縁膜により埋められている。ホール内絶縁膜は、電極間絶縁膜と同時形成された絶縁膜であり、ポリシラザンを所定の溶媒に溶解、分散させてなる液状物を塗布後、焼成させてなる。
特開２００１－３１１９６３号公報
特開２００９－３６９４７号公報
特許文献１に記載の液晶表示装置では、画素電極がマトリクスアレー基板に、対向電極が対向基板に、それぞれ設けられている。これに対し、特許文献２に記載の液晶表示装置では、画素電極及び共通電極が共に素子基板に設けられている。特許文献２に記載の液晶表示装置では、共通電極は、コンタクトホールと重畳する部分が切り欠かれている。このため、仮に画素電極と共通電極とを絶縁する電極間絶縁膜に膜切れが生じた場合でも、画素電極と共通電極とが短絡する事態が生じることはない。しかしながら、例えば、導電性を有する構造物をコンタクトホールと重畳して設けることが求められる場合には、電極間絶縁膜に膜切れが生じると、当該構造物が画素電極と短絡する問題が生じるおそれがある。
本明細書に記載の技術は、上記のような事情に基づいて完成されたものであって、短絡を防止することを目的とする。
（１）本明細書に記載の技術に関わるアレイ基板は、少なくともドレイン電極を含む薄膜トランジスタと、前記ドレイン電極の上層側に配されて前記ドレイン電極と重畳する位置にコンタクトホールが形成された第１絶縁膜と、前記第１絶縁膜の上層側に配され、少なくとも前記コンタクトホール内にて前記ドレイン電極と重畳し、前記ドレイン電極に接続される画素電極と、前記画素電極よりも上層側に配され、前記コンタクトホール内にて前記画素電極と重畳し、前記コンタクトホール外に延在して配される第２絶縁膜と、前記第２絶縁膜よりも上層側に配され、少なくとも前記コンタクトホール内にて前記画素電極と重畳して配される導電部と、前記画素電極よりも上層側で前記導電部よりも下層側に配され、前記コンタクトホール内にて前記画素電極と重畳して配される絶縁部と、を備える。
（２）また、上記アレイ基板は、上記（１）に加え、前記第２絶縁膜よりも上層側に配され、少なくとも前記コンタクトホール内にて前記導電部と重畳し、前記導電部に接続される共通電極を備えてもよい。
（３）また、上記アレイ基板は、上記（２）に加え、前記導電部は、遮光性を有し、少なくとも前記第１絶縁膜のうちの前記コンタクトホールの縁部と重畳して配されてもよい。
（４）また、上記アレイ基板は、上記（３）に加え、前記導電部は、金属材料からなり、前記第４導電膜の下層側に配されてもよい。
（５）また、上記アレイ基板は、上記（４）に加え、前記薄膜トランジスタ及び前記画素電極は、当該アレイ基板の面内において複数ずつがマトリクス状に並んで配されており、前記第１絶縁膜は、当該アレイ基板の面内において複数の前記コンタクトホールがマトリクス状に並ぶよう構成されており、前記共通電極は、複数の前記画素電極と重畳するよう、当該アレイ基板の面内においてベタ状に配されており、前記導電部は、前記コンタクトホール内にて前記画素電極と重畳して配される複数の第１導電部と、複数の前記コンタクトホールに跨がるよう延在して複数の前記第１導電部に連なる第２導電部と、を有してもよい。
（６）また、上記アレイ基板は、上記（５）に加え、第１方向に沿って延在し、前記第１方向と交差する第２方向に前記画素電極を挟むよう間隔を空けて並ぶ複数の第１配線と、前記第１配線と交差するよう前記第２方向に沿って延在し、前記第１方向に前記画素電極を挟むよう間隔を空けて並ぶ複数の第２配線と、を備えており、前記導電部は、前記第１方向に沿って延在し、前記第１配線と重畳して配される第１延在部と、前記第２方向に沿って延在し、前記第２配線と重畳して配され、前記第１延在部に連なる第２延在部と、有してもよい。
（７）また、上記アレイ基板は、上記（１）から上記（６）のいずれかに加え、前記第２絶縁膜は、前記絶縁部の下層側に配されてもよい。
（８）また、上記アレイ基板は、上記（７）に加え、前記絶縁部は、上面が、前記第２絶縁膜のうちの前記コンタクトホールの周囲に配される部分の上面よりも低くなるよう形成されてもよい。
（９）また、上記アレイ基板は、上記（８）に加え、前記導電部よりも上層側に配され、少なくとも前記コンタクトホール内にて前記導電部と重畳して配される第２の絶縁部を備えてもよい。
（１０）また、上記アレイ基板は、上記（７）から上記（９）のいずれかに加え、前記絶縁部は、有機材料からなり、前記第２絶縁膜よりも膜厚が大きくてもよい。
（１１）本明細書に記載の技術に関わる表示装置は、上記（１）から上記（１０）のいずれかに記載のアレイ基板と、前記アレイ基板に対向するよう配される対向基板と、を備える。
（１２）本明細書に記載の技術に関わるアレイ基板の製造方法は、第１導電膜を成膜し、前記第１導電膜をパターニングして薄膜トランジスタに含まれるドレイン電極を設け、前記第１導電膜の上層側に第１絶縁膜を成膜し、前記第１絶縁膜をパターニングして前記ドレイン電極と重畳する位置にコンタクトホールを形成し、前記第１絶縁膜の上層側に第２導電膜を成膜し、前記第２導電膜をパターニングして、少なくとも前記コンタクトホール内にて前記ドレイン電極と重畳し、前記ドレイン電極に接続される画素電極を設け、前記第２導電膜よりも上層側に、前記コンタクトホール内にて前記画素電極と重畳し、前記コンタクトホール外に延在して配される第２絶縁膜を成膜し、前記第２導電膜よりも上層側に第３絶縁膜を成膜し、前記第３絶縁膜をパターニングすることで、前記コンタクトホール内にて前記画素電極と重畳して配される絶縁部を設け、前記第２絶縁膜及び前記第３絶縁膜よりも上層側に第３導電膜を成膜し、前記第３導電膜をパターニングして、少なくとも前記コンタクトホール内にて前記画素電極と重畳して配される導電部を設ける。
（１３）また、上記アレイ基板の製造方法は、上記（１２）に加え、前記第２導電膜の上層側に前記第２絶縁膜を成膜し、材料としてポジ型の感光性材料を用いた前記第３絶縁膜を、前記第２絶縁膜の上層側に成膜し、成膜した前記第３絶縁膜を全面露光してから現像し、前記絶縁部を設けてもよい。
本明細書に記載の技術によれば、短絡を防止することができる。
実施形態１に係るヘッドマウントディスプレイを使用者が頭部に装着した状態を示す概略斜視図 ヘッドマウントディスプレイを構成する頭部装着器具に備わる液晶表示装置及びレンズ部と、使用者の眼球と、の光学的関係を示す概略側面図 液晶表示装置を構成する液晶パネルとフレキシブル基板と制御回路基板との接続構成を示す概略平面図 液晶パネルを構成するアレイ基板の表示領域における画素配列に示し、第２金属膜及び第３金属膜からなる構成を網掛け状に示す平面図 アレイ基板の表示領域における画素配列に示し、半導体膜及び第１透明電極膜からなる構成を網掛け状に示す平面図 液晶パネルにおける図４のＡ－Ａ線断面図 アレイ基板における図４のＢ－Ｂ線断面図 アレイ基板の表示領域における画素配列に示し、第１金属膜及び第４金属膜からなる構成を網掛け状に示す平面図 アレイ基板における図４のＢ－Ｂ線断面図のうち、絶縁部付近を拡大した断面図 アレイ基板の製造方法に含まれる第７工程が行われて、第３金属膜がパターニングされた状態を示す図９と同じ切断位置の断面図 アレイ基板の製造方法に含まれる第８工程が行われて、第３層間絶縁膜及び第１平坦化膜がパターニングされた状態を示す図９と同じ切断位置の断面図 アレイ基板の製造方法に含まれる第９工程が行われて、第１透明電極膜がパターニングされた状態を示す図９と同じ切断位置の断面図 アレイ基板の製造方法に含まれる第１０工程が行われて、第４層間絶縁膜がパターニングされた状態を示す図９と同じ切断位置の断面図 アレイ基板の製造方法に含まれる第１１工程が行われて、成膜された第２平坦化膜が全面露光された状態を示す図９と同じ切断位置の断面図 アレイ基板の製造方法に含まれる第１１工程が行われて、第２平坦化膜が現像された状態を示す図９と同じ切断位置の断面図 アレイ基板の製造方法に含まれる第１２工程が行われて、第４金属膜がパターニングされた状態を示す図９と同じ切断位置の断面図 アレイ基板の製造方法に含まれる第１３工程が行われて、第２透明電極膜がパターニングされた状態を示す図９と同じ切断位置の断面図
＜実施形態１＞
実施形態１を図１から図１７によって説明する。本実施形態では、ゴーグル型のヘッドマウントディスプレイ（HMD:Head-Mounted Display）１０ＨＭＤ及びそれに用いられる液晶表示装置１０を例示する。なお、各図面の一部にはＸ軸、Ｙ軸及びＺ軸を示しており、各軸方向が各図面で示した方向となるように描かれている。
図１は、ヘッドマウントディスプレイ１０ＨＭＤを使用者が頭部１０ＨＤに装着した状態を示す概略斜視図である。ゴーグル型のヘッドマウントディスプレイ１０ＨＭＤは、図１に示すように、使用者の頭部１０ＨＤに装着される頭部装着器具１０ＨＭＤａを備える。頭部装着器具１０ＨＭＤａは、使用者の両方の眼を囲っている。
図２は、ヘッドマウントディスプレイ１０ＨＭＤを構成する頭部装着器具１０ＨＭＤａに備わる液晶表示装置１０及びレンズ部１０ＲＥと、使用者の眼球１０ＥＹと、の光学的関係を示す概略側面図である。頭部装着器具１０ＨＭＤａには、図２に示すように、画像を表示する液晶表示装置１０と、液晶表示装置１０に表示された画像を使用者の眼球１０ＥＹに結像させるレンズ部１０ＲＥと、が少なくとも内蔵されている。液晶表示装置１０は、液晶パネル（表示装置）１１と、液晶パネル１１に光を照射するバックライト装置（照明装置）１２と、を少なくとも備える。液晶パネル１１のうちの、レンズ部１０ＲＥ側の板面が、画像を表示する表示面１１ＤＳとされる。レンズ部１０ＲＥは、液晶表示装置１０と使用者の眼球１０ＥＹとの間に介在するよう配される。レンズ部１０ＲＥにより光に屈折作用が付与される。このレンズ部１０ＲＥの焦点距離を調整することで、使用者は、眼球１０ＥＹの水晶体１０ＥＹａを介して網膜１０ＥＹｂに結像される像が、眼球１０ＥＹからの距離Ｌ２の位置に見かけ上存在する仮想ディスプレイ１０ＶＤに表示されている、と認識することができる。この距離Ｌ２は、眼球１０ＥＹから液晶表示装置１０までの実際の距離Ｌ１よりも遙かに大きい。これにより、使用者は、液晶表示装置１０の画面サイズ（例えば０．数インチから数インチ程度）よりも遙かに大きな画面サイズ（例えば数十インチから数百インチ程度）の仮想ディスプレイ１０ＶＤに表示された虚像である拡大画像を視認することができる。
なお、頭部装着器具１０ＨＭＤａに液晶表示装置１０を１つ搭載し、その液晶表示装置１０に右目用画像と左目用画像とを表示させることが可能である。それ以外に、頭部装着器具１０ＨＭＤａに液晶表示装置１０を２つ搭載し、一方の液晶表示装置１０に右目用画像を、他方の液晶表示装置１０に左目用画像を、それぞれ表示させことも可能である。また、頭部装着器具１０ＨＭＤａには、使用者の耳に宛てがわれて音声を発するイヤフォンなどが備えられてもよい。
液晶表示装置１０に備わる液晶パネル１１の構成について、図３などを用いて説明する。図３は、液晶表示装置１０を構成する液晶パネル１１とフレキシブル基板１４と制御回路基板１５との接続構成を示す概略平面図である。なお、バックライト装置１２の構成は、既知の通りであり、例えば、ＬＥＤなどの光源や光源からの光に光学作用を付与することで面状の光に変換する光学部材などを有する。液晶パネル１１には、図３に示すように、表示駆動を行うためのドライバ１３と、フレキシブル基板１４と、がＡＣＦ（Anisotropic Conductive Film）を介して実装されている。フレキシブル基板１４には、ドライバ１３に対して各種入力信号を外部から供給する制御回路基板（信号供給源）１５が接続されている。
液晶パネル１１は、図３に示すように、中央側部分が、画像を表示可能な表示領域（アクティブエリア）ＡＡとされる。液晶パネル１１は、表示領域ＡＡを取り囲む外周側部分が、平面に視て枠状（額縁状）をなす非表示領域（ノンアクティブエリア）ＮＡＡとされる。なお、図３では、一点鎖線が表示領域ＡＡの外形を表しており、当該一点鎖線よりも外側の領域が非表示領域ＮＡＡとなっている。液晶パネル１１は、一対の基板２０，２１を貼り合わせてなる。一対の基板２０，２１のうち、表側（正面側）の基板が、対向基板（ＣＦ基板）２０とされる。一対の基板２０，２１のうち、裏側（背面側）の基板が、アレイ基板（アクティブマトリクス基板）２１とされる。対向基板２０及びアレイ基板２１は、それぞれほぼ透明なガラス基板２０ＧＳ，２１ＧＳを有しており、各ガラス基板２０ＧＳ，２１ＧＳの内面側に各種の膜が積層形成されてなる。なお、両基板２０，２１の外面側には、それぞれ偏光板が貼り付けられている。
図４は、液晶パネル１１を構成するアレイ基板２１の表示領域ＡＡにおける画素配列に示す平面図である。図４では、アレイ基板２１に備わる第２金属膜及び第３金属膜２１Ｆ５からなる構成をそれぞれ異なる網掛け状にして図示する。アレイ基板２１の表示領域ＡＡにおける内面側には、図４に示すように、スイッチング素子であるＴＦＴ（薄膜トランジスタ）２３及び画素電極２４が、Ｘ軸方向及びＹ軸方向に沿って複数ずつマトリクス状（行列状）に並んで設けられる。ＴＦＴ２３及び画素電極２４の周りには、格子状をなすゲート配線（第１配線、走査配線）２６及びソース配線（第２配線、信号配線）２７が取り囲むようにして配設されている。ゲート配線２６は、第２金属膜からなる。ゲート配線２６は、Ｘ軸方向（第１方向）に沿ってほぼ直線状に延在し、Ｙ軸方向に画素電極２４を挟むよう間隔を空けて複数が並んで配される。ゲート電極２３Ａは、第２金属膜からなる。ソース配線２７は、第３金属膜２１Ｆ５からなる。ソース配線２７は、Ｘ軸方向と直交するＹ軸方向（第２方向）に沿ってほぼ直線状に延在し、Ｘ軸方向に画素電極２４を挟むよう間隔を空けて複数が並んで配される。
平面に視たＴＦＴ２３の構成について図４及び図５を用いて説明する。図５は、図４と同様の、アレイ基板２１の表示領域ＡＡにおける画素配列に示す平面図であり、アレイ基板２１に備わる半導体膜及び第１透明電極膜２１Ｆ８からなる構成が、それぞれ異なる網掛け状にして図示される。ＴＦＴ２３は、図４及び図５に示すように、ゲート電極２３Ａと、ソース電極２３Ｂと、ドレイン電極２３Ｃと、チャネル部２３Ｄと、を有する。ゲート電極２３Ａは、ゲート配線２６のうち、チャネル部２３Ｄと重畳する部分からなる。ゲート電極２３Ａは、図４に示すように、ゲート配線２６と同じ第２金属膜からなる。ソース電極２３Ｂは、ソース配線２７のうち、チャネル部２３Ｄと重畳していてチャネル部２３Ｄに接続される部分からなる。ソース配線２７は、部分的に拡幅されており、その拡幅部分がソース電極２３Ｂを構成している。ソース電極２３Ｂは、ドレイン電極２３Ｃよりもゲート配線２６からＹ軸方向に遠い配置とされる。ソース電極２３Ｂは、ソース配線２７と同じ第３金属膜２１Ｆ５からなる。ドレイン電極２３Ｃは、平面に視て縦長の方形状をなし、Ｘ軸方向に隣り合う２つのソース配線２７のほぼ中間位置に配されている。ドレイン電極２３Ｃは、画素電極２４に接続されている。ドレイン電極２３Ｃは、ソース電極２３Ｂと同じ第３金属膜２１Ｆ５からなる。
チャネル部２３Ｄは、図５に示すように、ソース電極２３Ｂからドレイン電極２３Ｃに至るまで途中で複数回（５回）屈曲されるよう、配索されている。チャネル部２３Ｄは、一端部がソース電極２３Ｂと重畳していてソース電極２３Ｂに接続され、他端部がドレイン電極２３Ｃと重畳していてドレイン電極２３Ｃに接続されている。チャネル部２３Ｄは、一端部から所定長さにわたってソース配線２７と重畳するようＹ軸方向に沿って延在し、途中で屈曲されてＹ軸方向に対する斜め方向に沿って延在する。チャネル部２３Ｄは、上記した斜めに延在する部分に対して屈曲されてＹ軸方向に沿って延在し、ゲート配線２６を横切る。チャネル部２３Ｄは、上記したゲート配線２６を横切る部分に対して屈曲されてＸ軸方向に沿って延在し、再び屈曲されてＹ軸方向に沿って延在し、再びゲート配線２６を横切る。チャネル部２３Ｄは、上記した再びゲート配線２６を横切る部分からＹ軸方向に対する斜め方向に沿って延在し、その延出端が他端部となる。このように、チャネル部２３Ｄは、一端部と他端部との中間に位置する中間部分が、折り返し状をなしていて、ゲート配線２６に対して２回交差している。従って、ゲート配線２６は、１つのチャネル部２３Ｄに対して２つの重畳部位、つまり２つのゲート電極２３Ａを有している。１つのＴＦＴ２３は、２つのゲート電極２３Ａを有している。以上のような構成のＴＦＴ２３は、ゲート配線２６によりゲート電極２３Ａに供給される走査信号に基づいて駆動される。すると、ソース配線２７によりソース電極２３Ｂに供給される画像信号に係る電位が、チャネル部２３Ｄを介してドレイン電極２３Ｃに供給される。すると、画素電極２４は、ドレイン電極２３Ｃに供給される画像信号に係る電位に充電される。
平面に視た画素電極２４の構成について図５を用いて説明する。画素電極２４は、図５に示すように、Ｙ軸方向に間隔を空けた一対のゲート配線２６と、Ｘ軸方向に間隔を空けた一対のソース配線２７と、により囲まれた領域に配されている。画素電極２４が配される領域は、縦長の概ね方形状とされる。画素電極２４は、第１透明電極膜２１Ｆ８からなる。画素電極２４は、縦長の画素電極本体２４Ａと、画素電極本体２４ＡのＹ軸方向の一端部に連なるコンタクト部２４Ｂと、を有する。画素電極本体２４Ａは、Ｙ軸方向の一端部から他端部に至るまで、幅寸法の増減を繰り返すよう構成されている。画素電極本体２４Ａは、Ｙ軸方向に間隔を空けた３位置にて幅寸法が最大値となり、それら３位置の中間となる２箇所が括れた平面形状となっている。画素電極本体２４Ａは、外形の大部分が曲線により構成され、一部が直線により構成されている。画素電極本体２４Ａの外形を構成する曲線及び直線は、Ｘ軸方向及びＹ軸方向に対する斜め方向に沿って延びている。コンタクト部２４Ｂは、平面に視て縦長の方形状をなしている。コンタクト部２４Ｂは、自身の接続対象のＴＦＴ２３に接続されるソース配線２７寄りとなるようＸ軸方向に偏在している。コンタクト部２４Ｂは、自身の接続対象のＴＦＴ２３に備わるドレイン電極２３Ｃの全域に対して重畳するよう配されている。コンタクト部２４Ｂは、自身の接続対象のＴＦＴ２３に備わる２つのゲート電極２３Ａの一部ずつに対して重畳するよう配されている。コンタクト部２４Ｂは、自身の接続対象のＴＦＴ２３に備わるチャネル部２３Ｄのうち、他端部（ドレイン電極２３Ｃとの接続部位）や２つの斜めに延在する部分などに対しても重畳するよう配されている。
図６は、液晶パネル１１における画素ＰＸの中央部付近の断面図（図４のＡ－Ａ線断面図）である。液晶パネル１１は、図６に示すように、一対の基板２０，２１間に配されて電界印加に伴って光学特性が変化する物質である液晶分子を含む液晶層（媒質層）２２を有している。液晶パネル１１を構成する対向基板２０の内面側における表示領域ＡＡには、青色（Ｂ）、緑色（Ｇ）及び赤色（Ｒ）を呈する３色のカラーフィルタ２８が設けられている。互いに異なる色を呈する複数のカラーフィルタ２８は、ゲート配線２６の延在方向（Ｘ軸方向）に隣り合うよう並んで配される。互いに異なる色を呈する複数のカラーフィルタ２８は、ソース配線２７の延在方向（概ねＹ軸方向）に沿って延在している。このように、互いに異なる色を呈する複数のカラーフィルタ２８は、全体としてストライプ状に配列されている。これらのカラーフィルタ２８は、アレイ基板２１側の各画素電極２４と平面に視て重畳する配置とされている。互いに異なる色を呈する複数のカラーフィルタ２８は、その境界（色境界）がソース配線２７と重畳する配置とされる。この液晶パネル１１においては、Ｘ軸方向に沿って並ぶＲ，Ｇ，Ｂのカラーフィルタ２８と、各カラーフィルタ２８と対向する３つの画素電極２４と、が３色の画素ＰＸをそれぞれ構成している。そして、この液晶パネル１１においては、Ｘ軸方向に沿って隣り合うＲ，Ｇ，Ｂの３色の画素ＰＸによって所定の階調のカラー表示を可能な表示画素が構成されている。画素ＰＸにおけるＹ軸方向の配列ピッチは、Ｘ軸方向の配列ピッチの３倍程度とされる。
本実施形態に係る液晶パネル１１は、上記したヘッドマウントディスプレイ１０ＨＭＤに用いられるものであることから、極めて高い精細度となっており、図６に示すように、Ｘ軸方向についての画素ＰＸの配列ピッチは、例えば１０．９５μｍ程度となっている。これに対し、ゲート配線２６やソース配線２７の線幅は、例えば１．５μｍ～２．５μｍ程度となっている。また、対向基板２０には、互いに異なる色を呈する複数のカラーフィルタ２８を仕切るよう、ブラックマトリクス２９が設けられている。ブラックマトリクス２９は、Ｙ軸方向に沿ってほぼ直線状に延在し、Ｘ軸方向にカラーフィルタ２８を挟むよう間隔を空けて複数が並んで配される。ブラックマトリクス２９は、アレイ基板２１のソース配線２７と重畳する配置とされる。ブラックマトリクス２９は、ソース配線２７と協働して、異なる色を呈する画素ＰＸ間に生じ得る混色を防ぐことができる。カラーフィルタ２８の上層側（液晶層２２側）には、平坦化のために対向基板２０のほぼ全域にわたってベタ状に配されるオーバーコート膜２０ＯＣが設けられている。対向基板２０のうち、ゲート配線２６及びソース配線２７の交差部位と重畳する特定の位置には、スペーサ２０ＳＰが設けられている（図４の太い二点鎖線を参照）。スペーサ２０ＳＰは、対向基板２０からアレイ基板２１に向けて液晶層２２を貫く形で突き出し、アレイ基板２１の内面に当接可能とされる。スペーサ２０ＳＰにより、一対の基板２０，２１間の間隔を保持することが可能である。スペーサ２０ＳＰは、Ｘ軸方向に２つの画素ＰＸに跨がる形成範囲を有しており、２つのコンタクト部２４Ｂ（２つの後述する第３コンタクトホール２１ＣＨ３）と重畳している。なお、両基板２０，２１のうち、液晶層２２に接する最内面（最上層）には、液晶層２２に含まれる液晶分子を配向させるための配向膜がそれぞれ形成されている。
続いて、共通電極２５に関して図５及び図６を参照しつつ説明する。アレイ基板２１の表示領域ＡＡにおける内面側には、図６に示すように、全ての画素電極２４と重畳する共通電極２５が設けられている。共通電極２５は、画素電極２４よりも上層側に形成されている。共通電極２５は、表示領域ＡＡのほぼ全域にわたって延在していて、ベタ状をなしている。共通電極２５には、図５及び図６に示すように、複数の画素電極２４と重畳する位置に複数の開口部２５Ａが設けられている。図５には、共通電極２５の開口部２５Ａが二点鎖線にて図示されている。共通電極２５は、開口部２５Ａの平面形状が、画素電極本体２４Ａの平面形状と概ね相似形となるよう構成される。共通電極２５は、開口部２５Ａの平面に視た大きさが、画素電極本体２４Ａの平面に視た大きさよりも一回り小さくなるよう構成される。共通電極２５は、開口部２５Ａの縁部が、画素電極本体２４Ａと重畳するよう構成される。共通電極２５には、共通電位（基準電位）の共通電位信号（基準電位信号）が供給される。画素電極２４が充電されると、互いに重畳する画素電極２４と共通電極２５との間に電位差が生じる。すると、画素電極２４と共通電極２５の開口部２５Ａの開口縁との間には、アレイ基板２１の板面に沿う成分に加えて、アレイ基板２１の板面に対する法線方向の成分を含むフリンジ電界（斜め電界）が生じる。このフリンジ電界を利用することで液晶層２２に含まれる液晶分子の配向状態を制御することができる。つまり、本実施形態に係る液晶パネル１１は、動作モードがＦＦＳ（Fringe Field Switching）モードの一種とされている。
ここで、アレイ基板２１のガラス基板２１ＧＳに積層される各種の膜について、図１０から図１７を参照して詳しく説明する。図１０から図１７は、いずれも製造途中のアレイ基板２１におけるドレイン電極２３Ｃ付近の断面図である。アレイ基板２１のガラス基板２１ＧＳには、図１０から図１７に示すように、下層側（ガラス基板２１ＧＳ側）から順に、第１金属膜（第１遮光膜）、ベースコート膜２１Ｆ１、半導体膜、ゲート絶縁膜２１Ｆ２、第２金属膜、第１層間絶縁膜２１Ｆ３、第２層間絶縁膜２１Ｆ４、第３金属膜（第１導電膜）２１Ｆ５、第３層間絶縁膜（第１絶縁膜）２１Ｆ６、第１平坦化膜（第１絶縁膜）２１Ｆ７、第１透明電極膜（第２導電膜）２１Ｆ８、第４層間絶縁膜（第２絶縁膜）２１Ｆ９、第２平坦化膜（第３絶縁膜）２１Ｆ１０、第４金属膜（第３導電膜、第２遮光膜）２１Ｆ１１、第２透明電極膜（第４導電膜）２１Ｆ１２、バンプ膜（第４絶縁膜、第３平坦化膜）、が少なくとも積層形成されている。上記以外にも、アレイ基板２１のガラス基板２１ＧＳには、配向膜などが積層形成されている。なお、第３金属膜２１Ｆ５は、図１０に、第３層間絶縁膜２１Ｆ６及び第１平坦化膜２１Ｆ７は、図１１に、第１透明電極膜２１Ｆ８は、図１２に、第４層間絶縁膜２１Ｆ９は、図１３に、第２平坦化膜２１Ｆ１０は、図１４に、第４金属膜２１Ｆ１１は、図１６に、第２透明電極膜２１Ｆ１２は、図１７に、それぞれ二点鎖線にて図示されている。
第１金属膜、第２金属膜、第３金属膜２１Ｆ５及び第４金属膜２１Ｆ１１は、いずれも１種類の金属材料からなる単層膜または異なる種類の金属材料からなる積層膜や合金とされることで導電性及び遮光性を有している。ベースコート膜２１Ｆ１、ゲート絶縁膜２１Ｆ２、第１層間絶縁膜２１Ｆ３、第２層間絶縁膜２１Ｆ４、第３層間絶縁膜２１Ｆ６及び第４層間絶縁膜２１Ｆ９は、いずれも無機材料（無機樹脂材料）の一種であるＳｉＯ２（酸化シリコン、シリコン酸化物）やＳｉＮｘ（窒化シリコン）などからなる。中でも、第１層間絶縁膜２１Ｆ３及び第２層間絶縁膜２１Ｆ４は、異なる材料により構成されており、第１層間絶縁膜２１Ｆ３が例えばＳｉＮｘからなり、第２層間絶縁膜２１Ｆ４が例えばＳｉＯ２からなる。第１平坦化膜２１Ｆ７、第２平坦化膜２１Ｆ１０及びバンプ膜は、有機材料（有機樹脂材料）の一種であるＰＭＭＡ（アクリル樹脂）などからなる。有機材料からなる第１平坦化膜２１Ｆ７、第２平坦化膜２１Ｆ１０及びバンプ膜は、無機材料からなるベースコート膜２１Ｆ１、ゲート絶縁膜２１Ｆ２、第１層間絶縁膜２１Ｆ３、第２層間絶縁膜２１Ｆ４、第３層間絶縁膜２１Ｆ６及び第４層間絶縁膜２１Ｆ９よりも膜厚が大きいのが通常である。第１平坦化膜２１Ｆ７、第２平坦化膜２１Ｆ１０及びバンプ膜のうち、少なくとも第２平坦化膜２１Ｆ１０は、感光性材料からなる。本実施形態では、第２平坦化膜２１Ｆ１０の感光性材料は、ポジ型とされる。半導体膜は、多結晶化されたシリコン薄膜（多結晶シリコン薄膜）の一種であるＣＧシリコン（Continuous Grain Silicon）薄膜からなる。ＣＧシリコン薄膜は、例えばアモルファスシリコン薄膜に金属材料を添加し、５５０℃以下程度の低温で短時間の熱処理を行うことで形成されており、それによりシリコン結晶の結晶粒界における原子配列に連続性を有している。第１透明電極膜２１Ｆ８及び第２透明電極膜２１Ｆ１２は、例えばＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの透明電極材料からなる。
続いて、ＴＦＴ２３の断面構成と上記したアレイ基板２１の各膜との関係について主に図７及び図８を用いて説明する。図７は、アレイ基板２１をチャネル部２３Ｄに沿って切断した断面図（図４のＢ－Ｂ線断面図）である。図８は、図４及び図５と同様の、アレイ基板２１の表示領域ＡＡにおける画素配列に示す図であり、アレイ基板２１に備わる第１金属膜及び第４金属膜２１Ｆ１１からなる構成が、それぞれ異なる網掛け状にして図示される。まず、ＴＦＴ２３は、図７に示すように、いわゆるトップゲート型であり、ゲート電極２３Ａが、チャネル部２３Ｄに対してゲート絶縁膜２１Ｆ２を介して上層側に重畳配置されている。アレイ基板２１には、図７及び図８に示すように、第１金属膜からなり、チャネル部２３Ｄに対して重畳する第１遮光部３０が設けられている。第１遮光部３０は、チャネル部２３Ｄに対して下層側に配されているので、バックライト装置１２からチャネル部２３Ｄに対して下層側から照射される光を遮ることができる。これにより、チャネル部２３Ｄに光が照射された場合に生じ得るＴＦＴ２３の特性の変動を抑制することができる。第１遮光部３０は、Ｘ軸方向に沿って延在する横長の略方形状とされる。第１遮光部３０は、複数の画素ＰＸに跨がる長さ寸法を有しており、複数のＴＦＴ２３に備わる各チャネル部２３Ｄに対して重畳配置される。第１遮光部３０は、幅寸法がＸ軸方向についての位置に応じて変化するものの、最小の幅寸法がゲート配線２６の線幅よりも大きい。第１遮光部３０は、各チャネル部２３Ｄのうち、折り返し部分の一部を除く殆どの部分に対して重畳配置される。また、第１遮光部３０は、複数のＴＦＴ２３に備わる各ゲート電極２３Ａ及び各ドレイン電極２３Ｃに対して重畳配置される。また、第１遮光部３０は、対向基板２０のスペーサ２０ＳＰに対して重畳配置される。
ベースコート膜２１Ｆ１は、図７に示すように、第１金属膜からなる第１遮光部３０と、半導体膜からなるチャネル部２３Ｄと、の間にＺ軸方向に介在し、両者を絶縁状態に保つ。ベースコート膜２１Ｆ１によりガラス基板２１ＧＳからの不純物が半導体膜に拡散するのを防ぐことができる。ゲート絶縁膜２１Ｆ２は、半導体膜からなるチャネル部２３Ｄと、第２金属膜からなるゲート電極２３Ａと、の間にＺ軸方向に介在し、両者を絶縁状態に保つ。第１層間絶縁膜２１Ｆ３及び第２層間絶縁膜２１Ｆ４は、連続して成膜されている。第１層間絶縁膜２１Ｆ３及び第２層間絶縁膜２１Ｆ４は、第２金属膜からなるゲート配線２６と、第３金属膜２１Ｆ５からなるソース配線２７と、の間にＺ軸方向に介在し、両者を絶縁状態に保つ（図４を参照）。ゲート絶縁膜２１Ｆ２、第１層間絶縁膜２１Ｆ３及び第２層間絶縁膜２１Ｆ４のうち、ソース電極２３Ｂと重畳する位置には、第１コンタクトホール２１ＣＨ１が開口形成されている。第１コンタクトホール２１ＣＨ１を通してソース電極２３Ｂとチャネル部２３Ｄとが接続される。ゲート絶縁膜２１Ｆ２、第１層間絶縁膜２１Ｆ３及び第２層間絶縁膜２１Ｆ４のうち、ドレイン電極２３Ｃと重畳する位置には、第２コンタクトホール２１ＣＨ２が開口形成されている。第２コンタクトホール２１ＣＨ２を通してドレイン電極２３Ｃとチャネル部２３Ｄとが接続される。第２コンタクトホール２１ＣＨ２は、一部がドレイン電極２３Ｃに対して図７に示す左側（図４に示す上側）にオフセットした配置とされる。
第３層間絶縁膜２１Ｆ６及び第１平坦化膜２１Ｆ７は、図７に示すように、連続して成膜されている。第３層間絶縁膜２１Ｆ６及び第１平坦化膜２１Ｆ７は、第３金属膜２１Ｆ５からなるドレイン電極２３Ｃと、第１透明電極膜２１Ｆ８からなる画素電極２４と、の間にＺ軸方向に介在する。第３層間絶縁膜２１Ｆ６及び第１平坦化膜２１Ｆ７のうち、ドレイン電極２３Ｃと重畳する位置には、第３コンタクトホール（コンタクトホール）２１ＣＨ３が開口形成されている。第３コンタクトホール２１ＣＨ３を通してドレイン電極２３Ｃと画素電極２４のコンタクト部２４Ｂとが接続される。第３コンタクトホール２１ＣＨ３は、図５に示すように、平面に視てコンタクト部２４Ｂよりも一回り小さい方形状をなしており、コンタクト部２４Ｂの外周端部を除いた大部分に対して重畳して配されている。第３コンタクトホール２１ＣＨ３は、図４に示すように、ドレイン電極２３Ｃの概ね全域に対して重畳して配されている。方形をなすドレイン電極２３Ｃは、４辺の端部のうち、一端部（図４に示す上側の端部）を除く３つの端部２３Ｃ１が第３コンタクトホール２１ＣＨ３内に配されている。第３コンタクトホール２１ＣＨ３は、第２コンタクトホール２１ＣＨ２のうちのドレイン電極２３Ｃと重畳する部分に対しては重畳するものの、第２コンタクトホール２１ＣＨ２のうちのドレイン電極２３Ｃとは非重畳となる部分に対しては非重畳とされる。
画素電極２４は、図７に示すように、第１透明電極膜２１Ｆ８からなる。共通電極２５は、第２透明電極膜２１Ｆ１２からなる。第４層間絶縁膜２１Ｆ９は、アレイ基板２１の板面内においてほぼ全域にわたってベタ状に配されている。つまり、第４層間絶縁膜２１Ｆ９は、第３コンタクトホール２１ＣＨ３の内外にわたって配されている。第４層間絶縁膜２１Ｆ９のうち、第３コンタクトホール２１ＣＨ３外に配される部分は、第１透明電極膜２１Ｆ８からなる画素電極２４と、第２透明電極膜２１Ｆ１２からなる共通電極２５と、の間にＺ軸方向に介在し、これらを絶縁状態に保つ。第４層間絶縁膜２１Ｆ９の膜厚及び比誘電率は、画素電極２４と共通電極２５との間に生じる電界強度に影響を及ぼすため、それぞれ適正な値とする必要がある。第４層間絶縁膜２１Ｆ９の膜厚及び比誘電率を適正な値とするには、第４層間絶縁膜２１Ｆ９の材料として無機材料を用いるのが好ましいが、必ずしもその限りではない。第４層間絶縁膜２１Ｆ９のうち、第３コンタクトホール２１ＣＨ３内に配される部分は、第１透明電極膜２１Ｆ８からなる画素電極２４と、第４金属膜２１Ｆ１１からなる第２遮光部（導電部）３１と、の間にＺ軸方向に介在し、これらを絶縁状態に保つ。ドレイン電極２３Ｃのうち、第３コンタクトホール２１ＣＨ３内に配される３つの端部２３Ｃ１（図４を参照）には、上層側に第４層間絶縁膜２１Ｆ９が積層されている。このため、第４層間絶縁膜２１Ｆ９のうち、第３コンタクトホール２１ＣＨ３内に配される部分には、ドレイン電極２３Ｃの３つの端部２３Ｃ１に起因する段差がそれぞれ生じている。第２遮光部３１に関しては、次の段落以降で詳しく説明する。第２平坦化膜２１Ｆ１０は、詳細は後述する絶縁部３２を構成する。
アレイ基板２１には、図８に示すように、第４金属膜２１Ｆ１１からなる第２遮光部３１が設けられている。第２遮光部３１は、ゲート配線２６及びソース配線２７に対して重畳するよう、平面に視て略格子状に形成されている。第２遮光部３１は、Ｘ軸方向に沿って延在する第１延在部３１Ａと、Ｙ軸方向に沿って延在する第２延在部３１Ｂと、を有する。第１延在部３１Ａは、ゲート配線２６と重畳して配される。第１延在部３１Ａは、Ｙ軸方向に隣り合う２つの画素ＰＸ（画素電極２４）の間を行き交おうとする光を遮ることができる。第２延在部３１Ｂは、ソース配線２７と重畳して配される。第２延在部３１Ｂは、対向基板２０のブラックマトリクス２９と協働して、Ｘ軸方向に隣り合う２つの画素ＰＸの間を行き交おうとする光を遮ることができる。特に、本実施形態に係る液晶パネル１１は、ヘッドマウントディスプレイ１０ＨＭＤに用いられるものであり、極めて高い精細度であることから、隣り合う画素ＰＸの間で光が行き来し難くなることで、高い表示品位が得られる。第１延在部３１Ａ及び第２延在部３１Ｂは、互いに交差する部位同士が連ねられている。そして、第２遮光部３１は、その全域が、自身の上層側に積層される第２透明電極膜２１Ｆ１２からなる共通電極２５に対して接し、電気的に接続されている。このように、略格子状をなす第２遮光部３１は、導電性を有していて共通電極２５に電気的に接続されているので、共通電極２５に生じ得る抵抗分布を低減することができる。しかも、第２遮光部３１は、上層側に積層される共通電極２５によって覆われていて、表側の外部に露出することが避けられている。これにより、第２遮光部３１が電触反応により腐食する事態が生じ難くなっている。
第１延在部３１Ａは、図８に示すように、第１遮光部３０に対して重畳配置される。第１延在部３１Ａの幅寸法は、第１遮光部３０の幅寸法よりも小さい。第１延在部３１Ａは、複数の第１導電部３１Ａ１と、第２導電部３１Ａ２と、を有する。複数の第１導電部３１Ａ１は、複数の第３コンタクトホール２１ＣＨ３内にて複数の画素電極２４の各コンタクト部２４Ｂと重畳して配される。ここで、第３コンタクトホール２１ＣＨ３付近では、第３コンタクトホール２１ＣＨ３に起因して例えば配向膜の平坦性が損なわれる場合があり、その場合には液晶分子に配向不良が生じるおそれがある。液晶分子に配向不良が生じると、第３コンタクトホール２１ＣＨ３付近において常に光が透過する光漏れが生じるおそれがある。その点、上記のような第１導電部３１Ａ１が備えられていれば、第３コンタクトホール２１ＣＨ３付近を漏れ出そうとする光を第１導電部３１Ａ１により遮ることができ、光漏れを抑制することができる。複数の第１導電部３１Ａ１は、Ｘ軸方向及びＹ軸方向にそれぞれ間隔を空けて配されている。第１導電部３１Ａ１は、少なくとも第１平坦化膜２１Ｆ７のうちの第３コンタクトホール２１ＣＨ３の縁部２１ＣＨ３Ａと重畳して配される。このように、第１導電部３１Ａ１により第３コンタクトホール２１ＣＨ３が全域にわたって覆われているから、第３コンタクトホール２１ＣＨ３からの光漏れが防がれる確実性が高くなっている。互いに重畳する第１導電部３１Ａ１とコンタクト部２４Ｂとの間には、少なくとも第４層間絶縁膜２１Ｆ９が介在することで、両者の絶縁状態が保たれる。第２導電部３１Ａ２は、複数の第３コンタクトホール２１ＣＨ３に跨がるようＸ軸方向に延在し、Ｘ軸方向に間隔を空けて配される複数の第１重畳部３１Ａ１に連なっている。第２導電部３１Ａ２は、Ｘ軸方向に間隔を空けて隣り合う２つの第１導電部３１Ａ１の中間に存在するソース配線２７を横切って配される。このように、第１延在部３１Ａは、第２導電部３１Ａ２に複数の第１重畳部３１Ａ１が連なる構成とされているので、Ｘ軸方向に関して共通電極２５に生じ得る抵抗分布を低減することができる。
アレイ基板２１には、図９に示すように、第３金属膜２１Ｆ５からなる画素電極２４よりも上層側で第４金属膜２１Ｆ１１からなる第２遮光部３１よりも下層側に配される第２平坦化膜２１Ｆ１０からなる絶縁部３２が設けられている。図９は、図７と同じ断面図であり、絶縁部３２付近を拡大した断面図である。絶縁部３２は、第３コンタクトホール２１ＣＨ３内にて画素電極２４と重畳して配される。絶縁部３２は、第３コンタクトホール２１ＣＨ３内にて、第４層間絶縁膜２１Ｆ９と、第２遮光部３１の第１導電部３１Ａ１と、の間にＺ軸方向に介在して配される。つまり、画素電極２４のコンタクト部２４Ｂと、第２遮光部３１の第１導電部３１Ａ１と、の間には、第４層間絶縁膜２１Ｆ９に加えて、絶縁部３２がＺ軸方向に介在している。既述した通り、第４層間絶縁膜２１Ｆ９のうち、第３コンタクトホール２１ＣＨ３内に配される部分には、ドレイン電極２３Ｃの３つの端部２３Ｃ１に起因する段差が生じている。この第４層間絶縁膜２１Ｆ９の段差部分は、下地である画素電極２４のコンタクト部２４Ｂに対するカバレッジが悪化するため、膜切れが生じるおそれがある。その点、画素電極２４のコンタクト部２４Ｂと、第２遮光部３１の第１導電部３１Ａ１と、の間には、第２平坦化膜２１Ｆ１０からなる絶縁部３２がＺ軸方向に介在するよう配されているから、膜切れに起因して第４層間絶縁膜２１Ｆ９に開口が生じたとしても、当該開口を通してコンタクト部２４Ｂが第１導電部３１Ａ１と短絡する事態が生じ難くなっている。特に、本実施形態では、第２遮光部３１に対して上層側に共通電極２５が積層されていて相互に電気的に接続された構成となっている。絶縁部３２によって共通電極２５と画素電極２４とが第２遮光部３１を介して短絡する事態が生じ難くなっている。従って、画素電極２４が共通電極２５と同電位になることに起因する表示不良が生じ難くなる。
また、絶縁部３２は、図９に示すように、上面３２Ａが、第４層間絶縁膜２１Ｆ９のうちの第３コンタクトホール２１ＣＨ３の周囲に配される部分の上面２１Ｆ９Ａよりも低くなるよう形成されている。つまり、絶縁部３２は、第４層間絶縁膜２１Ｆ９のうちの第３コンタクトホール２１ＣＨ３の周囲に配される部分の上面２１Ｆ９Ａから上向きに突き出すことが避けられている。これにより、絶縁部３２が他の構造物と干渉する事態が避けられる。このような構成では、第３コンタクトホール２１ＣＨ３の周囲に配される部分の上面２１Ｆ９Ａと、第４層間絶縁膜２１Ｆ９のうち、第３コンタクトホール２１ＣＨ３内に配される部分の上面２１Ｆ９Ｂと、の間には、ギャップが生じている。これに対し、第２平坦化膜２１Ｆ１０からなる絶縁部３２は、無機材料からなる第４層間絶縁膜２１Ｆ９よりも膜厚が大きくされている。このように、第４層間絶縁膜２１Ｆ９よりも膜厚が大きい第２平坦化膜２１Ｆ１０からなる絶縁部３２が、第３コンタクトホール２１ＣＨ３内に配されることで、上記したギャップを緩和することができる。
アレイ基板２１には、図９に示すように、バンプ膜からなるバンプ部（第２の絶縁部）３３が設けられている。バンプ部３３は、少なくとも第３コンタクトホール２１ＣＨ３内にて第２遮光部３１の第１導電部３１Ａ１と重畳して配されている。このようにすれば、絶縁部３２上面３２Ａと、第４層間絶縁膜２１Ｆ９のうちの第３コンタクトホール２１ＣＨ３の周囲に配される部分の上面２１Ｆ９Ａと、の間にギャップを、バンプ部３３によって緩和することができる。バンプ部３３は、図４に示すように、第１導電部３１Ａ１及び第３コンタクトホール２１ＣＨ３の配列に対応して、Ｘ軸方向及びＹ軸方向にそれぞれ間隔を空けて複数が配されている。複数のバンプ部３３には、対向基板２０のスペーサ２０ＳＰに対して重畳配置されるバンプ部３３が含まれている。スペーサ２０ＳＰに対して重畳配置されるバンプ部３３は、スペーサ２０ＳＰと同様に、Ｘ軸方向に２つの画素ＰＸに跨がる形成範囲を有しており、２つの第３コンタクトホール２１ＣＨ３と重畳している。スペーサ２０ＳＰに対して重畳配置されるバンプ部３３は、スペーサ２０ＳＰを受けることができる。つまり、バンプ部３３は、スペーサ２０ＳＰと協働して、一対の基板２０，２１間の間隔を保持する機能を発揮することができる。また、複数のバンプ部３３のうち、スペーサ２０ＳＰとは非重畳となるバンプ部３３は、一対の基板２０，２１のいずれかに外力が作用して撓んだ場合に、対向基板２０の内面を受けてそれ以上の撓みを規制することが可能とされる。
本実施形態は以上のような構造であり、続いて液晶パネル１１を構成するアレイ基板２１の製造方法を説明する。本実施形態に係るアレイ基板２１の製造方法は、第１金属膜を成膜してパターニングする第１工程と、ベースコート膜２１Ｆ１を成膜する第２工程と、半導体膜を成膜してパターニングする第３工程と、ゲート絶縁膜２１Ｆ２を成膜してパターニングする第４工程と、第２金属膜を成膜してパターニングする第５工程と、第１層間絶縁膜２１Ｆ３及び第２層間絶縁膜２１Ｆ４を順次に成膜してパターニングする第６工程と、第３金属膜２１Ｆ５を成膜してパターニングする第７工程と、第３層間絶縁膜２１Ｆ６及び第１平坦化膜２１Ｆ７を順次に成膜してパターニングする第８工程と、第１透明電極膜２１Ｆ８を成膜してパターニングする第９工程と、第４層間絶縁膜２１Ｆ９を成膜してパターニングする第１０工程と、第２平坦化膜２１Ｆ１０を成膜してパターニングする第１１工程と、第４金属膜２１Ｆ１１を成膜してパターニングする第１２工程と、第２透明電極膜２１Ｆ１２を成膜してパターニングする第１３工程と、バンプ膜を成膜してパターニングする第１４工程と、を少なくとも含む。以下では、第７工程から第１３工程までについて図１０から図１７を用いて説明する。
第７工程について説明する。第７工程では、第２層間絶縁膜２１Ｆ４の上層側にいずれもベタ状の第３金属膜２１Ｆ５及びレジスト膜が続けて成膜される。その後、露光装置及びフォトマスクを用いてレジスト膜が露光・現像される。現像されたレジスト膜を介して第３金属膜２１Ｆ５がエッチングされることで、図１０に示すように、第３金属膜２１Ｆ５のパターニングが行われる。その結果、第３金属膜２１Ｆ５の一部によりドレイン電極２３Ｃが形成される。第３金属膜２１Ｆ５のうちのドレイン電極２３Ｃとは別の部分によりソース配線２７及びソース電極２３Ｂなどが形成される。
第８工程について説明する。第８工程では、第３金属膜２１Ｆ５の上層側にいずれもベタ状の第３層間絶縁膜２１Ｆ６、第１平坦化膜２１Ｆ７及びレジスト膜が続けて成膜される。その後、露光装置及びフォトマスクを用いてレジスト膜が露光・現像される。現像されたレジスト膜を介して第３層間絶縁膜２１Ｆ６及び第１平坦化膜２１Ｆ７がエッチングされることで、図１１に示すように、第３層間絶縁膜２１Ｆ６及び第１平坦化膜２１Ｆ７のパターニングが行われる。その結果、第３層間絶縁膜２１Ｆ６及び第１平坦化膜２１Ｆ７のうち、ドレイン電極２３Ｃと重畳する位置に第３コンタクトホール２１ＣＨ３が開口形成される。
第９工程について説明する。第９工程では、第１平坦化膜２１Ｆ７の上層側にいずれもベタ状の第１透明電極膜２１Ｆ８及びレジスト膜が続けて成膜される。その後、露光装置及びフォトマスクを用いてレジスト膜が露光・現像される。現像されたレジスト膜を介して第１透明電極膜２１Ｆ８がエッチングされることで、図１２に示すように、第１透明電極膜２１Ｆ８のパターニングが行われる。その結果、第１透明電極膜２１Ｆ８により画素電極２４が形成される。形成された画素電極２４のうちのコンタクト部２４Ｂは、第３コンタクトホール２１ＣＨ３を通してドレイン電極２３Ｃに接続される。
第１０工程について説明する。第１０工程では、第１透明電極膜２１Ｆ８の上層側にいずれもベタ状の第４層間絶縁膜２１Ｆ９及びレジスト膜が続けて成膜される。その後、露光装置及びフォトマスクを用いてレジスト膜が露光・現像される。現像されたレジスト膜を介して第４層間絶縁膜２１Ｆ９がエッチングされることで、図１３に示すように、第４層間絶縁膜２１Ｆ９のパターニングが行われる。第４層間絶縁膜２１Ｆ９は、第３コンタクトホール２１ＣＨ３内に配される部分が、第３コンタクトホール２１ＣＨ３外に配される部分よりも低い配置となる。第４層間絶縁膜２１Ｆ９には、下地の凹凸に応じた段差が生じ得る。特に、第４層間絶縁膜２１Ｆ９のうち、第３コンタクトホール２１ＣＨ３内に配される部分には、ドレイン電極２３Ｃの３つの端部２３Ｃ１に起因する段差が生じる。この第４層間絶縁膜２１Ｆ９の段差部分は、下地である画素電極２４のコンタクト部２４Ｂに対するカバレッジが悪化するため、膜切れが生じるおそれがある。
第１１工程について説明する。第１１工程では、図１４に示すように、第４層間絶縁膜２１Ｆ９の上層側にベタ状の第２平坦化膜２１Ｆ１０を成膜する。成膜された第２平坦化膜２１Ｆ１０は、第３コンタクトホール２１ＣＨ３内に配される部分が、第３コンタクトホール２１ＣＨ３外に配される部分よりも厚みが大きくなる。その後、ポジ型の感光性材料からなる第２平坦化膜２１Ｆ１０は、上層側にレジスト膜が積層形成されることがなく、露光装置によって全面露光される。なお、図１４では、第２平坦化膜２１Ｆ１０に照射される露光光を下向きの矢線にて表現している。
このとき、単位時間当たりの照射光量や露光時間などを調整することで、次のような選択的な露光を図ることが可能となる。すなわち、第２平坦化膜２１Ｆ１０のうちの第３コンタクトホール２１ＣＨ３外に配される部分を全深さにわたって露光し、第３コンタクトホール２１ＣＨ３内に配される部分のうちの上面側部分（上層側部分）を選択的に露光し、第３コンタクトホール２１ＣＨ３内に配される部分のうちの底面側部分（下層側部分）を選択的に非露光とすることが可能である。このように露光した第２平坦化膜２１Ｆ１０を現像すると、第２平坦化膜２１Ｆ１０の非露光部分（第３コンタクトホール２１ＣＨ３内に配される部分のうちの底面側部分）が残存するようパターニングされる。これにより、図１５に示すように、選択的に第３コンタクトホール２１ＣＨ３内に配された絶縁部３２を設けることができる。
このようにして設けられた絶縁部３２は、図１５に示すように、第３コンタクトホール２１ＣＨ３内において第４層間絶縁膜２１Ｆ９の上層側に積層される。従って、仮に、第４層間絶縁膜２１Ｆ９の段差部分に、膜切れに起因する開口が生じたとしても、その開口を絶縁部３２により塞ぐことができる。また、露光に際し、単位時間当たりの照射光量や露光時間などを調整することで、絶縁部３２の上面３２Ａを、第４層間絶縁膜２１Ｆ９のうちの第３コンタクトホール２１ＣＨ３の周囲に配される部分の上面２１Ｆ９Ａよりも低くなるよう容易に形成することができる。また、第１１工程は、第１０工程の後に行われるので、第４層間絶縁膜２１Ｆ９のパターニングに伴って第２平坦化膜２１Ｆ１０がエッチングされることが避けられている。第２平坦化膜２１Ｆ１０は、エッチングにより塵埃が生じ易い有機材料からなることから、エッチングされることがない第２平坦化膜２１Ｆ１０からは塵埃が生じ難くなる。
第１２工程について説明する。第１２工程では、第２平坦化膜２１Ｆ１０の上層側にいずれもベタ状の第４金属膜２１Ｆ１１及びレジスト膜が続けて成膜される。その後、露光装置及びフォトマスクを用いてレジスト膜が露光・現像される。現像されたレジスト膜を介して第４金属膜２１Ｆ１１がエッチングされることで、図１６に示すように、第４金属膜２１Ｆ１１のパターニングが行われる。その結果、第４金属膜２１Ｆ１１により第２遮光部３１が形成される。第２遮光部３１のうちの第１延在部３１Ａの第１導電部３１Ａ１は、第３コンタクトホール２１ＣＨ３内において絶縁部３２の上層側に積層される。第１導電部３１Ａ１と画素電極２４のコンタクト部２４Ｂとの間には、第４層間絶縁膜２１Ｆ９に加えて絶縁部３２が介在しているから、膜切れに起因して第４層間絶縁膜２１Ｆ９に開口が生じていたとしても、その開口が絶縁部３２により塞がれる。これにより、第１導電部３１Ａ１とコンタクト部２４Ｂとが短絡する事態が生じ難くなっている。
第１３工程について説明する。第１３工程では、第４金属膜２１Ｆ１１の上層側にいずれもベタ状の第２透明電極膜２１Ｆ１２及びレジスト膜が続けて成膜される。その後、露光装置及びフォトマスクを用いてレジスト膜が露光・現像される。現像されたレジスト膜を介して第２透明電極膜２１Ｆ１２がエッチングされることで、図１７に示すように、第２透明電極膜２１Ｆ１２のパターニングが行われる。その結果、第２透明電極膜２１Ｆ１２により共通電極２５が形成される。共通電極２５は、第２遮光部３１の上層側に積層されて第２遮光部３１と電気的に接続される。絶縁部３２によって共通電極２５が、第２遮光部３１を介してコンタクト部２４Ｂと短絡する事態が生じ難くなる。これにより、画素電極２４が共通電極２５と同電位になることに起因する表示不良が生じ難くなる。
以上説明したように本実施形態のアレイ基板２１は、少なくともドレイン電極２３Ｃを含むＴＦＴ（薄膜トランジスタ）２３と、ドレイン電極２３Ｃの上層側に配されてドレイン電極２３Ｃと重畳する位置に第３コンタクトホール（コンタクトホール）２１ＣＨ３が形成された第１絶縁膜である第３層間絶縁膜２１Ｆ６及び第１平坦化膜２１Ｆ７と、第１絶縁膜である第３層間絶縁膜２１Ｆ６及び第１平坦化膜２１Ｆ７の上層側に配され、少なくとも第３コンタクトホール２１ＣＨ３内にてドレイン電極２３Ｃと重畳し、ドレイン電極２３Ｃに接続される画素電極２４と、画素電極２４よりも上層側に配され、第３コンタクトホール２１ＣＨ３内にて画素電極２４と重畳し、第３コンタクトホール２１ＣＨ３外に延在して配される第４層間絶縁膜（第２絶縁膜）２１Ｆ９と、第４層間絶縁膜２１Ｆ９よりも上層側に配され、少なくとも第３コンタクトホール２１ＣＨ３内にて画素電極２４と重畳して配される第２遮光部（導電部）３１と、画素電極２４よりも上層側で第２遮光部３１よりも下層側に配され、第３コンタクトホール２１ＣＨ３内にて画素電極２４と重畳して配される絶縁部３２と、を備える。
このように、ＴＦＴ２３に含まれるドレイン電極２３Ｃに対して第３コンタクトホール２１ＣＨ３を通して接続される画素電極２４は、第３コンタクトホール２１ＣＨ３の内外にわたって配される第４層間絶縁膜２１Ｆ９によって第２遮光部３１とは絶縁状態に保たれる。ここで、例えば、ドレイン電極２３Ｃの端部２３Ｃ１が第３コンタクトホール２１ＣＨ３内に配される位置関係となった場合、第４層間絶縁膜２１Ｆ９のうちのドレイン電極２３Ｃの端部２３Ｃ１と重なる部分には、ドレイン電極２３Ｃの端部２３Ｃ１に起因する段差が生じる。この第４層間絶縁膜２１Ｆ９の段差部分は、下地に対するカバレッジが悪化するため、膜切れが生じるおそれがある。その場合でも、画素電極２４と第２遮光部３１との間には、絶縁部３２が介在するよう配されているから、膜切れに起因して第４層間絶縁膜２１Ｆ９に開口が生じたとしても、当該開口を通して画素電極２４が第２遮光部３１と短絡する事態が生じ難くなる。
また、第４層間絶縁膜２１Ｆ９よりも上層側に配され、少なくとも第３コンタクトホール２１ＣＨ３内にて第２遮光部３１と重畳し、第２遮光部３１に接続される共通電極２５を備える。このようにすれば、第２遮光部３１が画素電極２４と短絡するのが避けられるから、第２遮光部３１に接続される共通電極２５が、第２遮光部３１を介して画素電極２４と短絡する事態が生じ難くなる。
また、第２遮光部３１は、遮光性を有し、少なくとも第１絶縁膜に含まれる第１平坦化膜２１Ｆ７のうちの第３コンタクトホール２１ＣＨ３の縁部２１ＣＨ３Ａと重畳して配される。このようにすれば、遮光性を有する第２遮光部３１によって第３コンタクトホール２１ＣＨ３が全域にわたって覆われることになるから、第３コンタクトホール２１ＣＨ３からの光漏れが防がれる確実性が高くなる。
また、第２遮光部３１は、金属材料からなり、共通電極２５の下層側に配される。このようにすれば、金属材料からなる第２遮光部３１が共通電極２５により上層側から覆われるから、第２遮光部３１が電食反応により腐食する事態が生じ難くなる。
また、ＴＦＴ２３及び画素電極２４は、当該アレイ基板２１の面内において複数ずつがマトリクス状に並んで配されており、第１絶縁膜である第３層間絶縁膜２１Ｆ６及び第１平坦化膜２１Ｆ７は、当該アレイ基板２１の面内において複数の第３コンタクトホール２１ＣＨ３がマトリクス状に並ぶよう構成されており、共通電極２５は、複数の画素電極２４と重畳するよう、当該アレイ基板２１の面内においてベタ状に配されており、第２遮光部３１は、第３コンタクトホール２１ＣＨ３内にて画素電極２４と重畳して配される複数の第１導電部３１Ａ１と、複数の第３コンタクトホール２１ＣＨ３に跨がるよう延在して複数の第１導電部３１Ａ１に連なる第２導電部３１Ａ２と、を有する。このようにすれば、共通電極２５に接する第２遮光部３１が、複数の第３コンタクトホール２１ＣＨ３に跨がるよう延在して複数の第１導電部３１Ａ１に連なる第２導電部３１Ａ２を有しているので、共通電極２５の抵抗分布を低減するのに有用である。第２導電部３１Ａ２は、隣り合う２つの画素電極２４の間を仕切るよう配されるので、隣り合う２つの画素電極２４の間を行き交おうとする光を遮ることができる。
また、第１方向に沿って延在し、第１方向と交差する第２方向に画素電極２４を挟むよう間隔を空けて並ぶ複数のゲート配線（第１配線）２６と、ゲート配線２６と交差するよう第２方向に沿って延在し、第１方向に画素電極２４を挟むよう間隔を空けて並ぶ複数のソース配線（第２配線）２７と、を備えており、第２遮光部３１は、第１方向に沿って延在し、ゲート配線２６と重畳して配される第１延在部３１Ａと、第２方向に沿って延在し、ソース配線２７と重畳して配され、第１延在部３１Ａに連なる第２延在部３１Ｂと、有する。このようにすれば、互いに連なる第１延在部３１Ａと第２延在部３１Ｂとにより第２遮光部３１が格子状をなしているから、共通電極２５の抵抗分布を低減するのにより有用である。第１延在部３１Ａは、第２方向に隣り合う２つの画素電極２４の間を仕切るよう配されるので、第２方向に隣り合う２つの画素電極２４の間を行き交おうとする光を遮ることができる。第２延在部３１Ｂは、第１方向に隣り合う２つの画素電極２４の間を仕切るよう配されるので、第１方向に隣り合う２つの画素電極２４の間を行き交おうとする光を遮ることができる。
また、第４層間絶縁膜２１Ｆ９は、絶縁部３２の下層側に配される。このようにすれば、第４層間絶縁膜２１Ｆ９をパターニングする際には、絶縁部３２が存在しないことから、第４層間絶縁膜２１Ｆ９のパターニングに伴って絶縁部３２がエッチングされるのが避けられる。
また、絶縁部３２は、上面３２Ａが、第４層間絶縁膜２１Ｆ９のうちの第３コンタクトホール２１ＣＨ３の周囲に配される部分の上面２１Ｆ９Ａよりも低くなるよう形成される。このようにすれば、第４層間絶縁膜２１Ｆ９のうちの第３コンタクトホール２１ＣＨ３の周囲に配される部分の上面２１Ｆ９Ａから絶縁部３２が上向きに突き出すことが避けられる。これにより、絶縁部３２が他の構造物と干渉する事態が避けられる。
また、第２遮光部３１よりも上層側に配され、少なくとも第３コンタクトホール２１ＣＨ３内にて第２遮光部３１と重畳して配されるバンプ部（第２の絶縁部）３３を備える。絶縁部３２の上面３２Ａと、第４層間絶縁膜２１Ｆ９のうちの第３コンタクトホール２１ＣＨ３の周囲に配される部分の上面２１Ｆ９Ａと、の間には、ギャップが生じている。バンプ部３３が、第３コンタクトホール２１ＣＨ３内にて第２遮光部３１と重畳して配されることで、上記したギャップを緩和することができる。
また、絶縁部３２は、有機材料からなり、第４層間絶縁膜２１Ｆ９よりも膜厚が大きい。第４層間絶縁膜２１Ｆ９のうち、第３コンタクトホール２１ＣＨ３の周囲に配される部分の上面２１Ｆ９Ａと、第３コンタクトホール２１ＣＨ３内に配される部分の上面２１Ｆ９Ｂと、の間には、ギャップが生じている。第４層間絶縁膜２１Ｆ９よりも膜厚が大きい絶縁部３２が、第３コンタクトホール２１ＣＨ３内に配されることで、上記したギャップを緩和することができる。また、絶縁部３２は、有機材料からなるため、エッチングされると塵埃が生じ易い傾向にある。これに対し、第４層間絶縁膜２１Ｆ９のパターニングに伴って絶縁部３２がエッチングされることが避けられるので、絶縁部３２から塵埃が生じ難くなる。
また、本実施形態に係る液晶パネル（表示装置）１１は、上記記載のアレイ基板２１と、アレイ基板２１に対向するよう配される対向基板２０と、を備える。このような表示装置によれば、アレイ基板２１において短絡が生じ難くなっているので、短絡に起因する表示不良が生じ難くなる。これにより、表示品位の向上が図られる。
また、本実施形態に係るアレイ基板２１の製造方法は、第３金属膜（第１導電膜）２１Ｆ５を成膜し、第３金属膜２１Ｆ５をパターニングしてＴＦＴ２３に含まれるドレイン電極２３Ｃを設け、第３金属膜２１Ｆ５の上層側に第１絶縁膜である第３層間絶縁膜２１Ｆ６及び第１平坦化膜２１Ｆ７を成膜し、第１絶縁膜である第３層間絶縁膜２１Ｆ６及び第１平坦化膜２１Ｆ７をパターニングしてドレイン電極２３Ｃと重畳する位置に第３コンタクトホール２１ＣＨ３を形成し、第１絶縁膜である第３層間絶縁膜２１Ｆ６及び第１平坦化膜２１Ｆ７の上層側に第１透明電極膜（第２導電膜）２１Ｆ８を成膜し、第１透明電極膜２１Ｆ８をパターニングして、少なくとも第３コンタクトホール２１ＣＨ３内にてドレイン電極２３Ｃと重畳し、ドレイン電極２３Ｃに接続される画素電極２４を設け、第１透明電極膜２１Ｆ８よりも上層側に、第３コンタクトホール２１ＣＨ３内にて画素電極２４と重畳し、第３コンタクトホール２１ＣＨ３外に延在して配される第４層間絶縁膜（第２絶縁膜）２１Ｆ９を成膜し、第１透明電極膜２１Ｆ８よりも上層側に第２平坦化膜（第３絶縁膜）２１Ｆ１０を成膜し、第２平坦化膜２１Ｆ１０をパターニングすることで、第３コンタクトホール２１ＣＨ３内にて画素電極２４と重畳して配される絶縁部３２を設け、第４層間絶縁膜２１Ｆ９及び第２平坦化膜２１Ｆ１０よりも上層側に第４金属膜（第３導電膜）２１Ｆ１１を成膜し、第４金属膜２１Ｆ１１をパターニングして、少なくとも第３コンタクトホール２１ＣＨ３内にて画素電極２４と重畳して配される第２遮光部３１を設ける。
第３金属膜２１Ｆ５をパターニングして設けられるドレイン電極２３Ｃには、第１絶縁膜である第３層間絶縁膜２１Ｆ６及び第１平坦化膜２１Ｆ７をパターニングして形成された第３コンタクトホール２１ＣＨ３を通して、第１透明電極膜２１Ｆ８をパターニングして設けられる画素電極２４が接続される。画素電極２４は、第１透明電極膜２１Ｆ８の上層側に成膜される第４層間絶縁膜２１Ｆ９によって、第４金属膜２１Ｆ１１からなる第２遮光部３１とは絶縁状態に保たれる。ここで、例えば、ドレイン電極２３Ｃの端部２３Ｃ１が第３コンタクトホール２１ＣＨ３内に配される位置関係となった場合、第４層間絶縁膜２１Ｆ９のうちのドレイン電極２３Ｃの端部２３Ｃ１と重なる部分には、ドレイン電極２３Ｃの端部２３Ｃ１に起因する段差が生じ得る。この第４層間絶縁膜２１Ｆ９の段差部分は、下地に対するカバレッジが悪化するため、膜切れが生じるおそれがある。その場合でも、画素電極２４よりも上層側に成膜される第２平坦化膜２１Ｆ１０からなる絶縁部３２が、画素電極２４と第２遮光部３１との間に介在するよう配されるから、膜切れに起因して第４層間絶縁膜２１Ｆ９に開口が生じたとしても、当該開口を通して画素電極２４が第２遮光部３１と短絡する事態が生じ難くなる。
また、第１透明電極膜２１Ｆ８の上層側に第４層間絶縁膜２１Ｆ９を成膜し、材料としてポジ型の感光性材料を用いた第２平坦化膜２１Ｆ１０を、第４層間絶縁膜２１Ｆ９の上層側に成膜し、成膜した第２平坦化膜２１Ｆ１０を全面露光してから現像し、絶縁部３２を設ける。第１透明電極膜２１Ｆ８の上層側に成膜される第４層間絶縁膜２１Ｆ９は、第３コンタクトホール２１ＣＨ３内に配される部分が、第３コンタクトホール２１ＣＨ３外に配される部分よりも低い配置となる。このため、第４層間絶縁膜２１Ｆ９の上層側に成膜される第２平坦化膜２１Ｆ１０は、第３コンタクトホール２１ＣＨ３内に配される部分が、第３コンタクトホール２１ＣＨ３外に配される部分よりも厚みが大きくなる。そこで、ポジ型の感光性材料からなる第２平坦化膜２１Ｆ１０を、全面露光し、その露光時間などを調整することで、次のような選択的な露光を図ることが可能となる。すなわち、第２平坦化膜２１Ｆ１０のうちの第３コンタクトホール２１ＣＨ３外に配される部分を全深さにわたって露光し、第３コンタクトホール２１ＣＨ３内に配される部分のうちの上面側部分を選択的に露光し、第３コンタクトホール２１ＣＨ３内に配される部分のうちの底面側部分を選択的に非露光とすることが可能である。このように露光した第２平坦化膜２１Ｆ１０を現像すると、選択的に第３コンタクトホール２１ＣＨ３内に配された絶縁部３２を設けることができる。このようにすれば、絶縁部３２の上面３２Ａを、第４層間絶縁膜２１Ｆ９のうちの第３コンタクトホール２１ＣＨ３の周囲に配される部分の上面２１Ｆ９Ａよりも低くなるよう容易に形成することができる。これにより、第４層間絶縁膜２１Ｆ９のうちの第３コンタクトホール２１ＣＨ３の周囲に配される部分の上面２１Ｆ９Ａから絶縁部３２が上向きに突き出すことが避けられ、絶縁部３２が他の構造物と干渉する事態が避けられる。
＜他の実施形態＞
本明細書が開示する技術は、上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も技術的範囲に含まれる。
（１）絶縁部３２の上面３２Ａと、第４層間絶縁膜２１Ｆ９のうち、第３コンタクトホール２１ＣＨ３の周囲に配される部分の上面２１Ｆ９Ａと、が同じ高さであってもよい。
（２）ドレイン電極２３Ｃの４辺の端部のうち、１つまたは２つまたは４つの端部２３Ｃ１が、第３コンタクトホール２１ＣＨ３内に位置していてもよい。
（３）ドレイン電極２３Ｃの４辺の端部のうちの全ての端部が、第３層間絶縁膜２１Ｆ６及び第１平坦化膜２１Ｆ７における第３コンタクトホール２１ＣＨ３の縁部２１ＣＨ３Ａと重畳する設計であってもよい。このような設計であっても、高精細の液晶パネル１１においては、製造過程のパターニングにて用いられるフォトマスクのずれに起因して、ドレイン電極２３Ｃの端部２３Ｃ１が、第３コンタクトホール２１ＣＨ３内に位置する場合がある。そのような場合には、第４層間絶縁膜２１Ｆ９に段差部分が生じて膜切れするおそれがある。その点、絶縁部３２が設けられることで、第２遮光部３１と画素電極２４との短絡が防がれる。
（４）ドレイン電極２３Ｃの具体的な平面形状は、方形以外にも適宜に変更可能である。ドレイン電極２３Ｃの平面形状が変更された場合、ドレイン電極２３Ｃにおける任意の端部２３Ｃ１が、第３コンタクトホール２１ＣＨ３内に位置してもよい。また、平面形状が変更されたドレイン電極２３Ｃにおける任意の端部２３Ｃ１が、第３コンタクトホール２１ＣＨ３外に位置する設計でもよい。
（５）第４層間絶縁膜２１Ｆ９と第２平坦化膜２１Ｆ１０との積層順が上下逆であってもよい。その場合、絶縁部３２の上層側に第４層間絶縁膜２１Ｆ９が積層形成されることになる。
（６）第４金属膜２１Ｆ１１と第２透明電極膜２１Ｆ１２との積層順が上下逆であってもよい。その場合、共通電極２５の上層側に第２遮光部３１が積層形成されることになる。なお、第２遮光部３１の上層側に保護膜を成膜することも可能である。
（７）第２遮光部３１の具体的な平面形状・形成範囲などは、適宜に変更可能である。例えば、第２遮光部３１は、第２延在部３１Ｂを含まず、第１延在部３１Ａ（第１導電部３１Ａ１及び第２導電部３１Ａ２を含む）のみにより構成されてもよい。それ以外にも、第２遮光部３１は、第２延在部３１Ｂと、第２延在部３１Ｂに連なる第１導電部３１Ａ１と、により構成されていてもよい。それ以外にも、第１延在部３１Ａ及び第２延在部３１Ｂが、表示領域ＡＡの全域にわたって延在せず、複数ずつに分割されていてもよい。それ以外にも、第２遮光部３１は、複数の第１導電部３１Ａ１のみにより構成されてもよい。
（８）第２遮光部３１が省略されてもよい。その場合は、共通電極２５のうち第３コンタクトホール２１ＣＨ３と重畳する部分が「導電部」を構成する。
（９）第１金属膜及び第１遮光部３０は、非導電材料にて構成されてもよい。
（１０）第１遮光部３０が省略されてもよい。
（１１）画素電極２４の具体的な平面形状は、図示以外にも適宜に変更可能である。画素電極２４の画素電極本体２４Ａの平面形状は、例えば、方形、平行四辺形などでもよい。
（１２）共通電極２５の開口部２５Ａの具体的な平面形状は、図示以外にも適宜に変更可能である。共通電極２５の開口部２５Ａは、例えば、直線状、曲線状などでもよい。また、１つの画素電極２４に対して重畳配置される共通電極２５の開口部２５Ａの数は、複数でもよい。
（１３）共通電極２５は、第１導電部３１Ａ１及び第３コンタクトホール２１ＣＨ３と重畳する部分が開口していてもよい。
（１４）第１絶縁膜である第３層間絶縁膜２１Ｆ６及び第１平坦化膜２１Ｆ７のいずれか一方を省略することも可能である。
（１５）ゲート配線２６及びソース配線２７の平面に視たパターンは、適宜に変更可能である。例えば、ゲート配線２６及びソース配線２７の少なくとも一方は、直線的に延在せず、斜めに延在して途中で繰り返し屈曲されてもよい。
（１６）画素ＰＸの配列ピッチやゲート配線２６及びソース配線２７の線幅に関する具体的な数値は、適宜に変更可能である。
（１７）ＴＦＴ２３は、トップゲート型以外にもボトムゲート型でもよい。
（１８）半導体膜は、アモルファスシリコン薄膜や酸化物半導体薄膜などでもよい。
（１９）液晶パネル１１の表示モードは、ＩＰＳモードなどでもよい。
（２０）液晶パネル１１の平面形状は、横長の長方形、正方形、円形、半円形、長円形、楕円形、台形などでもよい。
（２１）液晶パネル１１以外にも、有機ＥＬ表示パネルなどでもよい。
（２２）ヘッドマウントディスプレイ１０ＨＭＤ以外にも、液晶パネル１１に表示された画像を、レンズなどを用いて拡大表示する機器として、例えばヘッドアップディスプレイやプロジェクターなどにも適用可能である。また、拡大表示機能を持たない表示装置（テレビ受信装置、タブレット型端末、スマートフォンなど）にも適用可能である。
１１…液晶パネル（表示装置）、２０…対向基板、２１…アレイ基板、２１ＣＨ３…第３コンタクトホール（コンタクトホール）、２１ＣＨ３Ａ…縁部、２１Ｆ５…第３金属膜（第１導電膜）、２１Ｆ６…第３層間絶縁膜（第１絶縁膜）、２１Ｆ７…第１平坦化膜（第１絶縁膜）、２１Ｆ８…第１透明電極膜（第２導電膜）、２１Ｆ９…第４層間絶縁膜（第２絶縁膜）、２１Ｆ９Ａ…上面、２１Ｆ１１…第４金属膜（第３導電膜）、２１Ｆ１０…第２平坦化膜（第３絶縁膜）、２３…ＴＦＴ（薄膜トランジスタ）、２３Ｃ…ドレイン電極、２４…画素電極、２５…共通電極、２６…ゲート配線（第１配線）、２７…ソース配線（第２配線）、３１…第２遮光部（導電部）、３１Ａ…第１延在部、３１Ａ１…第１導電部、３１Ａ２…第２導電部、３１Ｂ…第２延在部、３２…絶縁部、３２Ａ…上面、３３…バンプ部（第２の絶縁部）

Claims (13)

  1. 少なくともドレイン電極を含む薄膜トランジスタと、
    前記ドレイン電極の上層側に配されて前記ドレイン電極と重畳する位置にコンタクトホールが形成された第１絶縁膜と、
    前記第１絶縁膜の上層側に配され、少なくとも前記コンタクトホール内にて前記ドレイン電極と重畳し、前記ドレイン電極に接続される画素電極と、
    前記画素電極よりも上層側に配され、前記コンタクトホール内にて前記画素電極と重畳し、前記コンタクトホール外に延在して配される第２絶縁膜と、
    前記第２絶縁膜よりも上層側に配され、少なくとも前記コンタクトホール内にて前記画素電極と重畳して配される導電部と、
    前記画素電極よりも上層側で前記導電部よりも下層側に配され、前記コンタクトホール内にて前記画素電極と重畳して配される絶縁部と、を備えるアレイ基板。
  2. 前記第２絶縁膜よりも上層側に配され、少なくとも前記コンタクトホール内にて前記導電部と重畳し、前記導電部に接続される共通電極を備える請求項１記載のアレイ基板。
  3. 前記導電部は、遮光性を有し、少なくとも前記第１絶縁膜のうちの前記コンタクトホールの縁部と重畳して配される請求項２記載のアレイ基板。
  4. 前記導電部は、金属材料からなり、前記共通電極の下層側に配される請求項３記載のアレイ基板。
  5. 前記薄膜トランジスタ及び前記画素電極は、当該アレイ基板の面内において複数ずつがマトリクス状に並んで配されており、
    前記第１絶縁膜は、当該アレイ基板の面内において複数の前記コンタクトホールがマトリクス状に並ぶよう構成されており、
    前記共通電極は、複数の前記画素電極と重畳するよう、当該アレイ基板の面内においてベタ状に配されており、
    前記導電部は、前記コンタクトホール内にて前記画素電極と重畳して配される複数の第１導電部と、複数の前記コンタクトホールに跨がるよう延在して複数の前記第１導電部に連なる第２導電部と、を有する請求項４記載のアレイ基板。
  6. 第１方向に沿って延在し、前記第１方向と交差する第２方向に前記画素電極を挟むよう間隔を空けて並ぶ複数の第１配線と、
    前記第１配線と交差するよう前記第２方向に沿って延在し、前記第１方向に前記画素電極を挟むよう間隔を空けて並ぶ複数の第２配線と、を備えており、
    前記導電部は、前記第１方向に沿って延在し、前記第１配線と重畳して配される第１延在部と、前記第２方向に沿って延在し、前記第２配線と重畳して配され、前記第１延在部に連なる第２延在部と、有する請求項５記載のアレイ基板。
  7. 前記第２絶縁膜は、前記絶縁部の下層側に配される請求項１から請求項６のいずれか１項に記載のアレイ基板。
  8. 前記絶縁部は、上面が、前記第２絶縁膜のうちの前記コンタクトホールの周囲に配される部分の上面よりも低くなるよう形成される請求項７記載のアレイ基板。
  9. 前記導電部よりも上層側に配され、少なくとも前記コンタクトホール内にて前記導電部と重畳して配される第２の絶縁部を備える請求項８記載のアレイ基板。
  10. 前記絶縁部は、有機材料からなり、前記第２絶縁膜よりも膜厚が大きい請求項７から請求項９のいずれか１項に記載のアレイ基板。
  11. 請求項１から請求項１０のいずれか１項に記載のアレイ基板と、
    前記アレイ基板に対向するよう配される対向基板と、を備える表示装置。
  12. 第１導電膜を成膜し、前記第１導電膜をパターニングして薄膜トランジスタに含まれるドレイン電極を設け、
    前記第１導電膜の上層側に第１絶縁膜を成膜し、前記第１絶縁膜をパターニングして前記ドレイン電極と重畳する位置にコンタクトホールを形成し、
    前記第１絶縁膜の上層側に第２導電膜を成膜し、前記第２導電膜をパターニングして、少なくとも前記コンタクトホール内にて前記ドレイン電極と重畳し、前記ドレイン電極に接続される画素電極を設け、
    前記第２導電膜よりも上層側に、前記コンタクトホール内にて前記画素電極と重畳し、前記コンタクトホール外に延在して配される第２絶縁膜を成膜し、
    前記第２導電膜よりも上層側に第３絶縁膜を成膜し、前記第３絶縁膜をパターニングすることで、前記コンタクトホール内にて前記画素電極と重畳して配される絶縁部を設け、
    前記第２絶縁膜及び前記第３絶縁膜よりも上層側に第３導電膜を成膜し、前記第３導電膜をパターニングして、少なくとも前記コンタクトホール内にて前記画素電極と重畳して配される導電部を設けるアレイ基板の製造方法。
  13. 前記第２導電膜の上層側に前記第２絶縁膜を成膜し、
    材料としてポジ型の感光性材料を用いた前記第３絶縁膜を、前記第２絶縁膜の上層側に成膜し、成膜した前記第３絶縁膜を全面露光してから現像し、前記絶縁部を設ける請求項１２記載のアレイ基板の製造方法。
JP2021177443A 2021-10-29 2021-10-29 アレイ基板、表示装置及びアレイ基板の製造方法 Pending JP2023066698A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021177443A JP2023066698A (ja) 2021-10-29 2021-10-29 アレイ基板、表示装置及びアレイ基板の製造方法
US17/974,519 US20230140018A1 (en) 2021-10-29 2022-10-27 Array substrate, display device, and method of producing array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021177443A JP2023066698A (ja) 2021-10-29 2021-10-29 アレイ基板、表示装置及びアレイ基板の製造方法

Publications (1)

Publication Number Publication Date
JP2023066698A true JP2023066698A (ja) 2023-05-16

Family

ID=86145875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021177443A Pending JP2023066698A (ja) 2021-10-29 2021-10-29 アレイ基板、表示装置及びアレイ基板の製造方法

Country Status (2)

Country Link
US (1) US20230140018A1 (ja)
JP (1) JP2023066698A (ja)

Also Published As

Publication number Publication date
US20230140018A1 (en) 2023-05-04

Similar Documents

Publication Publication Date Title
US12008203B2 (en) Display device including position input function
JP5530987B2 (ja) 液晶表示装置
JP6804256B2 (ja) 液晶表示パネルおよび液晶表示装置
WO2014103922A1 (ja) 表示素子、表示装置、及び表示素子の製造方法
US10001676B2 (en) Display device
US7872717B2 (en) Liquid crystal display device having multiple alignment areas and method of manufacturing the same
JP5526085B2 (ja) 液晶表示装置
KR101799492B1 (ko) 액정표시장치
KR20110133836A (ko) 색필터 표시판 및 이를 포함하는 평판 표시 장치
JP6640252B2 (ja) 液晶パネル
JP2018124481A (ja) 表示装置
TWM503591U (zh) 顯示面板
KR101953141B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법
KR20150040648A (ko) 액정 표시 장치
JP2018124480A (ja) 表示装置
JP2015014635A (ja) 液晶表示装置
KR20130131692A (ko) 액정표시장치
JP2010204536A (ja) 液晶表示素子及びそれを用いた画像表示装置
KR20130030975A (ko) 액정표시장치
US20110304791A1 (en) Display device
JP2014186135A (ja) 液晶表示装置
JP7073118B2 (ja) 表示装置及び表示装置用基板
JP2001092378A (ja) アクティブマトリクス基板
JP2023066698A (ja) アレイ基板、表示装置及びアレイ基板の製造方法
US20200050036A1 (en) Display device