JP2023064967A - 固体撮像装置 - Google Patents

Abstract

【課題】遮光膜に対する入射光の影響を像高中央と像高が高くなる位置とで合わせることが可能な固体撮像装置を提供する。【解決手段】固体撮像装置は、行列状に複数の画素が配置された半導体基板を備える。複数の画素のそれぞれは、半導体基板の受光面に入射した光に基づく光電変換により電荷を生成する光電変換部と、光電変換部により生成された電荷を蓄積する電荷蓄積部と、光電変換部に達する垂直ゲート電極を有し、光電変換部から電荷蓄積部に電荷を転送する転送トランジスタと、受光面と電荷蓄積部との間の層内に配置されるトレンチにより形成され、受光面を介して入射した光の前記電荷蓄積部への入射を遮る遮光部とを備える。遮光部は、画素が配置される位置の像高に応じて、電荷蓄積部に対する被り量が補正される。【選択図】図６

Description

本技術（本開示に係る技術）は、グローバルシャッター構造の固体撮像装置に関する。

ＣＭＯＳ(Complementary Metal Oxide Semiconductor)イメージセンサにおいて、動きの速い被写体を歪むことなく撮像するために、フォトダイオードごとに電荷蓄積部を備えるグローバルシャッター構造がある。グローバルシャッター構造では、フォトダイオードから電荷蓄積部への電荷転送を、撮像素子アレイ全体で同時に行うことによって、電荷蓄積の同時性を実現する。しかし、電荷蓄積部は、光電変換によって新たな信号電荷が発生しないように、遮光層で覆われている必要がある。

一方、ＣＭＯＳイメージセンサでは、高感度化を実現するために、入射した光が直接的に画素に到達し、フォトダイオードの開口を最大化することが可能な裏面照射型イメージセンサがある。ところで、裏面照射型イメージセンサにグローバルシャッター構造を形成しても、電荷蓄積部が必要なため、開口が狭くなり光学特性が劣化、また飽和電荷量の劣化が課題となる。

これに対し、電荷蓄積部とフォトダイオードを縦方向に積層した裏面照射型のグローバルシャッターＣＭＯＳイメージセンサが提案されている（例えば、特許文献１）。グローバルシャッターＣＭＯＳイメージセンサでは、電荷蓄積部への光漏れ込みによるノイズ成分（ＰＬＳ：Parasitic Light Sensitivity）に対策するため、フォトダイオードと電荷蓄積部との間に遮光構造を形成している。

特開２０１３－０９８４４６号公報

しかし、上記グローバルシャッターＣＭＯＳイメージセンサであっても、像高中央と像高が高いところでは、遮光膜に対する光の当たり方が変わるため、ＰＬＳに十分対策できない。像高中央では、集光スポットに対し十分に遮光膜の被りを取ることができるが、像高端では遮光膜の被りが実効的に小さくなる、あるいは、直接フォトダイオードからの電荷読み出しに必要な縦トランジスタの開口部に入射しＰＬＳが悪化する。

また、光入射後にバルク中で遮光膜に対しての光の当たり方が変わるため、角度に対して非対称な斜入射感度特性となり、像高の左右で色付きやシェーディング等の画質影響が課題となる。

本開示はこのような事情に鑑みてなされたもので、遮光膜に対する入射光の影響を像高中央と像高が高くなる位置とで合わせることが可能な固体撮像装置を提供することを目的とする。

本開示の一態様は、行列状に複数の画素が配置された半導体基板を備え、前記複数の画素のそれぞれは、前記半導体基板の受光面に入射した光に基づく光電変換により電荷を生成する光電変換部と、前記光電変換部により生成された電荷を蓄積する電荷蓄積部と、前記光電変換部に達する垂直ゲート電極を有し、前記光電変換部から前記電荷蓄積部に電荷を転送する転送トランジスタと、前記受光面と前記電荷蓄積部との間の層内に配置されるトレンチにより形成され、前記受光面を介して入射した光の前記電荷蓄積部への入射を遮る遮光部とを備え、前記遮光部は、前記画素が配置される位置の像高に応じて、前記電荷蓄積部に対する被り量が補正される固体撮像装置である。

本開示の他の態様は、行列状に複数の画素が配置された半導体基板を備え、前記複数の画素のそれぞれは、前記半導体基板の受光面に入射した光に基づく光電変換により電荷を生成する光電変換部と、前記光電変換部により生成された電荷を蓄積する電荷蓄積部と、前記光電変換部に達する垂直ゲート電極を有し、前記光電変換部から前記電荷蓄積部に電荷を転送する転送トランジスタと、前記光電変換部と前記電荷蓄積部との間の層内に配置されるトレンチにより形成され、前記受光面を介して入射した光の、前記電荷蓄積部への入射を遮る第１の遮光部と、前記受光面と前記第１の遮光部との間の層内であって、少なくとも前記第１の遮光部と対向する位置に配置されるトレンチにより形成され、前記受光面を介して入射した光の、前記電荷蓄積部への入射を遮る第２の遮光部とを備え、前記第１及び第２の遮光部は、前記画素が配置される位置の像高に応じて、前記電荷蓄積部に対する被り量が補正される固体撮像装置である。

本開示の第１の実施形態に係る固体撮像装置１の概略構成の一例を示すブロック図である。 本開示の第１の実施形態に係るセンサ画素および読み出し回路の回路構成の一例を示す回路図である。 本開示の第１の実施形態に係る固体撮像装置の断面構成の一例を示す図である。 実施形態の比較例における固体撮像装置の一例を示す断面図である。 実施形態の比較例における集光シミュレーション結果の一例を示す図である。 本開示の第１の実施形態における像高が高い位置の固体撮像装置の一例を示す断面図である。 本開示の第２の実施形態に係る固体撮像装置の製造過程の一例を示す図（その１）である。 本開示の第２の実施形態に係る固体撮像装置の製造過程の一例を示す図（その２）である。 本開示の第２の実施形態に係る固体撮像装置の製造過程の一例を示す図（その３）である。 本開示の第２の実施形態に係る固体撮像装置の製造過程の一例を示す図（その４）である。 本開示の第２の実施形態に係る固体撮像装置の製造過程の一例を示す図（その５）である。 本開示の第２の実施形態に係る固体撮像装置の製造過程の一例を示す図（その６）である。 本開示の第２の実施形態に係る固体撮像装置の製造過程の一例を示す図（その７）である。 本開示の第２の実施形態に係る固体撮像装置の製造過程の一例を示す図（その８）である。 本開示の第２の実施形態に係る固体撮像装置の製造過程の一例を示す図（その９）である。 本開示の第２の実施形態に係る固体撮像装置の製造過程の一例を示す図（その１０）である。 本開示の第２の実施形態に係る固体撮像装置の製造過程の一例を示す図（その１１）である。 本開示の第２の実施形態に係る固体撮像装置の製造過程の一例を示す図（その１２）である。 本開示の第３の実施形態に係る固体撮像装置の像高中央に位置するセンサ画素の部分断面図である。 本開示の第３の実施形態に係る固体撮像装置の像高端に位置するセンサ画素の部分断面図である。 本開示の第３の実施形態の第１の変形例において、遮光膜の被り量を補正する方法を第１の半導体基板の裏面側から見て示した平面図である。 本開示の第３の実施形態の第２の変形例において、遮光膜の被り量を補正する方法を第１の半導体基板の裏面側から見て示した平面図である。 本開示の第４の実施形態に係る固体撮像装置の製造過程の一例を示す図（その１）である。 本開示の第４の実施形態に係る固体撮像装置の製造過程の一例を示す図（その２）である。 本開示の第４の実施形態に係る固体撮像装置の製造過程の一例を示す図（その３）である。 本開示の第４の実施形態に係る固体撮像装置の製造過程の一例を示す図（その４）である。 本開示の第４の実施形態に係る固体撮像装置の製造過程の一例を示す図（その５）である。 本開示の第４の実施形態に係る固体撮像装置の製造過程の一例を示す図（その６）である。 本開示の第４の実施形態に係る固体撮像装置の製造過程の一例を示す図（その７）である。 本開示の第４の実施形態に係る固体撮像装置の製造過程の一例を示す図（その８）である。 本開示の第４の実施形態に係る固体撮像装置の製造過程の一例を示す図（その９）である。 本開示の第４の実施形態に係る固体撮像装置の製造過程の一例を示す図（その１０）である。 本開示の第４の実施形態に係る固体撮像装置の製造過程の一例を示す図（その１１）である。 本開示の第４の実施形態に係る固体撮像装置の製造過程の一例を示す図（その１２）である。 本開示の第５の実施形態に係る固体撮像装置の像高中央に位置するセンサ画素の部分断面図である。 本開示の第５の実施形態に係る固体撮像装置の像高端に位置するセンサ画素の部分断面図である。 本開示の第６の実施形態において、第１の半導体基板の表面側から遮光膜を形成する場合の製造過程の一例を示す図（その１）である。 本開示の第６の実施形態において、第１の半導体基板の表面側から遮光膜を形成する場合の製造過程の一例を示す図（その２）である。 本開示の第６の実施形態において、第１の半導体基板の表面側から遮光膜を形成する場合の製造過程の一例を示す図（その３）である。 本開示の第６の実施形態において、第１の半導体基板の表面側から遮光膜を形成する場合の製造過程の一例を示す図（その４）である。 本開示の第６の実施形態において、第１の半導体基板の表面側から遮光膜を形成する場合の製造過程の一例を示す図（その５）である。 本開示の第６の実施形態において、第１の半導体基板の表面側から遮光膜を形成する場合の製造過程の一例を示す図（その６）である。 本開示の第７の実施形態における遮光膜の被り量を補正するために示す第１の半導体基板の裏面側から見た平面図である。 本開示の第８の実施形態における遮光膜の被り量を補正するために示す第１の半導体基板の裏面側から見た平面図である。

以下において、図面を参照して本開示の実施形態を説明する。以下の説明で参照する図面の記載において、同一又は類似の部分には同一又は類似の符号を付し、重複する説明を省略する。但し、図面は模式的なものであり、厚みと平面寸法との関係、各装置や各部材の厚みの比率等は現実のものと異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判定すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。

また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本開示の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれることは勿論である。
なお、本明細書中に記載される効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。

＜第１の実施形態＞
（構成）
本開示の第１の実施形態に係る固体撮像装置１について説明する。固体撮像装置１は、例えば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ等からなるグローバルシャッター方式の裏面照射型のイメージセンサである。固体撮像装置１は、被写体からの光を受光して光電変換し、画像信号を生成することで画像を撮像する。固体撮像装置１は、入射光に応じた画素信号を出力する。

グローバルシャッター方式とは、基本的には全画素同時に露光を開始し、全画素同時に露光を終了するグローバル露光を行う方式である。ここで、全画素とは、画像に現れる部分の画素の全てということであり、ダミー画素等は除外される。また、時間差や画像の歪みが問題にならない程度に十分小さければ、全画素同時ではなく、複数行（例えば、数十行）単位でグローバル露光を行いながら、グローバル露光を行う領域を移動する方式もグローバルシャッター方式に含まれる。また、画像に表れる部分の画素の全てでなく、所定領域の画素に対してグローバル露光を行う方式もグローバルシャッター方式に含まれる。

裏面照射型のイメージセンサとは、被写体からの光が入射する受光面と、各画素を駆動させるトランジスタ等の配線が設けられた配線層との間に、被写体からの光を受光し、電気信号に変換するフォトダイオード等の光電変換部が設けられている構成のイメージセンサである。なお、本開示は、ＣＭＯＳイメージセンサへの適用に限られるものではない。

図１は、本開示の第１の実施形態に係る固体撮像装置１の概略構成の一例を表す。固体撮像装置１は、光電変換を行う複数のセンサ画素１１が行列状に配置された画素アレイ部１０を備えている。行列状に配列された複数のセンサ画素１１による領域は、撮像する対象空間に対応するいわゆる「像高」を構成する。センサ画素１１は、本開示の「画素」の一具体例に相当する。本開示では、固体撮像装置１は、いわゆる裏面照射型固体撮像装置であるものとする。裏面照射型固体撮像装置では、外部からの光が入射する半導体基板の面を「裏面」と称し、その反対側を「表面」と称している。図２は、センサ画素１１および読み出し回路１２（後述）の回路構成の一例を表す。図３は、センサ画素１１および読み出し回路１２の断面構成の一例を表す。固体撮像装置１は、例えば、２つの基板（第１の半導体基板３０、第２の半導体基板４０）を貼り合わせて構成されている。

第１の半導体基板３０は、複数のセンサ画素１１を有している。複数のセンサ画素１１は、第１の半導体基板３０の裏面（受光面３１ａ）と対向する位置に行列状に設けられている。第１の半導体基板３０は、さらに、複数の読み出し回路１２を有している。各読み出し回路１２は、センサ画素１１から出力された電荷に基づく画素信号を出力する。複数の読み出し回路１２は、例えば、４つのセンサ画素１１ごとに１つずつ設けられている。このとき、４つのセンサ画素１１は、１つの読み出し回路１２を共有している。ここで、「共有」とは、４つのセンサ画素１１の出力が共通の読み出し回路１２に入力されることを指している。読み出し回路１２は、例えば、リセットトランジスタＲＳＴと、選択トランジスタＳＥＬと、増幅トランジスタＡＭＰとを有している。

第１の半導体基板３０は、行方向に延在する複数の画素駆動線と、列方向に延在する複数のデータ出力線ＶＳＬとを有している。画素駆動線は、センサ画素１１に蓄積された電荷の出力を制御する制御信号が印加される配線であり、例えば、行方向に延在している。データ出力線ＶＳＬは、各読み出し回路１２から出力された画素信号をロジック回路２０に出力する配線であり、例えば、列方向に延在している。

第２の半導体基板４０は、画素信号を処理するロジック回路２０を有している。ロジック回路２０は、例えば、垂直駆動回路２１、カラム信号処理回路２２、水平駆動回路２３およびシステム制御回路２４を有している。ロジック回路２０（具体的には水平駆動回路２３）は、センサ画素１１ごとの出力電圧を外部に出力する。

垂直駆動回路２１は、例えば、複数のセンサ画素１１を所定の単位画素行ごとに順に選択する。「所定の単位画素行」とは、同一アドレスで画素選択可能な画素行を指している。例えば、複数のセンサ画素１１が１つの読み出し回路１２を共有する場合、読み出し回路１２を共有する複数のセンサ画素１１のレイアウトが２画素行×ｎ画素列（ｎは１以上の整数）となっているときには、「所定の単位画素行」は、２画素行を指している。同様に、読み出し回路１２を共有する複数のセンサ画素１１のレイアウトが４画素行×ｎ画素列（ｎは１以上の整数）となっているときには、「所定の単位画素行」は、４画素行を指している。

カラム信号処理回路２２は、例えば、垂直駆動回路２１によって選択された行の各センサ画素１１から出力される画素信号に対して、相関二重サンプリング（Correlated Double Sampling：ＣＤＳ）処理を施す。カラム信号処理回路２２は、例えば、ＣＤＳ処理を施すことにより、画素信号の信号レベルを抽出し、各センサ画素１１の受光量に応じた画素データを保持する。水平駆動回路２３は、例えば、カラム信号処理回路２２に保持されている画素データを順次、外部に出力する。システム制御回路２４は、例えば、ロジック回路２０内の各ブロック（垂直駆動回路２１、カラム信号処理回路２２および水平駆動回路２３）の駆動を制御する。

各センサ画素１１は、互いに共通の構成要素を有している。各センサ画素１１は、例えば、フォトダイオードＰＤと、第１転送トランジスタＴＲＸと、第２転送トランジスタＴＲＭと、電荷保持部ＭＥＭと、第３転送トランジスタＴＲＧと、フローティングディフュージョンＦＤと、排出トランジスタＯＦＧとを有している。第１転送トランジスタＴＲＸ、第２転送トランジスタＴＲＭ、第３転送トランジスタＴＲＧおよび排出トランジスタＯＦＧは、例えば、ＮＭＯＳ（Metal Oxide Semiconductor）トランジスタである。フォトダイオードＰＤは、本開示の「光電変換素子」の一具体例に相当する。第１転送トランジスタＴＲＸは、本開示の「転送トランジスタ」の一具体例に相当する。

フォトダイオードＰＤは、受光面３１ａを介して入射した光を光電変換する。フォトダイオードＰＤは、光電変換を行って受光量に応じた電荷を発生する。フォトダイオードＰＤは、例えば、第１の半導体基板３０内に設けられたＮ型半導体領域およびＰ型半導体領域によって構成されたＰＮ接合の光電変換素子である。フォトダイオードＰＤのカソードが第１転送トランジスタＴＲＸのソースに電気的に接続されており、フォトダイオードＰＤのアノードが基準電位線（例えばグラウンドＧＮＤ）に電気的に接続されている。

第１転送トランジスタＴＲＸは、フォトダイオードＰＤと第２転送トランジスタＴＲＭとの間に接続されており、ゲート電極（垂直ゲート電極ＶＧ）に印加される制御信号に応じて、フォトダイオードＰＤに蓄積されている電荷を第２転送トランジスタＴＲＭに転送する。第１転送トランジスタＴＲＸは、フォトダイオードＰＤから電荷保持部ＭＥＭに電荷を転送する。第１転送トランジスタＴＲＸは、垂直ゲート電極ＶＧを有している。第１転送トランジスタＴＲＸのドレインが第２転送トランジスタＴＲＭのソースに電気的に接続されており、第１転送トランジスタＴＲＸのゲートは画素駆動線に接続されている。

第２転送トランジスタＴＲＭは、第１転送トランジスタＴＲＸと第３転送トランジスタＴＲＧとの間に接続されており、ゲート電極に印加される制御信号に応じて、電荷保持部ＭＥＭのポテンシャルを制御する。例えば、第２転送トランジスタＴＲＭがオンしたとき、電荷保持部ＭＥＭのポテンシャルが深くなり、第２転送トランジスタＴＲＭがオフしたとき、電荷保持部ＭＥＭのポテンシャルが浅くなる。そして、例えば、第１転送トランジスタＴＲＸおよび第２転送トランジスタＴＲＭがオンすると、フォトダイオードＰＤに蓄積されている電荷が、第１転送トランジスタＴＲＸおよび第２転送トランジスタＴＲＭを介して、電荷保持部ＭＥＭに転送される。第２転送トランジスタＴＲＭのドレインが第３転送トランジスタＴＲＧのソースに電気的に接続されており、第２転送トランジスタＴＲＭのゲートは画素駆動線に接続されている。

電荷保持部ＭＥＭは、グローバルシャッター機能を実現するために、フォトダイオードＰＤに蓄積された電荷を一時的に保持する領域である。電荷保持部ＭＥＭは、フォトダイオードＰＤから転送された電荷を保持する。

第３転送トランジスタＴＲＧは、第２転送トランジスタＴＲＭとフローティングディフュージョンＦＤとの間に接続されており、ゲート電極に印加される制御信号に応じて、電荷保持部ＭＥＭに保持されている電荷をフローティングディフュージョンＦＤに転送する。例えば、第２転送トランジスタＴＲＭがオフし、第３転送トランジスタＴＲＧがオンすると、電荷保持部ＭＥＭに保持されている電荷が、第２転送トランジスタＴＲＭおよび第３転送トランジスタＴＲＧを介して、フローティングディフュージョンＦＤに転送される。第３転送トランジスタＴＲＧのドレインがフローティングディフュージョンＦＤに電気的に接続されており、第３転送トランジスタＴＲＧのゲートは画素駆動線に接続されている。

フローティングディフュージョンＦＤは、第３転送トランジスタＴＲＧを介してフォトダイオードＰＤから出力された電荷を一時的に保持する浮遊拡散領域である。フローティングディフュージョンＦＤには、例えば、リセットトランジスタＲＳＴが接続されるとともに、増幅トランジスタＡＭＰおよび選択トランジスタＳＥＬを介して垂直信号線ＶＳＬが接続されている。

排出トランジスタＯＦＧでは、ドレインが電源線ＶＤＤに接続され、ソースが第１転送トランジスタＴＲＸと第２転送トランジスタＴＲＭの間に接続されている。排出トランジスタＯＦＧは、ゲート電極に印加される制御信号に応じて、フォトダイオードＰＤを初期化（リセット）する。例えば、第１転送トランジスタＴＲＸおよび排出トランジスタＯＦＧがオンすると、フォトダイオードＰＤの電位が電源線ＶＤＤの電位レベルにリセットされる。すなわち、フォトダイオードＰＤの初期化が行われる。また、排出トランジスタＯＦＧは、例えば、第１転送トランジスタＴＲＸと電源線ＶＤＤの間にオーバーフローパスを形成し、フォトダイオードＰＤから溢れた電荷を電源線ＶＤＤに排出する。

リセットトランジスタＲＳＴでは、ドレインが電源線ＶＤＤに接続され、ソースがフローティングディフュージョンＦＤに接続されている。リセットトランジスタＲＳＴは、ゲート電極に印加される制御信号に応じて、電荷保持部ＭＥＭからフローティングディフュージョンＦＤまでの各領域を初期化（リセット）する。例えば、第３転送トランジスタＴＲＧおよびリセットトランジスタＲＳＴがオンすると、電荷保持部ＭＥＭおよびフローティングディフュージョンＦＤの電位が電源線ＶＤＤの電位レベルにリセットされる。すなわち、電荷保持部ＭＥＭおよびフローティングディフュージョンＦＤの初期化が行われる。

増幅トランジスタＡＭＰは、ゲート電極がフローティングディフュージョンＦＤに接続され、ドレインが電源線ＶＤＤに接続されており、フォトダイオードＰＤでの光電変換によって得られる電荷を読み出すソースフォロワ回路の入力部となる。すなわち、増幅トランジスタＡＭＰは、ソースが選択トランジスタＳＥＬを介して垂直信号線ＶＳＬに接続されることにより、垂直信号線ＶＳＬの一端に接続される定電流源とソースフォロワ回路を構成する。

選択トランジスタＳＥＬは、増幅トランジスタＡＭＰのソースと垂直信号線ＶＳＬとの間に接続されており、選択トランジスタＳＥＬのゲート電極には、選択信号として制御信号が供給される。選択トランジスタＳＥＬは、制御信号がオンすると導通状態となり、選択トランジスタＳＥＬに連結されたセンサ画素１１が選択状態となる。センサ画素１１が選択状態になると、増幅トランジスタＡＭＰから出力される画素信号が垂直信号線ＶＳＬを介してカラム信号処理回路２２に読み出される。

（断面構造）
第１の半導体基板３０は、概略的には、例えば、配線層３２と、ＭＥＭ層３３と、光電変換層３４と、カラーフィルタ３５と、オンチップレンズ３６とを含み構成される。また、本開示の第１の半導体基板３０は、遮光膜５０を含む。第２の半導体基板４０は、半導体製造プロセスにおいて形成される各種の層を支持するための基板である。

オンチップレンズ３６は、外部から固体撮像装置１に入射する光を、効率的に集光して光電変換層３４の各センサ画素１１に結像するための光学レンズである。オンチップレンズ３６は、典型的には、センサ画素１１ごとに配置される。また、オンチップレンズ３６は、固体撮像装置１の像高が高いところでの光を有効に利用するため、いわゆる瞳補正に従って配置される。なお、オンチップレンズ３６は、例えば、酸化シリコン、窒化シリコン、酸窒化シリコン、有機ＳＯＧ、ポリイミド系樹脂、又はフッ素系樹脂等から形成される。

カラーフィルタ３５は、オンチップレンズ３６により集光された光のうち、所定の波長の光を選択的に透過する光学フィルタである。本例では、赤色光、緑色光、青色光、及び近赤外光の波長をそれぞれ選択的に透過する４つのカラーフィルタ３５が用いられるが、これに限られない。各センサ画素１１には、いずれかの色（波長）に対応するカラーフィルタ３５が配置される。

光電変換層３４は、各センサ画素１１を構成するフォトダイオードＰＤ等の光電変換素子３４１が形成された機能層である。光電変換層３４の各光電変換素子３４１は、オンチップレンズ３６及びカラーフィルタ３５を介して入射した光の強さに応じた電荷量を生成し、これを電気信号に変換し、画素信号として出力する。なお、光電変換層３４の入射面に入射した光の一部（例えば近赤外光等）は、受光面３１ａ（すなわち裏面）とは反対側の面（すなわち、表面）に通過し得る。光電変換層３４は、半導体製造プロセスによりシリコン基板に作製される。また、光電変換層３４には、各センサ画素１１どうしを分離する裏面画素分離部３４２が形成され得る。裏面画素分離部３４２は、例えばエッチング処理により形成されたトレンチ構造からなる。裏面画素分離部３４２は、センサ画素１１に入射した光が隣接するセンサ画素１１へ入り込むことを防止する。

ＭＥＭ層３３は、各センサ画素１１を構成する電荷保持部ＭＥＭ等の電荷保持領域３３１及び第１転送トランジスタＴＲＸ等の垂直ゲート電極３３２が形成された機能層である。垂直ゲート電極３３２は、光電変換層３４まで達する。電荷保持領域３３１には、光電変換素子３４１により生成された電荷が第１転送トランジスタＴＲＸを介して転送され蓄積される。光電変換素子３４１、電荷保持領域３３１及び第１転送トランジスタＴＲＸは、配線層３２における所定の金属配線に電気的に接続される。なお、電荷保持領域３３１は第２転送トランジスタＴＲＭを構成するトランジスタ基部３２１に接続され、第１転送トランジスタＴＲＸの垂直ゲート電極３３２はトランジスタ基部３２２に接続される。また、ＭＥＭ層３３には、各センサ画素１１どうしを分離する表面画素分離部３３３が形成され得る。表面画素分離部３３３は、例えばエッチング処理により形成されたトレンチ構造からなる。表面画素分離部３３３は、センサ画素１１に入射した光が隣接するセンサ画素１１へ入り込むことを防止する。

配線層３２は、ＭＥＭ層３３及び光電変換層３４における各センサ画素１１へ電力及び各種の駆動信号を伝達し、また、各センサ画素１１から読み出される画素信号を伝達するための金属配線パターンが形成された層である。配線層３２は、典型的には、複数の金属配線パターンの層が層間絶縁膜を挟み積層されて構成され得る。また、積層された金属配線パターンは、必要に応じて例えばビアにより電気的に接続される。配線層３２は、例えば、アルミニウム（Ａｌ）や銅（Ｃｕ）等の金属により形成される。一方、層間絶縁膜は、例えば、酸化シリコン等により形成される。

遮光膜５０は、ＭＥＭ層３３内に配置され、表面画素分離部３３３と連結されるとともに表面画素分離部３３３に対し直交する方向（図３中矢印Ｘで示す方向）に延びる遮光形成トレンチ５１により形成される。なお、遮光形成トレンチ５１は、図３中矢印Ｙで示す方向に延びるように形成されてもよい。そして、遮光膜５０は、受光面３１ａを介して入射した光の電荷保持領域３３１への入射を遮る。また、遮光膜５０は、第１転送トランジスタＴＲＸの垂直ゲート電極３３２が貫通する開口部５２を有する。

＜実施形態の比較例＞
ところで、実際のセンサーチップを考えた場合、像高中央と像高が高いところでは、遮光膜５０に対する光の当たり方が変わるため、ＰＬＳに十分対策できない。

図４は、比較例における固体撮像装置１の一例を示す断面図である。図４において、上記図３と同一部分には、同一符号を付して詳細な説明を省略する。
比較例では、像高端において、遮光膜５０の被りが実効的に小さくなる、あるいは、光電変換素子３４１からの電荷読み出しに必要な第１転送トランジスタＴＲＸの垂直ゲート電極３３２の開口部５２に入射しＰＬＳが悪化する。また、光入射後にバルク中で遮光膜５０に対して光の当たり方が変わるため、角度に対して非対称な斜入射感度特性となり、像高の左右で色付きやシェーディング等の画質影響が課題となる。

図５は、集光シミュレーション結果の一例を示す。図５において、横軸は－２０°から＋２０°の波長６００ｎｍの光の入射角を示し、縦軸は集光出力を示す。図５に示すように、－２０°から＋２０°で出力が対称となっていることが分かる。つまり、横方向の遮光構造に光が反射・散乱されることによる影響が見えている。

＜第１の実施形態の解決手段＞
上述の課題に対し、本開示の第１の実施形態では、図６に示すように、表面画素分離部３３３及び裏面画素分離部３４２に対し直交する横方向（図６中では矢印Ｘで示す方向）の遮光膜５０の被り量が、像高が高いところと像高中央とで同じになるように補正をかけることで対策する。

本開示の第１の実施形態では、光電変換層３４は、瞳補正に従って配置される。すなわち、像高中央（像高ゼロ）に位置するセンサ画素１１に対応する光電変換層３４は、その中心とＭＥＭ層３３の中心つまりセンサ画素１１の中心とが略一致するように配置される。一方、図６に示すように像高端に位置するほど（高い像高ほど）、光電変換層３４はＭＥＭ層３３の中心つまりセンサ画素１１の中心からずらされて配置される。換言すれば、像高端に位置するほど、光電変換層３４の位置は、主光線の出射の向きに合わせてＭＥＭ層３３の中心からずらされる。構造としては、裏面画素分離部３４２と遮光膜５０の開口部５２との位置がずれている構造となる。このような瞳補正により、入射光に対する遮光膜５０の被り量は、像高中央に近づけることができる。

＜第１の実施形態による作用効果＞
以上のように第１の実施形態によれば、像高が高い位置のセンサ画素１１について、光電変換層３４をＭＥＭ層３３の中心つまりセンサ画素１１の中心から所定の方向にずらして配置する瞳補正を行うことにより、入射光に対する遮光膜５０の被り量を像高中央に近づけることができる。これにより、遮光膜５０に対する入射光の影響を像高中央と像高が高い位置とで合わせることができ、像高の左右で色付きやシェーディング等の画質に影響するＰＬＳ、斜入射特性の像高依存性を改善できる。

＜第２の実施形態＞
本開示の第２の実施形態は、固体撮像装置１の製造方法について説明する。図７～図１８は、固体撮像装置１の製造過程の一例を表したものである。

まず、図７に示すように、結晶方位が（１１１）のシリコン基板からなり、複数の光電変換素子３４１（図７では、４個の光電変換素子３４１）を形成した第１の半導体基板３０の光電変換層３４を用意する。図７（ａ）は光電変換層３４の平面を示し、図７（ｂ）は光電変換層３４の断面構造を示す。複数の光電変換素子３４１は、図７中＜１－１２＞方向及び＜１１０＞方向に沿って形成される。

続いて、エピタキシャル成長により、光電変換層３４の上面にＭＥＭ層３３を成膜し、像高に応じて、ＭＥＭ層３３を光電変換層３４に対しずらす（図８）。次に、図９に示すように、ＭＥＭ層３３の所定の箇所に、画素分離用のトレンチＨ１を形成するとともに、遮光膜５０の開口部５２を形成するためのストッパＳＴ１を形成する。図９（ａ）はＭＥＭ層３３の平面を示し、図９（ｂ）はＭＥＭ層３３及び光電変換層３４の断面構造を示す。

続いて、トレンチＨ１の側壁にサイドウォールＳＷ１を形成し（図１０）、アルカリ液を用いたウェットエッチングにより、ＭＥＭ層３３内の所定の箇所にトレンチＨ２を形成し（図１１）、しかる後に、トレンチＨ１の側壁に形成されたサイドウォールＳＷ１を除去する（図１２）。

次に、ＭＥＭ層３３を薄肉化してトレンチＨ１及びトレンチＨ２に、例えば、シリコンを埋め込んで仮埋込部３７を形成し（図１３）、ＭＥＭ層３３に、電荷保持部ＭＥＭの電荷保持領域３３１を形成する（図１４）。

次に、ＭＥＭ層３３のストッパＳＴ１の間に、垂直ゲート電極３３２を形成し、さらに、第２転送トランジスタＴＲＭを構成するトランジスタ基部３２１と、第１転送トランジスタＴＲＸを構成するトランジスタ基部３２２とをＭＥＭ層３３の上面（表面）に形成する（図１５（ｂ））。なお、図１５（ａ）に示すように、ＭＥＭ層３３の表面には、他の複数のトランジスタ基部３２０が形成される。

次に、仮埋込部３７を除去して、トレンチＨ１及びトレンチＨ２に、例えば、タングステン（Ｗ）を埋め込んで遮光膜５０の遮光形成トレンチ５１及び表面画素分離部３３３を形成し、ＭＥＭ層３３の表面に配線層３２を形成する（図１６（ｂ））。このとき、トランジスタ基部３２１，３２２には、他の回路と接続するための金属配線３２３が形成される。なお、図１６（ａ）に示すように、他の複数のトランジスタ基部３２０の上面にも、金属配線３２３が形成される。

次に、配線層３２、ＭＥＭ層３３及び光電変換層３４を、図１６（ｂ）の状態から反転させ、光電変換層３４を薄肉化する（図１７）。以後、光電変換層３４の所定の箇所に画素分離用のトレンチを形成し、トレンチに、例えばタングステン（Ｗ）を埋め込んで裏面画素分離部３４２を形成する（図１８（ｂ））。このとき、図１８（ａ）に示すように、裏面画素分離部３４２は、像高に応じて、表面画素分離部３３３に対し図１８（ａ）中矢印＜１１０＞方向とは逆方向にずらされて配置される。図１８（ａ）において、センサ画素１１は、表面画素分離部３３３及び裏面画素分離部３４２によって格子状に囲まれている。

＜第３の実施形態＞
本開示の第３の実施形態は、２段遮光構造について説明する。
図１９は、本開示の第３の実施形態に係る固体撮像装置１Ａのセンサ画素１１Ａの部分断面図である。図１９において、上記図３と同一部分には同一符号を付して詳細な説明を省略する。

本開示の第３の実施形態では、画素アレイ部１０Ａの第１の半導体基板３０Ａに、１段目の上記遮光膜５０を形成するとともに、２段目の遮光膜６０を形成する。遮光膜６０は、受光面３１ａと遮光膜５０との間の層、つまり光電変換層３４内に配置される遮光形成トレンチ６１により形成され、受光面３１ａを介して入射した光の、電荷保持領域３３１への入射を遮る。遮光形成トレンチ６１は、例えば、図１９中右側の裏面画素分離部３４２－１と連結されるとともに裏面画素分離部３４２－１に対し直交する方向（図１９中矢印Ｘで示す方向）に延びる。なお、遮光形成トレンチ６１は、図１９中矢印Ｙで示す方向に延びるように形成されてもよい。

本開示の第３の実施形態では、上記第１の実施形態と同様に、光電変換層３４は、瞳補正に従って配置される。すなわち、像高中央（像高ゼロ）に位置するセンサ画素１１Ａに対応する光電変換層３４は、図１９に示すように、その中心とＭＥＭ層３３の中心つまりセンサ画素１１Ａの中心とが略一致するように配置される。一方、図２０に示すように像高端に位置するほど（高い像高ほど）、光電変換層３４はＭＥＭ層３３の中心つまりセンサ画素１１Ａの中心からずらされて配置される。換言すれば、像高端に位置するほど、光電変換層３４の位置は、主光線の出射の向きに合わせてＭＥＭ層３３の中心からずらされる。
遮光膜６０は、像高に応じて、遮光形成トレンチ６１の図２０中矢印Ｘで示す方向への突き出し量が補正されることで、被り量が補正される。

＜第３の実施形態による作用効果＞
以上のように第３の実施形態によれば、像高に応じて、光電変換層３４をＭＥＭ層３３の中心つまりセンサ画素１１Ａの中心からずらして配置する瞳補正に加えて、２段目の遮光膜６０の被り量を補正することで、遮光膜５０，６０に対する入射光の影響を像高中央と像高が高い位置とで合わせることができ、像高の左右で色付きやシェーディング等の画質に影響するＰＬＳ、斜入射特性の像高依存性をさらに改善できる。

＜第３の実施形態の第１の変形例＞
第３の実施形態の第１の変形例は、２段目の遮光形成トレンチが１型パターンの場合について説明する。
図２１は、本開示の第３の実施形態の第１の変形例における遮光膜の被り量を補正するために示す第１の半導体基板３０Ａの裏面側から見た平面図である。図２１において、上記図１９と同一部分には同一符号を付して詳細な説明を省略する。

本開示の第３の実施形態の第１の変形例では、裏面画素分離部３４２－１，３４２－２に１型パターンの遮光形成トレンチ６１Ａが連結される。１型パターンの遮光形成トレンチ６１Ａは、図２１中矢印＜１－１２＞方向に延び、略ひし形の遮光膜６０Ａを形成する。

本開示の第３の実施形態の第１の変形例では、２段目の遮光膜６０Ａの被り量自体を補正することができないため、１段遮光構造と同様に、ＭＥＭ層３３に対し光電変換層３４をずらす瞳補正により、遮光膜６０Ａの被り量を補正する。１型パターンの遮光形成トレンチ６１Ａは、像高端に位置するほど、１段目の遮光膜５０の開口部５２からずれる。

＜第３の実施形態の第１の変形例による作用効果＞
以上のように第３の実施形態の第１の変形例によれば、像高の左右で色付きやシェーディング等の画質に影響するＰＬＳを改善できる。

＜第３の実施形態の第２の変形例＞
第３の実施形態の第２の変形例は、２段目の遮光形成トレンチがＩ型パターンの場合について説明する。
図２２は、本開示の第３の実施形態の第２の変形例における遮光膜の被り量を補正するために示す第１の半導体基板３０Ａの裏面側から見た平面図である。図２２において、上記図２１と同一部分には同一符号を付して詳細な説明を省略する。

本開示の第３の実施形態の第２の変形例では、裏面画素分離部３４２－１，３４２－２にＩ型パターンの遮光形成トレンチ６１Ｂ１，６１Ｂ２が連結される。遮光形成トレンチ６１Ｂ１は、図２２中矢印＜１－１２＞方向に延び、遮光形成トレンチ６１Ｂ２は、図２２中矢印＜１１０＞方向に延びる。そして、Ｉ型パターンの遮光形成トレンチ６１Ｂ１，６１Ｂ２は、略六角形の遮光膜６０Ｂを形成する。

本開示の第３の実施形態の第２の変形例では、２段目の遮光膜６０Ｂの被り量自体を補正することが可能である。この場合、＜１１０＞方向に延びる遮光形成トレンチ６１Ｂ２の突き出し量を左右で変えることにより、遮光膜６０Ｂの被り量を補正する。すなわち、像高端に近い方の遮光形成トレンチ６１Ｂ２の突き出し量を大きくすることで、像高が高くなっても像高中央と同じように遮光膜６０Ｂに光が当たる方向に補正することができる。また、１段遮光構造と同様に、ＭＥＭ層３３に対し光電変換層３４をずらす瞳補正についても組み合わせることが可能である。２段遮光構造の場合、受光面３１ａから深い遮光の方が、集光スポットの偏心量が大きいため、補正量も大きくなる。このため、２段目の遮光膜６０Ｂの補正量よりも、光電変換層３４のＭＥＭ層に対する補正量の方が大きくなる。

＜第３の実施形態の第２の変形例による作用効果＞
以上のように第３の実施形態の第２の変形例によれば、２段目の遮光膜６０Ｂが＜１－１２＞方向に延在する遮光形成トレンチ６１Ｂ１と、＜１－１２＞方向に対し直交する＜１１０＞方向に延在する遮光形成トレンチ６１Ｂ２により形成される場合に、像高に応じて、＜１１０＞方向に延びる遮光形成トレンチ６１Ｂ２の突き出し量を左右で変えることにより、遮光膜６０Ｂの被り量を補正することができる。

また、第３の実施形態の第２の変形例によれば、像高端に近い方の遮光形成トレンチ６１Ｂ２の突き出し量を大きくすることで、像高が高くなっても像高中央と同じように遮光膜６０Ｂに光が当たる方向に補正することができる。

＜第４の実施形態＞
本開示の第４の実施形態は、２段遮光構造の固体撮像装置１Ａの製造方法について説明する。図２３～図３４は、固体撮像装置１Ａの製造過程の一例を表したものである。

まず、図２３に示すように、結晶方位が（１１１）のシリコン基板からなり、複数の光電変換素子３４１（図２３では、４個の光電変換素子３４１）を形成した第１の半導体基板３０の光電変換層３４を用意する。図２３（ａ）は光電変換層３４の平面を示し、図２３（ｂ）は光電変換層３４の断面構造を示す。複数の光電変換素子３４１は、図２３中＜１－１２＞方向及び＜１１０＞方向に沿って形成される。

続いて、エピタキシャル成長により、光電変換層３４の上面にＭＥＭ層３３を成膜し、像高に応じて、ＭＥＭ層３３を光電変換層３４に対しずらす（図２４）。次に、図２５に示すように、ＭＥＭ層３３の所定の箇所に、画素分離用のトレンチＨ１を形成するとともに、遮光膜５０の開口部５２を形成するためのストッパＳＴ１を形成する。図２５（ａ）はＭＥＭ層３３の平面を示し、図２５（ｂ）はＭＥＭ層３３及び光電変換層３４の断面構造を示す。

続いて、トレンチＨ１の側壁にサイドウォールＳＷ１を形成し（図２６）、アルカリ液を用いたウェットエッチングにより、ＭＥＭ層３３内の所定の箇所にトレンチＨ２を形成し（図２７）、しかる後に、トレンチＨ１の側壁に形成されたサイドウォールＳＷ１を除去する（図２８）。

次に、ＭＥＭ層３３を薄肉化してトレンチＨ１及びトレンチＨ２に、例えば、シリコンを埋め込んで仮埋込部３７を形成し（図２９）、ＭＥＭ層３３に、電荷保持部ＭＥＭの電荷保持領域３３１を形成する（図３０）。

次に、ＭＥＭ層３３のストッパＳＴ１の間に、垂直ゲート電極３３２を形成し、さらに、第２転送トランジスタＴＲＭを構成するトランジスタ基部３２１と、第１転送トランジスタＴＲＸを構成するトランジスタ基部３２２とをＭＥＭ層３３の上面（表面）に形成する（図３１（ｂ））。なお、図３１（ａ）に示すように、ＭＥＭ層３３の表面には、他の複数のトランジスタ基部３２０が形成される。

次に、仮埋込部３７を除去して、トレンチＨ１及びトレンチＨ２に、例えば、タングステン（Ｗ）を埋め込んで遮光膜５０の遮光形成トレンチ５１及び表面画素分離部３３３を形成し、ＭＥＭ層３３の表面に配線層３２を形成する（図３２（ｂ））。このとき、トランジスタ基部３２１，３２２には、他の回路と接続するための金属配線３２３が形成される。なお、図３２（ａ）に示すように、他の複数のトランジスタ基部３２０の上面にも、金属配線３２３が形成される。

次に、配線層３２、ＭＥＭ層３３及び光電変換層３４を、図３２（ｂ）の状態から反転させ、光電変換層３４を薄肉化する（図３３）。以後、光電変換層３４の所定の箇所に画素分離用のトレンチを形成し、画素分離用のトレンチの側壁にサイドウォールを形成するとともに、アルカリ液を用いたウェットエッチングにより、遮光膜用のトレンチを形成し、画素分離用のトレンチの側壁に形成したサイドウォールを除去し、各トレンチに、例えばタングステン（Ｗ）を埋め込んで裏面画素分離部３４２－１，３４２－２及び遮光膜６０の遮光形成トレンチ６１を形成する（図３４（ｂ））。このとき、図３４（ａ）に示すように、裏面画素分離部３４２－１，３４２－２は、像高に応じて、表面画素分離部３３３に対し図３４（ａ）中矢印＜１１０＞方向とは逆方向にずらされて配置される。

＜第５の実施形態＞
本開示の第５の実施形態は、２段遮光構造の別の実施形態について説明する。
図３５は、本開示の第５の実施形態に係る固体撮像装置１Ｂのセンサ画素１１Ｂの部分断面図である。図３５において、上記図３と同一部分には同一符号を付して詳細な説明を省略する。
本開示の第５の実施形態では、画素アレイ部１０Ｂの第１の半導体基板３０Ｂに、各センサ画素１１Ｂどうしを分離し、ＭＥＭ層３３及び光電変換層３４を貫通する画素分離部７１，７２が形成され得る。

ＭＥＭ層３３には、１段目の遮光膜８１が配置される。遮光膜８１は、画素分離部７１と連結されるとともに画素分離部７１に対し直交する方向（図３５中矢印Ｘで示す方向）に延びる遮光形成トレンチ８１１により形成される。なお、遮光形成トレンチ８１１は、図３５中矢印Ｙで示す方向に延びるように形成されてもよい。そして、遮光膜８１は、受光面３１ａを介して入射した光の電荷保持領域３３１への入射を遮る。

光電変換層３４には、２段目の遮光膜８２が配置される。遮光膜８２は、画素分離部７２と連結されるとともに画素分離部７２に対し直交する方向（図３５中矢印Ｘで示す方向）に延びる遮光形成トレンチ８２１により形成される。なお、遮光形成トレンチ８２１は、図３５中矢印Ｙで示す方向に延びるように形成されてもよい。そして、遮光膜８２は、受光面３１ａを介して入射した光の電荷保持領域３３１への入射を遮る。

本開示の第５の実施形態では、光電変換層３４に対してＭＥＭ層３３を補正することができないため、１段目の遮光形成トレンチ８１１及び２段目の遮光形成トレンチ８１１の図３５中矢印Ｘで示す方向へのトレンチ突き出し量を調整することで、遮光膜８１，８２の被り量を調整し、像高中央の光の当たり方に近づけることができる。図３６に示すように像高端に位置するほど（高い像高ほど）、１段目の遮光形成トレンチ８１１及び２段目の遮光形成トレンチ８１１の図３５中矢印Ｘで示す方向へのトレンチ突き出し量が大きくなる。

＜第５の実施形態による作用効果＞
以上のように第５の実施形態によれば、光電変換層３４に対してＭＥＭ層３３を補正することができない場合に、像高に応じて、１段目の遮光形成トレンチ８１１及び２段目の遮光形成トレンチ８１１の図３５中矢印Ｘで示す方向へのトレンチ突き出し量を調整することで、遮光膜８１，８２の被り量を調整し、像高中央の光の当たり方に近づけることができる。

＜第６の実施形態＞
本開示の第６の実施形態は、２段遮光構造の固体撮像装置１Ｂの製造方法について説明する。図３７～図４２は、第１の半導体基板３０Ｂの表面側から遮光膜を形成する場合の製造過程の一例を表したものである。

まず、結晶方位が（１１１）のシリコン基板からなる第１の半導体基板３０Ｂを用意し、酸化シリコン、窒化シリコンを用いてハードマスク（ＨＭ）加工を行って、画素分離部７１，７２を形成する箇所に、画素分離用のトレンチＨ３を形成する（図３７（ａ））。続いて、第１の半導体基板３０Ｂの上面にシリコンから成るレジスト膜Ｒ１を成膜してトレンチＨ３より深いトレンチＨ４を形成し（図３７（ｂ））、レジスト膜Ｒ１を除去してトレンチＨ３より深いトレンチＨ５を形成し、トレンチＨ５より浅いトレンチＨ６を形成する（図３７（ｃ））。

次に、トレンチＨ５，Ｈ６の側壁にサイドウォールＳＷ２を形成し（図３８（ａ））、トレンチＨ５，Ｈ６それぞれの底に形成されたサイドウォールＳＷ２を除去して（図３８（ｂ））、ウェットエッチングにより、トレンチＨ５の底に遮光膜用のトレンチＨ７を形成し、トレンチＨ６の底に遮光膜用のトレンチＨ８を形成する（図３８（ｃ））。

次に、トレンチＨ５よりさらに深いトレンチＨ９を形成し、トレンチＨ６よりさらに深いトレンチＨ１０を形成し（図３９（ａ））、トレンチＨ９，Ｈ１０それぞれのサイドウォールＳＷ２を除去して、トレンチＨ９，Ｈ１０それぞれに、例えば、ポリシリコンを埋め込んで仮埋込部Ｈ１１，Ｈ１２を形成する（図３９（ｂ））。

次に、第１の半導体基板３０Ｂを反転して裏面（受光面３１ａ）側を薄肉化し（図４０（ａ））、第１の半導体基板３０Ｂの裏面側にハードマスクＨＭ１を成膜する（図４０（ｂ））。以後、アルカリ液を用いたウェットエッチングにより、仮埋込部Ｈ１１，Ｈ１２を除去して空洞のトレンチＨ１３，Ｈ１４を形成し（図４１（ａ））、ハードマスクＨＭ１を除去し（図４１（ｂ））、トレンチＨ１３に、例えば、タングステン（Ｗ）を埋め込んで画素分離部７１及び遮光膜８１の遮光形成トレンチ８１１を形成し、トレンチＨ１４に、例えば、タングステン（Ｗ）を埋め込んで画素分離部７２及び遮光膜８２の遮光形成トレンチ８２１を形成する（図４１（ｃ））。

図４２（ａ）では、上記図３７（ａ）に示す状態で、十字のハードマスク（ＨＭ）パターンＨＭ１１，ＨＭ１２，ＨＭ２１，ＨＭ２２を形成する。図４２（ｂ）では、上記図３８（ｃ）に示す状態で、ウェットエッチングにより、遮光膜８１，８２を形成する。遮光膜８１は、＜１１０＞方向に延びる遮光形成トレンチ８１１－１及び＜１－１２＞方向に延びる遮光形成トレンチ８１１－２により略六角形に形成される。遮光膜８２は、＜１１０＞方向に延びる遮光形成トレンチ８２１－１及び＜１－１２＞方向に延びる遮光形成トレンチ８２１－２により略六角形に形成される。

＜第７の実施形態＞
本開示の第７の実施形態は、１段目及び２段目の遮光形成トレンチが十字型パターンの場合について説明する。
図４３は、本開示の第７の実施形態に係る固体撮像装置１Ｃにおいて、遮光膜の被り量を補正する方法を第１の半導体基板３０Ｃの裏面側から見て示す平面図である。図４３において、上記図３５と同一部分には同一符号を付して詳細な説明を省略する。

本開示の第７の実施形態では、画素分離部７１に十字型パターンの遮光形成トレンチ８１１－１，８１１－２が連結される。遮光形成トレンチ８１１－１は、図４３中矢印＜１１０＞方向に延び、遮光形成トレンチ８１１－２は、図４３中矢印＜１－１２＞方向に延びる。そして、遮光形成トレンチ８１１－１，８１１－２は、略六角形の遮光膜８１Ａを形成する。

一方、画素分離部７２に十字型パターンの遮光形成トレンチ８２１－１，８２１－２が連結される。遮光形成トレンチ８２１－１は、図４３中矢印＜１１０＞方向に延び、遮光形成トレンチ８２１－２は、図４３中矢印＜１－１２＞方向に延びる。そして、遮光形成トレンチ８２１－１，８２１－２は、略六角形の遮光膜８２Ａを形成する。

本開示の第７の実施形態では、１段目の遮光膜８１Ａの被り量自体を補正することが可能である。この場合、画素アレイ部１０Ｃの＜１１０＞方向に延びる遮光形成トレンチ８１１－１の突き出し量を左右で変えることにより、遮光膜８１Ａの被り量を補正する。すなわち、像高端に近い方の遮光形成トレンチ８１１－１の突き出し量を大きくすることで、像高が高くなっても像高中央と同じように遮光膜８１Ａに光が当たる方向に補正することができる。

また、２段目の遮光膜８２Ａの被り量自体を補正することが可能である。この場合、＜１１０＞方向に延びる遮光形成トレンチ８２１－１の突き出し量を左右で変えることにより、遮光膜８２Ａの被り量を補正する。すなわち、像高端に近い方の遮光形成トレンチ８２１－１の突き出し量を大きくすることで、像高が高くなっても像高中央と同じように遮光膜８２Ａに光が当たる方向に補正することができる。

２段遮光構造の場合、受光面３１ａから深い遮光の方が、集光スポットの偏心量が大きいため、補正量も大きくなる。このため、２段目の遮光膜８２Ａの補正量よりも、１段目の遮光膜８１Ａの補正量の方が大きくなる。

＜第７の実施形態による作用効果＞
以上のように第７の実施形態によれば、像高に応じて、＜１１０＞方向に延びる１段目の遮光形成トレンチ８１１－１の突き出し量を左右で変えるとともに、＜１１０＞方向に延びる２段目の遮光形成トレンチ８２１－１の突き出し量を左右で変えることにより、１段目の遮光膜８１Ａ及び２段目の遮光膜８２Ａの被り量を補正することができる。

＜第８の実施形態＞
本開示の第８の実施形態は、１段目の遮光形成トレンチが十字型パターンの場合について説明する。
図４４は、本開示の第８の実施形態に係る固体撮像装置１Ｄにおいて、遮光膜の被り量を補正する方法を第１の半導体基板３０Ｄの裏面側から見て示す平面図である。図４４において、上記図３５と同一部分には同一符号を付して詳細な説明を省略する。

本開示の第８の実施形態では、画素分離部７１に十字型パターンの遮光形成トレンチ８１１－１，８１１－２が連結される。遮光形成トレンチ８１１－１は、画素アレイ部１０Ｄの図４４中矢印＜１１０＞方向に延び、遮光形成トレンチ８１１－２は、図４４中矢印＜１－１２＞方向に延びる。そして、遮光形成トレンチ８１１－１，８１１－２は、略六角形の遮光膜８１Ｂを形成する。

本開示の第８の実施形態では、１段目の遮光膜８１Ｂの被り量自体を補正することが可能である。この場合、＜１１０＞方向に延びる遮光形成トレンチ８１１－１の突き出し量を左右で変えることにより、遮光膜８１Ｂの被り量を補正する。すなわち、像高端に近い方の遮光形成トレンチ８１１－１の突き出し量を大きくすることで、像高が高くなっても像高中央と同じように遮光膜８１Ｂに光が当たる方向に補正することができる。

＜第８の実施形態による作用効果＞
以上のように第８の実施形態によれば、像高端に近い方の＜１１０＞方向の遮光形成トレンチ８１１－１の突き出し量を大きくすることで、像高が高くなっても像高中央と同じように遮光部に光が当たる方向に補正することができる。

＜その他の実施形態＞
上記のように、本技術は第１から第８の実施形態及び第３の実施形態の第１の変形例及び第２の変形例によって記載したが、この開示の一部をなす論述及び図面は本技術を限定するものであると理解すべきではない。上記の第１から第８の実施形態が開示する技術内容の趣旨を理解すれば、当業者には様々な代替実施形態、実施例及び運用技術が本技術に含まれ得ることが明らかとなろう。また、第１から第８の実施形態及び第３の実施形態の第１の変形例及び第２の変形例がそれぞれ開示する構成を、矛盾の生じない範囲で適宜組み合わせることができる。例えば、複数の異なる実施形態がそれぞれ開示する構成を組み合わせてもよく、同一の実施形態の複数の異なる変形例がそれぞれ開示する構成を組み合わせてもよい。

なお、本開示は以下のような構成も取ることができる。
（１）
行列状に複数の画素が配置された半導体基板を備え、
前記複数の画素のそれぞれは、
前記半導体基板の受光面に入射した光に基づく光電変換により電荷を生成する光電変換部と、
前記光電変換部により生成された電荷を蓄積する電荷蓄積部と、
前記光電変換部に達する垂直ゲート電極を有し、前記光電変換部から前記電荷蓄積部に電荷を転送する転送トランジスタと、
前記受光面と前記電荷蓄積部との間の層内に配置されるトレンチにより形成され、前記受光面を介して入射した光の前記電荷蓄積部への入射を遮る遮光部と、
を備え、
前記遮光部は、前記画素が配置される位置の像高に応じて、前記電荷蓄積部に対する被り量が補正される
固体撮像装置。
（２）
前記光電変換部は、前記像高に応じて、前記電荷蓄積部に対し所定の方向にずらして配置される
前記（１）に記載の固体撮像装置。
（３）
前記遮光部のトレンチと連結され、隣接する画素間を電気的かつ光学的に分離する画素分離部をさらに備えた
前記（１）に記載の固体撮像装置。
（４）
前記遮光部は、前記画素分離部に対し直交する方向に延びるトレンチにより形成される
前記（３）に記載の固体撮像装置。
（５）
前記遮光部は、結晶方位が（１１１）の前記半導体基板において、＜１－１２＞方向に延在するトレンチと、前記＜１－１２＞方向に対し直交する＜１１０＞方向に延在するトレンチにより形成され、前記像高に応じて、前記＜１１０＞方向へのトレンチの長さが左右で異なる
前記（４）に記載の固体撮像装置。
（６）
前記遮光部は、像高中央から離れるにつれて＜１１０＞方向へ前記トレンチが長くなる
前記（５）に記載の固体撮像装置。
（７）
前記遮光部は、前記垂直ゲート電極が貫通する開口部を有する
前記（１）に記載の固体撮像装置。
（８）
前記遮光部は、前記垂直ゲート電極が貫通する開口部を有し、
前記開口部は、前記画素分離部に対し前記像高に応じてずれる
前記（１）に記載の固体撮像装置。
（９）
前記遮光部の開口部は、前記画素分離部に対し像高中央から離れるほどずれ量が大きくなる
前記（８）に記載の固体撮像装置。
（１０）
行列状に複数の画素が配置された半導体基板を備え、
前記複数の画素のそれぞれは、
前記半導体基板の受光面に入射した光に基づく光電変換により電荷を生成する光電変換部と、
前記光電変換部により生成された電荷を蓄積する電荷蓄積部と、
前記光電変換部に達する垂直ゲート電極を有し、前記光電変換部から前記電荷蓄積部に電荷を転送する転送トランジスタと、
前記光電変換部と前記電荷蓄積部との間の層内に配置されるトレンチにより形成され、前記受光面を介して入射した光の、前記電荷蓄積部への入射を遮る第１の遮光部と、
前記受光面と前記第１の遮光部との間の層内に配置されるトレンチにより形成され、前記受光面を介して入射した光の、前記電荷蓄積部への入射を遮る第２の遮光部と
を備え、
前記第１及び第２の遮光部は、前記画素が配置される位置の像高に応じて、前記電荷蓄積部に対する被り量が補正される
固体撮像装置。
（１１）
前記第１の遮光部及び前記第２の遮光部と連結され、隣接する画素間を電気的かつ光学的に分離する画素分離部をさらに備えた
前記（１０）に記載の固体撮像装置。
（１２）
前記第１及び第２の遮光部は、前記画素分離部に対し直交する方向に延びるトレンチにより形成される
前記（１１）に記載の固体撮像装置。
（１３）
前記第１及び第２の遮光部は、結晶方位が（１１１）の前記半導体基板において、＜１－１２＞方向に延在するトレンチと、前記＜１－１２＞方向に対し直交する＜１１０＞方向に延在するトレンチにより形成され、前記像高に応じて、前記＜１１０＞方向へのトレンチの長さが左右で異なる
前記（１２）に記載の固体撮像装置。
（１４）
前記第１及び第２の遮光部は、像高中央から離れるにつれて＜１１０＞方向へ前記トレンチが長くなる
前記（１３）に記載の固体撮像装置。
（１５）
前記第１の遮光部の＜１１０＞方向への補正量は、前記第２の遮光部の＜１１０＞方向への補正量に比べて大きい
前記（１３）に記載の固体撮像装置。
（１６）
前記第１の遮光部は、前記垂直ゲート電極が貫通する開口部を有する、
前記（１０）に記載の固体撮像装置。
（１７）
前記第２の遮光部は、前記第１の遮光部の開口部に対し前記像高に応じてずれる
前記（１６）に記載の固体撮像装置。
（１８）
前記第２の遮光部は、前記第１の遮光部の開口部に対し像高中央から離れるほどずれ量が大きくなる
前記（１７）に記載の固体撮像装置。
（１９）
前記第１の遮光部の開口部の前記画素分離部に対する補正量は、前記第２の遮光部の補正量よりも大きい
前記（１８）に記載の固体撮像装置。

１，１Ａ，１Ｂ，１Ｃ，１Ｄ 固体撮像装置
１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ 画素アレイ部
１１，１１Ａ，１１Ｂ センサ画素
２０ ロジック回路
２１ 垂直駆動回路
２２ 配線層
２２ カラム信号処理回路
２３ 水平駆動回路
２４ システム制御回路
３０，３０Ａ，３０Ｂ，３０Ｃ，３０Ｄ 第１の半導体基板
３１ａ 受光面
３２ 配線層
３３ ＭＥＭ層
３４ 光電変換層
３５ カラーフィルタ
３６ オンチップレンズ
３７ 仮埋込部
４０ 第２の半導体基板
５０ 遮光膜
５１ 遮光形成トレンチ
５２ 開口部
６０，６０Ａ，６０Ｂ 遮光膜
６１，６１Ａ，６１Ｂ１，６１Ｂ２ 遮光形成トレンチ
７１，７２ 画素分離部
８１，８１Ａ，８１Ｂ，８２，８２Ａ 遮光膜
３２０，３２１，３２２ トランジスタ基部
３２３ 金属配線
３３１ 電荷保持領域
３３２ 垂直ゲート電極
３３３ 表面画素分離部
３４１ 光電変換素子
３４２，３４２－１，３４２－２ 裏面画素分離部
８１１ 遮光形成トレンチ
８１１－１，８１１－２，８２１，８２１－１，８２１－２ 遮光形成トレンチ

Claims (19)

1. 行列状に複数の画素が配置された半導体基板を備え、
   前記複数の画素のそれぞれは、
   前記半導体基板の受光面に入射した光に基づく光電変換により電荷を生成する光電変換部と、
   前記光電変換部により生成された電荷を蓄積する電荷蓄積部と、
   前記光電変換部に達する垂直ゲート電極を有し、前記光電変換部から前記電荷蓄積部に電荷を転送する転送トランジスタと、
   前記受光面と前記電荷蓄積部との間の層内に配置されるトレンチにより形成され、前記受光面を介して入射した光の前記電荷蓄積部への入射を遮る遮光部と、
   を備え、
   前記遮光部は、前記画素が配置される位置の像高に応じて、前記電荷蓄積部に対する被り量が補正される
   固体撮像装置。
2. 前記光電変換部は、前記像高に応じて、前記電荷蓄積部に対し所定の方向にずらして配置される
   請求項１に記載の固体撮像装置。
3. 前記遮光部のトレンチと連結され、隣接する画素間を電気的かつ光学的に分離する画素分離部をさらに備えた
   請求項１に記載の固体撮像装置。
4. 前記遮光部は、前記画素分離部に対し直交する方向に延びるトレンチにより形成される
   請求項３に記載の固体撮像装置。
5. 前記遮光部は、結晶方位が（１１１）の前記半導体基板において、＜１－１２＞方向に延在するトレンチと、前記＜１－１２＞方向に対し直交する＜１１０＞方向に延在するトレンチにより形成され、前記像高に応じて、前記＜１１０＞方向へのトレンチの長さが左右で異なる
   請求項４に記載の固体撮像装置。
6. 前記遮光部は、像高中央から離れるにつれて＜１１０＞方向へ前記トレンチが長くなる
   請求項５に記載の固体撮像装置。
7. 前記遮光部は、前記垂直ゲート電極が貫通する開口部を有する
   請求項１に記載の固体撮像装置。
8. 前記遮光部は、前記垂直ゲート電極が貫通する開口部を有し、
   前記開口部は、前記画素分離部に対し前記像高に応じてずれる
   請求項１に記載の固体撮像装置。
9. 前記遮光部の開口部は、前記画素分離部に対し像高中央から離れるほどずれ量が大きくなる
   請求項８に記載の固体撮像装置。
10. 行列状に複数の画素が配置された半導体基板を備え、
    前記複数の画素のそれぞれは、
    前記半導体基板の受光面に入射した光に基づく光電変換により電荷を生成する光電変換部と、
    前記光電変換部により生成された電荷を蓄積する電荷蓄積部と、
    前記光電変換部に達する垂直ゲート電極を有し、前記光電変換部から前記電荷蓄積部に電荷を転送する転送トランジスタと、
    前記光電変換部と前記電荷蓄積部との間の層内に配置されるトレンチにより形成され、前記受光面を介して入射した光の、前記電荷蓄積部への入射を遮る第１の遮光部と、
    前記受光面と前記第１の遮光部との間の層内に配置されるトレンチにより形成され、前記受光面を介して入射した光の、前記電荷蓄積部への入射を遮る第２の遮光部と
    を備え、
    前記第１及び第２の遮光部は、前記画素が配置される位置の像高に応じて、前記電荷蓄積部に対する被り量が補正される
    固体撮像装置。
11. 前記第１の遮光部及び前記第２の遮光部と連結され、隣接する画素間を電気的かつ光学的に分離する画素分離部をさらに備えた
    請求項１０に記載の固体撮像装置。
12. 前記第１及び第２の遮光部は、前記画素分離部に対し直交する方向に延びるトレンチにより形成される
    請求項１１に記載の固体撮像装置。
13. 前記第１及び第２の遮光部は、結晶方位が（１１１）の前記半導体基板において、＜１－１２＞方向に延在するトレンチと、前記＜１－１２＞方向に対し直交する＜１１０＞方向に延在するトレンチにより形成され、前記像高に応じて、前記＜１１０＞方向へのトレンチの長さが左右で異なる
    請求項１２に記載の固体撮像装置。
14. 前記第１及び第２の遮光部は、像高中央から離れるにつれて＜１１０＞方向へ前記トレンチが長くなる
    請求項１３に記載の固体撮像装置。
15. 前記第１の遮光部の＜１１０＞方向への補正量は、前記第２の遮光部の＜１１０＞方向への補正量に比べて大きい
    請求項１３に記載の固体撮像装置。
16. 前記第１の遮光部は、前記垂直ゲート電極が貫通する開口部を有する、
    請求項１０に記載の固体撮像装置。
17. 前記第２の遮光部は、前記第１の遮光部の開口部に対し前記像高に応じてずれる
    請求項１６に記載の固体撮像装置。
18. 前記第２の遮光部は、前記第１の遮光部の開口部に対し像高中央から離れるほどずれ量が大きくなる
    請求項１７に記載の固体撮像装置。
19. 前記第１の遮光部の開口部の画素分離部に対する補正量は、前記第２の遮光部の補正量よりも大きい
    請求項１８に記載の固体撮像装置。

Images