JP2023049131A - コイル部品及びコイルモジュール - Google Patents

Abstract

【課題】基材に設けられたコイルパターン及び基材を覆う磁性体層を備えるコイル部品を改良する。【解決手段】コイル部品１は、基材１０と、基材１０の一方の表面１１に設けられたコイルパターン３０と、基材１０の他方の表面１２を覆う磁性体層２０とを備える。基材１０と磁性体層２０の積層体Ｓは、コイルパターン３０の開口領域３１ａに設けられた貫通孔４０を有する。これによれば、貫通孔４０内にＩＣモジュールなどの電子部品を配置しても、電子部品と基材１０が干渉することがない。【選択図】図１

Description

本開示はコイル部品及びコイルモジュールに関する。

特許文献１には、基材の一方及び他方の表面に設けられたコイルパターンと、基材の他方の表面を覆う磁性シートとを備えるコイル部品が開示されている。特許文献１に記載されたコイル部品は、ＩＣモジュールとの磁気結合を可能とすべく、ＩＣモジュールと重なる部分において磁性シートに開口部が設けられている。

特開２０２０－１９５０５０号公報

本開示は、基材に設けられたコイルパターン及び基材を覆う磁性体層を備える改良されたコイル部品を提供することを目的とする。

本開示の一実施態様によるコイル部品は、基材と、基材の一方の表面に設けられたコイルパターンと、基材の他方の表面を覆う磁性体層とを備え、基材と磁性体層の積層体は、コイルパターンの開口領域に設けられた貫通孔を有する。

本開示によれば、基材に設けられたコイルパターンと基材を覆う磁性体層を備える改良されたコイル部品を提供することが可能となる。

図１は、本開示の第１の実施形態によるコイル部品１の外観を示す略平面図である。 図２（ａ）は図１に示すＡ－Ａ線に沿った略断面図であり、図２（ｂ）は図１に示すＢ－Ｂ線に沿った略断面図である。 図３は、コイル部品１における基材１０の他方の表面１２側の構造を示す略平面図である。 図４は、コイル部品１を備えたコイルモジュールを説明するための模式図である。 図５は、ＩＣモジュール５２の構造を説明するための略斜視図である。 図６は、回路基板５０に搭載された状態におけるコイル部品１の部分的な略断面図である。 図７は、本開示の第２の実施形態によるコイル部品２の外観を示す略平面図である。 図８は、コイル部品２における基材１０の他方の表面１２側の構造を示す略平面図である。

以下、添付図面を参照しながら、本開示の好ましい実施形態について詳細に説明する。

図１は、本開示の第１の実施形態によるコイル部品１の外観を示す略平面図である。また、図２（ａ）は図１に示すＡ－Ａ線に沿った略断面図であり、図２（ｂ）は図１に示すＢ－Ｂ線に沿った略断面図である。

図１及び図２に示すように、本実施形態によるコイル部品１は、矩形状の基材１０と、基材１０の一方の表面１１に設けられたコイルパターン３０と、基材１０の他方の表面１２を覆う磁性体層２０とを備えている。図３には、基材１０の他方の表面１２側の構造、つまり、磁性体層２０を削除した場合の構造が示されている。基材１０は、ＰＥＴなどの絶縁性樹脂材料からなるフィルムであり、その両面にコイルパターン３０が形成されている。基材１０の厚みについては特に限定されないが、２０～３０μｍ程度とすることができる。

コイルパターン３０は、基材１０の一方の表面１１に設けられた複数ターンからなる第１パターン３１及び第２パターン３２と、基材１０の一方の表面１１に設けられた第１キャパシタ電極パターン３３と、基材１０の他方の表面１２に設けられた第２キャパシタ電極パターン３４及び配線パターン３５とを有している。第１パターン３１は、基材１０の外周エッジに沿って、コイルパターン３０の外周端から複数ターンに亘って周回する区間である。第２パターン３２は、コイルパターン３０の内周端から複数ターンに亘って周回する区間である。したがって、第２パターン３２は、第１パターン３１によって囲まれた開口領域３１ａ内に配置される。第２パターン３２によって囲まれた開口領域３２ａ内には、コイルパターン３０の内周端に接続された第１キャパシタ電極パターン３３が配置される。

コイルパターン３０の外周端は、基材１０を貫通して設けられたスルーホール導体３６を介して、基材１０の他方の表面１２に設けられた配線パターン３５に接続される。配線パターン３５は、スルーホール導体３６と第２キャパシタ電極パターン３４を接続するパターンである。図２（ｂ）に示すように、第１キャパシタ電極パターン３３と第２キャパシタ電極パターン３４は、基材１０を介してｚ方向に重なっており、これによりキャパシタを構成する。このように、コイルパターン３０は、直流的な接続を行うための外部端子を備えておらず、直流的には完全に閉じた回路である。図１～図３に示す例では、第１及び第２キャパシタ電極パターン３３，３４をそれぞれ３つ設けているが、第１及び第２キャパシタ電極パターン３３，３４の数や形状については特に限定されない。

本実施形態においては、コイルパターン３０の大部分が基材１０の一方の表面１１に設けられており、基材１０の他方の表面１２には、第２キャパシタ電極パターン３４と配線パターン３５しか設けられていない。そして、基材１０の他方の表面１２は磁性体層２０で覆われる。基材１０の一方の表面１１側には磁性体層は設けられない。

磁性体層２０は、フェライトや金属磁性体などからなる磁性体粉末と樹脂を混合した複合磁性材料からなり、基材１０の他方の表面１２に塗布することによって形成することができる。ここで、基材１０の厚みをＴ１、磁性体層２０の厚みをＴ２、コイルパターン３０のパターン幅をＷとした場合、
Ｔ１＜Ｔ２＜Ｗ
を満たしていることが好ましい。これは、磁性体層２０の厚みＴ２を基材１０の厚みＴ１よりも大きくすることにより、コイルパターン３０のインダクタンスを十分に高めることができ、磁性体層２０の厚みＴ２をコイルパターン３０のパターン幅Ｗよりも小さくすることにより、基材１０と磁性体層２０からなる積層体Ｓのフレキシブル性を十分に確保することができるからである。

ここで、基材１０の他方の表面１２には第２キャパシタ電極パターン３４及び配線パターン３５が設けられていることから、磁性体層２０の一部は第２キャパシタ電極パターン３４上に位置することになる。つまり、磁性体層２０は、第２キャパシタ電極パターン３４を介することなく基材１０の他方の表面１２を覆う第１領域２１と、第２キャパシタ電極パターン３４上に位置する第２領域２２を有する。本実施形態においては、磁性体層２０の第１領域２１の表面と第２領域２２の表面は同一平面を構成せず、第１領域２１の表面よりも第２領域２２の表面の方が厚み方向に突出している。これにより、第２領域２２においても磁性体層２０の厚みが十分に確保されることから、第１領域２１の表面と第２領域の表面を同一平面とした場合と比べ、十分なインダクタンスを確保することが可能となる。但し、磁性体層２０の厚みについては、第２領域２２よりも第１領域２１の方が厚いことが好ましい。つまり、第１領域２１における磁性体層２０の厚みをＴ２、第２領域２２における磁性体層２０の厚みをＴ２ａとした場合、
Ｔ２＞Ｔ２ａ
であることが好ましい。これによれば、全体の厚みを薄くすることが可能となる。この場合、厚みＴ２とＴ２ａの差（＝Ｔ２－Ｔ２ａ）は、第２キャパシタ電極パターン３４の厚みＴ３よりも小さいことが好ましい。これによれば、磁性体層２０の厚みの面内ばらつきが抑えられるため、面内における磁気特性のばらつきを抑えることが可能となる。なお、本実施形態では、基材１０の他方の表面１２に磁性体層２０が塗布されているため、第１領域２１において、基材１０の他方の表面１２と磁性体層２０との境界は互いに共有することとなる。

本実施形態においては、基材１０と磁性体層２０からなる積層体Ｓに貫通孔４０が設けられている。貫通孔４０は、第１パターン３１の開口領域３１ａ内であって、第２パターン３２の開口領域３２ａ外に位置している。このように、貫通孔４０を第１パターン３１によって規定される開口領域３１ａ内に設けることにより、貫通孔４０に配置されるＩＣモジュールなどの電子部品と第１パターン３１を磁気結合させることが可能となる。しかも、貫通孔４０を第２パターン３２の開口領域３２ａ外に配置することにより、第２パターン３２のターン数が多い場合であっても、貫通孔４０の面積を十分に確保することが可能となる。貫通孔４０の形成方法については特に限定されないが、基材１０の他方の表面１２の全面に磁性体層２０を塗布した後、打抜き加工によって基材１０と磁性体層２０からなる積層体Ｓの一部を除去することが好ましい。これによれば、簡単な方法で貫通孔４０を形成することができるとともに、貫通孔４０のうち基材１０が除去された部分と磁性体層２０が除去された部分にずれが生じることもない。

図４は、本実施形態によるコイル部品１を備えたコイルモジュールを説明するための模式図である。

図４に示すように、本実施形態によるコイル部品１は、回路基板５０の表面５１に載置することにより、回路基板５０上におけるアンテナコイルとして機能する。このように、コイルパターン３０を回路基板５０に形成するのではなく、コイルパターン３０を含むコイル部品１を回路基板５０とは別部品とすることにより、設計変更などが容易となる。回路基板５０の表面５１にはＩＣモジュール５２が実装されており、搭載領域１ａにコイル部品１を搭載すると、ＩＣモジュール５２が貫通孔４０内に配置される。これにより、ＩＣモジュール５２は、コイル部品１を介してリーダライタなどの外部アンテナと通信することが可能となる。

図５は、ＩＣモジュール５２の構造を説明するための略斜視図である。

図５に示すように、ＩＣモジュール５２は、モジュール基板５３に搭載又は内蔵されたＩＣチップ５４と、ＩＣチップ５４に接続されたカップリングコイル５５とを備えている。カップリングコイル５５は、コイル部品１の貫通孔４０内にＩＣモジュール５２が配置されると、コイルパターン３０の第１パターン３１（後述する第２実施形態においてはコイルパターン６０の第２パターン６２）との間で電磁界結合が生じる。これにより、端子電極を用いてＩＣモジュール５２とコイル部品１を直接接続することなく、両者を交流的に接続することが可能となる。ここで、ＩＣモジュール５２が回路基板５０に実装される場合は、ＩＣチップ５４及びカップリングコイル５５は直接回路基板５０に実装されても構わない。また、コイル部品１及びＩＣモジュール５２がＩＣカードに搭載される場合は、ＩＣチップ５４と、ＩＣチップ５４に接続されたカップリングコイル５５が搭載又は内蔵されたモジュール基板５３は、ＩＣカードの筐体の一部を構成するメタルプレートに搭載され、このメタルプレートとＩＣカードの筐体の一部を構成するカバーとの間にコイル部品１が搭載されても構わない。

図６は、回路基板５０に搭載された状態におけるコイル部品１の部分的な略断面図である。

図６に示すように、回路基板５０の表面５１にコイル部品１を搭載すると、ＩＣモジュール５２が貫通孔４０内に配置される。そして、貫通孔４０内においては磁性体層２０が除去されていることから、磁性体層２０によって遮られることなく、第１パターン３１とＩＣモジュール５２が磁気結合する。しかも、貫通孔４０内においては基材１０も除去されていることから、ＩＣモジュール５２の高さＨが磁性体層２０の厚みＴ２よりも大きい場合であっても、ＩＣモジュール５２と基材１０が干渉することがない。つまり、任意の高さを有するＩＣモジュール５２と磁気結合が可能となる。しかも、基材１０の厚みＴ１と磁性体層２０の厚みＴ２の合計（＝Ｔ１＋Ｔ２）よりも高さＨが大きいＩＣモジュール５２を用いれば、第１パターン３１とＩＣモジュール５２のｚ方向における高さの差が小さくなるため、より強い磁気結合を得ることが可能となる。なお、コイル部品１及びＩＣモジュール５２がＩＣカードに搭載される場合も、ＩＣモジュール５２が貫通孔４０内に配置されることで、上述の効果が得られる。

以上説明したように、本実施形態によるコイル部品１は、基材１０と磁性体層２０の積層体Ｓに貫通孔４０が設けられていることから、回路基板５０に搭載した場合に、回路基板５０上のＩＣモジュール５２と基材１０の干渉を防止することが可能となる。しかも、磁性体層２０が基材１０の他方の表面１２側に設けられており、第１及び第２パターン３１，３２が形成された一方の表面１１側には磁性体層２０が設けられていないことから、第１及び第２パターン３１，３２のパターン間における浮遊容量の増加を防止することができるとともに、磁性体層２０を介したパターン間におけるショート不良の発生を防止することが可能となる。

図７は、本開示の第２の実施形態によるコイル部品２の外観を示す略平面図である。また、図８は、コイル部品２における基材１０の他方の表面１２側の構造を示す略平面図である。

図７及び図８に示すように、第２の実施形態によるコイル部品２は、コイルパターン３０がコイルパターン６０に置き換えられている点において、第１の実施形態によるコイル部品１と相違している。その他の基本的な構成については第１の実施形態によるコイル部品１と略同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。

コイルパターン６０は、基材１０の一方の表面１１に設けられた複数ターンからなる第１パターン６１及び第２パターン６２と、基材１０の一方の表面１１に設けられた第１キャパシタ電極パターン６３と、基材１０の他方の表面１２に設けられた第２キャパシタ電極パターン６４及び配線パターン６５～６７とを有している。第１パターン６１は、基材１０の外周エッジに沿って複数ターンに亘って周回する区間である。第２パターン６２は、第１パターン６１によって囲まれた開口領域６１ａ内に配置され、貫通孔４０の周囲に沿って複数ターンに周回する区間である。つまり、本実施形態においては、貫通孔４０が第２パターン６２によって囲まれた開口領域６２ａ内に位置する。第１パターン６１によって囲まれた開口領域６１ａ内には、第１パターン６１の内周端に接続された第１キャパシタ電極パターン６３が配置される。

第１パターン６１の外周端は、基材１０を貫通して設けられたスルーホール導体７１を介して、基材１０の他方の表面１２に設けられた配線パターン６５に接続される。配線パターン６５は、スルーホール導体７１と第２キャパシタ電極パターン６４を接続するパターンである。第２キャパシタ電極パターン６４は、基材１０を介して第１キャパシタ電極パターン６３とｚ方向に重なる。図７及び図８に示す例では、第１及び第２キャパシタ電極パターン６３，６４をそれぞれ２つ設けているが、第１及び第２キャパシタ電極パターン６３，６４の数や形状については特に限定されない。

図７に示すように、第１パターン６１はターンの途中で分断されており、分断された一方の端部はスルーホール導体７２に接続され、分断された他方の端部はスルーホール導体７３に接続されている。スルーホール導体７２は、基材１０の他方の表面１２に設けられた配線パターン６６を介して、スルーホール導体７４に接続される。スルーホール導体７４は、第２パターン６２の内周端に接続される。第２パターン６２の外周端は、スルーホール導体７５を介して、基材１０の他方の表面１２に設けられた配線パターン６７の一端に接続される。配線パターン６７の他端は、スルーホール導体７３に接続される。これにより、第１パターン６１のターンの途中に第２パターン６２が挿入されることになる。

このように、本実施形態によるコイル部品２は、貫通孔４０の周囲に沿って第２パターン６２が周回していることから、貫通孔４０に配置されるＩＣモジュールなどの電子部品と第２パターン６２の磁気結合を高めることが可能となる。しかも、リーダライタなどの外部アンテナについては第１パターン６１と磁気結合し、貫通孔４０に配置されるＩＣモジュールなどの電子部品については第２パターン６２と磁気結合することから、設計変更や特性の調整が容易となる。

以上、本開示の好ましい実施形態について説明したが、本開示は、上記の実施形態に限定されることなく、本開示の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本開示の範囲内に包含されるものであることはいうまでもない。

本開示に係る技術には、以下の構成例が含まれるが、これに限定されるものではない。

本開示によるコイル部品は、基材と、基材の一方の表面に設けられたコイルパターンと、基材の他方の表面を覆う磁性体層とを備え、基材と磁性体層の積層体は、コイルパターンの開口領域に設けられた貫通孔を有する。これによれば、貫通孔内にＩＣモジュールなどの電子部品を配置しても、電子部品と基材が干渉することがない。

コイルパターンは、開口領域を規定する第１パターンと、開口領域に設けられた第２パターンとを含み、貫通孔は、第２パターンの開口領域外に位置しても構わない。これによれば、第２パターンのターン数が多い場合であっても、貫通孔の面積を十分に確保することが可能となる。

コイルパターンは、開口領域を規定する第１パターンと、開口領域に設けられ、貫通孔の周囲に沿って周回する第２パターンとを含んでも構わない。これによれば、貫通孔内に配置するＩＣモジュールなどの電子部品と第２パターンの磁気結合を高めることが可能となる。

磁性体層の厚みは、基材の厚みよりも大きく、コイルパターンのパターン幅よりも小さくても構わない。これによれば、コイルパターンのインダクタンスを十分に確保しつつ、基材と磁性体層からなる積層体のフレキシブル性を十分に確保することが可能となる。

本開示によるコイル部品は、基材の一方の表面に設けられ、開口領域内に配置された第１キャパシタ電極パターンと、基材の他方の表面に設けられ、第１キャパシタ電極パターンと重なる第２キャパシタ電極パターンとをさらに備え、第１及び第２キャパシタ電極パターンは、コイルパターンに接続されても構わない。これによれば、第１及び第２キャパシタ電極パターンからなるキャパシタとコイルパターンによってＬＣ共振回路を構成することが可能となる。

磁性体層の表面は、第２キャパシタ電極パターンを介することなく基材の他方の表面を覆う第１領域よりも、第２キャパシタ電極パターン上に位置する第２領域の方が厚み方向に突出していても構わない。これによれば、第２領域における磁性体層の厚みを十分に確保することが可能となる。

磁性体層の厚みは、第２領域よりも第１領域の方が厚くても構わない。これによれば、全体の厚みを薄くすることが可能となる。

磁性体層の第１領域と第２領域の厚みの差は、第２キャパシタ電極パターンの厚みよりも小さくても構わない。これによれば、磁性体層の面内における磁気特性のばらつきを抑えることができる。

本開示によるコイルモジュールは、上記コイル部品と、貫通孔内に配置されたＩＣモジュールとを備える。これによれば、ＩＣモジュールを貫通孔に収容することで部品サイズの小型化を図ることができるとともに、貫通孔内に配置するＩＣモジュールなどの電子部品とコイルパターンの磁気結合を確保することが可能となる。

１，２ コイル部品
１ａ 搭載領域
１０ 基材
１１ 基材の一方の表面
１２ 基材の他方の表面
２０ 磁性体層
３０ コイルパターン
３１ 第１パターン
３２ 第２パターン
３１ａ，３２ａ 開口領域
３３ 第１キャパシタ電極パターン
３４ 第２キャパシタ電極パターン
３５ 配線パターン
３６ スルーホール導体
４０ 貫通孔
５０ 回路基板
５１ 回路基板の表面
５２ ＩＣモジュール
５３ モジュール基板
５４ ＩＣチップ
５５ カップリングコイル
６０ コイルパターン
６１ 第１パターン
６２ 第２パターン
６１ａ，６２ａ 開口領域
６３ 第１キャパシタ電極パターン
６４ 第２キャパシタ電極パターン
６５～６７ 配線パターン
７１～７５ スルーホール導体
Ｓ 積層体

Claims (9)

1. 基材と、
   前記基材の一方の表面に設けられたコイルパターンと、
   前記基材の他方の表面を覆う磁性体層と、を備え、
   前記基材と前記磁性体層の積層体は、前記コイルパターンの開口領域に設けられた貫通孔を有する、コイル部品。
2. 前記コイルパターンは、前記開口領域を規定する第１パターンと、前記開口領域に設けられた第２パターンとを含み、
   前記貫通孔は、前記第２パターンの開口領域外に位置する、請求項１に記載のコイル部品。
3. 前記コイルパターンは、前記開口領域を規定する第１パターンと、前記開口領域に設けられ、前記貫通孔の周囲に沿って周回する第２パターンとを含む、請求項１に記載のコイル部品。
4. 前記磁性体層の厚みは、前記基材の厚みよりも大きく、前記コイルパターンのパターン幅よりも小さい、請求項１乃至３のいずれか一項に記載のコイル部品。
5. 前記基材の前記一方の表面に設けられ、前記開口領域内に配置された第１キャパシタ電極パターンと、
   前記基材の前記他方の表面に設けられ、前記第１キャパシタ電極パターンと重なる第２キャパシタ電極パターンと、をさらに備え、
   前記第１及び第２キャパシタ電極パターンは、前記コイルパターンに接続される、請求項１乃至４のいずれか一項に記載のコイル部品。
6. 前記磁性体層の表面は、前記第２キャパシタ電極パターンを介することなく前記基材の前記他方の表面を覆う第１領域よりも、前記第２キャパシタ電極パターン上に位置する第２領域の方が厚み方向に突出している、請求項５に記載のコイル部品。
7. 前記磁性体層の厚みは、前記第２領域よりも前記第１領域の方が厚い、請求項６に記載のコイル部品。
8. 前記磁性体層の前記第１領域と前記第２領域の厚みの差は、前記第２キャパシタ電極パターンの厚みよりも小さい、請求項７に記載のコイル部品。
9. 請求項１乃至８のいずれか一項に記載のコイル部品と、
   前記貫通孔内に配置されたＩＣモジュールと、を備えるコイルモジュール。

Images