JP2023044244A - 半導体製造装置 - Google Patents

半導体製造装置 Download PDF

Info

Publication number
JP2023044244A
JP2023044244A JP2021152172A JP2021152172A JP2023044244A JP 2023044244 A JP2023044244 A JP 2023044244A JP 2021152172 A JP2021152172 A JP 2021152172A JP 2021152172 A JP2021152172 A JP 2021152172A JP 2023044244 A JP2023044244 A JP 2023044244A
Authority
JP
Japan
Prior art keywords
back surface
semiconductor manufacturing
processing
depressions
axis direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021152172A
Other languages
English (en)
Inventor
信介 村木
Shinsuke Muraki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2021152172A priority Critical patent/JP2023044244A/ja
Priority to US17/652,986 priority patent/US20230092336A1/en
Publication of JP2023044244A publication Critical patent/JP2023044244A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Weting (AREA)

Abstract

【課題】半導体装置の反りを抑制することである。【解決手段】第１の表面と、第１の表面の反対側の第２の表面と、を有する対象物を加工する半導体製造装置は、対象物を吸着する吸着面を有するとともに第１のチャンバ内に設けられたチャックを備え、吸着面が、吸着面の一方向に沿って互いに隣接して設けられるとともに第２の表面に押し当てられることにより一方向に沿って互いに隣接する複数の窪みを第２の表面に形成するための複数の突起を有する、第１の処理部と、第２のチャンバ内において、第２の表面を薬液に曝して複数の窪みを加工することにより一方向に沿って延在する溝を第２の表面に形成する第２の処理部と、を具備する。【選択図】図１

Description

本発明の実施形態は、半導体製造装置に関する。
近年、３次元メモリ等の半導体記置が知られている。
特開昭６２－０７９６４７号公報
発明が解決しようとする課題の一つは、半導体装置の反りを抑制することである。
第１の表面と、第１の表面の反対側の第２の表面と、を有する対象物を加工する、実施形態の半導体製造装置は、対象物を吸着する吸着面を有するとともに第１のチャンバ内に設けられたチャックを備え、吸着面が、吸着面の一方向に沿って互いに隣接して設けられるとともに第２の表面に押し当てられることにより一方向に沿って互いに隣接する複数の窪みを第２の表面に形成するための複数の突起を有する、第１の処理部と、第２のチャンバ内において、第２の表面を薬液に曝して複数の窪みを加工することにより一方向に沿って延在する溝を第２の表面に形成する第２の処理部と、を具備する。
半導体製造装置の構成例を示す模式図である。 処理部１の第１の構成例を示す断面模式図である。 吸着面２１０の構造例を示す上面模式図である。 処理部１の第２の構成例を示す断面模式図である。 吸着面２１０の構造例を示す上面模式図である。 処理部２の構成例を示す断面模式図である。 半導体製造装置１０を用いた対象物Ｗの処理方法例を説明するためのフローチャートである。 第１の裏面処理工程Ｓ１の第１の例を説明するための模式図である。 第１の裏面処理工程Ｓ１の第２の例を説明するための模式図である。 第１の裏面処理工程Ｓ１により対象物Ｗの裏面に形成される窪みの例を示す模式図である。 第１の裏面処理工程Ｓ１により対象物Ｗの裏面に形成される窪みの例を示す模式図である。 第２の裏面処理工程Ｓ２により対象物Ｗの裏面に形成される溝の例を示す模式図である。 第２の裏面処理工程Ｓ２により対象物Ｗの裏面に形成される溝の例を示す模式図である。 対象物Ｗの例を示す断面模式図である スリットＳＴのレイアウト例を示す上面模式図である。 対象物Ｗの反りを説明するための模式図である。 対象物Ｗの反りを説明するための模式図である。 対象物Ｗの反りを説明するための模式図である。 対象物Ｗの変形例を示す断面模式図である。 対象物Ｗの変形例を示す断面模式図である
以下、実施形態について、図面を参照して説明する。図面に記載された各構成要素の厚さと平面寸法との関係、各構成要素の厚さの比率等は現物と異なる場合がある。また、実施形態において、実質的に同一の構成要素には同一の符号を付し適宜説明を省略する。
（半導体製造装置の構成例）
図１は、半導体製造装置の構成例を示す模式図である。半導体製造装置１０は、枚葉式半導体製造装置であって、処理部１と、処理部２と、ロボット３と、ロードポート４と、を具備する。
処理部１は、対象物Ｗの裏面に複数の窪みを形成するための処理ユニットである。
処理部２は、対象物Ｗの裏面の複数の窪みを加工して溝（トレンチ）を形成するための処理ユニットである。
ロボット３は、例えば処理部１および処理部２と、ロードポート４と、の間に配置される。ロボット３は、ロードポート４、処理部１、および処理部２のそれぞれの間で対象物Ｗの搬送、およびロードポート４、処理部１、および処理部２のそれぞれに対する対象物Ｗのロードおよびアンロードを行うことができる。ロボット３の例は、ロボットアームである。
ロードポート４は、外部から搬送された対象物Ｗを収容する。ロードポート４は、複数の対象物Ｗを収容してもよい。
（処理部１の第１の構成例）
図２は、処理部１の第１の構成例を示す断面模式図である。処理部１は、チャンバ１１と、ステージ２１と、外壁３１と、を具備する。
チャンバ１１は、外壁３１に囲まれた空間である。チャンバ１１において、対象物Ｗの裏面に対して窪みを形成する加工を行う。対象物Ｗは、例えばシリコンウェハ等の半導体基板を含む。対象物Ｗは、表面（図２における対象物Ｗの上面）と、表面の反対側の裏面（図２における対象物Ｗの下面）と、を有する。
ステージ２１は、チャンバ１１内に設けられる。ステージ２１は、対象物Ｗを吸着するための静電チャックを形成する。ステージ２１は、吸着面２１０と、内部電極２２０と、を有する。
吸着面２１０は、対象物Ｗを吸着するための面である。対象物Ｗとの接触部は、例えばセラミック材料等の絶縁材料により形成される。
内部電極２２０は、対象物Ｗの表面と交差するＺ軸方向において吸着面２１０に重畳する。内部電極２２０は、ステージ２１の内部に埋め込まれる。内部電極２２０は、直流電源４１に接続される。直流電源４１は、例えば対象物Ｗを吸着するための直流電圧を供給する。直流電源４１は、スイッチを有し、スイッチにより直流電圧を供給の開始および停止を切り替えてもよい。
外壁３１は、ガス導入口５１を有し、ガス導入口５１を介してガス供給源６１から窒素やアルゴン等の不活性ガスを供給してもよい。ガス供給源６１は、例えばガスタンクに接続されたマスフローコントローラを有し、マスフローコントローラによりガス流量を調整してもよい。また、外壁３１は、図示しないガス導出口を有し、ガス導出口を介してガスをチャンバ１１から排出してもよい。さらに、外壁３１は、対象物Ｗのロードおよびアンロードを行うための搬入出口を有してもよい。
ステージ２１、直流電源４１、およびガス供給源６１は、例えば図示しない制御回路により制御されてもよい。制御回路は、例えばプロセッサ等を用いたハードウェアを用いて構成されてもよい。なお、各動作を動作プログラムとしてメモリ等のコンピュータ読み取りが可能な記録媒体に保存しておき、ハードウェアにより記録媒体に記憶された動作プログラムを適宜読み出すことで各動作を実行してもよい。
図３は、吸着面２１０の構造例を示す上面模式図である。図３は、吸着面２１０に平行なＸ－Ｙ平面を示す。吸着面２１０は、突起２１０ａを有する。突起２１０ａは、対象物Ｗと接触するための平坦部を有する。図３は、複数の突起２１０ａを示す。複数の突起２１０ａのそれぞれは、吸着面２１０と交差するＺ軸方向において内部電極２２０に重畳する。なお、複数の突起２１０ａの数は、図３に示す突起２１０ａの数に限定されない。
突起２１０ａは、対象物Ｗに接触する領域である。複数の突起２１０ａは、吸着面２１０に平行なＸ軸方向およびＹ軸方向に配置されてマトリクスを形成する。複数の突起２１０ａのＸ軸方向に隣接する突起２１０ａの間隔Ｐ１は、複数の突起２１０ａのＹ軸方向に隣接する突起２１０ａの間隔Ｐ２よりも狭い。突起２１０ａの径は、形成したい窪みのサイズに応じて適宜設定される。なお、複数の突起２１０ａのレイアウトは、図３に示すレイアウトに限定されない。
（処理部１の第２の構成例）
図４は、処理部１の第２の構成例を示す断面模式図である。処理部１は、チャンバ１１と、ステージ２１と、外壁３１と、を具備する。チャンバ１１および外壁３１は、処理部１の第１の構成例のチャンバ１１および外壁３１と同じであるため、第１の構成例の説明を適宜援用できる。
ステージ２１は、対象物Ｗを吸着するための真空チャックを形成する。ステージ２１は、吸着面２１０と、開口２３０と、を有する。
吸着面２１０は、対象物Ｗを吸着するための面である。対象物Ｗとの接触部は、例えばセラミック材料等の絶縁材料により形成される。
開口２３０は、対象物Ｗの表面と交差するＺ軸方向において吸着面２１０に面する。開口２３０は、ステージ２１の内部に設けられる。開口２３０は、真空ポンプ７１に接続される。真空ポンプ７１は、例えば開口２３０内を排気することにより開口２３１内を減圧して真空状態にする。真空ポンプ７１は、スイッチを有し、スイッチにより排気の開始および停止を切り替えてもよい。また、開口２３０を真空状態にするため、固定具を用いて対象物Ｗを吸着面２１０に固定してもよい。
ステージ２１および真空ポンプ７１は、例えば図示しない制御回路により制御されてもよい。制御回路は、例えばプロセッサ等を用いたハードウェアを用いて構成されてもよい。なお、各動作を動作プログラムとしてメモリ等のコンピュータ読み取りが可能な記録媒体に保存しておき、ハードウェアにより記録媒体に記憶された動作プログラムを適宜読み出すことで各動作を実行してもよい。
図５は、吸着面２１０の構造例を示す上面模式図である。図５は、吸着面２１０に平行なＸ－Ｙ平面を示す。吸着面２１０は、突起２１０ａを有する。図５は、複数の突起２１０ａを示す。複数の突起２１０ａのそれぞれは、吸着面２１０と交差するＺ軸方向において開口２３１に重畳する。なお、複数の突起２１０ａの数は、図５に示す突起２１０ａの数に限定されない。
突起２１０ａは、対象物Ｗに接触する領域である。突起２１０ａは、針２１１を有する。針２１１は、駆動機構８１に接続される。駆動機構８１は、針２１１をＺ軸方向に沿って上下に移動させることができる。駆動機構８１は、上記制御回路により制御されてもよい。
複数の針２１１は、Ｘ軸方向およびＹ軸方向に沿って配置されてマトリクスを形成する。複数の針２１１のうちＸ軸方向に隣接する針２１１の間隔Ｐ３は、複数の針２１１のうちＹ軸方向に隣接する針２１１の間隔Ｐ４よりも狭い。間隔Ｐ３および間隔Ｐ４は、隣接する針２１１の中心間距離である。針２１１の径は、形成したい窪みのサイズに応じて適宜設定される。なお、複数の突起２１０ａおよび複数の針２１１のレイアウトは、図５に示すレイアウトに限定されない。
（処理部２の構成例）
図６は、処理部２の構成例を示す断面模式図である。処理部２は、チャンバ１２と、ステージ２２と、外壁３２と、を具備する。
チャンバ１２は、外壁３２に囲まれた空間である。チャンバ１２において、対象物Ｗの裏面に対して薬液に曝す処理を行う。
ステージ２２は、チャンバ１２内に設けられる。ステージ２２は、載置面２２１と、開口２２２と、を有する。
載置面２２１は、対象物Ｗを保持する面である。載置面２２１は、対象物Ｗの裏面に接する凸部を有していてもよい。
開口２２２は、Ｘ－Ｙ平面において載置面２２１に囲まれる。開口２２２は、対象物Ｗの裏面に面する領域である。開口２２２は、外壁３２を介して薬液供給源９１に接続される。薬液供給源９１は、薬液を供給する。薬液供給源９１は、例えば薬液タンクに接続されたマスフローコントローラを有し、マスフローコントローラにより薬液の流量を調整してもよい。対象物Ｗは、薬液が対象物Ｗの表面に触れないように載置面２２１の突起に載置されることが好ましい。薬液の例は、アルカリ溶液が挙げられる。また、ステージ２２は、図示しない薬液排出流路を有し、バルブ等を用いて開口２２２と薬液排出流路とを接続することにより、薬液を開口２２２から選択的に排出できる。また、固定具を用いて対象物Ｗを載置面２２１に固定してもよい。
（対象物Ｗの処理方法例）
図７は、半導体製造装置１０を用いた対象物Ｗの処理方法例を説明するためのフローチャートである。対象物Ｗの処理方法例は、図７に示すように、第１の裏面処理工程Ｓ１と、第２の裏面処理工程Ｓ２と、を具備する。
［第１の裏面処理工程Ｓ１の第１の例］
図８は、第１の裏面処理工程Ｓ１の第１の例を説明するための模式図である。処理部１が第１の構成例を有する場合、第１の裏面処理工程Ｓ１の第１の例により、準備された対象物Ｗを処理部１のステージ２１にロボット３を用いて載置する。対象物Ｗの裏面は、突起２１０ａに接する。図８は、第１の裏面処理工程Ｓ１の第１の例における対象物Ｗおよびステージ２１の一部を示す断面模式図である。
次に、図２に示す直流電源４１を用いて内部電極２２０に電圧を印加する。内部電極２２０に直流電圧を印加すると、ステージ２１と対象物Ｗとの間で正電荷と負電荷が引き合うことにより吸着力が発生する。この吸着力は、例えばステージ２１と対象物Ｗとの間の空間で生じるジョンセン・ラーベック力（Ｊ－Ｒ力）や吸着面２１０と対象物Ｗとの間で生じるクーロン力によるものである。
突起２１０ａは、上記吸着力を調整することにより、図８に示すように、対象物Ｗの裏面に押し当てられる。これにより、対象物Ｗの裏面に突起２１０ａに対応する窪みを形成できる。
［第１の裏面処理工程Ｓ１の第２の例］
図９は、第１の裏面処理工程Ｓ１の第２の例を説明するための模式図である。処理部１が第２の構成例を有する場合、第１の裏面処理工程Ｓ１の第２の例により、準備された対象物Ｗを処理部１のステージ２１にロボット３を用いて載置する。対象物Ｗの裏面は、突起２１０ａに接する。図９は、第１の裏面処理工程Ｓ１の第２の例における対象物Ｗおよびステージ２１の一部を示す断面模式図である。
次に、図４に示す真空ポンプ７１を用いて開口２３０内を真空状態にする。開口２３０内を減圧して真空状態にすると、対象物Ｗがステージ２１に引き付けられて吸着力が発生する。
さらに、対象物Ｗをステージ２１の吸着面２１０に吸着させたまま、図４に示す駆動機構８１を用いて針２１１を駆動する。針２１１は、図９に示すように、対象物Ｗの裏面に押し当てられる。これにより、対象物Ｗの裏面に窪みを形成できる。なお、針２１１を押し当てた際に、突起２１０ａは、対象物Ｗの裏面に接していてもよい。
図１０および図１１は、第１の裏面処理工程Ｓ１により対象物Ｗの裏面に形成される窪み（デプレッション）の例を示す模式図である。図１０は、対象物Ｗの裏面の上面の一部を示す模式図である。図１１は、対象物Ｗの断面の一部を示す模式図である。
対象物Ｗの裏面は、窪み２５０を有する。図１０および図１１は、複数の窪み２５０を示す。複数の窪み２５０は、Ｘ軸方向およびＹ軸方向に沿って配置されてマトリクスを形成する。複数の窪み２５０のうちＸ軸方向に隣接する窪み２５０の間隔Ｐ５は、複数の窪み２５０のうちＹ軸方向に隣接する窪み２５０の間隔Ｐ６よりも狭い。窪み２５０の寸法は、突起２１０ａまたは針２１１の寸法に応じて決定される。
［第２の裏面処理工程Ｓ２］
第２の裏面処理工程Ｓ２により、図６に示す薬液供給源９１から開口２２２に薬液を供給して対象物Ｗの裏面を薬液に曝す。これにより、薬液が窪み２５０に染み込んで裏面がエッチングされる。Ｘ軸方向に隣接する窪み２５０の間は、エッチングにより除去されることにより繋がって溝（トレンチ）２５１を形成する。
図１２および図１３は、第２の裏面処理工程Ｓ２により対象物Ｗの裏面に形成される溝の例を示す模式図である。図１２は、対象物Ｗの裏面の上面の一部を示す模式図である。図１３は、対象物Ｗの断面の一部を示す模式図である。
対象物Ｗの裏面は、Ｘ軸方向に延在する溝２５１を有する。図１２および図１３は、複数の溝２５１を示す。複数の溝２５１は、Ｙ軸方向に沿って配置される。
以上のように、本実施形態では、処理部１において対象物Ｗの裏面に突起を押し当てることにより一方向に沿って互いに隣接する複数の窪みを形成し、処理部２において裏面を薬液に曝して複数の窪みを加工することにより、一方向に延在する溝を形成できる。
ここで、対象物Ｗの例について説明する。図１４は、対象物Ｗの例を示す断面模式図である。対象物Ｗの例は、３次元メモリを製造する途中に形成される構造体である。
対象物Ｗは、表面と裏面とを有する基板３００と、基板３００の表面側に設けられたトランジスタＴＲと、積層体３１１と、メモリピラーＭＰと、層間絶縁膜３１２と、を具備する。この場合、対象物Ｗの裏面は、基板３００の裏面である。なお、図１４では、便宜のため、トランジスタＴＲを有する領域とメモリピラーＭＰを有する領域との間の領域の図示を省略する。
基板３００は、例えばシリコンウェハ等の半導体基板である。
トランジスタＴＲは、Ｎチャネル型電界効果トランジスタまたはＰチャネル型電界効果トランジスタである。図１４は、２つのトランジスタＴＲを図示するが、複数のトランジスタＴＲの数は、図１４に示すトランジスタＴＲの数に限定されない。
複数のトランジスタＴＲは、例えば半導体記憶装置の周辺回路を形成する。複数のトランジスタＴＲは、例えばＳｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ（ＳＴＩ）等の素子分離体により電気的に互いに分離される。複数のトランジスタＴＲは、プラグや多層配線を介して半導体記憶装置のメモリセルアレイに接続される。
積層体３１１は、基板３００の表面の上方に設けられる。積層体３１１は、複数の絶縁層と複数の導電層とを有し、複数の絶縁層のそれぞれおよび複数の導電層のそれぞれが、Ｚ軸方向に交互に積層されている。Ｚ軸方向は、例えば基板３００の厚さ方向である。複数の導電層は、例えばメモリセルアレイのワード線を形成する。
層間絶縁膜３１２は、トランジスタＴＲ、積層体３１１、およびメモリピラーＭＰを覆う。
メモリピラーＭＰは、図１４に示すように、積層体３１１内をＺ軸方向に貫通して延在する。図１４は、２つのメモリピラーＭＰを図示するが、複数のメモリピラーＭＰの数は、図１４に示すメモリピラーＭＰの数に限定されない。積層体３１１および複数のメモリピラーＭＰは、半導体記憶装置のメモリセルアレイを形成する。なお、図１では、Ｚ軸方向において、メモリピラーＭＰを含むメモリセルアレイは、トランジスタＴＲを含む周辺回路に重畳していてもよい。
複数のメモリピラーＭＰは、スリットＳＴにより、複数のグループに分離される。スリットＳＴは、積層体３１１内をＺ軸方向に貫通して基板３００まで延在する。
図１５は、スリットＳＴのレイアウト例を示す上面模式図である。図１５は、複数のスリットＳＴを示す。複数のスリットＳＴは、Ｘ軸方向に延在する。
図１６ないし図１８は、対象物Ｗの反りを説明するための模式図である。図１６ないし図１８は、対象物ＷのＸ軸方向、Ｙ軸方向、およびＺ軸方向の反りの大きさを示す。図１５は、対象物Ｗの反りが無い状態を示す。このような対象物Ｗにおいて、表面に形成される層の数が増加すると、反りが大きくなる。これに対し、基板３００の裏面に酸化シリコン膜等の膜を形成することにより、図１７に示すように、対象物ＷのＸ軸方向およびＹ軸方向の反りを抑制できる。しかしながら、層の数の増加に伴い、高アスペクト比を有するとともに一方向に延在する複数のスリットＳＴを形成する場合、Ｘ軸方向の反りとＹ軸方向の反りとの差が大きくなるため、図１８に示すように、一方向に沿って反りが大きくなるため、対象物Ｗの裏面に膜を形成する場合であっても一方向の反りを十分に抑制することが困難である。
これに対し、本実施形態のように、例えば対象物Ｗの裏面にスリットＳＴの延在方向と同じ方向に延在する溝を形成することにより、一方向の反りが大きい場合であっても反りを十分に抑制することができる。なお、一方向の反りを十分抑制するためには、対象物Ｗの表面の表面積と裏面の表面積との可能な限り同じにすることが好ましい。
また、本実施形態では、チャックを用いて対象物Ｗの裏面に複数の窪みを形成し、その後複数の窪みを加工して溝を形成する。これにより、対象物Ｗの表面（素子形成面）に接触せずに裏面を加工できる。これにより、素子形成面へのダストの付着やコンタミネーションを防止でき、また、素子構造の変形を抑制できる。
（対象物Ｗの変形例）
図１９および図２０は、対象物Ｗの変形例を示す断面模式図である。図１９に示すように、第１の裏面処理工程Ｓ１により基板３００の裏面に膜３２１を有する対象物Ｗの裏面に複数の窪み２５０を形成して、その後第２の裏面処理工程Ｓ２により窪みを加工して溝２５１を形成してもよい。膜３２１を有する場合、対象物Ｗの裏面は、膜３２１の基板３００と反対側の表面である。
膜３２１の例は、酸化シリコン膜等が挙げられる。膜３２１を形成することにより、基板３００を保護することができる。なお、酸化シリコン膜の窪み２５０を加工する場合には、フッ化水素等の薬液を用いてもよい。また、基板３００の表面側に周辺回路およびメモリセルアレイ等の素子を形成する前に、第１の裏面処理工程Ｓ１および第２の裏面処理工程Ｓ２を行ってもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…処理部、２…処理部、３…ロボット、４…ロードポート、１０…半導体製造装置、１１…チャンバ、１２…チャンバ、２１…ステージ、２２…ステージ、３１…外壁、３２…外壁、４１…直流電源、５１…ガス導入口、６１…ガス供給源、７１…真空ポンプ、８１…駆動機構、９１…薬液供給源、２１０…吸着面、２１０ａ…突起、２１１…針、２２０…内部電極、２２１…載置面、２２２…開口、２３０…開口、２３１…開口、２５０…窪み、２５１…溝、３００…基板、３１１…積層体、３１２…層間絶縁膜、３２１…膜、ＭＰ…メモリピラー、Ｐ１…間隔、Ｐ２…間隔、Ｐ３…間隔、Ｐ４…間隔、Ｐ５…間隔、Ｐ６…間隔、Ｓ１…第１の裏面処理工程、Ｓ２…第２の裏面処理工程、ＳＴ…スリット、ＴＲ…トランジスタ、Ｗ…対象物。

Claims (6)

  1. 第１の表面と、前記第１の表面の反対側の第２の表面と、を有する対象物を加工する半導体製造装置であって、
    前記対象物を吸着する吸着面を有するとともに第１のチャンバ内に設けられたチャックを備え、前記吸着面が、前記吸着面の一方向に沿って互いに隣接して設けられるとともに前記第２の表面に押し当てられることにより前記一方向に沿って互いに隣接する複数の窪みを前記第２の表面に形成するための複数の突起を有する、第１の処理部と、
    第２のチャンバ内において、前記第２の表面を薬液に曝して前記複数の窪みを加工することにより前記一方向に沿って延在する溝を前記第２の表面に形成する第２の処理部と、
    を具備する、半導体製造装置。
  2. 前記チャックは、静電チャックであり、
    前記複数の突起のそれぞれは、前記第２の表面と接触する平坦部を有する、請求項１に記載の半導体製造装置。
  3. 前記チャックは、真空チャックであり、
    前記複数の突起のそれぞれは、前記第２の表面と接触する針を有する、請求項１に記載の半導体製造装置。
  4. 前記対象物は、前記第２の表面を有する半導体基板を含む、請求項１ないし請求項３のいずれか一項に記載の半導体製造装置。
  5. 前記対象物は、半導体基板と、前記半導体基板上に設けられるとともに前記第２の表面を有する膜と、含む、請求項１ないし請求項３のいずれか一項に記載の半導体製造装置。
  6. 前記複数の窪みは、前記吸着面の第１方向に沿って配置されるとともに前記吸着面の前記第１方向と交差する第２方向に沿って配置されてマトリクスを形成し、
    前記複数の窪みの前記第１方向に隣接する窪みの間隔は、前記複数の窪みの前記第２方向に隣接する窪みの間隔よりも狭い、請求項１ないし請求項５のいずれか一項に記載の半導体製造装置。
JP2021152172A 2021-09-17 2021-09-17 半導体製造装置 Pending JP2023044244A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021152172A JP2023044244A (ja) 2021-09-17 2021-09-17 半導体製造装置
US17/652,986 US20230092336A1 (en) 2021-09-17 2022-03-01 Semiconductor manufacturing apparatus and method of processing object

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021152172A JP2023044244A (ja) 2021-09-17 2021-09-17 半導体製造装置

Publications (1)

Publication Number Publication Date
JP2023044244A true JP2023044244A (ja) 2023-03-30

Family

ID=85572696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021152172A Pending JP2023044244A (ja) 2021-09-17 2021-09-17 半導体製造装置

Country Status (2)

Country Link
US (1) US20230092336A1 (ja)
JP (1) JP2023044244A (ja)

Also Published As

Publication number Publication date
US20230092336A1 (en) 2023-03-23

Similar Documents

Publication Publication Date Title
US10115614B2 (en) Transfer chamber and method for preventing adhesion of particle
JP5150217B2 (ja) シャワープレート及び基板処理装置
CN101405857B (zh) 承载基片的装置和方法
KR101403328B1 (ko) 돌기 모양의 전극 패턴을 가지는 바이폴라 정전척 및 이를이용한 기판 처리 방법
JP4878109B2 (ja) 基板移載システムおよび基板移載方法
JP4783094B2 (ja) プラズマ処理用環状部品、プラズマ処理装置、及び外側環状部材
US11152329B2 (en) Method of separating bonded substrate, method of manufacturing semiconductor storage device, and substrate separation apparatus
JP2023044244A (ja) 半導体製造装置
JP3040630B2 (ja) プラズマ処理装置およびプラズマ処理方法
TWI839869B (zh) 基板處理裝置及基板處理方法
US9330950B2 (en) Substrate processing apparatus
JP4972327B2 (ja) プラズマ処理装置
KR100717694B1 (ko) 분리층을 갖는 정전척
JP5785862B2 (ja) 静電チャック及びその製造方法、基板温調固定装置
KR20110069490A (ko) 반도체 기판의 척킹/디척킹 방법, 이를 이용한 반도체 소자의 제조 장치 및 제조 방법
US11107681B2 (en) Method of fabricating semiconductor device by removing material on back side of substrate
KR101604555B1 (ko) 진공척 장치
KR20220086487A (ko) 정전 척 및 기판 고정 장치
TW202230478A (zh) 半導體裝置
JP6011965B2 (ja) プラズマダイシング方法及びプラズマダイシング装置
KR102338237B1 (ko) 반송 장치 및 그 제어 방법
JP2024126784A (ja) 接合装置、接合システムおよび接合方法
US20240203707A1 (en) Plasma processing apparatus and manufacturing method of semiconductor device
KR20050015316A (ko) 반도체 소자 제조용 멀티 챔버 시스템 및 이를 이용한반도체 소자의 제조방법
JPH03155647A (ja) 半導体ウエハ保持装置