JP2023043775A - 半導体装置及びこれを備えた点火制御装置 - Google Patents

Abstract

【課題】半導体装置に使用される、パワー半導体素子のオフ期間にグランド配線の寄生インダクタンスによる起電力によって入力判定回路がオンを誤認、パワー半導体素子の再オンによるコレクタ電流の振動を防ぐ。【解決手段】入力判定回路の出力にディレイ回路を設置、入力判定回路が出力する信号がオン判定信号であった場合、これを１０μｓｅｃ～２０μｓｅｃの間ディレイさせる事により、数μｓｅｃのオン判定信号をマスクし、パワー半導体素子の再オンを防ぐ。【選択図】図１

Description

本発明は半導体装置及びこれを備えた点火制御装置の回路構成に属する。

内燃機関の点火コイルに通電される電流を制御するイグナイタは、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）などのパワー半導体素子等を備え、エンジンコントロールユニット（ＥＣＵ）からのスイッチング制御信号に基づきパワー半導体素子を制御することで点火コイルの１次側電流の通電を制御する。

パワー半導体素子のターンオフ時に１次側コイルの電圧は数百Ｖ程度まで上昇し、１次側コイルと２次側コイルの巻き線比に応じた数十ｋＶの高電圧を２次側コイルに発生させることで、スパークプラグを火花放電させる。

また、イグナイタには例えば特許文献1に示すように、イグナイタのゲート信号入力端子とパワー半導体素子のゲート端子の間に繋がる抵抗や、イグナイタのゲート信号入力端子とグランド端子（またはエミッタ端子）の間に繋がる抵抗を備え、パワー半導体のターンオフ時にはこれらを介してゲート電荷を引抜く。

更には、例えば特許文献1に示すように、パワー半導体のゲート端子からイグナイタの信号入力端子に向かうスピードアップ用ダイオードを備えることで、パワー半導体素子のターンオフ時に、パワー半導体素子のゲート電荷を高速に引き抜き、早急にパワー半導体素子をオフする技術がある。

特開２０１８－７５３９号

パワー半導体素子の急速なターンオフ時の急激な電流変化とグランド配線の寄生インダクタンスによる起電力により、ＥＣＵのグランドに対してイグナイタのエミッタ電位が低下してしまうことで、イグナイタの信号入力端子－エミッタ端子間電位差が上昇する。
これにより、パワー半導体素子が正常にターンオフできず、ターンオフ時間が延びたり、ターンオフ期間中に1次側コイル電流に相当するコレクタ電流が振動するなどして、点火コイルの放電のタイミングに影響が出たり、ノイズとなり車内の他の機器に影響を及ぼすという問題があった。
本発明は、上記のような問題に鑑みてなされたものであって、パワー半導体素子のコレクタ電流の振動による悪影響を抑制する事が出来る半導体装置及びこれを備えた点火制御装置を提供することにある。

上記問題を解決させるために、本発明では、高電位側の第１端子および低電位側の第２端子との間に接続されたパワー半導体素子と、スイッチング制御信号が入力される制御端子と、前記パワー半導体素子のゲートとの間に接続されたゲート抵抗と、前記パワー半導体素子のゲートと前記第２端子との間に接続された遮断部と、前記制御端子電位と前記第２端子電位との電位差、が所定電位より高いか否かを判定し、この判定結果を入力判定信号として出力する入力判定回路と、前記入力判定信号が入力され、出力が前記遮断部の入力に接続され、前記電位差が前記所定電位より高いオン判定信号のときに、該入力判定信号を、前記電位差の前記所定電位超過時より所定時間遅延させて出力するディレイ回路とを有する半導体装置及びこれを備えた点火制御装置を提供する。

本発明によれば、パワー半導体素子のコレクタ電流の振動による悪影響を抑制する事が出来る半導体装置及びこれを備えた点火制御装置を提供できる。

本発明に係る半導体装置及びこれを備えた点火制御装置の第１の実施形態の構成例の図である。 入力判定回路の構成例の図である。 ディレイ回路の構成例の図である。 従来技術の半導体装置及びこれを備えた点火制御装置の構成例の図である。 従来技術の実施形態の動作波形の図である。 第１の実施形態の動作波形の図である。 制御信号発生部の構成例の図である。 本発明に係る半導体装置及びこれを備えた点火制御装置の第２の実施形態の構成例の図である。 本発明に係る半導体装置及びこれを備えた点火制御装置の第3の実施形態の構成例の図である。 エミッタ配線の寄生インダクタンスが高い状態における、第１の実施形態の動作波形の図である。 エミッタ配線の寄生インダクタンスが高い状態における、第３の実施形態の動作波形の図である。 本発明に係る半導体装置及びこれを備えた点火制御装置の第４の実施形態の構成例の図である。 本発明に係る半導体装置及びこれを備えた点火制御装置の第５の実施形態の構成例の図である。

図１～図３は、本発明に係る半導体装置及びこれを備えた点火制御装置の第１の実施形態の構成例である。ここで、本願の半導体装置は、イグナイタの様なインダクタンスを持つ負荷駆動装置であってよい。

自動車等の内燃機関の点火制御装置１０００は制御信号発生部１０と、点火プラグ２０と、点火コイル３０と、電源４０と、本発明に係る半導体装置１００とを備える。

制御信号発生部１０は、半導体装置１００に内蔵されるパワー半導体素子１１０のオンおよびオフの切り換えを制御するスイッチング制御信号Ｖｉｎを発生する。

制御信号発生部１０は、例えば、自動車のＥＣＵの一部または全部である。

制御信号発生部１０がスイッチング制御信号Ｖｉｎを半導体装置１００に供給することにより、内燃機関の点火制御装置１０００は点火プラグ２０の点火動作を開始する。

点火プラグ２０は、放電により電気的に火花を発生させる。点火プラグ２０は、例えば、１０ｋＶ程度以上の印加電圧により放電する。

点火プラグ２０は、一例として、内燃機関に設けられ、この場合、燃焼室の混合気等の燃焼ガスを点火する。

点火プラグ２０は、例えば、シリンダの外部からシリンダ内部の燃焼室まで貫通する貫通孔に設けられ、当該貫通孔を封止するように固定される。この場合、点火プラグ２０の一端は燃焼室内に露出され、他端はシリンダ外部から電気信号を受け取る。

点火コイル３０は、点火プラグ２０を放電させる高電圧を電気信号として供給する。

点火コイル３０は、変圧器として機能してよく、例えば、１次側コイル３２および２次側コイル３４を有するイグニッションコイルである。

１次側コイル３２および２次側コイル３４の一端は、電気的に接続される。

点火コイル３０の１次側コイル３２は、２次側コイル３４よりも巻き線数が少なく、２次側コイル３４とコアを共有する。２次側コイル３４は、１次側コイル３２に発生する起電力に応じて、起電力（相互誘導起電力）を発生させる。

２次側コイル３４は、他端が点火プラグ２０と接続され、発生させた起電力を点火プラグ２０に供給して放電させる。

電源４０は、点火コイル３０に電圧を供給する。電源４０は、例えば、１次側コイル３２および２次側コイル３４の一端に予め定められた定電圧Ｖｂ（一例として、１４Ｖ）を供給する。電源４０は、一例として、自動車のバッテリーである。

半導体装置１００は、制御信号発生部１０から供給されるスイッチング制御信号Ｖｉｎに応じて、点火コイル３０の１次側コイル３２の他端および基準電位の間の導通および非導通を切り換える。

半導体装置１００は、例えば、スイッチング制御信号Ｖｉｎがハイ電位（オン電位）であることに応じて１次側コイル３２および基準電位の間を導通させ、ロー電位（オフ電位）であることに応じて非導通にさせる。

ここで、基準電位は、自動車の制御システムにおける基準電位でよく、また、自動車内における半導体装置１００に対応する基準電位でもよい。基準電位は、半導体装置１００をオフにするロー電位でもよく、一例として、０Ｖである。

半導体装置１００は、制御端子１０２と、第１端子１０４と、第２端子１０６と、パワー半導体素子１１０と、遮断部１２０と、入力判定回路１３０と、ディレイ回路１４０と、ロジック回路１５０と、ゲート抵抗１７０と、スピードアップ用ダイオード１８０と、プルダウン抵抗１９０とを備える。半導体装置１００は、これらを１つの半導体基板内に集積した構成である。

また、入力判定回路１３０と、ディレイ回路１４０を動作させる電源電圧は、制御端子１０２から入力されるスイッチング制御信号Ｖｉｎを兼用しており、スイッチング制御信号Ｖｉｎがハイ電位の場合のみ、入力判定回路１３０とディレイ回路１４０が動作する構成としている。

制御端子１０２は、制御信号発生部１０に接続され、パワー半導体素子１１０を制御するスイッチング制御信号Ｖｉｎを入力する。第１端子１０４は、点火コイル３０を介して電源４０に接続される。

第２端子１０６は、基準電位に接続される。即ち、第１端子１０４は、第２端子１０６と比較して高電位側の端子であり、第２端子１０６は、第１端子１０４と比較して低電位側の端子である。

パワー半導体素子１１０は、ゲート端子、コレクタ端子、およびエミッタ端子を含み、ゲート端子に入力するスイッチング制御信号Ｖｉｎに応じてゲートが制御され、コレクタ端子およびエミッタ端子の間を電気的に接続または切断する。

パワー半導体素子１１０は、高電位側の第１端子１０４および低電位側の第２端子１０６の間に接続され、ゲート電位に応じてオンまたはオフに制御される。

パワー半導体素子１１０は、一例として、ＩＧＢＴである。また、パワー半導体素子１１０は、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）であってもよい。
ＭＯＳＦＥＴの場合は、前記コレクタ端子はドレイン端子、前記エミッタ端子はソース端子として読み替えればよい。

パワー半導体素子１１０のエミッタ端子は、第２端子１０６と接続される。また、コレクタ端子は、第１端子１０４に接続される。

なお、本実施形態において、パワー半導体素子１１０は、スイッチング制御信号Ｖｉｎがハイ電位となることに応じて、コレクタ端子およびエミッタ端子の間を電気的に接続するＩＧＢＴである例について説明する。

先ず、半導体装置１００の基本動作を説明する。パワー半導体素子１１０をオンさせて１次側コイル電流を導通させるターンオン動作としては、スイッチング制御信号Ｖｉｎにハイ電位が入力されると、ゲート抵抗１７０を介して、パワー半導体素子１１０のゲート端子にパワー半導体素子１１０の閾値電圧以上のハイ電位が加わり、パワー半導体素子１１０はオンし、1次側コイル電流が流れ始める。

一方、スイッチング制御信号Ｖｉｎにロー電位が入力されると、パワー半導体素子１１０のゲート端子の電荷はゲート抵抗１７０およびスピードアップ用ダイオード１８０、更にプルダウン抵抗１９０を介して、基準電位に放電される。これによりパワー半導体素子１１０のゲート電位はパワー半導体素子の閾値電圧以下のロー電位に下がり、パワー半導体素子１１０はオフとなり、1次側コイル電流が遮断される。

前記の基本動作に加えて、図１の半導体装置１００では入力判定回路１３０、ディレイ回路１４０，ロジック回路１５０、遮断部１２０を備える。
遮断部１２０は、パワー半導体素子１１０のゲート端子および基準電位の間に接続される。遮断部１２０は、一例として、ゲート電位である遮断部入力信号Ｖｍｏｓに応じてドレイン端子およびソース端子の間をオンまたはオフに制御されるｎチャネル型のＭＯＳＦＥＴである。

遮断部１２０は、一例として、ゲート電位である遮断部入力信号Ｖｍｏｓがハイ電位となることに応じて、ドレイン端子およびソース端子の間を電気的に接続する、ノーマリーオフのスイッチ素子である。

遮断部１２０は、ドレイン端子がパワー半導体素子１１０のゲート端子に接続され、ソース端子が基準電位に接続され、ゲート端子に入力される遮断部入力信号Ｖｍｏｓがハイ電位であるかロー電位であるかによって、制御端子１０２から入力するスイッチング制御信号Ｖｉｎをパワー半導体素子１１０のゲート端子に供給するか否かを切り換える。

ゲート抵抗１７０は、制御端子１０２およびパワー半導体素子１１０のゲート端子の間に接続される。

ゲート抵抗１７０は、遮断部１２０がオフ状態の場合、スイッチング制御信号Ｖｉｎをパワー半導体素子１１０のゲート端子に供給する。遮断部１２０がオン状態の場合は、ゲート抵抗１７０を介して流れ込むスイッチング制御信号Ｖｉｎは、遮断部１２０を介して基準電位へと流れ、パワー半導体素子１１０のゲート端子にはロー電位が加わる。

また、遮断部１２０がオン状態の場合は、パワー半導体素子１１０のゲート電圧は、遮断部１２０を介して基準電位に放電される。即ち、パワー半導体素子１１０はオフ状態となる。

入力判定回路１３０は、制御端子１０２およびディレイ回路１４０との間に接続される。

入力判定回路１３０は、制御信号発生部１０からの制御端子電位Ｖｇおよびエミッタ電位Ｖｅを入力として判定する。制御端子電位Ｖｇとエミッタ電位Ｖｅとの差が所定の電位以上である場合、パワー半導体素子のオン信号と判定し入力判定信号Ｖｊとしてオン判定信号を出力する。制御端子電位Ｖｇとエミッタ電位Ｖｅとの差が所定電位より低い場合は、パワー半導体素子のオフ信号と判定し入力判定信号Ｖｊとしてオフ判定信号を出力する。入力判定信号Ｖｊは、ディレイ回路１４０およびロジック回路１５０を介して遮断部１２０に送信される。ここで、所定の電位とは、例えば、パワー半導体素子の閾値電位である。また本例では、オン判定信号はハイレベルの信号で、オフ判定信号はローレベルの信号である。

入力判定回路１３０の構成例を図２に示す。

入力判定回路１３０は、制御端子１０２と第２端子１０６との間に直列に接続される抵抗１３１および１３２と、抵抗１３１、１３２と並列に、互いに直列に配置される抵抗１３３およびＭＯＳＦＥＴ１３４を含む。入力判定回路１３０はさらに、抵抗１３３の一端とＭＯＳＦＥＴ１３４のコレクタ間より、互いの入力と出力を直列に接続される複数のインバータ１３５を含む。

抵抗１３１と抵抗１３２の接続点より伸びる配線はＭＯＳＦＥＴ１３４のゲートと接続される。

また、複数のインバータ１３５のうち１つのインバータの入力は抵抗１３３の一端とＭＯＳＦＥＴ１３４のドレインとの接続点に接続され、１つのインバータの出力は、ディレイ回路１４０の入力端子に接続される。

ここで一般的には、半導体装置１００は点火コイル３０と一体化されており、制御端子１０２、第２端子１０６および点火コイル３０の電源４０側接続端子に相当する端子は、ＥＣＵの信号出力端子、基準電位およびバッテリー端子、または各々に相当する接続端子とハーネスを介して接続される。このハーネス長等によって、第２端子１０６と基準電位間の寄生インダクタンスは最大５μH程度が想定される。

制御端子１０２に入力されるスイッチング制御信号Ｖｉｎがオフ信号となり、前記パワー半導体素子１１０であるＩＧＢＴがターンオフする時、コレクタ電流Ｉｃの傾きとハーネスの寄生インダクタンス値により決まる電圧値で第２端子１０６の電位は下降し、その結果、制御端子１０２と第２端子１０６との間の電位差が上昇し、その上昇電位によってはスイッチング制御信号Ｖｉｎからオン信号が入力された場合と同等の入力信号となり、この信号に反応して半導体装置１００が動作するとターンオフ動作を妨げる動作となる。なお、この上昇時間は数μｓｅｃ程度となる。

入力判定回路１３０の複数のインバータ１３５にも入力された信号の遅延効果は存在するが、オン判定信号を数μｓｅｃの間マスクする能力を有しない。

ディレイ回路１４０は、入力判定回路１３０より出力された入力判定信号Ｖｊを入力とし、その出力をロジック回路１５０の入力に接続されており、ディレイ回路出力信号Ｖｄを出力する。

ディレイ回路１４０は、入力判定回路１３０がロジック回路１５０へ出力する入力判定信号Ｖｊがオン判定信号であった場合、これをオン判定信号受信より１０μｓｅｃ～２０μｓｅｃ遅延させる事が出来る。

ディレイ回路１４０の構成例を図３に示す。

ディレイ回路１４０は、入力判定回路１３０の出力に接続された抵抗１４１と、抵抗１４１を介して電流が供給されるコンデンサ１４２と、抵抗１４１とコンデンサ１４２との接続点に接続され、互いの入力と出力を直列に接続される複数のインバータ１４３を備える。

抵抗１４１は、一端を入力判定回路１３０の出力に、もう一端をコンデンサに接続されている。

複数のインバータ１４３の１つのインバータの入力は抵抗１４１とコンデンサ１４２の接続点に接続され、複数のインバータ１４３の１つのインバータの出力は遮断部１２０の入力端子に接続される。

ディレイ回路１４０はコンデンサ１４２の蓄電・放電効果によって、入力された電位の一時的な上昇・低下を平滑化させて出力し、コンデンサ１４２の容量を調整する事によって、遅延時間を調整することも出来る。

ロジック回路１５０はディレイ回路１４０から出力されるディレイ回路出力信号Ｖｄを遮断部入力信号Ｖｍｏｓに変換する装置で、本実施形態ではインバータ回路を用いる。

以上の本実施形態に係る半導体装置１００は、パワー半導体素子１１０が正常な状態にあり、スイッチング制御信号Ｖｉｎがハイ電位からロー電位となると、パワー半導体素子１１０がオン状態からオフ状態となる。

これにより、電源４０から点火コイル３０の１次側コイル３２を介して流れていたコレクタ電流Ｉｃは急激に減少する。

なお、スイッチング制御信号Ｖｉｎがハイ電位で制御端子１０２に印加されると、コレクタ電流Ｉｃの時間変化ｄＩｃ／ｄｔは、１次側コイル３２のインダクタンスおよび電源４０の供給電圧に応じて定まり、オン時間に応じてコレクタ電流Ｉｃは予め定められた（または設定された）電流値を保つ。

例えば、コレクタ電流Ｉｃは、オン状態において数Ａ、十数Ａ、または数十Ａ程度である。

オフ状態におけるコレクタ電流の急激な減少により、１次側コイル３２の両端電圧は、自己誘電起電力により急激に増加し、２次側コイル３４の両端電圧に数十ｋＶ程度に至る誘導起電力を発生させる。

点火制御装置１０００は、このような２次側コイル３４の電圧を点火プラグ２０に供給することにより、点火プラグ２０を放電させて燃焼ガスを点火する。

パワー半導体素子１１０がオン状態からオフ状態に至る過程の、半導体装置１００の各部の動作波形を図５ｂに示す。
動作波形を説明する上で、図１の制御信号発生部１０の出力回路構成の一例を示した図６を用いて説明する。

時刻Ｔ４に制御信号発生部１０内のＣＰＵ７１０からの指令信号（ＣＰＵ出力信号）ＣＰＵｏｕｔがハイ電位からロー電位に変わる事によってトランジスタ７２０はオフとなり、スイッチング制御信号Ｖｉｎはコンデンサ７３０を放電するため、緩やかに電位が低下する。

このスイッチング制御信号Ｖｉｎが入力判定回路１３０の電源電圧も兼ねる構成のため、スイッチング制御信号Ｖｉｎに追従して、入力判定回路１３０の出力電圧である入力判定信号Ｖｊも低下し、スイッチング制御信号Ｖｉｎが入力判定回路１３０の判定電圧を下回ると、入力判定信号Ｖｊはオフ判定信号としてロー電位を出力する。

また、スイッチング制御信号Ｖｉｎが低下し始めると、パワー半導体素子１１０のゲート電荷はスピードアップ用ダイオード１８０を介してプルダウン抵抗１９０に放電を開始する。

入力判定信号Ｖｊがオフ判定信号を出力すると、ディレイ回路出力電圧Ｖｄもロー電位を出力し、ロジック回路１５０の出力電圧である遮断部入力信号Ｖｍｏｓはハイ電位となり、遮断部１２０が導通する。パワー半導体素子１１０のゲート電荷は遮断部１２０を介しても放電されるようになり、ゲート電荷放電が加速される。

パワー半導体素子１１０のゲート電位がパワー半導体素子１１０の閾値電圧付近まで低下した時刻Ｔ５からコレクタ電流Ｉｃが下がり始め、－ｄＩｃ／ｄｔと寄生インダクタンスによってエミッタ電位Ｖｅが急峻に低下し、その結果、制御端子１０２とエミッタ電位Ｖｅ間の電圧が上昇し、入力判定回路１３０はスイッチング制御信号Ｖｉｎからハイ電位が入力されたと誤認してオン判定信号を出力し、遮断部１２０の導通は遮断される。

その結果、制御端子１０２側とパワー半導体素子１１０のゲート電位の大小関係が変わり、電荷の放電速度は緩まる、または再びパワー半導体素子１１０のゲートが充電され、コレクタ電流Ｉｃの低下は緩まり、エミッタ電位Ｖｅの低下は上昇に転じる。制御端子１０２とエミッタ電位Ｖｅ間の電圧は再び低下し、入力判定回路１３０は再びオフ判定信号を出力し、遮断部１２０を導通させ、パワー半導体素子１１０のオフを加速させる。

この動作が繰り返されることで、図５ｂに示すようにパワー半導体素子は期間Ｔ５～Ｔ６の間でオンとオフを繰り返し、コレクタ電圧Ｖｃおよびコレクタ電流Ｉｃが数μｓｅｃの周期で振動する。

本発明ではディレイ回路１４０を有することで、図５ｂに示すように、エミッタ電位Ｖｅの低下でディレイ回路の入力信号である入力判定信号Ｖｊが上昇に転じても、ディレイ回路１４０によって１０μｓｅｃ～２０μｓｅｃディレイさせられ、遮断部１２０の導通状態を維持しようとするため、パワー半導体素子１１０もゲート放電を維持し続け、コレクタ電圧Ｖｃ、コレクタ電流Ｉｃの振動を抑制することができる。

以上より本願におけるプルダウン抵抗１９０の役割はパワー半導体素子１１０のゲート電荷およびコンデンサ７３０の電荷の引き抜きである。従って、パワー半導体素子１１０のゲート電荷を遮断部１２０で完全に引き抜く事が出来、制御信号発生部１０がコンデンサ７３０を有しない構造の場合、プルダウン抵抗１９０は無くてもよい。

図４に参考例の内燃機関の点火制御装置及びこれを備えた点火制御装置の一例１００００を示す。点火制御装置１００００を構成する半導体装置９００は、パワー半導体素子９１０と、そのゲート端子に接続されるゲートプルダウン回路（遮断部）９２０と、制御端子９０２とパワー半導体素子９１０のゲート端子との間に接続されたゲート抵抗９１２、９７０と、プルダウン抵抗９９０と、スピードアップ用ダイオード９８０とを有する。

また半導体装置９００は、パワー半導体素子９１０とゲート抵抗９１２等を含むパワー半導体チップ９１１と、遮断部９２０と入力判定回路９３０とゲート制御回路９５０等を含む制御半導体チップ９２１の２チップから構成される。

制御端子９０２に入力される信号がオフ判定信号である場合に、パワー半導体素子９１０のゲート容量の電荷はスピードアップ用ダイオード９８０およびプルダウン抵抗９９０を介して引き抜かれる。また遮断部９２０はパワー半導体素子９１０のゲートとエミッタとを導通させる。これにより、パワー半導体素子９１０のゲート容量から電荷を引き抜き、ゲート電位を急速に低下させ、コレクタ電流を遮断する。

遮断部９２０によりゲート電荷を引き抜くことによって、パワー半導体素子９１０の急速なターンオフが可能となる。

パワー半導体素子９１０の遮断速度が急速なほど、エミッタ電位Ｖｅの低下も急速となり、入力判定回路９３０がオンを誤認識し、それによってパワー半導体素子９１０が再オンする。パワー半導体素子９１０がオンすることにより制御端子－第２端子間電位差Ｖｇｅが低下し、入力判定回路９３０がオフ信号を認識するとパワー半導体素子９１０はオフする。これらを繰り返すことでコレクタ電流が振動してしまう。

この振動によって、点火コイル８３０の２次側コイル８３４の放電のタイミングに影響が出たり、ノイズとなり他機器に影響を及ぼしたり、損失が大きくなる等の悪影響を及ぼす。

図５ａにパワー半導体素子９１０がオン状態からオフ状態に至る過程の、半導体装置９００の各部の動作波形を示す。

時刻Ｔ１において、スイッチング制御信号Ｖｉｎがハイ電位からロー電位に変わる事によって、入力判定回路９３０の動作が停止し、入力判定信号Ｖｊが低下する。その結果、時刻Ｔ２において、遮断部入力信号Ｖｍｏｓが上昇し、遮断部９２０が導通、コレクタ電流Ｉｃが下がり始める。期間Ｔ２～Ｔ３では、－ｄＩｃ／ｄｔと寄生インダクタンスによってエミッタ電位Ｖｅが数μｓｅｃの周期で振動し、同じく制御端子－第２端子間電位差Ｖｇｅも振動し、入力判定回路９３０はパワー半導体素子９１０のオン信号と誤認する。その結果、出力された入力判定信号Ｖｊも振動、遮断部９２０が遮断され、パワー半導体素子９１０がオンする。この後、パワー半導体素子９１０がオンオフを繰り返すことによりコレクタ電圧Ｖｃが振動し、コレクタ電流Ｉｃもわずかに振動している。

図７は、本発明に係る半導体装置及びこれを備えた点火制御装置の第２の実施形態１００１の構成例である。

点火制御装置１００１と第１の実施形態の点火制御装置１０００との相違点は、半導体装置２００が制御半導体チップ１０１とパワー半導体チップ１１１の２チップからなる構成されている事である。このような構成においても第１の実施形態と同様の効果を奏する。

以降の実施形態においても同様に半導体装置３００，４００，５００を2チップ構成とすることができる。

図８は、本発明に係る半導体装置及びこれを備えた点火制御装置の第３の実施形態１００３の構成例である。

点火制御装置１００３と第１の実施形態の点火制御装置１０００との相違点は、半導体装置３００内部のスピードアップ用ダイオード１８０を削除し、逆流防止用のダイオード１８１を備える事である。その他の構成は半導体装置１００と同様である。

ダイオード１８１は制御信号発生部１０とパワー半導体素子１１０のゲートとの間に、アノードを制御信号発生部１０側に、カソードをパワー半導体素子１１０側に接続される。

プルダウン抵抗１９０は、パワー半導体素子１１０のオフ期間にゲート電荷の引き抜き経路ともなり得る。そこで、ゲート電荷を確実に遮断部１２０より引き抜くため、ダイオード１８１を設置し、パワー半導体素子１１０のゲート電荷の、プルダウン抵抗１９０への逆流を防ぐ。

図９ｂにパワー半導体素子１１０がオン状態からオフ状態に至る過程の、半導体装置３００の各部の動作波形を示す。比較のため、図９ａに半導体装置１００の動作波形を示す。ここでは、両者の差異を示すため、エミッタ配線の寄生インダクタンスを図５ａおよび図５ｂよりも高い場合で示す。

時刻Ｔ１～Ｔ６で発生する現象は図５ａ、ｂとほぼ同様である。ただしエミッタ配線の寄生インダクタンスが大きいため、ターンオフ時のエミッタ電位Ｖｅの低下幅が大きく、スイッチング制御信号Ｖｉｎの上昇も大きくなる。半導体装置１００の動作波形図に相当する図９ａでは、入力判定回路１３０とディレイ回路では振動を抑えきれず、遮断部１２０が導通状態を維持できず、パワー半導体素子１１０のゲート電荷の放電速度が一度緩まり、コレクタ電圧Ｖｃに落ち込みが生じ、コレクタ電流Ｉｃもわずかに振動している。

これに対して半導体装置３００の動作波形図に相当する図９ｂでは、ダイオード１８１の存在によってパワー半導体素子１１０のゲート端子から制御端子１０２へのインピーダンスが高くなるため、ターンオフ信号が入っても、パワー半導体素子１１０のゲート電荷はプルダウン抵抗側に放電されず、スイッチング制御信号Ｖｉｎが十分下がり、入力判定回路がオフを検出すると、遮断部１２０が導通して、パワー半導体素子のゲート電荷の引抜きを開始し始める。この期間もスイッチング制御信号Ｖｉｎは低下し続け、ゲート電圧がパワー半導体素子１１０の閾値電圧を下回ったＴ５のタイミングでコレクタ電流Ｉｃは低下を開始する。

この時にコレクタ電流Ｉｃの傾きと寄生インダクタンスでＶｅ電圧は低下し、スイッチング制御信号Ｖｉｎは上昇するが、電流遮断開始時のスイッチング制御信号Ｖｉｎが図９ａのＴ２のタイミングよりも低く、入力判定回路の判定電圧を上回らないため、オン信号という誤検出に至らず、遮断部１２０は導通を維持し、パワー半導体素子１１０は振動することなく、電流を遮断することができる。

図１０は、本発明に係る半導体装置及びこれを備えた点火制御装置の第４の実施形態の構成例である。

本実施形態の点火制御装置１００４の半導体装置４００と半導体装置３００の相違点は、半導体装置４００はダイオード１８１が無く、ゲート抵抗１７０の抵抗値が非常に大きい事である。その他の構成は半導体装置３００と同様である。

遮断部１２０はインピーダンスを有し、ゲート抵抗１７０の抵抗値は遮断部１２０のインピーダンスの５倍以上とすることが望ましい。

ゲート抵抗１７０の抵抗値を十分に大きく設定する事により、第3の実施形態同様、パワー半導体素子１１０のゲート端子から制御端子１０２へのインピーダンスが高くすることで、プルダウン抵抗によるパワー半導体素子１１０のゲート電荷の引抜きを抑え、Ｖｉｎ電圧が十分下がった状態から、遮断部１２０により引き抜く。

図１１は、本発明に係る半導体装置及びこれを備えた点火制御装置の第５の実施形態の構成例である。

点火制御装置１００５の半導体装置５００と半導体装置３００の相違点は、制御端子１０２とパワー半導体素子１１０のゲートとの間に、第２のゲート抵抗１７１と並列にゲート抵抗１７０と逆流防止用ダイオード１８１の直列回路を有する事である。ここで第２のゲート抵抗１７１の抵抗値は、遮断部１２０のインピーダンスの５倍以上とすることが望ましい。その他の構成は半導体装置３００と同様である。

第４の実施形態のゲート抵抗１７０および第５の実施形態で示した第２のゲート抵抗１７１は、ターンオフ時にパワー半導体素子１１０のゲート端子から制御端子１０２へのインピーダンスを高くすることで、プルダウン抵抗１９０によるパワー半導体素子１１０のゲート電荷の引抜きを抑え、Ｖｉｎ電圧が十分下がった状態から、遮断部１２０により引き抜く。

図１０に示す第４の実施形態は、ゲート抵抗１７０の抵抗値を大きくしすぎるとパワー半導体素子１１０をオンさせる際の遅延時間が長くなりすぎる問題が発生する。これに対して図１１に示す第５の実施例は、オン期間はゲート抵抗１７０およびダイオード１８１を経由してパワー半導体素子１１０のゲートに荷電し、オフ期間は第２のゲート抵抗１７１を設けることよりパワー半導体素子１１０のゲート電荷の大部分を遮断部１２０より引き抜く事で、パワー半導体素子１１０をオンさせる際の遅延時間増加を軽減する。

以上のとおり、本実施形態では、パワー半導体素子の急速なターンオフ時にＥＣＵのグランドに対してエミッタ電位が低下して、ゲート－エミッタ間電位差が上昇しても、ディレイ回路を備えていることにより、パワー半導体素子の誤動作を抑制する。
これにより、パワー半導体素子のコレクタ電流の振動による悪影響を抑制する事が出来る。

本願の実施形態はこれに限定されるものでは無く、例えば遮断部１２０をｐ型のＭＯＳＦＥＴとし、ロジック回路１５０のインバータを廃しても良い。また半導体装置１００は同一半導体基板上に構成されていなくてもよい。

１０…制御信号発生部
２０…点火プラグ
３０…点火コイル
３２…１次側コイル
３４…２次側コイル
４０…電源
１００…半導体装置（第１の実施形態）
１０２…制御端子
１０４…第１端子
１０６…第２端子
１１０…パワー半導体素子
１２０…遮断部
１３０…入力判定回路
１３１、１３２、１３３…抵抗
１３４…ＭＯＳＦＥＴ
１３５…インバータ
１４０…ディレイ回路
１４１…定電流源
１４２…コンデンサ
１４３…インバータ
１５０…ロジック回路
１７０…ゲート抵抗
１７１…第２のゲート抵抗
１８０…スピードアップ用ダイオード
１８１…ダイオード
１９０…プルダウン抵抗
１０００…第１の実施形態の半導体装置を含む点火制御装置
１０１…半導体装置の制御半導体チップ（第２の実施形態）
１１１…半導体装置のパワー半導体チップ（第２の実施形態）
１００１…第２の実施形態の半導体装置を含む点火制御装置
２００…半導体装置（第２の実施形態）
３００…半導体装置（第３の実施形態）
１００３…第３の実施形態の半導体装置を含む点火制御装置
４００…半導体装置（第４の実施形態）
１００４…第４の実施形態の半導体装置を含む点火制御装置
５００…半導体装置（第５の実施例）
１００５…第５の実施形態の半導体装置を含む点火制御装置
７１０…ＣＰＵ
７２０…ＰＮＰトランジスタ
７３０…コンデンサ
８２０…点火プラグ（従来技術例）
８３０…点火コイル（従来技術例）
８３２…１次側コイル（従来技術例）
８３４…２次側コイル（従来技術例）
８４０…電源（従来技術例）
９００…半導体装置（従来技術例）
９０２…制御端子（従来技術例）
９０４…コレクタ端子（従来技術例）
９１０…パワー半導体素子（従来技術例）
９１１…パワー半導体チップ（従来技術例）
９１２…ゲート抵抗（従来技術例）
９２０…遮断部（従来技術例）
９２１…制御半導体チップ（従来技術例）
９３０…入力判定回路（従来技術例）
９５０…ゲート制御回路（従来技術例）
９７０…抵抗（従来技術例）
９８０…スピードアップ用ダイオード（従来技術例）
９９０…プルダウン抵抗（従来技術例）
１００００…点火制御装置例（従来技術例）
ＣＰＵｏｕｔ…ＣＰＵ出力信号
Ｖｇ…制御端子電位
Ｖｅ…エミッタ電位
Ｖｉｎ…スイッチング制御信号
Ｖｊ…入力判定信号
Ｖｄ…ディレイ回路出力信号
Ｖｍｏｓ…遮断部入力信号
Ｉｃ…コレクタ電流

Claims (11)

1. 高電位側の第１端子および低電位側の第２端子との間に接続されたパワー半導体素子と、
   スイッチング制御信号が入力される制御端子と、前記パワー半導体素子のゲートとの間に接続されたゲート抵抗と、
   前記パワー半導体素子のゲートと前記第２端子との間に接続された遮断部と、
   前記制御端子電位と前記第２端子電位との電位差が、所定電位より高いか否かを判定し、この判定結果を入力判定信号として出力する入力判定回路を有し、
   ここで、前記入力判定回路は、前記電位差が前記所定電位より高い場合、前記入力判定信号としてオン判定信号を出力し、
   前記入力判定信号が入力され、出力が前記遮断部の入力に接続され、前記オン判定信号の入力時より所定の遅延時間遅延させて出力するディレイ回路とを更に有する、
   半導体装置。
2. 前記制御端子と、前記第２端子との間に接続されたプルダウン抵抗を有する、
   請求項１に記載の半導体装置。
3. 前記制御端子と、前記パワー半導体素子のゲートとの間に、アノードを前記制御端子に、カソードを前記パワー半導体素子のゲートに接続された逆流防止用ダイオードを備えた事を特徴とする、
   請求項２に記載の半導体装置。
4. 前記ゲート抵抗の抵抗値が、前記遮断部のインピーダンスの５倍以上であることを特徴とする、
   請求項２に記載の半導体装置。
5. 前記制御端子と、前記パワー半導体素子のゲートとの間の前記ゲート抵抗と前記逆流防止用ダイオードの直列回路に並列に接続された、前記第2のゲート抵抗を備え、
   前記第２のゲート抵抗の抵抗値が、前記遮断部のインピーダンスの５倍以上である事を特徴とする、
   請求項３に記載の半導体装置。
6. 前記ディレイ回路は、前記入力判定回路の出力と、前記第２端子との間に直列に接続された抵抗またはデプレッション型ＭＯＳＦＥＴおよびコンデンサを備えることを特徴とする、請求項１から５のいずれか一項に記載の半導体装置。
7. 前記ディレイ回路における前記遅延時間は、前記入力判定信号のオン判定信号受信時より１０μｓｅｃから２０μｓｅｃである、請求項１から６のいずれか一項に記載の半導体装置。
8. 前記パワー半導体素子と、前記遮断部と、前記ディレイ回路のいずれか１つは、同一のチップ内に形成されていない、請求項１から７のいずれか一項に記載の半導体装置。
9. 前記半導体装置は、内燃機関の点火制御装置のイグナイタである、請求項１から８のいずれか１項に記載の半導体装置。
10. 請求項１から８のいずれか１項に記載の半導体装置をイグナイタとして備えた内燃機関の点火制御装置。
11. 前記パワー半導体素子のスイッチング制御信号を前記イグナイタの前記制御端子に出力する制御信号発生部を備え、
    前記制御信号発生部は、
    前記制御端子にコレクタを接続されたＰＮＰトランジスタと、
    一端を前記制御端子に接続されたコンデンサと、
    を備える
    請求項１０に記載の点火制御装置。
    

Images