JP2023035702A - 試験方法 - Google Patents

Abstract

【課題】半導体装置を精度よく選別する。【解決手段】半導体装置の試験方法であって、１つ以上のプローブピンを半導体装置のパッドに接触させて半導体装置を試験する第１の試験段階と、パッドに対するプローブピンの接触位置を第１の試験段階とは異ならせて、半導体装置を試験する第２の試験段階とを備える試験方法を提供する。第１の試験段階では、パッド上の第１の位置および第２の位置にプローブピンを接触させ、第２の試験段階では、パッド上の第１の位置および第２の位置の間にプローブピンを接触させてよい。【選択図】図４

Description

本発明は、半導体装置の試験方法に関する。

従来、トランジスタ等の半導体装置をスクリーニングする方法が知られている（例えば、特許文献１参照）。
特許文献１ 特開２０１０－２７６４７７号公報

半導体装置を精度よくスクリーニングできることが好ましい。

上記課題を解決するために、本発明の一つの態様においては、半導体装置の試験方法を提供する。試験方法は、１つ以上のプローブピンを半導体装置のパッドに接触させて半導体装置を試験する第１の試験段階を備えてよい。試験方法は、パッドに対するプローブピンの接触位置を第１の試験段階とは異ならせて、半導体装置を試験する第２の試験段階を備えてよい。

第１の試験段階と第２の試験段階は、異なる条件で半導体装置を試験してよい。

第１の試験段階と第２の試験段階は、同一の条件で半導体装置を試験してよい。

第１の試験段階では、パッド上の第１の位置および第２の位置にプローブピンを接触させてよい。第２の試験段階では、パッド上の第１の位置および第２の位置の間にプローブピンを接触させてよい。

第２の試験段階では、パッド上の第１の位置および第２の位置の中間にプローブピンを接触させてよい。

第１の試験段階では、それぞれのプローブピンがパッドと接触する位置を中心として、予め定められた大きさの第１の試験領域が設定されてよい。第２の試験段階では、それぞれのプローブピンがパッドと接触する位置を中心として、予め定められた大きさの第２の試験領域が設定されてよい。第１の試験領域および第２の試験領域が重なる部分が最小となるように、第２の試験段階における接触位置を設定してよい。

第１の試験領域および第２の試験領域の少なくとも一方の大きさを、試験条件に応じて調整してよい。

第１の試験段階および第２の試験段階では、複数のプローブピンが設けられた接触部を、パッドに対する位置を異ならせて用いてよい。半導体装置の上面には、パッドと、ダイオード素子とが重ならないように配置されていてよい。接触部は、第１の方向において一定の配置間隔でプローブピンが配置されてよい。接触部は、第１の方向において配置間隔よりも大きな第１の幅を有し、プローブピンが配置されていない非配置領域を有してよい。第１の試験段階および第２の試験段階のいずれにおいても、ダイオード素子が非配置領域と重なるように、接触部を配置してよい。

第１の試験段階および第２の試験段階においては、接触部を第１の方向に第１の移動量でずらして用いてよい。ダイオード素子は、第１の方向において第１の長さを有してよい。第１の方向における非配置領域の第１の幅は、第１の移動量と第１の長さとの和よりも大きくてよい。

第１の試験段階および第２の試験段階では、複数のプローブピンが設けられた接触部を、パッドに対する位置を異ならせて用いてよい。半導体装置には、トランジスタ部とダイオード部とが第１の方向において交互に配置されていてよい。プローブピンの少なくとも一つは、第１の試験段階および第２の試験段階において、同一のトランジスタ部と重なっていてよい。

第１の試験段階において、複数のプローブピンを有する第１の接触部を用いてよい。第２の試験段階において、複数のプローブピンを有し、第１の接触部とは異なる第２の接触部を用いてよい。

第１の接触部は、第１の基準プローブピンと、１つ以上の第１のプローブピンとを有してよい。第２の接触部は、第２の基準プローブピンと、１つ以上の第２のプローブピンとを有してよい。第２の基準プローブピンに対する１つ以上の第２のプローブピンの相対位置は、第１の基準プローブピンに対する１つ以上の第１のプローブピンの相対位置と異なってよい。第１の試験段階におけるパッド内の第１の基準プローブピンの位置と、第２の試験段階におけるパッド内の第２の基準プローブピンの位置とが同一となるように、第１の接触部および第２の接触部を配置してよい。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本発明の一つの実施形態に係る、半導体装置２００を試験する試験装置１００の概要を示す図である。 試験装置１００の概要を示す回路図である。 半導体装置２００の上面構造の概要を示す図である。 プローブピン２０に流れる電流経路の一例を説明する図である。 半導体装置２００の試験方法の実施例を説明する図である。 位置２２および位置２３の関係を説明する図である。 試験領域４０および試験領域４１の他の例を示す図である。 プローブピン２０と上面パッド２１０との接触位置の他の例を示す図である。 半導体装置２００の他の構成例を示す図である。 第１の試験段階Ｓ４０１におけるプローブピン２０の位置２２と、第２の試験段階Ｓ４０２におけるプローブピン２０の位置２３の一例を示す図である。 半導体装置２００の他の構成例を示す図である。 第１の試験段階Ｓ４０１におけるプローブピン２０の位置２２と、第２の試験段階Ｓ４０２におけるプローブピン２０の位置２３の一例を示す図である。 半導体装置２００の他の構成例を示す図である。 第１の試験段階Ｓ４０１におけるプローブピン２０の位置２２と、第２の試験段階Ｓ４０２におけるプローブピン２０の位置２３の一例を示す図である。 接触部１０の他の例を示す図である。 半導体装置２００の上面における各ピンの位置を示す図である。 接触部１０の他の例を示す図である。 第１のプローブピン２０－１の位置２２と、第２のプローブピン２０－２の位置２３の一例を示す図である。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

本明細書においては半導体基板（または半導体装置）の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。

本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。

本明細書では、半導体基板（または半導体装置）の上面および下面に平行な直交軸をＸ軸およびＹ軸とする。また、半導体基板（または半導体装置）の上面および下面と垂直な軸をＺ軸とする。本明細書では、Ｚ軸の方向を深さ方向と称する場合がある。また、本明細書では、Ｘ軸およびＹ軸を含めて、半導体基板（または半導体装置）の上面および下面に平行な方向を、水平方向と称する場合がある。

本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。

図１Ａは、本発明の一つの実施形態に係る、半導体装置２００を試験する試験装置１００の概要を示す図である。半導体装置２００は、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）素子を含むが、他の半導体素子を含んでもよい。１つの半導体装置２００は、１つのチップから構成されてよい。半導体装置２００を試験する際には、複数のチップが形成されたウエハの状態であってよく、ウエハから切り出されたチップの状態であってもよい。

本例の半導体装置２００の上面および下面には、上面パッド２１０および下面パッド２２０が設けられている。上面パッド２１０は、例えばＩＧＢＴのエミッタ電極である。下面パッド２２０は、例えばＩＧＢＴのコレクタ電極である。本例の半導体装置２００は、オン状態に制御されると、上面パッド２１０と下面パッド２２０との間で電流が流れる縦型デバイスである。他の例では、半導体装置２００は、エミッタ電極およびコレクタ電極の両方が上面に配置される横型デバイスであってもよい。本例の上面パッド２１０および下面パッド２２０は、アルミニウム等の金属材料で形成されている。半導体装置２００の上面および下面の少なくとも一方には、上面パッド２１０および下面パッド２２０以外のパッドが設けられてもよい。

試験装置１００は、半導体装置２００を試験する。本例の試験装置１００は、半導体装置２００に対して所定の条件で電流を流し、破壊されたものと、破壊されなかったものを選別する。このような試験により、破壊されやすい半導体装置２００を予め除外して、出荷後等において半導体装置２００が故障する確率を低くできる。

本例の試験装置１００は、試験制御部１１０、接触部１０およびステージ１２０を備える。ステージ１２０は、試験対象の半導体装置２００を支持する。ステージ１２０には、下面パッド２２０と電気的に接続される端子が設けられてよい。

接触部１０は、１つ以上のプローブピン２０を有する。プローブピン２０は、銅等の金属材料で形成される。試験装置１００は、プローブピン２０を上面パッド２１０と接触させて、半導体装置２００と電気的に接続する。接触部１０は、上面パッド２１０以外のパッドと接触するプローブピン２０を含んでもよい。

試験制御部１１０は、半導体装置２００の試験を制御する。本例の試験制御部１１０は、プローブピン２０を介して半導体装置２００に印加される電流および電圧の少なくとも一方を制御する。試験制御部１１０は、ステージ１２０を介して下面パッド２２０と電気的に接続されてよい。試験制御部１１０は、電流および電圧について、増減するタイミングを制御してよく、振幅および傾き等の波形を制御してもよい。本例の試験制御部１１０は、半導体装置２００のエミッタ電極Ｅ、コレクタ電極Ｃおよびゲート電極Ｇのそれぞれと接続されてよい。また、試験制御部１１０は、プローブピン２０を介して半導体装置２００に印加される電流および電圧の少なくとも一方を測定してよい。試験制御部１１０は、電気的な測定結果に基づいて、半導体装置２００が破壊されたか否かを判定してよい。例えば試験制御部１１０は、基準値以上の電流が半導体装置２００に流れた場合に、半導体装置２００が破壊されたと判定する。

図１Ｂは、試験装置１００の概要を示す回路図である。試験装置１００は、半導体装置２００に所定の条件で電圧および電流を供給し、半導体装置２００の動作に基づいて、半導体装置２００の良否を判定する。試験装置１００は、半導体装置２００のエミッタ電極Ｅおよびコレクタ電極Ｃ間の電圧、および、コレクタ電極Ｃに流れる電流Ｉｃの少なくとも一方を測定してよい。本例の試験装置１００は、図１Ａにおいて説明したように、プローブピン２０およびステージ１２０を介して、半導体装置２００のエミッタ電極Ｅ、コレクタ電極Ｃおよびゲート電極Ｇのそれぞれと接続されている。

試験装置１００は、試験制御部１１０、電源３１０、コンデンサ３１１、コイル３１２、コイル３１６およびダイオード３１４を有する。試験制御部１１０は、それぞれの半導体装置２００にゲート電圧Ｖｇｅを供給する。

電源３１０は、半導体装置２００に供給する電力を生成する。コンデンサ３１１は、電源安定用のコンデンサである。コイル３１２は、電源３１０と、半導体装置２００のコレクタ電極Ｃとの間に配置されている。コイル３１６は、コイル３１２と、半導体装置２００のコレクタ電極Ｃとの間に配置されている。ダイオード３１４は、コイル３１２と並列に接続されている。ダイオード３１４は、半導体装置２００をターンオフさせたときに、半導体装置２００に流れていた電流を電源３１０側に環流する。

また、コイル３１６は、誘導成分の値が調整可能であってよい。例えば試験装置１００は、誘導成分の値が異なる複数のコイル３１６を並列に備えており、且つ、コイル３１２および半導体装置２００の間に接続するコイル３１６を選択するスイッチを備えてよい。コイル３１６の誘導成分を調整することで、半導体装置２００の電流Ｉｃの波形の傾きを調整できる。

本例の試験制御部１１０は、半導体装置２００をターンオフさせたときの半導体装置２００の動作に基づいて、半導体装置２００の良否を判定する。試験制御部１１０は、半導体装置２００の電流Ｉｃおよび電圧Ｖｃｅの少なくとも一方の波形に基づいて、半導体装置２００の良否を判定してよい。

試験制御部１１０は、半導体装置２００の逆バイアス安全動作領域（ＲＢＳＯＡ）を試験してよい。本例の試験制御部１１０は、所定の試験電流が流れている半導体装置２００をターンオフさせたときの電流Ｉｃおよび電圧Ｖｃｅが、所定の範囲内で推移するか否かを判定してよい。試験制御部１１０は、ターンオフ時における電圧Ｖｃｅのサージの大きさ等が所定の基準を満たすか否かを判定してもよい。

図２は、半導体装置２００の上面構造の概要を示す図である。図２においてはチップ状の半導体装置２００を示している。半導体装置２００は、半導体基板２０２を有する。半導体基板２０２は、シリコン等の半導体材料で形成された基板である。半導体基板２０２の上面には、上面パッド２１０が設けられている。本例の半導体基板２０２の上面には、上面パッド２１０と電気的に分離した制御パッド２０４が設けられている。一例として制御パッド２０４には、半導体装置２００をオンまたはオフ状態に制御するゲート電圧が印加される。

上面パッド２１０には、１つ以上のプローブピン２０が接触する。図２においては、１つのプローブピン２０を１つの黒丸で示している。プローブピン２０を介して、半導体装置２００に電流が流れる。半導体装置２００に流れる電流が、半導体装置２００の上面内において均一化されるように、上面パッド２１０には複数のプローブピン２０が接触することが好ましい。複数のプローブピン２０は、二次元状に配置されることが好ましい。二次元状とは、ＸＹ面における少なくとも２つの方向に沿って、複数のプローブピン２０が配置されることを指す。図２の例では、Ｘ軸方向およびＹ軸方向のそれぞれに沿って、プローブピン２０が一定の間隔で配置されている。

図３は、プローブピン２０に流れる電流の一例を説明する図である。本例では、上面パッド２１０においてプローブピン２０が接触する箇所を位置２２とする。また、上面パッド２１０においてプローブピン２０から離れている箇所を位置２４とする。

位置２２の直下において下面パッド２２０から上面パッド２１０に流れた電流Ｉ１は、上面パッド２１０を厚み方向（Ｚ軸方向）に通過する。一方で、位置２４の直下において下面パッド２２０から上面パッド２１０に流れた電流Ｉ２は、上面パッド２１０を位置２４から位置２２まで通過する。このため、電流Ｉ２が上面パッド２１０を通過する経路は、電流Ｉ１が上面パッド２１０を通過する経路よりも長い。従って、電流Ｉ２が通過する経路の抵抗値は、電流Ｉ１が通過する経路の抵抗値よりも大きくなる。電流Ｉ２が通過する経路の抵抗値は、位置２４が位置２２から離れるほど大きくなる。

電流経路の抵抗値が大きくなるので、電流Ｉ２は電流Ｉ１よりも小さくなる。このため、位置２４の直下に破壊されやすい箇所（本明細書では不良箇所と称する）が存在しており、本来は不良品として選別されるべき半導体装置２００が、試験において破壊が発生せずに、良品と判定されてしまう場合がある。

つまり、プローブピン２０の近傍に不良箇所が存在していれば、半導体装置２００の試験においてスクリーニングできるが、プローブピン２０から離れた位置に不良箇所が存在すると、スクリーニングできずに出荷されてしまう場合がある。出荷後に破壊した半導体装置２００を解析すると、プローブピン２０から離れた場所に破壊箇所が検出され、プローブピン２０の近傍には破壊箇所が検出されない。試験前の半導体装置２００には、プローブピン２０の位置とは関係なく不良箇所が存在していたと考えられるから、プローブピン２０の近傍に不良箇所が存在する半導体装置２００は試験時にスクリーニングできており、プローブピン２０から離れて不良箇所が存在する半導体装置２００は試験時にスクリーニングできていない場合があることがわかる。

図３においては、不良箇所が存在した場合に、当該不良箇所が試験時に破壊される範囲を試験領域４０とする。試験領域４０は、試験制御部１１０に予め設定されてよい。例えば試験領域４０は、ＸＹ面において位置２２を中心とする円形の範囲である。試験領域４０は、出荷後に破壊された半導体装置２００を解析することで定められる範囲であってよい。つまり、出荷後に破壊された半導体装置２００において、破壊箇所が検出されない領域を試験領域４０としてよい。上面パッド２１０においてプローブピン２０が接触した位置２２には、接触痕が残存する。出荷後に破壊された半導体装置２００において、接触痕と破壊箇所の位置関係を解析することで、試験領域４０を決定できる。

また試験領域４０は、半導体装置２００の構造および試験条件により定められる範囲であってもよい。試験条件とは、半導体装置２００に印加する電圧および電流の振幅および傾き、並びに、周囲温度であってよい。半導体装置２００が破壊されやすい試験条件であれば試験領域４０は大きくなり、破壊されにくい試験条件であれば試験領域４０は小さくなる。また半導体装置２００の構造とは、例えば上面パッド２１０のＸＹ面における単位長さ当たりの抵抗値等である。上面パッド２１０の抵抗値が大きいほど、プローブピン２０から離れた位置２４に電流Ｉ２が流れにくくなるので、試験領域４０は小さくなる。

図４は、半導体装置２００の試験方法の実施例を説明する図である。本例の試験方法は、第１の試験段階Ｓ４０１および第２の試験段階Ｓ４０２を有する。第１の試験段階Ｓ４０１および第２の試験段階Ｓ４０２は、いずれも半導体装置２００に所定の条件で電流を流し、破壊された半導体装置２００を選別する試験である。

図４においては、上面パッド２１０の表面においてプローブピン２０が接触する位置を黒丸で示し、当該位置を中心とした試験領域を円で示している。図４においては、上面パッド２１０の一部分を拡大して示している。

本例の第１の試験段階Ｓ４０１においては、１つ以上の位置２２においてプローブピン２０を上面パッド２１０と接触させる。それぞれの位置２２の近傍には試験領域４０（第１の試験領域）が存在する。第１の試験段階Ｓ４０１においては、試験領域４０の大きさ（例えば半径）が試験制御部１１０に設定されてよく、設定されなくてもよい。いずれかの試験領域４０に不良箇所が存在すると、第１の試験段階Ｓ４０１において半導体装置２００が破壊される。しかし、試験領域４０の外に不良箇所が存在する半導体装置２００は、破壊されずに良品と判定されてしまう可能性が高くなる。この場合、当該半導体装置２００は、出荷後に破壊する可能性が比較的に高い。

第２の試験段階Ｓ４０２においては、１つ以上の位置２３においてプローブピン２０を上面パッド２１０と接触させる。それぞれの位置２３の近傍には試験領域４１（第２の試験領域）が存在する。第２の試験段階Ｓ４０２においては、試験領域４１の大きさ（例えば半径）が試験制御部１１０に設定されてよく、設定されなくてもよい。

第２の試験段階Ｓ４０２では、プローブピン２０の位置２３を、第１の試験段階Ｓ４０１におけるプローブピン２０の位置２２と異ならせる。これにより、試験領域４０とは異なる位置に試験領域４１を配置できる。従って、試験領域４０ではカバーできなかった領域の不良箇所を、試験領域４１でカバーできる。このため、不良箇所が存在する半導体装置２００を選別しやすくなる。

第１の試験段階Ｓ４０１および第２の試験段階Ｓ４０２は、異なる条件で半導体装置２００を試験する段階であってよい。例えば、異なる周囲温度において半導体装置２００に電流を流し、半導体装置２００が破壊するか否かを判定する試験が知られている。第１の試験段階Ｓ４０１および第２の試験段階Ｓ４０２は、異なる周囲温度で実施する試験であってよい。これにより、試験工程を増やさずに、半導体装置２００の選別精度を向上できる。試験の条件は、半導体装置２００に印加する電圧または電流の大きさ、波形の傾き等であってもよい。

第１の試験段階Ｓ４０１および第２の試験段階Ｓ４０２は、同一の条件で半導体装置２００を試験する段階であってよい。上述したように、異なる周囲温度において半導体装置２００に電流を流し、半導体装置２００が破壊するか否かを判定する試験が知られている。この場合においても、同一の周囲温度において、第１の試験段階Ｓ４０１および第２の試験段階Ｓ４０２を実施してよい。例えば室温（２５℃）と、室温より高い高温の２つの周囲温度で半導体装置２００を試験する場合において、室温で第１の試験段階Ｓ４０１および第２の試験段階Ｓ４０２の両方を実施してよく、高温で第１の試験段階Ｓ４０１および第２の試験段階Ｓ４０２の両方を実施してよく、室温および高温の両方で第１の試験段階Ｓ４０１および第２の試験段階Ｓ４０２の両方を実施してもよい。この場合、試験工程は増加するが、半導体装置２００の選別精度を更に向上できる。なお、第１の条件で実施する第１の試験段階Ｓ４０１および第２の試験段階Ｓ４０２、ならびに、第２の条件で実施する第１の試験段階Ｓ４０１および第２の試験段階Ｓ４０２の４つの試験段階において、プローブピン２０を上面パッド２１０に接触させる位置をそれぞれ異ならせてもよい。

なお、第１の試験段階Ｓ４０１および第２の試験段階Ｓ４０２において、同一の接触部１０を用いてよく、異なる接触部１０を用いてもよい。同一の接触部１０を用いる場合、第１の試験段階Ｓ４０１および第２の試験段階Ｓ４０２において、接触部１０と上面パッド２１０との相対位置をずらす。図４においては、接触部１０と上面パッド２１０の相対位置のずらし量を矢印４２で示している。異なる接触部１０を用いる場合、それぞれの接触部１０におけるプローブピン２０の位置をずらしている。

図５は、位置２２および位置２３の関係を説明する図である。図５では、１つの位置２３と、位置２３の周囲の４つの位置２２を拡大している。位置２２は、Ｘ軸方向およびＹ軸方向に沿って一定の間隔で配置されている。図５に示す４つの位置２２は、Ｘ軸方向に隣り合い、または、Ｙ軸方向に隣り合って配置されている。つまり、第１の位置２２－１と第３の位置２２－３はＸ軸方向において隣り合い、第２の位置２２－２と第４の位置２２－４はＸ軸方向において隣り合い、第１の位置２２－１と第４の位置２２－４はＹ軸方向において隣り合い、第３の位置２２－３と第２の位置２２－２はＸ軸方向において隣り合う。４つの位置２２は、長方形または正方形の頂点に位置している。第１の位置２２－１と第２の位置２２－２は対角に位置し、第３の位置２２－３と第４の位置２２－４は対角に位置している。

本例の位置２３は、第１の位置２２－１および第２の位置２２－２の間に配置される。つまり、第１の試験領域４０－１と第２の試験領域４０－２の間の領域を埋めるように、試験領域４１が配置される。第１の位置２２－１および第２の位置２２－２の間とは、第１の位置２２－１および第２の位置２２－２の端部どうしを結んだ領域５１を指す。図５においては、領域５１は一点鎖線で挟まれた部分である。位置２３は、少なくとも一部分が領域５１に配置される。位置２３は、全体が領域５１に配置されていてもよい。

プローブピン２０の位置を１回だけずらす場合には、位置２３は、第１の位置２２－１および第２の位置２２－２の中間に配置されることが好ましい。第１の位置２２－１および第２の位置２２－２の中間は、第１の位置２２－１および第２の位置２２－２の間において、第１の位置２２－１に対する距離と、第２の位置２２－２との距離が等しい点を指す。位置２３は、当該中間点と重なるように配置されてよい。位置２３の中心は、当該中間点と一致してよく、ずれていてもよい。また、当該中間点が、試験領域４１に含まれるように位置２３を配置してもよい。

位置２３は、４つの位置２２で形成される四角形の中心に配置されてよい。四角形の中心とは、対角線５０が交差する点を指す。位置２３は、対角線５０が交差する点と重なるように配置されてよい。位置２３の中心は、当該四角形の中心と一致してよく、ずれていてもよい。

また、試験制御部１１０に、それぞれの試験領域の大きさが予め設定されている場合、試験領域４０および試験領域４１が重なる部分が最小となるように、第２の試験段階Ｓ４０１における位置２３を設定することが好ましい。これにより、それぞれの試験領域でカバーできる範囲を最大化できる。図５に示すように、試験領域４０および試験領域４１は、重ならないように配置されてよい。

図６は、試験領域４０および試験領域４１の他の例を示す図である。本例の試験領域４０および試験領域４１は、図５の例よりも大きい。他の部分は、図１Ａから図５において説明した例と同様である。図５の例では、試験領域４０および試験領域４１は重なっていないが、図６に示すように、試験領域４０および試験領域４１は重なっていてもよい。この場合においても、試験領域４０および試験領域４１が重なる部分が最小となるように、第２の試験段階Ｓ４０１における位置２３を設定することが好ましい。例えば位置２３は、４つの位置２２が形成する四角形の中心に配置される。位置２３は、試験領域４０と重ならないように配置されてもよい。

図７は、プローブピン２０と上面パッド２１０との接触位置の他の例を示す図である。図７においては、接触部１０における一部のプローブピン２０の接触位置を示している。本例では、第１の試験段階Ｓ４０１および第２の試験段階Ｓ４０２に加えて、第３の試験段階を有する。第３の試験段階においては、第１の試験段階Ｓ４０１および第２の試験段階Ｓ４０２のいずれとも異なる位置で、プローブピン２０を上面パッド２１０と接触させる。第３の試験段階におけるプローブピン２０の接触位置を位置２５とする。また、位置２５を中心として試験領域４３が存在する。

位置２３および位置２５は、第１の位置２２－１および第２の位置２２－２の間に配置されてよい。第１の位置２２－１、第２の位置２２－２、位置２３および位置２５は等間隔に配置されてよく、異なる間隔で配置されていてもよい。例えばそれぞれのプローブピン２０の間隔は、対応する試験領域の大きさに応じて定められてよい。それぞれの試験領域４０、４１、４３は、互いに重なる部分が最小となるように配置されることが好ましい。それぞれの試験領域４０、４１、４３は、図７に示すように重ならずに配置されてよく、図６の例のように重なって配置されていてもよい。

試験領域４０、試験領域４１および試験領域４３の大きさは、同一であってよく、異なっていてもよい。試験制御部１１０は、試験領域４０、試験領域４１および試験領域４３の少なくともいずれかの大きさを、それぞれの試験段階の試験条件に応じて調整してよい。また、第１の試験段階Ｓ４０１および第２の試験段階Ｓ４０２を有し、第３の試験段階を有さない場合には、試験制御部１１０は、試験領域４０および試験領域４１の少なくとも一方の大きさを、それぞれの試験段階の試験条件に応じて調整してよい。上述したように、半導体装置２００がより壊れやすい試験条件の場合には、試験領域をより大きく設定してよい。試験領域４０および試験領域４１の大きさが異なる場合であっても、それぞれの試験領域が重なる部分が最小となるように、それぞれの試験段階におけるプローブピン２０の位置２３を設定することが好ましい。

図８は、半導体装置２００の他の構成例を示す図である。本例の半導体装置２００の上面には、ダイオード素子２０８が、上面パッド２１０と重ならないように配置されている。例えばダイオード素子２０８は、半導体基板２０２の中央近傍に配置される。ダイオード素子２０８は、半導体装置２００の温度を測定するために用いられてよい。ダイオード素子２０８は、配線２０９を介して、測定用パッド２０６に接続されている。図８においては、配線２０９および測定用パッド２０６を１つずつ模式的に示しているが、ダイオード素子２０８のアノード端子およびカソード端子のそれぞれに対して、配線２０９および測定用パッド２０６が設けられる。配線２０９は、ダイオード素子２０８からＹ軸方向に延伸する部分を有している。

本例の接触部１０は、Ｘ軸方向（第１の方向）において一定の配置間隔Ｐ１で配置された複数のプローブピン２０を有する。また、接触部１０は、プローブピン２０が配置されていない非配置領域２６を有する。Ｘ軸方向において、非配置領域２６の両側にはプローブピン２０が配置されている。非配置領域２６は、Ｘ軸方向において配置間隔Ｐ１よりも大きな第１の幅Ｗ１を有する領域である。例えば第１の幅Ｗ１は、配置間隔Ｐ１の２倍以上である。

図９は、第１の試験段階Ｓ４０１におけるプローブピン２０の位置２２と、第２の試験段階Ｓ４０２におけるプローブピン２０の位置２３の一例を示す図である。図９においては、ダイオード素子２０８の近傍を拡大している。また本例の第１の試験段階Ｓ４０１および第２の試験段階Ｓ４０２では、同一の接触部１０を移動させて、上面パッド２１０に対する位置を異ならせて用いている。つまり、第１の試験段階Ｓ４０１および第２の試験段階Ｓ４０２のいずれにおいても、共通する非配置領域２６が存在する。第１の試験段階Ｓ４０１および第２の試験段階Ｓ４０２の間の、接触部１０のＸ軸方向におけるずらし量を第１の移動量Ｓ１とする。

本例では、第１の試験段階Ｓ４０１における非配置領域２６－１と、第２の試験段階Ｓ４０２における非配置領域２６－２のいずれも、ダイオード素子２０８と重なるように、それぞれの試験段階において接触部１０を配置する。ダイオード素子２０８の全体が、非配置領域２６－１および非配置領域２６－２の両方と重なることが好ましい。これにより、接触部１０を移動させても、ダイオード素子２０８にプローブピン２０が接触することを防げる。本例の非配置領域２６の第１の幅Ｗ１は、接触部１０のＸ軸方向における第１の移動量Ｓ１と、ダイオード素子２０８のＸ軸方向における第１の長さＬ１の和Ｓ１＋Ｌ１よりも大きい。

図１０は、半導体装置２００の他の構成例を示す図である。本例の半導体装置２００の上面には、ゲートランナー２２２が、上面パッド２１０と重ならないように配置されている。ゲートランナー２２２は、制御パッド２０４と、ＩＧＢＴ等のトランジスタのゲート電極とを電気的に接続する配線である。本例のゲートランナー２２２は、上面パッド２１０を囲むように配置された部分と、上面パッド２１０を分割するように配置された部分を有する。例えばゲートランナー２２２は、Ｙ軸方向における半導体基板２０２の中央近傍において、Ｘ軸方向に延伸する部分を有する。

本例の接触部１０は、Ｙ軸方向（第２の方向）において一定の配置間隔Ｐ２で配置された複数のプローブピン２０を有する。また、接触部１０は、プローブピン２０が配置されていない非配置領域２６を有する。Ｙ軸方向において、非配置領域２６の両側にはプローブピン２０が配置されている。非配置領域２６は、Ｙ軸方向において配置間隔Ｐ２よりも大きな第２の幅Ｗ２を有する領域である。例えば第２の幅Ｗ２は、配置間隔Ｐ２の２倍以上である。

図１１は、第１の試験段階Ｓ４０１におけるプローブピン２０の位置２２と、第２の試験段階Ｓ４０２におけるプローブピン２０の位置２３の一例を示す図である。図１１においては、上面パッド２１０を分断するゲートランナー２２２の近傍を拡大している。また本例の第１の試験段階Ｓ４０１および第２の試験段階Ｓ４０２では、同一の接触部１０を移動させて、上面パッド２１０に対する位置を異ならせて用いている。つまり、第１の試験段階Ｓ４０１および第２の試験段階Ｓ４０２のいずれにおいても、共通する非配置領域２６が存在する。第１の試験段階Ｓ４０１および第２の試験段階Ｓ４０２の間の、接触部１０のＹ軸方向におけるずらし量を第２の移動量Ｓ２とする。

本例では、第１の試験段階Ｓ４０１における非配置領域２６－１と、第２の試験段階Ｓ４０２における非配置領域２６－２のいずれも、ゲートランナー２２２と重なるように、それぞれの試験段階において接触部１０を配置する。ゲートランナー２２２のＹ軸方向における全体が、非配置領域２６－１および非配置領域２６－２の両方と重なることが好ましい。これにより、接触部１０を移動させても、ゲートランナー２２２にプローブピン２０が接触することを防げる。本例の非配置領域２６の第２の幅Ｗ２は、接触部１０のＹ軸方向における第２の移動量Ｓ２と、ゲートランナー２２２のＹ軸方向における第２の長さＬ２の和Ｓ２＋Ｌ２よりも大きい。

図１２は、半導体装置２００の他の構成例を示す図である。図１２においては、プローブピン２０の位置を示す黒丸を省略している。本例の半導体装置２００は、トランジスタ部２３０とダイオード部２４０とがＸ軸方向（第１の方向）において交互に配置されている。トランジスタ部２３０およびダイオード部２４０が設けられた領域は、上面パッド２１０で覆われている。トランジスタ部２３０は、半導体基板２０２に設けられたＩＧＢＴ等のトランジスタを含む。ダイオード部２４０は、半導体基板２０２に設けられた環流ダイオード（ＦＷＤ）等のダイオードを含む。トランジスタ部２３０の領域には記号「Ｉ」を付し、ダイオード部２４０の領域には記号「Ｆ」を付している。本例の半導体装置２００は、いわゆる逆導通ＩＧＢＴ（ＲＣ－ＩＧＢＴ）である。

図１３は、第１の試験段階Ｓ４０１におけるプローブピン２０の位置２２と、第２の試験段階Ｓ４０２におけるプローブピン２０の位置２３の一例を示す図である。図１３においては、トランジスタ部２３０およびダイオード部２４０の近傍を拡大している。また本例の第１の試験段階Ｓ４０１および第２の試験段階Ｓ４０２では、同一の接触部１０を移動させて、上面パッド２１０に対する位置を異ならせて用いている。第１の試験段階Ｓ４０１および第２の試験段階Ｓ４０２の間の、接触部１０のＸ軸方向におけるずらし量を第３の移動量Ｓ３とする。

本例においてプローブピン２０の少なくとも一つは、第１の試験段階Ｓ４０１および第２の試験段階Ｓ４０２において、同一のトランジスタ部２３０と重なっている。図１３の例では、Ｙ軸方向に沿って配置された複数のプローブピン２０について、第１の試験段階Ｓ４０１での位置２２と、第２の試験段階Ｓ４０２での位置２３とが、同一のトランジスタ部２３０と重なっている。これにより、トランジスタ部２３０に不良箇所を有する半導体装置２００を精度よく選別できる。いわゆるラッチアップが生じるトランジスタ部２３０の不良箇所を検出できるので、破壊されやすい半導体装置２００を精度よく選別できる。本例の一つのトランジスタ部Ｌ３のＸ軸方向の長さＬ３は、接触部１０のＸ軸方向における第３の移動量Ｓ３よりも大きい。

接触部１０は、第１の試験段階Ｓ４０１および第２の試験段階Ｓ４０２のいずれかにおいてダイオード部２４０と重なるプローブピン２０を有してよい。他の例では、全てのプローブピン２０が、第１の試験段階Ｓ４０１および第２の試験段階Ｓ４０２のいずれにおいてもトランジスタ部２３０と重なるように、接触部１０に配置されていてもよい。Ｘ軸方向にトランジスタ部２３０が配置される周期Ｐ３と、Ｘ軸方向にプローブピン２０が配置される周期Ｐ４とは同一であってもよい。

図１４は、接触部１０の他の例を示す図である。本例の接触部１０は、基準プローブピン３０と、１つ以上のプローブピン２０とを有する。プローブピン２０の配置は、図１Ａから図１３の例と同様である。本例では、複数のプローブピン２０が二次元状に配置されている。基準プローブピン３０と、最も近いプローブピン２０との距離は、プローブピン２０どうしの間隔よりも大きくてよい。つまり基準プローブピン３０は、複数のプローブピン２０から離れて配置されていてよい。また接触部１０は、図８から図１１において説明した非配置領域２６を有してもよい。

図１５は、半導体装置２００の上面における各ピンの位置を示す図である。本例では、図１４に示した接触部１０を、第１の試験段階Ｓ４０１および第２の試験段階Ｓ４０２において位置をずらして使用する。第１の試験段階Ｓ４０１において基準プローブピン３０は、位置３３－１において半導体装置２００と接触する。また第２の試験段階Ｓ４０２において基準プローブピン３０は、位置３３－２において半導体装置２００と接触する。

第１の試験段階Ｓ４０１および第２の試験段階Ｓ４０２においては、基準プローブピン３０を、上面パッド２１０より小さいパッドに接触させてよい。例えば基準プローブピン３０を、制御パッド２０４に接触させてよく、測定用パッド２０６に接触させてよく、他のパッドに接触させてもよい。本例の基準プローブピン３０は、制御パッド２０４に接触している。試験制御部１１０は、制御パッド２０４に対して基準プローブピン３０を位置決めすることで、プローブピン２０の位置を制御する。

本例では、制御パッド２０４上に、基準プローブピン３０の位置３３－１および位置３３－２が配置される。図１５では、位置３３－１および位置３３－２のずらし量を、ベクトル３５で示している。第１の試験段階Ｓ４０１と第２の試験段階Ｓ４０２の間では、ベクトル３５で示される方向および移動量で接触部１０の位置を変更している。このため、上面パッド２１０上において、位置２２に対する位置２３のずらし量は、ベクトル３５であらわされる。

出荷時の半導体装置２００の各パッドには、プローブピンが接触した位置に接触痕が存在する。本例では、制御パッド２０４に２つの接触痕が存在し、上面パッド２１０により多くの接触痕が存在する。接触痕の位置は、プローブピンの位置２２、２３、３３と同様である。

本明細書では、制御パッド２０４の２つの接触痕を基準接触痕と称する。また、上面パッド２１０の多数の接触痕を測定接触痕と称する。２つの基準接触痕のずらし量は、ベクトル３５であらわされる。また、上面パッド２１０のそれぞれの測定接触痕は、他の測定接触痕に対して、ベクトル３５に対応するずらし量を有して配置されている。つまり、２つの基準接触痕の位置ずらしの方向および距離は、対となる２つの測定接触痕の位置ずらしの方向および距離と等しい。このような構造を有する半導体装置２００は、図１Ａから図１３において説明したように、広い試験領域において不良箇所の有無を検査されているので、出荷後に破壊される可能性を低くできる。

図１６は、接触部１０の他の例を示す図である。本例の試験装置１００は、第１の試験段階Ｓ４０１において、複数のプローブピン２０－１を有する第１の接触部１０－１を用い、第２の試験段階Ｓ４０２において、複数のプローブピン２０－２を有する第２の接触部１０－２を用いる。第１の接触部１０－１と第２の接触部１０－２とは、異なる部品である。

第１の接触部１０－１は、第１の基準プローブピン３０－１と、１つ以上の第１のプローブピン２０－１とを有する。本例では、複数の第１のプローブピン２０－１が二次元状に配置されている。

第２の接触部１０－２は、第２の基準プローブピン３０－２と、１つ以上の第２のプローブピン２０－１とを有する。本例では、複数の第２のプローブピン２０－２が二次元状に配置されている。

第２の基準プローブピン３０－２に対する１つ以上の第２のプローブピン２０－２の相対位置は、第１の基準プローブピン３０－１に対する１つ以上の第１のプローブピン２０－１の相対位置とは異なる。第２の接触部１０－２においては、第１の基準プローブピン３０－１と第２の基準プローブピン３０－２とを同一の位置としたときの、第１のプローブピン２０－１を破線で示し、第２のプローブピン２０－２を黒丸で示している。

図１６に示すように、基準プローブピン３０の位置を共通にした場合、複数の第２のプローブピン２０－２は、複数の第１のプローブピン２０－１に対して、所定の移動量でずらしている。第１のプローブピン２０－１と、第２のプローブピン２０－２との間のずらし量は、図１Ａから図１５において説明した位置２２および位置２３の間のずらし量と同様であってよい。また、それぞれの接触部１０は、図８から図１１において説明した非配置領域２６を有してもよい。

図１７は、第１のプローブピン２０－１の位置２２と、第２のプローブピン２０－２の位置２３の一例を示す図である。本例では、第１の試験段階Ｓ４０１における第１の基準プローブピン３０－１の位置３３と、第２の試験段階Ｓ４０２における第２の基準プローブピン３０－２の位置３３とが同一となるように、第１の接触部１０－１および第２の接触部１０－２を配置する。本例では、第１の基準プローブピン３０－１および第２の基準プローブピン３０－２が、上面パッド２１０以外のパッドに接触する。第１の基準プローブピン３０－１および第２の基準プローブピン３０－２は、ともに制御パッド２０４に接触してよい。他の例では、第１の基準プローブピン３０－１および第２の基準プローブピン３０－２が、ともに測定用パッド２０６に接触してもよい。

図１６に示したように、第１の基準プローブピン３０－１および第２の基準プローブピン３０－２とを同一の位置３３で制御パッド２０４に接触させることで、上面パッド２１０における位置２２および位置２３をずらして配置できる。このような方法によっても、広い試験領域で不良箇所を検出し、半導体装置２００を精度よくスクリーニングできる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

１０・・・接触部、２０・・・プローブピン、２２・・・位置、２３・・・位置、２４・・・位置、２５・・・位置、２６・・・非配置領域、３０・・・基準プローブピン、３３・・・位置、３５・・・ベクトル、４０・・・試験領域、４１・・・試験領域、４２・・・矢印、４３・・・試験領域、５０・・・対角線、５１・・・領域、１００・・・試験装置、１１０・・・試験制御部、１２０・・・ステージ、２００・・・半導体装置、２０２・・・半導体基板、２０４・・・制御パッド、２０６・・・測定用パッド、２０８・・・ダイオード素子、２０９・・・配線、２１０・・・上面パッド、２２０・・・下面パッド、２２２・・・ゲートランナー、２３０・・・トランジスタ部、２４０・・・ダイオード部、３１０・・・電源、３１１・・・コンデンサ、３１２・・・コイル、３１４・・・ダイオード、３１６・・・コイル

Claims (12)

1. 半導体装置の試験方法であって、
   １つ以上のプローブピンを前記半導体装置のパッドに接触させて前記半導体装置を試験する第１の試験段階と、
   前記パッドに対する前記プローブピンの接触位置を前記第１の試験段階とは異ならせて、前記半導体装置を試験する第２の試験段階と
   を備える試験方法。
2. 前記第１の試験段階と前記第２の試験段階は、異なる条件で前記半導体装置を試験する
   請求項１に記載の試験方法。
3. 前記第１の試験段階と前記第２の試験段階は、同一の条件で前記半導体装置を試験する
   請求項１に記載の試験方法。
4. 前記第１の試験段階では、前記パッド上の第１の位置および第２の位置に前記プローブピンを接触させ、
   前記第２の試験段階では、前記パッド上の前記第１の位置および前記第２の位置の間に前記プローブピンを接触させる
   請求項１から３のいずれか一項に記載の試験方法。
5. 前記第２の試験段階では、前記パッド上の前記第１の位置および前記第２の位置の中間に前記プローブピンを接触させる
   請求項４に記載の試験方法。
6. 前記第１の試験段階では、それぞれの前記プローブピンが前記パッドと接触する位置を中心として、予め定められた大きさの第１の試験領域が設定され、
   前記第２の試験段階では、それぞれの前記プローブピンが前記パッドと接触する位置を中心として、予め定められた大きさの第２の試験領域が設定され、
   前記第１の試験領域および前記第２の試験領域が重なる部分が最小となるように、前記第２の試験段階における前記接触位置を設定する
   請求項１から５のいずれか一項に記載の試験方法。
7. 前記第１の試験領域および前記第２の試験領域の少なくとも一方の大きさを、試験条件に応じて変更する
   請求項６に記載の試験方法。
8. 前記第１の試験段階および前記第２の試験段階では、複数の前記プローブピンが設けられた接触部を、前記パッドに対する位置を異ならせて用い、
   前記半導体装置の上面には、前記パッドと、ダイオード素子とが重ならないように配置されており、
   前記接触部は、第１の方向において一定の配置間隔で前記プローブピンが配置され、
   前記接触部は、前記第１の方向において前記配置間隔よりも大きな第１の幅を有し、前記プローブピンが配置されていない非配置領域を有し、
   前記第１の試験段階および前記第２の試験段階のいずれにおいても、前記ダイオード素子が前記非配置領域と重なるように、前記接触部を配置する
   請求項１から７のいずれか一項に記載の試験方法。
9. 前記第１の試験段階および前記第２の試験段階においては、前記接触部を前記第１の方向に第１の移動量でずらして用い、
   前記ダイオード素子は、前記第１の方向において第１の長さを有し、
   前記第１の方向における前記非配置領域の前記第１の幅は、前記第１の移動量と前記第１の長さとの和よりも大きい
   請求項８に記載の試験方法。
10. 前記第１の試験段階および前記第２の試験段階では、複数の前記プローブピンが設けられた接触部を、前記パッドに対する位置を異ならせて用い、
    前記半導体装置には、トランジスタ部とダイオード部とが第１の方向において交互に配置されており、
    前記プローブピンの少なくとも一つは、前記第１の試験段階および前記第２の試験段階において、同一の前記トランジスタ部と重なっている
    請求項１から７のいずれか一項に記載の試験方法。
11. 前記第１の試験段階において、複数の前記プローブピンを有する第１の接触部を用い、
    前記第２の試験段階において、複数の前記プローブピンを有し、前記第１の接触部とは異なる第２の接触部を用いる
    請求項１から７のいずれか一項に記載の試験方法。
12. 前記第１の接触部は、第１の基準プローブピンと、１つ以上の第１のプローブピンとを有し、
    前記第２の接触部は、第２の基準プローブピンと、１つ以上の第２のプローブピンとを有し、
    前記第２の基準プローブピンに対する１つ以上の前記第２のプローブピンの相対位置は、前記第１の基準プローブピンに対する１つ以上の前記第１のプローブピンの相対位置と異なり、
    前記第１の試験段階における前記パッド内の前記第１の基準プローブピンの位置と、前記第２の試験段階における前記パッド内の前記第２の基準プローブピンの位置とが同一となるように、前記第１の接触部および前記第２の接触部を配置する
    請求項１１に記載の試験方法。

Images