JP2023031018A - 検出回路、半導体記憶装置、及びメモリシステム - Google Patents

Abstract

【課題】高速な信号のデューティ比を、高精度に検出できる検出回路を提供する。【解決手段】実施形態に係る検出回路１３は、第１フィルタ回路１３１と、ランプ回路１３３と、比較器１３４と、制御部１３８とを含む。第１フィルタ回路１３１は、第１信号に基づき、第１電圧を出力する。ランプ回路は１３３、ランプ電圧を出力する。比較器１３４は、第１電圧とランプ電圧との第１比較結果、及び第２電圧とランプ電圧との第２比較結果を出力する。制御部１３８は、第１比較結果に基づいてランプ電圧の出力が開始されてから第１電圧とランプ電圧との大小関係が反転するまでの第１期間を判定し、第２比較結果に基づいてランプ電圧の出力が開始されてから第２電圧とランプ電圧との大小関係が反転するまでの第２期間を判定する。【選択図】図４

Description

本発明の実施形態は、検出回路、半導体記憶装置、及びメモリシステムに関する。

信号のデューティ比を検出する回路が知られている。

米国特許第６３２０４３８号明細書

L. Ravezzi，「Duty-cycle detector based on time-to-digital conversion」，Electronics Letters，（英），２０１３年２月１４日，Volume 49，Issue 4，p.247－248

高速な信号のデューティ比を、高精度に検出できる検出回路を提供する。

実施形態に係る検出回路は、第１フィルタ回路と、ランプ回路と、比較器と、制御部とを含む。第１フィルタ回路は、第１信号に基づき、第１電圧を出力する。ランプ回路は、ランプ電圧を出力する。比較器は、第１電圧とランプ電圧との第１比較結果、及び第２電圧とランプ電圧との第２比較結果を出力する。制御部は、第１比較結果に基づいてランプ電圧の出力が開始されてから第１電圧とランプ電圧との大小関係が反転するまでの第１期間を判定し、第２比較結果に基づいてランプ電圧の出力が開始されてから第２電圧とランプ電圧との大小関係が反転するまでの第２期間を判定する。

実施形態に係る半導体記憶装置を含むメモリシステムの構成の一例を示すブロック図。 実施形態に係る半導体記憶装置の構成の一例を示すブロック図。 実施形態に係る半導体記憶装置の入出力モジュール、ロジック制御回路、及びシーケンサの構成の一例を示すブロック図。 実施形態に係る半導体記憶装置の検出回路の構成の一例を示す回路図。 実施形態に係る半導体記憶装置における読出し動作を説明するフローチャート。 実施形態に係る半導体記憶装置における検出動作を説明するフローチャート。 実施形態に係る半導体記憶装置における検出動作を示す波形図。 第１変形例に係る半導体記憶装置の検出回路の構成の一例を示す回路図。 第２変形例に係る半導体記憶装置の検出回路の構成の一例を示す回路図。

以下、実施形態につき図面を参照して説明する。説明に際し、略同一の機能及び構成を有する構成要素については、同一符号を付す。また、以下に示す実施形態は、技術的思想を例示するものである。実施形態は、構成部品の材質、形状、構造、配置等を特定するものではない。実施形態は、種々の変更を加えることができる。

［１］実施形態
実施形態に係る半導体記憶装置について説明する。

［１－１］構成
［１－１－１］メモリシステムの全体構成
図１は、実施形態に係る半導体記憶装置を含むメモリシステムの構成の一例を示すブロック図である。メモリシステムＳＹＳは、記憶装置である。メモリシステムＳＹＳは、図示しない外部のホスト機器からの命令に応じて、データの書込み動作や読出し動作等を実行する。図１に示すように、メモリシステムＳＹＳは、半導体記憶装置１と、メモリコントローラ２とを備える。

半導体記憶装置１は、不揮発性メモリである。半導体記憶装置１は、例えばＮＡＮＤ型フラッシュメモリである。

メモリコントローラ２は、例えばＳｏＣ（System-0n-a-Chip）のような集積回路である。メモリコントローラ２は、半導体記憶装置１を制御する。

半導体記憶装置１とメモリコントローラ２とは、例えばＮＡＮＤバスで接続される。ＮＡＮＤバスによる通信は、例えば信号ＤＱ０～ＤＱ７、ＤＱＳ、ＢＤＱＳ、ＢＣＥ、ＣＬＥ、ＡＬＥ、ＢＷＥ、ＲＥ、ＢＲＥ、ＢＷＰ、及びＢＲＢを含む。

信号ＤＱ０～ＤＱ７は、例えば８ビットの信号である。信号ＤＱ０～ＤＱ７は、半導体記憶装置１とメモリコントローラ２との間で送受信されるデータの実体である。信号ＤＱ０～ＤＱ７は、コマンド、アドレス、及びデータのいずれかを含み得る。

信号ＤＱＳ及びＢＤＱＳは、信号ＤＱ０～ＤＱ７を受信する際の動作タイミングを制御するための信号である。信号ＤＱＳ及びＢＤＱＳは、半導体記憶装置１とメモリコントローラ２との間で送受信される。

信号ＢＣＥは、半導体記憶装置１を選択状態又は非選択状態にするための信号である。信号ＢＣＥは、メモリコントローラ２から半導体記憶装置１に送信される。

信号ＣＬＥは、信号ＤＱ０～ＤＱ７がコマンドであることを通知する信号である。信号ＡＬＥは、信号ＤＱ０～ＤＱ７がアドレスであることを通知する信号である。信号ＢＷＥは、半導体記憶装置１に信号ＤＱ０～ＤＱ７を取り込むことを指示する信号である。信号ＲＥ及びＢＲＥは、半導体記憶装置１に信号ＤＱ０～ＤＱ７を出力することを指示する信号である。また、信号ＲＥ及びＢＲＥは、半導体記憶装置１が信号ＤＱ０～ＤＱ７を出力する際に、半導体記憶装置１の動作タイミングを制御する。信号ＢＷＰは、半導体記憶装置１に書込み及び消去動作を禁止させる信号である。信号ＣＬＥ、ＡＬＥ、ＢＷＥ、ＲＥ、ＢＲＥ、及びＢＷＰのそれぞれは、メモリコントローラ２から半導体記憶装置１に送信される。

信号ＢＲＢは、半導体記憶装置１がレディ状態（外部からの命令を受け付ける状態）であるか、ビジー状態（外部からの命令を受け付けない状態）であるかを示す信号である。信号ＢＲＢは、半導体記憶装置１からメモリコントローラ２へと送信される。

なお、本明細書において、符号の先頭が“Ｂ”である信号は、“Ｌ”レベルにおいてアサートされることを示している。具体的には、信号ＢＤＱＳ、ＢＣＥ、ＢＷＥ、ＢＲＥ、ＢＷＰ、及びＢＲＢのそれぞれは、“Ｌ”レベルにおいてアサートされる。また、信号ＢＤＱＳは、信号ＤＱＳの反転信号である。信号ＢＲＥは、信号ＲＥの反転信号である。

また、信号ＤＱＳ及びＢＤＱＳは、例えば、半導体記憶装置１がメモリコントローラ２へ信号ＤＱ０～ＤＱ７を送信する際に、送信するデータに応じて連続してトグルする。連続してトグルしている信号ＤＱＳ及びＢＤＱＳは、連続してトグルしている期間において、クロック信号と見なすことができる。信号ＲＥ及びＢＲＥについても、信号ＲＥ及びＢＲＥが連続してトグルしている期間において、クロック信号と見なすことができる。本明細書では、信号ＤＱＳ、ＢＤＱＳ、ＲＥ、ＢＲＥ、及びこれらに関連する信号について、クロック信号と見なすことができる状態に着目して、各信号のクロック周波数やデューティ比について説明している。

［１－１－２］半導体記憶装置１の構成
（半導体記憶装置１全体の構造）
図２は、実施形態に係る半導体記憶装置の構成の一例を示すブロック図である。図２に示すように、半導体記憶装置１は、入出力モジュール１０、ロジック制御回路２０、レジスタ３０、シーケンサ４０、メモリセルアレイ５０，ロウデコーダ６０、センスアンプ７０、及びドライバセット８０を備えている。

入出力モジュール１０は、信号ＤＱ０～ＤＱ７、ＤＱＳ、及びＢＤＱＳをメモリコントローラ２から受信する。入出力モジュール１０は、受信した信号ＤＱ０～ＤＱ７内のコマンド及びアドレス、並びに書込みデータを、それぞれレジスタ３０及びセンスアンプ７０に送信する。また、入出力モジュール１０は、信号ＤＱ０～ＤＱ７、ＤＱＳ、及びＢＤＱＳをメモリコントローラ２に送信する。入出力モジュール１０は、信号ＤＱ０～ＤＱ７を、センスアンプ７０からの読出しデータに基づいて生成する。入出力モジュール１０は、信号ＤＱＳ及びＢＤＱＳを、ロジック制御回路２０からの基準信号に基づいて生成する。

ロジック制御回路２０は、信号ＢＣＥ、ＣＬＥ、ＡＬＥ、ＢＷＥ、ＲＥ、ＢＲＥ、及びＢＷＰをメモリコントローラ２から受信する。ロジック制御回路２０は、信号ＲＥ及びＢＲＥに基づいて、基準信号を生成する。ロジック制御回路２０は、信号ＢＲＢをメモリコントローラ２に送信する。

レジスタ３０は、入出力モジュール１０を介して受信したコマンド及びアドレスを一時的に記憶する。レジスタ３０は、アドレスをロウデコーダ６０及びセンスアンプ７０に転送する。また、レジスタ３０は、コマンドをシーケンサ４０に転送する。

シーケンサ４０は、半導体記憶装置１全体の動作を制御する。例えば、シーケンサ４０は、レジスタ３０からコマンドを受信し、受信したコマンドに基づいて読出し動作等を実行する。また、シーケンサ４０は、入出力モジュール１０の出力に基づいて、ロジック制御回路２０における基準信号の生成動作を制御する。

メモリセルアレイ５０は、データを不揮発に記憶する。メモリセルアレイ５０は、複数のビット線ＢＬ、複数のワード線ＷＬ、及び複数のメモリセルＭＣを含む。複数のメモリセルＭＣは、例えばロウ方向とカラム方向とに配列して設けられる。複数のビット線ＢＬは、カラム方向に対応して設けられ、同一のカラムに対応する複数のメモリセルＭＣと接続される。複数のワード線ＷＬは、ロウ方向に対応して設けられ、同一のロウに対応する複数のメモリセルＭＣと接続される。

ロウデコーダ６０は、レジスタ３０からアドレス中のロウアドレスを受信し、当該ロウアドレスに基づくロウのメモリセルＭＣを選択する。そして、選択された行のメモリセルＭＣには、ロウデコーダ６０を介してドライバセット８０からの電圧が転送される。

センスアンプ７０は、データの読出し時には、メモリセルＭＣの閾値電圧をセンスし、センス結果に基づく読出しデータを入出力モジュール１０に転送する。センスアンプ７０は、レジスタ３０からアドレス中のカラムアドレスを受信し、当該カラムアドレスに基づくカラムのデータを出力する。センスアンプ７０は、データの書込み時には、ビット線ＢＬを介して書き込まれる書込みデータをメモリセルＭＣに転送する。

ドライバセット８０は、メモリセルアレイ５０、ロウデコーダ６０及びセンスアンプ７０の動作に用いられる電圧を生成する。

（半導体記憶装置１の構成の詳細）
図３は、実施形態に係る半導体記憶装置の入出力モジュール１０、ロジック制御回路２０、及びシーケンサ４０の構成の一例を示すブロック図である。図３では、入出力モジュール１０における信号ＤＱＳ及びＢＤＱＳの生成動作、及びロジック制御回路２０における基準信号の生成動作に関わる構成が抽出して示される。図３に示すように、入出力モジュール１０は、出力制御回路１１と、出力回路１２と、検出回路１３とを含む。ロジック制御回路２０は、受信回路２１と、補正回路２２とを含む。

受信回路２１は、信号ＲＥ及びＢＲＥをメモリコントローラ２から受信する。受信回路２１は、信号ＲＥ及びＢＲＥに基づき、信号ＲＥ＿ｉｎ及びＢＲＥ＿ｉｎを生成する。信号ＲＥ＿ｉｎ及びＢＲＥ＿ｉｎは、信号ＲＥ及びＢＲＥを、半導体記憶装置１内のロジック電圧レベルに整形した信号である。

補正回路２２は、受信回路２１から信号ＲＥ＿ｉｎ及びＢＲＥ＿ｉｎを受信する。補正回路２２は、信号ＲＥ＿ｉｎ及びＢＲＥ＿ｉｎそれぞれのデューティ比を補正する。補正回路２２によるデューティ比の補正量は、シーケンサ４０により設定される。補正回路２２は、補正結果として、信号ＲＥ＿ｃ及びＢＲＥ＿ｃを生成する。信号ＲＥ＿ｃ及びＢＲＥ＿ｃは、半導体記憶装置１において、動作タイミングを決める基準信号として用いられる。

出力制御回路１１は、基準信号として信号ＲＥ＿ｃ及びＢＲＥ＿ｃを受信する。出力制御回路１１は、信号ＲＥ＿ｃ及びＢＲＥ＿ｃに基づいて、信号ＤＱＳ＿ｉｎ及びＢＤＱＳ＿ｉｎを生成する。信号ＤＱＳ＿ｉｎ及びＢＤＱＳ＿ｉｎは、信号ＤＱＳ及びＢＤＱＳの基となる信号である。信号ＤＱＳ＿ｉｎのデューティ比は、信号ＤＱＳのデューティ比と等しい。信号ＢＤＱＳ＿ｉｎのデューティ比は、信号ＢＤＱＳのデューティ比と等しい。

出力回路１２は、信号ＤＱＳ＿ｉｎ及びＢＤＱＳ＿ｉｎを受信する。出力回路１２は、信号ＤＱＳ＿ｉｎ及びＢＤＱＳ＿ｉｎに基づいて、信号ＤＱＳ及びＢＤＱＳを生成する。出力回路１２は、信号ＤＱＳ及びＢＤＱＳをメモリコントローラ２に送信する。

検出回路１３は、信号ＤＱＳ＿ｉｎを受信する。検出回路１３は、信号ＤＱＳ＿ｉｎのデューティ比に関する情報を検出する。

シーケンサ４０は、検出回路１３によって検出されたデューティ比に関する情報に基づいて、補正回路２２のデューティ比の補正量を制御する。

（検出回路１３の構成）
図４は、実施形態に係る半導体記憶装置の検出回路の構成の一例を示すブロック図である。図４に示すように、検出回路１３は、ＬＰＦ１３１と、選択部１３２と、ランプ回路１３３と、比較器１３４と、分周器１３５と、カウンタ１３６と、ラッチ１３７と、制御部１３８とを含む。

ＬＰＦ１３１は、ローパスフィルタ（Low Pass Filter）である。ＬＰＦ１３１は、フィルタ回路の一種である。ＬＰＦ１３１は、例えば、抵抗とキャパシタとを含む、パッシブ型の１次のローパスフィルタである。ＬＰＦ１３１は、入力された信号の高周波成分を減衰させ、低周波成分を出力する。ＬＰＦ１３１のカットオフ周波数は、信号ＤＱＳ＿ｉｎの周波数よりも、十分に低い。ＬＰＦ１３１には、信号ＤＱＳ＿ｉｎが入力される。ＬＰＦ１３１は、電圧Ｖｉｎを出力する。

クロック信号の高周波成分は、クロック信号のクロック周波数に対応する基本波とその高調波である。クロック信号の低周波成分は、クロック信号のデューティ比に対応する低周波信号、すなわちクロック信号のデューティ比に対応する大きさの直流電圧である。よって、クロック信号と見なすことができる状態の信号ＤＱＳ＿ｉｎを入力されたＬＰＦ１３１は、信号ＤＱＳ＿ｉｎのデューティ比に対応する大きさの電圧Ｖｉｎを出力する。例えば、信号ＤＱＳ＿ｉｎのデューティ比が５０％の場合、電圧Ｖｉｎの大きさは、信号ＤＱＳ＿ｉｎの電圧振幅の５０％である。

選択部１３２は、入力された複数の電圧から、ひとつを選択して出力する。選択部１３２は、スイッチＳＷ１及びＳＷ２を含む。選択部１３２には、スイッチＳＷ１を介して電圧Ｖｒｅｆが入力され、スイッチＳＷ２を介して電圧Ｖｉｎが入力される。電圧Ｖｒｅｆは、直流電圧である。電圧Ｖｒｅｆは、例えば信号ＤＱＳ＿ｉｎの電圧振幅の１／２の直流電圧である。

ランプ回路１３３は、０Ｖまたはランプ電圧を出力する。ランプ電圧は、経過時間に応じて大きさが変化する電圧である。ランプ電圧の大きさと経過時間とは、一意に対応する。ランプ電圧の大きさと経過時間との関係は、例えば、１次関数で表されても良い。実施形態では、ランプ回路１３３が、経過時間に応じて高くなるランプ電圧を出力する場合を例に説明する。ランプ回路１３３の出力電圧をＶｒａｍｐと呼ぶ。

比較器１３４は、選択部１３２の出力と、ランプ回路１３３の出力とを比較し、比較結果を信号ＣＭＰとして出力する。具体的には、比較器１３４の非反転入力端子に、選択部１３２の出力が入力される。比較器１３４の反転入力端子に、ランプ回路１３３の出力が入力される。

分周器１３５は、入力された信号を分周して出力する。分周器１３５には、信号ＤＱＳ＿ｉｎが入力される。分周器１３５は、信号ＤＱＳ＿ｉｎを分周した信号ＣＬＫを出力する。

カウンタ１３６には、信号ＣＬＫが入力される。カウンタ１３６は、信号ＣＬＫに基づいて、カウント動作を行う。具体的には、カウンタ１３６は、カウント動作において、信号ＣＬＫが立ち上がるたびに、カウント値をカウントアップする。言い換えると、カウンタ１３６の動作タイミングは、信号ＣＬＫによって決定される。カウンタ１３６は、カウント値をラッチ１３７へ出力する。

ラッチ１３７は、２つのカウント値を記憶する。

制御部１３８は、信号ＣＭＰ及び信号ＣＬＫに基づいて、選択部１３２、ランプ回路１３３、及びカウンタ１３６を制御する。具体的には、制御部１３８は、選択部１３２が出力する電圧を選択する。制御部１３８は、ランプ回路１３３に０Ｖまたはランプ電圧を出力させる。制御部１３８は、ランプ電圧の出力の開始に応じて、カウント動作を開始させる。制御部１３８は、信号ＣＭＰに基づき、ランプ電圧が出力を開始してから、電圧Ｖｉｎとランプ電圧との大小関係が反転するまでの期間を判定し、この期間に対応するカウント値をラッチ１３７に記憶させる。また、制御部１３８は、信号ＣＭＰに基づき、ランプ電圧が出力を開始してから、電圧Ｖｒｅｆとランプ電圧との大小関係が反転するまでの期間を判定し、この期間に対応するカウント値をラッチ１３７に更に記憶させる。制御部１３８は、シーケンサ４０からの検出命令に応じて、ラッチ１３７に記憶された２つのカウント値を検出結果としてシーケンサ４０に送信する。

［１－２］動作
（読出し動作）
図５は、実施形態に係る半導体記憶装置における読出し動作を説明するフローチャートである。以下に、図５を参照して、半導体記憶装置１の読出し動作について説明する。

半導体記憶装置１が、メモリコントローラ２から読出しコマンドを受信すると（開始）、シーケンサ４０は、補正パラメータを設定する（Ｓ１）。具体的には、シーケンサ４０は、補正回路２２に、デューティ比の補正量を決定する補正パラメータを設定する。

受信回路２１は、メモリコントローラ２から、信号ＲＥ及びＢＲＥを受信する（Ｓ２）。受信回路２１は、信号ＲＥ及びＢＲＥに基づき、信号ＲＥ＿ｉｎ及びＢＲＥ＿ｉｎを生成する。

補正回路２２は、信号ＲＥ＿ｃ及びＢＲＥ＿ｃを生成する（Ｓ３）。具体的には、補正回路２２は、補正パラメータに基づいて信号ＲＥ＿ｉｎ及びＢＲＥ＿ｉｎのデューティ比を補正し、補正結果として信号ＲＥ＿ｃ及びＢＲＥ＿ｃを生成する。

半導体記憶装置１は、メモリセルからデータを読み出す（Ｓ４）。具体的には、シーケンサ４０が、ロウデコーダ６０、センスアンプ７０、及びドライバセット８０を制御して、メモリセルＭＣに記憶されたデータを、センスアンプ７０に読み出す。

出力制御回路１１は、信号ＤＱＳ＿ｉｎ及びＢＤＱＳ＿ｉｎを生成する（Ｓ５）。具体的には、出力制御回路１１は、信号ＲＥ＿ｃ及びＢＲＥ＿ｃに基づいて、信号ＤＱＳ＿ｉｎ及びＢＤＱＳ＿ｉｎを生成する。

半導体記憶装置１は、読み出したデータの出力（Ｓ６）と、検出動作（Ｓ７）及び補正パラメータの更新動作（Ｓ８）とを、並行して実行する。

半導体記憶装置１は、読み出したデータを出力する（Ｓ６）。具体的には、出力回路１２は、信号ＤＱＳ＿ｉｎ及びＢＤＱＳ＿ｉｎに基づいて、信号ＤＱＳ及びＢＤＱＳを生成し、メモリコントローラ２へ出力する。また、入出力モジュール１０は、信号ＤＱＳ及びＢＤＱＳと読み出したデータとに基づいて、信号ＤＱ０～ＤＱ７を生成し、メモリコントローラ２へ出力する。

検出回路１３は、検出動作を実行する（Ｓ７）。具体的には、検出回路１３は、信号ＤＱＳ＿ｉｎのデューティ比に関する情報を検出し、検出結果をシーケンサ４０へ送信する。

シーケンサ４０は、補正パラメータの更新動作を実行する（Ｓ８）。具体的には、シーケンサ４０は、Ｓ１の処理で補正回路２２に設定した補正パラメータと、検出回路１３から受信した検出結果とに基づいて、信号ＤＱＳ＿ｉｎのデューティ比が５０％となるように補正パラメータを更新する。

読み出したデータの出力と、補正パラメータの更新動作とが終了すると、半導体記憶装置１は、読出し動作を終了する（終了）。

図６は、実施形態に係る半導体記憶装置における検出動作を説明するフローチャートである。以下に、図６を参照して、検出回路１３の検出動作について説明する。

制御部１３８が、シーケンサ４０から検出命令を受信すると（開始）、制御部１３８は、ランプ回路１３３及びカウンタ１３６をリセットする（Ｓ１１）。具体的には、制御部１３８は、ランプ回路１３３を制御し、出力電圧を０Ｖに設定する。制御部１３８は、カウンタ１３６を制御し、カウント値を初期化し、カウント動作を停止させる。

制御部１３８は、比較器１３４の非反転入力端子に入力される電圧として、電圧Ｖｒｅｆを選択する（Ｓ１２）。具体的には、制御部１３８は、選択部１３２を制御し、比較器１３４の非反転入力端子に電圧Ｖｒｅｆを入力するように選択する。例えば、制御部１３８は、スイッチＳＷ１をオン状態にし、スイッチＳＷ２をオフ状態にすることで、電圧Ｖｒｅｆを選択する。

制御部１３８は、ランプ電圧の出力及びカウント動作を開始させる（Ｓ１３）。具体的には、制御部１３８は、ランプ回路１３３を制御してランプ電圧の出力を開始させ、カウンタ１３６を制御してカウント動作を開始させる。

制御部１３８は、信号ＣＭＰが反転したか否かを判定する（Ｓ１４）。具体的には、制御部１３８は、信号ＣＭＰが“Ｈ”レベルから“Ｌ”レベルに反転したか否かを判定する。

信号ＣＭＰが反転していない場合（Ｓ１４；Ｎｏ）、制御部１３８は、次のクロックまで待機する（Ｓ１５）。次のクロックが入力されると、制御部１３８は、Ｓ４の処理を実行する。

信号ＣＭＰが反転した場合（Ｓ１４；Ｙｅｓ）、制御部１３８は、カウント値をラッチ１３７に記憶させる（Ｓ１６）。なお、電圧Ｖｒｅｆを選択している際に記憶したカウント値を、カウント値Ｎｒｅｆと呼ぶ。

制御部１３８は、ランプ回路１３３及びカウンタ１３６をリセットする（Ｓ１７）。具体的には、制御部１３８は、ランプ回路１３３を制御し、出力電圧を０Ｖに設定する。制御部１３８は、カウンタ１３６を制御し、カウント値を初期化し、カウント動作を停止させる。

制御部１３８は、比較器１３４の非反転入力端子に入力される電圧として、電圧Ｖｉｎを選択する（Ｓ１８）。具体的には、制御部１３８は、選択部１３２を制御し、比較器１３４の非反転入力端子に電圧Ｖｉｎを入力するように選択する。例えば、制御部１３８は、スイッチＳＷ２をオン状態にし、スイッチＳＷ１をオフ状態にすることで、電圧Ｖｉｎを選択する。

制御部１３８は、ランプ電圧の出力及びカウント動作を開始させる（Ｓ１９）。具体的には、制御部１３８は、ランプ回路１３３を制御してランプ電圧の出力を開始させ、カウンタ１３６を制御してカウント動作を開始させる。

制御部１３８は、信号ＣＭＰが反転したか否かを判定する（Ｓ２０）。具体的には、制御部１３８は、信号ＣＭＰが“Ｈ”レベルから“Ｌ”レベルに反転したか否かを判定する。

信号ＣＭＰが反転していない場合（Ｓ２０；Ｎｏ）、制御部１３８は、次のクロックまで待機する（Ｓ２１）。次のクロックが入力されると、制御部１３８は、Ｓ１０の処理を実行する。

信号ＣＭＰが反転した場合（Ｓ２０；Ｙｅｓ）、制御部１３８は、カウント値をラッチ１３７に記憶させる（Ｓ２２）。なお、電圧Ｖｉｎを選択している際に記憶したカウント値を、カウント値Ｎｉｎと呼ぶ。

制御部１３８は、ランプ回路１３３及びカウンタ１３６をリセットする（Ｓ２３）。具体的には、制御部１３８は、ランプ回路１３３を制御し、出力電圧を０Ｖに設定する。制御部１３８は、カウンタ１３６を制御し、カウント値を初期化し、カウント動作を停止させる。

制御部１３８は、ラッチ１３７からカウント値を取得し、検出結果をシーケンサ４０へ出力する（Ｓ２４）。具体的には、制御部１３８は、ラッチ１３７からカウント値Ｎｒｅｆ及びＮｉｎを取得し、これらのカウント値を検出結果としてシーケンサ４０へ出力する。

検出結果を出力すると、制御部１３８は、検出動作を終了する（終了）。

図７は、実施形態に係る半導体記憶装置における検出動作を示す波形図である。図７には、信号ＤＱＳ＿ｉｎと、信号ＣＬＫと、電圧Ｖｒａｍｐと、電圧Ｖｒｅｆと、電圧Ｖｉｎと、信号ＣＭＰとが示される。電圧Ｖｒｅｆは、粗な破線で示される。電圧Ｖｉｎは、密な破線で示される。

説明を簡潔にするため、図７に示す例では、以下のように検出回路１３の構成と、時刻ｔ０以前の状態とを設定する。分周器１３５は、信号ＤＱＳ＿ｉｎを２分周して信号ＣＬＫを出力する。選択部１３２は、時刻ｔ０よりも前に、電圧Ｖｒｅｆを選択した状態に設定されている。ランプ回路１３３は、時刻ｔ０よりも前に、リセットされている。信号ＤＱＳ＿ｉｎは、時刻ｔ０よりも前において、半導体記憶装置１に信号ＲＥが入力されていない状態では、“Ｌ”レベルである。信号ＣＬＫは、時刻ｔ０よりも前において、信号ＤＱＳ＿ｉｎが発振せず“Ｌ”レベルである状態では、“Ｌ”レベルである。

時刻ｔ０は、信号ＤＱＳ＿ｉｎが発振を始めるタイミングに対応している。時刻ｔ０において、信号ＤＱＳ＿ｉｎは、半導体記憶装置１の外部から入力された信号ＲＥに基づいて発振を開始する。時刻ｔ０において、信号ＣＬＫは、信号ＤＱＳ＿ｉｎが発振を開始したため、発振を開始する。なお、時刻ｔ０乃至ｔ４０のそれぞれは、信号ＣＬＫが立ち上がるタイミングに順に対応している。時刻ｔ０において、電圧Ｖｒａｍｐは、０Ｖである。時刻ｔ０において、電圧Ｖｉｎは、ＬＰＦ１３１に入力される信号ＤＱＳ＿ｉｎが“Ｌ”レベルだったため、０Ｖである。時刻ｔ０において、信号ＣＭＰは、電圧Ｖｒｅｆが電圧Ｖｒａｍｐよりも大きいため、“Ｈ”レベルである。

時刻ｔ０以降、電圧Ｖｉｎは、ＬＰＦ１３１に入力される信号ＤＱＳ＿ｉｎが発振を開始したため、信号ＤＱＳ＿ｉｎの低周波成分に対応する電圧まで上昇していく。図７に示す例では、電圧Ｖｉｎは、時刻ｔ４において、信号ＤＱＳ＿ｉｎの低周波成分に対応する電圧に到達し、時刻ｔ４以降はこの電圧を保っている。

時刻ｔ１から時刻ｔ６までの期間は、検出動作が開始され、Ｓ１１の処理及びＳ１２の処理が実行された期間に対応する。選択部１３２は、電圧Ｖｒｅｆを出力する。

時刻ｔ７は、Ｓ１３の処理が実行されたタイミングに対応する。時刻ｔ７において、ランプ回路１３３がランプ電圧の出力を開始する。電圧Ｖｒａｍｐは、時刻ｔ７から上昇を開始する。

時刻ｔ８乃至ｔ１４のそれぞれは、Ｓ１４の処理及びＳ１５の処理が実行されたタイミングに対応する。時刻ｔ８において、信号ＣＭＰは、電圧Ｖｒｅｆが電圧Ｖｒａｍｐよりも高いため、“Ｈ”レベルである。信号ＣＭＰが反転しないため、Ｓ１４の処理はＮｏとなり、Ｓ１５の処理が実行される。電圧Ｖｒａｍｐは、時間の経過に応じて高くなっていくが、時刻ｔ８から時刻ｔ１４までのいずれの時刻においても、電圧Ｖｒｅｆが電圧Ｖｒａｍｐよりも大きく、信号ＣＭＰは“Ｈ”レベルである。このため、時刻ｔ８から時刻ｔ１４までのそれぞれの時刻において、Ｓ１４の処理はＮｏとなり、Ｓ１５の処理が実行される。

時刻ｔ１４と時刻ｔ１５との間の時刻において、電圧Ｖｒａｍｐが電圧Ｖｒｅｆよりも大きくなり、信号ＣＭＰが“Ｌ”レベルに反転する。

時刻ｔ１５は、Ｓ１４の処理及びＳ１６の処理が実行されたタイミングに対応する。時刻ｔ１５において、信号ＣＭＰは“Ｌ”レベルである。信号ＣＭＰが反転したため、Ｓ１４の処理はＹｅｓとなり、Ｓ１６の処理が実行される。Ｓ１３の処理が実行されたタイミングに対応する時刻ｔ７から、Ｓ１６の処理が実行されたタイミングに対応する時刻ｔ１５までに、信号ＣＬＫは８回立ち上がったため、ラッチ１３７にはカウント値Ｎｒｅｆとして“８”が記憶される。

時刻ｔ１６は、Ｓ１７の処理が実行されたタイミングに対応する。時刻ｔ１６において、電圧Ｖｒａｍｐは０Ｖとなる。電圧Ｖｒａｍｐが電圧Ｖｒｅｆよりも小さくなったため、信号ＣＭＰは“Ｈ”レベルとなる。

時刻ｔ１７から時刻ｔ２３までの期間は、Ｓ１８の処理が実行された期間に対応する。選択部１３２は、電圧Ｖｉｎを出力する。

時刻ｔ２４は、Ｓ１９の処理が実行されたタイミングに対応する。時刻ｔ２４において、ランプ回路１３３がランプ電圧の出力を開始する。電圧Ｖｒａｍｐは、時刻ｔ２４から上昇を開始する。

時刻ｔ２５乃至時刻ｔ３５のそれぞれは、Ｓ２０の処理及びＳ２１の処理が実行されたタイミングに対応する。時刻ｔ２５において、信号ＣＭＰは、電圧Ｖｉｎが電圧Ｖｒａｍｐよりも高いため、“Ｈ”レベルである。信号ＣＭＰが反転しないため、Ｓ２０の処理はＮｏとなり、Ｓ２１の処理が実行される。電圧Ｖｒａｍｐは、時間の経過に応じて高くなっていくが、時刻ｔ２５から時刻ｔ３５までのいずれの時刻においても、電圧Ｖｉｎが電圧Ｖｒａｍｐよりも大きく、信号ＣＭＰは“Ｈ”レベルである。このため、時刻ｔ２５から時刻ｔ３５までのそれぞれの時刻において、Ｓ２０の処理はＮｏとなり、Ｓ２１の処理が実行される。

時刻ｔ３５と時刻ｔ３６との間の時刻において、電圧Ｖｒａｍｐが電圧Ｖｉｎよりも大きくなり、信号ＣＭＰが“Ｌ”レベルに反転する。

時刻ｔ３６は、Ｓ２０の処理及びＳ２２の処理が実行されたタイミングに対応する。時刻ｔ３６において、信号ＣＭＰは“Ｌ”レベルである。信号ＣＭＰが反転したため、Ｓ２０の処理はＹｅｓとなり、Ｓ２２の処理が実行される。Ｓ１９の処理が実行されたタイミングに対応する時刻ｔ２４から、Ｓ２２の処理が実行されたタイミングに対応する時刻ｔ３６までに、信号ＣＬＫは１２回立ち上がったため、ラッチ１３７にはカウント値Ｎｉｎとして“１２”が記憶される。

時刻ｔ３７は、Ｓ２３の処理が実行されたタイミングに対応する。時刻ｔ３７において、電圧Ｖｒａｍｐは０Ｖとなる。電圧Ｖｒａｍｐが電圧Ｖｉｎよりも小さくなったため、信号ＣＭＰは“Ｈ”レベルとなる。

時刻ｔ３８以降のいずれかの時刻が、Ｓ２４の処理が実行されたタイミングに対応する。Ｓ２４の処理において、制御部１３８は、ラッチ１３７からカウント値Ｎｒｅｆとして“８”を、カウント値Ｎｉｎとして“１２”を取得する。そして、制御部１３８は、カウント値Ｎｒｅｆとカウント値Ｎｉｎとを、検出結果としてシーケンサ４０へ送信する。

また、検出結果を受信したシーケンサ４０は、現在の補正パラメータと、受信した検出結果とに基づいて、補正パラメータの更新動作を実行する。具体的には、シーケンサ４０は、カウント値Ｎｉｎをカウント値Ｎｒｅｆで除算し、信号ＤＱＳ＿ｉｎのデューティ比が、基準に対して１．５倍の関係にあることを算出する。そして、シーケンサ４０は、現在の補正パラメータでは信号ＤＱＳ＿ｉｎのデューティ比が基準に対して１．５倍であったため、基準に対して１．０倍になると推定できる新たな補正パラメータへ、補正パラメータを更新する。このように、半導体記憶装置１において、信号ＤＱＳ＿ｉｎのデューティ比が５０％になるように、検出動作と補正パラメータの更新動作とが実行される。

［１－３］効果
以上で説明した実施形態に係る半導体記憶装置によれば、高速な信号ＤＱＳのデューティ比を、高精度かつ高速に補正することができる。以下に、実施形態に係る半導体記憶装置の効果について説明する。

実施形態に係る検出回路１３は、ＬＰＦ１３１を含む。ＬＰＦ１３１は、信号ＤＱＳ＿ｉｎの高周波成分を遮断し、信号ＤＱＳ＿ｉｎの低周波成分を出力する。つまり、ＬＰＦ１３１は、信号ＤＱＳ＿ｉｎのクロック周波数の上昇に影響を受けることなく、信号ＤＱＳ＿ｉｎのデューティ比に対応する大きさの電圧Ｖｉｎを出力することができる。このため、ＬＰＦ１３１を含む検出回路１３は、高周波信号のデューティ比を検出することに適している。

実施形態に係る検出回路１３は、ランプ回路１３３の出力が電圧Ｖｒｅｆを上回るまでの第１期間と、ランプ回路１３３の出力が電圧Ｖｉｎを上回るまでの第２期間とを判定する。そして、シーケンサ４０は、この２つの期間に基づいて信号ＤＱＳ＿ｉｎのデューティ比を判定する。具体的には、シーケンサ４０は、電圧Ｖｒｅｆのカウント値Ｎｒｅｆと、電圧Ｖｉｎのカウント値Ｎｉｎとの比率を算出して、デューティ比を判定する。これにより、第１期間と第２期間とで共通する誤差要因が、デューティ比の判定結果に及ぼす影響を抑制することができる。具体的には、半導体記憶装置１の周辺環境の温度、半導体記憶装置１に供給される電圧の変動、ランプ回路１３３及び比較器１３４における製造誤差等が、デューティ比の判定結果に及ぼす影響を抑制することができる。このため、半導体記憶装置１は、高精度にデューティ比を補正することができる。

また、実施形態に係る半導体記憶装置は、検出回路１３が検出結果を出力し、シーケンサ４０が現在の補正パラメータと検出結果とに基づいて、新たな補正パラメータを決定する。このように、実施形態に係る半導体記憶装置は、補正回路２２の動作を変更することなく、新たな補正パラメータを決定することができる。このため、実施形態に係る半導体記憶装置は、読出し動作と並行して、検出動作と補正パラメータを更新する動作とを実行することができる。これにより、実施形態に係る半導体記憶装置は、動作効率を向上することができ、高速に動作することができる。

［２］変形例等
上記実施形態では、検出回路１３に信号ＤＱＳ＿ｉｎが入力され、検出回路１３が出力した検出結果に基づいてシーケンサ４０が補正パラメータを更新する場合を例に説明した。検出回路は、例えば電圧Ｖｒｅｆ及び信号ＤＱＳ＿ｉｎに加えて、信号ＢＤＱＳ＿ｉｎに基づいて、検出結果を出力してもよい。また、検出回路は、電圧Ｖｒｅｆに基づくこと無く、信号ＤＱＳ＿ｉｎ及びＢＤＱＳ＿ｉｎに基づいて、検出結果を出力してもよい。

図８は、第１変形例に係る半導体記憶装置の検出回路の構成の一例を示す回路図である。図８に示すように、検出回路１３ａは、検出回路１３に対して、選択部１３２が選択部１３２ａに置き換えられ、ＬＰＦ１３９をさらに含む点が異なる。

ＬＰＦ１３９は、ＬＰＦ１３１と同様の構成を有するローパスフィルタである。ＬＰＦ１３９には、信号ＢＤＱＳ＿ｉｎが入力される。ＬＰＦ１３９は、電圧Ｖｉｎｂを出力する。電圧Ｖｉｎｂは、信号ＢＤＱＳ＿ｉｎのデューティ比に基づく大きさの電圧である。

選択部１３２ａは、入力された複数の電圧から、ひとつを選択して出力する。選択部１３２ａは、スイッチＳＷ１乃至ＳＷ３を含む。選択部１３２ａには、スイッチＳＷ１を介して電圧Ｖｒｅｆが入力され、スイッチＳＷ２を介して電圧Ｖｉｎが入力され、スイッチＳＷ３を介して電圧Ｖｉｎｂが入力される。検出回路１３ａのその他の構成は、検出回路１３と同様である。

検出回路１３ａは、電圧Ｖｒｅｆを選択している際に記憶したカウント値Ｎｒｅｆと、電圧Ｖｉｎを選択している際に記憶したカウント値Ｎｉｎと、電圧Ｖｉｎｂを選択している際に記憶したカウント値Ｎｉｎｂとを、検出結果としてシーケンサ４０に送信する。検出回路１３ａから検出結果を受信したシーケンサ４０は、カウント値Ｎｉｎをカウント値Ｎｒｅｆで除算することで信号ＤＱＳ＿ｉｎのデューティ比と基準との関係を算出し、カウント値Ｎｉｎｂをカウント値Ｎｒｅｆで除算することで信号ＢＤＱＳ＿ｉｎのデューティ比と基準との関係を算出し、補正パラメータの更新動作を実行する。

このように、第１変形例に係る半導体記憶装置は、信号ＤＱＳ＿ｉｎのデューティ比と信号ＢＤＱＳ＿ｉｎのデューティ比とを判定して、補正パラメータを更新する。これにより、第１変形例に係る半導体記憶装置は、信号ＤＱＳ及びＢＤＱＳそれぞれのデューティ比を、高精度に補正することができる。

図９は、第２変形例に係る半導体記憶装置の検出回路の構成の一例を示す回路図である。図９に示すように、検出回路１３ｂは、検出回路１３ａに対して、選択部１３２ａが選択部１３２ｂに置き換えられた点が異なる。

選択部１３２ｂは、選択部１３２ａに対して、スイッチＳＷ１を含まない点が異なる。選択部１３２ｂは、入力された複数の電圧から、ひとつを選択して出力する。選択部１３２ｂは、スイッチＳＷ２及びＳＷ３を含む。選択部１３２ｂには、スイッチＳＷ２を介して電圧Ｖｉｎが入力され、スイッチＳＷ３を介して電圧Ｖｉｎｂが入力される。検出回路１３ｂのその他の構成は、検出回路１３ａと同様である。

検出回路１３ｂは、電圧Ｖｉｎを選択している際に記憶したカウント値Ｎｉｎと、電圧Ｖｉｎｂを選択している際に記憶したカウント値Ｎｉｎｂとを、検出結果としてシーケンサ４０に送信する。検出回路１３ｂから検出結果を受信したシーケンサ４０は、カウント値Ｎｉｎをカウント値Ｎｉｎｂで除算することで、信号ＤＱＳ＿ｉｎのデューティ比と信号ＢＤＱＳ＿ｉｎのデューティ比との関係を算出し、補正パラメータの更新動作を実行する。

このように、第２変形例に係る半導体記憶装置は、電圧Ｖｒｅｆに基づくこと無く、信号ＤＱＳ＿ｉｎ及びＢＤＱＳ＿ｉｎに基づいて、補正パラメータを更新する。検出回路をこのように構成しても、第２変形例に係る半導体記憶装置は、実施形態と同様の効果を得ることができる。

上記実施形態では、ランプ回路１３３が、経過時間に応じて高くなるランプ電圧を出力する場合を例に説明した。ランプ回路１３３は、経過時間に応じて低くなるランプ電圧を出力してもよい。例えば、ランプ回路１３３は、信号ＤＱＳ＿ｉｎの振幅と同じ高さの電圧から経過時間に応じて低くなるランプ電圧を出力してもよい。

上記実施形態では、検出動作と補正パラメータを更新する動作とが、読出し動作と並行して実行される場合を例に説明した。検出動作は、読出し動作とは異なるタイミングで実行されても良い。例えば、半導体記憶装置１は、メモリコントローラ２から検出動作を指示するコマンドと信号ＲＥ及びＢＲＥとを受信した際に、検出動作を実行しても良い。

上記実施形態では、検出動作において、電圧Ｖｒｅｆを選択してカウント値Ｎｒｅｆを記憶させた後に、電圧Ｖｉｎを選択してカウント値Ｎｉｎを記憶させる場合を例に説明した。選択部１３２に電圧を選択させる順番は、実施形態に示した例に限定されない。例えば、電圧Ｖｉｎを選択してカウント値Ｎｉｎを記憶させた後に、電圧Ｖｒｅｆを選択してカウント値Ｎｒｅｆを記憶させても良い。

上記実施形態では、検出動作において、電圧Ｖｒｅｆを選択してカウント値Ｎｒｅｆを記憶させる動作と、電圧Ｖｉｎを選択してカウント値Ｎｉｎを記憶させる動作とが、連続して行われる場合を例に説明した。電圧Ｖｒｅｆを選択してカウント値Ｎｒｅｆを記憶させる動作と、電圧Ｖｉｎを選択してカウント値Ｎｉｎを記憶させる動作とは、半導体記憶装置１の置かれた環境の変化が小さい場合は、異なるタイミングで実行しても良い。具体的には、例えば半導体記憶装置１の置かれた環境の温度変化が少ない場合は、電圧Ｖｒｅｆを選択してカウント値Ｎｒｅｆを記憶させる動作と、電圧Ｖｉｎを選択してカウント値Ｎｉｎを記憶させる動作との間に、書込み動作等、他の動作が実行されても良い。また、例えば半導体記憶装置１の置かれた環境の温度変化が少ない場合は、前回の検出動作で記憶したカウント値Ｎｒｅｆを流用し、カウント値Ｎｉｎを新たに取得して検出結果を算出しても良い。

上記実施形態では、ＬＰＦ１３１が、デューティ比が５０％の信号ＤＱＳ＿ｉｎが入力されると、信号ＤＱＳ＿ｉｎの電圧振幅の５０％の大きさの電圧Ｖｉｎを出力するように構成された場合を例に説明した。ＬＰＦ１３１は、入力された信号のデューティ比に基づく大きさの電圧を出力する構成であれば良く、入力された信号のデューティ比と出力電圧の大きさとの関係は、実施形態に示した例に限定されない。例えば、デューティ比が５０％の信号ＤＱＳ＿ｉｎが入力されると、信号ＤＱＳ＿ｉｎの電圧振幅の５０％よりも小さい大きさの電圧Ｖｉｎを出力するように構成しても良いし、信号ＤＱＳ＿ｉｎの電圧振幅の５０％よりも大きい大きさの電圧Ｖｉｎを出力するように構成しても良い。

上記実施形態では、電圧Ｖｒｅｆが信号ＤＱＳ＿ｉｎの電圧振幅の１／２の直流電圧である場合を例に説明した。電圧Ｖｒｅｆの大きさは、これに限定されない。電圧Ｖｒｅｆの大きさは、ランプ回路１３３の出力電圧の最大値よりも小さく、かつ比較器１３４によって比較可能な大きさであればよい。この条件を満たせば、電圧Ｖｒｅｆの大きさは、信号ＤＱＳ＿ｉｎの電圧振幅の１／２よりも大きくても良いし、小さくても良い。

上記実施形態では、分周器１３５が信号ＤＱＳ＿ｉｎを分周した信号ＣＬＫを出力し、カウンタ１３６と制御部１３８とが信号ＣＬＫに基づいて動作する場合を例に説明した。カウンタ１３６と制御部１３８との動作タイミングを決定する信号ＣＬＫは、実施形態で示した例に限定されない。例えば、分周器１３５を省略し、信号ＤＱＳ＿ｉｎを信号ＣＬＫとして用いても良い。また、例えば、信号ＣＬＫは信号ＤＱＳ＿ｉｎ以外の信号に基づく信号であっても良いし、信号ＤＱＳ＿ｉｎ以外の信号を流用しても良いし、発振器から供給されても良い。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…半導体記憶装置
２…メモリコントローラ
１０…入出力モジュール
１１…出力制御回路
１２…出力回路
１３，１３ａ…検出回路
２０…ロジック制御回路
２１…受信回路
２２…補正回路
３０…レジスタ
４０…シーケンサ
５０…メモリセルアレイ
６０…ロウデコーダ
７０…センスアンプ
８０…ドライバセット
１３１…ローパスフィルタ
１３２，１３２ａ…選択部
１３３…ランプ回路
１３４…比較器
１３５…分周器
１３６…カウンタ
１３７…ラッチ
１３８…制御部
ＢＬ…ビット線
ＭＣ…メモリセル
ＳＷ１～ＳＷ３…スイッチ
ＳＹＳ…メモリシステム
ＷＬ…ワード線

Claims (12)

1. 第１信号に基づき、第１電圧を出力する第１フィルタ回路と、
   ランプ電圧を出力するランプ回路と、
   前記第１電圧と前記ランプ電圧との第１比較結果、及び第２電圧と前記ランプ電圧との第２比較結果を出力する比較器と、
   制御部と、
   を備え、
   前記制御部は、前記第１比較結果に基づいて前記ランプ電圧の出力が開始されてから前記第１電圧と前記ランプ電圧との大小関係が反転するまでの第１期間を判定し、前記第２比較結果に基づいて前記ランプ電圧の出力が開始されてから前記第２電圧と前記ランプ電圧との大小関係が反転するまでの第２期間を判定するように構成された、
   検出回路。
2. 前記制御部は、カウンタを含み、
   前記制御部は、前記第１比較結果に基づいて前記カウンタを制御して前記第１期間に対応する第１のカウント値を記憶し、前記第２比較結果に基づいて前記カウンタを制御して前記第２期間に対応する第２のカウント値を記憶する、
   請求項１に記載の検出回路。
3. 前記第１電圧と前記第２電圧とを入力され、前記第１電圧または前記第２電圧を前記比較器へ出力する選択部をさらに備え、
   前記制御部が、前記選択部が出力する電圧を選択するように構成された、
   請求項１に記載の検出回路。
4. 前記ランプ電圧は、第１ランプ電圧及び第２ランプ電圧を含み、
   前記比較器は、前記第１電圧と前記第１ランプ電圧との比較結果を前記第１比較結果として出力し、前記第２電圧と前記第２ランプ電圧との比較結果を前記第２比較結果として出力する、
   請求項１に記載の検出回路。
5. 前記カウンタは、前記第１信号に基づくタイミングで動作する、
   請求項２に記載の検出回路。
6. 前記第２電圧の大きさは、前記第１信号の電圧振幅の２分の１である、
   請求項１に記載の検出回路。
7. 前記第１信号の反転信号である第２信号に基づき、前記第２電圧を出力する第２フィルタ回路をさらに備える、
   請求項１に記載の検出回路。
8. 前記第１信号の反転信号である第２信号に基づき、第３電圧を出力する第２フィルタ回路をさらに備え、
   前記比較器は、前記第３電圧と前記ランプ電圧との第３比較結果をさらに出力し、
   前記制御部は、前記第３比較結果に基づいて前記ランプ電圧の出力が開始されてから前記第３電圧と前記ランプ電圧との大小関係が反転するまでの第３期間をさらに判定するように構成された、
   請求項１に記載の検出回路。
9. 請求項１乃至７いずれか１項に記載の検出回路と、
   外部から第３信号を入力され、パラメータに基づいて前記第３信号のデューティ比を補正して前記第１信号として出力する補正回路と、
   データを記憶するメモリセルと、
   前記第１信号に基づいて、外部に前記データを出力する出力回路と、
   を含み、
   前記補正回路は、前記第１期間と前記第２期間とに基づいて前記パラメータを変更する、
   半導体記憶装置。
10. 請求項８に記載の検出回路と、
    外部から第３信号を入力され、パラメータに基づいて前記第３信号のデューティ比を補正して前記第１信号として出力する補正回路と、
    データを記憶するメモリセルと、
    前記第１信号に基づいて、外部に前記データを出力する出力回路と、
    を含み、
    前記補正回路は、前記第１期間、前記第２期間、及び前記第３期間に基づいて前記パラメータを変更する、
    半導体記憶装置。
11. 前記データは、前記第３信号のタイミングに基づいて読み出される、
    請求項９または１０いずれか１項に記載の半導体記憶装置。
12. 請求項９乃至１１いずれか１項に記載の半導体記憶装置と、
    前記第３信号を出力し、前記第１信号と前記データとを受信するメモリコントローラと、
    を含む、メモリシステム。
    

Images