JP2023030198A - Display and wiring board - Google Patents

Display and wiring board Download PDF

Info

Publication number
JP2023030198A
JP2023030198A JP2023000370A JP2023000370A JP2023030198A JP 2023030198 A JP2023030198 A JP 2023030198A JP 2023000370 A JP2023000370 A JP 2023000370A JP 2023000370 A JP2023000370 A JP 2023000370A JP 2023030198 A JP2023030198 A JP 2023030198A
Authority
JP
Japan
Prior art keywords
wiring
wirings
shield wiring
shield
ground potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023000370A
Other languages
Japanese (ja)
Inventor
正之 鶴田
Masayuki Tsuruta
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2023000370A priority Critical patent/JP2023030198A/en
Publication of JP2023030198A publication Critical patent/JP2023030198A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a technology that can reduce the generation of noise from a flexible circuit board.
SOLUTION: A display comprises: a display panel; and a first flexible circuit board connected to the display panel. The first flexible circuit board includes a plurality of first wires to which differential signals are input, a plurality of second wires to which data signals are input, a first ground potential wire, a second ground potential wire, a first shield wire connected to the first ground potential wire, and a second shield wire connected to the second ground potential wire. The plurality of first wires are covered by the first shield wire, and the plurality of second wires are covered by the second shield wire.
SELECTED DRAWING: Figure 7
COPYRIGHT: (C)2023,JPO&INPIT

Description

本発明は表示装置および配線基板に関する。 The present invention relates to display devices and wiring boards.

表示装置は、ホスト装置との接続にフレキシブル回路基板を用いるものがある。フレキシブル回路基板におけるノイズ対策として、シールド層を設ける技術が提案されている（たとえば、特開２００９－１３０１９８号公報、特開２０１０－１５４４９２号公報）。 Some display devices use a flexible circuit board for connection with a host device. Techniques for providing a shield layer have been proposed as measures against noise in flexible circuit boards (for example, Japanese Patent Application Laid-Open No. 2009-130198 and Japanese Patent Application Laid-Open No. 2010-154492).

特開２００９－１３０１９８号公報JP 2009-130198 A 特開２０１０－１５４４９２号公報JP 2010-154492 A

本発明の目的は、フレキシブル回路基板からのノイズの発生を低減させることが可能な技術を提供することにある。 An object of the present invention is to provide a technique capable of reducing noise generation from a flexible circuit board.

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 Other problems and novel features will become apparent from the description of the specification and the accompanying drawings.

本発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。 A brief outline of a representative one of the present invention is as follows.

すなわち、表示装置は、表示パネルと、前記表示パネルに接続された第1フレキシブル回路基板と、を含む。前記第1フレキシブル回路基板は、差動信号が入力される複数の第１配線と、データ信号が入力される複数の第２配線と、第１接地電位配線と、第２接地電位配線と、前記第１接地電位配線に接続された第１シールド配線と、前記第２接地電位配線に接続された第２シールド配線と、を含む。前記複数の第１配線は、前記第１シールド配線で覆われ、前記複数の第２配線は、前記第２シールド配線で覆われる。 That is, the display device includes a display panel and a first flexible circuit board connected to the display panel. The first flexible circuit board includes a plurality of first wirings to which differential signals are input, a plurality of second wirings to which data signals are input, a first ground potential wiring, a second ground potential wiring, and the A first shield wiring connected to the first ground potential wiring and a second shield wiring connected to the second ground potential wiring are included. The plurality of first wirings are covered with the first shield wiring, and the plurality of second wirings are covered with the second shield wiring.

また、表示装置は、表示パネルと、前記表示パネルに接続された第1フレキシブル回路基板と、を含む。前記第1フレキシブル回路基板は、交流信号が入力される複数の第１配線と、データ信号が入力される複数の第２配線と、第１基準電位配線と、第２基準電位配線と、前記第１基準電位配線に接続された第１シールド配線と、前記第２基準電位配線に接続された第２シールド配線と、を含む。前記複数の第１配線は、前記第１シールド配線で覆われ、前記複数の第２配線は、前記第２シールド配線で覆われる。 The display device also includes a display panel and a first flexible circuit board connected to the display panel. The first flexible circuit board includes a plurality of first wirings to which AC signals are input, a plurality of second wirings to which data signals are input, a first reference potential wiring, a second reference potential wiring, and the first wiring. A first shield wiring connected to one reference potential wiring and a second shield wiring connected to the second reference potential wiring are included. The plurality of first wirings are covered with the first shield wiring, and the plurality of second wirings are covered with the second shield wiring.

また、配線基板は、交流信号が入力される複数の第１配線と、データ信号が入力される複数の第２配線と、第１の基準電位が供給される第１基準電位配線と、第２の基準電位が供給される第２基準電位配線と、前記第１基準電位配線に接続された第１シールド配線と、前記第２基準電位配線に接続された第２シールド配線と、を含む。前記複数の第１配線は、前記第１シールド配線で覆われ、前記複数の第２配線は、前記第２シールド配線で覆われる。 The wiring board includes a plurality of first wirings to which AC signals are input, a plurality of second wirings to which data signals are input, first reference potential wirings to which a first reference potential is supplied, and a second wiring board. a second reference potential wiring supplied with a reference potential of, a first shield wiring connected to the first reference potential wiring, and a second shield wiring connected to the second reference potential wiring. The plurality of first wirings are covered with the first shield wiring, and the plurality of second wirings are covered with the second shield wiring.

本実施形態の表示装置の外観を示す平面図である。1 is a plan view showing the appearance of a display device according to an embodiment; FIG. 画素ＰＸの基本構成及び表示装置の等価回路を示す図である。1 is a diagram showing a basic configuration of a pixel PX and an equivalent circuit of a display device; FIG. フレキシブルプリント回路基板の配線の構成例を示す図である。It is a figure which shows the structural example of the wiring of a flexible printed circuit board. ホスト装置の出力用の各外部端子とプリント回路基板の入力用の各外部端子との間を接続するフレキシブルプリント回路基板の各配線を示す図である。FIG. 3 is a diagram showing wiring of a flexible printed circuit board that connects between each external terminal for output of a host device and each external terminal for input of a printed circuit board; フレキシブルプリント回路基板の各配線の構成を説明する平面図である。FIG. 3 is a plan view for explaining the configuration of each wiring of the flexible printed circuit board; 図５のＡ－Ａ線に沿うフレキシブルプリント回路基板の模式的な断面図である。FIG. 6 is a schematic cross-sectional view of the flexible printed circuit board along line AA of FIG. 5; 図５のＢ－Ｂ線に沿うフレキシブルプリント回路基板の模式的な断面図である。FIG. 6 is a schematic cross-sectional view of the flexible printed circuit board taken along line BB of FIG. 5; 比較例に係るフレキシブルプリント回路基板の模式的な断面図である。FIG. 4 is a schematic cross-sectional view of a flexible printed circuit board according to a comparative example; 比較例に係るフレキシブルプリント回路基板の模式的な断面図である。FIG. 4 is a schematic cross-sectional view of a flexible printed circuit board according to a comparative example;

以下に、本発明の各実施の形態について、図面を参照しつつ説明する。 Each embodiment of the present invention will be described below with reference to the drawings.

なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。 It should be noted that the disclosure is merely an example, and those skilled in the art will naturally include within the scope of the present invention any appropriate modifications that can be easily conceived while maintaining the gist of the invention. In addition, in order to make the description clearer, the drawings may schematically show the width, thickness, shape, etc. of each part compared to the actual embodiment, but this is only an example, and the interpretation of the present invention is not intended. It is not limited. In addition, in this specification and each figure, the same reference numerals may be given to the same elements as those described above with respect to the existing figures, and detailed description thereof may be omitted as appropriate.

本実施形態においては、表示装置の一例として、液晶表示装置を開示する。この液晶表示装置は、例えば、スマートフォン、タブレット端末、携帯電話端末、パーソナルコンピュータ、テレビ受像装置、車載装置、ゲーム機器等の種々の装置に用いることができる。 In this embodiment, a liquid crystal display device is disclosed as an example of the display device. This liquid crystal display device can be used, for example, in various devices such as smart phones, tablet terminals, mobile phone terminals, personal computers, television receivers, in-vehicle devices, and game machines.

なお、本明細書及び特許請求の範囲において、図面を説明する際の「上」、「下」などの表現は、着目する構造体と他の構造体との相対的な位置関係を表現している。具体的には、側面から見た場合において、第１基板（アレイ基板）から第２基板（対向基板）に向かう方向を「上」と定義し、その逆の方向を「下」と定義する。 In the present specification and claims, expressions such as “above” and “below” when describing the drawings express the relative positional relationship between the structure of interest and other structures. there is Specifically, when viewed from the side, the direction from the first substrate (array substrate) to the second substrate (counter substrate) is defined as "up", and the opposite direction is defined as "down".

また、「内側」及び「外側」とは、２つの部位における、表示領域を基準とした相対的な位置関係を示す。すなわち、「内側」とは、一方の部位に対し相対的に表示領域に近い側を指し、「外側」とは、一方の部位に対し相対的に表示領域から遠い側を指す。ただし、ここで言う「内側」及び「外側」の定義は、液晶表示装置を折り曲げていない状態におけるものとする。 Also, the terms “inner” and “outer” indicate the relative positional relationship between the two parts with respect to the display area. That is, "inner side" refers to the side relatively close to the display area with respect to one part, and "outside" refers to the side relatively far from the display area with respect to one part. However, the definitions of "inner side" and "outer side" as used herein refer to the state in which the liquid crystal display device is not folded.

「表示装置」とは、表示パネルを用いて映像を表示する表示装置全般を指す。「表示パネル」とは、電気光学層を用いて映像を表示する構造体を指す。例えば、表示パネルという用語は、電気光学層を含む表示セルを指す場合もあるし、表示セルに対して他の光学部材（例えば、偏光部材、バックライト、タッチパネル等）を装着した構造体を指す場合もある。ここで、「電気光学層」には、技術的な矛盾を生じない限り、液晶層、エレクトロクロミック（ＥＣ）層、有機ＥＬ、マイクロＬＥＤなどが含まれ得る。したがって、後述する実施形態について、表示パネルとして、液晶層を含む液晶パネルを例示して説明するが、上述した他の電気光学層を含む表示パネルへの適用を排除するものではない。 A “display device” refers to general display devices that display images using a display panel. A "display panel" refers to a structure that displays images using an electro-optic layer. For example, the term display panel may refer to a display cell including an electro-optic layer, or to a structure in which other optical members (e.g., polarizing member, backlight, touch panel, etc.) are attached to the display cell. In some cases. Here, the "electro-optical layer" may include a liquid crystal layer, an electrochromic (EC) layer, an organic EL, a micro LED, etc., as long as there is no technical contradiction. Therefore, the embodiments described later will be described by exemplifying a liquid crystal panel including a liquid crystal layer as a display panel, but application to display panels including other electro-optic layers described above is not excluded.

（表示装置の全体構成例）
図１は、本実施形態の表示装置ＤＳＰの外観を示す平面図である。表示装置ＤＳＰは、表示パネルＰＮＬと、フレキシブルプリント回路基板（第２フレキシブル回路基板）ＦＰＣ２と、表示駆動ＩＣチップＤＤＩＣと、プリント回路基板ＰＣＢと、フレキシブルプリント回路基板（第１フレキシブル回路基板）ＦＰＣ１と、を備えている。フレキシブルプリント回路基板ＦＰＣ１には、ホスト装置ＨＯＳＴが接続される。表示パネルＰＮＬ、フレキシブルプリント回路基板ＦＰＣ２、プリント回路基板ＰＣＢおよびフレキシブルプリント回路基板ＦＰＣ１は、この順序で接続されている。 (Overall configuration example of display device)
FIG. 1 is a plan view showing the appearance of the display device DSP of this embodiment. The display device DSP includes a display panel PNL, a flexible printed circuit board (second flexible circuit board) FPC2, a display driving IC chip DDIC, a printed circuit board PCB, and a flexible printed circuit board (first flexible circuit board) FPC1. , is equipped with A host device HOST is connected to the flexible printed circuit board FPC1. The display panel PNL, flexible printed circuit board FPC2, printed circuit board PCB and flexible printed circuit board FPC1 are connected in this order.

表示パネルＰＮＬは、第１基板（アレイ基板ともいう）ＳＵＢ１と、第２基板（対向基板ともいう）ＳＵＢ２と、後述する液晶層ＬＣと、シール材ＳＥと、を備えている。 The display panel PNL includes a first substrate (also referred to as an array substrate) SUB1, a second substrate (also referred to as a counter substrate) SUB2, a liquid crystal layer LC to be described later, and a sealing material SE.

表示パネルＰＮＬは、画像を表示する表示部（表示領域）ＤＡと、表示部ＤＡを囲む額縁状の非表示部（非表示領域、周辺領域）ＮＤＡと、を備えている。表示部ＤＡは、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置された複数の画素ＰＸを備えている。 The display panel PNL includes a display portion (display area) DA for displaying an image, and a frame-shaped non-display portion (non-display area, peripheral area) NDA surrounding the display portion DA. The display section DA includes a plurality of pixels PX arranged in a matrix in the first direction X and the second direction Y. As shown in FIG.

第２基板ＳＵＢ２は、第１基板ＳＵＢ１に対向している。第１基板ＳＵＢ１は、第２基板ＳＵＢ２よりも第２方向Ｙに延出した実装部ＭＡを有している。シール材ＳＥは、非表示部ＮＤＡに位置し、第１基板ＳＵＢ１と第２基板ＳＵＢ２とを接着するとともに、液晶層ＬＣを封止している。第１基板ＳＵＢ１の下側には、バックライト装置が設けられてもよい。 The second substrate SUB2 faces the first substrate SUB1. The first substrate SUB1 has a mounting portion MA extending in the second direction Y from the second substrate SUB2. The sealing material SE is located in the non-display area NDA, bonds the first substrate SUB1 and the second substrate SUB2 together, and seals the liquid crystal layer LC. A backlight device may be provided under the first substrate SUB1.

フレキシブルプリント回路基板ＦＰＣ２の一端は実装部ＭＡに接続され、フレキシブルプリント回路基板ＦＰＣ２の他端はプリント回路基板ＰＣＢに接続されている。表示駆動ＩＣチップＤＤＩＣは、フレキシブルプリント回路基板ＦＰＣ２に実装されている。表示駆動ＩＣチップＤＤＩＣは、実装部ＭＡに実装されてもよい。表示駆動ＩＣチップＤＤＩＣは、画像を表示する表示モードにおいて画像表示に必要な信号を表示パネルＰＮＬへ出力する。 One end of the flexible printed circuit board FPC2 is connected to the mounting portion MA, and the other end of the flexible printed circuit board FPC2 is connected to the printed circuit board PCB. The display driving IC chip DDIC is mounted on the flexible printed circuit board FPC2. The display driving IC chip DDIC may be mounted on the mounting portion MA. The display driving IC chip DDIC outputs signals necessary for image display to the display panel PNL in a display mode for displaying an image.

プリント回路基板ＰＣＢには、たとえば、電源用ＩＣチップＰＳＩＣやタイミングコントローラＩＣチップＴＣＯＮが実装される。 For example, a power supply IC chip PSIC and a timing controller IC chip TCON are mounted on the printed circuit board PCB.

フレキシブルプリント回路基板ＦＰＣ１の一端は、プリント回路基板ＰＣＢに接続されている。フレキシブルプリント回路基板ＦＰＣ１の他端は、ホスト装置ＨＯＳＴが接続される。電源用ＩＣチップＰＳＩＣやタイミングコントローラＩＣチップＴＣＯＮは、フレキシブルプリント回路基板ＦＰＣ１に設けられた複数の配線を介して、ホスト装置ＨＯＳＴから電源電位、接地電位、アナログ信号、表示データ信号、複数の差動信号、デジタル信号、その他基準電位などを供給される。電源用ＩＣチップＰＳＩＣやタイミングコントローラＩＣチップＴＣＯＮは、ホスト装置ＨＯＳＴから供給された電源電位、接地電位、アナログ信号、表示データ信号、複数の差動信号などに基づいて、表示駆動ＩＣチップＤＤＩＣに対する制御信号、表示データ信号および電源、および、表示パネルＰＮＬの電源などを生成する。 One end of the flexible printed circuit board FPC1 is connected to the printed circuit board PCB. A host device HOST is connected to the other end of the flexible printed circuit board FPC1. The power supply IC chip PSIC and the timing controller IC chip TCON receive a power supply potential, a ground potential, an analog signal, a display data signal, and a plurality of differential signals from the host device HOST via a plurality of wirings provided on the flexible printed circuit board FPC1. Signals, digital signals, other reference potentials, etc. are supplied. The power supply IC chip PSIC and the timing controller IC chip TCON control the display driving IC chip DDIC based on the power supply potential, ground potential, analog signal, display data signal, multiple differential signals, etc. supplied from the host device HOST. It generates signals, display data signals and power, and power for the display panel PNL.

フレキシブルプリント回路基板ＦＰＣ１の一端と他端の間には、折り曲げ部ＢＰが設けられる。フレキシブルプリント回路基板ＦＰＣ１を折り曲げ部ＢＰで折り曲げることで、ホスト装置ＨＯＳＴを第１基板ＳＵＢ１の下側に配置することができる。 A bent portion BP is provided between one end and the other end of the flexible printed circuit board FPC1. By bending the flexible printed circuit board FPC1 at the bending portion BP, the host device HOST can be arranged below the first substrate SUB1.

本実施形態の表示パネルＰＮＬは、第１基板ＳＵＢ１の背面側からの光を選択的に透過させることで画像を表示する透過表示機能を備えた透過型、第２基板ＳＵＢ２の前面側からの光を選択的に反射させることで画像を表示する反射表示機能を備えた反射型、あるいは、透過表示機能及び反射表示機能を備えた半透過型のいずれであってもよい。 The display panel PNL of this embodiment is a transmissive type having a transmissive display function of displaying an image by selectively transmitting light from the back side of the first substrate SUB1. Either a reflective type having a reflective display function for displaying an image by selectively reflecting the light or a transflective type having a transmissive display function and a reflective display function may be used.

表示パネルＰＮＬは、基板主面の法線に沿った縦電界を利用する表示モード、基板主面に対して斜め方向に傾斜した傾斜電界を利用する表示モード、さらには、上記の横電界、縦電界、及び、傾斜電界を適宜組み合わせて利用する表示モードに対応したいずれの構成を備えていてもよい。 The display panel PNL has a display mode using a vertical electric field along the normal to the main surface of the substrate, a display mode using a gradient electric field oblique to the main surface of the substrate, and furthermore, a display mode using the horizontal electric field and the vertical electric field. Any configuration corresponding to a display mode that utilizes an appropriate combination of an electric field and a gradient electric field may be provided.

（表示装置の回路構成例）
図２は、画素ＰＸの基本構成及び表示装置ＤＳＰの等価回路を示す図である。複数の画素ＰＸ第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されている。複数本の走査線Ｇ（Ｇ１、Ｇ２・・・）は、走査線駆動回路ＧＤに接続されている。複数本の信号線Ｓ（Ｓ１、Ｓ２・・・）は、信号線駆動回路ＳＤに接続されている。複数本の共通電極ＣＥ（ＣＥ１、ＣＥ２・・・）は、コモン電圧（Ｖｃｏｍ）の電圧供給部ＣＤに接続され、複数の画素ＰＸに亘って配置されている。１つの画素ＰＸは、１本の走査線と、１本の信号線と、１本の共通電極ＣＥと、に接続されている。なお、走査線Ｇ及び信号線Ｓは、必ずしも直線的に延出していなくてもよく、それらの一部が屈曲していてもよい。例えば、信号線Ｓは、その一部が屈曲していたとしても、第２方向Ｙに延出しているものとする。 (Example of circuit configuration of display device)
FIG. 2 is a diagram showing the basic configuration of the pixel PX and an equivalent circuit of the display device DSP. A plurality of pixels PX are arranged in the first direction X and the second direction Y in a matrix. A plurality of scanning lines G (G1, G2, . . . ) are connected to a scanning line driving circuit GD. A plurality of signal lines S (S1, S2, . . . ) are connected to a signal line driving circuit SD. A plurality of common electrodes CE (CE1, CE2, . One pixel PX is connected to one scanning line, one signal line, and one common electrode CE. Note that the scanning lines G and the signal lines S do not necessarily have to extend linearly, and part of them may be curved. For example, it is assumed that the signal line S extends in the second direction Y even if a portion of the signal line S is bent.

各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥ、液晶層ＬＣ等を備えている。スイッチング素子ＳＷは、例えば薄膜トランジスタ（ＴＦＴ）によって構成され、走査線Ｇ及び信号線Ｓと電気的に接続されている。走査線Ｇは、第１方向Ｘに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと接続されている。信号線Ｓは、第２方向Ｙに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと接続されている。画素電極ＰＥは、スイッチング素子ＳＷと電気的に接続されている。画素電極ＰＥの各々は、共通電極ＣＥと対向し、画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって液晶層ＬＣを駆動している。保持容量ＣＳは、例えば、共通電極ＣＥと同電位の電極、及び、画素電極ＰＥと同電位の電極の間に形成される。 Each pixel PX includes a switching element SW, a pixel electrode PE, a common electrode CE, a liquid crystal layer LC, and the like. The switching element SW is composed of, for example, a thin film transistor (TFT), and is electrically connected to the scanning line G and the signal line S. The scanning line G is connected to the switching element SW in each of the pixels PX arranged in the first direction X. As shown in FIG. The signal line S is connected to the switching element SW in each of the pixels PX arranged in the second direction Y. As shown in FIG. The pixel electrode PE is electrically connected to the switching element SW. Each pixel electrode PE faces the common electrode CE, and drives the liquid crystal layer LC by an electric field generated between the pixel electrode PE and the common electrode CE. The storage capacitor CS is formed, for example, between an electrode having the same potential as the common electrode CE and an electrode having the same potential as the pixel electrode PE.

（フレキシブルプリント回路基板ＦＰＣ１の構成例）
図３は、フレキシブルプリント回路基板ＦＰＣ１の配線の構成例を示す図である。図４は、ホスト装置ＨＯＳＴの出力用の各外部端子とプリント回路基板ＰＣＢの入力用の各外部端子との間を接続するフレキシブルプリント回路基板ＦＰＣ１の各配線を示す図である。 (Configuration example of flexible printed circuit board FPC1)
FIG. 3 is a diagram showing a wiring configuration example of the flexible printed circuit board FPC1. FIG. 4 is a diagram showing wiring of the flexible printed circuit board FPC1 connecting between the output external terminals of the host device HOST and the input external terminals of the printed circuit board PCB.

図３には、ホスト装置ＨＯＳＴの出力用の各外部端子とプリント回路基板ＰＣＢとの間を接続するフレキシブルプリント回路基板ＦＰＣ１の各配線が示されている。図３に示すように、フレキシブルプリント回路基板ＦＰＣ１は、ホスト装置ＨＯＳＴから複数の差動信号が入力される複数の第１配線Ｌ１と、ホスト装置ＨＯＳＴからデータ信号、アナログ信号または電源電位が入力される複数の第２配線Ｌ２と、を有する。フレキシブルプリント回路基板ＦＰＣ１は、また、ホスト装置ＨＯＳＴから接地電位が入力される複数の第１接地電位配線ＬＧ１と、ホスト装置ＨＯＳＴから接地電位が入力される複数の第２接地電位配線ＬＧ２と、を有する。 FIG. 3 shows wiring of the flexible printed circuit board FPC1 that connects between the external terminals for output of the host device HOST and the printed circuit board PCB. As shown in FIG. 3, the flexible printed circuit board FPC1 has a plurality of first wirings L1 to which a plurality of differential signals are input from the host device HOST, and data signals, analog signals or power supply potentials are input from the host device HOST. and a plurality of second wirings L2. The flexible printed circuit board FPC1 also includes a plurality of first ground potential wirings LG1 to which a ground potential is input from the host device HOST, and a plurality of second ground potential wirings LG2 to which a ground potential is input from the host device HOST. have.

フレキシブルプリント回路基板ＦＰＣ１は、また、複数の第１接地電位配線ＬＧ１に接続された第１シールド配線ＳＨＩ１と、複数の第２接地電位配線ＬＧ２に接続された第２シールド配線ＳＨＩ２と、を含む。第１シールド配線ＳＨＩ１は、複数の第１配線Ｌ１を覆う様に、複数の第１配線Ｌ１の配線の方向に沿って設けられる。第２シールド配線ＳＨＩ２は、複数の第２配線Ｌ２および第１シールド配線ＳＨＩ１を覆う様に設けられる。したがって、第２シールド配線ＳＨＩ２は、第１シールド配線ＳＨＩ１とオーバーラップしている。また、第２接地電位配線ＬＧ２および複数の第２配線Ｌ２は、平面視において、第１接地電位配線ＬＧ１および複数の第１配線Ｌ１の外側に設けられている。 The flexible printed circuit board FPC1 also includes a first shield wiring SHI1 connected to the plurality of first ground potential wirings LG1 and a second shield wiring SHI2 connected to the plurality of second ground potential wirings LG2. The first shield wiring SHI1 is provided along the wiring direction of the plurality of first wirings L1 so as to cover the plurality of first wirings L1. The second shield wiring SHI2 is provided so as to cover the plurality of second wirings L2 and the first shield wiring SHI1. Therefore, the second shield wiring SHI2 overlaps with the first shield wiring SHI1. The second ground potential wiring LG2 and the plurality of second wirings L2 are provided outside the first ground potential wiring LG1 and the plurality of first wirings L1 in plan view.

ただし、図５において説明されるように、第２シールド配線ＳＨＩ２は、フレキシブルプリント回路基板ＦＰＣ１の折り曲げ部ＢＰには設けられない。つまり、第２シールド配線ＳＨＩ２は、フレキシブルプリント回路基板ＦＰＣ１の折り曲げ部ＢＰにおいて、開口部を有する。 However, as described in FIG. 5, the second shield wiring SHI2 is not provided at the bent portion BP of the flexible printed circuit board FPC1. That is, the second shield wiring SHI2 has an opening at the bent portion BP of the flexible printed circuit board FPC1.

ホスト装置ＨＯＳＴは、複数の差動信号を出力する複数の第１外部端子（（Ｓ１Ｐ、Ｓ１Ｎ）、（Ｓ２Ｐ、Ｓ２Ｎ）、（Ｓ３Ｐ、Ｓ３Ｎ）、（Ｓ４Ｐ、Ｓ４Ｎ））を有する。複数の第１外部端子（（Ｓ１Ｐ、Ｓ１Ｎ）、（Ｓ２Ｐ、Ｓ２Ｎ）、（Ｓ３Ｐ、Ｓ３Ｎ）、（Ｓ４Ｐ、Ｓ４Ｎ））は、複数の第１配線Ｌ１にそれぞれ接続される。ホスト装置ＨＯＳＴは、また、データ信号、アナログ信号または電源電位を出力する複数の第２外部端子Ａ１－Ａ１２を有する。複数の第２外部端子Ａ１－Ａ１２は、複数の第２配線Ｌ２にそれぞれ接続される。ホスト装置ＨＯＳＴは、接地電位を出力する複数の第１接地電位外部端子ＧＮＤ２と、接地電位を出力する複数の第２接地電位外部端子ＧＮＤ１と、を有する。複数の第１接地電位外部端子ＧＮＤ２は、複数の第１接地電位配線ＬＧ１にそれぞれ接続される。複数の第２接地電位外部端子ＧＮＤ１は、複数の第２接地電位配線ＬＧ２にそれぞれ接続される。 The host device HOST has a plurality of first external terminals ((S1P, S1N), (S2P, S2N), (S3P, S3N), (S4P, S4N)) that output a plurality of differential signals. The plurality of first external terminals ((S1P, S1N), (S2P, S2N), (S3P, S3N), (S4P, S4N)) are connected to the plurality of first wirings L1, respectively. The host device HOST also has a plurality of second external terminals A1-A12 for outputting data signals, analog signals or power supply potentials. The plurality of second external terminals A1-A12 are connected to the plurality of second wirings L2, respectively. The host device HOST has a plurality of first ground potential external terminals GND2 for outputting a ground potential and a plurality of second ground potential external terminals GND1 for outputting a ground potential. The multiple first ground potential external terminals GND2 are connected to the multiple first ground potential wirings LG1, respectively. The plurality of second ground potential external terminals GND1 are connected to the plurality of second ground potential wirings LG2, respectively.

図３に例示的に示されるように、プリント回路基板ＰＣＢに実装されたタイミングコントローラＩＣチップＴＣＯＮは、複数の差動入力回路ＩＮ１－ＩＮ４を有している。各差動入力回路ＩＮ１－ＩＮ４は、差動回路と終端抵抗とを含む。たとえば、差動入力回路ＩＮ１は、ホスト装置ＨＯＳＴの一対の第１差動出力端子Ｓ１Ｐ、Ｓ１Ｎに接続され、差動入力回路ＩＮ２は、ホスト装置ＨＯＳＴの一対の第２差動出力端子Ｓ２Ｐ、Ｓ２Ｎに接続される。同様に、差動入力回路ＩＮ３は、ホスト装置ＨＯＳＴの一対の第３差動出力端子Ｓ３Ｐ、Ｓ３Ｎに接続され、差動入力回路ＩＮ４は、ホスト装置ＨＯＳＴの一対の第４差動出力端子Ｓ４Ｐ、Ｓ４Ｎに接続される。 As exemplarily shown in FIG. 3, the timing controller IC chip TCON mounted on the printed circuit board PCB has a plurality of differential input circuits IN1-IN4. Each differential input circuit IN1-IN4 includes a differential circuit and a termination resistor. For example, the differential input circuit IN1 is connected to a pair of first differential output terminals S1P, S1N of the host device HOST, and the differential input circuit IN2 is connected to a pair of second differential output terminals S2P, S2N of the host device HOST. connected to Similarly, the differential input circuit IN3 is connected to a pair of third differential output terminals S3P and S3N of the host device HOST, and the differential input circuit IN4 is connected to a pair of fourth differential output terminals S4P and S4P of the host device HOST. connected to S4N.

図４に示すように、ホスト装置ＨＯＳＴの出力用の各外部端子と、ホスト装置ＨＯＳＴの出力用の各外部端子に接続されるプリント回路基板ＰＣＢの入力用の各外部端子とは同じ参照記号で示している。たとえば、ホスト装置ＨＯＳＴの複数の第１外部端子（（Ｓ１Ｐ、Ｓ１Ｎ）、（Ｓ２Ｐ、Ｓ２Ｎ）、（Ｓ３Ｐ、Ｓ３Ｎ）、（Ｓ４Ｐ、Ｓ４Ｎ））は、プリント回路基板ＰＣＢの入力用の第１外部端子（（Ｓ１Ｐ、Ｓ１Ｎ）、（Ｓ２Ｐ、Ｓ２Ｎ）、（Ｓ３Ｐ、Ｓ３Ｎ）、（Ｓ４Ｐ、Ｓ４Ｎ））にそれぞれ接続される。ホスト装置ＨＯＳＴの複数の第２外部端子Ａ１－Ａ１２は、プリント回路基板ＰＣＢの入力用の第２外部端子Ａ１－Ａ１２にそれぞれ接続される。ホスト装置ＨＯＳＴの複数の第１接地電位外部端子ＧＮＤ２は、プリント回路基板ＰＣＢの入力用の複数の第１接地電位外部端子ＧＮＤ２にそれぞれ接続され、ホスト装置ＨＯＳＴの複数の第２接地電位外部端子ＧＮＤ１は、プリント回路基板ＰＣＢの入力用の複数の第２接地電位外部端子ＧＮＤ１にそれぞれ接続される。他の構成は、図３と同じであり、その説明は省略する。 As shown in FIG. 4, each external terminal for output of the host device HOST and each external terminal for input of the printed circuit board PCB connected to each external terminal for output of the host device HOST are denoted by the same reference symbols. showing. For example, a plurality of first external terminals ((S1P, S1N), (S2P, S2N), (S3P, S3N), (S4P, S4N)) of the host device HOST are the first external terminals for input of the printed circuit board PCB. They are connected to terminals ((S1P, S1N), (S2P, S2N), (S3P, S3N), (S4P, S4N)). The plurality of second external terminals A1-A12 of the host device HOST are respectively connected to the input second external terminals A1-A12 of the printed circuit board PCB. The plurality of first ground potential external terminals GND2 of the host device HOST are respectively connected to the plurality of input first ground potential external terminals GND2 of the printed circuit board PCB, and the plurality of second ground potential external terminals GND1 of the host device HOST. are connected to a plurality of second ground potential external terminals GND1 for input of the printed circuit board PCB, respectively. Other configurations are the same as those in FIG. 3, and description thereof is omitted.

図５は、フレキシブルプリント回路基板ＦＰＣ１の各配線の構成を説明する平面図である。図６は、図５のＡ－Ａ線に沿うフレキシブルプリント回路基板ＦＰＣ１の模式的な断面図である。図７は、図５のＢ－Ｂ線に沿うフレキシブルプリント回路基板ＦＰＣ１の模式的な断面図である。なお、図５において、図面の簡素化のため、図３および図４で説明された各配線Ｌ１、Ｌ２、ＬＧ１、ＬＧ２は、プリント回路基板ＰＣＢの入力用の各外部端子を示す参照場記号の横側(または、上側)に記載している。また、図６および図７の左側において、配線Ｌ２の数は、図面の簡素化のため、少なく描かれている。 FIG. 5 is a plan view for explaining the configuration of each wiring of the flexible printed circuit board FPC1. FIG. 6 is a schematic cross-sectional view of the flexible printed circuit board FPC1 along line AA in FIG. FIG. 7 is a schematic cross-sectional view of the flexible printed circuit board FPC1 along line BB in FIG. In FIG. 5, for the sake of simplification of the drawing, the wirings L1, L2, LG1, and LG2 described in FIGS. It is written on the side (or top). Also, on the left side of FIGS. 6 and 7, the number of wirings L2 is depicted to be small for simplification of the drawings.

図５において、第２シールド配線ＳＨＩ２は、フレキシブルプリント回路基板ＦＰＣ１の折り曲げ部ＢＰを挟んで、両側に設けられている。つまり、フレキシブルプリント回路基板ＦＰＣ１は、折り曲げ部ＢＰの部分において、開口部を有する。 In FIG. 5, the second shield wiring SHI2 is provided on both sides of the flexible printed circuit board FPC1 with the bent portion BP interposed therebetween. That is, the flexible printed circuit board FPC1 has an opening at the bent portion BP.

第１シールド配線ＳＨＩ１は、第２シールド配線ＳＨＩ２の下層に配置されており、フレキシブルプリント回路基板ＦＰＣ１の配線の方向に沿ってほぼ全域に設けられ、複数の第１配線Ｌ１を覆っている。したがって、第２シールド配線ＳＨＩ２は、平面視において、第１シールド配線ＳＨＩ１とオーバーラップしている。 The first shield wiring SHI1 is arranged in a lower layer of the second shield wiring SHI2, is provided over substantially the entire area along the wiring direction of the flexible printed circuit board FPC1, and covers the plurality of first wirings L1. Therefore, the second shield wiring SHI2 overlaps the first shield wiring SHI1 in plan view.

複数の第１配線Ｌ１は、図３および図４にも示されるように、複数の第１接地電位配線ＬＧ１の間に設けられている。また、第２接地電位配線ＬＧ２および複数の第２配線Ｌ２は、平面視において、複数の第１接地電位配線ＬＧ１および複数の第１配線Ｌ１の外側に設けられている。 The plurality of first wirings L1 are provided between the plurality of first ground potential wirings LG1, as also shown in FIGS. Further, the second ground potential wirings LG2 and the plurality of second wirings L2 are provided outside the plurality of first ground potential wirings LG1 and the plurality of first wirings L1 in plan view.

図６および図７に示すように、フレキシブルプリント回路基板ＦＰＣ１の基板６０の下面に、各配線Ｌ１、Ｌ２、ＬＧ１、ＬＧ２が設けられる。 As shown in FIGS. 6 and 7, wirings L1, L2, LG1, and LG2 are provided on the bottom surface of the substrate 60 of the flexible printed circuit board FPC1.

図６に示すように、折り曲げ部ＢＰにおいて、複数の第１配線Ｌ１の上側に位置する基板６０の表面の上側には、複数の第１配線Ｌ１の上を覆う様に、第１シールド配線ＳＨＩ１が設けられる。複数の第１配線Ｌ１は、複数の第１接地電位配線ＬＧ１の間に配置されている。第１シールド配線ＳＨＩ１の上面および側面は、絶縁層等の第１保護膜ＰＲ１で覆われており、第１保護膜ＰＲ１の上面には、絶縁層等の第２保護膜ＰＲ２が設けられる。また、フレキシブルプリント回路基板ＦＰＣ１の基板６０の下面に設けられた各配線Ｌ１、Ｌ２、ＬＧ１、ＬＧ２は、絶縁層等の第３保護膜ＰＲ３によって覆われている。 As shown in FIG. 6, on the upper side of the surface of the substrate 60 located above the plurality of first wirings L1 at the bent portion BP, a first shield wiring SHI1 is formed so as to cover the plurality of first wirings L1. is provided. The plurality of first wirings L1 are arranged between the plurality of first ground potential wirings LG1. The upper surface and side surfaces of the first shield wiring SHI1 are covered with a first protective film PR1 such as an insulating layer, and a second protective film PR2 such as an insulating layer is provided on the upper surface of the first protective film PR1. Further, the wirings L1, L2, LG1, LG2 provided on the lower surface of the substrate 60 of the flexible printed circuit board FPC1 are covered with a third protective film PR3 such as an insulating layer.

図７に示すように、第１シールド配線ＳＨＩ１は複数の第１接地電位配線ＬＧ１に接続される。第２シールド配線ＳＨＩ２は、シールド配線部ＳＨＩ２０、ＳＨＩ２１、ＳＨＩ２２を含む。シールド配線部ＳＨＩ２１、ＳＨＩ２２は、基板６０の両側において、第１接地電位配線ＬＧ１と異なる複数の第２接地電位配線ＬＧ２に接続される。複数の第２配線Ｌ２の上側は、第２シールド配線ＳＨＩ２１、ＳＨＩ２２によって覆われる。シールド配線部ＳＨＩ２０は、第１保護膜ＰＲ１に設けたスルーホールＴＨ１を介してシールド配線部ＳＨＩ２１、ＳＨＩ２２に接続されており、結果的に、第２シールド配線ＳＨＩ２は、第１シールド配線ＳＨＩ１の上側に、第１シールド配線ＳＨＩ１を覆う様に設けられる。また、図７に示すように第１シールド配線ＳＨＩ１の少なくとも上面および側面は絶縁層等の第１保護膜ＰＲ１で覆われている。なお、第１保護膜に設けられたスルーホールＴＨ１を介して第１シールド配線ＳＨＩ１と第２シールド配線ＳＨＩ２を接続してもよい。また、図７に示すように、第２シールド配線ＳＨＩ２の上面および側面は、第２保護膜ＰＲ２で覆われており、フレキシブルプリント回路基板ＦＰＣ１の基板６０の下面に設けられた各配線Ｌ１、Ｌ２、ＬＧ１、ＬＧ２は、第３保護膜ＰＲ３によって覆われている。 As shown in FIG. 7, the first shield wiring SHI1 is connected to a plurality of first ground potential wirings LG1. The second shield wiring SHI2 includes shield wiring portions SHI20, SHI21, and SHI22. The shield wiring portions SHI21 and SHI22 are connected on both sides of the substrate 60 to a plurality of second ground potential wirings LG2 different from the first ground potential wirings LG1. The upper sides of the plurality of second wirings L2 are covered with second shield wirings SHI21 and SHI22. The shield wiring portion SHI20 is connected to the shield wiring portions SHI21 and SHI22 through the through holes TH1 provided in the first protective film PR1, and as a result, the second shield wiring SHI2 is located above the first shield wiring SHI1. , is provided so as to cover the first shield wiring SHI1. Further, as shown in FIG. 7, at least the upper surface and side surfaces of the first shield wiring SHI1 are covered with a first protective film PR1 such as an insulating layer. Note that the first shield wiring SHI1 and the second shield wiring SHI2 may be connected via a through hole TH1 provided in the first protective film. Further, as shown in FIG. 7, the upper surface and side surfaces of the second shield wiring SHI2 are covered with a second protective film PR2, and the wirings L1 and L2 provided on the lower surface of the substrate 60 of the flexible printed circuit board FPC1 , LG1 and LG2 are covered with a third protective film PR3.

図８および図９は、比較例に係るフレキシブルプリント回路基板ＦＰＣ１の模式的な断面図である。図８は、図６に対応するフレキシブルプリント回路基板ＦＰＣ１の折り曲げ部の断面図を示しており、図９は、図７に対応するフレキシブルプリント回路基板ＦＰＣ１の断面図である。なお、図８および図９において、フレキシブルプリント回路基板ＦＰＣ１の基板６０の下側に設けられる各配線は、図６および図７と同じである。 8 and 9 are schematic cross-sectional views of a flexible printed circuit board FPC1 according to a comparative example. 8 shows a cross-sectional view of a bent portion of the flexible printed circuit board FPC1 corresponding to FIG. 6, and FIG. 9 is a cross-sectional view of the flexible printed circuit board FPC1 corresponding to FIG. 8 and 9, each wiring provided on the lower side of the substrate 60 of the flexible printed circuit board FPC1 is the same as in FIGS.

図８に示すように、比較例においては、フレキシブルプリント回路基板ＦＰＣ１の折り曲げ部には、図６で示されるような第１シールド配線ＳＨＩ１が設けられていない。また、図９に示すように、比較例においては、図７で示されるような第１シールド配線ＳＨＩ１および第２シールド配線ＳＨＩ２は設けられておらず、複数の第１接地電位配線ＬＧ１および複数の第２接地電位配線ＬＧ２に共通に接続されるシールド配線ＳＨＩＡが設けられているだけである。 As shown in FIG. 8, in the comparative example, the bent portion of the flexible printed circuit board FPC1 is not provided with the first shield wiring SHI1 as shown in FIG. Further, as shown in FIG. 9, in the comparative example, the first shield wiring SHI1 and the second shield wiring SHI2 as shown in FIG. 7 are not provided, and the plurality of first ground potential wirings LG1 and the plurality of Only the shield wiring SHIA connected in common to the second ground potential wiring LG2 is provided.

図８および図９に示されるようなシールド配線の構成では、差動信号が入力される複数の第１配線Ｌ１の信号成分が、シールド配線ＳＨＩＡに伝達されて、ＥＭＩノイズが発生する場合があった。また、そのノイズが複数の第２配線Ｌ２に入力された信号に伝達され、表示装置が誤動作を起こしてしまう場合があった。 In the configuration of the shield wirings as shown in FIGS. 8 and 9, signal components of the plurality of first wirings L1 to which differential signals are input may be transmitted to the shield wiring SHIA to generate EMI noise. rice field. In addition, the noise may be transmitted to the signals input to the plurality of second wirings L2, causing the display device to malfunction.

一方、本発明の実施態様においては、図５、図６および図７に示すように、差動信号が入力される複数の第１配線Ｌ１の上側は、フレキシブルプリント回路基板ＦＰＣ１の配線方向の全域において、複数の第１接地電位配線ＬＧ１に接続された第１シールド配線ＳＨＩ１によって覆われている。複数の第２配線Ｌ２の上側は、複数の第１接地電位配線ＬＧ１とは異なる複数の第２接地電位配線ＬＧ２に接続された第２シールド配線ＳＨＩ２によって覆われている。さらに、折り曲げ部ＢＰの位置以外において、第２シールド配線ＳＨＩ２は、第１シールド配線ＳＨＩ１を覆う様にオーバーラップして設けられる。 On the other hand, in the embodiment of the present invention, as shown in FIGS. 5, 6 and 7, the upper side of the plurality of first wirings L1 to which differential signals are input is the entire wiring direction of the flexible printed circuit board FPC1. , is covered with a first shield wiring SHI1 connected to a plurality of first ground potential wirings LG1. The upper side of the plurality of second wirings L2 is covered with a second shield wiring SHI2 connected to the plurality of second ground potential wirings LG2 different from the plurality of first ground potential wirings LG1. Further, the second shield wiring SHI2 is provided so as to overlap and cover the first shield wiring SHI1 except for the position of the bent portion BP.

これにより、複数の第１配線Ｌ１に入力された差動信号に起因してＥＭＩノイズが発生しても、第２シールド配線ＳＨＩ２によって覆われている複数の第２配線Ｌ２は、ノイズの影響をそれほど受けることが無い。したがって、表示装置の誤動作が防止できる。 As a result, even if EMI noise occurs due to differential signals input to the plurality of first wirings L1, the plurality of second wirings L2 covered with the second shield wiring SHI2 is not affected by the noise. I don't get that much. Therefore, malfunction of the display device can be prevented.

第１シールド配線ＳＨＩは、第２シールド配線ＳＨＩ２によって覆われているので、ＥＭＩノイズの発生を低減できる。 Since the first shield wiring SHI is covered with the second shield wiring SHI2, generation of EMI noise can be reduced.

フレキシブルプリント回路基板ＦＰＣ１の折り曲げ部ＢＰの位置には、第１シールド配線ＳＨＩ１のみが存在し、第２シールド配線ＳＨＩ２は存在していない。つまり、第２シールド配線ＳＨＩ２は、折り曲げ部ＢＰの位置において、開口部を有している。したがって、フレキシブルプリント回路基板ＦＰＣ１の折り曲げ部ＢＰの位置での折り曲げが容易である。また、フレキシブルプリント回路基板ＦＰＣ１の折り曲げによって、第２シールド配線ＳＨＩ２に断線が発生しない。したがって、フレキシブルプリント回路基板ＦＰＣ１を折り曲げ部ＢＰの位置で折り曲げても、第２シールド配線ＳＨＩ２のシールド効果は維持することができる。 Only the first shield wiring SHI1 exists at the bent portion BP of the flexible printed circuit board FPC1, and the second shield wiring SHI2 does not exist. That is, the second shield wiring SHI2 has an opening at the position of the bent portion BP. Therefore, it is easy to bend the flexible printed circuit board FPC1 at the bent portion BP. Also, the bending of the flexible printed circuit board FPC1 does not cause disconnection of the second shield wiring SHI2. Therefore, even if the flexible printed circuit board FPC1 is bent at the bent portion BP, the shield effect of the second shield wiring SHI2 can be maintained.

尚、複数の第１配線Ｌ１に入力される信号は差動信号に限らずその他のデジタル信号、あるいは交流信号であってもよい。また、第１シールド配線ＳＨＩ、第２シールド配線ＳＨＩ２は接地電位以外の基準電圧、電源電圧に接続してもよい。例えば、第１シールド配線ＳＨＩには第１基準電位を供給し、第２シールド配線ＳＨＩ２には第１基準電位と同等または異なる電位の第２基準電位を供給してもよい。 The signals input to the plurality of first lines L1 are not limited to differential signals, and may be other digital signals or AC signals. Also, the first shield wiring SHI and the second shield wiring SHI2 may be connected to a reference voltage and a power supply voltage other than the ground potential. For example, a first reference potential may be supplied to the first shield wiring SHI, and a second reference potential equal to or different from the first reference potential may be supplied to the second shield wiring SHI2.

本発明の実施の形態として上述した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。 Based on the display device described above as an embodiment of the present invention, all display devices that can be implemented by a person skilled in the art by appropriately modifying the design also belong to the scope of the present invention as long as they include the gist of the present invention.

本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。 Within the scope of the idea of the present invention, those skilled in the art can conceive of various modifications and modifications, and it is understood that these modifications and modifications also fall within the scope of the present invention. For example, additions, deletions, or design changes of components, or additions, omissions, or changes of conditions to the above-described embodiments by those skilled in the art are also subject to the gist of the present invention. is included in the scope of the present invention as long as it has

また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。 In addition, other actions and effects brought about by the aspects described in the present embodiment that are obvious from the description of the present specification or that can be appropriately conceived by those skilled in the art are naturally understood to be brought about by the present invention. .

上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。 Various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the above embodiments. For example, some components may be omitted from all components shown in the embodiments. Furthermore, constituent elements of different embodiments may be combined as appropriate.

ＤＳＰ：表示装置
ＰＮＬ：表示パネル
ＦＰＣ１、ＦＰＣ２：フレキシブルプリント回路基板
ＰＣＢ：プリント回路基板
ＤＤＩＣ：表示駆動ＩＣチップ
ＰＳＩＣ：電源ＩＣチップ
ＴＣＯＮ：タイミングコントローラＩＣチップ
ＨＯＳＴ：ホスト装置
ＢＰ：折り曲げ部
ＳＨＩ１：第１シールド配線
ＳＨＩ２：第２シールド配線
ＬＧ１：第１接地電位配線
ＬＧ２：第２接地電位配線
Ｌ１：第１配線
Ｌ２：第２配線 DSP: display device PNL: display panel FPC1, FPC2: flexible printed circuit board PCB: printed circuit board DDIC: display driving IC chip PSIC: power supply IC chip TCON: timing controller IC chip HOST: host device BP: bending portion SHI1: first Shield wiring SHI2: Second shield wiring LG1: First ground potential wiring LG2: Second ground potential wiring L1: First wiring L2: Second wiring

Claims (12)

表示パネルと、
前記表示パネルに接続された第1フレキシブル回路基板と、を含み、
前記第1フレキシブル回路基板は、
差動信号が入力される複数の第１配線と、
データ信号が入力される複数の第２配線と、
第１接地電位配線と、
第２接地電位配線と、
前記第１接地電位配線に接続された第１シールド配線と、
前記第２接地電位配線に接続された第２シールド配線と、
前記第１シールド配線と前記第２シールド配線の間に設けられた絶縁層と、を含み、
前記複数の第１配線は、前記第１シールド配線で覆われ、
前記複数の第２配線は、前記第２シールド配線で覆われ、
前記第１シールド配線と前記第２シールド配線は、前記複数の第１配線および前記複数の第２配線の延在方向と交差する方向に幅を有し、
幅方向において、前記第２シールド配線の内側で、前記第１シールド配線と前記第２シールド配線がオーバーラップしており、
前記第1フレキシブル回路基板は、折り曲げ部を有し、
前記折り曲げ部において、前記第１シールド配線は開口を有さず、前記第２シールド配線は開口部を有する、
表示装置。 a display panel;
a first flexible circuit board connected to the display panel;
The first flexible circuit board is
a plurality of first wirings to which differential signals are input;
a plurality of second wirings to which data signals are input;
a first ground potential wiring;
a second ground potential wiring;
a first shield wiring connected to the first ground potential wiring;
a second shield wiring connected to the second ground potential wiring;
an insulating layer provided between the first shield wiring and the second shield wiring,
The plurality of first wirings are covered with the first shield wiring,
The plurality of second wirings are covered with the second shield wiring,
the first shield wiring and the second shield wiring have a width in a direction intersecting the extending direction of the plurality of first wirings and the plurality of second wirings;
In the width direction, the first shield wiring and the second shield wiring overlap inside the second shield wiring,
The first flexible circuit board has a bent portion,
At the bent portion, the first shield wiring does not have an opening, and the second shield wiring has an opening.
display device. 表示パネルと、
前記表示パネルに接続された第1フレキシブル回路基板と、を含み、
前記第1フレキシブル回路基板は、
複数の第１配線と、
複数の第２配線と、
第１接地電位配線と、
第２接地電位配線と、
前記第１接地電位配線に接続された第１シールド配線と、
前記第２接地電位配線に接続された第２シールド配線と、
前記第１シールド配線と前記第２シールド配線の間に設けられた絶縁層と、を含み、
前記複数の第１配線は、前記第１シールド配線で覆われ、
前記複数の第２配線は、前記第２シールド配線で覆われ、
前記第１シールド配線と前記第２シールド配線は、前記複数の第１配線および前記複数の第２配線の延在方向と交差する方向に幅を有し、
前記第1フレキシブル回路基板は、折り曲げ部を有し、
前記折り曲げ部において、前記第１シールド配線は開口を有さず、前記第２シールド配線は開口部を有する、
表示装置。 a display panel;
a first flexible circuit board connected to the display panel;
The first flexible circuit board is
a plurality of first wirings;
a plurality of second wirings;
a first ground potential wiring;
a second ground potential wiring;
a first shield wiring connected to the first ground potential wiring;
a second shield wiring connected to the second ground potential wiring;
an insulating layer provided between the first shield wiring and the second shield wiring,
The plurality of first wirings are covered with the first shield wiring,
The plurality of second wirings are covered with the second shield wiring,
the first shield wiring and the second shield wiring have a width in a direction intersecting the extending direction of the plurality of first wirings and the plurality of second wirings;
The first flexible circuit board has a bent portion,
At the bent portion, the first shield wiring does not have an opening, and the second shield wiring has an opening.
display device. 表示パネルと、
前記表示パネルに接続された第1フレキシブル回路基板と、を含み、
前記第1フレキシブル回路基板は、
複数の第１配線と、
複数の第２配線と、
第１シールド配線と第２シールド配線の間に設けられた絶縁層と、を含み、
前記複数の第１配線は、前記第１シールド配線で覆われ、
前記複数の第２配線は、前記第２シールド配線で覆われ、
前記第１シールド配線と前記第２シールド配線は、前記複数の第１配線および前記複数の第２配線の延在方向と交差する方向に幅を有し、
前記第1フレキシブル回路基板は、折り曲げ部を有し、
前記折り曲げ部において、前記第１シールド配線は開口を有さず、前記第２シールド配線は開口部を有する、
表示装置。 a display panel;
a first flexible circuit board connected to the display panel;
The first flexible circuit board is
a plurality of first wirings;
a plurality of second wirings;
an insulating layer provided between the first shield wiring and the second shield wiring,
The plurality of first wirings are covered with the first shield wiring,
The plurality of second wirings are covered with the second shield wiring,
the first shield wiring and the second shield wiring have a width in a direction intersecting the extending direction of the plurality of first wirings and the plurality of second wirings;
The first flexible circuit board has a bent portion,
At the bent portion, the first shield wiring does not have an opening, and the second shield wiring has an opening.
display device. 表示パネルと、
前記表示パネルに接続された第1フレキシブル回路基板と、を含み、
前記第1フレキシブル回路基板は、
差動信号が入力される複数の第１配線と、
データ信号が入力される複数の第２配線と、
第１接地電位配線と、
複数の第２接地電位配線と、
前記第１接地電位配線に接続された第１シールド配線と、
前記複数の第２接地電位配線に接続された第２シールド配線と、
前記第１シールド配線と前記第２シールド配線の間に設けられた絶縁層と、を含み、
前記複数の第１配線は、前記第１シールド配線で覆われ、
前記複数の第２配線は、前記第２シールド配線で覆われ、
前記第１シールド配線と前記第２シールド配線は、前記複数の第１配線および前記複数の第２配線の延在方向と交差する方向に幅を有し、
前記第１シールド配線の幅は、幅方向において前記第２シールド配線が接続される前記複数の第２接地配線間の間隔よりも狭く、前記第２シールド配線の内側で、前記第１シールド配線と前記第２シールド配線とのオーバーラップ部を有する、
表示装置。 a display panel;
a first flexible circuit board connected to the display panel;
The first flexible circuit board is
a plurality of first wirings to which differential signals are input;
a plurality of second wirings to which data signals are input;
a first ground potential wiring;
a plurality of second ground potential wirings;
a first shield wiring connected to the first ground potential wiring;
a second shield wire connected to the plurality of second ground potential wires;
an insulating layer provided between the first shield wiring and the second shield wiring,
The plurality of first wirings are covered with the first shield wiring,
The plurality of second wirings are covered with the second shield wiring,
the first shield wiring and the second shield wiring have a width in a direction intersecting the extending direction of the plurality of first wirings and the plurality of second wirings;
The width of the first shield wiring is narrower than the interval between the plurality of second ground wirings to which the second shield wiring is connected in the width direction, and the width of the first shield wiring is narrower than the space between the plurality of second ground wirings to which the second shield wiring is connected. Having an overlapping portion with the second shield wiring,
display device. 表示パネルと、
前記表示パネルに接続された第1フレキシブル回路基板と、を含み、
前記第1フレキシブル回路基板は、
差動信号が入力される複数の第１配線と、
データ信号が入力される複数の第２配線と、
第１接地電位配線と、
複数の第２接地電位配線と、
前記第１接地電位配線に接続された第１シールド配線と、
前記複数の第２接地電位配線に接続された第２シールド配線と、
前記第１シールド配線と前記第２シールド配線の間に設けられた絶縁層と、を含み、
前記複数の第１配線は、前記第１シールド配線で覆われ、
前記複数の第２配線は、前記第２シールド配線で覆われ、
前記第１シールド配線と前記第２シールド配線は、前記複数の第１配線および前記複数の第２配線の延在方向と交差する方向に幅を有し、
前記第２シールド配線の幅は前記第１シールド配線の幅よりも広く、
幅方向において、前記第１シールド配線と前記第２シールド配線がオーバーラップしている第１領域と、
幅方向において、前記第１シールド配線の一方の端部の外側における前記第２シールド配線の第２領域と、
幅方向において、前記第１シールド配線の他方の端部の外側における前記第２シールド配線の第３領域と、を有し、
前記第３領域の幅方向の長さは、前記第２領域の幅方向の長さよりも長く、前記第３領域における第２接地配線の数は前記第２領域における前記第２接地配線の数よりも多い、
表示装置。 a display panel;
a first flexible circuit board connected to the display panel;
The first flexible circuit board is
a plurality of first wirings to which differential signals are input;
a plurality of second wirings to which data signals are input;
a first ground potential wiring;
a plurality of second ground potential wirings;
a first shield wiring connected to the first ground potential wiring;
a second shield wire connected to the plurality of second ground potential wires;
an insulating layer provided between the first shield wiring and the second shield wiring,
The plurality of first wirings are covered with the first shield wiring,
The plurality of second wirings are covered with the second shield wiring,
the first shield wiring and the second shield wiring have a width in a direction intersecting the extending direction of the plurality of first wirings and the plurality of second wirings;
The width of the second shield wiring is wider than the width of the first shield wiring,
a first region where the first shield wiring and the second shield wiring overlap in the width direction;
a second region of the second shield wiring outside one end of the first shield wiring in the width direction;
a third region of the second shield wiring outside the other end of the first shield wiring in the width direction;
The length in the width direction of the third region is longer than the length in the width direction of the second region, and the number of second ground wirings in the third region is greater than the number of the second ground wirings in the second region. too many
display device. 請求項１、２、４および５のいずれか一項に記載の表示装置において、
前記第２接地電位配線および前記複数の第２配線は、平面視において、前記第１接地電位配線および前記複数の第１配線の外側にある、表示装置。 In the display device according to any one of claims 1, 2, 4 and 5,
The display device, wherein the second ground potential wiring and the plurality of second wirings are outside the first ground potential wiring and the plurality of first wirings in plan view. 第１フレキシブル回路基板を含む配線基板であって、
前記第１フレキシブル回路基板は、
差動信号が入力される複数の第１配線と、
データ信号が入力される複数の第２配線と、
第１接地電位配線と、
第２接地電位配線と、
前記第１接地電位配線に接続された第１シールド配線と、
前記第２接地電位配線に接続された第２シールド配線と、
前記第１シールド配線と前記第２シールド配線の間に設けられた絶縁層と、を含み、
前記複数の第１配線は、前記第１シールド配線で覆われ、
前記複数の第２配線は、前記第２シールド配線で覆われ、
前記第１シールド配線と前記第２シールド配線は、前記複数の第１配線および前記複数の第２配線の延在方向と交差する方向に幅を有し、
幅方向において、前記第２シールド配線の内側で、前記第１シールド配線と前記第２シールド配線がオーバーラップしており、
前記第１フレキシブル回路基板は、折り曲げ部を有し、
前記折り曲げ部において、前記第１シールド配線は開口を有さず、前記第２シールド配線は開口部を有する、
配線基板。 A wiring board including a first flexible circuit board,
The first flexible circuit board,
a plurality of first wirings to which differential signals are input;
a plurality of second wirings to which data signals are input;
a first ground potential wiring;
a second ground potential wiring;
a first shield wiring connected to the first ground potential wiring;
a second shield wiring connected to the second ground potential wiring;
an insulating layer provided between the first shield wiring and the second shield wiring,
The plurality of first wirings are covered with the first shield wiring,
The plurality of second wirings are covered with the second shield wiring,
the first shield wiring and the second shield wiring have a width in a direction intersecting the extending direction of the plurality of first wirings and the plurality of second wirings;
In the width direction, the first shield wiring and the second shield wiring overlap inside the second shield wiring,
The first flexible circuit board has a bent portion,
At the bent portion, the first shield wiring does not have an opening, and the second shield wiring has an opening.
wiring board. 第１フレキシブル回路基板を含む配線基板であって、
前記第１フレキシブル回路基板は、
複数の第１配線と、
複数の第２配線と、
第１接地電位配線と、
第２接地電位配線と、
前記第１接地電位配線に接続された第１シールド配線と、
前記第２接地電位配線に接続された第２シールド配線と、
前記第１シールド配線と前記第２シールド配線の間に設けられた絶縁層と、を含み、
前記複数の第１配線は、前記第１シールド配線で覆われ、
前記複数の第２配線は、前記第２シールド配線で覆われ、
前記第１シールド配線と前記第２シールド配線は、前記複数の第１配線および前記複数の第２配線の延在方向と交差する方向に幅を有し、

前記第１フレキシブル回路基板は、折り曲げ部を有し、
前記折り曲げ部において、前記第１シールド配線は開口を有さず、前記第２シールド配線は開口部を有する、
配線基板。 A wiring board including a first flexible circuit board,
The first flexible circuit board,
a plurality of first wirings;
a plurality of second wirings;
a first ground potential wiring;
a second ground potential wiring;
a first shield wiring connected to the first ground potential wiring;
a second shield wiring connected to the second ground potential wiring;
an insulating layer provided between the first shield wiring and the second shield wiring,
The plurality of first wirings are covered with the first shield wiring,
The plurality of second wirings are covered with the second shield wiring,
the first shield wiring and the second shield wiring have a width in a direction intersecting the extending direction of the plurality of first wirings and the plurality of second wirings;

The first flexible circuit board has a bent portion,
At the bent portion, the first shield wiring does not have an opening, and the second shield wiring has an opening.
wiring board. 第１フレキシブル回路基板を含む配線基板であって、
前記第１フレキシブル回路基板は、
複数の第１配線と、
複数の第２配線と、
第１シールド配線と第２シールド配線の間に設けられた絶縁層と、を含み、
前記複数の第１配線は、前記第１シールド配線で覆われ、
前記複数の第２配線は、前記第２シールド配線で覆われ、
前記第１シールド配線と前記第２シールド配線は、前記複数の第１配線および前記複数の第２配線の延在方向と交差する方向に幅を有し、
前記第1フレキシブル回路基板は、折り曲げ部を有し、
前記折り曲げ部において、前記第１シールド配線は開口を有さず、前記第２シールド配線は開口部を有する、
配線基板。 A wiring board including a first flexible circuit board,
The first flexible circuit board,
a plurality of first wirings;
a plurality of second wirings;
an insulating layer provided between the first shield wiring and the second shield wiring,
The plurality of first wirings are covered with the first shield wiring,
The plurality of second wirings are covered with the second shield wiring,
the first shield wiring and the second shield wiring have a width in a direction intersecting the extending direction of the plurality of first wirings and the plurality of second wirings;
The first flexible circuit board has a bent portion,
At the bent portion, the first shield wiring does not have an opening, and the second shield wiring has an opening.
wiring board. 差動信号が入力される複数の第１配線と、
データ信号が入力される複数の第２配線と、
第１接地電位配線と、
複数の第２接地電位配線と、
前記第１接地電位配線に接続された第１シールド配線と、
前記複数の第２接地電位配線に接続された第２シールド配線と、
前記第１シールド配線と前記第２シールド配線の間に設けられた絶縁層と、を含み、
前記複数の第１配線は、前記第１シールド配線で覆われ、
前記複数の第２配線は、前記第２シールド配線で覆われ、
前記第１シールド配線と前記第２シールド配線は、前記複数の第１配線および前記複数の第２配線の延在方向と交差する方向に幅を有し、
前記第１シールド配線の幅は、幅方向において前記第２シールド配線が接続される前記複数の第２接地配線間の間隔よりも狭く、前記第２シールド配線の内側で、前記第１シールド配線と前記第２シールド配線とのオーバーラップ部を有する、
配線基板。 a plurality of first wirings to which differential signals are input;
a plurality of second wirings to which data signals are input;
a first ground potential wiring;
a plurality of second ground potential wirings;
a first shield wiring connected to the first ground potential wiring;
a second shield wire connected to the plurality of second ground potential wires;
an insulating layer provided between the first shield wiring and the second shield wiring,
The plurality of first wirings are covered with the first shield wiring,
The plurality of second wirings are covered with the second shield wiring,
the first shield wiring and the second shield wiring have a width in a direction intersecting the extending direction of the plurality of first wirings and the plurality of second wirings;
The width of the first shield wiring is narrower than the interval between the plurality of second ground wirings to which the second shield wiring is connected in the width direction, and the width of the first shield wiring is narrower than the space between the plurality of second ground wirings to which the second shield wiring is connected. Having an overlapping portion with the second shield wiring,
wiring board. 差動信号が入力される複数の第１配線と、
データ信号が入力される複数の第２配線と、
第１接地電位配線と、
複数の第２接地電位配線と、
前記第１接地電位配線に接続された第１シールド配線と、
前記複数の第２接地電位配線に接続された第２シールド配線と、
前記第１シールド配線と前記第２シールド配線の間に設けられた絶縁層と、を含み、
前記複数の第１配線は、前記第１シールド配線で覆われ、
前記複数の第２配線は、前記第２シールド配線で覆われ、
前記第１シールド配線と前記第２シールド配線は、前記複数の第１配線および前記複数の第２配線の延在方向と交差する方向に幅を有し、
前記第２シールド配線の幅は前記第１シールド配線の幅よりも広く、
幅方向において、前記第１シールド配線と前記第２シールド配線がオーバーラップしている第１領域と、
幅方向において、前記第１シールド配線の一方の端部の外側における前記第２シールド配線の第２領域と、
幅方向において、前記第１シールド配線の他方の端部の外側における前記第２シールド配線の第３領域と、を有し、
前記第３領域の幅方向の長さは、前記第２領域の幅方向の長さよりも長く、前記第３領域における第２接地配線の数は前記第２領域における前記第２接地配線の数よりも多い、
配線基板。 a plurality of first wirings to which differential signals are input;
a plurality of second wirings to which data signals are input;
a first ground potential wiring;
a plurality of second ground potential wirings;
a first shield wiring connected to the first ground potential wiring;
a second shield wire connected to the plurality of second ground potential wires;
an insulating layer provided between the first shield wiring and the second shield wiring,
The plurality of first wirings are covered with the first shield wiring,
The plurality of second wirings are covered with the second shield wiring,
the first shield wiring and the second shield wiring have a width in a direction intersecting the extending direction of the plurality of first wirings and the plurality of second wirings;
The width of the second shield wiring is wider than the width of the first shield wiring,
a first region where the first shield wiring and the second shield wiring overlap in the width direction;
a second region of the second shield wiring outside one end of the first shield wiring in the width direction;
a third region of the second shield wiring outside the other end of the first shield wiring in the width direction;
The length in the width direction of the third region is longer than the length in the width direction of the second region, and the number of second ground wirings in the third region is greater than the number of the second ground wirings in the second region. too many
wiring board. 請求項７、８、１０および１１のいずれか一項に記載の配線基板において、
前記第２接地電位配線および前記複数の第２配線は、平面視において、前記第１接地電位配線および前記複数の第１配線の外側にある、配線基板。 In the wiring board according to any one of claims 7, 8, 10 and 11,
The wiring board, wherein the second ground potential wiring and the plurality of second wirings are outside the first ground potential wiring and the plurality of first wirings in plan view.
JP2023000370A 2018-08-10 2023-01-05 Display and wiring board Pending JP2023030198A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023000370A JP2023030198A (en) 2018-08-10 2023-01-05 Display and wiring board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018151243A JP7208739B2 (en) 2018-08-10 2018-08-10 Display device and wiring board
JP2023000370A JP2023030198A (en) 2018-08-10 2023-01-05 Display and wiring board

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018151243A Division JP7208739B2 (en) 2018-08-10 2018-08-10 Display device and wiring board

Publications (1)

Publication Number Publication Date
JP2023030198A true JP2023030198A (en) 2023-03-07

Family

ID=69414723

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018151243A Active JP7208739B2 (en) 2018-08-10 2018-08-10 Display device and wiring board
JP2023000370A Pending JP2023030198A (en) 2018-08-10 2023-01-05 Display and wiring board

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018151243A Active JP7208739B2 (en) 2018-08-10 2018-08-10 Display device and wiring board

Country Status (2)

Country Link
JP (2) JP7208739B2 (en)
WO (1) WO2020032014A1 (en)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218480A (en) * 2002-01-25 2003-07-31 Mitsubishi Electric Corp Printed wiring board and its manufacturing method
JP2006018154A (en) * 2004-07-05 2006-01-19 Sanyo Electric Co Ltd Liquid crystal display
KR20070057301A (en) * 2005-12-01 2007-06-07 삼성전자주식회사 Connector for flexible printed circuit, flexible printed circuit inserting the same, and display device having the same
JP2010016076A (en) * 2008-07-02 2010-01-21 Sharp Corp Flexible printed board and rigid flexible printed board provided therewith
JP5409776B2 (en) * 2009-03-30 2014-02-05 パナソニック株式会社 Flexible cable and transmission system
JP3173143U (en) * 2010-12-03 2012-01-26 株式会社村田製作所 High frequency signal line
JP2015082049A (en) * 2013-10-23 2015-04-27 株式会社ジャパンディスプレイ Display device

Also Published As

Publication number Publication date
JP2020027843A (en) 2020-02-20
WO2020032014A1 (en) 2020-02-13
JP7208739B2 (en) 2023-01-19

Similar Documents

Publication Publication Date Title
US10910410B2 (en) Flexible array substrate, flexible display device and method of assembling the same
US9832839B2 (en) Flexible display panel and display apparatus including the same
KR102009670B1 (en) Flexible display device and method for manufacturing thereof
CN202887620U (en) Flexible display panel and display device including the same
US20190189075A1 (en) Display apparatus
CN202816269U (en) Flexible display panel and display equipment comprising same
WO2016180014A1 (en) Flexible array substrate, display panel having the same, keyboard assembly, and electronic device thereof
JP2018049193A (en) Display device
US10902809B2 (en) Scan driver circuit, array substrate and display panel
CN102855822A (en) Flexible display panel and display apparatus including the flexible display panel
KR102412456B1 (en) Display Device
JP2012103343A (en) Liquid crystal display panel and liquid crystal display device
CN109686757B (en) Flexible substrate and display panel using the same
JP2018136490A (en) Display device
JP2007156126A (en) Electro-optical apparatus and electronic device
US9001285B2 (en) Electronic device and display panel thereof
JP2015106109A (en) Electro-optic device and electronic equipment
KR20220039976A (en) Display device
JP7208739B2 (en) Display device and wiring board
US11300836B2 (en) Display device
JP2019008062A (en) Display
JP2010108981A (en) Semiconductor device, electrooptical device, and electronic apparatus
JP2007093846A (en) Electro-optic device and electronic equipment
US11650460B2 (en) Display device including at least one sealing member having a straight portion and a protrusion portion
US11099439B2 (en) Display device assembly having a spacer layer surrounding the integrated circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240229

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240415

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240528