JP2023029213A

JP2023029213A - 光変調器

Info

Publication number: JP2023029213A
Application number: JP2022081605A
Authority: JP
Inventors: 直哉河野; Naoya Kono; 肇田中; Hajime Tanaka; 直樹藤原; Naoki Fujiwara
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2021-08-20
Filing date: 2022-05-18
Publication date: 2023-03-03

Abstract

【課題】コアへの優れた光閉じ込め性能を有し、コア中の広い領域に電界を印加できる光変調器を提供する。【解決手段】光変調器は、第１エリア、第２エリア及び第３エリアを含む主面を有する基板と、第１エリア上に設けられた第１導電型の第１ＩＩＩ－Ｖ族化合物半導体層と、第２エリア上に設けられた第１導電型又は第２導電型の第２ＩＩＩ－Ｖ族化合物半導体層と、第３エリア上に設けられ、ＩＩＩ－Ｖ族化合物半導体を含むコアと、第１ＩＩＩ－Ｖ族化合物半導体層に接続された電極とを備える。第１ＩＩＩ－Ｖ族化合物半導体層は、主面に直交する第２方向においてコアの厚みよりも小さい厚みを有する第１部分と、第２方向において第１部分の厚みよりも大きい厚みを有する第２部分とを含む。第２部分は、第１部分とコアとの間に配置される。【選択図】図２

Description

本開示は、光変調器に関する。

特許文献１は、半絶縁性コア層と、半絶縁性コア層の両側に位置するｎ型のＩｎＰ層とを備えるマッハツェンダ変調器を開示する。半絶縁性コア及びＩｎＰ層は基板上に設けられる。

特許文献２は、コアと、コアの両側に位置する半導体層とを備える光変調器を開示する。コアは、ＩｎＰ系の半導体から構成される。コア及び半導体層は基板上に設けられる。

特開２０１３－２３５２４７号公報国際公開第２０１９／１６３５５９号

特許文献１では、ｎ型のＩｎＰ層が半絶縁性コア層の厚みと同じ一定の厚みを有するので、半絶縁性コア層からｎ型のＩｎＰ層への光の漏れ量が多くなる。そのため、半絶縁性コア層への光閉じ込め係数を大きくできない。

特許文献２では、半導体層のうちコアの側面に接する部分の厚みがコアの厚みよりも小さくなっている。そのため、コアのうち半導体層に接しない上側部分に電界が印加され難い。

本開示は、コアへの優れた光閉じ込め性能を有し、コア中の広い領域に電界を印加できる光変調器を提供する。

本開示の一側面に係る光変調器は、第１エリア、第２エリア及び第３エリアを含む主面を有する基板であり、前記第１エリア、前記第２エリア及び前記第３エリアのそれぞれは前記主面に沿った第１方向に延在し、前記第３エリアは前記第１エリアと前記第２エリアとの間に配置される、基板と、前記第１エリア上に設けられた第１導電型の第１ＩＩＩ－Ｖ族化合物半導体層と、前記第２エリア上に設けられた第１導電型又は第２導電型の第２ＩＩＩ－Ｖ族化合物半導体層と、前記第３エリア上に設けられ、ＩＩＩ－Ｖ族化合物半導体を含むコアと、前記第１ＩＩＩ－Ｖ族化合物半導体層に接続された電極と、を備え、前記第１ＩＩＩ－Ｖ族化合物半導体層は、前記主面に直交する第２方向において前記コアの厚みよりも小さい厚みを有する第１部分と、前記第２方向において前記第１部分の前記厚みよりも大きい厚みを有する第２部分と、を含み、前記第２部分は、前記第１部分と前記コアとの間に配置される。

本開示によれば、コアへの優れた光閉じ込め性能を有し、コア中の広い領域に電界を印加できる光変調器が提供される。

図１は、第１実施形態に係る光変調器を模式的に示す平面図である。図２は、図１のＩＩ－ＩＩ線に沿った断面図である。図３は、第１実施形態に係る光変調器を製造する方法の一工程を模式的に示す断面図である。図４は、第１実施形態に係る光変調器を製造する方法の一工程を模式的に示す断面図である。図５は、第１実施形態に係る光変調器を製造する方法の一工程を模式的に示す断面図である。図６は、第２実施形態に係る光変調器を模式的に示す平面図である。図７は、図６のＶＩＩ－ＶＩＩ線に沿った断面図である。図８は、図６のＶＩＩＩ－ＶＩＩＩ線に沿った断面図である。図９は、第３実施形態に係る光変調器を模式的に示す断面図である。図１０は、図９の光変調器のクラッド層を模式的に示す平面図である。図１１は、変形例に係るクラッド層を模式的に示す平面図である。図１２は、第４実施形態に係る光変調器を模式的に示す断面図である。図１３は、第５実施形態に係る光変調器を模式的に示す断面図である。図１４は、第１導波路構造を模式的に示す断面図である。図１５は、第２導波路構造を模式的に示す断面図である。

［本開示の実施形態の説明］
（１）一実施形態に係る光変調器は、第１エリア、第２エリア及び第３エリアを含む主面を有する基板であり、前記第１エリア、前記第２エリア及び前記第３エリアのそれぞれは前記主面に沿った第１方向に延在し、前記第３エリアは前記第１エリアと前記第２エリアとの間に配置される、基板と、前記第１エリア上に設けられた第１導電型の第１ＩＩＩ－Ｖ族化合物半導体層と、前記第２エリア上に設けられた第１導電型又は第２導電型の第２ＩＩＩ－Ｖ族化合物半導体層と、前記第３エリア上に設けられ、ＩＩＩ－Ｖ族化合物半導体を含むコアと、前記第１ＩＩＩ－Ｖ族化合物半導体層に接続された電極と、を備え、前記第１ＩＩＩ－Ｖ族化合物半導体層は、前記主面に直交する第２方向において前記コアの厚みよりも小さい厚みを有する第１部分と、前記第２方向において前記第１部分の前記厚みよりも大きい厚みを有する第２部分と、を含み、前記第２部分は、前記第１部分と前記コアとの間に配置される。

本実施形態の光変調器によれば、第１部分がコアの厚みよりも小さい厚みを有するので、コアへの優れた光閉じ込め性能が得られる。また、第２部分によってコアに電界が印加されるので、コア中の広い領域に電界を印加できる。

（２）上記（１）において、前記基板は、前記第３エリアに位置するクラッド部分を含んでもよく、前記クラッド部分は、前記第１ＩＩＩ－Ｖ族化合物半導体層の屈折率よりも小さい屈折率を有してもよい。この場合、コアへの光閉じ込め係数を大きくできる。

（３）上記（２）において、前記クラッド部分は空隙部を含んでもよい。この場合、コアへの光閉じ込め係数を大きくできる。

（４）上記（３）において、前記クラッド部分は、前記コアを支持する支持部を含んでもよい。この場合、光変調器の機械的強度を向上できる。

（５）上記（１）から（４）のいずれか１つにおいて、前記第２ＩＩＩ－Ｖ族化合物半導体層は第１導電型を有してもよく、前記第１導電型はｎ型であってもよい。ｎ型のＩＩＩ－Ｖ族化合物半導体層の光吸収係数及び電気抵抗は、ｐ型のＩＩＩ－Ｖ族化合物半導体層の光吸収係数及び電気抵抗よりも小さい。よって、第１ＩＩＩ－Ｖ族化合物半導体層及び第２ＩＩＩ－Ｖ族化合物半導体層の光吸収係数及び電気抵抗を小さくできる。

（６）上記（１）から（４）のいずれか１つにおいて、前記主面は、第４エリア及び第５エリアを含み、前記第４エリア及び前記第５エリアのそれぞれは前記第１方向に延在し、前記第４エリアは前記第２エリアと前記第５エリアとの間に配置され、前記コアは第１コアであり、前記光変調器は、前記第４エリア上に設けられ、ＩＩＩ－Ｖ族化合物半導体を含む第２コアと、前記第５エリア上に設けられた第１導電型の第３ＩＩＩ－Ｖ族化合物半導体層と、を更に備え、前記第２ＩＩＩ－Ｖ族化合物半導体層は第２導電型を有し、前記第１導電型はｎ型であり、前記第２導電型はｐ型であってもよい。この場合、第１方向及び第２方向に直交する第３方向において、ｐ型の第２ＩＩＩ－Ｖ族化合物半導体層の長さを比較的小さくできる。

（７）上記（１）から（６）のいずれか１つにおいて、前記第１部分は、第１層及び第２層を含んでもよく、前記第１層は、前記第２方向において前記第２層と前記基板との間に配置されてもよく、前記第２層は、前記第１層に含まれるＩＩＩ－Ｖ族化合物半導体とは異なるＩＩＩ－Ｖ族化合物半導体を含んでもよい。

［本開示の実施形態の詳細］
以下、添付図面を参照しながら本開示の実施形態が詳細に説明される。図面の説明において、同一又は同等の要素には同一符号が用いられ、重複する説明は省略される。図面には、互いに交差するＸ軸方向、Ｙ軸方向及びＺ軸方向が必要に応じて示される。Ｘ軸方向、Ｙ軸方向及びＺ軸方向は例えば互いに直交している。

（第１実施形態）
図１は、第１実施形態に係る光変調器を模式的に示す平面図である。図２は、図１のＩＩ－ＩＩ線に沿った断面図である。図１及び図２に示される光変調器１０は、例えばマッハツェンダ変調器である。光変調器１０に入力された光Ｌ１は、光Ｌ２として光変調器１０から出力される。光変調器１０は、例えば光通信において光の強度又は位相を変調し、変調信号を生成することができる。光変調器１０は、例えば光の強度を調整することによって光を減衰させることができる。

光変調器１０は、基板１２と、第１導電型の第１ＩＩＩ－Ｖ族化合物半導体層１４と、第１導電型の第２ＩＩＩ－Ｖ族化合物半導体層１６と、第１コア１８とを備える。第１コア１８は非導電型のＩＩＩ－Ｖ族化合物半導体層である。光変調器１０は、第２コア２０と第１導電型の第３ＩＩＩ－Ｖ族化合物半導体層２２とを備えてもよい。第２コア２０は非導電型のＩＩＩ－Ｖ族化合物半導体層である。第１導電型は例えばｎ型である。ｎ型ドーパントの例はＳｉを含む。

基板１２は、主面１２ｓを有する。主面１２ｓは、第１エリアＡ１、第２エリアＡ２及び第３エリアＡ３を含む。主面１２ｓは、第４エリアＡ４及び第５エリアＡ５を含んでもよい。第１エリアＡ１から第５エリアＡ５のそれぞれは、Ｘ軸方向に延在する。Ｘ軸方向は、主面１２ｓに沿った第１方向の一例である。主面１２ｓに沿った第１方向は、湾曲した方向であってもよい。すなわち、第１エリアＡ１から第５エリアＡ５のそれぞれは、湾曲した方向に延在してもよい。第３エリアＡ３は、第１エリアＡ１と第２エリアＡ２との間に配置される。第４エリアＡ４は第２エリアＡ２と第５エリアＡ５との間に配置される。第１エリアＡ１から第５エリアＡ５は互いに接するように配置されてもよい。

基板１２は、主面１２ｓの第３エリアＡ３に位置するクラッド部分１２ｃ１と、主面１２ｓの第４エリアＡ４に位置するクラッド部分１２ｃ２とを含んでもよい。クラッド部分１２ｃ１は、主面１２ｓの第１エリアＡ１の一部及び第２エリアＡ２の一部に位置してもよい。クラッド部分１２ｃ１は、第１ＩＩＩ－Ｖ族化合物半導体層１４の屈折率よりも小さい屈折率を有する。屈折率は、光Ｌ１の波長λにおける屈折率である。クラッド部分１２ｃ２は、主面１２ｓの第２エリアＡ２の一部及び第５エリアＡ５の一部に位置してもよい。クラッド部分１２ｃ２は、第３ＩＩＩ－Ｖ族化合物半導体層２２の屈折率よりも小さい屈折率を有する。本実施形態では、基板１２の全体が、第１ＩＩＩ－Ｖ族化合物半導体層１４の屈折率よりも小さい屈折率を有する。基板１２の屈折率は例えば３未満である。基板１２は絶縁基板であってもよい。基板１２は例えばガラス基板等のシリコン酸化物基板であってもよい。

第１コア１８は、第３エリアＡ３上に設けられる。第１コア１８はリブ導波路を形成する。第１コア１８の上面は露出してもよい。これにより、第１コア１８の上面は、例えば空気等のガスに晒される。したがって、第１コア１８上のクラッド部分は、第１ＩＩＩ－Ｖ族化合物半導体層１４の屈折率よりも小さい屈折率を有する。第１コア１８は、Ｚ軸方向において厚みＨを有する。Ｚ軸方向は、基板１２の主面１２ｓに直交する第２方向の一例である。厚みＨは、０．２μｍ以上２μｍ以下であってもよい。Ｙ軸方向における第１コア１８の幅は、０．２μｍ以上２μｍ以下であってもよい。第１コア１８はＩＩＩ－Ｖ族化合物半導体を含む。第１コア１８は、ＩＩＩ族元素としてＩｎ及びＧａのうち少なくとも１つを含んでもよい。第１コア１８は、Ｖ族元素としてＰ及びＡｓのうち少なくとも１つを含んでもよい。ＩＩＩ－Ｖ族化合物半導体の例は、ＩｎＰ、ＩｎＧａＡｓＰ、ＡｌＩｎＧａＰ、ＧａＡｓ及びＡｌＧａＡｓを含む。第１コア１８は、多重量子井戸構造を有してもよい。第１コア１８は、ノンドープ又は半絶縁性のＩＩＩ－Ｖ族化合物半導体を含む。第１コア１８は、意図的にドープされた導電性のドーパントを含まない。第１コア１８が含む導電性のドーパント濃度は、意図的でなくドープされる背景的な濃度程度以下である。第１コア１８が含む導電性のドーパント濃度は、例えば１×１０^１６ｃｍ^－３以下である。第１コア１８は、半絶縁性ドーパントとしてＦｅを含んでもよい。半絶縁性ドーパントの濃度は、１×１０^１７ｃｍ^－３以上１×１０^１８ｃｍ^－３以下であってもよい。第１コア１８の上面は、（１００）面、（１１０）面又は（１１１）面であってもよい。第１コア１８の上面が（１１０）面又は（１１１）面であると、高いポッケルス効果が得られる。

第１ＩＩＩ－Ｖ族化合物半導体層１４は、第１エリアＡ１上に設けられる。第１ＩＩＩ－Ｖ族化合物半導体層１４は、第１部分１４ａと第２部分１４ｂとを含む。第２部分１４ｂは、第１部分１４ａと第１コア１８との間に配置される。第２部分１４ｂは第１コア１８の側面に接してもよい。第１部分１４ａ及び第２部分１４ｂのそれぞれは、Ｘ軸方向に延在してもよい。Ｙ軸方向における第２部分１４ｂの幅は、Ｙ軸方向における第１部分１４ａの幅及び第１コア１８の幅よりも小さい。第２部分１４ｂの幅は、０．１μｍ以上２μｍ以下であってもよい。第１部分１４ａは、Ｚ軸方向において第１コア１８の厚みＨよりも小さい厚みｈ１を有する。厚みｈ１は、０．１μｍ以上１μｍ以下であってもよい。第２部分１４ｂは、Ｚ軸方向において第１部分１４ａの厚みｈ１よりも大きい厚みｈ２を有する。厚みｈ２は、厚みＨ以下であってもよいし、厚みＨと同じであってもよい。第１ＩＩＩ－Ｖ族化合物半導体層１４に含まれるＩＩＩ－Ｖ族化合物半導体の例は、第１コア１８に含まれるＩＩＩ－Ｖ族化合物半導体の例と同じである。第１ＩＩＩ－Ｖ族化合物半導体層１４と第１コア１８との境界は、第１エリアＡ１と第３エリアＡ３との境界と一致する。

第２ＩＩＩ－Ｖ族化合物半導体層１６は、第２エリアＡ２上に設けられる。第２ＩＩＩ－Ｖ族化合物半導体層１６は、第１部分１６ａと第２部分１６ｂと第３部分１６ｃとを含んでもよい。第２部分１６ｂは、第１部分１６ａと第１コア１８との間に配置される。第２部分１６ｂは第１コア１８の側面に接してもよい。第１部分１６ａは、第２部分１６ｂと第３部分１６ｃとの間に配置される。第１部分１６ａ、第２部分１６ｂ及び第３部分１６ｃのそれぞれは、Ｘ軸方向に延在してもよい。Ｙ軸方向における第２部分１６ｂの幅は、Ｙ軸方向における第１部分１６ａの幅及び第１コア１８の幅よりも小さい。第２部分１６ｂの幅は、０．１μｍ以上２μｍ以下であってもよい。Ｙ軸方向における第３部分１６ｃの幅は、Ｙ軸方向における第１部分１６ａの幅及び第１コア１８の幅よりも小さい。第３部分１６ｃの幅は、０．１μｍ以上２μｍ以下であってもよい。第１部分１６ａは、Ｚ軸方向において第１コア１８の厚みＨよりも小さい厚みｈ１を有する。第２部分１６ｂは、Ｚ軸方向において第１部分１６ａの厚みｈ１よりも大きい厚みｈ２を有する。第３部分１６ｃは、Ｚ軸方向において第１部分１６ａの厚みｈ１よりも大きい厚みｈ２を有する。第２ＩＩＩ－Ｖ族化合物半導体層１６に含まれるＩＩＩ－Ｖ族化合物半導体の例は、第１コア１８に含まれるＩＩＩ－Ｖ族化合物半導体の例を含む。第２ＩＩＩ－Ｖ族化合物半導体層１６と第１コア１８との境界は、第２エリアＡ２と第３エリアＡ３との境界と一致する。

第２コア２０は、第４エリアＡ４上に設けられる。第２コア２０は第１コア１８と同じ構成を備える。第２ＩＩＩ－Ｖ族化合物半導体層１６の第３部分１６ｃは第２コア２０の側面に接してもよい。

第３ＩＩＩ－Ｖ族化合物半導体層２２は、第５エリアＡ５上に設けられる。第３ＩＩＩ－Ｖ族化合物半導体層２２は、第１部分２２ａと第２部分２２ｂとを含む。第２部分２２ｂは、第１部分２２ａと第２コア２０との間に配置される。第２部分２２ｂは第２コア２０の側面に接してもよい。第１部分２２ａ及び第２部分２２ｂのそれぞれは、Ｘ軸方向に延在してもよい。Ｙ軸方向における第２部分２２ｂの幅は、Ｙ軸方向における第１部分２２ａの幅及び第２コア２０の幅よりも小さい。第２部分２２ｂの幅は、０．１μｍ以上２μｍ以下であってもよい。第１部分２２ａは、Ｚ軸方向において第２コア２０の厚みＨよりも小さい厚みｈ１を有する。第２部分２２ｂは、Ｚ軸方向において第１部分２２ａの厚みｈ１よりも大きい厚みｈ２を有する。第３ＩＩＩ－Ｖ族化合物半導体層２２に含まれるＩＩＩ－Ｖ族化合物半導体の例は、第１コア１８に含まれるＩＩＩ－Ｖ族化合物半導体の例を含む。

光変調器１０は、第１ＩＩＩ－Ｖ族化合物半導体層１４に接続された電極Ｅ１を備える。光変調器１０は、第２ＩＩＩ－Ｖ族化合物半導体層１６に接続された電極Ｅ２を備えてもよい。光変調器１０は、第３ＩＩＩ－Ｖ族化合物半導体層２２に接続された電極Ｅ３を備えてもよい。電極Ｅ１からＥ３のそれぞれは、金属を含んでもよい。電極Ｅ１からＥ３のそれぞれは、Ｘ軸方向に延在してもよい。Ｙ軸方向における電極Ｅ１からＥ３のそれぞれの幅は、５μｍ以上１００μｍ以下であってもよい。Ｚ軸方向における電極Ｅ１からＥ３のそれぞれの厚みは１μｍ以上１０μｍ以下であってもよい。電極Ｅ１と第１ＩＩＩ－Ｖ族化合物半導体層１４の第２部分１４ｂとの間の距離は１μｍ以上５μｍ以下であってもよい。電極Ｅ２と第２ＩＩＩ－Ｖ族化合物半導体層１６の第２部分１６ｂとの間の距離は１μｍ以上５μｍ以下であってもよい。電極Ｅ２と第２ＩＩＩ－Ｖ族化合物半導体層１６の第３部分１６ｃとの間の距離は１μｍ以上５μｍ以下であってもよい。電極Ｅ３と第３ＩＩＩ－Ｖ族化合物半導体層２２の第２部分２２ｂとの間の距離は１μｍ以上５μｍ以下であってもよい。

光変調器１０がＧＳＧ（ＧｒｏｕｎｄＳｉｇｎａｌＧｒｏｕｎｄ）構造を有する場合、電極Ｅ２に駆動電圧として高周波電圧が印加され、電極Ｅ１及び電極Ｅ３に接地電位が付与される。光変調器１０がＳＧＳ（ＳｉｇｎａｌＧｒｏｕｎｄＳｉｇｎａｌ）構造を有する場合、電極Ｅ１及び電極Ｅ３に駆動電圧として高周波電圧が印加され、電極Ｅ２に接地電位が付与される。この場合、電極Ｅ１及び電極Ｅ３には差動信号が印加される。すなわち、電極Ｅ１及び電極Ｅ３には、互いに逆位相の高周波電圧が印加される。光変調器１０に印加される高周波電圧の振幅は０．５Ｖ以上１０Ｖ以下であってもよい。

電極Ｅ１は、基板１２の主面１２ｓの第１縁に位置する第１端部Ｅ１ａと、基板１２の主面１２ｓの第２縁に位置する第２端部Ｅ１ｂとを有してもよい。第２縁は第１縁の反対側に位置する。第１縁及び第２縁はＸ軸方向に延在する。電極Ｅ２は、第１縁に位置する第１端部Ｅ２ａと、第２縁に位置する第２端部Ｅ２ｂとを有してもよい。電極Ｅ３は、第１縁に位置する第１端部Ｅ３ａと、第２縁に位置する第２端部Ｅ３ｂとを有してもよい。駆動回路からの電気信号は、第１端部Ｅ１ａ、第１端部Ｅ２ａ及び第１端部Ｅ３ａのうち少なくとも１つに入力され得る。電気信号は、第２端部Ｅ１ｂ、第２端部Ｅ２ｂ及び第２端部Ｅ３ｂのうち少なくとも１つから出力され得る。

光変調器１０は、第１領域Ｒ１、第２領域Ｒ２及び第３領域Ｒ３を備えてもよい。第１領域Ｒ１、第２領域Ｒ２及び第３領域Ｒ３は、Ｘ軸方向に配列される。第２領域Ｒ２は、第１領域Ｒ１と第３領域Ｒ３との間に配置される。第１領域Ｒ１は、光及び電気信号の入力部として機能する。第２領域Ｒ２は、変調部として機能する。第３領域Ｒ３は、光及び電気信号の出力部として機能する。図２は、第２領域Ｒ２における光変調器１０の断面を示す。第１エリアＡ１から第５エリアＡ５は、例えば、第１領域Ｒ１と第２領域Ｒ２との境界から、第２領域Ｒ２と第３領域Ｒ３の境界まで、第２領域Ｒ２内を、Ｘ軸方向に延在してもよい。

第１コア１８は、マッハツェンダ変調器の第１アーム導波路ＡＭ１として機能してもよい。第２コア２０は、マッハツェンダ変調器の第２アーム導波路ＡＭ２として機能してもよい。第２領域Ｒ２において、第１アーム導波路ＡＭ１及び第２アーム導波路ＡＭ２のそれぞれはＸ軸方向に延在する。第２アーム導波路ＡＭ２の延在方向は、第１アーム導波路ＡＭ１の延在方向と異なってもよい。具体的には、第１アーム導波路ＡＭ１の延在方向と第２アーム導波路ＡＭ２の延在方向とのなす角度は例えば０°超２０°以下であってもよい。第１アーム導波路ＡＭ１及び第２アーム導波路ＡＭ２は、Ｙ軸方向において互いに離間している。

第１領域Ｒ１において、第１アーム導波路ＡＭ１及び第２アーム導波路ＡＭ２の入力端は光分波器Ｃ１の２つの出力端にそれぞれ光学的に結合される。光分波器Ｃ１は、例えば１×２多モード干渉カプラ等の多モード干渉（ＭＭＩ：Ｍｕｌｔｉ－ＭｏｄｅＩｎｔｅｒｆｅｒｅｎｃｅ）カプラである。光分波器Ｃ１の入力端は、入力導波路Ｗ１の出力端に光学的に結合される。入力導波路Ｗ１の入力端は入力ポートＰ１となる。入力ポートＰ１は基板１２の主面１２ｓの第３縁に位置する。第３縁はＹ軸方向に延在する。光Ｌ１は入力ポートＰ１に入力される。光Ｌ１の波長λは、１μｍ以上２μｍ以下であってもよい。光Ｌ１の波長λは例えば１．３μｍ又は１．５５μｍである。

第３領域Ｒ３において、第１アーム導波路ＡＭ１及び第２アーム導波路ＡＭ２の出力端は光合波器Ｃ２の２つの入力端にそれぞれ光学的に結合される。光合波器Ｃ２は、例えば２×１多モード干渉カプラ等のＭＭＩカプラである。光合波器Ｃ２の出力端は、出力導波路Ｗ２の入力端に光学的に結合される。出力導波路Ｗ２の出力端は出力ポートＰ２となる。出力ポートＰ２は、基板１２の主面１２ｓの第４縁に位置する。第４縁はＹ軸方向に延在する。第４縁は第３縁の反対側に位置する。光変調器１０によって変調された光Ｌ２は出力ポートＰ２から出力される。

光変調器１０の３ｄＢ帯域は２０ＧＨｚ以上１００ＧＨｚ以下であってもよい。光変調器１０の伝送速度は２５Ｇｂｐｓ以上１２８Ｇｂｐｓ以下であってもよい。

本実施形態の光変調器１０によれば、第１部分１４ａ及び第１部分１６ａが第１コア１８の厚みＨよりも小さい厚みｈ１を有するので、第１コア１８への優れた光閉じ込め性能が得られる。また、第２部分１４ｂ及び第２部分１６ｂによって第１コア１８に電界が印加されるので、第１コア１８中の広い領域に電界を印加できる。同様に、第１部分１６ａ及び第１部分２２ａが第２コア２０の厚みＨよりも小さい厚みｈ１を有するので、第２コア２０への優れた光閉じ込め性能が得られる。また、第２部分１６ｂ及び第２部分２２ｂによって第２コア２０に電界が印加されるので、第２コア２０中の広い領域に電界を印加できる。したがって、光変調器１０によれば、第１コア１８及び第２コア２０のそれぞれにおいて光と電界とが重なる領域を拡大できるので、変調効率を向上できる。

クラッド部分１２ｃ１が第１ＩＩＩ－Ｖ族化合物半導体層１４の屈折率よりも小さい屈折率を有する場合、第１コア１８への光閉じ込め係数を大きくできる。また、クラッド部分１２ｃ１に起因する寄生容量を低減できるので、光変調器１０の帯域を拡大できる。クラッド部分１２ｃ２が第３ＩＩＩ－Ｖ族化合物半導体層２２の屈折率よりも小さい屈折率を有する場合、第２コア２０への光閉じ込め係数を大きくできる。また、クラッド部分１２ｃ２に起因する寄生容量を低減できるので、光変調器１０の帯域を拡大できる。

ｎ型のＩＩＩ－Ｖ族化合物半導体層の光吸収係数及び電気抵抗は、ｐ型のＩＩＩ－Ｖ族化合物半導体層の光吸収係数及び電気抵抗よりも小さい。よって、第１ＩＩＩ－Ｖ族化合物半導体層１４及び第２ＩＩＩ－Ｖ族化合物半導体層１６がｎ型を有する場合、第１ＩＩＩ－Ｖ族化合物半導体層１４及び第２ＩＩＩ－Ｖ族化合物半導体層１６のそれぞれの光吸収係数及び電気抵抗を小さくできる。第３ＩＩＩ－Ｖ族化合物半導体層２２がｎ型を有する場合、第３ＩＩＩ－Ｖ族化合物半導体層２２の光吸収係数及び電気抵抗を小さくできる。したがって、光変調器１０の光損失を低減できる一方、光変調器１０の変調帯域を広げることができる。

図３から図５のそれぞれは、第１実施形態に係る光変調器を製造する方法の一工程を模式的に示す断面図である。光変調器１０は、以下の方法により製造され得る。

まず、図３に示されるように、ノンドープ又は半絶縁性のＩＩＩ－Ｖ族化合物半導体を含むＩＩＩ－Ｖ族化合物半導体層１０２をＩＩＩ－Ｖ族化合物半導体基板１００上に形成する。ＩＩＩ－Ｖ族化合物半導体基板１００は、例えばＩｎＰ基板又はＧａＡｓ基板であってもよい。ＩＩＩ－Ｖ族化合物半導体層１０２は、例えば有機金属気相成長法（ＯＭＶＰＥ：ＯｒｇａｎｏｍｅｔａｌｌｉｃＶａｐｏｒＰｈａｓｅＥｐｉｔａｘｙ）又は分子線エピタキシー（ＭＢＥ：ＭｏｌｅｃｕｌａｒＢｅａｍＥｐｉｔａｘｙ）によりエピタキシャル成長されてもよい。

次に、図３に示されるように、基板１２の主面１２ｓにＩＩＩ－Ｖ族化合物半導体層１０２の表面を接合する。接合は、直接接合法によって行われてもよい。その後、ＩＩＩ－Ｖ族化合物半導体基板１００を除去する。例えばウェットエッチングによりＩＩＩ－Ｖ族化合物半導体基板１００が除去されてもよい。あるいは、予めイオン注入によりＩＩＩ－Ｖ族化合物半導体基板１００とＩＩＩ－Ｖ族化合物半導体層１０２との間に形成された脆弱層の加熱により、ＩＩＩ－Ｖ族化合物半導体基板１００が除去されてもよい。

次に、図４に示されるように、第１コア１８を形成するためのマスクＭＫ１と、第２コア２０を形成するためのマスクＭＫ２とをＩＩＩ－Ｖ族化合物半導体層１０２上に形成する。マスクＭＫ１及びマスクＭＫ２のそれぞれは、絶縁膜であってもよい。マスクＭＫ１及びマスクＭＫ２は、フォトリソグラフィー及びエッチングによりパターニングされ得る。マスクＭＫ１及びマスクＭＫ２を用いて、ＩＩＩ－Ｖ族化合物半導体層１０２をエッチングすることにより、ＩＩＩ－Ｖ族化合物半導体層１０２に凹部１０２ｃを形成する。マスクＭＫ１の下において、凹部１０２ｃ間にリブ１０２ａが形成される。マスクＭＫ２の下において、凹部１０２ｃ間にリブ１０２ｂが形成される。エッチングは、ウェットエッチングであってもよいし、ドライエッチングであってもよい。ＩＩＩ－Ｖ族化合物半導体層１０２は、エッチングストップ層を含んでもよい。この場合、エッチングストップ層の上面が凹部１０２ｃの底面になる。エッチングストップ層に含まれるＩＩＩ－Ｖ族化合物半導体の例は、ＩｎＰを含む。

次に、図５に示されるように、マスクＭＫ１及びマスクＭＫ２を用いて、ＩＩＩ－Ｖ族化合物半導体層１０２に第１導電型のドーパントを注入する。ドーパントは、凹部１０２ｃの底面及び側面に注入され得る。これにより、第１ＩＩＩ－Ｖ族化合物半導体層１４、第２ＩＩＩ－Ｖ族化合物半導体層１６、第１コア１８、第２コア２０及び第３ＩＩＩ－Ｖ族化合物半導体層２２が形成される。ドーパントは、イオン注入法又は熱拡散法により注入されてもよい。その後、マスクＭＫ１及びマスクＭＫ２は除去される。次に、図２に示されるように、電極Ｅ１からＥ３を形成する。

（第２実施形態）
図６は、第２実施形態に係る光変調器を模式的に示す平面図である。図７は、図６のＶＩＩ－ＶＩＩ線に沿った断面図である。図８は、図６のＶＩＩＩ－ＶＩＩＩ線に沿った断面図である。図６から図８に示される光変調器１１０は、例えばマッハツェンダ変調器である。図７は、第２領域Ｒ２における光変調器１１０の断面を示す。図８は、第３領域Ｒ３における光変調器１１０の断面を示す。

光変調器１１０は、基板１１２と、第１導電型の第１ＩＩＩ－Ｖ族化合物半導体層１４と、第２導電型の第２ＩＩＩ－Ｖ族化合物半導体層１１６と、第１コア１８とを備える。光変調器１１０は、第２コア２０と第１導電型の第３ＩＩＩ－Ｖ族化合物半導体層２２とを備えてもよい。第１導電型は例えばｎ型である。第２導電型は例えばｐ型である。ｐ型ドーパントの例はＺｎを含む。光変調器１１０は、第１導電型のＩＩＩ－Ｖ族化合物半導体層２４と、第１導電型のＩＩＩ－Ｖ族化合物半導体層２６とを備えてもよい。光変調器１１０は、絶縁膜３０を備えてもよい。図６では絶縁膜３０が省略されている。

基板１１２は、主面１１２ｓを有する。主面１１２ｓは、第１エリアＡ１から第５エリアＡ５を含む。主面１１２ｓは、第６エリアＡ６、第７エリアＡ７、第８エリアＡ８及び第９エリアＡ９を含んでもよい。第６エリアＡ６から第９エリアＡ９のそれぞれは、Ｘ軸方向に延在する。第７エリアＡ７は、第１エリアＡ１と第６エリアＡ６との間に配置される。第９エリアＡ９は第５エリアＡ５と第８エリアＡ８との間に配置される。第１エリアＡ１から第９エリアＡ９は互いに接するように配置されてもよい。

基板１１２は、ＳＯＩ（ＳｉｌｉｃｏｎｏｎＩｎｓｕｌａｔｏｒ）基板であってもよい。基板１１２は、半導体基板１１２ａと、半導体基板１１２ａ上の絶縁層１１２ｂと、絶縁層１１２ｂ上のクラッド層１１２ｃとを含んでもよい。クラッド層１１２ｃは、主面１１２ｓを有する。半導体基板１１２ａは例えばシリコン基板である。絶縁層１１２ｂは例えばシリコン酸化物層である。クラッド層１１２ｃは、突出したパターン部ＰＴを有してもよい。クラッド層１１２ｃは、例えばパターニングされた半導体層を含む。半導体層は例えばシリコン層である。光変調器１１０の第１領域Ｒ１及び第３領域Ｒ３のうち少なくとも１つにおいて、パターン部ＰＴは、第１コア１８及び第２コア２０のうち少なくとも１つに光学的に結合してもよい。パターン部ＰＴは、光回路を形成する光導波路であってもよい。

クラッド層１１２ｃは、第３エリアＡ３に位置するクラッド部分１１２ｃ１を含んでもよい。クラッド部分１１２ｃ１は第１コア１８に接触してもよい。クラッド部分１１２ｃ１は、第１ＩＩＩ－Ｖ族化合物半導体層１４の第１部分１４ａ及び第２部分１４ｂに接触してもよい。クラッド部分１１２ｃ１は、第２ＩＩＩ－Ｖ族化合物半導体層１１６の第１部分１１６ａ及び第２部分１１６ｂに接触してもよい。クラッド部分１１２ｃ１は空隙部ＣＶ１であってもよい。空隙部ＣＶ１は、第１ＩＩＩ－Ｖ族化合物半導体層１４の屈折率よりも小さい屈折率を有する。空隙部ＣＶ１は、第１ＩＩＩ－Ｖ族化合物半導体層１４の屈折率よりも小さい屈折率を有する部材によって充填されてもよい。

クラッド層１１２ｃは、第４エリアＡ４に位置するクラッド部分１１２ｃ２を含んでもよい。クラッド部分１１２ｃ２は第２コア２０に接触してもよい。クラッド部分１１２ｃ２は、第３ＩＩＩ－Ｖ族化合物半導体層２２の第１部分２２ａ及び第２部分２２ｂに接触してもよい。クラッド部分１１２ｃ２は、第２ＩＩＩ－Ｖ族化合物半導体層１１６の第１部分１１６ａ及び第３部分１１６ｃに接触してもよい。クラッド部分１１２ｃ２は空隙部ＣＶ２であってもよい。空隙部ＣＶ２は、第３ＩＩＩ－Ｖ族化合物半導体層２２の屈折率よりも小さい屈折率を有する。空隙部ＣＶ２は、第３ＩＩＩ－Ｖ族化合物半導体層２２の屈折率よりも小さい屈折率を有する部材によって充填されてもよい。

空隙部ＣＶ１及び空隙部ＣＶ２は、クラッド層１１２ｃにおいて、パターン部ＰＴ間に形成される凹部であってもよい。空隙部ＣＶ１と空隙部ＣＶ２との間にはパターン部ＰＴが位置してもよい。

第１ＩＩＩ－Ｖ族化合物半導体層１４は、第１部分１４ａ及び第２部分１４ｂに加えて、第３部分１４ｃを含んでもよい。第１部分１４ａは、第２部分１４ｂと第３部分１４ｃとの間に配置される。第３部分１４ｃは、Ｚ軸方向において第１部分１４ａの厚みｈ１よりも大きい厚みｈ２を有する。第３部分１４ｃは、パターン部ＰＴ上に設けられてもよい。第３部分１４ｃには電極Ｅ１２が接続される。第３部分１４ｃが厚いと、電極Ｅ１２を第１コア１８から離すことができる。よって、電極Ｅ１２に光のフィールドが重なることによる光損失を低減できる。第１コア１８の側面は、逆テーパ形状を有してもよい。すなわち、第２部分１４ｂの側面はテーパ形状を有してもよい。

第２ＩＩＩ－Ｖ族化合物半導体層１１６は、異なる導電型及び側面形状を有すること以外は第２ＩＩＩ－Ｖ族化合物半導体層１６と同じ構成を備える。第２ＩＩＩ－Ｖ族化合物半導体層１１６は、第１部分１１６ａと第２部分１１６ｂと第３部分１１６ｃとを含んでもよい。第２部分１１６ｂは、第１部分１１６ａと第１コア１８との間に配置される。第２部分１１６ｂは第１コア１８の側面に接してもよい。第１コア１８の側面は、逆テーパ形状を有してもよい。すなわち、第２部分１１６ｂの側面はテーパ形状を有してもよい。第１部分１１６ａは、第２部分１１６ｂと第３部分１１６ｃとの間に配置される。第３部分１１６ｃは第２コア２０の側面に接してもよい。第２コア２０の側面は、逆テーパ形状を有してもよい。すなわち、第３部分１１６ｃの側面はテーパ形状を有してもよい。第１部分１１６ａは、Ｚ軸方向において第１コア１８の厚みＨよりも小さい厚みｈ１を有する。第２部分１１６ｂは、Ｚ軸方向において第１部分１１６ａの厚みｈ１よりも大きい厚みｈ２を有する。第３部分１１６ｃは、Ｚ軸方向において第１部分１１６ａの厚みｈ１よりも大きい厚みｈ２を有する。Ｙ軸方向において、ｐ型の第２ＩＩＩ－Ｖ族化合物半導体層１１６の長さは、ｎ型の第１ＩＩＩ－Ｖ族化合物半導体層１４とｎ型の第３ＩＩＩ－Ｖ族化合物半導体層２２との合計長さよりも小さい。第２ＩＩＩ－Ｖ族化合物半導体層１１６に含まれるＩＩＩ－Ｖ族化合物半導体の例は、第２ＩＩＩ－Ｖ族化合物半導体層１６に含まれるＩＩＩ－Ｖ族化合物半導体の例と同じである。

第３ＩＩＩ－Ｖ族化合物半導体層２２は、第１部分２２ａ及び第２部分２２ｂに加えて、第３部分２２ｃを含んでもよい。第１部分２２ａは、第２部分２２ｂと第３部分２２ｃとの間に配置される。第３部分２２ｃは、Ｚ軸方向において第１部分２２ａの厚みｈ１よりも大きい厚みｈ２を有する。第３部分２２ｃは、パターン部ＰＴ上に設けられてもよい。第３部分２２ｃには電極Ｅ１３が接続される。第３部分２２ｃが厚いと、電極Ｅ１４を第２コア２０から離すことができる。よって、電極Ｅ１４に光のフィールドが重なることによる光損失を低減できる。第２コア２０の側面は、逆テーパ形状を有してもよい。すなわち、第２部分２２ｂの側面はテーパ形状を有してもよい。

ＩＩＩ－Ｖ族化合物半導体層２４は、第６エリアＡ６上に設けられる。ＩＩＩ－Ｖ族化合物半導体層２４は、パターン部ＰＴ上に設けられてもよい。ＩＩＩ－Ｖ族化合物半導体層２４には電極Ｅ１１が接続される。

ＩＩＩ－Ｖ族化合物半導体層２６は、第８エリアＡ８上に設けられる。ＩＩＩ－Ｖ族化合物半導体層２６は、パターン部ＰＴ上に設けられてもよい。ＩＩＩ－Ｖ族化合物半導体層２６には電極Ｅ１４が接続される。

絶縁膜３０は、第１ＩＩＩ－Ｖ族化合物半導体層１４、第２ＩＩＩ－Ｖ族化合物半導体層１１６、第１コア１８、第２コア２０及び第３ＩＩＩ－Ｖ族化合物半導体層２２を覆ってもよい。絶縁膜３０は、電極Ｅ１１からＥ１４を覆ってもよい。絶縁膜３０に含まれる絶縁材料の例は、ＳｉＯ_２、ＳｉＮ_ｘ、Ａｌ_２Ｏ_３及びＡｌＮを含む。

光変調器１１０は、電極Ｅ１１からＥ１５を備えてもよい。電極Ｅ１１からＥ１５のそれぞれは、金属を含んでもよい。第２領域Ｒ２において、電極Ｅ１１からＥ１４のそれぞれは、Ｘ軸方向に延在してもよい。電極Ｅ１１からＥ１４は、Ｙ軸方向において順に配列されてもよい。電極Ｅ１２は、電極Ｅ１１と電極Ｅ１３との間に配置されてもよい。電極Ｅ１３は、電極Ｅ１２と電極Ｅ１４との間に配置されてもよい。電極Ｅ１５は、第２ＩＩＩ－Ｖ族化合物半導体層１１６に接続される。電極Ｅ１５は、第１領域Ｒ１及び第３領域Ｒ３のそれぞれにおいて、第１コア１８と第２コア２０との間に配置される。

光変調器１１０がＧＳＳＧ（ＧｒｏｕｎｄＳｉｇｎａｌＳｉｇｎａｌＧｒｏｕｎｄ）構造を有する場合、電極Ｅ１２及び電極Ｅ１３に駆動電圧として高周波電圧が印加され、電極Ｅ１１及び電極Ｅ１４に接地電位が付与される。この場合、電極Ｅ１２及び電極Ｅ１３には差動信号が印加される。すなわち、電極Ｅ１２及び電極Ｅ１３には、互いに逆位相の高周波電圧が印加される。電極Ｅ１５には、バイアス電圧が印加されてもよい。バイアス電圧は、負の電圧であってもよい。バイアス電圧の絶対値は５Ｖ以上２０Ｖ以下であってもよい。

電極Ｅ１１は、基板１１２の主面１１２ｓの第１縁に位置する第１端部Ｅ１１ａと、基板１１２の主面１１２ｓの第２縁に位置する第２端部Ｅ１１ｂとを有してもよい。電極Ｅ１２は、第１縁に位置する第１端部Ｅ１２ａと、第２縁に位置する第２端部Ｅ１２ｂとを有してもよい。電極Ｅ１３は、第１縁に位置する第１端部Ｅ１３ａと、第２縁に位置する第２端部Ｅ１３ｂとを有してもよい。電極Ｅ１４は、第１縁に位置する第１端部Ｅ１４ａと、第２縁に位置する第２端部Ｅ１４ｂとを有してもよい。駆動回路からの電気信号は、第１端部Ｅ１２ａ及び第１端部Ｅ１３ａに入力され得る。電気信号は、第２端部Ｅ１２ｂ及び第２端部Ｅ１３ｂから出力され得る。

本実施形態の光変調器１１０によれば、第１部分１４ａ及び第１部分１１６ａが第１コア１８の厚みＨよりも小さい厚みｈ１を有するので、第１コア１８への優れた光閉じ込め性能が得られる。また、第２部分１４ｂ及び第２部分１１６ｂによって第１コア１８に電界が印加されるので、第１コア１８中の広い領域に電界を印加できる。同様に、第１部分１１６ａ及び第１部分２２ａが第２コア２０の厚みＨよりも小さい厚みｈ１を有するので、第２コア２０への優れた光閉じ込め性能が得られる。また、第３部分１１６ｃ及び第２部分２２ｂによって第２コア２０に電界が印加されるので、第２コア２０中の広い領域に電界を印加できる。

クラッド層１１２ｃが空隙部ＣＶ１を含む場合、第１コア１８への光閉じ込め係数を大きくできる。クラッド層１１２ｃが空隙部ＣＶ２を含む場合、第２コア２０への光閉じ込め係数を大きくできる。

第２ＩＩＩ－Ｖ族化合物半導体層１１６がｐ型を有し、第１ＩＩＩ－Ｖ族化合物半導体層１４及び第３ＩＩＩ－Ｖ族化合物半導体層２２のそれぞれがｎ型を有してもよい。この場合、Ｙ軸方向において、ｐ型の第２ＩＩＩ－Ｖ族化合物半導体層１１６の長さを比較的小さくできる。よって、第２ＩＩＩ－Ｖ族化合物半導体層１１６の光吸収係数及び電気抵抗を小さくできる。

（第３実施形態）
図９は、第３実施形態に係る光変調器を模式的に示す断面図である。図９に示される光変調器２１０は、以下の点を除いて光変調器１１０と同じ構成を備える。光変調器２１０は、基板１１２に代えて基板２１２を備える。基板２１２は、クラッド層１１２ｃに代えてクラッド層２１２ｃを有すること以外は基板１１２と同じ構成を備える。クラッド層２１２ｃは、基板２１２の主面２１２ｓを有する。主面２１２ｓは第１エリアＡ１から第５エリアＡ５を有する。

図１０は、図９の光変調器のクラッド層を模式的に示す平面図である。図９及び図１０に示されるように、クラッド層２１２ｃは、クラッド部分２１２ｃ１とクラッド部分２１２ｃ２とを含む。クラッド部分２１２ｃ１は、空隙部ＣＶ１に代えて空隙部ＣＶ３及び支持部ＳＰを有すること以外はクラッド部分１１２ｃ１と同じ構成を備える。クラッド部分２１２ｃ２は、空隙部ＣＶ２に代えて空隙部ＣＶ３及び支持部ＳＰを有すること以外はクラッド部分１１２ｃ２と同じ構成を備える。クラッド部分２１２ｃ１及びクラッド部分２１２ｃ２のそれぞれは、複数の空隙部ＣＶ３と複数の支持部ＳＰとを含んでもよい。空隙部ＣＶ３及び支持部ＳＰは、Ｙ軸方向において交互に配置される。支持部ＳＰは、隣り合う空隙部ＣＶ３間に形成され得る。空隙部ＣＶ３及び支持部ＳＰのそれぞれは、Ｘ軸方向に延在してもよい。

支持部ＳＰは、クラッド部分２１２ｃ１において、第１ＩＩＩ－Ｖ族化合物半導体層１４、第１コア１８及び第２ＩＩＩ－Ｖ族化合物半導体層１１６を支持する。支持部ＳＰは、クラッド部分２１２ｃ２において、第３ＩＩＩ－Ｖ族化合物半導体層２２、第２コア２０及び第２ＩＩＩ－Ｖ族化合物半導体層１１６を支持する。支持部ＳＰは柱状部であってもよい。支持部ＳＰは例えばシリコンを含む。空隙部ＣＶ３は、第１ＩＩＩ－Ｖ族化合物半導体層１４又は第３ＩＩＩ－Ｖ族化合物半導体層２２の屈折率よりも小さい屈折率を有する部材によって充填されてもよい。

クラッド部分２１２ｃ１は、第１ＩＩＩ－Ｖ族化合物半導体層１４の屈折率よりも小さい平均屈折率を有する。空隙部ＣＶ３の屈折率をｎ１、支持部ＳＰの屈折率をｎ２、クラッド部分２１２ｃ１における空隙部ＣＶ３の体積割合をＲＶ１、クラッド部分２１２ｃ１における支持部ＳＰの体積割合をＲＶ２（＝１－ＲＶ１）とした場合、クラッド部分２１２ｃ１の平均屈折率ｎａは以下の式（１）により算出可能である。
ｎａ＝ｎ１×ＲＶ１＋ｎ２×ＲＶ２ … （１）

クラッド部分２１２ｃ２は、第３ＩＩＩ－Ｖ族化合物半導体層２２の屈折率よりも小さい平均屈折率を有する。クラッド部分２１２ｃ２の平均屈折率もクラッド部分２１２ｃ１の平均屈折率と同様に算出可能である。

Ｙ軸方向における各支持部ＳＰの幅Ｄは、Ｙ軸方向における各空隙部ＣＶ３の幅より小さくてもよい。第１コア１８及び第２コア２０を伝搬する光Ｌ１の波長をλ、支持部ＳＰの屈折率をｎ２とした場合、Ｙ軸方向における各支持部ＳＰの幅Ｄは、λ／ｎ２以下であってもよい。幅Ｄは、例えば０．５μｍ以下である。

図１１は、変形例に係るクラッド層を模式的に示す平面図である。光変調器２１０は、クラッド層２１２ｃに代えてクラッド層３１２ｃを備えてもよい。クラッド層３１２ｃは、空隙部ＣＶ３及び支持部ＳＰの配置が異なること以外はクラッド層２１２ｃと同じ構成を備える。クラッド層３１２ｃでは、基板２１２の主面２１２ｓに沿って支持部ＳＰが格子状に配置される。すなわち、支持部ＳＰは、Ｘ軸方向及びＹ軸方向に延在する。よって、複数の空隙部ＣＶ３が基板２１２の主面２１２ｓに沿って二次元アレイ配置される。基板２１２の主面２１２ｓに沿った各空隙部ＣＶ３の断面形状は、多角形、楕円形又は円形であってもよいし、その他の形状であってもよい。

光変調器２１０は、第２ＩＩＩ－Ｖ族化合物半導体層１１６に接続される電極Ｅ１６を備える。光変調器２１０はＧＳＧＳＧ（ＧｒｏｕｎｄＳｉｇｎａｌＧｒｏｕｎｄＳｉｇｎａｌＧｒｏｕｎｄ）構造を有する。電極Ｅ１６には接地電位が付与される。光変調器２１０の第２ＩＩＩ－Ｖ族化合物半導体層１１６は、第１部分１１６ａから第３部分１１６ｃに加えて第４部分１１６ｄを有する。第４部分１１６ｄは第１部分１１６ａ上に設けられる。電極Ｅ１６は第４部分１１６ｄに接続される。

光変調器２１０は、ＩＩＩ－Ｖ族化合物半導体層２４及びＩＩＩ－Ｖ族化合物半導体層２６を備えていない。よって、電極Ｅ１１及びＥ１４は、クラッド層２１２ｃに接続される。光変調器２１０において、第１コア１８及び第２コア２０の側面は、逆テーパ形状を有していない。光変調器２１０は、絶縁膜３０を備えていない。

本実施形態の光変調器２１０によれば、光変調器１１０と同じ作用効果が得られる。さらに、クラッド部分２１２ｃ１及びクラッド部分２１２ｃ２のそれぞれが支持部ＳＰを含むので、光変調器２１０の機械的強度を向上できる。

（第４実施形態）
図１２は、第４実施形態に係る光変調器を模式的に示す断面図である。図１２に示される光変調器３１０は、以下の点を除いて図２の光変調器１０と同じ構成を備える。光変調器３１０は、第１ＩＩＩ－Ｖ族化合物半導体層１４、第２ＩＩＩ－Ｖ族化合物半導体層１６及び第３ＩＩＩ－Ｖ族化合物半導体層２２にそれぞれ代えて第１ＩＩＩ－Ｖ族化合物半導体層２１４、第２ＩＩＩ－Ｖ族化合物半導体層２１６及び第３ＩＩＩ－Ｖ族化合物半導体層２２２を備える。光変調器３１０は、第１コア１８及び第２コア２０にそれぞれ代えて第１コア２１８及び第２コア２２０を備える。

第１ＩＩＩ－Ｖ族化合物半導体層２１４は、第１部分２１４ａと第２部分２１４ｂとを含む。第１部分２１４ａは、Ｚ軸方向において第１コア２１８の厚みＨ１よりも小さい厚みｈ１１を有する。第２部分２１４ｂは、Ｚ軸方向において第１部分２１４ａの厚みｈ１１よりも大きい厚みｈ２１を有する。

第１部分２１４ａは、第１層２１４ａ１及び第２層２１４ａ２を含む。第１層２１４ａ１は、Ｚ軸方向において第２層２１４ａ２と基板１２との間に配置される。第１層２１４ａ１は、図２の光変調器１０の第１部分１４ａと同じ構成を備える。

第２層２１４ａ２は、第１層２１４ａ１に含まれるＩＩＩ－Ｖ族化合物半導体とは異なるＩＩＩ－Ｖ族化合物半導体を含んでもよい。第２層２１４ａ２に含まれるＩＩＩ－Ｖ族化合物半導体は、第１層２１４ａ１に含まれるＩＩＩ－Ｖ族化合物半導体のエッチングレートよりも小さいエッチングレートを有してもよい。エッチングでは、メタンガス及び水素ガスを含む混合ガスが使用されてもよい。第２層２１４ａ２は、アルミニウムを含むＩＩＩ－Ｖ族化合物半導体を含んでもよい。一例において、第２層２１４ａ２はＩｎＡｌＡｓを含む。第２層２１４ａ２は、第１層２１４ａ１の導電型と同じ導電型を有してもよい。第２層２１４ａ２の厚みは、０．０１μｍ以上０．０４μｍ以下であってもよい。

第２部分２１４ｂは、第１層２１４ｂ１、第２層２１４ｂ２及び第３層２１４ｂ３を含む。第１層２１４ｂ１は、Ｚ軸方向において第２層２１４ｂ２と基板１２との間に配置される。第２層２１４ｂ２は、Ｚ軸方向において第１層２１４ｂ１と第３層２１４ｂ３との間に配置される。第１層２１４ｂ１及び第３層２１４ｂ３を含む部分は、図２の光変調器１０の第２部分１４ｂと同じ構成を備える。

第２層２１４ｂ２は、異なる導電型を有すること以外は第１部分２１４ａの第２層２１４ａ２と同じ構成を備える。第２層２１４ｂ２は、第１層２１４ｂ１又は第３層２１４ｂ３の導電型と同じ導電型を有してもよい。

第２ＩＩＩ－Ｖ族化合物半導体層２１６は、第１部分２１６ａと第２部分２１６ｂと第３部分２１６ｃとを含んでもよい。第１部分２１６ａは、Ｚ軸方向において第１コア２１８の厚みＨ１よりも小さい厚みｈ１１を有する。第２部分２１６ｂは、Ｚ軸方向において第１部分２１６ａの厚みｈ１１よりも大きい厚みｈ２１を有する。第３部分２１６ｃは、Ｚ軸方向において第１部分２１６ａの厚みｈ１１よりも大きい厚みｈ２１を有する。

第１部分２１６ａは、第１層２１６ａ１及び第２層２１６ａ２を含む。第１層２１６ａ１は、Ｚ軸方向において第２層２１６ａ２と基板１２との間に配置される。第１層２１６ａ１は、図２の光変調器１０の第１部分１６ａと同じ構成を備える。

第２層２１６ａ２は、異なる導電型を有すること以外は第１部分２１４ａの第２層２１４ａ２と同じ構成を備える。第２層２１６ａ２は、第１層２１６ａ１の導電型と同じ導電型を有してもよい。

第２部分２１６ｂは、第１層２１６ｂ１、第２層２１６ｂ２及び第３層２１６ｂ３を含む。第１層２１６ｂ１は、Ｚ軸方向において第２層２１６ｂ２と基板１２との間に配置される。第２層２１６ｂ２は、Ｚ軸方向において第１層２１６ｂ１と第３層２１６ｂ３との間に配置される。第１層２１６ｂ１及び第３層２１６ｂ３を含む部分は、図２の光変調器１０の第２部分１６ｂと同じ構成を備える。

第２層２１６ｂ２は、異なる導電型を有すること以外は第１部分２１４ａの第２層２１４ａ２と同じ構成を備える。第２層２１６ｂ２は、第１層２１６ｂ１又は第３層２１６ｂ３の導電型と同じ導電型を有してもよい。

第３部分２１６ｃは、第１層２１６ｃ１、第２層２１６ｃ２及び第３層２１６ｃ３を含む。第１層２１６ｃ１は、Ｚ軸方向において第２層２１６ｃ２と基板１２との間に配置される。第２層２１６ｃ２は、Ｚ軸方向において第１層２１６ｃ１と第３層２１６ｃ３との間に配置される。第１層２１６ｃ１及び第３層２１６ｃ３を含む部分は、図２の光変調器１０の第３部分１６ｃと同じ構成を備える。

第２層２１６ｃ２は、異なる導電型を有すること以外は第１部分２１４ａの第２層２１４ａ２と同じ構成を備える。第２層２１６ｃ２は、第１層２１６ｃ１又は第３層２１６ｃ３の導電型と同じ導電型を有してもよい。

第３ＩＩＩ－Ｖ族化合物半導体層２２２は、第１部分２２２ａと第２部分２２２ｂとを含む。第１部分２２２ａは、Ｚ軸方向において第２コア２２０の厚みＨ１よりも小さい厚みｈ１１を有する。第２部分２２２ｂは、Ｚ軸方向において第１部分２２２ａの厚みｈ１１よりも大きい厚みｈ２１を有する。

第１部分２２２ａは、第１層２２２ａ１及び第２層２２２ａ２を含む。第１層２２２ａ１は、Ｚ軸方向において第２層２２２ａ２と基板１２との間に配置される。第１層２２２ａ１は、図２の光変調器１０の第１部分２２ａと同じ構成を備える。

第２層２２２ａ２は、異なる導電型を有すること以外は第１部分２１４ａの第２層２１４ａ２と同じ構成を備える。第２層２２２ａ２は、第１層２２２ａ１の導電型と同じ導電型を有してもよい。

第２部分２２２ｂは、第１層２２２ｂ１、第２層２２２ｂ２及び第３層２２２ｂ３を含む。第１層２２２ｂ１は、Ｚ軸方向において第２層２２２ｂ２と基板１２との間に配置される。第２層２２２ｂ２は、Ｚ軸方向において第１層２２２ｂ１と第３層２２２ｂ３との間に配置される。第１層２２２ｂ１及び第３層２２２ｂ３を含む部分は、図２の光変調器１０の第２部分２２ｂと同じ構成を備える。

第２層２２２ｂ２は、異なる導電型を有すること以外は第１部分２１４ａの第２層２１４ａ２と同じ構成を備える。第２層２２２ｂ２は、第１層２２２ｂ１又は第３層２２２ｂ３の導電型と同じ導電型を有してもよい。

第１コア２１８は、第１層２１８ａ１、第２層２１８ａ２及び第３層２１８ａ３を含む。第１層２１８ａ１は、Ｚ軸方向において第２層２１８ａ２と基板１２との間に配置される。第２層２１８ａ２は、Ｚ軸方向において第１層２１８ａ１と第３層２１８ａ３との間に配置される。第１層２１８ａ１及び第３層２１８ａ３を含む部分は、図２の光変調器１０の第１コア１８と同じ構成を備える。

第２層２１８ａ２は、異なる導電型を有すること以外は第１部分２１４ａの第２層２１４ａ２と同じ構成を備える。第２層２１８ａ２は、第１層２１８ａ１又は第３層２１８ａ３の導電型と同じ導電型を有してもよい。

第２コア２２０は、第１層２２０ａ１、第２層２２０ａ２及び第３層２２０ａ３を含む。第１層２２０ａ１は、Ｚ軸方向において第２層２２０ａ２と基板１２との間に配置される。第２層２２０ａ２は、Ｚ軸方向において第１層２２０ａ１と第３層２２０ａ３との間に配置される。第１層２２０ａ１及び第３層２２０ａ３を含む部分は、図２の光変調器１０の第２コア２０と同じ構成を備える。

第２層２２０ａ２は、異なる導電型を有すること以外は第１部分２１４ａの第２層２１４ａ２と同じ構成を備える。第２層２２０ａ２は、第１層２２０ａ１又は第３層２２０ａ３の導電型と同じ導電型を有してもよい。

光変調器３１０は、光変調器１０の製造方法と同じ方法により製造され得る。図４において、ＩＩＩ－Ｖ族化合物半導体層１０２は、第１半導体層と、第２半導体層と、第１半導体層と第２半導体層との間のエッチングストップ層とを含む。第１半導体層から、第１層２１４ａ１、第１層２１４ｂ１、第１層２１８ａ１、第１層２１６ｂ１、第１層２１６ａ１、第１層２１６ｃ１、第１層２２０ａ１、第１層２２２ｂ１及び第１層２２２ａ１が形成される。エッチングストップ層から、第２層２１４ａ２、第２層２１４ｂ２、第２層２１８ａ２、第２層２１６ｂ２、第２層２１６ａ２、第２層２１６ｃ２、第２層２２０ａ２、第２層２２２ｂ２及び第２層２２２ａ２が形成される。第２半導体層から、第３層２１４ｂ３、第３層２１８ａ３、第３層２１６ｂ３、第３層２１６ｃ３、第３層２２０ａ３及び第３層２２２ｂ３が形成される。

光変調器３１０によれば、光変調器１０と同じ作用効果が得られる。さらに、第１部分２１４ａをエッチングにより形成する場合、第１部分２１４ａの第２層２１４ａ２がエッチングストップ層として機能することによって、第１部分２１４ａの厚みｈ１１を高精度に制御できる。例えば、基板１２の主面１２ｓにわたって高い面内均一性が得られる。第１部分２１４ａは、メタンガス及び水素ガスを含む混合ガスを用いたエッチングにより形成されてもよい。第１部分２１４ａの第２層２１４ａ２の厚みが０．０１μｍ以上であると、エッチング時に第１層２１４ａ１を保護する機能が高まる。第２層２１４ａ２の厚みが０．０４μｍ以下であると、第２層２１４ａ２が光閉じ込め及び光変調に与える影響を低減できる。第２層２１６ａ２及び第２層２２２ａ２についても第２層２１４ａ２と同じ作用効果が得られる。

（第５実施形態）
図１３は、第５実施形態に係る光変調器を模式的に示す断面図である。図１３に示される光変調器４１０は、以下の点を除いて図９の光変調器２１０と同じ構成を備える。光変調器４１０は、第１ＩＩＩ－Ｖ族化合物半導体層１４、第２ＩＩＩ－Ｖ族化合物半導体層１１６及び第３ＩＩＩ－Ｖ族化合物半導体層２２にそれぞれ代えて第１ＩＩＩ－Ｖ族化合物半導体層２１４、第２ＩＩＩ－Ｖ族化合物半導体層２１６及び第３ＩＩＩ－Ｖ族化合物半導体層２２２を備える。光変調器４１０は、第１コア１８及び第２コア２０にそれぞれ代えて第１コア２１８及び第２コア２２０を備える。

本実施形態において、第１ＩＩＩ－Ｖ族化合物半導体層２１４は、第１部分２１４ａ及び第２部分２１４ｂに加えて第３部分２１４ｃを有してもよい。第３部分２１４ｃは、第１部分２１４ａの第２層２１４ａ２上に設けられる。電極Ｅ１２は第３部分２１４ｃに接続される。

本実施形態において、第２ＩＩＩ－Ｖ族化合物半導体層２１６は、第１部分２１６ａから第３部分２１６ｃに加えて第４部分２１６ｄを有してもよい。第４部分２１６ｄは、第１部分２１６ａの第２層２１６ａ２上に設けられる。電極Ｅ１６は第４部分２１６ｄに接続される。

本実施形態において、第３ＩＩＩ－Ｖ族化合物半導体層２２２は、第１部分２２２ａ及び第２部分２２２ｂに加えて第３部分２２２ｃを有してもよい。第３部分２２２ｃは、第１部分２２２ａの第２層２２２ａ２上に設けられる。電極Ｅ１３は第３部分２２２ｃに接続される。

光変調器４１０によれば、光変調器２１０と同じ作用効果が得られる。さらに、光変調器３１０の第２層２１４ａ２、第２層２１６ａ２及び第２層２２２ａ２により得られる作用効果と同じ作用効果が得られる。

以上、本開示の好適な実施形態について詳細に説明されたが、本開示は上記実施形態に限定されない。各実施形態の各構成要素は、任意に組み合わされてもよい。

例えば、光変調器１０は、基板１２に代えて基板１１２又は基板２１２を備えてもよい。光変調器１０，２１０において、第１コア１８及び第２コア２０の側面は、光変調器１１０のように逆テーパ形状を有してもよい。光変調器１０は、第１導電型の第２ＩＩＩ－Ｖ族化合物半導体層１６に代えて第２導電型の第２ＩＩＩ－Ｖ族化合物半導体層１１６を備えてもよい。光変調器１０，２１０は、絶縁膜３０を備えてもよい。光変調器１０において、第１ＩＩＩ－Ｖ族化合物半導体層１４は第３部分１４ｃを含んでもよい。この場合、電極Ｅ１は第３部分１４ｃに接続される。光変調器１０において、第３ＩＩＩ－Ｖ族化合物半導体層２２は第３部分２２ｃを含んでもよい。この場合、電極Ｅ３は第３部分２２ｃに接続される。

以下、第１導波路構造及び第２導波路構造の光閉じ込め係数のシミュレーション結果について説明する。シミュレーション結果は本開示を限定するものではない。

図１４は、第１導波路構造を模式的に示す断面図である。図１４は、第１コア１８の延在方向に直交する断面（図２に相当）を示す。図１４に示される第１導波路構造ＳＴ１は、以下の構造を有する。
絶縁層１１２ｂ：ＳｉＯ_２層。
クラッド層１１２ｃ：パターニングされたシリコン層及び空隙部ＣＶ１。パターン部ＰＴにおけるシリコン層の厚みＴ１は０．２２μｍ。空隙部ＣＶ１下に位置するシリコン層の厚みＴ２は０．０５μｍ。
第１コア１８：半絶縁性ＩｎＧａＡｓＰ層。厚みＨは０．６μｍ。幅ＷＤ１は０．５μｍ。
第１ＩＩＩ－Ｖ族化合物半導体層１４：ｎ－ＩｎＧａＡｓＰ層。第１部分１４ａの厚みｈ１は０．３μｍ。第２部分１４ｂの厚みｈ２は０．６μｍ。第２部分１４ｂの幅ＷＤ２は０．０５μｍ。
第２ＩＩＩ－Ｖ族化合物半導体層１６：ｎ－ＩｎＧａＡｓＰ層。第１部分１６ａの厚みｈ１は０．３μｍ。第２部分１６ｂの厚みｈ２は０．３μｍ。第２部分１６ｂの幅ＷＤ３は０．０５μｍ。
絶縁膜３０：ＳｉＮ_ｘ膜。

図１５は、第２導波路構造を模式的に示す断面図である。図１５は、第１コア１８の延在方向に直交する断面を示す。図１５に示される第２導波路構造ＳＴ２は、以下の構造を有する。
基板５１２：半絶縁性ＩｎＰ基板。
第１コア１８：半絶縁性ＩｎＧａＡｓＰ層。厚みＨは０．６μｍ。幅ＷＤ１は０．５μｍ。
ＩＩＩ－Ｖ族化合物半導体層５１４：ｎ－ＩｎＰ層。厚みは０．６μｍ。
ＩＩＩ－Ｖ族化合物半導体層５１６：ｎ－ＩｎＰ層。厚みは０．６μｍ。
第１コア１８、ＩＩＩ－Ｖ族化合物半導体層５１４及びＩＩＩ－Ｖ族化合物半導体層５１６は、空気に晒されている。

シミュレーションにより、第１導波路構造ＳＴ１及び第２導波路構造ＳＴ２の光閉じ込め係数を算出した。シミュレーションにおいて使用された光Ｌ１の波長λは１．５５μｍである。シミュレーションの結果、第１導波路構造ＳＴ１の第１コア１８への光閉じ込め係数は７８％であった。第２導波路構造ＳＴ２の第１コア１８への光閉じ込め係数は５２％であった。第１導波路構造ＳＴ１は、第２導波路構造ＳＴ２に比べて優れた光閉じ込め性能を有することが分かった。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１０…光変調器
１２…基板
１２ｃ１…クラッド部分
１２ｃ２…クラッド部分
１２ｓ…主面
１４…第１ＩＩＩ－Ｖ族化合物半導体層
１４ａ…第１部分
１４ｂ…第２部分
１４ｃ…第３部分
１６…第２ＩＩＩ－Ｖ族化合物半導体層
１６ａ…第１部分
１６ｂ…第２部分
１６ｃ…第３部分
１８…第１コア
２０…第２コア
２２…第３ＩＩＩ－Ｖ族化合物半導体層
２２ａ…第１部分
２２ｂ…第２部分
２２ｃ…第３部分
２４…ＩＩＩ－Ｖ族化合物半導体層
２６…ＩＩＩ－Ｖ族化合物半導体層
３０…絶縁膜
１００…ＩＩＩ－Ｖ族化合物半導体基板
１０２…ＩＩＩ－Ｖ族化合物半導体層
１０２ａ…リブ
１０２ｂ…リブ
１０２ｃ…凹部
１１０…光変調器
１１２…基板
１１２ａ…半導体基板
１１２ｂ…絶縁層
１１２ｃ…クラッド層
１１２ｃ１…クラッド部分
１１２ｃ２…クラッド部分
１１２ｓ…主面
１１６…第２ＩＩＩ－Ｖ族化合物半導体層
１１６ａ…第１部分
１１６ｂ…第２部分
１１６ｃ…第３部分
１１６ｄ…第４部分
２１０…光変調器
２１２…基板
２１２ｃ…クラッド層
２１２ｃ１…クラッド部分
２１２ｃ２…クラッド部分
２１２ｓ…主面
２１４…第１ＩＩＩ－Ｖ族化合物半導体層
２１４ａ…第１部分
２１４ａ１…第１層
２１４ａ２…第２層
２１４ｂ…第２部分
２１４ｂ１…第１層
２１４ｂ２…第２層
２１４ｂ３…第３層
２１４ｃ…第３部分
２１６…第２ＩＩＩ－Ｖ族化合物半導体層
２１６ａ…第１部分
２１６ａ１…第１層
２１６ａ２…第２層
２１６ｂ…第２部分
２１６ｂ１…第１層
２１６ｂ２…第２層
２１６ｂ３…第３層
２１６ｃ…第３部分
２１６ｃ１…第１層
２１６ｃ２…第２層
２１６ｃ３…第３層
２１６ｄ…第４部分
２１８…第１コア
２１８ａ１…第１層
２１８ａ２…第２層
２１８ａ３…第３層
２２０…第２コア
２２０ａ１…第１層
２２０ａ２…第２層
２２０ａ３…第３層
２２２…第３ＩＩＩ－Ｖ族化合物半導体層
２２２ａ…第１部分
２２２ａ１…第１層
２２２ａ２…第２層
２２２ｂ…第２部分
２２２ｂ１…第１層
２２２ｂ２…第２層
２２２ｂ３…第３層
２２２ｃ…第３部分
３１０…光変調器
３１２ｃ…クラッド層
４１０…光変調器
５１２…基板
５１４…ＩＩＩ－Ｖ族化合物半導体層
５１６…ＩＩＩ－Ｖ族化合物半導体層
Ａ１…第１エリア
Ａ２…第２エリア
Ａ３…第３エリア
Ａ４…第４エリア
Ａ５…第５エリア
Ａ６…第６エリア
Ａ７…第７エリア
Ａ８…第８エリア
Ａ９…第９エリア
ＡＭ１…第１アーム導波路
ＡＭ２…第２アーム導波路
Ｃ１…光分波器
Ｃ２…光合波器
ＣＶ１…空隙部
ＣＶ２…空隙部
ＣＶ３…空隙部
Ｄ…幅
Ｅ１…電極
Ｅ１ａ…第１端部
Ｅ１ｂ…第２端部
Ｅ２…電極
Ｅ２ａ…第１端部
Ｅ２ｂ…第２端部
Ｅ３…電極
Ｅ３ａ…第１端部
Ｅ３ｂ…第２端部
Ｅ１１…電極
Ｅ１１ａ…第１端部
Ｅ１１ｂ…第２端部
Ｅ１２…電極
Ｅ１２ａ…第１端部
Ｅ１２ｂ…第２端部
Ｅ１３…電極
Ｅ１３ａ…第１端部
Ｅ１３ｂ…第２端部
Ｅ１４…電極
Ｅ１４ａ…第１端部
Ｅ１４ｂ…第２端部
Ｅ１５…電極
Ｅ１６…電極
Ｌ１…光
Ｌ２…光
ＭＫ１…マスク
ＭＫ２…マスク
Ｐ１…入力ポート
Ｐ２…出力ポート
ＰＴ…パターン部
Ｒ１…第１領域
Ｒ２…第２領域
Ｒ３…第３領域
ＳＰ…支持部
ＳＴ１…第１導波路構造
ＳＴ２…第２導波路構造
Ｗ１…入力導波路
Ｗ２…出力導波路
ＷＤ１…幅
ＷＤ２…幅
ＷＤ３…幅

Claims

第１エリア、第２エリア及び第３エリアを含む主面を有する基板であり、前記第１エリア、前記第２エリア及び前記第３エリアのそれぞれは前記主面に沿った第１方向に延在し、前記第３エリアは前記第１エリアと前記第２エリアとの間に配置される、基板と、
前記第１エリア上に設けられた第１導電型の第１ＩＩＩ－Ｖ族化合物半導体層と、
前記第２エリア上に設けられた第１導電型又は第２導電型の第２ＩＩＩ－Ｖ族化合物半導体層と、
前記第３エリア上に設けられ、ＩＩＩ－Ｖ族化合物半導体を含むコアと、
前記第１ＩＩＩ－Ｖ族化合物半導体層に接続された電極と、
を備え、
前記第１ＩＩＩ－Ｖ族化合物半導体層は、前記主面に直交する第２方向において前記コアの厚みよりも小さい厚みを有する第１部分と、前記第２方向において前記第１部分の前記厚みよりも大きい厚みを有する第２部分と、を含み、前記第２部分は、前記第１部分と前記コアとの間に配置される、光変調器。
前記基板は、前記第３エリアに位置するクラッド部分を含み、前記クラッド部分は、前記第１ＩＩＩ－Ｖ族化合物半導体層の屈折率よりも小さい屈折率を有する、請求項１に記載の光変調器。
前記クラッド部分は空隙部を含む、請求項２に記載の光変調器。
前記クラッド部分は、前記コアを支持する支持部を含む、請求項３に記載の光変調器。
前記第２ＩＩＩ－Ｖ族化合物半導体層は第１導電型を有し、前記第１導電型はｎ型である、請求項１又は請求項２に記載の光変調器。
前記主面は、第４エリア及び第５エリアを含み、前記第４エリア及び前記第５エリアのそれぞれは前記第１方向に延在し、前記第４エリアは前記第２エリアと前記第５エリアとの間に配置され、
前記コアは第１コアであり、
前記光変調器は、
前記第４エリア上に設けられ、ＩＩＩ－Ｖ族化合物半導体を含む第２コアと、
前記第５エリア上に設けられた第１導電型の第３ＩＩＩ－Ｖ族化合物半導体層と、
を更に備え、
前記第２ＩＩＩ－Ｖ族化合物半導体層は第２導電型を有し、前記第１導電型はｎ型であり、前記第２導電型はｐ型である、請求項１又は請求項２に記載の光変調器。
前記第１部分は、第１層及び第２層を含み、前記第１層は、前記第２方向において前記第２層と前記基板との間に配置され、前記第２層は、前記第１層に含まれるＩＩＩ－Ｖ族化合物半導体とは異なるＩＩＩ－Ｖ族化合物半導体を含む、請求項１又は請求項２に記載の光変調器。