JP2023028829A - 制御装置、制御装置の制御方法 - Google Patents

制御装置、制御装置の制御方法 Download PDF

Info

Publication number
JP2023028829A
JP2023028829A JP2021134757A JP2021134757A JP2023028829A JP 2023028829 A JP2023028829 A JP 2023028829A JP 2021134757 A JP2021134757 A JP 2021134757A JP 2021134757 A JP2021134757 A JP 2021134757A JP 2023028829 A JP2023028829 A JP 2023028829A
Authority
JP
Japan
Prior art keywords
processing unit
control device
configuration
general
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021134757A
Other languages
English (en)
Inventor
勇気 田中
Yuki Tanaka
輝昭 酒田
Teruaki Sakata
光太郎 島村
Kotaro Shimamura
ギャネンドラ ナス トリパシ
Nath Tripathi Gyanendra
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2021134757A priority Critical patent/JP2023028829A/ja
Priority to PCT/JP2022/025449 priority patent/WO2023021848A1/ja
Publication of JP2023028829A publication Critical patent/JP2023028829A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Debugging And Monitoring (AREA)
  • Programmable Controllers (AREA)

Abstract

Figure 2023028829000001
【課題】
制御内容を再構成可能な制御装置において、制御内容を再構成しつつ、代替制御が可能な高性能な制御装置を提供する。
【解決手段】
入力情報に応じて複数の制御対象への指令を生成する専用処理部と、前記専用処理部を制御する汎用処理部と、前記専用処理部と同様の処理を行う汎用処理部用プログラムを記憶する主記憶部と、前記専用処理部での指令生成の処理内容変更通知を受け取る要求取得部と、前記処理内容変更通知の内容に応じて前記専用処理部の構成を決定する構成判断部と、を備え、前記専用処理部の構成を変更する際、前記主記憶部に記憶された前記汎用処理部用プログラムにより、前記専用処理部の処理内容を前記汎用処理部が代替することを特徴とする。
【選択図】 図1

Description

本発明は、産業用ロボットや機器を制御する制御装置の構成とその制御方法に係り、特に、複数の産業用ロボットや機器を同期制御する制御システムに適用して有効な技術に関する。
各業界で顧客要求が多様化し、製造業においては開発サイクルの短期化や多品種少量生産への対応が急務となっている。そのため、産業用ロボットや機器の制御においては、生産性向上のため、同時に多数の対象を制御することが求められ、並列/高速処理が必要となる。
一方で、生産する製品に対する需要変動が発生した際や制御対象に故障が発生した場合、制御内容の変更が必要となる。
しかしながら、制御内容を変更している間に生産ラインが停止すると生産性が低下してしまうため、生産を継続しつつ代替制御への変更が必要である。
本技術分野の背景技術として、例えば、特許文献1のような技術がある。特許文献1には「ワークに対して所定の作業を行うためのロボットと、前記ワークを撮影するための撮影部と、前記ロボットの位置を取得するための取得部と、内部の回路構成を再構成できるように構成されているFPGA(Field Programmable Gate Array)と、前記FPGAの回路構成を規定する情報であって前記撮影部から得られた画像に対して所定の画像処理を実現するための回路情報を、前記ロボットの稼働エリア別に規定しているエリア情報を格納するための記憶部と、前記取得部によって順次取得される前記ロボットの位置が前記エリア情報に規定されている稼働エリアのいずれかに属したことに基づいて、当該稼働エリアに対応付けられている回路情報で前記FPGAの回路構成を再構成するための再構成部とを備える、画像処理システム」が開示されている。
特許文献1によれば、回路サイズが小さいFPGAであってもロボットの作業過程に合わせて種々の画像処理を実行することができるとしている。
特開2018-128821号公報
上述したように、産業用ロボットや機器の制御においては、需要変動や不測の事態による要求制御の変更が必要となる場合があり、生産を継続しながら制御内容を能動的に再構成する必要がある。
特に、複数の産業用ロボットや機器を同期制御する大規模な生産ラインや産業システムでは、生産効率を担保しつつ、需要変動への柔軟な対応が望まれている。
また、1台のECU(Electronic Control Unit:電子制御装置)で複数の機器を同期制御する車載制御システムでは、1つの機器で故障が発生した場合に、ECUによる機器の制御を継続しつつ、制御内容を変更して安全サイドに移行するフェイルセーフ・システムが求められている。
上記特許文献1では、上記のような生産や制御を継続しつつ代替制御へ変更することに関しては、何ら記載されていない。
そこで、本発明の目的は、制御内容を再構成可能な制御装置において、制御内容を再構成しつつ、代替制御が可能な高性能な制御装置及び制御方法を提供することにある。
上記課題を解決するために、本発明は、入力情報に応じて複数の制御対象への指令を生成する専用処理部と、前記専用処理部を制御する汎用処理部と、前記専用処理部と同様の処理を行う汎用処理部用プログラムを記憶する主記憶部と、前記専用処理部での指令生成の処理内容変更通知を受け取る要求取得部と、前記処理内容変更通知の内容に応じて前記専用処理部の構成を決定する構成判断部と、を備え、前記専用処理部の構成を変更する際、前記主記憶部に記憶された前記汎用処理部用プログラムにより、前記専用処理部の処理内容を前記汎用処理部が代替することを特徴とする。
また、本発明は、(a)制御装置に接続されている機器の故障の有無を判定するステップ、(b)前記(a)ステップにおいて故障が有ると判定した場合、許容時間内に復旧するか否かを判定するステップ、(c)前記(b)ステップにおいて許容時間内に復旧しないと判定した場合、保持データを用いて前記制御装置の専用処理部の構成を変更すると共に、前記専用処理部の処理内容を前記制御装置の汎用処理部で処理するステップ、を有することを特徴とする。
本発明によれば、制御内容を再構成可能な制御装置において、制御内容を再構成しつつ、代替制御が可能な高性能な制御装置及び制御方法を実現することができる。
これにより、複数の産業用ロボットや機器を同期制御する大規模な生産ラインや産業システムにおいて、生産効率を担保しつつ、需要変動への柔軟な対応が可能となる。
また、1台のECUで複数の機器を同期制御する車載制御システムにおいて、1つの機器で故障が発生した場合であっても、ECUによる他の機器の制御を継続しつつ、制御内容を変更して安全サイドに移行することが可能となる。
上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
本発明の実施例1に係る制御装置の機能ブロック図である。 回路構成データの例を示す図である。 図1の構成判断部6の動作を示すフローチャートである。 図1の汎用処理部3の動作を示すフローチャートである。 本発明の実施例2に係る制御装置の機能ブロック図である。 本発明の実施例3に係る制御装置の機能ブロック図である。 本発明の実施例4に係る制御装置の機能ブロック図である。 図7の構成判断部6の動作を示すフローチャートである。 本発明の実施例5に係る制御装置の機能ブロック図である。 本発明の実施例6に係る制御装置の機能ブロック図である。 本発明の実施例7に係る制御装置の機能ブロック図である。 本発明の実施例8に係る制御装置の機能ブロック図である。 本発明の実施例9に係る制御装置の機能ブロック図である。 本発明の実施例10に係る産業システムへの適用例を示す図である。
以下、図面を用いて本発明の実施例を説明する。なお、各図面において同一の構成については同一の符号を付し、重複する部分についてはその詳細な説明は省略する。
図1から図4を参照して、本発明の実施例1の制御装置の構成とその制御方法について説明する。
図1は、本実施例の制御装置1の機能ブロック図である。図2は、図1の専用処理部2の構成を変更する回路構成データの例を示す図である。図3は、図1の構成判断部6の動作を示すフローチャートである。図4は、図1の汎用処理部3の動作を示すフローチャートである。
本実施例の制御装置1は、図1に示すように、主要な構成として、入力情報に応じて複数の制御対象への指令を生成する専用処理部2と、専用処理部2を制御する汎用処理部3と、図示しない主記憶部に記憶され、専用処理部2と同様の処理を行う汎用処理部用プログラム4と、専用処理部2での指令生成の処理内容変更通知を外部から受け取る要求取得部5と、処理内容変更通知の内容に応じて専用処理部2の構成を決定する構成判断部6とを備えている。
専用処理部2は、例えば、図1に示すように、複数の制御対象を同期制御する複数の専用回路2a,2b,2c,2nを有して構成されている。
汎用処理部用プログラム4は、専用回路2a,2b,2c,2nと同様の処理を行う専用処理プログラム4a,4b,4c,4nおよび通常の汎用処理を行う汎用処理プログラム4xを有して構成されている。
また、制御装置1は、構成判断部6での判断結果に基づいて、汎用処理部用プログラム4から汎用処理部3で実行するプログラムを選択する処理選択部7と、制御対象へ指令を出力する制御指令出力部8とを備えている。
本実施例の制御装置1は、以上のように構成されており、専用処理部2の構成を変更する際、主記憶部(図示せず)に記憶された汎用処理部用プログラム4により、専用処理部2の処理内容を汎用処理部3が代替する。
なお、制御装置1の具体的な構成例としては、例えば、専用処理部2にFPGA(Field Programmable Gate Array)を用い、汎用処理部3にCPU(Central Processing Unit:中央演算処理装置)を用い、汎用処理部用プログラム4にメモリを用いる。
また、汎用処理部用プログラム4には、例えば図2に示すように、データ番号と回路構成が紐付けされたテーブルを予め設定しておき、処理選択部7によりデータ番号を指定することで、汎用処理部3で実行するプログラムを選択する。
次に、図3を用いて、構成判断部6の動作を説明する。
先ず、ステップS1において、制御装置1に接続されている制御対象である機器の故障の有無を判定する。
機器が故障していると判定された場合(Yes)、ステップS2に進み、許容時間内に復旧するか否かを判定する。一方、機器が故障していないと判定した場合(No)、ステップS4に進む。
次に、ステップS2において、許容時間内に復旧すると判定された場合(Yes)、ステップS3に進み、専用処理部2の構成を変更せずに、故障した機器が復旧するまで汎用処理部(CPU)3が全処理を代行する。一方、許容時間内に復旧しないと判定した場合(No)、ステップS4に進む。
ステップS4においては、予め設定された保持データを用いて、専用処理部2の構成を変更すると共に、変更中は汎用処理部(CPU)3が全処理を代行する。
次に、図4を用いて、汎用処理部3の動作を説明する。
先ず、ステップS10において、専用処理部2の構成の変更が必要か否かを判定する。
専用処理部2の構成の変更が必要ないと判定された場合(No)、ステップS11に進み、制御装置1に接続されている制御対象である機器の故障の有無を判定する。一方、専用処理部2の構成の変更が必要であると判定された場合(Yes)、ステップS15に進む。
次に、ステップS11において、機器が故障していないと判定された場合(No)、ステップS12に進み、専用処理部2の実行指示を出力した後、ステップS13において、汎用処理部3による処理を実行する。
一方、機器が故障していると判定した場合(Yes)、ステップS18に進み、故障した機器が復旧するまで汎用処理部(CPU)3が全処理を代行し、ステップS19において、復旧が完了したか否かを判定する。復旧が完了したと判定された場合(Yes)、ステップS14に進む。復旧が完了していないと判定された場合(No)、ステップS18に戻り、処理を継続する。
その後、ステップS14において、制御装置1による制御対象(機器)の制御が終了(システム終了)したか否かを判定し、制御が終了したと判定された場合(Yes)、処理を終了する。一方、制御が終了していなと判定された場合(No)、ステップS10に戻り、処理を継続する。
ステップS15においては、専用処理部2の回路構成変更指示を出力した後、ステップS16において、汎用処理部(CPU)3が全処理を代行する。
その後、ステップS17において、専用処理部2の構成変更が完了したか否かを判定し、構成変更が完了したと判定された場合(Yes)、ステップS14に進む。一方、構成変更が完了していないと判定された場合(No)、ステップS16に戻り、処理を継続する。
以上説明した本実施例の制御装置1によれば、専用処理部2の制御内容を再構成しつつ、汎用処理部3による代替制御が可能となる。
これにより、例えば、複数の産業用ロボットや機器を同期制御する大規模な生産ラインや産業システムにおいて、生産効率を担保しつつ、需要変動への柔軟な対応が可能となる。
また、1台のECUで複数の機器を同期制御する車載制御システムにおいて、1つの機器で故障が発生した場合であっても、ECUによる他の機器の制御を継続しつつ、制御内容を変更して安全サイドに移行することが可能となる。
図5を参照して、本発明の実施例2の制御装置について説明する。図5は、本実施例の制御装置1の機能ブロック図である。
本実施例の制御装置1は、状況出力部9をさらに備えている点において、実施例1(図1)の制御装置1と異なっている。その他の構成は、実施例1(図1)と同様である。
状況出力部9は、専用処理部2の構成変更の開始および完了の通知を図示しない他の制御装置へ出力する。
これにより、例えば、生産ラインや産業システムにおいて、複数の制御装置1を用いてシステムを構成する場合、制御装置間の連携を図ることができる。
なお、汎用処理部3は、構成変更後の専用処理部2と同様の処理を行う汎用処理部用プログラムを有するように構成し、汎用処理部3が請け負う処理を書き換え先の処理にすることも可能である。
また、汎用処理部3は、構成変更後の専用処理部2の一部機能と同様の処理を行う汎用処理部用プログラムを有するように構成し、汎用処理部3が請け負う処理を書き換え先の一部処理に限定(縮退)することも可能である。
図6を参照して、本発明の実施例3の制御装置について説明する。図6は、本実施例の制御装置1の機能ブロック図である。
本実施例の制御装置1は、状態取得部10及び復旧時間予測/計測部11をさらに備えている点において、実施例1(図1)の制御装置1と異なっている。その他の構成は、実施例1(図1)と同様である。
状態取得部10は、制御装置1に接続されている機器(制御対象)の状態に関する情報(故障の有無)を取得する。
復旧時間予測/計測部11は、状態取得部10により取得した機器(制御対象)の状態に基づいて、元の状態に復旧するまでの時間を予測し、なおかつ、元の状態に復旧するまでの経過時間を計測する。
そして、復旧時間予測/計測部11の結果を基に、構成判断部6で構成変更の有無を決定する。
復旧する(元の状態に戻る)までの時間を予測し、許容時間内に復旧すると判断した場合は、専用処理部2の構成変更を行わず、そのまま汎用処理部3で専用処理を行う。一方、予測時間を超えて復旧しなかった場合には専用処理部2の構成変更を開始する。
図7及び図8を参照して、本発明の実施例4の制御装置について説明する。図7は、本実施例の制御装置1の機能ブロック図である。図8は、図7の構成判断部6の動作を示すフローチャートである。
本実施例の制御装置1は、回路構成データ取得部12をさらに備えている点において、実施例1(図1)の制御装置1と異なっている。その他の構成は、実施例1(図1)と同様である。
回路構成データ取得部12は、専用処理部2の処理内容変更通知と同時に、外部から回路構成データの入力を受け付ける。
図8を用いて、本実施例の構成判断部6の動作を説明する。
先ず、ステップS20において、制御装置1に接続されている制御対象である機器の故障の有無を判定する。
機器が故障していると判定された場合(Yes)、ステップS21に進み、許容時間内に復旧するか否かを判定する。一方、機器が故障していないと判定した場合(No)、ステップS23に進む。
次に、ステップS21において、許容時間内に復旧すると判定された場合(Yes)、ステップS22に進み、専用処理部2の構成を変更せずに、故障した機器が復旧するまで汎用処理部(CPU)3が全処理を代行する。一方、許容時間内に復旧しないと判定した場合(No)、ステップS23に進む。
ステップS23においては、専用処理部2の処理内容変更通知と同時に、回路構成データ取得部12に対して、外部から回路構成データの入力があったか否かを判定する。
回路構成データの入力があったと判定された場合(Yes)、ステップS24に進み、入力された回路構成データを用いて、専用処理部2の構成を変更すると共に、変更中は汎用処理部(CPU)3が全処理を代行する。一方、回路構成データの入力がないと判定された場合(No)、ステップS25に進み、予め設定された保持データを用いて、専用処理部2の構成を変更すると共に、変更中は汎用処理部(CPU)3が全処理を代行する。
図9を参照して、本発明の実施例5の制御装置について説明する。図9は、本実施例の制御装置1の機能ブロック図である。
本実施例の制御装置1は、プログラムデータ取得部13をさらに備えている点において、実施例4(図7)の制御装置1と異なっている。その他の構成は、実施例4(図7)と同様である。
プログラムデータ取得部13は、専用処理部2の処理内容変更通知と同時に、外部から汎用処理部用プログラム4の入力を受け付ける。
図10を参照して、本発明の実施例6の制御装置について説明する。図10は、本実施例の制御装置1の機能ブロック図である。
本実施例の制御装置1は、専用処理部2に回路構成データ14をさらに備えている点において、実施例1(図1)の制御装置1と異なっている。その他の構成は、実施例1(図1)と同様である。
本実施例の制御装置1は、要求取得部5が専用処理部2の処理内容変更通知を取得した際に、専用処理部2の構成を変更する箇所と変更しない箇所を定義し、専用処理部2の構成を変更しない箇所に、専用処理部2の構成を変更する回路構成データ14を格納する。
本実施例では、回路構成データ14を専用処理部(FPGA)2上に保持し、書き換える場所と書き換えない場所を分ける。汎用処理部(CPU)3からは書き換える回路を指示する1命令で、専用処理部(FPGA)2が書き換える。
図11を参照して、本発明の実施例7の制御装置について説明する。図11は、本実施例の制御装置1の機能ブロック図である。
本実施例の制御装置1は、汎用処理部3が低性能な汎用処理部3aと高性能な汎用処理部3bで構成されている点において、実施例1(図1)の制御装置1と異なっている。その他の構成は、実施例1(図1)と同様である。
低性能な汎用処理部3aは専用処理部2の構成変更を制御し、高性能な汎用処理部3bは専用処理部2の構成変更中の全処理を請け負う。
本実施例のように、汎用処理部3の機能を低性能な汎用処理部3aと高性能な汎用処理部3bに分けることで、制御装置1全体としての処理が遅くならないようにすることができる。
図12を参照して、本発明の実施例8の制御装置について説明する。図12は、本実施例の制御装置1の機能ブロック図である。
本実施例の制御装置1は、制御指令出力部8に替えて、制御指令出力部としてDMA(Direct Memory Access)コントローラ8aを備えている点において、実施例1(図1)の制御装置1と異なっている。その他の構成は、実施例1(図1)と同様である。
DMAは、コンピュータシステム内でのデータ転送方式の1つであり、CPUを介さずに周辺機器やメインメモリ(RAM)などの間で直接データ転送を行うことができる。
制御指令出力部としてDMA(Direct Memory Access)コントローラ8aを用いることで、制御対象(機器)との通信を1命令化することにより、空き時間を専用処理部(FPGA)2の制御に充てることができる。
図13を参照して、本発明の実施例9の制御装置について説明する。図13は、本実施例の制御装置1の機能ブロック図である。
本実施例の制御装置1は、要求取得部5に替えて、要求取得部としてOTA(Over The Air)要求取得部15を備えている点において、実施例1(図1)の制御装置1と異なっている。その他の構成は、実施例1(図1)と同様である。
要求取得部としてOTA要求取得部15を用いることで、無線通信を経由して外部とデータを送受信することができる。
図14を参照して、本発明の実施例10の制御装置について説明する。図14は、制御装置1の産業システムへの適用例を示す図である。
本実施例の制御装置1は、図14に示すように、多関節ロボットハンド60,61の各々のロボットコントローラ51,53及びハンドコントローラ52,54を制御する。
制御装置1は、主要な構成として、専用処理部(FPGA)20と、汎用処理部(CPU)30と、メモリ(Memory)40とを備えている。その他の構成は図示していないが、基本的な構成は実施例1(図1)と同様である。
専用処理部(FPGA)20は、複数の多関節ロボットハンド60,61を同期制御する複数の専用回路20a,20b,20c,20dを有して構成されている。
汎用処理部(CPU)30は、汎用処理部31及び専用回路制御部32を有して構成されている。
また、メモリ(Memory)40には、汎用処理部用プログラム41及び回路データ42が記憶されている。
制御装置1は、外部のネットワーク50からの変更指示に基づいて、専用処理部(FPGA)20の構成を変更する際、メモリ(Memory)40に記憶された汎用処理部用プログラム41により、専用処理部(FPGA)20の処理内容を汎用処理部(CPU)30が代替する。
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
1…制御装置
2…専用処理部
2a,2b,2c,2n…専用回路
3…汎用処理部
3a…汎用処理部(低性能)
3b…汎用処理部(高性能)
4…汎用処理部用プログラム
4a,4b,4c,4n…専用処理プログラム
4x…汎用処理プログラム
5…要求取得部
6…構成判断部
7…処理選択部
8…制御指令出力部
8a…制御指令出力部(DMAコントローラ)
9…状況出力部
10…状態取得部
11…復旧時間予測/計測部
12…回路構成データ取得部
13…プログラムデータ取得部
14…回路構成データ
15…OTA要求取得部
20…専用処理部(FPGA)
20a,20b,20c,20d…専用回路
30…汎用処理部(CPU)
31…汎用処理部
32…専用回路制御部
40…メモリ(Memory)
41…汎用処理部用プログラム
42…回路データ
50…ネットワーク
51,53…ロボットコントローラ
52,54…ハンドコントローラ
60,61…多関節ロボットハンド

Claims (15)

  1. 入力情報に応じて複数の制御対象への指令を生成する専用処理部と、
    前記専用処理部を制御する汎用処理部と、
    前記専用処理部と同様の処理を行う汎用処理部用プログラムを記憶する主記憶部と、
    前記専用処理部での指令生成の処理内容変更通知を受け取る要求取得部と、
    前記処理内容変更通知の内容に応じて前記専用処理部の構成を決定する構成判断部と、を備え、
    前記専用処理部の構成を変更する際、前記主記憶部に記憶された前記汎用処理部用プログラムにより、前記専用処理部の処理内容を前記汎用処理部が代替することを特徴とする制御装置。
  2. 請求項1に記載の制御装置であって、
    前記専用処理部の構成変更の開始および完了の通知を他の制御装置へ出力する状況出力部を備えることを特徴とする制御装置。
  3. 請求項1に記載の制御装置であって、
    前記制御対象の状態を取得し、元の状態に復旧するまでの時間を予測し、かつ元の状態に復旧するまでの経過時間を計測する復旧時間予測/計測部を備え、
    前記復旧時間予測/計測部の結果を基に、前記構成判断部で構成変更の有無を決定することを特徴とする制御装置。
  4. 請求項1に記載の制御装置であって、
    前記要求取得部が前記処理内容変更通知を取得した際に、前記専用処理部の構成を変更する箇所と変更しない箇所を定義し、
    前記専用処理部の構成を変更しない箇所に、前記専用処理部の構成を変更する回路構成データを格納することを特徴とする制御装置。
  5. 請求項4に記載の制御装置であって、
    前記処理内容変更通知と同時に、外部から前記回路構成データの入力を受け付ける回路構成データ取得部を備えることを特徴とする制御装置。
  6. 請求項5に記載の制御装置であって、
    前記処理内容変更通知と同時に、外部から前記汎用処理部用プログラムの入力を受け付けるプログラムデータ取得部を備えることを特徴とする制御装置。
  7. 請求項1に記載の制御装置であって、
    前記汎用処理部は、前記専用処理部の構成変更を制御する低性能汎用処理部と、
    前記専用処理部の構成変更中の全処理を請け負う高性能汎用処理部と、を備えることを特徴とする制御装置。
  8. 請求項1に記載の制御装置であって、
    前記汎用処理部は、構成変更後の専用処理部と同様の処理を行う汎用処理部用プログラムを有することを特徴とする制御装置。
  9. 請求項1に記載の制御装置であって、
    前記汎用処理部は、構成変更後の専用処理部の一部機能と同様の処理を行う汎用処理部用プログラムを有することを特徴とする制御装置。
  10. 請求項1から9のいずれか1項に記載の制御装置であって、
    複数のロボットハンドを同期制御することを特徴とする制御装置。
  11. 以下のステップを有する制御装置の制御方法;
    (a)制御装置に接続されている機器の故障の有無を判定するステップ、
    (b)前記(a)ステップにおいて故障が有ると判定した場合、許容時間内に復旧するか否かを判定するステップ、
    (c)前記(b)ステップにおいて許容時間内に復旧しないと判定した場合、保持データを用いて前記制御装置の専用処理部の構成を変更すると共に、前記専用処理部の処理内容を前記制御装置の汎用処理部で処理するステップ。
  12. 請求項11に記載の制御装置の制御方法であって、
    前記専用処理部の構成変更の開始および完了の通知を他の制御装置へ出力することを特徴とする制御装置の制御方法。
  13. 請求項11に記載の制御装置の制御方法であって、
    前記(a)ステップにおいて前記機器の状態を取得し、元の状態に復旧するまでの時間を予測し、かつ元の状態に復旧するまでの経過時間を計測し、
    当該予測かつ計測した結果を基に、前記専用処理部の構成変更の有無を決定することを特徴とする制御装置の制御方法。
  14. 請求項11に記載の制御装置の制御方法であって、
    処理内容変更通知を取得した際に、前記専用処理部の構成を変更する箇所と変更しない箇所を定義し、
    前記専用処理部の構成を変更しない箇所に、前記専用処理部の構成を変更する回路構成データを格納することを特徴とする制御装置の制御方法。
  15. 請求項14に記載の制御装置の制御方法であって、
    前記処理内容変更通知と同時に、外部から前記回路構成データの入力を受け付けることを特徴とする制御装置の制御方法。
JP2021134757A 2021-08-20 2021-08-20 制御装置、制御装置の制御方法 Pending JP2023028829A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021134757A JP2023028829A (ja) 2021-08-20 2021-08-20 制御装置、制御装置の制御方法
PCT/JP2022/025449 WO2023021848A1 (ja) 2021-08-20 2022-06-27 制御装置、制御装置の制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021134757A JP2023028829A (ja) 2021-08-20 2021-08-20 制御装置、制御装置の制御方法

Publications (1)

Publication Number Publication Date
JP2023028829A true JP2023028829A (ja) 2023-03-03

Family

ID=85240447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021134757A Pending JP2023028829A (ja) 2021-08-20 2021-08-20 制御装置、制御装置の制御方法

Country Status (2)

Country Link
JP (1) JP2023028829A (ja)
WO (1) WO2023021848A1 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6698320B2 (ja) * 2015-11-16 2020-05-27 日立オートモティブシステムズ株式会社 処理装置および車両制御システム
WO2018131079A1 (ja) * 2017-01-10 2018-07-19 三菱電機株式会社 代替装置、情報処理システム及び代替方法
EP3614216B1 (en) * 2017-06-15 2022-11-23 Hitachi, Ltd. Controller
JP6875240B2 (ja) * 2017-09-21 2021-05-19 日立Astemo株式会社 移動体の制御システムおよび移動体の制御方法
JP7193289B2 (ja) * 2018-09-28 2022-12-20 日立Astemo株式会社 車載電子制御システム
JP6899978B2 (ja) * 2019-01-17 2021-07-07 三菱電機株式会社 代替制御装置、代替制御方法、代替制御プログラム及びフェールオペレーショナルシステム

Also Published As

Publication number Publication date
WO2023021848A1 (ja) 2023-02-23

Similar Documents

Publication Publication Date Title
US10274936B2 (en) Control apparatus
CN108621152B (zh) 控制系统、控制器以及控制方法
JP2006309345A (ja) 並列型監視制御システム、同システムの並列型コントローラのファームウェアの更新方法
JP7230677B2 (ja) 制御装置
EP2256635A1 (en) System and method for storing data from an industrial controller
JP6642257B2 (ja) 情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム
EP3702852B1 (en) Control device, control method for control device, information processing program, and recording medium
US6711448B2 (en) Setting display apparatus for a programmable controller
WO2023021848A1 (ja) 制御装置、制御装置の制御方法
JP3748232B2 (ja) データ伝送装置、表示装置、および、制御システム
JP6686521B2 (ja) 制御システムおよび制御方法
JP6662819B2 (ja) 制御システム
JP2005092520A (ja) 2重化コントローラシステム、その等値化方法
JP5318745B2 (ja) プログラマブルコントローラ
JP2006235765A (ja) 二重化コントローラシステム、そのコントローラ
CN105320030B (zh) 工程装置、工程系统以及下载处理方法
JP2010079355A (ja) 複数plc間の協調制御システム
JP2019077011A (ja) スレーブ装置、マスター装置、および産業用ネットワークシステム
CN114930258A (zh) 对机器组的控制和/或监视
US11254001B2 (en) Controller, control system and ladder program
JP2020198674A (ja) スレーブユニット、及びサーボ駆動システム
US7337095B2 (en) Method for planning and/or configuring a project
JP5400691B2 (ja) プログラマブル表示器の監視操作方法、監視操作プログラムおよびプログラマブル表示器
WO2022049885A1 (ja) 制御装置
WO2022190186A1 (ja) プログラマブルコントローラの通信ユニット、受信データ記憶方法及びプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240205